JP4662772B2 - Ｍｏｓ電界効果トランジスタを形成する方法 - Google Patents

Ｍｏｓ電界効果トランジスタを形成する方法 Download PDF

Info

Publication number
JP4662772B2
JP4662772B2 JP2004546734A JP2004546734A JP4662772B2 JP 4662772 B2 JP4662772 B2 JP 4662772B2 JP 2004546734 A JP2004546734 A JP 2004546734A JP 2004546734 A JP2004546734 A JP 2004546734A JP 4662772 B2 JP4662772 B2 JP 4662772B2
Authority
JP
Japan
Prior art keywords
layer
gate
nickel
silicon germanium
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004546734A
Other languages
English (en)
Other versions
JP2006501685A (ja
JP2006501685A5 (ja
Inventor
エヌ． ペイトン エリック
シャン キ
アール． ベセル ポール
リン ミン−レン
バン エヌジーオー ミン
ワン ハイホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2006501685A publication Critical patent/JP2006501685A/ja
Publication of JP2006501685A5 publication Critical patent/JP2006501685A5/ja
Application granted granted Critical
Publication of JP4662772B2 publication Critical patent/JP4662772B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）に関し、より詳しくは、ＭＯＳＦＥＴのソースおよびドレイン領域とゲート電極に対するコンタクトを形成するシリコンメタル化合物（silicon metal compounds）に関する。
ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）は、ほとんどの半導体デバイスの主たる構成要素となっている。
図１は、従来の技術に従って形成されたＭＯＳＦＥＴを示す。このＭＯＳＦＥＴは半導体基板１０を含んでおり、この半導体基板１０中には深いソースおよびドレイン領域１２および浅いソースおよびドレイン拡張部１４が形成されている。
ポリシリコンゲート１６は、ゲート酸化膜１８に重なっており、そのサイドウォール上に形成されたスペーサ２０によって保護されている。
ソースおよびドレイン領域１２は、ＢＰＳＧ（ホウ素燐ケイ酸ガラス）（borophosphosilicate glass）のような保護層２４に埋め込まれた導電コンタクト２２と接続される。
この従来のＭＯＳＦＥＴは、ソースおよびドレイン領域１２に対する接触抵抗の低いオーミックコンタクトの形成を促進すべく、シリサイド領域２６を利用する。
シリサイド領域２８はまた、通常ポリサイド領域と呼ばれる構造を形成すべく、ゲート１６上にも形成される。
従来、ゲートおよびソース／ドレイン・シリサイドを形成するのにチタン、タングステン、タンタルまたはモリブデンのような超硬合金が使用される。
さらに最近では、シリサイドを形成するのに好適な金属としてコバルトが使用されるようになった。
このシリサイド領域は、下にあるシリコンと、従来よりソース、ドレインおよびゲートについての第一段階の接続に使用されるアルミニウムのような他の材料との間の接触抵抗を低減する界面として役立つ。
図１に記載されるようなシリサイド領域は、一般的にセルフアラインのプロセスを通じて形成され、それゆえ「サリサイド」（Self Aligned siLICIDEs）と呼ばれることもある。
サリサイドプロセスでは、１つのハードマスクを使用したセルフアライン方法においてゲートおよびゲート酸化膜を共にパターン化し、浅いソースおよびドレイン拡張部を形成すべく、低エネルギーのドーパント注入を実行し、その後、ゲートとゲート酸化膜のサイドウォール上にスペーサを形成し、深いソースおよびドレイン拡張部を形成すべく、高エネルギーのドーパント注入を実行し、次に、金属の共形層を構造全体の上に形成する。
それから、金属、ソースおよびドレイン領域のシリコンおよびゲートのポリシリコンを含んだシリサイド化合物の形成を促進すべく、熱処理を実行する。
所望の厚みのシリサイド化合物を生成するのに充分な時間、熱処理を実行した後に、残っている金属を取り除くと、図１に示されるようなシリサイド領域が残る。
デバイス速度の増加および性能の向上に対する要求は、ＭＯＳＦＥＴのサイズを縮小し、動作速度を上げる方法についての絶え間ない探求へと駆り立てる。
同時に、より容易に小型化でき、プロセス統合を簡略化できるような利点を提供すべく、従来の材料の代わりに用いることができる新素材の識別に向けて、より進んだ研究がなされている。
従来の高融点のコンタクトメタル（refractory contact metal）に代替するものとしてみなされている材料の１つは、ニッケル（Ni）である。
ニッケルは、ニッケルシリサイドの３つの相（以下、フェーズという。）、すなわちNi2Si（メタルリッチ・ジニッケルシリサイド）（metal-rich di-nickel suicide）、NiSi（ニッケルモノシリサイド）（nickel monosilicide）、NiSi2（シリコンリッチ・ニッケルジシリサイド）（silicon-rich nickel di-silicide）をとる。
ニッケルモノシリサイドはチタンに匹敵する低い固有抵抗を有するので特に好まれるが、シリサイド形成中におけるシリコンの消費が少ない。したがって、ニッケルモノシリサイドは、非常に薄い活性領域のシリサイド化に向いている。
ニッケルモノシリサイドのシート抵抗はまた、多くの場合、従来の高融点のシリサイドの問題となっている不都合な配線幅依存を有していない。
さらに、ニッケルモノシリサイドのシート抵抗は、ニッケルモノシリサイドに特有のエッジ効果（edge effect）のため、狭い配線において減少することが判明している。
シリコン基板上のニッケルモノシリサイドの機械的ストレスは、チタンの機械的ストレスよりも低い。
加えて、ｐ型シリコンに対する接触抵抗は、チタンシリサイドの接触抵抗より低く、また、ｎ型シリコンに対しても低い。
ニッケルモノシリサイドはまた、シリコンに対して良い粘着性を示す。
したがって、ニッケルモノシリサイドは、極めて浅いソースおよびドレイン拡散を備えるＭＯＳＦＥＴ中の従来の高融点のコンタクトメタルに望ましい代用物となる。
ニッケルモノシリサイドの欠点の１つは、ＭＯＳＦＥＴ製造中における温度においてその熱的安定性が相対的によくないということである。
図２に、ニッケルシリサイド合成物の３つのフェーズのシート抵抗をこれらのフェーズの形成温度に関連付けたグラフを示す。
図２に示すように、ニッケルモノシリサイドは３００℃から６００℃の間で最も形成される。また、その温度範囲で形成された際、毎平方（per square）当たり３オーム未満のシート抵抗となる。
対照的に、メタルリッチ・ジニッケルシリサイドおよびシリコンリッチ・ニッケルジシリサイドは、この範囲外の温度で形成され、各々シート抵抗において著しい増加を引き起こす。
この結果、ソース／ドレイン注入のアニーリングのような目的のため、典型的に半導体プロセスにおいて使用される高い処理温度は、ニッケルモノシリサイドのニッケルジシリサイドへの転化を促進する可能性があり、これによってシリサイドのシート抵抗が増加することとなる。
したがって、ニッケルモノシリサイドを使用する設計は、さらなる処理に利用可能なサーマルバジェット中に制限される。
それゆえに、現在の技術は、後の処理に利用可能なサーマルバジェットを著しく制限することなく、ニッケルモノシリサイドの有利な構造を利用する方法を提供していない。
発明の概要
上述したようなニッケルモノシリサイドの利点および欠点に照らして、既知のニッケルモノシリサイド・プロセスに固有のサーマルバジェットの制限を緩和する一方で、ＭＯＳＦＥＴソース／ドレインおよびゲートシリサイド中のコンタクトメタルとして、ニッケルの利点を利用することが本発明の目的である。
本発明の一実施例によれば、ＭＯＳＦＥＴゲートは、多結晶の多結晶シリコンゲルマニウムの層で被覆される。
その後、好ましくはニッケルシリサイドのモノシリサイドのフェーズを含んだニッケルゲルマノシリサイド（germanosilicide）を形成すべく、ニッケルでのシリサイド化が実行される。
ソースおよびドレイン領域はさらに、ニッケルゲルマノシリサイドを使用してもよい。
シリサイド中のゲルマニウムの結合は、ニッケルモノシリサイドによって呈されるシート抵抗を基本的に維持する一方で、モノシリサイドを形成できるより広い温度領域を提供する。
その結果、ニッケルゲルマノシリサイドは、ニッケルモノシリサイドよりも、より高温な後の処理に耐えることができ、さらにニッケルモノシリサイドとほぼ同一のシート抵抗および他の有利な特性を提供する。
本発明のある実施例の１つによれば、ＭＯＳＦＥＴは、その上にゲート絶縁層が形成された半導体基板、このゲート絶縁層上に形成されたポリシリコン層、およびこのポリシリコン層上に形成された多結晶シリコンゲルマニウム層から製造される。
多結晶シリコンゲルマニウム層、ポリシリコン層およびゲート絶縁層は、ゲート絶縁膜およびこのゲート絶縁膜を覆うゲートを形成すべくパターン化される。このゲートは、下側のポリシリコン部分と上側の多結晶シリコンゲルマニウム部分とを含む。
その後、ニッケルの層が、少なくともゲートの上側の多結晶シリコンゲルマニウム部分上に形成される。また、ゲート上にニッケルゲルマノシリサイドを形成すべく、熱処理が実行される。
本発明の他の実施形態の１つによれば、ＭＯＳＦＥＴは、ソースおよびドレイン領域、このソースおよびドレイン領域の間に伸びるチャネル領域、このチャネル領域に重なるゲート絶縁膜、およびこのゲート絶縁膜に重なるポリサイドゲートを含む。
このポリサイドゲートは、下側のポリシリコン部分、上側の多結晶シリコンゲルマニウム部分、および上側の多結晶シリコンゲルマニウム上に形成されるニッケルゲルマノシリサイドを有する。
あるいは、ポリサイドゲートとソースおよびドレイン領域の少なくとも１つは、ニッケルゲルマノシリサイドを含む。
本発明の実施形態は、以下の図面に関連して記載される。
図３は、ニッケルシリサイドおよびニッケルゲルマノシリサイドのシート抵抗と、これらが形成される温度とを関連づけたグラフを示す。
図３のグラフは、ゲルマニウム／シリコンの組成がSi1-xGexであると仮定する。このｘは０．１から０．４である。
図３に示すように、毎平方メートルあたり３から１０オーム間で変化するが、ニッケルシリサイドのグラフの曲線とニッケルゲルマノシリサイドグラフのグラフの曲線は類似する。しかしながら、ニッケルゲルマノシリサイドのシリコン・リッチ・フェーズについての形成温度範囲は、ニッケルシリサイドのシリコン・リッチ・フェーズの形成温度範囲よりも高い。
ニッケルゲルマノシリサイドのモノシリサイド・フェーズの形成についての理想的な範囲は、約３００℃から７００℃までの範囲にある。
その結果、ニッケルゲルマノシリサイドは、モノシリサイド・フェーズを著しく低下させることなく、より高い加工温度に耐えることができる。
したがって、好ましい第１の実施形態では、ＭＯＳＦＥＴのゲート・コンタクト層としてニッケルゲルマノシリサイドを使用する。
このようなデバイスの製造中に形成された構造を、図４ａないし図４ｆに示す。
図４ａは、第１の好ましい実施形態のＭＯＳＦＥＴが形成される構造を示す。
この構造は、シリコン基板４０を含んでおり、このシリコン基板４０の上には酸化シリコンのようなゲート酸化層４２、ポリシリコン・ゲート導電層４４、および多結晶シリコンゲルマニウム層４６が形成される。
多結晶シリコンゲルマニウム層４６は、Si1-xGexの構成を有することが好ましく、このxは、典型的には０．１から０．３の範囲にあり、約０．２であることが好ましい。
ゲート酸化層４２は、１０Åから３０Åの厚みであることが好ましく、ポリシリコン・ゲート導電層４４は、５００Åから１０００Åの厚みであることが好ましく、また、シリコンゲルマニウム層４６は、３００Åから６００Åの厚みであることが好ましい。
ゲート酸化層およびポリシリコン層を形成するプロセスについては周知である。
６００℃から９００℃の温度のSi2H6（ジシラン）（disilane）およびGeH4（ゲルマン）（germane）（ジシラン分圧は３０ｍＰａ、ゲルマン分圧は６０ｍＰａ）を供給ガス（source gasses）として使用する化学蒸着法によって、多結晶シリコンゲルマニウム層を形成してもよい。
これらの定量（ration）を使用して開始するか、その代わりに傾斜的な組成（gradient composition）を形成すべく、ゲルマンの分圧を低い圧力または圧力０から徐々に増加するようにして、多結晶シリコンゲルマニウム材料を成長させてもよい。
ゲルマニウム供給ガスが傾斜層（graded layer）を形成するように徐々に導入される連続的なプロセスで、その場に（in situ）これらの層を形成することが好ましいが、別個のプロセスステップでポリシリコン４４および多結晶シリコンゲルマニウム４６の層を形成してもよい。
ポリシリコンのたい積に必要とされる温度よりも低温で多結晶シリコンゲルマニウムをたい積することができることが注目される。したがって、傾斜構造を形成する際に、供給ガスの制御と共に温度制御を実行することができる。
図４ｂは、酸化ゲート絶縁膜４８を含むセルフアラインされたゲートスタック、下側のポリシリコン部分５０、および上側の多結晶シリコンゲルマニウム部分５２を形成すべく、ゲート絶縁層、ゲート伝導層および多結晶シリコンゲルマニウム層をパターニングした後の図４ａの構造を示す。
図４ｃは、ソースおよびドレインが注入され、ゲートスペーサを形成した後の、図４ｂの構造を示す。
図４ｃの構造を形成するため、浅いソースおよびドレイン拡張部５４を形成すべく、図４ｂの構造上で低エネルギーのドーパント注入を実行する。
それから、酸化シリコンのような保護材料の共形層をたい積することによってゲートスペーサ５６を形成し、その後、ゲートの上面および基板上表面からたい積した材料を除去すべく、異方性エッチングを実行する。
次に、深いソースおよびドレイン領域５８を形成すべく、高エネルギーのドーパント注入を実行する。
高エネルギーのドーパント注入の間、ゲートスペーサ５６は、下にある浅いソースおよびドレイン拡張部を保護するインプラントマスクとなる。
図４ｄは、ソースおよびドレイン領域５８の露出面およびゲートスタックの露出面を含んだ基板およびゲート・スタックの上に、ニッケル６０の共形層を形成した後の、図４ｃの構造を示す。
ニッケル層は、物理蒸着法（スパッタリング）によって形成することが望ましいが、金属層を形成する他の周知の方法を使用して形成してもよい。
図４ｅは、ニッケル層６０と、ソースおよびドレイン領域のシリコンおよびゲートの上部５２の多結晶シリコンゲルマニウムとの間のシリサイドの形成を促進すべく、図４ｄの構造上で熱処理を実行した後の、図４ｄの構造を示す。
熱処理は、好ましくは、主としてモノシリサイドのフェーズを含むニッケルゲルマノシリサイドを形成すべく、３５０℃から７００℃の温度領域で実行する。
シリサイドの形成プロセスにおいてシリコンを消費するため、ニッケルゲルマノシリサイド層の厚みは熱処理を実行する時間によって決定する。
形成される構造には、ゲートの上部の多結晶シリコンゲルマニウム部分５２上に形成されたニッケルゲルマノシリサイド領域６２と、ソースおよびドレイン領域５６の表面において形成されたニッケルシリサイド領域６４が含まれる。
図４ａないし図４ｆに関して記載されたプロセスは、ニッケルゲルマノシリサイドゲートを含む１つのタイプのＭＯＳＦＥＴを製造する好ましい方法を示しているが、ニッケルゲルマノシリサイドゲートを有する同一の構造または他のＭＯＳＦＥＴ構造を得るべく、他の処理方法を使用してもよい。
例えば、この好ましい実施形態においてはニッケルの層のたい積の後に熱処理を実行する技術を使用するが、ニッケルゲルマノシリサイドの層を形成すべく、ニッケル、シリコンおよびゲルマニウムの同時蒸発、またはニッケル、シリコンおよびゲルマニウムの同時スパッタリング、またはニッケルシリコンゲルマニウム・ターゲットからのスパッタリングのような代替的な方法を使用してもよい。
このような代替方法が、図４ａから図４ｆの処理と異なるマスキング、エッチングおよび除去プロセスを必要としてもよいことを認識すべきである。またこれらの代替方法は、ＭＯＳＦＥＴの適切な位置において、ニッケルゲルマノシリサイド領域を形成すべく、特定の仕様に適合することができる。
図５は、本発明の他の好ましい実施形態による構造を示す。図５の構造は、基板が、「歪み（strained）」シリコン（ストレインド・シリコン）の薄膜７２をその上に形成したシリコンゲルマニウム７０の層を含む点で、図４ｆの構造と異なる。
歪みシリコンは、シリコン格子（silicon lattice）の寸法と、その上にこのシリコン格子が形成される下地となる材料の格子の寸法の差の結果、シリコン格子に引張歪みが与えられたシリコンの形態である。
図示の場合においては、シリコンゲルマニウム格子は、純粋なシリコン格子よりも広く間隔をあけて配置される。この間隔は、ゲルマニウムのパーセンテージが増加するにつれてより広くなる。
形成中に、シリコン格子はより大きなシリコンゲルマニウム格子と整合する（aligns with）ので、引張歪みがシリコン層に与えられる。
実質的には、シリコン原子は互いに引き離される。
緩和シリコン（relaxed silicon）は、６つの等しい価電子帯を含む導電帯を有する。
シリコンに引張歪みを与えることは、６つの価電子帯のうちの４つの価電子帯のエネルギーを増加させると共に、そのうちの２つの価電子帯のエネルギーを減少させる。
量子効果の結果、より低いエネルギーバンドを電子が通り抜ける際、その重さが事実上３０パーセント以下に減少する（weigh 30 percent less）。
このように、より低いエネルギーバンドは電子の流れに与える抵抗がより少ない。
さらに、シリコン原子の核から電子が受ける振動エネルギーはより少ない。このことは、５００回から１０００回の割合で（この割合は緩和シリコン中におけるよりも少ない。）電子を分散させる。
したがって、キャリア移動度は、緩和シリコンと比較して、歪みシリコン中において劇的に上昇し、電子について８０％以上、正孔（hole）について２０％以上の移動度を潜在的に上昇させる。
１．５メガボルト／センチメートルの電界まで、移動度の上昇が続くことが分かっている。
これらの要因は、デバイスサイズのさらに縮小することなく、デバイス速度を３５％増加させることができ、または性能を低下させることなく、電力消費を２５％減少させることができると考えられる。
したがって、図５の構造は、シリコンゲルマニウム層７０に支持された歪みシリコン７２のエピタキシャル層を使用することにより、歪みシリコンの有益な特徴を利用したものである。
ソースおよびドレイン領域５８およびチャネル領域は、歪みシリコン７２中に形成される。
よって、図５の構造は、半導体基板４０とゲート絶縁層４２との間にシリコンゲルマニウム層および歪みシリコン層を有するように、図４ａに示される最初の層状構造が変更された状態で、図４ａないし図４ｆに示される方法と同様の方法で形成される。
このシリコンゲルマニウム層７０は、好ましくは組成Si1-xGexを有している。このｘは、約０．２であり、より一般的には０．１から０．３の範囲にある。
例えば、供給ガスとしてSi2H6（ジシラン）（disilane）およびGeH4（ゲルマン）（germane）を使用する化学蒸着法（６００℃から９００℃の基板温度、ジシラン分圧は３０ｍＰａ、ゲルマン分圧は６０ｍＰａを使用する。）によって、シリコンゲルマニウムをシリコンウェーハ基板上で成長させてもよい。
これらの定量を使用して開始するか、その代わりに傾斜的な組成を形成すべく、ゲルマンの分圧を低い圧力または圧力０から徐々に増加するようにして、シリコンゲルマニウム材料を成長させてもよい。
その後、例えば、供給ガスとしてSi2H6（ジシラン）を使用する化学蒸着法（ＣＶＤ）（分圧３０ｍＰａ、約６００℃から９００℃の基板温度）によって、シリコンゲルマニウム層の上に歪みシリコン層を成長させることができる。
図６は、本発明の好ましい第３の実施形態による構造を示す。
図６の構造は、シリコンゲルマニウム格子上に形成された歪みシリコンを使用するという点において図５の構造に類似しているが、図６の構造の歪みシリコンは、ゲート絶縁膜４８およびスペーサ５６の下のチャネル領域７４に限られている。
このような構造は、スペーサ５６を形成し、深いソースおよびドレイン領域５８を注入する前において、シリコンゲルマニウムを有する歪みシリコンをエッチングする代わりにエピタキシャル歪みシリコン層をエッチングすることによって形成することができる。
代替的に、ゲート絶縁層およびその上に重なる層を形成する前に、歪みシリコンチャネル領域７４を埋め込む方法（inlaid manner）によって形成してもよい。
図６の構造のようなシリコンゲルマニウムのソースおよびドレイン領域を有する構造の利点は、ソースおよびドレイン領域にニッケルゲルマノシリサイドの利点も有するし、傍らデバイスにも歪みシリコンの利点も有するということである。
さらにこのような実施形態は、シリコンゲルマニウム中のホウ素（Ｂ）ドーパントの拡散を減少させるので、ＰＭＯＳ実装におけるソースおよびドレインの形状（geometry）を正確に制御するのに特に望ましいものとなり得る。
図７は、本発明の好ましい第４の実施形態による構造を示す。
図７の構造は、一般的にバーティカル・ダブルゲートＭＯＳＦＥＴ（vertical double gate MOSFET）またはＦｉｎＦＥＴと呼ばれるシリコン・オン・インシュレータ（ＳＯＩ）構造である。
この構造は、絶縁基板７８上に形成されたモノリシック（monolithic）半導体本体７６を含む。
この半導体本体は、ソースおよびドレイン領域８０、およびこのソースおよびドレイン領域の間に伸びるチャネル領域８２を含む。
ゲート８４は、チャネル領域８２上およびその周辺に形成される。このゲート８４は、図示しないゲート絶縁膜によってチャネル領域から分離されると共に、図示しない絶縁スペーサによってソースおよびドレイン領域から保護される。
本発明によれば、このゲートは下側のポリシリコン部分８６と上側の多結晶シリコンゲルマニウム部分８８を含んでいる。これらの上にはニッケルゲルマノシリサイド９０が形成される。
ソースおよびドレイン領域の上にはまた、ニッケルゲルマノシリサイド９２が形成される。ある実施形態においては、半導体本体７６をシリコンから形成する。
他の実施形態の一例においては、半導体本体７６をシリコンゲルマニウムから形成し、歪みシリコンの層で被覆してもよい。
さらに他の実施形態の一例においては、半導体本体７６をシリコンゲルマニウムから形成し、チャネル領域においてのみ、歪みシリコンの層で被覆してもよい。これにより、ソースおよびドレイン領域８０上にニッケルゲルマノシリサイドを形成することができる。
図４ｆ、図５、図６および図７のＭＯＳＦＥＴ構造は、現在の好ましい実施形態を示しているが、ニッケルゲルマノシリサイドは他の種類のＭＯＳＦＥＴ構造に同じように適用できる。
例えば、チャネル領域の下にゲートがある反転ゲートまたはボトムゲートＭＯＳＦＥＴのような他の構造はまた、ソースおよびドレイン領域とゲートに低い接触抵抗を与えるべく、ニッケルゲルマノシリサイドを利用してもよい。
このような代替的な構造は、チャネル領域とソースおよびドレイン領域中に歪みシリコンを組み入れてもよい。
上述の好ましい実施形態でのように、ニッケルモノシリサイド・フェーズによって可能な限りニッケルゲルマノシリサイドを含むことが望ましい。
したがって、本発明の範囲内にある実施形態が様々なＭＯＳＦＥＴ構造（これらの各ＭＯＳＦＥＴは、ゲート上またはソースおよびドレイン中のシリサイドとしてニッケルゲルマノシリサイドを使用するものである。）を含むことが理解されるべきである。
図８は、前述した好ましい実施形態および他の変更例と共に、この明細書においては特に記載されていないさらなる他の実施形態をも含む、ＭＯＳＦＥＴを製造するプロセスフローを示す図である。
まず、半導体基板を提供する（ステップ１００）。
この基板の上にゲート絶縁層を形成し、ゲート絶縁層上にポリシリコン層を形成し、このポリシリコン層上に多結晶シリコンゲルマニウム層を形成する。
その後、ゲート絶縁膜およびこのゲート絶縁膜に重なるゲートを形成すべく、多結晶シリコンゲルマニウム層、ポリシリコン層およびゲート絶縁層をパターン化する（ステップ１０２）。
このゲートはこのように下側のポリシリコン部分と、上側の多結晶シリコンゲルマニウム部分を含んでいる。
ニッケルの層を、少なくともゲートの上側の多結晶シリコンゲルマニウム部分上に形成する（ステップ１０４）。
その後、ゲート上にニッケルゲルマノシリサイドを形成すべく、熱処理を実行する（ステップ１０６）。
図４ｆ、図５および図６の実施形態において使用されるように、ここに記載される基板は半導体基板、または図８の実施形態において使用されるように、その上に予めパターン化した半導体本体を有する絶縁基板を含んでいてもよいことに注目すべきである。
さらなる実施形態においては、さらなる種類の処理を実行するか、または異なる種類の構造を形成することが望ましい可能性がある。
例えば、ゲルマノシリサイドのフェーズの安定性を改善するバナジウム（Ｖａ）、タンタル（Ｔａ）、またはタングステン（Ｗ）のような他の金属を混ぜてニッケル層を合金化することが望ましい可能性がある。
加える金属はニッケル層に注入してもよいし、またはゲルマノシリサイドを形成する前に、ニッケル層上の分離ＣＶＤ層またはＰＶＤ層として形成してもよい。
他の実施形態に置いては、多結晶シリコンゲルマニウムゲートを使用してもよい。
さらなる実施形態では、ゲートの多結晶シリコンゲルマニウム部分を、ゲルマニウム雰囲気中におけるポリシリコン・ゲートのアニーリングによって、またはポリシリコンゲートにゲルマニウムを注入することによって形成してもよい。
他の実施形態においては、ニッケル層をたい積する前に酸化物を除去すべく、水素雰囲気における還元（リダクション）を実行することが望ましい可能性がある。
上記プロセスに記載されたタスクから他のタスクが必ずしも除外されていないことは当業者に明白であろう。しかしながら、形成されるべき特定の構成にしたがって、上記のプロセスにさらなるタスクをさらに組み入れてもよい。
例えば処理タスク間の保護膜（passivation layer）または保護層（protective layer）の形成および除去、フォトレジストマスクおよび他のマスキング層の形成および除去、ドーピングおよび反ドーピング、洗浄、プレーナ化、および他のタスクのような中間の処理タスクを、特に上述のタスクと共に実行してもよい。
さらに、全体的なウェーハのように基板全面上においてこのプロセスを実行する必要はないが、基板の一部分上において選択的に実行してもよい。
このように、現在では図に示したような上述の実施形態が好ましいが、これらの実施形態は単なる一例として記載されていることを理解すべきである。
本発明は特定の実施形態に限られず、それどころか、請求の範囲およびこの均等の範囲内にある、様々な修正例、組み合わせおよび置換に及ぶ。
従来のポリシリコンゲート構造を使用する従来のＭＯＳＦＥＴの断面を示す図。 ニッケルシリサイドのシート抵抗とこれを形成するのに使用した熱処理温度の関係を示すグラフ。 ニッケルシリサイドおよびニッケルゲルマノシリサイドのシート抵抗とこれらを形成するのに使用した熱処理温度の関係を示すグラフ。 本発明の第１の好ましい実施形態によるＭＯＳＦＥＴの製造中に形成される構造を示す図。 本発明の第１の好ましい実施形態によるＭＯＳＦＥＴの製造中に形成される構造を示す図。 本発明の第１の好ましい実施形態によるＭＯＳＦＥＴの製造中に形成される構造を示す図。 本発明の第１の好ましい実施形態によるＭＯＳＦＥＴの製造中に形成される構造を示す図。 本発明の第１の好ましい実施形態によるＭＯＳＦＥＴの製造中に形成される構造を示す図。 本発明の第１の好ましい実施形態によるＭＯＳＦＥＴの製造中に形成される構造を示す図。 本発明の第２の好ましい実施形態にしたがって製造されたＭＯＳＦＥＴを示す図。 本発明の第３の好ましい実施形態にしたがって製造されたＭＯＳＦＥＴを示す図。 本発明の第４の好ましい実施形態にしたがって製造されたＭＯＳＦＥＴを示す図。 好ましい実施形態およびその他の実施例に従ってデバイスを製造するためのプロセスフローを示す図。

Claims (7)

  1. シリコンゲルマニウムの層の上に重なる歪みシリコンの表層を含む半導体基板を提供するステップと、
    前記歪みシリコンの表層上にゲート絶縁層、ポリシリコン層、および多結晶シリコンゲルマニウム層を前記記載順に形成するステップと、
    前記多結晶シリコンゲルマニウム層及び前記ポリシリコン層をパターン化することにより、前記ゲート絶縁層上に下側のポリシリコン部分と上側の多結晶シリコンゲルマニウム部分とを含むゲートを形成するステップと、
    前記ゲートの側面にゲートスペーサを形成するステップと、
    前記ゲート及び前記ゲートスペーサの下のチャネル領域にのみ前記歪みシリコンの表層からなるシリコンチャネル領域を形成するために、前記歪みシリコンの表層をエッチングにより除去して、前記シリコンゲルマニウムの層を露出させるステップと、
    前記露出したシリコンゲルマニウムの層にドーパントを注入することにより、深いソース及びドレイン領域を形成するステップと、
    前記ゲートの前記上側の多結晶シリコンゲルマニウム部分と接触すると共に、前記深いソース及びドレイン領域上の前記シリコンゲルマニウムの層と接触するニッケルの層を形成するステップと、
    前記ゲートの前記上側の多結晶シリコンゲルマニウム部分上および前記深いソース及びドレイン領域上の前記シリコンゲルマニウムの層上にニッケルゲルマノシリサイドを形成するために、熱処理を実行するステップとを含み、
    前記ニッケルゲルマノシリサイドは、モノシリサイドのフェーズを含むニッケルゲルマノシリサイドである、
    ＭＯＳ電界効果トランジスタの形成方法。
  2. 前記ニッケルゲルマノシリサイドの形成によって消費されない前記ニッケルの層を除去するステップをさらに含む、請求項１記載の方法。
  3. 前記熱処理は、３５０℃から７００℃の間の温度で実行される、請求項１記載の方法。
  4. 前記ポリシリコン層および多結晶シリコンゲルマニウム層がその場で（in situ）形成される、請求項１記載の方法。
  5. 前記多結晶シリコンゲルマニウム層は、組成Si1-xGexを有しており、前記Ｘは、０．１から０．３の範囲にある、請求項１記載の方法。
  6. 前記Ｘは、約０．２である、請求項５記載の方法。
  7. 前記ゲートを形成するステップと前記ゲートスペーサを形成するステップとの間に、浅いソースおよびドレイン拡張部を形成するために、前記半導体基板にドーパントを注入するステップを実行する、請求項１記載の方法。
JP2004546734A 2002-09-30 2003-09-12 Ｍｏｓ電界効果トランジスタを形成する方法 Expired - Lifetime JP4662772B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41517902P 2002-09-30 2002-09-30
US10/335,492 US6787864B2 (en) 2002-09-30 2002-12-31 Mosfets incorporating nickel germanosilicided gate and methods for their formation
PCT/US2003/028680 WO2004038807A1 (en) 2002-09-30 2003-09-12 Mosfets incorporating nickel germanosilicided gate and methods of their formation

Publications (3)

Publication Number Publication Date
JP2006501685A JP2006501685A (ja) 2006-01-12
JP2006501685A5 JP2006501685A5 (ja) 2006-11-02
JP4662772B2 true JP4662772B2 (ja) 2011-03-30

Family

ID=32033324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004546734A Expired - Lifetime JP4662772B2 (ja) 2002-09-30 2003-09-12 Ｍｏｓ電界効果トランジスタを形成する方法

Country Status (8)

Country Link
US (1) US6787864B2 (ja)
EP (1) EP1550164B1 (ja)
JP (1) JP4662772B2 (ja)
KR (1) KR101054057B1 (ja)
CN (1) CN100557817C (ja)
AU (1) AU2003270598A1 (ja)
TW (1) TWI338367B (ja)
WO (1) WO2004038807A1 (ja)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
JP3597831B2 (ja) * 2002-07-01 2004-12-08 株式会社東芝 電界効果トランジスタ及びその製造方法
US6746967B2 (en) * 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
US6867428B1 (en) * 2002-10-29 2005-03-15 Advanced Micro Devices, Inc. Strained silicon NMOS having silicon source/drain extensions and method for its fabrication
JP4275395B2 (ja) * 2002-12-11 2009-06-10 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2004073044A2 (en) * 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Finfet device and method to make same
TWI231994B (en) * 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
US6905976B2 (en) * 2003-05-06 2005-06-14 International Business Machines Corporation Structure and method of forming a notched gate field effect transistor
US7192876B2 (en) * 2003-05-22 2007-03-20 Freescale Semiconductor, Inc. Transistor with independent gate structures
JP4008860B2 (ja) * 2003-07-11 2007-11-14 株式会社東芝 半導体装置の製造方法
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US7175966B2 (en) * 2003-09-19 2007-02-13 International Business Machines Corporation Water and aqueous base soluble antireflective coating/hardmask materials
US20050090082A1 (en) * 2003-10-28 2005-04-28 Texas Instruments Incorporated Method and system for improving performance of MOSFETs
KR100738066B1 (ko) * 2003-12-01 2007-07-12 삼성전자주식회사 열적 안정성이 우수한 실리사이드막 형성방법, 이방법으로 형성된 실리사이드막이 구비된 반도체 소자와반도체 메모리 소자 및 이들 소자의 제조 방법
US6949482B2 (en) 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
JP3879003B2 (ja) * 2004-02-26 2007-02-07 国立大学法人名古屋大学 シリサイド膜の作製方法
US7009226B1 (en) * 2004-07-12 2006-03-07 Advanced Micro Devices, Inc. In-situ nitride/oxynitride processing with reduced deposition surface pattern sensitivity
WO2006011851A1 (en) * 2004-07-27 2006-02-02 Agency For Science, Technology And Research Reliable contacts
US7435672B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Metal-germanium physical vapor deposition for semiconductor device defect reduction
US7166897B2 (en) * 2004-08-24 2007-01-23 Freescale Semiconductor, Inc. Method and apparatus for performance enhancement in an asymmetrical semiconductor device
US7288448B2 (en) * 2004-08-24 2007-10-30 Orlowski Marius K Method and apparatus for mobility enhancement in a semiconductor device
US7348641B2 (en) * 2004-08-31 2008-03-25 International Business Machines Corporation Structure and method of making double-gated self-aligned finFET having gates of different lengths
US7241649B2 (en) * 2004-10-29 2007-07-10 International Business Machines Corporation FinFET body contact structure
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
KR100678314B1 (ko) 2004-12-15 2007-02-02 동부일렉트로닉스 주식회사 저접촉저항을 갖는 반도체 소자의 제조방법
US7629629B2 (en) * 2004-12-28 2009-12-08 Panasonic Corporation Semiconductor nanowire and semiconductor device including the nanowire
JP4969779B2 (ja) * 2004-12-28 2012-07-04 株式会社東芝 半導体装置の製造方法
US20060163670A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Dual silicide process to improve device performance
US7319063B2 (en) * 2005-02-02 2008-01-15 United Microelectronics Corp. Fin field effect transistor and method for manufacturing fin field effect transistor
US7348232B2 (en) * 2005-03-01 2008-03-25 Texas Instruments Incorporated Highly activated carbon selective epitaxial process for CMOS
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7902598B2 (en) 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7109116B1 (en) * 2005-07-21 2006-09-19 International Business Machines Corporation Method for reducing dendrite formation in nickel silicon salicide processes
KR100685898B1 (ko) 2005-07-27 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7566609B2 (en) * 2005-11-29 2009-07-28 International Business Machines Corporation Method of manufacturing a semiconductor structure
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7459382B2 (en) 2006-03-24 2008-12-02 International Business Machines Corporation Field effect device with reduced thickness gate
US20070238236A1 (en) * 2006-03-28 2007-10-11 Cook Ted Jr Structure and fabrication method of a selectively deposited capping layer on an epitaxially grown source drain
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
KR100798814B1 (ko) 2006-09-20 2008-01-28 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7550796B2 (en) * 2006-12-06 2009-06-23 Electronics And Telecommunications Research Institute Germanium semiconductor device and method of manufacturing the same
KR20080062764A (ko) * 2006-12-29 2008-07-03 삼성전자주식회사 게르마늄실리사이드 형성방법 및 이를 적용하여 게르마늄실리사이드가 형성된 디바이스
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
KR100861211B1 (ko) * 2007-04-12 2008-09-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US20090065804A1 (en) * 2007-09-10 2009-03-12 International Business Machines Corporation Bipolar transistor with low resistance base contact and method of making the same
JP5525127B2 (ja) * 2007-11-12 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR101194843B1 (ko) 2007-12-07 2012-10-25 삼성전자주식회사 Ｇｅ 실리사이드층의 형성방법, Ｇｅ 실리사이드층을포함하는 반도체 소자 및 그의 제조방법
US20090152590A1 (en) * 2007-12-13 2009-06-18 International Business Machines Corporation Method and structure for semiconductor devices with silicon-germanium deposits
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
DE102008053955B4 (de) * 2008-10-31 2010-10-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit Verbesserung der Verspannungsübertragung durch eine späte Gaterekristallisierung und Transistor
KR101561059B1 (ko) * 2008-11-20 2015-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9379011B2 (en) * 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
FR2953989B1 (fr) * 2009-12-10 2012-05-18 Commissariat Energie Atomique Procede de formation de materiaux metalliques comportant des semi-conducteurs
CN105702631B (zh) * 2009-12-28 2019-05-28 株式会社半导体能源研究所 半导体器件
US8729627B2 (en) * 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US20120139014A1 (en) * 2010-12-01 2012-06-07 International Business Machines Corporation Structure and method for low temperature gate stack for advanced substrates
TWI623634B (zh) 2011-11-08 2018-05-11 塔沙Ｓｍｄ公司 具有特殊表面處理和良好顆粒性能之矽濺鍍靶及其製造方法
US8580686B1 (en) * 2012-04-23 2013-11-12 Globalfoundries Inc. Silicidation and/or germanidation on SiGe or Ge by cosputtering Ni and Ge and using an intralayer for thermal stability
US8624324B1 (en) * 2012-08-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting through vias to devices
US9377394B2 (en) 2012-10-16 2016-06-28 Seagate Technology Llc Distinguishing foreign surface features from native surface features
CN104425364B (zh) * 2013-09-09 2017-09-29 中芯国际集成电路制造(上海)有限公司 连接线的形成方法
US10032876B2 (en) * 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
KR20160058499A (ko) 2014-11-17 2016-05-25 삼성전자주식회사 반도체 소자, 및 그 반도체 소자의 제조방법과 제조장치
US9865466B2 (en) * 2015-09-25 2018-01-09 Applied Materials, Inc. Silicide phase control by confinement
CN109950151B (zh) * 2017-12-20 2022-02-15 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183160A (ja) * 1991-12-26 1993-07-23 Toshiba Corp 半導体装置及びその製造方法
JPH07202178A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置およびその製造方法
JPH11284171A (ja) * 1998-03-27 1999-10-15 Fujitsu Ltd 半導体装置
JP2001057429A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd 半導体素子のトランジスタ及びその製造方法
JP2002110989A (ja) * 2000-09-27 2002-04-12 Japan Science & Technology Corp 半導体集積回路装置およびその製造方法
JP2002198533A (ja) * 1996-09-17 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2002071495A1 (en) * 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
JP2002530864A (ja) * 1998-11-12 2002-09-17 インテル・コーポレーション 階段ソース／ドレイン接合部を有する電界効果トランジスタ構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724008B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP3547419B2 (ja) * 2001-03-13 2004-07-28 株式会社東芝 半導体装置及びその製造方法
US6506637B2 (en) * 2001-03-23 2003-01-14 Sharp Laboratories Of America, Inc. Method to form thermally stable nickel germanosilicide on SiGe
US6974735B2 (en) * 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183160A (ja) * 1991-12-26 1993-07-23 Toshiba Corp 半導体装置及びその製造方法
JPH07202178A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置およびその製造方法
JP2002198533A (ja) * 1996-09-17 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH11284171A (ja) * 1998-03-27 1999-10-15 Fujitsu Ltd 半導体装置
JP2002530864A (ja) * 1998-11-12 2002-09-17 インテル・コーポレーション 階段ソース／ドレイン接合部を有する電界効果トランジスタ構造
JP2001057429A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd 半導体素子のトランジスタ及びその製造方法
JP2002110989A (ja) * 2000-09-27 2002-04-12 Japan Science & Technology Corp 半導体集積回路装置およびその製造方法
WO2002071495A1 (en) * 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits

Also Published As

Publication number Publication date
US6787864B2 (en) 2004-09-07
US20040061191A1 (en) 2004-04-01
TW200417029A (en) 2004-09-01
AU2003270598A1 (en) 2004-05-13
CN1685520A (zh) 2005-10-19
JP2006501685A (ja) 2006-01-12
EP1550164B1 (en) 2012-04-18
CN100557817C (zh) 2009-11-04
KR101054057B1 (ko) 2011-08-04
KR20050070011A (ko) 2005-07-05
EP1550164A1 (en) 2005-07-06
TWI338367B (en) 2011-03-01
WO2004038807A1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
JP4662772B2 (ja) Ｍｏｓ電界効果トランジスタを形成する方法
JP4982958B2 (ja) 半導体装置とその製造方法
US7229873B2 (en) Process for manufacturing dual work function metal gates in a microelectronics device
JP5672334B2 (ja) 半導体装置の製造方法
TWI387010B (zh) 用於製造電晶體之方法
US20070052034A1 (en) Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
JP5157450B2 (ja) 半導体装置およびその製造方法
JP5659416B2 (ja) 半導体素子の製造方法
JP3594140B2 (ja) 半導体装置の製造方法
JP2006351581A (ja) 半導体装置の製造方法
CN104425367A (zh) 硅化物形成中的双层金属沉积
US7638433B2 (en) Semiconductor device and method of fabricating the same
WO2007026677A1 (ja) 半導体装置の製造方法
US8575014B2 (en) Semiconductor device fabricated using a metal microstructure control process
US8435862B2 (en) Method of manufacturing semiconductor device
CN101447454B (zh) 一种调节全硅化金属栅的栅功函数的方法
JP4533155B2 (ja) 半導体装置及びその製造方法
JP2001326351A (ja) 半導体装置及びその製造方法
JP2005243678A (ja) 半導体装置の製造方法
TWI390640B (zh) 半導體製造方法
JP2003209120A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100804

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4662772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term