JP4660251B2 - 入力回路 - Google Patents
入力回路 Download PDFInfo
- Publication number
- JP4660251B2 JP4660251B2 JP2005104405A JP2005104405A JP4660251B2 JP 4660251 B2 JP4660251 B2 JP 4660251B2 JP 2005104405 A JP2005104405 A JP 2005104405A JP 2005104405 A JP2005104405 A JP 2005104405A JP 4660251 B2 JP4660251 B2 JP 4660251B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- power supply
- transistor
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
本発明の第1実施形態に係る集積回路(IC)10は、図1に示すように例えば外部バス20等に接続される。IC10は、入力端子30に接続された入力回路11a、及び入力回路11aに接続された内部回路12を備える。内部回路12としては、例えば映像信号処理回路又は音声信号処理回路等の信号処理回路が使用できる。入力回路11aは、電位生成回路1a、電位選択回路2a、制限回路4、及びバッファ回路3aを備える。電位生成回路1aは、入力信号Vinを検知して電位Vgenを生成する。電位選択回路2aは、電源供給時に高位電源VDDからの電位を選択し、電源停止時に電位生成回路1aからの電位Vgenを選択する。ここで、「電源停止時」とは、待機電力抑制を目的として、IC10が実装される機器全体の電源が投入された状態で、IC10に対する高位電源VDDの供給が停止されることを意味する。よって、IC10が実装される機器全体の電源が投入されていない状態は含まれない。制限回路4は、電位選択回路2aが選択した電位に応じて入力信号Vinの電位を制限する。バッファ回路3aは、2段のインバータ31及び32を備え、制限回路4の出力信号を波形整形する。尚、入力端子30と入力回路11aとの間に、入力端子30に印加されたサージ電位から入力回路11a及び内部回路12を保護する保護回路等を備えても良い。
外部バス20から入力端子30を介して入力された入力信号Vinは、電位制限用トランジスタMN1のドレインに入力され、ゲート電位Vgに応じた電位に制限(クランプ)されてソースから出力される。電位制限用トランジスタMN1のソース電位Vsは、ゲート電位Vg以下に制限される。
Vs=VDD-(VthN+a) ・・・(1)
が成り立つ。尚、式(1)において記号“a”は、プロセスに依存する定数である。
Vs=Vgen-(VthN+a) ・・・(2)
が成り立つ。尚、以下の記載においては、説明の便宜上、プロセスに依存する定数“a”を考慮せずに説明する。
(VinH-Vmax)<Vgen<Vmax ・・・(3)
が成り立つ。
本発明の第1実施形態の第1変形例に係る入力回路11bは、図7に示すように、切り替え制御回路21bが、第1インバータ211のみを備える点が図5と異なる。また、第2スイッチ回路SW20が、電位生成回路1aにソースが接続され、高位電源VDDにゲートが接続され、電位制限用トランジスタMN1のゲートにドレインが接続された第2スイッチ用トランジスタMP130を備える点が図5と異なる。
本発明の第1実施形態の第2変形例に係る入力回路11cは、図8に示すように、切り替え制御回路21bが、第1インバータ211のみを備える点が図5と異なる。また、第2スイッチ回路SW21が、電位生成回路1aにドレインが接続され、第1インバータ211の出力にゲートが接続され、電位制限用トランジスタMN1のゲートにソースが接続された第2スイッチ用トランジスタMN12を備える点が図5と異なる。第2スイッチ用トランジスタMN12としては、例えばnMOSトランジスタが使用できる。
本発明の第2実施形態に係る入力回路11dは、図9に示すように、電位生成回路1bが、入力ノードn1にドレインが接続され、第1抵抗R1及び第2抵抗R2の接続ノードにゲートが接続され、電位選択回路2aにソースが接続された電位制御用トランジスタMN9をさらに備える点が図5と異なる。電位制御用トランジスタMN9としては、例えばnMOSトランジスタが使用できる。
VR-VthN<Vmax ・・・(4)
が成り立つ。即ち、
VR<Vmax+VthN ・・・(5)
を満たすように、第1抵抗R1及び第2抵抗R2を設計することで所望の電位Vgenが得られる。
本発明の第2実施形態の変形例に係る電位生成回路1cは、図11に示すように、入力ノードn1と低位電源VSSとの間に直列に接続された第1負荷トランジスタMP60及び第2負荷トランジスタMP61を備える点が図9に示す電位生成回路1bと異なる。即ち、図9に示した第1抵抗R1及び第2抵抗R2として、第1負荷トランジスタMP60及び第2負荷トランジスタMP61を使用する。第1負荷トランジスタMP60及び第2負荷トランジスタMP61としては、例えばpMOSトランジスタが利用できる。
上記のように、本発明は第1及び第2実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
2a〜2c…電位選択回路
4…制限回路
11a〜11e…入力回路
21a、21b…切り替え制御回路
SW1…第1スイッチ回路
SW2…第2スイッチ回路
R1…第1抵抗
R2…第2抵抗
MN9…電位制御用トランジスタ
Claims (2)
- 入力信号を検知して電位を生成する電位生成回路と、
電源供給時に高位電源からの電位を選択し、電源停止時に前記電位生成回路からの電位を選択する電位選択回路と、
前記電位選択回路が選択した電位に応じて前記入力信号の電位を制限する制限回路とを備え、
前記電位選択回路は、
前記高位電源からの電位を前記制限回路に供給するか否か切り替える第1スイッチ回路と、
前記電位生成回路からの電位を前記制限回路に供給するか否か切り替える第2スイッチ回路と、
前記電源供給時に前記第1及び第2スイッチ回路をそれぞれ導通及び非導通とし、前記電源停止時に前記第1及び第2スイッチ回路をそれぞれ非導通及び導通とする切り替え制御回路とを備え、
前記切り替え制御回路は、
前記電位生成回路からの電位及び低位電源からの電位間で動作し、前記高位電源からの電位を反転する第1インバータと、
前記電位生成回路からの電位及び前記低位電源からの電位間で動作し、前記第1インバータの出力信号を反転する第2インバータとを備え、
前記第1スイッチ回路は前記第1インバータの出力信号に応じて導通し、前記第2スイッチ回路は前記第2インバータの出力信号に応じて導通することを特徴とする入力回路。 - 入力信号を検知して電位を生成する電位生成回路と、
電源供給時に高位電源からの電位を選択し、電源停止時に前記電位生成回路からの電位を選択する電位選択回路と、
前記電位選択回路が選択した電位に応じて前記入力信号の電位を制限する制限回路とを備え、
前記電位生成回路は、
前記入力信号の電位を分圧する複数の抵抗成分と、
前記複数の抵抗成分により分圧された前記入力信号を制御電圧として、前記入力信号の電位を制御して前記電位選択回路に供給する電位制御用トランジスタとを備えることを特徴とする入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005104405A JP4660251B2 (ja) | 2005-03-31 | 2005-03-31 | 入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005104405A JP4660251B2 (ja) | 2005-03-31 | 2005-03-31 | 入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287591A JP2006287591A (ja) | 2006-10-19 |
JP4660251B2 true JP4660251B2 (ja) | 2011-03-30 |
Family
ID=37409024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005104405A Expired - Fee Related JP4660251B2 (ja) | 2005-03-31 | 2005-03-31 | 入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4660251B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8130030B2 (en) * | 2009-10-31 | 2012-03-06 | Lsi Corporation | Interfacing between differing voltage level requirements in an integrated circuit system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181600A (ja) * | 1994-12-27 | 1996-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JPH09107034A (ja) * | 1995-10-10 | 1997-04-22 | Toshiba Corp | 入出力回路及び入出力回路を備えた半導体装置 |
JP2003324341A (ja) * | 2002-05-08 | 2003-11-14 | Kawasaki Microelectronics Kk | 入力バッファ回路、出力バッファ回路および入出力バッファ回路 |
JP2004007212A (ja) * | 2002-05-31 | 2004-01-08 | Fujitsu Ltd | 入出力バッファ、入力バッファ及び出力バッファ |
JP2004104570A (ja) * | 2002-09-11 | 2004-04-02 | Seiko Epson Corp | 半導体集積回路 |
JP2004356778A (ja) * | 2003-05-28 | 2004-12-16 | Seiko Epson Corp | 半導体集積回路 |
-
2005
- 2005-03-31 JP JP2005104405A patent/JP4660251B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181600A (ja) * | 1994-12-27 | 1996-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JPH09107034A (ja) * | 1995-10-10 | 1997-04-22 | Toshiba Corp | 入出力回路及び入出力回路を備えた半導体装置 |
JP2003324341A (ja) * | 2002-05-08 | 2003-11-14 | Kawasaki Microelectronics Kk | 入力バッファ回路、出力バッファ回路および入出力バッファ回路 |
JP2004007212A (ja) * | 2002-05-31 | 2004-01-08 | Fujitsu Ltd | 入出力バッファ、入力バッファ及び出力バッファ |
JP2004104570A (ja) * | 2002-09-11 | 2004-04-02 | Seiko Epson Corp | 半導体集積回路 |
JP2004356778A (ja) * | 2003-05-28 | 2004-12-16 | Seiko Epson Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006287591A (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7034573B1 (en) | Level shifter without DC current flow | |
JP5341781B2 (ja) | 電力供給制御回路 | |
JP5341780B2 (ja) | 電力供給制御回路 | |
US8098090B2 (en) | Open-drain output buffer for single-voltage-supply CMOS | |
JP2007208004A (ja) | 半導体集積回路装置及び電子装置 | |
JP6643157B2 (ja) | 半導体装置 | |
JP4958434B2 (ja) | 電圧選択回路 | |
US10186958B2 (en) | Input-output circuits | |
JP2006311201A (ja) | バッファ回路 | |
JP4027936B2 (ja) | 半導体装置 | |
JP2008211317A (ja) | レベルシフト回路 | |
US7514960B2 (en) | Level shifter circuit | |
JP3930498B2 (ja) | レベルシフト回路 | |
JP4660251B2 (ja) | 入力回路 | |
JP2009027600A (ja) | レベルシフト回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
CN111816653A (zh) | 半导体装置 | |
JP5689778B2 (ja) | 入力回路 | |
JP5694894B2 (ja) | 入力回路 | |
TWI448076B (zh) | 可承載高電壓之輸出緩衝器 | |
US10101760B1 (en) | Power-on control circuit and input/output control circuit | |
JP2012130136A (ja) | 集積回路 | |
JP2008148024A (ja) | リセット回路 | |
JP2006086905A (ja) | スルーレート調整回路 | |
JP2017103736A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4660251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |