JP4658313B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP4658313B2
JP4658313B2 JP2000376031A JP2000376031A JP4658313B2 JP 4658313 B2 JP4658313 B2 JP 4658313B2 JP 2000376031 A JP2000376031 A JP 2000376031A JP 2000376031 A JP2000376031 A JP 2000376031A JP 4658313 B2 JP4658313 B2 JP 4658313B2
Authority
JP
Japan
Prior art keywords
hole
conductor
optical semiconductor
frame
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000376031A
Other languages
English (en)
Other versions
JP2002185068A (ja
Inventor
義信 澤
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000376031A priority Critical patent/JP4658313B2/ja
Publication of JP2002185068A publication Critical patent/JP2002185068A/ja
Application granted granted Critical
Publication of JP4658313B2 publication Critical patent/JP4658313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光通信やマイクロ波通信,ミリ波通信等の高い周波数で作動する各種光半導体素子を収納する半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の光通信やマイクロ波通信またはミリ波通信等の高い周波数で作動する各種半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージという)のうち、光通信分野に用いられる光半導体パッケージの断面図を図5に、同軸コネクタ周辺部の拡大断面図を図6に示す。
【0003】
これらの図に示すように、光半導体パッケージは、一般に上面にLD(半導体レーザ),PD(フォトダイオード)等の光半導体素子107が載置用基台108を介して載置される載置部101aを有し、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属材料から成る基体101を有する。また、載置部101aを囲繞するようにして基体101の上面に銀ロウ等のロウ材を介して接合されるとともに、一側面に光半導体素子107と外部電気回路(図示せず)とを電気的に接続する同軸コネクタ103(ガラスビーズ端子ともいう)を嵌着するための貫通孔102aが形成され、対向する側面に光半導体素子107と光結合するための光伝送路である貫通孔102bが形成された、Fe−Ni−Co合金等の金属材料から成る枠体102を有する。
【0004】
この枠体102の光伝送路である貫通孔102bの外側周辺部には、枠体102の熱膨張係数に近似するFe−Ni−Co合金,Fe−Ni合金等の金属材料から成り、戻り光防止用の光アイソレータ112と光ファイバ113とが樹脂接着剤等で接着された金属外周導体111と、非晶質ガラス等から成り集光レンズとして機能するとともに光半導体パッケージの内部を塞ぐ機能を有する透光性部材105とを固定する筒状の固定部材104が銀ロウ等のロウ材で接合される。
【0005】
なお、この固定部材104と金属外周導体111とは、各々の端面同士がYAGレーザ溶接等により固定され、一方、固定部材104と透光性部材105とは、固定部材104内周面に形成されたメッキ層に金(Au)−錫(Sn)合金半田等の低融点ロウ材を介して取着することにより固定される。
【0006】
また、同軸コネクタ103は、Fe−Ni−Co合金等の金属材料から成り貫通孔102a内周面にAu−Sn合金半田等の低融点ロウ材によりロウ付けされる筒状の外周導体(ホルダー)103aと、この外周導体103aの内部に充填されたホウケイ酸ガラス等の絶縁体103bと、この外周導体103aの中心軸部分に装着され光半導体パッケージ内外を導通させる中心導体(金属端子)103cとから成る。
【0007】
また、この同軸コネクタ103は、高周波信号が伝送される中心導体103cと、その外周部、即ち金属材料から成る外周導体103a、および貫通孔102a内周面とが、高周波信号を伝送するときにインピーダンスの整合が可能である同軸構造を成している。
【0008】
なお、この同軸コネクタ103と光半導体素子107との電気的接続は、中心導体103cの枠体102内側の部位と、この中心導体103cと貫通孔102a内周面により発生するインピーダンスと同じになるように回路基板109上面に形成されたマイクロストリップ線路であるメタライズ金属層109aとを、錫(Sn)−鉛(Pb)半田等の低融点ロウ材を介して接合するとともに、このメタライズ金属層109aと光半導体素子107とをボンディングワイヤ114により接続することによって成される。
【0009】
このような光半導体パッケージは、それに光半導体素子107やインピーダンス整合用等の回路基板109を搭載した載置用基台108を樹脂接着剤,ロウ材等の接着剤を介して載置固定した後、中心導体103cの一端と回路基板109上面のメタライズ金属層109aとをSn−Pb半田等の低融点ロウ材により取着するとともに、光半導体素子107とメタライズ金属層109aとをボンディングワイヤ114で電気的に接続し、その後、光アイソレータ112,光ファイバ113が固定された金属外周導体111を固定部材104に溶接し、枠体102上面に蓋体106をシーム溶接やロウ付け等により取着することにより、製品としての光半導体装置となる。
【0010】
このような光半導体装置は、例えば外部から供給される高周波信号により光半導体素子107を光励起させ、励起したレーザ光等の光を透光性部材105を介して光ファイバ113に授受させ光ファイバ113内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野等に多く用いられる。
【0011】
【発明が解決しようとする課題】
しかしながら、上記従来の光半導体パッケージにおいて、入出力される高周波信号の周波数が高くなると、枠体102内側の中心導体103cは同軸構造となっていないため、その部位に発生するインピーダンスが非常に大きくなり、貫通孔102a内部の中心導体103cとメタライズ金属層109aとの間で発生するインピーダンスのギャップが大きくなる。また、中心導体103cおよびメタライズ金属層109aを経由して伝送する高周波信号の伝搬モードの変化により発生する反射損失が光半導体素子107の作動性に対し無視できないほど大きくなる。
【0012】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号を伝送する伝送線路に発生するインピーダンスのギャップを小さくしてインピーダンスを整合するとともに、高周波信号の伝搬モードの急激な変化により発生する反射損失を極めて小さくすることにより、光半導体パッケージに高周波信号を円滑に入出力し光半導体素子の作動性を良好なものとすることにある。
【0013】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された金属製の枠体と、筒状の外周導体および該外周導体の中心軸に設置させた中心導体ならびにそれらの間に介在させて前記中心導体の両端が突出するように設けた絶縁体から成るとともに前記貫通孔に嵌着されて前記回路基板および前記中心導体を電気的に接続する同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記同軸コネクタは、前記中心導体の前記枠体内側の先端が前記枠体の内面と面一となるように設けられ、かつ前記中心導体と前記回路基板とが板状の金属片を介して電気的に接続されており、さらに前記貫通孔は前記金属片の端に相当する位置から前記枠体の内面にかけて幅が大きくなっていることを特徴とする。
【0014】
本発明は、このような構成により、光半導体パッケージに入出力する高周波信号の周波数が高くなっても、同軸コネクタの中心導体,金属片,回路基板上面のメタライズ金属層を経由する伝送路におけるインピーダンスの急激な変化を抑えることによりインピーダンスを整合できる。また、この伝送路における高周波信号の伝搬モードの変化を緩やかにすることができる。その結果、高周波信号を伝送するときに伝送路において発生する反射損失を極めて小さくでき、光半導体素子と外部電気回路との高周波信号の入出力を円滑に行うことができる。
【0015】
【発明の実施の形態】
本発明の半導体パッケージの一種である光半導体パッケージについて、以下に詳細に説明する。図1は、本発明の光半導体パッケージの一実施形態を示す断面図、図2は図1の貫通孔や同軸コネクタおよびその周辺部の要部拡大断面図である。
【0016】
これらの図において、1は容器本体の底面を構成する基体、2は容器本体の側壁用の枠体、3は高周波信号の入出力端子である同軸コネクタ、4は透光性部材5や金属外周導体11を設置固定するための筒状の固定部材、5は透光性部材、6は蓋体、7はLD,PD等の光半導体素子である。これら基体1、枠体2、同軸コネクタ3、固定部材4、透光性部材5および蓋体6とで、内部に光半導体素子7を収納するための容器が基本的に構成される。
【0017】
また、従来技術と同様に、固定部材4の外部側の端面には、光アイソレータ12と光ファイバ13とが樹脂接着剤等で接着された金属外周導体11が、YAGレーザ溶接等により固定される。
【0018】
本発明の基体1は、光半導体素子7を支持するための支持部材ならびに光半導体素子7から発せられる熱を放散するための放熱板として機能し、その上面の略中央部に光半導体素子7が載置用基台8を介して載置される載置部1aを有している。この載置部1aに、載置用基台8がSn−Pb半田等の低融点ロウ材を介して接着固定されるとともに、この低融点ロウ材を介して光半導体素子7から発せられた熱が伝えられ、外部に効率良く放散され、光半導体素子7の作動性を良好なものとする。
【0019】
この基体1は、Fe−Ni−Co合金やCu−W合金等の金属材料から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。また、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのAu層を順次メッキ法により被着させておくと、基体1が酸化腐食するのを有効に防止することができるとともに、基体1上面に載置用基台8を介して光半導体素子7を強固に被着固定させることができる。従って、所定の形状に製作された基体1の表面に0.5〜9μmのNi層や0.5〜9μmのAu層等の金属層をメッキ法により被着させておくことが好ましい。
【0020】
また、この載置用基台8はシリコン(Si)やCu−W合金等の熱伝導性の高い金属材料から成り、光半導体素子7から基体1へ熱を伝えるための媒体として機能するとともに、その高さを適宜設定することにより透光性部材5と光半導体素子7との光軸が合うように調節する機能を有する。また、その上面には、高周波信号の伝送線路としてのメタライズ金属層9aが形成された、アルミナ(Al23)セラミックス等のセラミックスから成るインピーダンス整合等用の回路基板9が接合される。
【0021】
また、このメタライズ金属層9aは、モリブデン(Mo),マンガン(Mn),タングステン(W)等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、回路基板9となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布し焼結することにより形成される。
【0022】
さらに、このメタライズ金属層9aは、中心導体3cと貫通孔2a内部に発生するインピーダンスと同じになるように形成されたマイクロストリップ線路であり、光半導体素子7とボンディングワイヤ14により電気的に接続される。また、従来の中心導体103c(図5)の枠体102内側に突出した部位に発生する電界に対し、メタライズ金属層9aに発生する電界の大きさに近くなるような金属片10を用いて枠体2内側の中心導体3cとメタライズ金属層9aとを電気的に接続する。その結果、中心導体3cと金属片10との接続部、金属片10とメタライズ金属層9aとの接続部で発生する電界の変化を緩やかにし急激なインピーダンスの変化を抑えることにより、高周波信号が伝送する伝送路の反射損失を小さくする。
【0023】
この金属片10は、側面からみた断面形状が略長方形状またはメタライズ金属層9aに向かって先細り状とされたテーパ状を有しており、その厚さは10〜100μmの範囲であれば良く、10μm未満の場合製造が困難となり、100μmを超える場合高周波信号の反射損失が非常に大きくなる。
【0024】
また、金属片10は、その平面形状が略長方形状またはメタライズ金属層9aに向かって先細り状とされたテーパ状を有しており、その最も狭い部位の幅が、中心導体3c,メタライズ金属層9aにSn−Pb半田等の低融点ロウ材で強固に接合できる程度の幅であれば良く、一方、最も広い部位の幅が、中心導体3cの直径以下であれば良く、最も広い部位の幅が中心導体3cの直径を超える場合、高周波信号の反射損失が非常に大きくなる。
【0025】
また、金属片10は、その主面とメタライズ金属層9aの表面の延長面との成す角の角度θ1が0〜90°の範囲であれば良く、その範囲を外れる場合高周波信号の反射損失が非常に大きくなる。より好ましくは、θ1は0〜30°がよく、さらには10°以下がよく、0°に近い方がよい。
【0026】
また、金属片10は、中心導体3cとメタライズ金属層9aとを電気的に接続する際に、それらの熱歪みを有効に防止するために熱膨張係数の近似するFe−Ni−Co合金やFe−Ni合金等の金属材料を用いるのが好ましい。
【0027】
また、枠体2には、その一側面に光半導体素子7と外部電気回路とを電気的に接続するとともに光半導体パッケージ内部を気密に塞ぐ機能を有する同軸コネクタ3を嵌着するための貫通孔2aを形成し、対向する側面には光半導体素子7と光結合するための光伝送路の機能を有する貫通孔2bを形成する。
【0028】
また、同軸コネクタ3は、Fe−Ni−Co合金等の金属材料から成り、貫通孔2a内周面にAu−Sn合金半田等の低融点ロウ材によりロウ付けされる筒状の外周導体3aと、この外周導体3a内部に充填されたホウケイ酸ガラス等から成る絶縁体3bと、外周導体3aの中心軸に設置されるように絶縁体3bに挿入固定され光半導体パッケージ内外を導通する中心導体3cとから成る。なお、この同軸コネクタ3は、金属材料から成る外周導体3aと貫通孔2a内周面および中心導体3cとが、高周波信号が伝送するときのインピーダンスを整合することができる同軸構造と成っている。従って、光半導体パッケージに入出力される高周波信号の周波数が高くなっても中心導体3においてはインピーダンスの整合が困難になる部位が出現することはない。
【0029】
なお、同軸コネクタ3は、枠体2内側の中心導体3cの先端が枠体2内面と面一となるよう貫通孔2aに嵌着される。この中心導体3cの先端が枠体2内面よりも貫通孔2aの内側にある場合には、貫通孔2a内周面の形状によりその内部に発生するインピーダンスを整合させることが困難となる。その結果、光半導体パッケージの高周波信号の伝送路における反射損失を小さくできず、円滑な高周波信号の入出力を行うことが困難となる。
【0030】
また、枠体2内側の中心導体3cの先端が枠体2内面より突出する場合には、同軸構造である貫通孔2a内部の中心導体3cと、同軸構造と成らない枠体2内面より突出する中心導体3cとの間にインピーダンスのギャップが発生し、インピーダンスの整合が困難となる。その結果、高周波信号の伝送路における反射損失が大きくなり、外部電気回路と光半導体素子7との高周波信号の入出力が円滑に行われない。
【0031】
また、貫通孔2aは、図2に示すように金属片10の中心導体3c側の端に相当する位置から枠体2の内面にかけてその幅(貫通孔2aの断面が円形の場合直径である)が大きくっている。同図のように、貫通孔2aの断面が円形であってその幅が枠体2の内面に向かって漸次大きくなる場合、貫通孔2a内部の金属片10の端に相当する位置から枠体2内面すなわち中心導体3c先端までの距離をd、同軸コネクタ3の中心軸から基体1または蓋体6までの近い方の距離をr1、金属片10が接続されていない枠体2内側の中心導体3cの部位を取り囲む貫通孔2aの部位の半径をr2、中心導体3cの軸方向と貫通孔2aの内周面のうち直径が漸次大きくなっている箇所(傾斜面)とのなす角度をθ2とした場合、0°<θ2≦tan −1 {(r1−r2)/d}とすることが好ましい。
【0032】
このような構成により、貫通孔2a内部の金属片10が接続されていない中心導体3cの部位と、金属片10が接続されている中心導体3cの部位と、枠体2内面より突出した金属片10の部位とにそれぞれ発生するインピーダンスの変化を緩やかにすることによりインピーダンスを整合することができる。その結果、高周波信号の伝送路の反射損失を低減することができ、光半導体素子7に対する高周波信号の入出力を効率よく円滑に行うことができる。
【0033】
また、θ2がθ2>tan −1 {(r1−r2)/d}の場合、貫通孔2aの幅が貫通孔2a内部の金属片10の端に相当する位置から枠体2内面に向かって漸次大きく成るものの、貫通孔2aと基体1とが交差するか貫通孔2aと蓋体6とが交差するため、インピーダンスの整合が困難となる。従って、高周波信号の反射損失を低減できず円滑な高周波信号の伝送が困難となる。
【0034】
具体的には、θ2を30〜70°とするのがよく、その場合高周波信号の反射損失が有効に低減される。
【0035】
なお、図3に、本発明の実施の形態の一例として、貫通孔2aの幅が貫通孔2a内部の金属片10の端に相当する位置から枠体2内面に向かって段階的に大きくなる構成を示す。同図のように、貫通孔2aに金属片10の端に相当する位置から枠体2内面にかけて幅が均一な切欠部2cを設ける。この切欠部2cの幅は、金属片10が接続されていない中心導体3cの部位と、中心導体3cと金属片10を接続した部位とを取り囲む貫通孔2aおよび枠体2内面より突出した金属片10にそれぞれ発生するインピーダンスを整合するように設定することができる。その結果、光半導体パッケージに入出力される高周波信号の周波数が高くなっても高周波信号の伝送路のインピーダンスの不整合による反射損失を小さくできることから、円滑な高周波信号の伝送が行なえる。
【0036】
さらに、図4に示すように、貫通孔2a内部の金属片10の端に相当する位置から枠体2a内面にかけて、貫通孔2aの幅が漸次拡がる部位と幅が一定となる部位を設けることによっても、金属片10が接続されていない中心導体3cの部位と、中心導体3cに金属片10が接続されている部位とを取り囲む貫通孔2aおよび枠体2内面より突出した金属片10にそれぞれ発生するインピーダンスを整合することができる。
【0037】
また、枠体2は基体1との接合における熱歪みを小さくし接合を強固なものとするとともに、光半導体パッケージの外部に対する電磁遮蔽(シールド)を行うために、基体1の熱膨張係数に近似するFe−Ni−Co合金やFe−Ni合金等の金属材料を用いるのがよい。
【0038】
また、枠体2は、基体1と同様にその材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことにより所定の形状に製作され、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのAu層を順次メッキ法により被着させておくと、枠体2が酸化腐食するのを有効に防止できるとともに、貫通孔2a,2bにそれぞれ同軸コネクタ3、透光性部材5を強固に嵌着接合できる。従って、所定の形状に製作された枠体2の表面に0.5〜9μmのNi層や0.5〜9μmのAu層等の金属層をメッキ法により被着させておくことが好ましい。
【0039】
また、貫通孔2bの外側周辺部には、枠体2の熱膨張係数に近似するFe−Ni−Co合金,Fe−Ni合金等の金属材料から成り、戻り光防止用の光アイソレータ12と光信号の光伝送路として機能する光ファイバ13とが樹脂接着剤で接着された金属外周導体11、および非晶質ガラス等から成り集光レンズとして機能し光半導体パッケージ内部を塞ぐ機能を有する透光性部材5を固定する筒状の固定部材4が銀ロウ等のロウ材で接合される。
【0040】
この固定部材4の内周部には、集光レンズとして機能するとともに光半導体パッケージ内部を塞ぐ非晶質ガラス等から成る透光性部材5が、その接合部の表面に形成されたメタライズ層を介して、200〜400℃の融点を有するAu−Sn合金半田等の低融点ロウ材で接合される。
【0041】
この透光性部材5は、熱膨張係数が4×10 −6 〜12×10 −6 /℃(室温〜400℃)のサファイア(単結晶アルミナ)や非晶質ガラス等から成り、球状,半球状,凸レンズ状、ロッドレンズ状等とされ、外部のレーザ光等の光を光ファイバ13により伝送させて光半導体素子7に入力させる、または光半導体素子7で出力したレーザ光等の光を光ファイバ13に入力させるための集光用部材として用いられる。透光性部材5が、例えば結晶軸の存在しない非晶質ガラスの場合、酸化珪素(SiO ),酸化鉛(PbO)を主成分とする鉛系、またはホウ酸やケイ砂を主成分とするホウケイ酸系のものを用いる。
【0042】
また、この透光性部材5は、その熱膨張係数が枠体2のそれと異なっていても固定部材4が熱膨張差による応力を吸収し緩和するので、結晶軸が応力のためにある方向に揃うことによって光の屈折率の変化を起こすようなことは発生しにくい。従って、このような透光性部材5を用いることにより光半導体素子7と光ファイバ13との間の光の結合効率を高くできる。
【0043】
また、蓋体6は、Fe−Ni−Co合金等の金属材料やアルミナセラミックス等のセラミックスから成るとともに、枠体2上面にAu−Sn合金半田等の低融点ロウ材を介して接合されたり、YAGレーザ溶接等の溶接法により接合される。これによって、基体1と枠体2と蓋体6とから成る光半導体パッケージとしての容器の内部に光半導体素子7を収納し封止することによって、製品としての光半導体装置となる。
【0044】
かくして、本発明は、図に示す従来の同軸コネクタ103を用いた半導体パッケージと比べ、貫通孔2a内部の中心導体3cと、枠体2内面より突出した金属片10および回路基板9上面のメタライズ金属層9aとの間に発生するインピーダンスのギャップを小さくできる。また、貫通孔2a内部の金属片10を接続していない中心導体3cの部位と、中心導体3cの金属片10を接続している部位および枠体2内部に突出した金属片10とを経由して入出力する高周波信号の伝搬モードの変化を緩やかにすることができる。
【0045】
即ち、貫通孔2a内部の金属片10を接続していない中心導体3cの部位は同軸構造によるTEMモードであり、中心導体3cの金属片10を接続している部位はTEMモードとTEモードが混在し枠体2の内側に向かって徐々にTEモードとなるようにされ、金属片10はTEモードであり、金属片10とメタライズ金属層9aとの接合部はTEMモードとTEモードが混在しており、メタライズ金属層9aはTEMモードである。このように、中心導体3cの金属片10を接続している部位において、伝搬モードが枠体2の内側に向かって徐々にTEモードに整合されていることから、伝搬モードの急激な変化が抑えられるため高周波信号の伝送損失が小さくなる。
【0046】
かくして、本発明、半導体素子に入出力する高周波信号の周波数が高くなっても高周波信号の伝送路のインピーダンスの不整合、および急激な伝搬モードの変化により発生する高周波信号の反射損失を非常に小さくできる。
【0047】
本発明において、高周波信号の周波数は1〜100GHz程度のGHz帯域であり、特に10GHz以上の周波数において従来インピーダンスおよび伝搬モードの変化が急激であったものを緩やかにすることができる。
【0048】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。
【0049】
【発明の効果】
本発明は、同軸コネクタは、中心導体の枠体内側の先端が枠体の内面と面一となるように設けられ、かつ中心導体と回路基板とが板状の金属片を介して電気的に接続されており、さらに貫通孔は金属片の端から枠体の内面にかけて幅が大きくなっていることにより、高周波信号の伝送路に発生するインピーダンスのギャップを小さくできるとともに、高周波信号の伝搬モードの変化を緩やかにすることができる。その結果、半導体素子に入出力する高周波信号の周波数が高くなっても高周波信号の伝送路に発生する反射損失を極めて小さくでき、半導体素子と外部電気回路との高周波信号の入出力を円滑に行うことができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の一例を示す断面図である。
【図2】図1の同軸コネクタおよびその周辺部の要部拡大断面図である。
【図3】図1の同軸コネクタおよびその周辺部について実施の形態の一例を示す要部拡大断面図である。
【図4】図1の同軸コネクタおよびその周辺部について実施の形態の他の例を示す要部拡大断面図である。
【図5】従来の光半導体パッケージの断面図である。
【図6】従来の光半導体パッケージの同軸コネクタおよびその周辺部の拡大断面図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a,2b:貫通孔
3:同軸コネクタ
3a:外周導体
3b:絶縁体
3c:中心導体
7:光半導体素子
8:載置用基台
9:回路基板
10:金属片

Claims (1)

  1. 上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された金属製の枠体と、筒状の外周導体および該外周導体の中心軸に設置させた中心導体ならびにそれらの間に介在させて前記中心導体の両端が突出するように設けた絶縁体から成るとともに前記貫通孔に嵌着されて前記回路基板および前記中心導体を電気的に接続する同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記同軸コネクタは、前記中心導体の前記枠体内側の先端が前記枠体の内面と面一となるように設けられ、かつ前記中心導体と前記回路基板とが板状の金属片を介して電気的に接続されており、さらに前記貫通孔は前記金属片の端に相当する位置から前記枠体の内面にかけて幅が大きくなっていることを特徴とする半導体素子収納用パッケージ。
JP2000376031A 2000-12-11 2000-12-11 半導体素子収納用パッケージ Expired - Fee Related JP4658313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000376031A JP4658313B2 (ja) 2000-12-11 2000-12-11 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000376031A JP4658313B2 (ja) 2000-12-11 2000-12-11 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2002185068A JP2002185068A (ja) 2002-06-28
JP4658313B2 true JP4658313B2 (ja) 2011-03-23

Family

ID=18844951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000376031A Expired - Fee Related JP4658313B2 (ja) 2000-12-11 2000-12-11 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP4658313B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10322071A1 (de) 2003-05-15 2004-09-02 Infineon Technologies Ag Mikrooptikmodul mit Gehäuse und Verfahren zur Herstellung desselben

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03259584A (ja) * 1990-03-09 1991-11-19 Toshiba Corp 半導体レーザ装置
JPH0536451A (ja) * 1991-07-29 1993-02-12 Mitsubishi Electric Corp マイクロ波集積回路用同軸コネクタ
JPH09293599A (ja) * 1996-04-30 1997-11-11 Hitachi Ltd プラズマ処理方法および装置
JPH11127003A (ja) * 1997-10-23 1999-05-11 Alps Electric Co Ltd 高周波電子機器
JPH11186427A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 半導体素子収納用パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03259584A (ja) * 1990-03-09 1991-11-19 Toshiba Corp 半導体レーザ装置
JPH0536451A (ja) * 1991-07-29 1993-02-12 Mitsubishi Electric Corp マイクロ波集積回路用同軸コネクタ
JPH09293599A (ja) * 1996-04-30 1997-11-11 Hitachi Ltd プラズマ処理方法および装置
JPH11127003A (ja) * 1997-10-23 1999-05-11 Alps Electric Co Ltd 高周波電子機器
JPH11186427A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 半導体素子収納用パッケージ

Also Published As

Publication number Publication date
JP2002185068A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP4658313B2 (ja) 半導体素子収納用パッケージ
JP3720694B2 (ja) 半導体素子収納用パッケージ
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3967905B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP2002141594A (ja) 半導体素子収納用パッケージ
JP2002319643A (ja) 半導体素子収納用パッケージ
JP2004140188A (ja) 半導体素子収納用パッケージ
JP2002246681A (ja) 半導体素子収納用パッケージ
JP2012009172A (ja) 同軸コネクタ、および素子収納用パッケージ、ならびに半導体装置
JP3702200B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4493285B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004200242A (ja) 半導体素子収納用パッケージ
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3993774B2 (ja) 光半導体素子収納用パッケージ
JP2004259609A (ja) 半導体素子収納用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2001217331A (ja) 半導体素子収納用パッケージ
JP2003069126A (ja) 半導体素子収納用パッケージ
JP2004165507A (ja) 半導体素子収納用パッケージ
JP2004152826A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees