JP3993774B2 - 光半導体素子収納用パッケージ - Google Patents
光半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3993774B2 JP3993774B2 JP2002048839A JP2002048839A JP3993774B2 JP 3993774 B2 JP3993774 B2 JP 3993774B2 JP 2002048839 A JP2002048839 A JP 2002048839A JP 2002048839 A JP2002048839 A JP 2002048839A JP 3993774 B2 JP3993774 B2 JP 3993774B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor element
- input
- output terminal
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、光半導体素子を収容するための光半導体素子収納用パッケージ(以下、光半導体パッケージともいう)に関する。
【0002】
【従来の技術】
従来の光通信分野で用いられる半導体レーザ素子(LD)やフォトダイオ−ド等の半導体受光素子(PD)等の光半導体素子を収納するための光半導体パッケージを図3に示す。同図に示すように、光半導体パッケージ1は、一般に銅(Cu)−タングステン(W)合金等の金属から成る基体3を有する。この基体3の熱膨張係数は、室温(RT;Room Temperature)〜100℃において7×10-6〜9×10-6/℃程度である。この基体3は、内部で発生した熱を効率良く外部に放熱する機能を有している。
【0003】
光半導体パッケージ1は、上面にLDやPD等の光半導体素子2が載置固定される載置部3aを有する基体3と、Fe−Ni−Co合金やFe−Ni合金等の金属から成る枠体5とから主に構成されている。この枠体5の熱膨張係数はRT〜100℃において5×10-6/℃〜6×10-6/℃程度である。枠体5は、載置部3aを囲むように基体3の上面に接合されている。この枠体5は、各種電子部品を囲むとともに入出力端子34や光ファイバ12を取りつけるためのものである。枠体5の側部に設けられた入出力端子34の取り付け部35には、光半導体素子2と外部電気回路とを電気的に接続する絶縁端子である入出力端子34が嵌着接合されている。
【0004】
枠体5には、他の側部に光半導体素子2と光結合するための光伝送路である貫通穴10が形成されている。この貫通穴10の枠体5外側開口の周囲に、枠体5の熱膨張係数に近似した金属からなる筒状の光ファイバ固定部材(以下、固定部材ともいう)11の一端が銀ロウ等のロウ材で接合されるか、または貫通穴10に固定部材11が嵌着接合される。固定部材11には、戻り光を防ぐ光アイソレーター(図示せず)と光ファイバ12とが樹脂接着剤等で接着された金属ホルダ13が固定されている。また、固定部材11の内側には、非晶質ガラス等からなり集光レンズとして機能するとともに光半導体パッケージ1内部を気密に塞ぐ透光性部材16が固定される。
【0005】
また、固定部材11と金属ホルダ13とは、それぞれの端面同士がYAGレーザ溶接等により固定される。一方、固定部材11と透光性部材とは、200〜400℃の融点を有するAu(金)−Sn(錫)合金等の低融点ロウ材によりロウ付けされて固定される。
【0006】
光半導体素子2の下面にはペルチェ素子等の熱電冷却素子17が配置されていおり、光半導体素子2の作動時に熱電冷却素子17により光半導体素子2を冷却して、光半導体素子2の発熱による光出力の低下や寿命の劣化を防止する。さらに、載置部3a上には、光半導体素子2の駆動用または信号増幅用のLSI等の半導体素子(図示せず)が設けられる。半導体素子の下面にも熱電冷却素子17またはヒートシンクを配設し得る。そして、光半導体素子2の電極が、ボンディングワイヤを介して入出力端子34の線路導体6に電気的に接続される。
【0007】
この入出力端子34は、セラミックスから成る平板部7とその上面に設置された立壁部8とから成る。平板部7の上面には、高周波信号の伝送路(入力線路および/または出力線路)としてメタライズ金属層から成る線路導体6が設けられている。この入出力端子34は、外部電気回路と光半導体素子2とを電気的に接続するとともに光半導体パッケージ1の内部を気密に塞ぐためのものである。一般に、入出力端子34はアルミナを主成分とするセラミックスから構成されており、その熱膨張係数はRT〜100℃で6×10-6〜7×10-6/℃程度である。
【0008】
そして、基体3の載置部3aに光半導体素子2を熱電冷却素子17を介して樹脂接着剤、ロウ材等の接着材により接着固定する。次に、光半導体素子2の電極をボンディングワイヤを介して入出力端子34の線路導体6に電気的に接続する。その後、光アイソレーターと光ファイバ12が固定された金属ホルダ13を固定部材11に溶接する。次に、枠体5の上面に蓋体14をシーム溶接やロウ付け等によって接合し、基体3と枠体5と蓋体14とからなる容器内部に光半導体素子2および半導体素子を気密に収容して、製品としての光半導体装置となる。この光半導体装置は外部電気回路から供給される駆動信号によって光半導体素子2を光励起させ、励起した光を光ファイバ12に授受させるとともに光ファイバ12内を伝達させることによって、高速かつ大容量の光通信等に使用され、光通信分野等に多用されている。
【0009】
近年、高速で大容量の通信に対する需要が急激に増加しており、従って高速大容量伝送に関する研究開発が進められている。とりわけ、光通信装置において光信号を発信する光半導体装置等の光発信装置が注目されており、光信号の高出力化と高速化が伝送容量を向上させるための課題となっている。従来の光半導体装置の光信号は出力5〜10mW程度であり、搭載される光半導体素子も20mW程度の駆動電力であった。しかし、より大出力の光半導体装置では、光出力も20mWのレベルまで向上してきている。また、このような光半導体装置に搭載されている光半導体素子も50mWレベルの駆動電力が要求されている。さらに、従来の光半導体装置に用いられていた高周波信号は10GHz帯であったが、40GHz帯域まで向上してきており、より高速化されてきている。
【0010】
また、従来、作動時に多量の熱を発生する光半導体素子2を冷却するとともに光半導体素子2の温度を一定にして、光半導体素子2から発信される光信号の周波数や出力を安定に保つ目的で、各種冷却装置が設けられていた。例えば、光半導体素子2の熱を効率良く拡散するために、基体3の載置部3aにCu−W合金等の高熱伝導性の材料から成る基台を設けたり、基体3と光半導体素子2との間に熱電冷却素子17を設けていた。
【0011】
【発明が解決しようとする課題】
しかしながら、上記従来の光半導体パッケージ1においては、作動時の温度が最高で85℃付近まで達するため、基体3、枠体5および入出力端子34の熱膨張差によって、光半導体パッケージ1が歪み、作動前の初期状態での光半導体素子2の光信号を光ファイバに結合した場合に比べて、作動時の高温状態での光出力が低下するという問題が発生していた。
【0012】
このような光出力の変動を測定するために、光半導体パッケージ1の内部に光出力が50mW程度の高出力の光半導体素子2を収容した光半導体装置を試作した。その光半導体装置から伸びる光ファイバ12の先端に光パワーメーターを接続し、光半導体装置を85℃の雰囲気内に置いて試験を行ったところ、試験前の初期状態での光出力と85℃の雰囲気内に置いた後の作動状態での光出力とを比較すると、作動状態で損失が±0.4〜±0.8dB増大した。これは、従来では見られない大きな損失であり、光半導体装置として使用不可能な程度の光出力のばらつきが確認された。
【0013】
従来、同様の試験をした場合±0.5dB以内に変動を抑えることが要求されていたが、従来の試験で使用した光半導体素子2は光出力が20mW程度であり、今回の試験で使用したものは従来の倍近い高出力のものである。このことが、特性劣化の要因となっていることが顕著に現れており、高出力の光半導体素子2を使用した場合、光半導体パッケージ1により大きな歪みを発生させることが判明した。
【0014】
また10GHz帯域から40GHz帯域へと高周波化した高周波信号を入力しため、40GHz付近で3dB以上の共振現象が発生した。この原因は冷却のために使用した熱電冷却素子の端子から不要な電磁界が漏れて、10GHz帯域では見られなかった共振が発生したものである。このため、40GHz帯域での高周波信号の立ちあがり速度は15psec(ピコ秒)となり、10psec程度の立ちあがり速度が必要な高速化に対応できないという問題点があった。
【0015】
従って、本発明は上記の問題点に鑑みて完成されたものであり、その目的は、光半導体素子の作動時の熱によって基体や枠体に発生する応力による歪みを大幅に緩和して、光半導体素子と光ファイバとの光結合効率の劣化を防止し、また40GHz帯域の高周波信号で使用する際に円滑に高周波信号を伝送できる光半導体パッケージを提供することにある。
【0016】
【課題を解決するための手段】
本発明の光半導体素子収納用パッケージは、上面に光半導体素子が載置される載置部を有する略四角形の金属製の基体と、該基体の上面に前記載置部を囲繞するように取着され、一側部に貫通孔が形成されているとともに前記一側部に隣接する側部に形成された貫通穴または前記側部の上端に形成された切欠き部から成る入出力端子の取付部が形成された略四角形の金属製の枠体と、前記貫通孔に嵌着されるかまたは前記貫通孔の枠体外側開口の周囲に一端が接合された筒状の光ファイバ固定部材と、前記取付部に嵌着された入出力端子とを具備した光半導体素子収納用パッケージにおいて、前記基体は室温〜100℃での熱膨張係数が前記枠体よりも大きい金属から成り、前記枠体は前記一側部に隣接する前記側部の下端に内外を貫通する切欠きが形成されているとともに該切欠きに室温〜100℃での熱膨張係数が前記枠体より大きく前記基体よりも小さい絶縁体から成る他の入出力端子が嵌着されていることを特徴とする。
【0017】
本発明の光半導体素子収納用パッケージは、上記の構成により、枠体の側部の下端に内外を貫通するように形成された切欠きに、室温〜100℃での熱膨張係数が枠体より大きく基体よりも小さい絶縁体から成る他の入出力端子が嵌着されていることから、枠体と基体の熱膨張差が緩和され、枠体の変形を防ぎ光結合効率を良好に保持することが可能となる。従って、動作時の高温状態でも光半導体素子と光ファイバとの間で安定した光結合が維持でき、光半導体装置として光出力の変動を±0.3dB以下にすることができる。
【0018】
本発明の光半導体素子収納用パッケージは、好ましくは、前記光半導体素子は、熱電冷却素子を介して前記基体の前記載置部に載置されるとともに前記入出力端子に電気的に接続されており、前記熱電冷却素子は前記他の入出力端子に電気的に接続されていることを特徴とする。
【0019】
本発明の光半導体素子収納用パッケージは、40GHz帯域の高周波信号を伝送させる接続端子や接続線を入出力端子に接続し、熱電冷却素子の接続端子や接続線を他の入出力端子側に接続することにより、熱電冷却素子の接続端子や接続線から漏れる不要な電磁界による共振を小さくして、高周波信号を円滑に伝送させることができる。従って、40GHz帯域での共振による損失を3dB以下に抑制でき、また光半導体装置の性能を示す立ちあがり時間も10psec以下を達成することが可能となる。
【0020】
【発明の実施の形態】
本発明の光半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明の光半導体パッケージについての実施の形態の一例を示す断面図、図2は図1の光半導体パッケージの固定部材側からみた場合の断面図である。図1,図2において、従来の光半導体パッケージを示す図3と同じ部材については同じ符号で示した。
【0021】
図1,図2において、1は、基体3、枠体5、枠体5の取付部5aに嵌着された入出力端子(以下、第一の入出力端子ともいう)4a、枠体5の取付部5bに嵌着された他の入出力端子(以下、第二の入出力端子ともいう)4bから主に構成された光半導体パッケージである。これらの基体3、枠体5、第一の入出力端子4a、第二の入出力端子4b、光ファイバ12、透光性部材16を固定した筒状の光ファイバ12の固定部材11とで、内部に光半導体素子2を収容するための容器が構成される。
【0022】
第一の入出力端子4aは、枠体5の一側部5dに隣接する側部5cに形成された貫通穴または側部5cの上端に内外を貫通するように形成された切欠き部から成る取付部5aに嵌着される。また、第二の入出力端子4bは、枠体5の一側部5dに隣接する側部5cの下端に内外を貫通するように形成された切欠きから成る取付部5bに嵌着される。
【0023】
そして、基体3の上面の載置部3aに光半導体素子2を載置固定し、枠体5の上面に蓋体(図示せず)を接合して気密封止することにより光半導体装置となる。
【0024】
本発明の光半導体パッケージ1は、金属からなる基体3と、その上面に光半導体素子2の載置部3aを囲むように接合され、入出力端子4a,4bの取付部5a,5bを有する枠体5と、例えば、高周波信号に対して精密なインピーダンス制御が可能な第一の入出力端子4aと、10A程度の高電流に耐えうる第二の入出力端子4bとを具備する。即ち、本発明において好ましくは、光半導体素子2は、熱電冷却素子17を介して基体3の載置部3aに載置されるとともに第一の入出力端子4aに電気的に接続されており、熱電冷却素子17は第二の入出力端子4bに電気的に接続されている構成とし得る。
【0025】
本発明の光半導体パッケージ1では、室温〜100℃での熱膨張係数が枠体5より大きく基体3よりも小さい絶縁体から成る第二の入出力端子4bを用いる。これにより、光出力が15mWを超える20mW程度でも、その変動を±0.3dB以内に収めることができる。これは、枠体5と基体3の熱膨張差による光半導体パッケージ1全体の歪みを、第二の入出力端子で抑制することによって、光出力の変動を低減できるということである。第二の入出力端子4bの熱膨張係数が上記範囲から外れると、光出力の変動は±0.5〜±0.8dBと大きくなり、安定した光出力を得ることは難しい。
【0026】
また本発明において、第一の入出力端子4aの熱膨張係数と第二の入出力端子4bの熱膨張係数とを同じにすることが好ましい。即ち、(枠体5の熱膨張係数)<(第一の入出力端子4aの熱膨張係数=第二の入出力端子4bの熱膨張係数)<(基体の熱膨張係数)、とするのがよい。例えば、第一,第二の入出力端子4a,4bの熱膨張係数を6.59×10-6/℃(アルミナセラミックス等)とし、枠体5の熱膨張係数を5.19×10-6/℃(Fe−Ni−Co合金等)とし、基体3の熱膨張係数を7.06×10-6/℃(Cu−W合金等)とする。なお、これらの熱膨張係数は、RT〜100℃におけるものである。
【0027】
また、より好ましくは、第一,第二の入出力端子4a,4bの熱膨張係数を同じとし、それをAとした場合、(A−枠体5の熱膨張係数)<3×10-6/℃、かつ(基体3の熱膨張係数−A)<3×10-6/℃がよい。この範囲から外れると、第一の入出力端子4aと第二の入力端子4bとで枠体5を上下で挟むように設置することで抑制していた、基体3と枠体5との熱膨張差から生じる光半導体パッケージ1の歪みを、抑制することが困難になる。即ち、上述の光出力の変動試験で±0.5dB以内を達成きない結果となる。
【0028】
また、第一の入出力端子4aと第二の入出力端子4bは、熱膨張係数を同じにするうえで同じ絶縁体から成るのがよい。そして、例えば、第一の入出力端子4aは光半導体素子2に高周波信号を入出力するものとされ、高周波信号のインピーダンスを整合させるように線路導体6の幅等が構成される。また、第二の入出力端子4bは熱電冷却素子17に駆動用の直流の大電流を入力するものとされ、直流1Aを効率的に流すのに0.8mmの幅の線路導体として、大電流を通すように構成される。このような高周波信号に対する構成と大電流に対する構成を、従来一つの入出力端子に施していたものを、それぞれ別個の入出力端子に施すことで、熱電冷却素子17の接続端子等からの電磁界の漏れによる高周波信号への影響を小さくできる。熱電冷却素子17の接続端子等からの電磁界の影響を十分に抑制するには、第一の入出力端子4aの線路導体6と第二の入出力端子4bの線路導体との距離にほぼ依存する。この距離は、具体的には2mm以上あればよい。
【0029】
上記のように第一の入出力端子4aと第二の入出力端子4bとで機能を分担することにより、従来40GHz程度で発生していた共振による損失が6dB程度から3dB程度に半減される。これにより、光半導体装置を用いた光モジュールのEYE特性に影響を及ぼさない特性となる。EYE特性とは、デジタル信号が円滑に伝送できているかを示す特性であり、パルス発生器で発生させた信号パルスを光モジュールに入力し、光モジュール内で光電変換を行ったのち、光信号として出力される。その時に、矩形パターンのデジタル信号を光ファイバーから出力するというような測定を行なって評価を行なう。そして、1,0の点以外に認識点があるとエラーとして処理される。共振がある場合エラーモードの発生が高くなる。デジタル信号の合否判断としては、矩形波の軌跡がどのくらいオープンになっているかで表す。一般に矩形波の軌跡から得られる空間を窓と呼んでおり、窓にかかる点が発生すれば、1,0とは判定されずにエラーとの認識となる。
【0030】
このように、共振による損失を小さくしてEYE特性等を良好にするには、上記のように第一の入出力端子4aと第二の入出力端子4bの線路導体間の距離を2mm以上とするのがよい。これは、上記距離を0.2mmずつ離していった場合の実験から導かれたものであり、2mm以上では共振による損失は小さくなっていくが、2mm未満では共振による損失が従来に近くなり良好な製品としての使用が困難となる。
【0031】
固定部材11の枠体5外側の端面には、光ファイバ12と戻り光防止用の光アイソレーター(図示せず)とが樹脂接着剤で接着された金属ホルダ13が、YAGレーザ溶接等により接合される。さらに、光半導体素子2の下面にはペルチェ素子等の熱電冷却素子17が配置されており、光半導体素子2の作動時にそれを冷却する。
【0032】
また、載置部3a上には、光半導体素子2の駆動用または信号増幅用のLSI等の半導体素子(図示せず)が設けられ、半導体素子の下面にも熱電冷却素子17またはCu−W合金からなるヒートシンクを配設し得る。そして、光半導体素子2と半導体素子とをボンディングワイヤ、内部配線パターン(図示せず)等を介して接続し、半導体素子は第一の入出力端子4aにボンディングワイヤで接続される。そして、光半導体素子2の各電極が、ボンディングワイヤを介して第一の入出力端子4aの枠体5外側に設けられた外部リード端子に電気的に接続されることとなる。
【0033】
略四角形の基体3は、光半導体素子2を支持する支持部材および光半導体素子2の熱を放熱する放熱板として機能し、その上面の略中央部に光半導体素子2を載置するための載置部3aを有している。載置部3aには光半導体素子2が熱電冷却素子17を間に挟んでAu−Si(シリコン)ロウ材等の接着剤を介して接着されるとともに、この接着剤を介して光半導体素子2の熱が載置部3aに伝えられ、外部に効率よく放熱され、光半導体素子2の作動性を良好にする。この基体3は、Cu−W合金等の100W/m・K以上の熱伝導率を有する金属からなる。例えば、Cu−W合金は多孔質のW焼結体にCuを含浸させることにより作製される。
【0034】
なお、基体3の表面には耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層をメッキ法により順次被着させておくのが良く、基体3が酸化腐食するのを有効に防止するとともに、基体3の上面に熱電冷却素子17を強固に接着することができる。
【0035】
また、基体3は、その上面に光半導体素子2の載置部3aを囲むように平面視形状が略四角形の枠体5が接合されており、枠体5の内側に光半導体素子2を収容するための空所が形成される。この枠体5は、Fe−Ni−Co合金等の金属から成る。また枠体5は、その金属のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工方法を施すことによって所定形状に製作される。
【0036】
次に、枠体5は、一側部5dに光透過用の貫通穴10を有するとともに一側部5dに隣接する側部5cに第一の入出力端子4aの取付部5aおよび第二の入出力端子4bの取付部5bを有する形状に作製される。貫通穴10は、枠体5の一側部5dにドリルによる孔開け加工により所定形状に形成される。取付部5a,5bは、フライスによる切削加工や打ち抜き加工で形成される。さらに、光半導体素子2と外部電気回路との電気的接続を行う手段として、枠体5の内面の一部および外面の一部に、ボンディングワイヤや外部リード端子等を接続するための厚さ0.5〜9μmのNi層や厚さ0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
【0037】
また、固定部材11が、貫通穴10の枠体5外側開口の周囲に一端が接合されるかまたは貫通穴10に嵌着され外周面が接合されて、枠体5に設けられる。この固定部材11は、内部で光信号が伝送されるように筒状に形成され、Fe−Ni−Co合金やFe−Ni合金等の金属から成り、銀ロウ等のロウ材を介して接合される。また、固定部材11は、基体3と同様の加工法で所定形状に加工製作されるとともに、酸化防止等の目的でその表面に厚さ0.5〜9μmのNi層や厚さ0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
【0038】
固定部材11の内側には、集光レンズとして機能するとともに光半導体パッケージ1の内部を塞ぐ非晶質ガラス等からなる透光性部材16が、その接合部の表面に形成されたメタライズ層を介して、200〜400℃の融点を有するAu−Sn合金等の低融点のロウ材で接合される。この透光性部材16は、熱膨張係数が4×10-6〜12×10-6/℃(室温〜400℃)のサファイア(単結晶アルミナ)や非晶質ガラス等からなり、球状、半球状、凸レンズ状、ロッドレンズ状等とされる。即ち透光性部材16は、光ファイバ12を伝わってきた外部のレーザ光等の光を光半導体素子2に入力させる、または光半導体素子2で出力したレーザ光等の光を光ファイバ12に入力させるための集光用部材である。透光性部材16が、例えば結晶軸の存在しない非晶質ガラスの場合、酸化珪素(SiO2)、酸化鉛(PbO)を主成分とする鉛系、または硼酸系やケイ砂を主成分とする硼珪酸系のものを用いる。
【0039】
また、透光性部材16は、その熱膨張係数が枠体5のそれと異なっていても、固定部材11が熱膨張差による応力を吸収緩和するので、結晶軸が応力のためにある方向に揃うことによって光の屈折率の変化を起こすことは発生し難い。従って、この透光性部材16を用いることによって光半導体素子2と光ファイバ12との間の光の結合効率を高くできる。
【0040】
第一の入出力端子4aは、上面に線路導体6が形成された略長方形の平板部7と、線路導体6を間に挟んで平板部7の上面に接合され、枠体5の内外を遮断するように形成された略直方体の立壁部8とから成っている。立壁部8は、その上面にメタライズ層等から成る接地導体が形成され、側面にその接地導体を延出するように接地導体が形成されている。また、平板部7および立壁部8は、酸化アルミニウムセラミックス、窒化アルミニウムセラミックス、ガラスセラミックス等の誘電体から成る。
【0041】
平板部7上面の線路導体6や接地導体はW,Mo,Mn等で形成されており、例えばW等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、平板部7および立壁部8用のセラミックグリーンシートに、スクリーン印刷法により所定パターンに印刷塗布しておくことによって平板部7および立壁部8に形成される。線路導体6や接地導体の表面には、酸化防止のためとボンディングワイヤや外部リード端子18等を強固に接続するために、厚さ0.5〜9μmのNi層や厚さ0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
【0042】
また、Fe−Ni−Co合金等から成る蓋体(図示せず)が、枠体5の上面にシーム溶接等によって接合され、光半導体素子2を光半導体パッケージ1内に気密封止する。
【0043】
本発明の光半導体パッケージ1は、LD,PD等の光半導体素子2およびLSI等の半導体素子を収納した光通信用の場合、一側部5dに内外を貫通する貫通穴10を形成するとともに一側部5dに隣接する側部5cに第一,第二の入出力端子4a,4bの取付部5a,5bを形成して成る枠体5を、基体3の上面に接合する。貫通穴10の枠体5外側開口の周囲に筒状の固定部材11を接合し、固定部材11の内側に透光性部材16を接合する。取付部5a,5bに第一,第二の入出力端子4a,4bを嵌着接合する。そして、光半導体素子2と半導体素子とを熱電冷却素子17を介して載置部3aに載置するとともに互いにボンディングワイヤで接続する。また、半導体素子と第一の入出力端子4aの線路導体6の一端とをボンディングワイヤで接続し、熱電冷却素子17と第二の入出力端子4bの線路導体とをリード線等で接続する。その後、枠体5上面に蓋体をシーム溶接等によって接合する。しかる後、固定部材11の枠体5外側端面に、光ファイバ12と戻り光防止用のアイソレーターとが樹脂接着剤で接着された金属ホルダ13を、YAGレーザ溶接等で接合することによって、製品としての光半導体装置となる。
【0044】
かくして、本発明の光半導体パッケージは、熱電冷却素子を第二の入出力端子に接続し、40GHz帯域等の高周波信号が第一の入出力端子4aを流れるように機能分離することができ、その場合高周波信号の共振による損失を小さくして高周波信号を円滑に伝送することができる。また、枠体と基体の熱膨張差による歪みが緩和され、枠体の変形を防ぎ、光結合効率の劣化を効果的に防止する。その結果、本発明の光半導体パッケージを用いて光半導体装置とした場合、光半導体素子の光出力を効率良く光ファイバに伝達することができる。
【0045】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何等支障ない。
【0046】
【発明の効果】
本発明の光半導体素子収納用パッケージは、上面に光半導体素子が載置される載置部を有する略四角形の金属製の基体は、室温〜100℃での熱膨張係数が枠体よりも大きい金属から成り、基体の上面に載置部を囲繞するように取着され、一側部に貫通孔が形成されているとともに一側部に隣接する側部に形成された貫通穴または側部の上端に内外を貫通するように形成された切欠き部から成る入出力端子の取付部が形成された略四角形の金属製の枠体は、一側部に隣接する側部の下端に内外を貫通する切欠きが形成されているとともにその切欠きに室温〜100℃での熱膨張係数が枠体より大きく基体よりも小さい絶縁体から成る他の入出力端子が嵌着されていることにより、枠体と基体の熱膨張差が緩和され、枠体の変形を防ぎ光結合効率を良好に保持することが可能となる。従って、動作時の高温状態でも光半導体素子と光ファイバとの間で安定した光結合が維持でき、光半導体装置として光出力の変動を±0.3dB以下にすることができる。
【0047】
本発明の光半導体素子収納用パッケージは、好ましくは、光半導体素子は、熱電冷却素子を介して基体の載置部に載置されるとともに入出力端子に電気的に接続されており、熱電冷却素子は他の入出力端子に電気的に接続されていることにより、40GHz帯域の高周波信号を伝送させる接続端子や接続線を入出力端子に接続し、熱電冷却素子の接続端子や接続線を他の入出力端子側に接続することにより、熱電冷却素子の接続端子や接続線から漏れる不要な電磁界による共振を小さくして、高周波信号を円滑に伝送させることができる。従って、40GHz帯域での共振による損失を3dB以下に抑制でき、また光半導体装置の性能を示す立ちあがり時間も10psec以下を達成することが可能となる。
【図面の簡単な説明】
【図1】本発明の光半導体素子収納用パッケージについて実施の形態の一例を示す断面図である。
【図2】本発明の光半導体素子収納用パッケージの光ファイバ固定部材側からみた場合の断面図である。
【図3】従来の光半導体素子収納用パッケージの断面図である。
【符号の説明】
1:光半導体素子収納用パッケージ
2:光半導体素子
3:基体
3a:載置部
4a:第一の入出力端子
4b:第二の入出力端子
5:枠体
5a:第一の入出力端子の取付部
5b:第二の入出力端子の取付部
5c:側部
5d:一側部
10:貫通穴
11:光ファイバ固定部材
12:光ファイバ
Claims (2)
- 上面に光半導体素子が載置される載置部を有する略四角形の金属製の基体と、該基体の上面に前記載置部を囲繞するように取着され、一側部に貫通孔が形成されているとともに前記一側部に隣接する側部に形成された貫通穴または前記側部の上端に形成された切欠き部から成る入出力端子の取付部が形成された略四角形の金属製の枠体と、前記貫通孔に嵌着されるかまたは前記貫通孔の枠体外側開口の周囲に一端が接合された筒状の光ファイバ固定部材と、前記取付部に嵌着された入出力端子とを具備した光半導体素子収納用パッケージにおいて、前記基体は室温〜100℃での熱膨張係数が前記枠体よりも大きい金属から成り、前記枠体は前記一側部に隣接する前記側部の下端に内外を貫通する切欠きが形成されているとともに該切欠きに室温〜100℃での熱膨張係数が前記枠体より大きく前記基体よりも小さい絶縁体から成る他の入出力端子が嵌着されていることを特徴とする光半導体素子収納用パッケージ。
- 前記光半導体素子は、熱電冷却素子を介して前記基体の前記載置部に載置されるとともに前記入出力端子に電気的に接続されており、前記熱電冷却素子は前記他の入出力端子に電気的に接続されていることを特徴とする請求項1記載の光半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048839A JP3993774B2 (ja) | 2002-02-25 | 2002-02-25 | 光半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048839A JP3993774B2 (ja) | 2002-02-25 | 2002-02-25 | 光半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249710A JP2003249710A (ja) | 2003-09-05 |
JP3993774B2 true JP3993774B2 (ja) | 2007-10-17 |
Family
ID=28661505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002048839A Expired - Fee Related JP3993774B2 (ja) | 2002-02-25 | 2002-02-25 | 光半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3993774B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187277A (ja) * | 2013-03-25 | 2014-10-02 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
-
2002
- 2002-02-25 JP JP2002048839A patent/JP3993774B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003249710A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3993774B2 (ja) | 光半導体素子収納用パッケージ | |
JP4605957B2 (ja) | 半導体素子収納用パッケージ | |
JP3314163B2 (ja) | 半導体素子収納用パッケージ | |
JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2001160598A (ja) | 半導体素子搭載用基板および光半導体素子収納用パッケージ | |
JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2002232058A (ja) | 光半導体素子収納用パッケージ | |
JP3881554B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP4045110B2 (ja) | 半導体素子収納用パッケージ | |
JP4514647B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4139165B2 (ja) | 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
JP4658313B2 (ja) | 半導体素子収納用パッケージ | |
JP3967905B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3720694B2 (ja) | 半導体素子収納用パッケージ | |
JP2004140188A (ja) | 半導体素子収納用パッケージ | |
JP3457921B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
CN115764535A (zh) | 一种小型化高可靠直调激光器封装结构及封装方法 | |
JP2004259609A (ja) | 半導体素子収納用パッケージ | |
JP2004165507A (ja) | 半導体素子収納用パッケージ | |
JP2004152826A (ja) | 半導体素子収納用パッケージ | |
JP2004200242A (ja) | 半導体素子収納用パッケージ | |
JP2003078065A (ja) | 半導体素子搭載用基板および光半導体素子収納用パッケージ | |
JP2001217331A (ja) | 半導体素子収納用パッケージ | |
JP2003318303A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |