JP4655209B2 - 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置 - Google Patents

貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置 Download PDF

Info

Publication number
JP4655209B2
JP4655209B2 JP2005195098A JP2005195098A JP4655209B2 JP 4655209 B2 JP4655209 B2 JP 4655209B2 JP 2005195098 A JP2005195098 A JP 2005195098A JP 2005195098 A JP2005195098 A JP 2005195098A JP 4655209 B2 JP4655209 B2 JP 4655209B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor epitaxial
layer
semiconductor
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005195098A
Other languages
English (en)
Other versions
JP2007013046A (ja
Inventor
克弥 秋元
優洋 新井
泰一郎 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005195098A priority Critical patent/JP4655209B2/ja
Publication of JP2007013046A publication Critical patent/JP2007013046A/ja
Application granted granted Critical
Publication of JP4655209B2 publication Critical patent/JP4655209B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体基板上に形成された又は自立した半導体エピタキシャル基板を別の基体(貼り替え基板)と接合して得られる貼り合せ体、接合型半導体エピタキシャル基板、半導体装置及びそれらの製造方法に関するものである。
近年、発光ダイオード(Light Emitting Diode:LED)の応用分野の拡大に伴い、光出力の増大に対する要求が高まっている。
このような要求に対し、例えば特開2001−144322号公報(特許文献1)にて公知であるように、発光層を支持する基板を発光波長に対して透明な材料に置き換えるという方法が提案されている。従来、発光波長に対して不透明だった基板で吸収されていた光を外部へと取り出すことが可能となり、光取出効率が向上するのである。
また、例えば特開2004−055924号公報(特許文献2)にて公知であるように、発光層を支持する基板をより熱伝導率が大きい材料に置き換えるという方法も提案されている。一般に、発光ダイオードの発光量は印加電流に比例して増加するが、同時に発熱量も増加し、発光層あるいは素子全体を劣化させてしまう。そこで、従来よりも熱伝導率が大きい基板を用いることで素子の放熱性を向上させ、より大電流が印加可能となるのである。
特開2001−144322号公報(特許文献1)の方法と特開2004−055924号公報(特許文献2)の方法は、考え方は異なるものの、発光層を支持する基板を別の基板に貼り替えるという工程は共通である。例えば、一般的な赤色LEDの場合、発光層をガリウムヒ素(GaAs)基板にエピタキシャル成長させた後、特許文献1の方法では赤色を透過するガリウムリン(GaP)基板へ、特許文献2の方法では熱伝導率がより高いシリコン基板へと貼り替える。
このような貼り替え工程が必要な理由を以下に述べる。赤色の発光層として広く用いられるアルミニウム・ガリウム・ヒ素(AlGaAs)系化合物半導体またはアルミニウム・ガリウム・インジウム・リン(AlGaInP)系化合物半導体は、前述のGaP基板またはシリコン基板上へのエピタキシャル成長が困難である。そこで、エピタキシャル成長が容易なGaAs基板上に発光層を形成した後、機械的に基板の貼り替えを行うのである。
特開2001−144322号公報 特開2004−055924号公報
しかしながら、従来技術では、上記の貼り替え工程において問題が生じる。以下、この問題点について詳細を述べる。
一般に、半導体基板上にエピタキシャル成長を行うと、半導体基板とエピタキシャル層の熱膨張率の違いにより、反りが発生する。一方、別に貼り替え用として用意される基板(貼り替え基板)は平坦である。そのため、少なくともどちらかの基板を変形させて接合する必要がある。
このとき、プレス装置等の機械的な手段を用いると、ほとんどの場合、変形するのは反った半導体エピタキシャル基板となる。ところが、半導体エピタキシャル基板は発光層を含むため、機械的な変形は発光層へのダメージを与え、結果として最終的に得られる発光ダイオードの特性が低下してしまう。
一方、この問題を回避するため、半導体エピタキシャル基板に加える力を弱めると、半導体エピタキシャル基板と貼り替え基板(基体)の間に空隙が生じてしまい、接合不良の原因となる。またこの空隙に残留したガスが不純物となり、特性低下の原因ともなり得る。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、半導体エピタキシャル基板側に機械的な変形を施すことなく、半導体エピタキシャル基板と貼り替え基板(基体)を接合する貼り合せ体、接合型半導体エピタキシャル基板、半導体装置の構造及びそれらの製造方法を提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
本発明に係る貼り合せ体の製造方法は、半導体基板上に半導体エピタキシャル層を成長して、反りを有する半導体エピタキシャル基板を形成する工程と、熱膨張率が互いに異なる少なくとも2種類の材料を積層して、バイメタル機能を備える基体を形成する工程と、前記半導体エピタキシャル基板の前記半導体エピタキシャル層上に第1接合層を形成する工程と、前記基体上に第2接合層を形成する工程と、前記第1接合層と前記第2接合層とを向かい合うように重ね合わせ、熱処理を施す工程とを有し、前記熱処理を施すことで、前記基体に前記半導体エピタキシャル基板と同じ方向の反りを形成すると共に、前記基体の反り量を制御して、前記基体と前記半導体エピタキシャル基板とを面接触させ、前記面接触させた状態から温度を変化させることで、前記基体の反り量を変化させ、前記第1接合層と前記第2接合層とを接合することを特徴とする。
また、前記反りを有する半導体エピタキシャル基板は、前記半導体エピタキシャル層側に凸状の反りを有する構成としてもよい。
また、前記基体は、シリコン基板の一方の面にアルミニウム膜を設けて形成され、前記第2接合層は、前記シリコン基板の他方の面に形成される構成としてもよい。
前記半導体基板はGaAs基板であり、前記半導体エピタキシャル層はAlGaAs系化合物半導体、又はAlGaInP系化合物半導体であり、前記第1接合層及び前記第2接合層は、Au系金属材料からなる構成としてもよい。
本発明に係る半導体装置の製造方法は、GaAs基板上にAlGaAs系化合物半導体又はAlGaInP系化合物半導体からなる半導体エピタキシャル層を成長して、前記半導体エピタキシャル層側に凸状の反りを有する半導体エピタキシャル基板を形成する工程と、シリコン基板の一方の面側にアルミニウム膜を形成し、バイメタル機能を備える基体を形成する工程と、前記半導体エピタキシャル基板の前記半導体エピタキシャル層上にAu系金属材料からなる第1接合層を形成する工程と、前記シリコン基板の他方の面側にAu系金属材料からなる第2接合層を形成する工程と、前記第1接合層と前記第2接合層とを向かい合うように重ね合わせ、熱処理を施す工程とを有し、前記熱処理を施すことで、前記基体に前記半導体エピタキシャル基板と同じ方向の反りを形成すると共に、前記基体の反り量を制御して、前記基体と前記半導体エピタキシャル基板とを面接触させ、
さらに前記面接触させた状態から温度を変化させることで、前記基体の反り量を変化させ、前記第1接合層と前記第2接合層とを接合して貼り合せ体を形成する工程と、前記基体の前記GaAs基板を除去する工程と、個々のチップへと切り分ける工程とを有することを特徴とする。
本発明に係る半導体装置は、基体上に反りを有する半導体エピタキシャル層が接合され、該半導体エピタキシャル層に電極が形成されてなる半導体装置において、前記基体は、熱処理を加えた際の反り方向が前記半導体エピタキシャル層の反り方向と同一方向となるような、熱膨張率が異なる少なくとも2種類の材料からなる積層構造を有することを特徴とする。
<発明の要点>
本発明の要点は、貼り替え用として用意される基体(貼り替え基板)側の構造を、熱膨張率が異なる少なくとも2種類の材料を積層した多層基板としたことにある。
熱膨張率が異なる少なくとも2種類の材料を積層した多層基板は、いわゆるバイメタルと呼ばれるもので、温度が変化すると熱膨張率の小さな材料の方に曲がるという性質を持つ。そこで、貼り替え基板をバイメタルとすれば、適切な温度を与えれば半導体エピタキシャル基板と同等の反りを与えることが可能である。このようにすることで、半導体エピタキシャル基板に機械的な変形を加える必要はなく、半導体エピタキシャル基板と貼り替え基板のほとんどの面を接触させることが可能である。
さらに、この状態から多少温度を変化させれば、貼り替え基板が伸縮してより堅固に半導体エピタキシャル基板に接触する。このとき、半導体エピタキシャル基板に多少の力が加わるが、機械的に変形を施す力に比べれば圧倒的に小さい。さらに、半導体エピタキシャル基板全面に均等に力が加わるため、発光層へのダメージが入りにくい。さらに、温度が適切であれば、この状態でしばらく放置することで半導体エピタキシャル基板と貼り替え基板を接合させ、一体化させることできる。すなわち、基板の貼り替えが可能となる。
本発明の代表例は、発光ダイオード用エピタキシャル基板、発光ダイオード、およびそれらの製造方法であり、本発明の特徴に従い、半導体基板と、第1導電型の第1のクラッド層と、第2導電型の第2のクラッド層と、前記第1のクラッド層と第2のクラッド層の間に設けられた活性層とからなる発光層を具備する半導体エピタキシャル基板に対し、熱膨張率が異なる少なくとも2種類の材料を接合した多層基板を貼り合わせる工程と、これにより得られた貼り合せ体から半導体エピタキシャル基板側の半導体基板を除去する工程とを含むものである。
本発明において、半導体エピタキシャル基板を形成する材料には特に制限はない。エピタキシャル成長用の半導体基板としては、GaAs基板の他にインジウムリン(InP)基板、サファイア基板等を用いてもよい。
また、これらの半導体基板上に形成する発光層としては、AlGaAs系化合物半導体、AlGaInP系化合物半導体の他に、窒化ガリウム(GaN)系化合物半導体、インジウム・ガリウム・ヒ素・リン(InGaAsP)系化合物半導体等を用いてもよい。
本発明において、貼り替え基板(基体)として用意される多層基板を構成する材料は、熱伝導や電気伝導を考慮すると、化合物および合金よりも単体が望ましく、例えば、シリコン、ゲルマニウム、アルミニウム、金、銀、銅、白金、チタン、モリブデン、タングステン等があげられるが、必ずしもこれらの材料に限定されるものではない。これらのうちから熱膨張率が異なる少なくとも2種類の材料を任意に選択して使用できるものである。代表的には、これらのうちで比較的熱膨張率の小さいシリコン(線熱膨張率:0.763×10-5/deg)と比較的熱膨張率の大きいアルミニウム(線熱膨張率:2.313×10-5/deg)の組み合わせがある。
本発明において、貼り替え基板(基体)となる多層基板は必ずしも2層構造である必要はなく、3層以上としてもよい。
本発明によれば、半導体エピタキシャル基板と基体(貼り替え基板)を接合し、発光ダイオードの如き半導体装置やそれ用の接合型半導体エピタキシャル基板等を製造するに際し、基体側を熱膨張率が異なる少なくとも2種類の材料を積層した多層基板とし、半導体エピタキシャル基板と多層基板の接合時に適切な温度に保持することで、多層基板にバイメタルの変形原理により半導体エピタキシャル基板と同等の反りを与えるようにしたので、半導体エピタキシャル基板に機械的な変形を加えずに基体を接合することができる。
従って、最終的に特性の良好な発光ダイオード等の半導体装置を得ることができる。
以下、図面を参照しながら本発明の実施形態を説明する。
図1は本発明の実施例に係る貼り合せ体の製造方法を、また図2は従来例による貼り合せ体の製造方法を示した図である。
<半導体エピタキシャル基板の形成>
まず図3に示す発光ダイオード構造の半導体エピタキシャル基板20を作製した。図示するように、直径76.2mm、厚さ300μmのZnドープp型GaAs基板(半導体基板)1上に、Znドープp型Al0.7Ga0.3Asエッチストップ層2、Znドープp型GaAs保護層3、Znドープp型(Al0.7Ga0.30.5In0.5Pクラッド層4、アンドープ(Al0.15Ga0.850.5In0.5P活性層5、Seドープn型(Al0.7Ga0.30.5In0.5Pクラッド層6と、Seドープn型GaAs保護層7を、有機金属化学的気相成長法(MOVPE法)で順次成長し、図3に示す構造を持つ半導体エピタキシャル基板Aを得た。
さらに、半導体エピタキシャル基板Aに用いたp型GaAs基板1と同一ロットのp型GaAs基板に半導体エピタキシャル基板Aと全く同様のエピタキシャル成長を適用し、図3に示す構造の半導体エピタキシャル基板Bを得た。
半導体エピタキシャル基板A、Bともに、Seドープn型GaAs保護層7側を凸面とする反りが生じていた。反り量として、半導体エピタキシャル基板の中心部と端部の高低差を測定したところ、半導体エピタキシャル基板Aでは317μm、半導体エピタキシャル基板Bでは312μmであった。
半導体エピタキシャル基板Aと半導体エピタキシャル基板Bがほぼ同等の特性を持つことを確認するため、それぞれにアルゴンレーザ光(波長514.5nm)を照射し、PLスペクトルの測定を行った。半導体エピタキシャル基板Aおよび半導体エピタキシャル基板Bのスペクトルを図4に示す。図4からわかるように、ほぼ同等のスペクトル形状を示している。この結果から、半導体エピタキシャル基板Aと半導体エピタキシャル基板Bでは反り量に若干の差はあるものの、ほぼ同一の特性を持つ半導体エピタキシャル基板であることが確認された。
次に、図1(a)、図2(a)に示すように、半導体エピタキシャル基板Aおよび半導体エピタキシャル基板Bの片側、正確にはエピタキシャル成長を行った側(Seドープn型GaAs保護層7側)に、厚さ50nmのAuGe合金層、厚さ10nmのNi層、厚さ300nmのAu層を順次蒸着した。引き続き水素雰囲気中で500℃、5分間の熱処理を行い、AuGeNi合金層14とAu層16の2層とした。この熱処理により、半導体エピタキシャル基板のエピタキシャル層とAu層の両層間の電気が流れ易くなると共に両層間の接着強度が向上し、剥がれにくくなる。
<貼り替え基板(基体)の形成>
次に、貼り替え基板(基体)を形成すべく、同一ロットのBドープp型シリコン基板12を2枚準備し、それぞれシリコン基板Aおよびシリコン基板Bとした(図1(a)、図2(a)参照)。シリコン基板Aおよびシリコン基板Bの直径は76.2mm、厚さは350μmである。
図1(a)に示すように、シリコン基板Aの片面には、スパッタ装置を用いて厚さ5.3μmのアルミニウム膜11を形成し、熱膨張率が異なる2種類の材料からなる積層構造とした。さらに、図1(a)、図2(a)に示すように、シリコン基板Aのアルミニウム膜が形成されていない側の面、およびシリコン基板Bの片面には、厚さ50nmのAuCr合金層13、厚さ300nmのAu層16を順次蒸着した。
<接合>
まず従来例の接合方法から説明する。
図2(a)に示すように、半導体エピタキシャル基板Bとシリコン基板Bを、それぞれAu層を蒸着した面を向かい合わせ、シリコン基板Bが下側になるように重ねて設置した。半導体エピタキシャル基板B上には直径76.2mm、厚さ5mmのモリブデン製の重り15を設置した。図2(b)に示すように、これに真空中で500℃、60分の熱処理を行い、半導体エピタキシャル基板Bとシリコン基板Bを接合させてなる貼り合せ体22とした(従来例1)。
次に本発明の実施例の接合方法を説明する。
上記従来例1と同様に、図1(a)に示す如く、半導体エピタキシャル基板Aとシリコン基板Aを、それぞれAu層を蒸着した面を向かい合わせ、シリコン基板Aが下側になるように重ねて設置した。図1(b)に示すように、これに水素雰囲気中で220℃、30分の熱処理を行い、図1(c)のように半導体エピタキシャル基板Aとシリコン基板Aを接合させてなる貼り合せ体21とした(実施例1)。
この実施例1においては、シリコン基板A上に重り等は設置せず、荷重はいっさい加えていない。しかし、貼り替え基板(基体)としてのシリコン基板Aは、片面にアルミニウム膜11を具備し、全体としては熱膨張率の異なる2種類の材料(シリコン基板12とアルミニウム膜11)を接合した多層基板(バイメタル)として構成されている。このため上記の如く、接合のため水素雰囲気中で220℃、30分という熱処理を施すと、これが反りに関しても適切な温度の熱処理を施したことになり、バイメタルの変形原理により、反りを有する半導体エピタキシャル基板Aに対して、これと同等の反りが与えられる。すなわち、図1(c)に示すように、シリコン基板Aが半導体エピタキシャル基板Aと同一方向に反った状態となり、半導体エピタキシャル基板Aに機械的な変形を与えることなく、両者を隙間なく重ね合わせて接合した貼り合せ体21を得ることができる。また、本発明によれば、従来例での熱処理温度500℃よりも低温の熱処理温度(220℃)でも良好な接合を行うことができる。
貼り替え基板たるシリコン基板Aの反り量を制御し、半導体エピタキシャル基板Aの反り量と一致させるには、バイメタルの理論が非常に有用である。例えばS.P. Timoshenko:Analysis of Bi−Metal Thermostats,J.Optical Soc.Am,Vol.11,P.233−255(1925)に詳細が記載されている。
これらの貼り合せ体21(実施例1)および貼り合せ体22(従来例1)に対し、赤外線検査装置を用いて接合の成否についての検討を行ったところ、従来例1の貼り合せ体22では、基板周辺部での未接合あるいは剥離(図2(c)の隙間参照)が確認できた。接合部は中心からおよそ直径45mmの円状の範囲に限定されており、基板面積に対する未接合部の面積の割合は63%であった。一方、実施例1の貼り合せ体21では、複数の微小な未接合部が不規則に認められたが、基板面積に対する未接合部面積の割合はわずか5%であった。
以上の結果は、本発明による貼り合せ体の製造方法は、従来技術による貼り合せ体の製造方法に比べて、歩留まりの観点から非常に優れていることを示している。
上記半導体エピタキシャル基板Aとシリコン基板Aを接合した貼り合せ体21について、その半導体エピタキシャル基板A側のGaAs基板1を厚さ50μmまで研磨した。このとき、接合不良部はピンセットで除去した。残ったGaAs基板1はアンモニア水と過酸化水素水の混合液でエッチングして完全に除去した。その後、反応性イオンエッチング(Reactive Ion Etching;RIE)により、表面に露出したZnドープp型Al0.7Ga0.3Asエッチストップ層2を除去した。
これにより、半導体エピタキシャル基板20から半導体基板1を除去して得られる半導体エピタキシャル層31と、シリコン基板12にアルミニウム膜11を積層して反りを発生させた基体32とを、該基体32の反りを半導体エピタキシャル層31の反り方向に一致させて接合した接合型半導体エピタキシャル基板30(図5参照)を得た。
この半導体エピタキシャル層31は、正確には半導体エピタキシャル基板AからGaAs基板1だけでなくエッチストップ層2をも除去して得られるものであり、従ってn型保護層7、n型クラッド層6、活性層5、p型クラッド層4、及びp型保護層3を順次積層した積層体からなる。
この後、上記接合型半導体エピタキシャル基板30をダイシング装置で300μm角のチップへと加工し、金属ステム10へ搭載した。このとき、シリコン基板A(図5のシリコン基板12)のアルミニウム膜11側が金属ステム10と金シリコンはんだを介して接触するように配置した。露出したZnドープp型GaAs保護層3側には、直径100μmの円形電極8を形成し、これにワイヤー9を接続した。
以上の工程により、実施例1の貼り合せ体21から発光ダイオードA(実施例2)を得ることができた。
一方、従来例1の貼り合せ体22にも同様の工程を施し、図5に示す構造の発光ダイオードB(従来例2)を得た。ただし、貼り合せ体22には貼り合わせ工程時にシリコン基板B側に予めアルミニウム膜11が形成されていないため、シリコン基板B(図5のシリコン基板12)側には、スパッタ装置を用いて厚さ5.3μmのアルミニウム膜11を形成した。
発光ダイオードBは従来方法で製造された発光ダイオードであり、発光ダイオードAは本発明の方法で製造された発光ダイオードである。図5に示すように、金属ステム10とワイヤー9を通し、これらにそれぞれ200mAの電流を通電して発光出力を調べた結果、発光ダイオードB(従来例2)の発光出力は138mW、発光ダイオードA(実施例2)の発光出力は161mWであった。このときの印加電圧は、発光ダイオードB(従来例2)が2.9V、発光ダイオードA(実施例2)は2.7Vであった。
印加電流が同じであるにもかかわらず、発光ダイオードA(実施例2)の方が発光出力が大きく、さらに印加電圧が低い。これは、発光ダイオードB(従来例2)が接合時の機械的な圧力で活性層にダメージが入り、特性が低下したためだと考えられる。
以上の結果は、本発明に関する発光ダイオードが、従来の製造方法による発光ダイオードよりも特性の面で非常に優れていることを示している。
<他の実施例、変形例>
上記実施例では、半導体エピタキシャル基板がエピタキシャル成長面側に凸面に反った場合について述べたが、逆に凹面状に反っていてもよい。この場合でも、貼り替え基板(基体)側の材料を熱膨張率の違いに基づいて適切に選択すれば、半導体エピタキシャル基板の反りと同一方向に反らせることが可能である。
上記実施例では半導体エピタキシャル基板を有機金属化学的気相成長法で製造したが、本発明において、半導体エピタキシャル基板の製造方法は必ずしも有機金属化学的気相成長法である必要はなく、例えば液相エピタキシャル成長等の方法を用いてもよい。
また本発明において、半導体エピタキシャル基板と基体との接合膜に用いる金属膜やその構造は、本実施例に限定されるものではなく、他の金属や合金を用いてもよい。さらに、必ずしも金属膜である必要はなく、導電性接着剤等を用いてもよい。
また、本発明は、温度、雰囲気等の接合条件に関しても本実施例に限定されるものではなく、必要に応じて適宜変更が可能である。
本発明により半導体エピタキシャル層と基体を貼り合せた半導体装置は、例えば発光素子として、照明機器、液晶用バックライト、各種インジケータ、表示パネル等のデバイスに応用することができる。特に、大電流および大出力での特性に優れているため、自動車のストップランプ等に応用することができる。
本発明の実施例に係る貼り合せ体の製造方法を示した図である。 従来例による貼り合せ体の製造方法を示した図である。 本発明の実施例に係る半導体エピタキシャル基板Aおよび従来例に係る半導体エピタキシャル基板Bの模式的な断面図である。 本発明の実施例に係る半導体エピタキシャル基板Aおよび従来例に係る半導体エピタキシャル基板BのPLスペクトルを示す図である。 本発明の実施例に係る発光ダイオードおよび従来例に係る発光ダイオードの模式的な断面図である。
符号の説明
1 p型GaAs基板
2 p型Al0.7Ga0.3Asエッチストップ層
3 p型GaAs保護層
4 p型(Al0.7Ga0.30.5In0.5Pクラッド層
5 アンドープ(Al0.15Ga0.850.5In0.5P活性層
6 n型(Al0.7Ga0.30.5In0.5Pクラッド層
7 n型GaAs保護層
8 円形電極
9 ワイヤ
10 金属ステム
11 アルミニウム膜
12 シリコン基板
13 AuCr合金層
14 AuGeNi合金層
15 重り
16 Au層
20 エピタキシャル基板
21 貼り合せ体
22 貼り合せ体
30 接合型半導体エピタキシャル基板
31 半導体エピタキシャル層
32 基体

Claims (6)

  1. 半導体基板上に半導体エピタキシャル層を成長して、反りを有する半導体エピタキシャル基板を形成する工程と、熱膨張率が互いに異なる少なくとも2種類の材料を積層して、バイメタル機能を備える基体を形成する工程と、前記半導体エピタキシャル基板の前記半導体エピタキシャル層上に第1接合層を形成する工程と、前記基体上に第2接合層を形成する工程と、前記第1接合層と前記第2接合層とを向かい合うように重ね合わせ、熱処理を施す工程とを有し、前記熱処理を施すことで、前記基体に前記半導体エピタキシャル基板と同じ方向の反りを形成すると共に、前記基体の反り量を制御して、前記基体と前記半導体エピタキシャル基板とを面接触させ、
    さらに、前記面接触させた状態から温度を変化させることで、前記基体の反り量を変化させ、前記第1接合層と前記第2接合層とを接合することを特徴とする貼り合せ体の製造方法。
  2. 前記反りを有する半導体エピタキシャル基板は、前記半導体エピタキシャル層側に凸状の反りを有することを特徴とする請求項1に記載の貼り合せ体の製造方法。
  3. 前記基体は、シリコン基板の一方の面にアルミニウム膜を設けて形成され、前記第2接合層は、前記シリコン基板の他方の面に形成される、ことを特徴とする請求項1又は2に記載の貼り合せ体の製造方法。
  4. 前記半導体基板はGaAs基板であり、前記半導体エピタキシャル層はAlGaAs系化合物半導体、又はAlGaInP系化合物半導体であり、前記第1接合層及び前記第2接合層は、Au系金属材料からなることを特徴とする請求項1〜3いずれかに記載の貼り合せ体の製造方法。
  5. GaAs基板上にAlGaAs系化合物半導体又はAlGaInP系化合物半導体からなる半導体エピタキシャル層を成長して、前記半導体エピタキシャル層側に凸状の反りを有する半導体エピタキシャル基板を形成する工程と、シリコン基板の一方の面側にアルミニウム膜を形成し、バイメタル機能を備える基体を形成する工程と、前記半導体エピタキシャル基板の前記半導体エピタキシャル層上にAu系金属材料からなる第1接合層を形成する工程と、前記シリコン基板の他方の面側にAu系金属材料からなる第2接合層を形成する工程と、前記第1接合層と前記第2接合層とを向かい合うように重ね合わせ、熱処理を施す工程とを有し、前記熱処理を施すことで、前記基体に前記半導体エピタキシャル基板と同じ方向の反りを形成すると共に、前記基体の反り量を制御して、前記基体と前記半導体エピタキシャル基板とを面接触させ、
    さらに前記面接触させた状態から温度を変化させることで、前記基体の反り量を変化させ、前記第1接合層と前記第2接合層とを接合して貼り合せ体を形成する工程と、前記貼り合せ体の前記GaAs基板を除去する工程と、個々のチップへと切り分ける工程とを有することを特徴とする半導体装置の製造方法。
  6. 基体上に反りを有する半導体エピタキシャル層が接合され、該半導体エピタキシャル層に電極が形成されてなる半導体装置において、
    前記基体は、熱処理を加えた際の反り方向が前記半導体エピタキシャル層の反り方向と同一方向となるような、熱膨張率が異なる少なくとも2種類の材料からなる積層構造を有することを特徴とする半導体装置。
JP2005195098A 2005-07-04 2005-07-04 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置 Expired - Fee Related JP4655209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005195098A JP4655209B2 (ja) 2005-07-04 2005-07-04 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005195098A JP4655209B2 (ja) 2005-07-04 2005-07-04 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2007013046A JP2007013046A (ja) 2007-01-18
JP4655209B2 true JP4655209B2 (ja) 2011-03-23

Family

ID=37751114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005195098A Expired - Fee Related JP4655209B2 (ja) 2005-07-04 2005-07-04 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置

Country Status (1)

Country Link
JP (1) JP4655209B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148253A2 (ko) 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2004266240A (ja) * 2002-07-08 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2005109208A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005109207A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2004266240A (ja) * 2002-07-08 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2005109208A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005109207A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子

Also Published As

Publication number Publication date
JP2007013046A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
US20230197906A1 (en) Semiconductor light emitting device
EP2157623B1 (en) Semiconductor light emitting element and method for manufacturing the same
KR100610632B1 (ko) 수직 구조 발광 다이오드 제조 방법
US7781755B2 (en) Light emitting diode by use of metal diffusion bonding technology and method of producing such light emitting diode
TWI405350B (zh) Light emitting element and manufacturing method thereof
KR20040104232A (ko) 수직구조 질화갈륨계 발광다이오드의 제조방법
KR20080015794A (ko) InGaAlN 발광 장치 및 이의 제조 방법
JP2009141093A (ja) 発光素子及び発光素子の製造方法
JP2013197380A (ja) 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法
EP2383801A1 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
US8916396B2 (en) Method of manufacturing semiconductor element
US20060163592A1 (en) Light emitting diode and fabricating method thereof
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4655209B2 (ja) 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置
JP2007123841A (ja) 半導体レーザ素子
JP2014527306A (ja) 発光素子およびその製造方法
JP2006518102A (ja) 薄膜半導体素子およびその製造方法
JP4666158B2 (ja) 半導体発光素子の製造方法
WO2012005185A1 (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
US9048090B2 (en) Semiconductor element and method of manufacturing same
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
JP4594708B2 (ja) 発光ダイオードおよびその製造方法、発光ダイオードランプ。
JP2010028140A (ja) 窒化物系化合物半導体発光素子の製造方法
TWI702733B (zh) 發光元件的安裝方法
JP2004297056A (ja) 半導体発光素子、その製造方法および発光ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4655209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees