JP4647499B2 - 成膜方法およびコンピュータ可読記録媒体 - Google Patents

成膜方法およびコンピュータ可読記録媒体 Download PDF

Info

Publication number
JP4647499B2
JP4647499B2 JP2005516343A JP2005516343A JP4647499B2 JP 4647499 B2 JP4647499 B2 JP 4647499B2 JP 2005516343 A JP2005516343 A JP 2005516343A JP 2005516343 A JP2005516343 A JP 2005516343A JP 4647499 B2 JP4647499 B2 JP 4647499B2
Authority
JP
Japan
Prior art keywords
substrate
oxide film
temperature
film
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005516343A
Other languages
English (en)
Other versions
JPWO2005059988A1 (ja
Inventor
真太郎 青山
真信 井下田
和良 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2005059988A1 publication Critical patent/JPWO2005059988A1/ja
Application granted granted Critical
Publication of JP4647499B2 publication Critical patent/JP4647499B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は一般に半導体装置に係り、特に超微細化高速半導体装置の製造に適した絶縁膜の成膜方法に関する。
今日の超高速半導体装置では、微細化プロセスの進歩とともに、０．１μｍ以下のゲート長が可能になりつつある。一般に微細化とともに半導体装置の動作速度は向上するが、このように非常に微細化された半導体装置では、ゲート絶縁膜の膜厚を、微細化によるゲート長の短縮に伴って、スケーリング則に従って減少させる必要がある。
しかしゲート長が０．１μｍ以下になると、ゲート絶縁膜の厚さも、従来の熱酸化膜を使った場合、１〜２ｎｍ、あるいはそれ以下に設定する必要があるが、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
このような事情により、比誘電率が従来の熱酸化膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもＳｉＯ2膜に換算した場合の膜厚が小さいＴａ2Ｏ5やＡｌ2Ｏ3，ＺｒＯ2，ＨｆＯ2、さらにはＺｒＳｉＯ4あるいはＨｆＳｉＯ4のような高誘電体（いわゆるhigh-K）材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が０．１μｍ以下と、非常に短い超高速半導体装置においても２〜３ｎｍ程度の物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。
このような高誘電体材料によりゲート絶縁膜を形成する場合には、シリコン基板表面とゲート絶縁膜との間に、好ましくは０．４ｎｍ程度の膜厚のシリコン酸化膜あるいはシリコン酸窒化膜を界面膜として形成するのが望ましい。例えばＷＯ０３／０４９１７３号公報を参照。このＷＯ０３／０４９１７３号公報記載の技術では、４５０℃以下の低温においてシリコン基板表面に高品質絶縁膜を、シリコン酸化膜の場合０．４ｎｍ程度の膜厚で、シリコン酸窒化膜の場合０．５ｎｍ程度の膜厚で、形成することが可能である。
このように、前記ＷＯ０３／０４９１７３号公報記載の技術を使うことにより、４５０℃以下の低温において高品質のシリコン酸化膜あるいはシリコン窒化膜をシリコン基板表面に形成することができるが、一方、成膜処理を前記４５０℃の温度よりも高い、例えば６５０〜７５０℃程度の温度で実行することにより、より高品質なシリコン酸化膜あるいは窒化膜を得たい要望が存在する。
しかし、このように４５０℃を超える温度において膜厚が０．４〜０．５ｎｍの酸化膜あるいは酸窒化膜を形成しようとした場合、以下に説明するように様々な問題が生じる。
従来、シリコン基板を被処理基板として成膜装置の処理容器中に導入した場合、所定の処理温度に到達するまでの間、被処理基板を処理容器中において酸素雰囲気中で保持することが行われている。これは、被処理基板を超低酸素分圧雰囲気中において保持した場合に生じる、雰囲気中に残留する極く微量の酸素と基板表面のシリコンとが反応して揮発性のＳｉＯが形成され、ＳｉＯの揮発に起因するエッチングにより被処理基板表面に凹凸が生じる問題（M. Offenberg, J. Vac. Sci. Technol. A9, pp.1058, 1991）を回避するためである。
しかしながら、このように成膜初期の昇温工程において酸化雰囲気を使った場合に成膜を熱酸化処理が可能な９００℃前後の温度で行おうとすると、基板表面には、所望の成膜を開始する時点において既に１ｎｍにも達する酸化膜が形成されてしまう問題が生じる。特にゲート絶縁膜の場合、このような増膜はゲート絶縁膜の薄膜化限界を上げることになり、微細化によるゲート長の短縮およびこれに伴う半導体装置の動作速度向上に対して制約を課することになる。特にこのようにして形成された絶縁膜を界面膜として使い、この上に高誘電体膜を形成して高誘電体ゲート絶縁膜を形成する場合、このような界面膜の増膜は、高誘電体膜を使用することで得られる酸化膜換算膜厚の低減効果を相殺してしまう。
また、このような酸化膜が形成されないように、初期昇温工程を非酸化雰囲気で行った場合、先に説明した凹凸の問題以外にも、シリコン基板表面に付着した大気中の有機物が、昇温に伴って基板表面のシリコンと反応し、ＳｉＣを形成する問題が知られている。例えばＷＯ０３／０６３２２０号公報、およびKawase, et al., Technical Report of IEICE, SDM 2002-189, (2002-10)を参照。後者の文献(Kawase, et al.)では、ＳｉＣの形成は、水素終端されたシリコン基板表面において基板温度が４５０℃を超えた時点で開始されることが報告されている。この４５０℃の温度は、シリコン基板表面を終端していた水素が基板表面から脱離する温度に一致している。
このようにＳｉＣが形成された基板表面上に酸化膜などの絶縁膜を形成すると、ＳｉＣのバンドギャップが小さいため、トンネルリーク電流が発生してしまい、絶縁膜のリーク電流が著しく増加してしまう。
これに対し、前者の文献（ＷＯ０３／０６３２２０号公報）では、シリコン基板表面を波長が１７２ｎｍの紫外光により活性化し、この状態で窒素ガスなどの不活性ガスを流すことにより、基板表面の有機物を除去する前処理工程を記載している。このような前処理工程を行ったシリコン基板では、シリコン原子の移動をピニングするＳｉＣが除去されるためシリコン原子が自由に移動でき、９００℃程度の熱処理により、シリコンの原子層ステップが観察される程度の非常に平坦な基板表面を実現している。
このような事情で、簡単なプロセスで高品質シリコン酸化膜あるいはシリコン酸窒化膜を、ＳｉＣが生成しうる４５０℃以上の温度で、増膜を生じることなく、また基板表面にＳｉＣを形成することなく、さらに基板表面に凹凸を生じることなく、高いスループットで形成できる成膜方法が要望されている。
そこで本発明は上記の問題を解決した、新規で有用な成膜方法を提供することを概括的課題とする。
本発明のより具体的な課題は、４５０℃以上の基板温度において、簡単なプロセスで高品質シリコン酸化膜あるいはシリコン酸窒化膜を、増膜を生じることなく、また基板表面にまたＳｉＣを形成することなく、さらに基板表面に凹凸を生じることなく、高いスループットで形成できる成膜方法を提供することにある。
本発明の他の課題は、被処理基板の４５０℃以上の温度への昇温工程において、増膜を生じることなく、かつＳｉＣ形成を抑制できる基板処理方法を提供することにある。
また本発明の他の課題は、シリコン基板上に形成された絶縁膜において、膜質および絶縁膜／シリコン基板界面特性を向上させることのできる基板処理方法を提供することにある。
ＷＯ０３／０４９１７３号公報 ＷＯ０３／０６３２２０号公報 ＷＯ０２／０５４４７３号公報 特開平９−１５３４８９号公報 特開平１１−１６２９７０号公報 特開２０００−２９４５５０号公報 M. Offenberg, J.Vac. Sci. Technol. A9, pp.1058, 1991 Kawase, et al.,Technical Report of IEICE, SDM 2002-189, (2002-10) S.R. Kasi, et al.,J. Vac. Sci. Technol. A 10(4), Jul/Aug 1982, pp.795 K. Takahashi, etal., Jpn. J. Appl. Phys. 41, L223, 2002
本発明は上記の課題を、
処理容器内において被処理基板表面に所定の処理温度で酸化膜を形成する成膜方法であって、
前記基板を前記所定の処理温度まで昇温する昇温工程を含み、
前記昇温工程は前記基板を、前記基板の温度が４５０℃の温度に達する前に、酸素を含む雰囲気中に保持する工程を含むことを特徴とする成膜方法により、解決する。
また本発明は上記の課題を、
被処理基板表面に酸化膜を形成する工程と、
前記酸化膜を不活性ガス雰囲気中において熱処理する工程とよりなる成膜方法において、
前記酸化膜を形成する工程は、
前記基板表面に酸素を含むガスを供給する工程と、
前記酸素を含むガスを紫外光により励起し、酸素ラジカルを形成する工程と、
前記酸素ラジカルにより前記基板表面を酸化する工程とを含み
前記基板表面を酸化する工程は、４５０℃以下の基板処理温度において実行され、
前記熱処理工程は、前記基板処理温度よりも高い温度で実行されることを特徴とする成膜方法により、解決する。
本発明によれば、被処理基板の昇温を、酸素を含む雰囲気中において実行する際に紫外光照射を行うことにより、基板温度が４５０℃を超えて基板表面を終端している水素が脱離することで基板表面が活性化する際に、基板表面が速やかに酸素原子により覆われ、基基板表面に残留する有機物あるいは炭素が酸素と反応して除去され、基板表面でのＳｉＣ形成を効果的に抑制することが可能になる。特に紫外光照射を行うことにより、被処理基板の昇温中にＳｉＣ形成を抑制するために導入する必要がある酸素ガスの分圧を著しく低減することが可能になり、昇温中における、換言すると実質的な成膜工程の開始前におけるシリコン基板表面への酸化膜の形成が効果的に抑制される。その結果、所望の成膜を、ＳｉＣ形成を抑制しつつ、高いスループットで実行することが可能になる。
さらに本発明によれば、最初に被処理基板表面に酸化膜を、紫外光励起した酸素ラジカルにより前記４５０℃以下の基板温度において形成することで、その後の熱処理のために４５０℃を超える温度まで基板温度を昇温してもＳｉＣ形成が抑制でき、膜特性が向上する。また基板と酸化膜との界面が平坦化され、界面特性が向上する。
本発明で使われる基板処理装置の構成を示す図である。 図１の基板処理装置を使って実行されるＵＶ−Ｏ2処理の概要を示す図である。 図２のＵＶ−Ｏ2処理において出現する酸化膜成長の停留現象を示す図である。 図２のＵＶ−Ｏ2処理の際のシリコン基板表面近傍の様子を示す図である。 図２のＵＶ−Ｏ2処理の際のシリコン基板表面近傍の様子を示す別の図である。 図２のＵＶ−Ｏ2処理による酸化膜の成長の様子を示す図である。 図１の基板処理装置を使って実行されるＲＦ−Ｎ2処理の概要を示す図である。 本発明の第１実施例による成膜方法を示すフローチャートである。 本発明の実施例を示す図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例を示す別の図である。 本発明の実施例の結果をまとめて示す図である。 本発明の実施例の結果をまとめて示す別の図である。 本発明の第２実施例による成膜方法を示すフローチャートである。 図２４の変形例による成膜方法を示すフローチャートである。 図２４の変形例による成膜方法を示すフローチャートである。 本発明の基礎となる実験を示す図である。 本発明の基礎となる実験を示す別の図である。 本発明の基礎となる実験を示す別の図である。 本発明の基礎となる実験を示す別の図である。 本発明の基礎となる実験を示す別の図である。 本発明の基礎となる実験を示す別の図である。 本発明の効果を示す図である。 本発明の効果を示す別の図である。 本発明第２実施例の効果を示す図である。 図３３の効果に対応するメカニズムを説明する図である。 本発明の効果を示す別の図である。 本発明第２実施例の一変形例による基板処理システムの構成を示す図である。 図３６の基板処理システムの変形例を示す図である。 図３６の基板処理システムのさらに別の変形例を示す図である。 本発明第３実施例による基板処理システムの構成を示す図である。 図３９Ａの基板処理システムで使われる制御装置の構成を示す図である。
符号の説明
２０ 基板処理装置
２１ 処理容器
２１Ａ 排気口
２１Ｂ プロセス空間
２１Ｃ 基板搬入・搬出室
２１Ｇ 石英ライナ
２１ｃ，２２ｂ，２２ｃ パージライン
２１Ｄ ガスノズル
２２ 基板保持台
２２Ａ ヒータ
２２Ｂ 磁気シール槽
２２Ｃ 基板回転機構
２３Ａ，２３Ｃ，２３Ｄ，２４Ａ，２４Ｃ，２９Ａ，２９Ｃ，２９Ｄ バルブ
２３Ｂ，２９Ｂ ターボ分子ポンプ
２４ ドライポンプ
２５ 紫外光源
２５Ａ 光学窓
２６ リモートプラズマ源
２７ 基板搬送ユニット
２７Ａ ゲートバルブ
２８ 磁気シール
［装置］
最初に、本発明で使われる基板処理装置２０を説明する。
図１は、本発明で使われる基板処理装置２０の構成を示す。
図１を参照するに、基板処理装置２０は、ヒータ２２Ａを備えプロセス位置と基板搬入・搬出位置との間を上下動自在に設けられた基板保持台２２を収納し、前記基板保持台２２と共にプロセス空間２１Ｂを画成する処理容器２１を備えており、前記基板保持台２２は駆動機構２２Ｃにより回動される。なお、前記処理容器２１の内壁面は石英ガラスよりなる内部ライナ２１Ｇにより覆われており、これにより、露出金属面からの被処理基板の金属汚染を１×１０10原子／ｃｍ2以下のレベルに抑制している。
また前記基板保持台２２と駆動機構２２Ｃとの結合部には磁気シール２８が形成され、磁気シール２８は真空環境に保持される磁気シール室２２Ｂと大気環境中に形成される駆動機構２２Ｃとを分離している。磁気シール２８は液体であるため、前記基板保持台２２は回動自在に保持される。
図示の状態では、前記基板保持台２２はプロセス位置にあり、下側に被処理基板の搬入・搬出のための搬入・搬出室２１Ｃが形成されている。前記処理容器２１はゲートバルブ２７Ａを介して基板搬送ユニット２７に結合されており、前記基板保持台２２が搬入・搬出２１Ｃ中に下降した状態において、前記ゲートバルブ２７Ａを介して基板搬送ユニット２７から被処理基板Ｗが基板保持台２２上に搬送され、また処理済みの基板Ｗが基板保持台２２から基板搬送ユニット２７に搬送される。
図１の基板処理装置２０では、前記処理容器２１のゲートバルブ２７Ａに近い部分に排気口２１Ａが形成されており、前記排気口２１Ａにはバルブ２３ＡおよびＡＰＣ（自動圧力制御装置）２４Ｂを介してターボ分子ポンプ２３Ｂが結合されている。前記ターボ分子ポンプ２３Ｂには、さらにドライポンプおよびメカニカルブースターポンプを結合して構成したポンプ２４がバルブ２３Ｃを介して結合されており、前記ターボ分子ポンプ２３Ｂおよびドライポンプ２４を駆動することにより、前記プロセス空間２１Ｂの圧力を１．３３×１０-1〜１．３３×１０-4Ｐａ（１０-3〜１０-6Ｔｏｒｒ）まで減圧することが可能になる。
一方、前記排気口２１Ａはバルブ２４ＡおよびＡＰＣ２４Ｂを介して直接にポンプ２４に結合されており、前記バルブ２４Ａを開放することにより、前記プロセス空間は、前記ポンプ２４により１．３３Ｐａ〜１．３３ｋＰａ（０．０１〜１０Ｔｏｒｒ）の圧力まで減圧される。
前記処理容器２１には、被処理基板Ｗを隔てて前記排気口２１Ａと対向する側に酸素ガスを供給される処理ガス供給ノズル２１Ｄが設けられており、前記処理ガス供給ノズル２１Ｄに供給された酸素ガスは、前記プロセス空間２１Ｂ中を前記被処理基板Ｗの表面に沿って流れ、前記排気口２１Ａから排気される。
このように前記処理ガス供給ノズル２１Ｄから供給された処理ガスを活性化し酸素ラジカルを生成させるため、図１の基板処理装置２０では前記処理容器２１上，前記処理ガス供給ノズル２１Ｄと被処理基板Ｗとの間の領域に対応して石英窓２５Ａを有する紫外光源２５が設けられる。すなわち前記紫外光源２５を駆動し処理容器２１内に紫外光を照射することにより前記処理ガス供給ノズル２１Ｄからプロセス空間２１Ｂに導入された酸素ガスが活性化され、その結果形成された酸素ラジカルが前記被処理基板Ｗの表面に沿って流れる。これにより、酸素ラジカルとシリコンが反応して酸化が生じ、前記被処理基板Ｗの表面に、１ｎｍ以下の膜厚の、特に２〜３原子層分の厚さに相当する約０．４ｎｍの膜厚のラジカル酸化膜を形成することが可能になる。
また前記処理容器２１には前記被処理基板Ｗに対して排気口２１Ａと対向する側にリモートプラズマ源２６が形成されている。そこで前記リモートプラズマ源２６にＡｒなどの不活性ガスと共に窒素ガスを供給し、これをプラズマにより活性化することにより、窒素ラジカルを形成することが可能である。このようにして形成された窒素ラジカルは前記被処理基板Ｗの表面に沿って流れ、基板表面を窒化する。なお、リモートプラズマ源２６に窒素の代わりに酸素を導入することで、基板表面を酸化することも可能である。
図１の基板処理装置２０では、さらに前記搬入・搬出室２１Ｃを窒素ガスによりパージするパージライン２１ｃが設けられ、さらに前記磁気シール室２２Ｂを窒素ガスによりパージするパージライン２２ｂおよびその排気ライン２２ｃが設けられている。
より詳細に説明すると、前記排気ライン２２ｃにはバルブ２９Ａを介してターボ分子ポンプ２９Ｂが結合され、前記ターボ分子ポンプ２９Ｂはバルブ２９Ｃを介してポンプ２４に結合されている。また、前記排気ライン２２ｃはポンプ２４とバルブ２９Ｄを介して直接に結合されており、これにより磁気シール室２２Ｂを様々な圧力に保持することが可能になる。
前記搬入・搬出室２１Ｃ内はポンプ２４によりバルブ２４Ｃを介して排気され、あるいはターボ分子ポンプ２３Ｂによりバルブ２３Ｄを介して排気される。前記プロセス空間２１Ｂ中において汚染が生じるのを回避するために、前記搬入・搬出室２１Ｃはプロセス空間２１Ｂよりも低圧に維持され、また前記磁気シール室２２Ｂは差動排気されることで前記搬入・搬出室２１Ｃよりもさらに低圧に維持される。
以下に、図３の基板処理装置２０を使って行う被処理基板Ｗ表面の紫外光ラジカル酸化処理、およびその後に行われるリモートプラズマラジカル窒化処理について説明する。

紫外光ラジカル酸化（ＵＶ−Ｏ 2 ）処理
図２は、それぞれ図１の基板処理装置２０を使って被処理基板Ｗのラジカル酸化を行う場合を示す側面図である。
図２を参照するに、前記プロセス空間２１Ｂ中には処理ガス供給ノズル２１Ｄから酸素ガスが供給され、被処理基板Ｗの表面に沿って流れた後、排気口２１Ａ，ＡＰＣ２３Ｄ，ターボ分子ポンプ２３Ｂおよびポンプ２４を通って排気される。ターボ分子ポンプ２３ＢおよびＡＰＣ２３Ｄを使うことにより、前記プロセス空間２１Ｂの到達真空度が、基板Ｗの酸素ラジカルによる酸化に必要な１０-3〜１０-6Ｔｏｒｒの範囲に設定される。
これと同時に、好ましくは１７２ｎｍの波長の紫外光を発生する紫外光源２５を駆動することにより、このようにして形成された酸素ガス流中に酸素ラジカルが形成される。形成された酸素ラジカルは前記被処理基板Ｗの表面に沿って流れる際に、回動している基板表面を酸化する。このような被処理基板Ｗの紫外光励起酸素ラジカルによる酸化（以下ＵＶ−Ｏ2処理）により、シリコン基板表面に１ｎｍ以下の膜厚の非常に薄い酸化膜、特に２〜３原子層に相当する約０．４ｎｍの膜厚の酸化膜を、良質で安定に再現性良く形成することが可能になる。
図３は、図１の基板処理装置において、図２の工程によりシリコン基板Ｗ上にシリコン酸化膜を形成した場合の、形成される酸化膜の膜厚、すなわち酸化膜成長と処理時間との関係を概略的に示す。
図３に示すように酸化膜の膜厚は、成長開始後、およそ０．４ｎｍの膜厚に到達した時点で停留し（膜成長が停止した状態）、ある程度の停留時間が経過した後、急激に成長が再開されるのが認められる。
図３の関係は、シリコン基板表面の酸化処理において、上記の停留現象を利用することにより、０．４ｎｍ前後の膜厚の非常に薄い酸化膜を、安定して形成できることを意味している。また、かかる停留時間がある程度継続することから、形成される酸化膜は、一様な厚さを有することがわかる。すなわち、図２の工程により、約０．４ｎｍの厚さの酸化膜をシリコン基板上に、一様な厚さに形成することが可能になる。ここで、前記０．４ｎｍの膜厚は、ＸＰＳ法により求めたもので、シリコン原子２〜３原子層分の厚さに相当する。
図４Ａ，４Ｂは、かかるシリコン基板上への薄い酸化膜の形成過程を概略的に示す。これらの図では、シリコン（１００）基板上の構造を極めて単純化していることに注意すべきである。
図４Ａを参照するに、シリコン基板表面には、シリコン原子１個あたり２個の酸素原子が結合し、１原子層の酸素層が形成されている。この代表的な状態では、基板表面のシリコン原子は基板内部の２つのシリコン原子と基板表面の二つの酸素原子により配位され、サブオキサイド（Ｓｉ2+）を形成している。
これに対し、図４Ｂの状態ではシリコン酸化膜中のシリコン原子は４つの酸素原子により配位されており、安定なＳｉ4+の状態をとる。これが理由で、図４Ａの状態では速やかに酸化が進み、図４Ｂの状態になって酸化が停留するものと考えられる。図４Ｂの状態における酸化膜の厚さは約０．４ｎｍであり、これは図３において観測される停留状態における酸化膜厚と良く一致する。
このような０．４ｎｍの膜厚における酸化膜厚の停留現象は、図２のＵＶ−Ｏ2ラジカル酸化プロセスに限定されるものではなく、同様に薄い酸化膜が精度よく形成できる酸化膜形成方法であれば、同じように見られるものであると考えられる。
図４Ｂの状態からさらに酸化を継続すると、酸化膜の厚さは再び増大する。
図３で説明した酸化膜成長の約０．４ｎｍにおける膜成長がスローダウンないし停止する現象の結果、図５の（Ａ）に示すようにシリコン基板４１上に形成された酸化膜４２に当初膜厚の変化ないし凹凸が存在していても、酸化膜成長の際に膜厚の増大が図５の（Ｂ）に示すように０．４ｎｍの近傍において停留するため、停留期間内で酸化膜成長を継続することにより、図５の（Ｃ）に示す非常に平坦な、一様な膜厚の酸化膜４２を得ることができる。

リモートプラズマラジカル窒化（ＲＦ−Ｎ 2 ）処理
図６は、図１の基板処理装置２０を使って被処理基板Ｗのラジカル窒化（ＲＦ−Ｎ2処理）を行う場合を示す側面図である。
図６を参照するに、前記基板処理装置２０には前記リモートプラズマラジカル源２６としてトロイダル型のリモートプラズマ源が使われており、前記リモートプラズマラジカル源にＡｒガスと窒素ガスを供給し、プラズマを数１００ｋＨｚの周波数で高周波励起することにより窒素ラジカルが形成される。形成された窒素ラジカルは前記被処理基板Ｗの表面に沿って流れ、前記排気口２１Ａおよびポンプ２４を介して排気される。その結果前記プロセス空間２１Ｂは、基板Ｗのラジカル窒化に適当な、１．３３Ｐａ〜１．３３ｋＰａ（０．０１〜１０Ｔｏｒｒ）の範囲のプロセス圧に設定される。特に６．６５〜１３３Ｐａ（０．０５〜１．０Ｔｏｒｒ）の圧力範囲を使うのが好ましい。このようにして形成された窒素ラジカルは、前記被処理基板Ｗの表面に沿って流れる際に、被処理基板Ｗの表面を窒化する。
図１の基板処理装置２０を使うことにより、前記被処理基板Ｗの表面に前記ＵＶ−Ｏ２処理により非常に薄い酸化膜を形成し、その後で必要に応じて前記酸化膜表面を前記RF−Ｎ2処理により、さらに窒化することが可能になる。
図６の窒化工程では、窒化処理に先立つパージ工程では前記バルブ２３Ａおよび２３Ｃが開放され、バルブ２４Ａが閉鎖されることで前記処理空間２１Ｂの圧力が１．３３×１０-1〜１．３３×１０-4Ｐａの圧力まで減圧され、処理空間２１Ｂ中に残留している酸素や水分がパージされる。その後の窒化処理ではバルブ２３Ａおよび２３Ｃは閉鎖され、ターボ分子ポンプ２３Ｂはプロセス空間２１Ｂの排気経路には含まれない。このように図６の窒化工程では、プロセスが前記１．３３Ｐａ〜１．３３ｋＰａ（０．０１〜１０Ｔｏｒｒ）のプロセス圧で実行されるため、前記１．３３×１０-1〜１．３３×１０-4Ｐａへの減圧工程の際に処理容器内に残留した酸素あるいは水分は、プロセス時には窒素ガスにより置換され、図６の窒化工程において、酸化による増膜が生じることはない。

［実施例］
このように、図１の基板処理装置２０を使うことにより、４５０℃以下の低温において高品質のシリコン酸化膜、シリコン窒化膜あるいはシリコン酸窒化膜をシリコン基板表面に形成することができるが、先にも述べたように、前記ＵＶ−Ｏ2処理あるいは前記ＲＦ−Ｎ2処理を、より高い基板温度で実行することにより、より高品質なシリコン酸化膜あるいは窒化膜を得たい要望が存在する。
以下、このような要望に対応した本発明を好ましい実施例について説明する。

［第１実施例］
図７は、本発明の第１実施例における成膜処理を示すフローチャートである。
図７を参照するに、本実施例では工程１１においてシリコン基板を図１の基板処理装置２０の処理容器２１中に導入し、工程１２においてこれを４５０℃以上、例えば６５０〜７５０℃程度の処理温度に昇温し、工程１３において前記ＵＶ−Ｏ2処理を前記処理温度において実行し、前記シリコン基板表面に高品質のシリコン酸化膜（ラジカル酸化膜）を形成する。さらに必要に応じて工程１４において前記シリコン酸化膜をＲＦ−Ｎ2処理を行うことにより、酸窒化膜に変換する。
図８は、図７の昇温工程１２として、従来使われている昇温レシピのひとつを示す。
図８を参照するに、ＤＨＦ（希フッ酸）洗浄して表面を清浄に形成された３０ｃｍ径のシリコン基板が前記処理容器２１中に被処理基板Wとして導入され、６６５Ｐａ（５Ｔｏｒｒ）の圧力下、窒素ガスを３０００ＳＣＣＭの流量供給し、この状態で前記シリコン基板を７５０℃に保持された基板保持台２２上に３０秒間保持する（Recover 1）。この間に前記被処理基板Ｗは前記所定の処理温度まで昇温する（昇温レシピ）。
前記昇温レシピの後、被処理基板Ｗの反りを解消する反り戻しレシピが実行される。この反り戻しレシピは、前記昇温レシピおよび以下に説明するPre−ＵＶＯ2レシピと共に、図７の工程１３のＵＶ−Ｏ2プロセスに先行する昇温工程１２の基板コンディショニングレシピを構成する。
より具体的には、まず前記窒素ガス流量を３０００〜１００ＳＣＣＭに設定し、前記基板保持台２２上に設けられたリフタピンを駆動して基板Ｗを基板保持台２２から持ち上げ（Pin-Up）、さらに前記ターボ分子ポンプ２３Ｂにより前記処理容器２１内部のプロセス空間２１Ｂを１０秒間かけて０．７９８Ｐａ（０．００６Ｔｏｒｒ）の圧力まで減圧する。さらに前記プロセス空間２１Ｂに窒素ガスを１００ＳＣＣＭの流量で供給して前記０．７９８Ｐａの圧力を維持しながら、この状態を６０秒間保持することにより、前記基板Wの反りを解消する（Recover 2）。
さらにその後、窒素ガスの供給を停止すると前記リフタピンを下降させ（Pin-Down）、反りが解消された基板Wを基板保持台２２上に保持する。さらにこの状態で、窒素ガス供給停止と同時に、またはその後に、酸素ガスを前記処理容器２１中に４５０ＳＣＣＭの流量で１０秒間導入してプロセス空間２１Ｂの圧力を１３．３Ｐａ（０．１Ｔｏｒｒ）に設定し、紫外光を照射するpre−ＵＶＯ2処理を行い（紫外光照射は必須ではない）、先に説明した工程１３におけるＵＶ−Ｏ2処理の開始に備える。なお、以下に続く実験では、基板保持台２２の保持温度と熱電対付基板で測定した基板温度との間には５０℃の差があり、実際の基板処理温度は、この場合７００℃程度である。かかるpre−ＵＶＯ2処理の結果、処理容器内の窒素ガスが酸素ガスにより置換されると同時に、ＵＶ−Ｏ2処理に備えた酸素ガスのプリフローがなされ、前記ＵＶ−Ｏ2処理の際の酸素流量が安定する。
図９は、前記図８のレシピで昇温したシリコン基板について求めた、Ｃ1s（炭素１ｓ軌道）のＸＰＳ（X-ray photoelectron spectroscopy）スペクトルを示す。ただし図９の（Ａ）は基板中心部におけるＸＰＳスペクトルを、図９の（Ｂ）は基板周辺部におけるＸＰＳスペクトルを示す。
図９を参照するに、炭素１ｓ軌道のＸＰＳスペクトルは２８５ｅＶ近傍にピークを有するが、この炭素は主に雰囲気から基板表面に吸着された有機物に由来するものと考えられる。このピークの近傍、やや低エネルギ側にはＳｉＣのピークが存在しており、特に図９の（Ｂ）の基板周辺部についてのデータでは、スペクトル中に、吸着有機物分子由来の実質的なＳｉＣのピークが観測されることがわかる。
図９の結果は、このような昇温レシピを行った場合、シリコン基板の特に周辺部において、有機物に起因するＳｉＣが不純物として形成されやすいことを意味している。これは先のＷＯ０３／０６３２２０、あるいはKawase他の報告と調和的である。
図１０は、本発明の実施例による昇温レシピを示す。
図１０を参照するに、ＤＨＦ（希フッ酸）洗浄して表面を清浄に形成された３０ｃｍ径のシリコン基板が前記処理容器２１中に被処理基板Wとして導入され、６６５Ｐａ（５Ｔｏｒｒ）の圧力下、窒素ガスを２０００ＳＣＣＭ、酸素ガスを１０００ＳＣＣＭの流量でそれぞれ供給し、この状態で前記基板Wをたとえば７５０℃に保持された基板保持台２２上に３０秒間保持する（Recover 1）。この間に前記被処理基板Ｗは前記所定の処理温度まで昇温する（昇温レシピ）。このRecover 1工程では、４５０℃の温度に昇温するまでに被処理基板を酸素雰囲気中に保持することが重要であり、またシリコン基板表面に、厚さが０．４ｎｍ以下の非常に薄い酸化膜が形成されることが重要である。このような酸化膜を、シリコン基板表面を終端している水素が脱離する前に形成することにより、炭素とＳｉの接触が阻止される。
前記昇温レシピの後、本実施例においても、前記昇温レシピにおいて前記基板Ｗに生じた反りを回復する反り戻しレシピが実行される。この反り戻しレシピは、前記昇温レシピおよび以下に説明するPre−ＵＶＯ2レシピと共に、図７の工程１３のＵＶ−Ｏ2プロセスに先行する昇温工程１２の基板コンディショニングレシピを構成する。
より具体的には、まず前記基板保持台２２上に設けられたリフタピンを駆動して基板Ｗを基板保持台２２から持ち上げ（Pin-Up）、同時に前記窒素ガスの供給を停止し、酸素ガスの流量を１００ＳＣＣＭまで低減する。さらに前記ターボ分子ポンプ２３Ｂにより前記処理容器２１内部のプロセス空間２１Ｂを１０秒間かけて０．７９８Ｐａ（０．００６Ｔｏｒｒ）の圧力まで減圧する。さらに前記プロセス空間２１Ｂに酸素ガスを１００ＳＣＣＭの流量で供給して前記０．７９８Ｐａの圧力を維持しながら、この状態を６０秒間保持することにより、前記基板Wの反りが解消する（Recover 2）。
さらにその後、前記リフタピンを下降させ（Pin-Down）、反りが解消された基板Wを基板保持台２２上に保持する。さらにこの状態で酸素ガス流量を４５０ＳＣＣＭまで１０秒間かけて増加させ、前記プロセス空間２１Ｂの圧力を１３．３Ｐａ（０．１Ｔｏｒｒ）に設定し、紫外光を照射することによりpre−ＵＶＯ2処理工程を行い（紫外光照射は必須ではない）、先に説明した工程１３におけるＵＶ−Ｏ2処理の開始に備える。先にも説明したように、かかるpre−ＵＶＯ2処理の結果、処理容器内の窒素ガスが酸素ガスにより置換されると同時に、ＵＶ−Ｏ2処理に備えた酸素ガスのプリフローがなされ、前記ＵＶ−Ｏ2処理の際の酸素流量が安定する。
図１１は、前記図１０のレシピで昇温したシリコン基板について求めた、Ｃ1s（炭素１ｓ軌道）のＸＰＳスペクトルを示す。ただし図１１の（Ａ）は基板中心部におけるスペクトルを、図１１の（Ｂ）は基板周辺部におけるスペクトルを示す。
図１１を参照するに、このような昇温レシピで昇温されたシリコン基板では、基板中心部および基板周辺部のいずれにおいてもＳｉＣのピークは観測されないのがわかる。
図１２は、本発明の実施例のさらに別の昇温レシピを示す。
図１２を参照するに、ＤＨＦ（希フッ酸）洗浄して表面を清浄に形成された３０ｃｍ径のシリコン基板が前記処理容器２１中に被処理基板Wとして導入され、前記プロセス空間２１Ｂの圧力が、前記ターボ分子ポンプ２３Ｂにより、７．９８Ｐａ（０．０６Ｔｏｒｒ）に設定される。
さらに前記被処理基板Ｗを回転させながら、前記７．９８Ｐａの圧力下、酸素ガスを１０００ＳＣＣＭ流量で供給し、この状態で前記被処理基板Ｗを２５秒間保持する。（Recover 1）。さらに前記基板の回転を停止し（Rstop）、前記酸素ガスの供給を停止し、窒素ガス流量を３０００ＳＣＣＭまで徐々に増加させ、前記プロセス空間のプロセス圧を１５秒間かけて６６５Ｐａ（５．０Ｔｏｒｒ）まで増大させる。この間に前記被処理基板Ｗは前記所定の処理温度まで昇温する（昇温レシピ）。
前記昇温ステップの後、前記昇温工程で生じた被処理基板Ｗの反りを戻す反り戻しレシピに入る。
より具体的には、前記昇温ステップが終了した段階でリフタピンを上昇させ（PinUp）、前記基板Wを基板保持台２２から持ち上げることにより、前記反り戻しレシピが開始される。この反り戻しレシピは、前記昇温レシピおよび以下に説明するPre−ＵＶＯ2レシピと共に、図７の工程１３のＵＶ−Ｏ2プロセスに先行する昇温工程１２の基板コンディショニングレシピを構成する。
前記リフタピンを上昇させた後、前記窒素ガス流量を１００ＳＣＣＭに減少させ、前記プロセス空間２１B中に残留していた酸素ガスをパージし、さらに前記プロセス空間２１Ｂを前記ターボ分子ポンプ２３Ｂにより排気し、１０秒間かけて前記プロセス空間２１Ｂのプロセス圧を０．７９８Ｐａ（０．００６Ｔｏｒｒ）に設定する（Recover 2）。
前記Recover 2の状態を７０秒間継続することにより前記基板Wの反りが解消し、その後再びリフタピンを下降させ（PinDown）、さらに窒素ガスの供給を遮断し、酸素ガスを４５０ＳＣＣＭの流量で供給することにより前記プロセス空間２１Ｂにおけるプロセス圧を１３．３Ｐａ（０．１Ｔｏｒｒ）に設定し、紫外光を照射してpre−ＵＶＯ2処理工程を行い（紫外光照射は必須ではない）、次のＵＶ−Ｏ2プロセスに備える。
図１３は、前記図１２のレシピで昇温したシリコン基板について求めた、Ｃ1s（炭素１ｓ軌道）のＸＰＳスペクトルを示す。ただし図１３の（Ａ）は基板中心部におけるスペクトルを、図１３の（Ｂ）は基板周辺部におけるスペクトルを示す。
図１３を参照するに、このような昇温レシピで昇温されたシリコン基板では、基板中心部においてはＳｉＣのピークは観測されないが、基板周辺部においてはＳｉＣが形成されているのがわかる。
これに対し図１４は、本発明の実施例で使った、昇温工程において図１の紫外光源２５を駆動する工程を含む別の昇温レシピを示す。
図１４を参照するに、ＤＨＦ（希フッ酸）洗浄して表面を清浄に形成された３０ｃｍ径のシリコン基板が前記処理容器２１中に被処理基板Wとして導入され、前記プロセス空間２１Ｂの圧力が、前記ターボ分子ポンプ２３Ｂにより、７．９８Ｐａ（０．０６Ｔｏｒｒ）に設定される。
さらに前記被処理基板Ｗを回転させながら、前記７．９８Ｐａの圧力下、窒素ガスを１０００ＳＣＣＭ流量で供給し、この状態で波長が１７２ｎｍの紫外光を照射しながら前記被処理基板Ｗを２５秒間保持する。（Recover 1）。さらに前記基板Wの回転を停止し（Rstop）、前記窒素ガス流量を３０００ＳＣＣＭまで徐々に増加させ、前記プロセス空間のプロセス圧を６６５Ｐａ（５．０Ｔｏｒｒ）に設定する。この間に前記被処理基板Ｗは前記所定の処理温度まで昇温する（昇温レシピ）。
前記昇温レシピの後、前記昇温工程で生じた被処理基板Wの反りを戻す反り戻しレシピに入る。この反り戻しレシピは、前記昇温レシピおよび以下に説明するPre−ＵＶＯ2レシピと共に、図７の工程１３のＵＶ−Ｏ2プロセスに先行する昇温工程１２の基板コンディショニングレシピを構成する。
より具体的には、前記昇温ステップの終了後１５秒間経過後に、リフタピンを上昇させ（PinUp）、基板Wを基板保持台２２から持ち上げることにより、前記反り戻しステップが開始される。
前記リフタピンを上昇させる（PinUP）と同時に前記窒素ガスの流量は１００ＳＣＣＭに減少され、さらに前記プロセス空間２１Ｂを前記ターボ分子ポンプ２３Ｂにより排気し、１０秒間かけて前記プロセス空間２１Ｂのプロセス圧を０．７９８Ｐａ（０．００６Ｔｏｒｒ）に設定する（Recover 2）。
前記Recover 2の状態を７０秒間継続することにより前記基板Wの反りを解消した後、再びリフタピンを下降させ（PinDown）、さらに窒素ガスの供給を遮断し、酸素ガスを４５０ＳＣＣＭの流量で供給することにより前記プロセス空間２１Ｂにおけるプロセス圧を１３．３Ｐａ（０．１Ｔｏｒｒ）に設定し、紫外光を照射してpre−ＵＶＯ2処理工程を行い（紫外光照射は必須ではない）、次のＵＶ−Ｏ2プロセスに備える。
図１５は、前記図１４のレシピで昇温したシリコン基板について求めた、Ｃ1s（炭素１ｓ軌道）のＸＰＳスペクトルを示す。ただし図１５の（Ａ）は基板中心部におけるスペクトルを、図１５の（Ｂ）は基板周辺部におけるスペクトルを示す。
図１５を参照するに、図１４のレシピにより基板中心部においてはＳｉＣの形成が抑制されているが、基板周辺部においては依然としてＳｉＣの形成が生じているのがわかる。この結果は、後ほど他の結果とまとめて評価する。
図１６は、本発明の発明者が本発明の実施例による、別の昇温レシピを示す。
図１６を参照するに、ＤＨＦ（希フッ酸）洗浄して表面が清浄かされた３０ｃｍ径のシリコン基板が前記処理容器２１中に被処理基板Wとして導入され、前記プロセス空間２１Ｂの圧力が、前記ターボ分子ポンプ２３Ｂにより、７．９８Ｐａ（０．０６Ｔｏｒｒ）に設定される。
さらに前記被処理基板Ｗを回転させながら、前記７．９８Ｐａの圧力下、酸素ガスを５００ＳＣＣＭ，窒素ガスを１０００ＳＣＣＭ流量でそれぞれ供給し、この状態で波長が１７２ｎｍの紫外光を照射しながら前記被処理基板Ｗを２５秒間保持する。（Recover 1）。さらに前記基板Wの回転を停止し（Rstop）、酸素ガス供給を遮断し、前記窒素ガス流量を３０００ＳＣＣＭまで徐々に増加させ、前記プロセス空間のプロセス圧を６６５Ｐａ（５．０Ｔｏｒｒ）に設定する。この間に前記被処理基板Ｗは前記所定の処理温度まで昇温する（昇温レシピ）。
前記昇温ステップの後、前記昇温ステップで被処理基板Wに生じた反りを解消する反り戻しレシピが実行される。この反り戻しレシピは、前記昇温レシピおよび以下に説明するPre−ＵＶＯ2レシピと共に、図７の工程１３のＵＶ−Ｏ2プロセスに先行する昇温工程１２の基板コンディショニングレシピを構成する。
より具体的には、さらに前記昇温レシピの終了後１５秒間経過後に、リフタピンを上昇させ（PinUp）、基板Wを基板保持台２２から持ち上げることにより、前記反り戻しステップが開始される。この反り戻しレシピは、前記昇温レシピおよび以下に説明するPre−ＵＶＯ2レシピと共に、図７の工程１３のＵＶ−Ｏ2プロセスに先行する昇温工程１２の基板コンディショニングレシピを構成する。
前記リフタピンを上昇させる（PinUP）と同時に前記窒素ガスの流量は１００ＳＣＣＭに減少され、さらに前記プロセス空間２１Ｂを前記ターボ分子ポンプ２３Ｂにより排気し、１０秒間かけて前記プロセス空間２１Ｂのプロセス圧を０．７９８Ｐａ（０．００６Ｔｏｒｒ）に設定する（Recover 2）。
前記Recover 2の状態を７０秒間継続することにより前記基板Wの反りを解消した後、再びリフタピンを下降させ（PinDown）、さらに窒素ガスの供給を遮断し、酸素ガスを４５０ＳＣＣＭの流量で供給することにより前記プロセス空間２１Ｂにおけるプロセス圧を１３．３Ｐａ（０．１Ｔｏｒｒ）に設定し、紫外光を照射するpre−ＵＶＯ2処理工程を行い（紫外光照射は必須ではない）、次のＵＶ−Ｏ2プロセスに備える。
図１７は、前記図１６のレシピで昇温したシリコン基板について求めた、Ｃ1s（炭素１ｓ軌道）のＸＰＳスペクトルを示す。ただし図１７の（Ａ）は基板中心部におけるスペクトルを、図１７の（Ｂ）は基板周辺部におけるスペクトルを示す。
図１７を参照するに、図１６のレシピにより基板中心部においてはＳｉＣの形成が抑制されているが、基板周辺部においては依然としてＳｉＣの形成が生じているのがわかる。この結果は、後ほど他の結果とまとめて評価する。
図１８は、本発明の発明者が本発明の実施例で使った、別の昇温レシピを示す。
図１８を参照するに、ＤＨＦ（希フッ酸）洗浄して表面が清浄に形成された３０ｃｍ径のシリコン基板が前記処理容器２１中に被処理基板Wとして導入され、前記プロセス空間２１Ｂの圧力が、前記ターボ分子ポンプ２３Ｂにより、７．９８Ｐａ（０．０６Ｔｏｒｒ）に設定される。
さらに前記被処理基板Ｗを回転させながら、前記７．９８Ｐａの圧力下、酸素ガスを１０００ＳＣＣＭの流量で供給し、この状態で波長が１７２ｎｍの紫外光を照射しながら前記被処理基板Ｗを２５秒間保持する（Recover 1）。この処理は４５０℃以下の基板温度で行われる。さらに前記基板Wの回転を停止し（Rstop）、前記酸素ガスの供給を遮断し、窒素ガスを流量が３０００ＳＣＣＭに達するまで徐々に供給し、前記プロセス空間のプロセス圧を６６５Ｐａ（５．０Ｔｏｒｒ）に設定する。この間に前記被処理基板Ｗは前記所定の処理温度まで昇温する（昇温レシピ）。このRecover 1工程では、基板が４５０℃の温度に昇温するまでの間に基板表面に酸素雰囲気中で紫外光照射を行うことにより、シリコン基板表面に厚さが０．４ｎｍ以下の非常に薄い酸化膜が形成されることが重要である。このようにシリコン基板表面を終端している水素が脱離する前にシリコン基板表面に酸化膜を形成することにより、基板表面における炭素とＳｉとの接触が阻止される。
前記昇温レシピの後、前記昇温ステップで被処理基板Wに生じた反りを解消する反り戻しレシピが実行される。この反り戻しレシピは、前記昇温レシピおよび以下に説明するPre−ＵＶＯ2レシピと共に、図７の工程１３のＵＶ−Ｏ2プロセスに先行する昇温工程１２の基板コンディショニングレシピを構成する。
より具体的には、前記昇温ステップの終了後１５秒間経過後に、リフタピンを上昇させ（PinUp）、基板Wを基板保持台２２から持ち上げることにより、前記反り戻しレシピが開始される。
前記リフタピンを上昇させる（PinUP）と同時に前記窒素ガスの流量は１００ＳＣＣＭに減少され、さらに前記プロセス空間２１Ｂを前記ターボ分子ポンプ２３Ｂにより排気し、１０秒間かけて前記プロセス空間２１Ｂのプロセス圧を０．７９８Ｐａ（０．００６Ｔｏｒｒ）に設定する（Recover 2）。
前記Recover 2の状態を７０秒間継続することにより前記基板Wの反りを解消した後、再びリフタピンを下降させ（PinDown）、さらに窒素ガスの供給を遮断し、酸素ガスを４５０ＳＣＣＭの流量で供給して窒素ガスを置換・排除し、前記プロセス空間２１Ｂにおけるプロセス圧を１３．３Ｐａ（０．１Ｔｏｒｒ）に設定し、処理室内の圧力を安定化させ、紫外光を照射するpre−ＵＶＯ2処理工程を行い（紫外光照射は必須ではない）、次のＵＶ−Ｏ2プロセスに備える。
図１９は、前記図１８のレシピで昇温したシリコン基板について求めた、Ｃ1s（炭素１ｓ軌道）のＸＰＳスペクトルを示す。ただし図１９の（Ａ）は基板中心部におけるスペクトルを、図１９の（Ｂ）は基板周辺部におけるスペクトルを示す。
図１９を参照するに、図１８のレシピにより基板中心部においても、基板周辺部においてもＳｉＣのピークは検出されず、ＳｉＣの形成が抑制されているのがわかる。この結果は、後ほど他の結果とまとめて評価する。
図２０は、本発明の発明者が本発明の実施例で使った、別の昇温レシピを示す。
図２０を参照するに、ＤＨＦ（希フッ酸）洗浄して表面を清浄に形成した３０ｃｍ径のシリコン基板が前記処理容器２１中に被処理基板Wとして導入され、前記プロセス空間２１Ｂの圧力が、前記ターボ分子ポンプ２３Ｂにより、７．９８Ｐａ（０．０６Ｔｏｒｒ）に設定される。
さらに前記被処理基板Ｗを回転させながら、前記７．９８Ｐａの圧力下、酸素ガスを１０００ＳＣＣＭの流量で供給し、この状態で波長が１７２ｎｍの紫外光を照射しながら前記被処理基板Ｗを１０秒間保持する。（Recover 1）。さらに前記基板Wの回転を停止し（Rstop）、前記酸素ガスの供給を遮断し、窒素ガスを流量が３０００ＳＣＣＭに達するまで徐々に供給し、前記プロセス空間のプロセス圧を６６５Ｐａ（５．０Ｔｏｒｒ）に設定する。この間に前記被処理基板Ｗは前記所定の処理温度まで昇温する（昇温レシピ）。
前記昇温レシピの後、前記昇温ステップで被処理基板Wに生じた反りを解消する反り戻しレシピが実行される。この反り戻しレシピは、前記昇温レシピおよび以下に説明するPre−ＵＶＯ2レシピと共に、図７の工程１３のＵＶ−Ｏ2プロセスに先行する昇温工程１２の基板コンディショニングレシピを構成する。
より具体的には、前記昇温レシピの終了後１５秒間経過後に、リフタピンを上昇させ（PinUp）、基板Wを基板保持台２２から持ち上げることにより、前記反り戻しレシピが開始される。
前記リフタピンを上昇させる（PinUp）と同時に前記窒素ガスの流量は１００ＳＣＣＭに減少され、さらに前記プロセス空間２１Ｂを前記ターボ分子ポンプ２３Ｂにより排気し、１０秒間かけて前記プロセス空間２１Ｂのプロセス圧を０．７９８Ｐａ（０．００６Ｔｏｒｒ）に設定する（Recover 2）。
前記Recover 2の状態を７０秒間継続することにより前記基板Wの反りを解消した後、再びリフタピンを下降させ（PinDown）、さらに窒素ガスの供給を遮断し、酸素ガスを４５０ＳＣＣＭの流量で供給することにより前記プロセス空間２１Ｂにおけるプロセス圧を１３．３Ｐａ（０．１Ｔｏｒｒ）に設定し、紫外光を照射するpre−ＵＶＯ2処理工程を行い、次のＵＶ−Ｏ2プロセスに備える。
図２１は、前記図２０のレシピで昇温したシリコン基板について求めた、Ｃ1s（炭素１ｓ軌道）のＸＰＳスペクトルを示す。ただし図２１の（Ａ）は基板中心部におけるスペクトルを、図２１の（Ｂ）は基板周辺部におけるスペクトルを示す。
図２１を参照するに、図２０のレシピにより基板中心部においてはＳｉＣの形成が抑制されているが、基板周辺部においてはＳｉＣが生じているのがわかる。
図２２は、前記実施例をもとに、昇温工程においてＵＶ照射工程を含まない場合における酸素分圧とＳｉＣ形成との関係を示す図である。
図２２を参照するに、Recover 1の昇温工程で４５０℃までの昇温を５０Ｔｏｒｒ・ｓｅｃ（６．６５ｋＰａ・ｓｅｃ）以下の低酸素分圧雰囲気で行った場合には、シリコン基板表面にＳｉＣが形成されるが、５０Ｔｏｒｒ・ｓｅｃ以上の酸素分圧雰囲気で行った場合にはＳｉＣ形成が抑制されるのがわかる。このことは、ＳｉＣ形成を抑制できる臨界的な酸素分圧が上記５０Ｔｏｒｒ・ｓｅｃ（６．６５ｋＰａ・ｓｅｃ）近傍に存在していることを意味する。これは、４５０℃まで基板温度が昇温するまでの間、５０Ｔｏｒｒ・ｓｅｃ以上の酸素分圧雰囲気中で昇温することにより、シリコン基板表面を終端していた水素が脱離する前にシリコン基板表面にＳｉＯ2膜を形成させたことにより、基板温度が４５０℃以上に上昇してからも前記非常に薄いＳｉＯ2膜が基板表面における炭素とＳｉの接触を阻止するためと考えられる。
これに対し図２３は、昇温工程中に紫外光照射を行った場合のＳｉＣ形成の有無と酸素分圧との関係を示す。
図２３を参照するに、昇温時の酸素分圧が低い場合にＳｉＣ形成が生じ酸素分圧が高い場合にＳｉＣ形成が抑制される傾向は、図２３でも図２２と同じように見られるが、ＳｉＣ形成は紫外光照射時間によっても変化し、例えば酸素分圧０．０６Ｔｏｒｒ（７．９８Ｐａ）において紫外光照射を１０秒間行った場合（０．６Ｔｏｒｒ・ｓｅｃ＝７９．８Ｐａ．ｓｅｃ）にはＳｉＣ形成が生じていたのに、同じ紫外光照射を２５秒間行った場合（１．５Ｔｏｒｒ・ｓｅｃ＝１９９Ｐａ・ｓｅｃ）にはＳｉＣ形成が抑制されるのがわかる。実際には紫外光照射を２５秒間行った場合、酸素分圧を０．０４Ｔｏｒｒ（５．２８Ｐａ）まで低減しても、ＳｉＣ形成は抑制できる。さらに図２３では酸素分圧が０．０３Ｔｏｒｒ（４．０Ｐａ）の場合、２５秒間の紫外光照射を行っても（０．７５Ｔｏｒｒ・ｓｅｃ＝９９．８Ｐａ・ｓｅｃ）ＳｉＣが形成されているが、より長い紫外光照射を行うことで、このＳｉＣ形成は抑制できる可能性があるのがわかる。
図２３の結果は、シリコン基板を昇温する際に、基板温度が基板表面にＳｉＣが形成される４５０℃に達する前に、シリコン基板表面を酸素ラジカルにより処理することにより、シリコン基板表面を終端している水素原子が酸素原子に置き換わり、その際基板表面に付着している有機物は酸素原子と反応して除去され、ＳｉＣ形成が抑制される機構を示唆していると考えられる。
このように、本実施例によれば、シリコン基板の昇温時に紫外光照射を行うことで、ＳｉＣ形成を抑制するのに必要な酸素分圧を著しく低減することができ、これに伴って、シリコン酸化膜上において実際の成膜処理を開始するまでに形成される酸化膜の膜厚を、典型的には０．１５ｎｍ以下に抑制することが可能になる。
なお、本実施例では被処理基板ＷとしてＤＨＦ処理された水素終端されたシリコン基板を使ったが、ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ混合液を使ったＳＣ−１洗浄とＤＨＦ洗浄とを組み合わせた洗浄処理を行ったシリコン基板を使うことにより、紫外光照射時間をさらに短縮し、スループットを向上させることも可能である。

［第２実施例］
図２４は、本発明の第２実施例による成膜方法を示す。
図２４を参照するに、本実施例では工程１においてＤＨＦ洗浄したシリコン基板を前記基板処理装置２０の処理容器２１中に前記処理基板Ｗとして導入し、工程２においてこれをＮ2あるいはＡｒなどの不活性雰囲気中、ＳｉＣが形成されないように４５０℃の温度まで昇温させ、さらに工程３において前記ＵＶ−Ｏ2処理を行い、シリコン基板表面に約０．４ｎｍの一様なシリコン酸化膜を形成する。基板温度を４５０℃以下とした場合、シリコン基板表面を終端している水素原子が離脱することがなく、シリコン基板は表面が水素終端された状態でＵＶ−Ｏ2酸化されるため、基板表面にＳｉＣが形成されることはない。
図２４の成膜方法では、さらに工程４においてこのようにして形成されたシリコン酸化膜をＡｒ雰囲気中、９００℃で３０秒間熱処理し、緻密なシリコン酸化膜に変換する。
また図２５Ａ，２５Ｂは図２４の成膜方法の変形例を示す。
図２５Ａを参照するに、本実施例では前記工程３においてＵＶ−Ｏ2処理により膜厚が０．４ｎｍのシリコン酸化膜を形成した後、工程４の熱処理工程の前に、工程５において図１のリモートラジカル源２６を駆動して先に説明したＲＦ−Ｎ2処理を行い、前記シリコン酸化膜をシリコン酸窒化膜に変換する。この工程５においては、前記ＲＦ−Ｎ2処理は必ずしも４５０℃以下の温度で行う必要はなく、より高い温度で処理を実行することも可能である。
一方、図２５Ｂのプロセスでは、図２５Ａにおける工程５と工程４の順序を逆転しており、工程４において熱処理を行った緻密な酸化膜に対して工程５においてＲＦ−Ｎ2処理を行う。
図２６は、このようにして形成したシリコン酸化膜あるいはシリコン酸窒化膜について求めたＣ1sのＸＰＳスペクトルを示す。ただし図２６中、ＳｉＯ2は図２４の工程３で形成されたシリコン酸化膜を、ＳｉＯ2／annealは図２４の工程４で形成されたシリコン酸化膜を示す。また図２６中、ＳｉＯＮは図２５の工程５で形成されたシリコン酸窒化膜を、さらに図２６中、ＳｉＯＮ／annealは図２５の工程４で形成されたシリコン酸窒化膜を示す。
図２６を参照するに、いずれの場合でも、ＳｉＣを示すピークは観測されないのがわかる。ただし図２６中、データ点をフィットしている線は、Ｃ−Ｃ結合、Ｃ−Ｏ結合およびＣ−Ｏ2結合にそれぞれ相等するガウスピークを合成したカーブである。
図２６の結果は、シリコン基板表面に、基板表面の有機物がシリコン原子と反応してＳｉＣを形成する４５０℃以下の温度でＵＶ−Ｏ2処理により極めて薄い、０．４ｎｍ程度の膜厚のシリコン酸化膜を形成することにより、ＳｉＣの形成が抑制されることを示している。
このようにしてＵＶ−Ｏ2処理により形成されたシリコン酸化膜は安定で、また高品質であり、一例では図２４の工程３の直後の状態で０．３９ｎｍの膜厚を有しているのが確認された。一方、このシリコン酸化膜を工程４においてＡｒ雰囲気中、９００℃で熱処理した場合でも膜厚は０．４２ｎｍであり、ほとんど増膜していないことが確認された。
一方図２５のシリコン窒化膜の場合、工程５の直後における膜厚が０．５６ｎｍであったのが、工程４の後で０．６０ｎｍにまで増大しているのが確認された。またこれに伴って、膜中の窒素濃度が、工程５直後の状態で１１．８３原子％であったのが、工程４の後では９．２１％まで減少しており、多少の窒素原子の脱離が生じているのが確認された。
このように図２５のシリコン窒化膜では工程４の熱処理の前後で窒素濃度および膜厚に変化が観察されたため、窒素Ｎ1s軌道のＸＰＳスペクトルにより、膜中における窒素の状態を調べた。
図２７は、図２５の熱処理工程４の前後における前記シリコン酸窒化膜のＮ1sＸＰＳスペクトルを比較して示す。
図２７を参照するに、熱処理前に比べて熱処理後にはＮ1sのピークが０．１５ｅＶ程度低エネルギ側にシフトしており、これは窒素原子の第２近接原子としてのシリコン原子の割合が増加していること、換言すると表面付近の窒素原子が脱離していることを示している。一方、スペクトル構造には大きな変化は見られないことから、界面準位を形成するようなシリコン／酸化膜界面への窒素原子の顕著な析出は生じていないと考えられる。
さらに図２８の（Ａ）は図２５の工程５で得られたシリコン酸窒化膜のＮ1sＸＰＳスペクトルを、また図２８の（Ｂ）は図２５の工程４で得られたシリコン酸化膜のＮ1sＸＰＳスペクトルを、いずれも１５度の検出角および９０度の検出角で測定した結果を示す。ここで１５度の検出角のＸＰＳスペクトルはシリコン酸化膜表面近くの窒素原子の状態を主に表しており、９０度の検出角のＸＰＳスペクトルはシリコン酸化膜深部の窒素原子の状態を主に表している。
図２８の（Ａ），（Ｂ）とも、深部の窒素原子では第２近接原子としてシリコン原子が多いのに対し、表面近傍の窒素原子では第２近接原子として酸素原子が多い、予期された結果を示している。
さらに図２８の（Ａ）と図２８の（Ｂ）を比較すると、いずれの検出角でもスペクトル構造に実質的な変化がなく、これは熱処理を行っても窒素原子がシリコン酸窒化膜中を移動してシリコン基板との界面近傍に蓄積されることはないことを意味している。
このように、図２８の結果は、図２５の工程４の高温熱処理を行っても、シリコン酸窒化膜中における窒素原子の分布が大きく変わったり、窒素原子がシリコン酸化膜とシリコン基板との界面近傍に蓄積することはないことを示している。
さらに図２９は、図２３あるいは図２４のプロセスで形成されたシリコン酸化膜あるいはシリコン酸窒化膜について観測された、Ｓｉ2p3/2ＸＰＳスペクトルを示す。ただし図中、ＵＶＯ2／ＰＯＡ（ポストアニール）のデータのうち、破線は図２４の工程３の状態のシリコン酸化膜のＳｉ2p3/2ＸＰＳスペクトルを、実線は工程４の状態のシリコン酸化膜のＳｉ2p3/2ＸＰＳスペクトルを示す。また図２９中、ＵＶＯ2／ＰＯＡのデータのうち、破線は図２５の工程５の状態のシリコン酸窒化膜のＳｉ2p3/2ＸＰＳスペクトルを、実線は工程４の状態のシリコン酸窒化膜のＳｉ2p3/2ＸＰＳスペクトルを示す。図中、ＸＰＳスペクトルはＳｉ2p3/2ピークにより規格化してある。
図２９を参照するに、いずれの試料においても工程４の熱処理を行うことにより、スペクトルピークが高エネルギ側にシフトしており、Ｓｉ原子−酸素原子間の結合が強くなり、原子間隔が減少し、膜密度が向上したことを示している。
図３０の（Ａ），（Ｂ）は、それぞれ図２４の工程３および工程４で得られたシリコン酸化膜におけるＳｉ4+，Ｓｉ3+，Ｓｉ2+，Ｓｉ1+，Ｓｉ0+のＸＰＳスペクトルを示す。ただし図中、細線は、これらそれぞれのＸＰＳピークをガウス関数またはヴォイト関数によりフィットした結果を示す。また図中、ＸＰＳスペクトルはＳｉ2p3/2ピークにより規格化してある。
図３０の（Ａ）と（Ｂ）とを比較すると、熱処理前（図３０の（Ａ））においてはＳｉ2+とＳｉ0+のピーク面積比が０．０１８であったのが、熱処理後（図３０の（Ｂ））においては０．０１４に減少しており、このことはシリコン基板とシリコン酸化膜との界面が、熱処理の結果、平坦化していることを示している。
図３１の（Ａ），（Ｂ）は、それぞれ図２５の工程５および工程４で得られたシリコン酸窒化膜におけるＳｉ4+，Ｓｉ3+，Ｓｉ2+，Ｓｉ1+，Ｓｉ0+のＸＰＳスペクトルを示す。ただし図中、細線は、これらそれぞれのＸＰＳピークをガウス関数によりフィットした結果を示す。また図中、ＸＰＳスペクトルはＳｉ2p3/2ピークにより規格化してある。
図３１の（Ａ），（Ｂ）を比較すると、熱処理前（図３１の（Ａ））においてはＳｉ2+とＳｉ0+のピーク面積比が０．０２７であったのが、熱処理後（図３１の（Ｂ））においては０．０１９に減少しており、このことはシリコン基板とシリコン酸化膜との界面が、熱処理の結果、平坦化していることを示している。
このように、図２５あるいは図２６の工程による成膜方法では、シリコン基板上におけるＳｉＣ形成が抑制できると同時に膜特性および界面特性を向上させることが可能となる。
図３２Ａは、図２４あるいは図２５のプロセスにより形成したシリコン酸化膜あるいはシリコン酸窒化膜に吸着した炭素のＣ1s束縛エネルギを示す。
図３２Ａを参照するに、例えば図２４の工程３で形成されたシリコン酸化膜に吸着した炭素のＣ1s束縛エネルギは、工程４の熱処理の後、減少することがわかる。同様に図２４の工程５で形成されたシリコン酸窒化膜に吸着した炭素のＣ1s束縛エネルギも、工程４の熱処理の後では減少することがわかる。
図３２Ｂは、図３２Ａの効果を考慮した、前記シリコン基板／シリコン酸化膜／吸着炭素原子からなる系のバンド構造を示す。
図３２Ｂを参照するに、接地されたシリコン基板を基準に考えた場合、基板表面に吸着された炭素原子のＣ1s準位は、酸化膜内の電荷あるいは双極子密度に起因する表面ポテンシャルの影響を受けることがわかる。
また図３２Ｂより、熱処理により膜中の電荷が軽減された場合、バンドの曲がりも軽減され、Ｃ1sの束縛エネルギも小さくなるのがわかる。
以上を考えると、高温で熱処理されたシリコン酸化膜あるいはシリコン酸窒化膜は、膜中電荷の少ない良質な膜であることがわかる。以上を整理すると、図２４あるいは図２５における工程４の熱処理により、また図２５の工程５におけるＲＦ−Ｎ2処理により、酸化膜あるいは酸窒化膜の界面特性のみならず、膜自体の特性をも向上させることができ、高品質な膜を得ることが可能になる。
図３３は、同程度の膜厚を有する酸窒化膜Ａ，Ｂ，Ｃの、ＸＰＳ方によるＯ1s光電子のエネルギロススペクトルを示す。ただし図３３中、各スペクトルA〜Cは、O1s光電子のピーク面積が等しくなるように規格化されており、見やすくするため縦方向に適当な間隔でずらして配置してある。また図中には、ＸＰＳ法により得られた生のデータ点のほかに、これらのデータ点をＦＦＴ（高速フーリエ変換）により平滑化して得たスペクトルを細い実線で示してある。
前記酸窒化膜Ａ，Ｂ，Ｃについてみると、酸窒化膜Ａにおいては、ベースとなる酸化膜が低温（４００℃）においてＳＰＡ（Slot Plate Antenna）マイクロ波プラズマにより励起された酸素ラジカルを使ってシリコン基板上に形成されたラジカル酸化膜であるのに対し、酸窒化膜Ｂにおいては、ベース酸化膜が、前記マイクロ波プラズマにより励起された酸素ラジカルを使って高温（７００℃）でシリコン基板上に形成されたラジカル酸化膜よりなる。さらに膜Ｃでは前記ベース酸化膜は、本願発明の形成方法を用いて４５０℃までにＵＶ−Ｏ2処理でシリコン基板上に０．４ｎｍの膜厚の酸化膜を形成し、さらに高温（７００℃）において波長が１７２ｎｍの紫外光により励起された紫外光励起酸素ラジカルを使って処理することにより形成されたラジカル酸化膜（ＵＶ−Ｏ2膜）よりなる。前記ラジカル酸化膜Ｃの形成は、６７Ｐａのプロセス圧で、酸素を４５０ＳＣＣＭの流量で供給しながら３００秒間行っている。また前記酸窒化膜Ａ〜Ｃのいずれにおいても、ベース酸化膜は前記ＳｉＣ欠陥が発生しないような方法で形成されている。
次に、前記ベース酸化膜の窒化処理は、前記膜Ａ〜ＣのいずれにおいてもＳＰＡマイクロ波プラズマ処理により行っている。より具体的には前記窒化処理は、１２７Ｐａのプロセス圧下、Ａｒガスと窒素ガスをそれぞれ２０００ＳＣＣＭおよび１５０ＳＣＣＭで供給し、これにさらにマイクロ波を１６００Ｗのパワーで供給し、１１秒間行っている。ＳＰＡマイクロ波プラズマ処理については、例えば特開２０００−２９４５５０号公報を参照。なお、プラズマ源としては、電子温度の低いＩＣＰ（induction-coupled plasma）や表面波干渉プラズマ等を使うことも可能である。また、酸化処理は、急速熱酸化処理により行ってもよい。
図３３のＦＦＴ平滑化スペクトルを参照するに、酸窒化膜Ａ（スペクトルＡ）においては検出されたＯ1s光電子の数は、図中に点線で示した約３．５ｅＶのエネルギロス値から、略直線的に増加し始めるのがわかる。図３３では、これに対応して同じ傾きの直線を、スペクトルＡのデータ点の上限リファレンスおよび下限リファレンスとして示してある。また同じ傾きの直線をスペクトルＢおよびＣについても、データ点の上限リファレンスおよび下限リファレンスとして示してある。
スペクトルＢのＦＦＴ平滑化スペクトルと前記上限リファレンスおよび下限リファレンスを比較すると、ＦＦＴ平滑化スペクトルの直線性には前記スペクトルＡの場合に対して多少の差異があるものの、ＦＦＴ平滑化スペクトルと前記上限および下限リファレンスとの間の平行関係は、スペクトルＡの場合とほぼ同様に維持されているのがわかる。
これに対しスペクトルＣの場合には、３．５ｅＶのエネルギロス値においては検出Ｏ1s光電子数の前記スペクトルＡあるいはスペクトルＢにおけるような明確な立ち上がりは生じておらず、一方、９ｅＶのエネルギロス値において光電子数の増加が開始されるのがわかる。
このように酸化膜を窒化処理して酸窒化膜を形成する際に、ベースとして使われた酸化膜の形成プロセスにより、エネルギロススペクトルに差が生じることがわかる。
図３４は、このようなベース酸化膜の形成プロセスにより酸窒化膜のエネルギロススペクトルに差が生じる機構を説明する図である。
図３４を参照するに、シリコン酸化膜が充分厚い場合には、エネルギロススペクトルの立ち上がりは、理想的酸化膜のバンドギャップに対応した約９ｅＶのエネルギロス値で生じる。これは、Ｏ1s光電子の一部が酸化膜内で非弾性衝突を生じ、その結果、価電子帯Ｅｖ中の電子を伝導帯Ｅｃへと励起するのに必要な９ｅＶのエネルギがこの励起過程に使われてしまうためである。K. Takahashi, et al., Jpn. J. Appl. Phys. 41, L223, 2002を参照。
ところが酸化膜の膜厚が減少すると、シリコン基板中の価電子帯Ｅｖおよび伝導帯Ｅｃの状態密度、従って波動関数がトンネル効果により酸化膜中に侵入し、その結果、酸化膜中において生じたＯ1s光電子は、このような状態密度の間で生じるバンド間遷移によってもエネルギロスを被ることになる。前記スペクトルＡあるいはスペクトルＢにおいて、３．５ｅＶのエネルギロス値においてＯ1s光電子の数が増加し始めるのは、これらの酸窒化膜Ａ，Ｂ中においては基板シリコンの状態密度の侵入が生じており、侵入した状態密度によるシリコンのバンド間直接遷移（Γ点での遷移）がエネルギロスを生じていることに起因するものと考えられる。
これに対し、同程度の膜厚を有する酸窒化膜Ｃでは、膜中にシリコン基板中の直接遷移に対応するバンド間直接遷移を引き起こすような波動関数の侵入の程度が減少しており、この状況を反映して、Ｏ1s光電子の数の増加が３．５ｅＶではなく９ｅＶにおいて生じているものと考えられる。このような波動関数の侵入の程度の減少は、酸窒化膜Ｃが急峻に立ち上がるポテンシャル障壁を形成していることを示しており、また酸窒化膜とシリコン基板との界面特性、例えば表面粗さが、原子層レベルで向上していることを示唆している。
実際、界面特性の違いは、図３５に示すＳｉＯＮ膜Ａ，Ｂ，ＣのＳｉ2pスペクトルからも明らかである。
図３５を参照するに、酸窒化膜Ａ，Ｂ，Ｃで、シリコン基板とＳｉＯＮ膜との界面の組成遷移層を示すＳｉ1+，Ｓｉ2+およびＳｉ3+ピークにわずかな違いが存在するのが認められる。特に酸窒化膜Ｃでは、他の酸窒化膜Ａ，Ｂに比べ、酸化価数の少ないＳｉ1+ピークのシグナル強度が減少している。
図３６は、図２４あるいは図２５のプロセスを実行するのに適したクラスタ型の基板処理システム１００を示す。
図３６を参照するに、基板処理システム１００は基板搬入／搬出のためのロードロック室１０１とこれに結合した、搬送アーム１０２Ａを有する真空基板搬送室１０２とを含み、前記真空基板搬送室１０２には前記図１の基板処理装置２０よりなる処理室１０３と、急速熱処理（ＲＴＰ）室１０４と、高誘電体膜の堆積を行うＣＶＤあるいはＡＬＤ処理室１０５とが結合されている。
そこで前記ロードロック室１０１に導入されたシリコン基板は前記真空基板搬送室１０２から前記処理室１０３へ搬送され、ＳｉＣ形成が生じない４５０℃以下の温度でＵＶ−Ｏ2処理により、図２３あるいは図２３の工程３に対応して、厚さが約０．４ｎｍのシリコン酸化膜が形成される。前記処理室は、ダメージレスのＩＣＰプラズマあるいはマイクロ波プラズマを用いた酸化処理を行うものであってもよい。
この後、前記シリコン基板は前記真空基板搬送室１０２を通って前記ＲＴＰ処理室１０４に搬送され、図２４あるいは図２５の工程４に対応する熱処理がなされる。
さらに前記熱処理工程の後、前記シリコン基板は前記真空基板搬送室１０２を介して処理室１０５に搬送され、ＨｆＯ2やＨｆＳｉＯ4，Ａｌ2Ｏ3など、あるいはこれらの組み合わせよりなる高誘電体膜が堆積される。
図３６の基板処理システム１００において、必要に応じて前記処理室１０３において図２４の工程５に対応したＲＦ窒化処理工程を行うことも可能であり、別処理しつを設けて処理してみよい。また図３６の基板処理システム２００において、前記処理室１０４においてさらなるＵＶ−Ｏ2あるいはＲＦ−Ｎ2処理を、前記処理室１０３におけるよりも高温で実行することも可能である。前記処理室は、ダメージレスのＩＣＰプラズマあるいはマイクロ波プラズマを用いた酸化・窒化処理室であってもよい。
さらに図３６の基板処理システム１００において、前記処理室１０３で形成された酸化膜あるいは酸窒化膜の、前記処理室１０４における熱処理は、前記処理室１０５において高誘電体膜を形成した後、前記高誘電体膜の熱処理と同時に、一括して実行することも可能である。この場合は、図３７に示すような経路でシリコン基板を搬送すればよい。
また図３８に示すように別のクラスタ型処理装置を使い、様々な経路（１），（２）で基板を搬送することも可能である。この場合、例えば処理室１０３において急速熱酸化（ＲＴ酸化）処理、ＩＣＰ酸化処理あるいはＳＰＡ酸化処理などを行うことが可能で、同様に処理室１０４で急速熱窒化（ＲＴ窒化）処理、ＩＣＰ窒化処理あるいはＳＰＡ窒化処理を行うことが可能である。
なお、以上に説明した第１実施例および第２実施例において、紫外光を照射して基板表面を酸素ラジカル処理する際、あるいは酸化膜を形成する際に酸素ガスのかわりにＮＯガスを供給することも可能である。
さらに光源２５として使われるエキシマランプは１７２ｎｍの波長の紫外光を放射するものが好ましいが、酸素ガスあるいはＮＯガスを励起して酸素ラジカルを形成できるものであれば、他の波長のエキシマランプを使うことも可能である。また効率は劣るが、水銀ランプを使うことも可能である。
本発明で説明した昇温過程を適切に制御する方法は、シリコン酸化膜形成に使われる様々な手法と組み合わせることが可能である。

[第３実施例]
図３９Ａは、図１の基板処理装置２０を含む基板処理システム２００の全体構成を示す図、図３９Ｂは、図３９Ａのシステム２００において前記基板処理装置２０を制御するのに使われるコンピュータの構成を示す。
図３９Ａを参照するに、基板処理システム２００は酸素ガス源（場合によってはＮＯガス源）２０２Ｏおよび窒素ガス源２０２Ｎを含むガス供給系を備え、前記酸素ガス源２０２Ｏ中の酸素ガスは、バルブ２０３、質量流量コントローラ２０４およびバルブ２０５を介して前記ガスノズル２１Ｄに、またバルブ２０６、質量流量コントローラ２０７およびバルブ２０８を介して前記リモートプラズマ源２６に供給される。
さらに前記窒素ガス源２０２Ｎ中の窒素ガスは、バルブ２０９、質量流量コントローラ２１０およびバルブ２１１を介して前記リモートプラズマ源２６に、バルブ２１２、質量流量コントローラ２１３およびバルブ２１４を介して前記パージライン２１ｃに、さらにバルブ２１５、質量流量コントローラ２１６およびバルブ２１７を介して前記別のパージライン２２ｂに、供給される。
さらに前記システム２００には、前記バルブ２０３，２０５，２０６，２０８，２０９，２１１，２１２，２１４，２１５，２１７および質量流量コントローラ２０４，２０７，２１０，２１３，２１６を制御するシステムコントローラ２０１が設けられている。
前記システムコントローラ２０１はさらに、前記紫外光源２５、リモートプラズマ源２６、ヒータ２２Ａ，バルブ２３Ａ，２３Ｃ，２３Ｄ，２４Ａ，２４ｃ，２７Ａ，２９Ａ，２９Ｃ，２９Ｄ、ターボ分子ポンプ２３Ｂ，２９Ｂ、ＡＰＣ２３Ｄ，２４Ｂ、ドライポンプ２４、図示していない基板保持台２２に設けられたリフタピン駆動機構、および図示していない基板保持台２２の昇降機構などを制御し、これにより、前記基板処理装置２０は、先に図７〜２３で説明した基板処理、あるいは図２４〜３７で説明した基板処理を実行する。
また前記システムコントローラ２０１は、図３７あるいは３８に示すクラスタ型処理装置の制御を行うのにも使われる。
図３９Ｂは、このような制御装置２０１の構成例を示す。
図３９Ｂを参照するに、制御装置２０１は汎用コンピュータであり、システムバス１０００に接続されたＣＰＵ１００１、メモリ１００２、キーボードあるいはマウスなどの入力デバイスを接続される入出力インターフェース１００３、表示装置１００４、フロッピディスクドライブ１００５、ハードディスクドライブ１００６，ＣＤ／ＤＶＤドライブ１００７などを含んでいる。
前記フロッピディスクドライブあるいはＣＤ／ＤＶＤドライブ１００７には対応したフロッピディスクあるいは光ディスクなどの、コンピュータ可読記憶媒体１０１１が協働し、これらに記録された基板処理装置２０の制御プログラムがハードディスクドライブ１００６中に格納される。
前記ハードディスクドライブ１００６中の制御プログラムは前記メモリ１００２中に展開され、ＣＰＵ１００１は前記制御プログラムに従った処理を行う。
図３９Ｂのコンピュータ２０１では、前記システムバス１０００にインターフェースユニット１００８が装着されており、前記コンピュータ２０１は、前記制御プルグラムに従った処理を実行することにより、前記インターフェースユニット１００８を介して、前記基板処理装置２０を制御する。これにより、前記基板処理装置２０は、先に説明した基板処理を行う。
なお、前記コンピュータ２０１では前記システムバス１０００に、ネットワーク１０１０に接続されたネットワークインターフェースユニット１００９が接続されており、前記制御プログラムを、前記ネットワーク１０１０経由でダウンロードすることも可能である。
さらに上記実施例では、前記制御プログラムは前記ハードディスクドライブ１００６に格納する例を説明したが、フロッピディスクあるいは光ディスクなどの記録媒体から直接にメモリ１００２中に制御プログラムを展開することも可能である。さらに前記ネットワーク１０１０からネットワークインターフェース１００９を介して直接に制御プログラムをメモリ１００２中に展開することも可能である。この場合、前記基板処理装置２０をネットワーク１０１０を介して遠隔制御することも可能である。
さらに、前記制御装置２０１は、前記基板処理装置２０により図３６あるいは３７に示すクラスタ型の基板処理システム１００を構成した場合、前記基板処理装置２０を、基板搬送室１０２を介した基板の搬送制御を含め、制御するのに有効である。

以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、被処理基板の昇温を、酸素を含む雰囲気中において実行する際に紫外光照射を行うことにより、基板温度が４５０℃を超えて基板表面を終端している水素が脱離することで基板表面が活性化する際に、基板表面が速やかに酸素原子により覆われ、基基板表面に残留する有機物あるいは炭素が酸素と反応して除去され、基板表面でのＳｉＣ形成を効果的に抑制することが可能になる。特に紫外光照射を行うことにより、被処理基板の昇温中にＳｉＣ形成を抑制するために導入する必要がある酸素ガスの分圧を著しく低減することが可能になり、昇温中における、換言すると実質的な成膜工程の開始前におけるシリコン基板表面への酸化膜の形成が効果的に抑制される。その結果、所望の成膜を、ＳｉＣ形成を抑制しつつ、高いスループットで実行することが可能になる。
さらに本発明によれば、最初に被処理基板表面に酸化膜を、紫外光励起した酸素ラジカルにより前記４５０℃以下の基板温度において形成することで、その後の熱処理のために４５０℃を超える温度まで基板温度を昇温してもＳｉＣ形成が抑制でき、膜特性が向上する。また基板と酸化膜との界面が平坦化され、界面特性が向上する。

Claims (33)

  1. 処理容器内において被処理基板表面に所定の処理温度で酸化膜を形成する成膜方法であって、
    前記基板を前記所定の処理温度まで昇温する昇温工程を含み、
    前記昇温工程は前記基板を、前記基板の温度が４５０℃の温度に達する前に、酸素を含む雰囲気中に保持する工程を含み、
    前記昇温工程は、前記所定の温度で酸化膜が形成される前に前記被処理基板表面が、厚さが０．４ｎｍ以下の酸化膜で覆われるように実行されることを特徴とする成膜方法。
  2. さらに前記昇温工程の後、前記基板表面に酸素ガスを励起できるエネルギを照射し、ラジカル酸化膜を形成する成膜工程を含むことを特徴とする請求項１記載の成膜方法。
  3. 前記基板昇温工程は、前記基板表面に酸素ガスを励起できるエネルギを照射する工程を含むことを特徴とする請求項１記載の成膜方法。
  4. 前記エネルギを照射する工程は、紫外光を照射する工程よりなることを特徴とする請求項２記載の成膜方法。
  5. 前記紫外光は１７２ｎｍの波長を有することを特徴とする請求項４記載の成膜方法。
  6. 前記基板は、前記酸素を含む雰囲気中に保持される際、回転されることを特徴とする請求項１記載の成膜方法。
  7. 前記被処理基板はシリコンを主成分として含む半導体基板であることを特徴とする請求項１記載の成膜方法。
  8. 前記酸素を含む雰囲気は、酸素ガスを含むことを特徴とする請求項１記載の成膜方法。
  9. 前記酸素ガスは、分圧で５Ｐａ以上の濃度で含まれることを特徴とする請求項８記載の成膜方法。
  10. 前記酸素を含む雰囲気は、ＮＯガスを含むことを特徴とする請求項１記載の成膜方法。
  11. 前記昇温工程は、酸素分圧と処理時間の積が１９９Ｐａ・ｓｅｃ以下となるように実行されることを特徴とする請求項１記載の成膜方法。
  12. 前記所定の処理温度は、４５０〜７５０°Cの範囲であることを特徴とする請求項１記載の成膜方法。
  13. 前記所定の処理温度は、７００℃以上であることを特徴とする請求項１記載の成膜方法。
  14. 前記昇温工程において前記基板は、前記酸素を含む雰囲気中に第１の圧力において保持され、
    さらに前記昇温工程の後、前記酸化膜を形成する工程の前に、前記基板を第２の、前記第１の圧力より低い圧力で、不活性雰囲気中において保持する工程を含むことを特徴とする請求項１記載の成膜方法。
  15. 前記基板を前記第２の圧力で保持する工程は、前記基板を基板保持台から持ち上げた状態で実行されることを特徴とする請求項１４記載の成膜方法。
  16. 被処理基板表面に酸化膜を形成する工程と、
    前記酸化膜を不活性ガス雰囲気中において熱処理する工程とよりなる成膜方法において、
    前記酸化膜を形成する工程は、
    前記基板表面に酸素を含むガスを供給する工程と、
    前記酸素を含むガスを紫外光により励起し、酸素ラジカルを形成する工程と、
    前記酸素ラジカルにより前記基板表面を酸化する工程とを含み
    前記基板表面を酸化する工程は、４５０℃以下の基板処理温度において実行され、
    前記熱処理工程は、前記基板処理温度よりも高い温度で実行され、
    前記基板表面を酸化する工程は、前記４５０℃以下の基板温度において、前記被処理基板表面が、厚さが０．４ｎｍ以下の酸化膜で覆われるように実行されることを特徴とする成膜方法。
  17. 前記酸化膜の形成工程の後、前記熱処理工程の前に、前記酸化膜をプラズマ窒化処理する工程を含むことを特徴とする請求項１６記載の成膜方法。
  18. 前記熱処理工程の後に、前記酸化膜をプラズマ窒化処理する工程を含むことを特徴とする請求項１６記載の成膜方法。
  19. 前記酸化膜を形成する工程と前記熱処理工程とは、同一の処理容器中において実行されることを特徴とする請求項１６記載の成膜方法。
  20. 前記酸化膜を形成する工程は第１の処理容器中において実行され、前記熱処理工程は第２の処理容器中において実行されることを特徴とする請求項１６記載の成膜方法。
  21. 実行された場合、汎用コンピュータにより基板処理装置を制御し、前記基板処理装置に、その処理容器内において被処理基板表面に所定の処理温度で酸化膜を形成する成膜方法を実行させるプログラムコード手段を含むコンピュータ可読記録媒体であって、
    前記成膜方法は、
    前記基板を前記所定の処理温度まで昇温する昇温工程を含み、
    前記昇温工程は前記基板を、前記基板の温度が４５０℃の温度に達する前に、酸素を含む雰囲気中に保持する工程を含み、
    前記昇温工程は、前記所定の温度で酸化膜が形成される前に前記被処理基板表面が、厚さが０．４ｎｍ以下の酸化膜で覆われるように実行されることを特徴とするコンピュータ可読記録媒体。
  22. さらに前記昇温工程の後、前記基板表面に酸素ガスを励起できるエネルギを照射し、ラジカル酸化膜を形成する成膜工程を含むことを特徴とする請求項２１記載のコンピュータ可読記録媒体。
  23. 前記基板は、前記酸素を含む雰囲気中に保持される際、回転されることを特徴とする請求項２１記載のコンピュータ可読記録媒体。
  24. 前記昇温工程は、酸素分圧と処理時間の積が１９９Ｐａ・ｓｅｃ以下となるように実行されることを特徴とする請求項２１記載のコンピュータ可読記録媒体。
  25. 前記所定の処理温度は、４５０〜７５０°Cの範囲であることを特徴とする請求項２１記載のコンピュータ可読記録媒体。
  26. 前記所定の処理温度は、７００℃以上であることを特徴とする請求項２１記載のコンピュータ可読記録媒体。
  27. 前記昇温工程において前記基板は、前記酸素を含む雰囲気中に第１の圧力において保持され、
    さらに前記昇温工程の後、前記酸化膜を形成する工程の前に、前記基板を第２の、前記第１の圧力より低い圧力で、不活性雰囲気中において保持する工程を含むことを特徴とする請求項２１記載のコンピュータ可読記録媒体。
  28. 前記基板を前記第２の圧力で保持する工程は、前記基板を基板保持台から持ち上げた状態で実行されることを特徴とする請求項２７記載のコンピュータ可読記録媒体。
  29. 実行された場合、汎用コンピュータにより基板処理装置を制御し、前記基板処理装置に成膜方法を実行させるプログラムコード手段を含むコンピュータ可読記録媒体であって、
    前記成膜方法は、
    被処理基板表面に酸化膜を形成する工程と、
    前記酸化膜を不活性ガス雰囲気中において熱処理する工程とよりなる成膜方法において、
    前記酸化膜を形成する工程は、
    前記基板表面に酸素を含むガスを供給する工程と、
    前記酸素を含むガスを紫外光により励起し、酸素ラジカルを形成する工程と、
    前記酸素ラジカルにより前記基板表面を酸化する工程とを含み
    前記基板表面を酸化する工程は、４５０℃以下の基板処理温度において実行され、
    前記熱処理工程は、前記基板処理温度よりも高い温度で実行され、
    前記基板表面を酸化する工程は、前記４５０℃以下の基板温度において、前記被処理基板表面が、厚さが０．４ｎｍ以下の酸化膜で覆われるように実行されることを特徴とするコンピュータ可読記録媒体。
  30. 前記酸化膜の形成工程の後、前記熱処理工程の前に、前記酸化膜をプラズマ窒化処理する工程を含むことを特徴とする請求項２９記載のコンピュータ可読記録媒体。
  31. 前記熱処理工程の後に、前記酸化膜をプラズマ窒化処理する工程を含むことを特徴とする請求項２９記載のコンピュータ可読記録媒体。
  32. 前記酸化膜を形成する工程と前記熱処理工程とは、同一の処理容器中において実行されることを特徴とする請求項２９記載のコンピュータ可読記録媒体。
  33. 前記酸化膜を形成する工程は第１の処理容器中において実行され、前記熱処理工程は第２の処理容器中において実行されることを特徴とする請求項２９記載のコンピュータ可読記録媒体。
JP2005516343A 2003-12-18 2004-12-16 成膜方法およびコンピュータ可読記録媒体 Expired - Fee Related JP4647499B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003421481 2003-12-18
JP2003421481 2003-12-18
PCT/JP2004/018827 WO2005059988A1 (ja) 2003-12-18 2004-12-16 成膜方法

Publications (2)

Publication Number Publication Date
JPWO2005059988A1 JPWO2005059988A1 (ja) 2007-12-13
JP4647499B2 true JP4647499B2 (ja) 2011-03-09

Family

ID=34697281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005516343A Expired - Fee Related JP4647499B2 (ja) 2003-12-18 2004-12-16 成膜方法およびコンピュータ可読記録媒体

Country Status (5)

Country Link
US (1) US7754293B2 (ja)
JP (1) JP4647499B2 (ja)
KR (1) KR100810777B1 (ja)
CN (1) CN100485885C (ja)
WO (1) WO2005059988A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168548B2 (en) * 2006-09-29 2012-05-01 Tokyo Electron Limited UV-assisted dielectric formation for devices with strained germanium-containing layers
JPWO2008081724A1 (ja) * 2006-12-28 2010-04-30 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
EP2058844A1 (en) * 2007-10-30 2009-05-13 Interuniversitair Microelektronica Centrum (IMEC) Method of forming a semiconductor device
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
WO2011156560A1 (en) * 2010-06-11 2011-12-15 Amtech Systems, Inc. Solar cell silicon wafer process
JP2012054475A (ja) * 2010-09-02 2012-03-15 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP7278111B2 (ja) * 2019-03-08 2023-05-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153489A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法
JP2002100627A (ja) * 2000-07-21 2002-04-05 Tokyo Electron Ltd 半導体装置の製造方法、基板処理装置および基板処理システム
JP2003218082A (ja) * 2002-01-23 2003-07-31 Tokyo Electron Ltd 基板処理方法および装置、半導体装置の製造装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028135A (en) * 1976-04-22 1977-06-07 The United States Of America As Represented By The Secretary Of The Army Method of cleaning surfaces by irradiation with ultraviolet light
JPS58158914A (ja) * 1982-03-16 1983-09-21 Semiconductor Res Found 半導体製造装置
US4702936A (en) * 1984-09-20 1987-10-27 Applied Materials Japan, Inc. Gas-phase growth process
US4839145A (en) * 1986-08-27 1989-06-13 Massachusetts Institute Of Technology Chemical vapor deposition reactor
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPH02303131A (ja) * 1989-05-18 1990-12-17 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
JPH11162970A (ja) 1997-11-25 1999-06-18 Sony Corp 酸化膜の形成方法
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine
JP4713752B2 (ja) 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP4369091B2 (ja) * 2001-07-18 2009-11-18 東京エレクトロン株式会社 基板処理方法
KR100641762B1 (ko) 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법
JP2004253777A (ja) 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153489A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法
JP2002100627A (ja) * 2000-07-21 2002-04-05 Tokyo Electron Ltd 半導体装置の製造方法、基板処理装置および基板処理システム
JP2003218082A (ja) * 2002-01-23 2003-07-31 Tokyo Electron Ltd 基板処理方法および装置、半導体装置の製造装置

Also Published As

Publication number Publication date
KR100810777B1 (ko) 2008-03-06
CN1856869A (zh) 2006-11-01
US7754293B2 (en) 2010-07-13
JPWO2005059988A1 (ja) 2007-12-13
CN100485885C (zh) 2009-05-06
KR20060105779A (ko) 2006-10-11
US20060234515A1 (en) 2006-10-19
WO2005059988A1 (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
US7754293B2 (en) Film forming method
JP3778432B2 (ja) 基板処理方法および装置、半導体装置の製造装置
KR101005953B1 (ko) 절연막 형성 방법
US6927112B2 (en) Radical processing of a sub-nanometer insulation film
JP3594947B2 (ja) 絶縁膜の形成方法、半導体装置の製造方法、基板処理装置
KR101444765B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6721695B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP5166297B2 (ja) 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
JP4268429B2 (ja) 基板処理装置および基板処理方法
JP4965849B2 (ja) 絶縁膜形成方法およびコンピュータ記録媒体
WO2010038654A1 (ja) シリコン酸化膜の形成方法及び装置
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP2012079785A (ja) 絶縁膜の改質方法
CN112740376A (zh) 半导体装置的制造方法、基板处理装置和程序
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP3770870B2 (ja) 基板処理方法
JP2011066187A (ja) 成膜方法及び処理システム
JP4078370B2 (ja) 基板処理装置
WO2019053925A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP4088275B2 (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees