CN100485885C - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
CN100485885C
CN100485885C CNB2004800273516A CN200480027351A CN100485885C CN 100485885 C CN100485885 C CN 100485885C CN B2004800273516 A CNB2004800273516 A CN B2004800273516A CN 200480027351 A CN200480027351 A CN 200480027351A CN 100485885 C CN100485885 C CN 100485885C
Authority
CN
China
Prior art keywords
film
substrate
mentioned
oxygen
build method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800273516A
Other languages
English (en)
Other versions
CN1856869A (zh
Inventor
青山真太郎
井下田真信
山崎和良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1856869A publication Critical patent/CN1856869A/zh
Application granted granted Critical
Publication of CN100485885C publication Critical patent/CN100485885C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种在处理容器内、在规定的处理温度下、在被处理基板表面形成氧化膜的成膜方法，其包括将上述基板升温至上述规定的处理温度的升温工序，上述升温工序包括在上述基板的温度达到450℃的温度之前、将上述基板保持在含氧的气氛中的工序。

Description

成膜方法
技术领域
本发明通常涉及一种适用于半导体装置、特别是超微细化高速半导体装置的制造的绝缘膜的成膜方法。
在目前的超高速半导体装置中，随着微细化工艺的进步，0.1μm以下的栅极长度正在成为可能。通常，在微细化的同时，半导体装置的动作速度提高，但是，在这样非常微细化的半导体装置中，伴随着因微细化而引起的栅极长度的缩短，需要按照比例定律减少栅极绝缘膜的膜厚。
背景技术
但是，栅极长度为0.1μm以下时，使用现有的热氧化膜时，栅极绝缘膜的厚度也需要设定为1～2nm或其以下，但是在这样非常薄的栅极绝缘膜中，隧道电流增大，其结果是，无法回避栅极漏电流增大的问题。
由于这种情况，相对介电常数远远大于现有的热氧化膜的相对介电常数，因此，已有人提出了将即使实际的膜厚很大、换算成SiO2膜时的膜厚也很小的Ta2O5、Al2O3、ZrO2、HfO2以及ZrSiO4或HfSiO4那样的高电介质(所谓的high—K)材料应用于栅极绝缘膜的方案。通过使用这种高电介质材料，栅极长度为0.1μm以下时，即使在非常短的超高速半导体装置中，也可以使用2～3nm左右的物理膜厚的栅极绝缘膜，可以抑制因隧道效应所导致的栅极漏电流。
利用这种高电介质材料形成栅极绝缘膜时，在硅基板表面和栅极绝缘膜之间，优选形成膜厚0.4nm左右的氧化硅膜或氮氧化硅膜作为界面膜。例如，参照WO03/049173号公报。在该WO03/049173号公报记载的技术中，可以在450℃以下的低温下、在硅基板表面形成高品质绝缘膜，形成氧化硅膜时膜厚为0.4nm左右，形成氮氧化硅膜时膜厚为0.5nm左右。
这样，通过使用上述WO03/049173号公报记载的技术，在450℃以下的低温下，可以在硅基板表面形成高品质的氧化硅膜或氮化硅膜，但是，另一方面，存在想要通过在高于上述450℃的温度、例如650～750℃左右的温度下实施成膜处理以得到更高品质的氧化硅膜或氮化膜的期望。
但是，象这样要在超过450℃的温度下形成膜厚为0.4～0.5nm的氧化膜或氮氧化膜时，会产生如下说明的种种问题。
目前，将硅基板作为被处理基板导入成膜装置的处理容器中时，在直至达到规定的处理温度的期间，在处理容器中将被处理基板保持在氧气氛中进行。这是为了避免在超低氧分压气氛中保持被处理基板时产生的残留在气氛中的极微量的氧与基板表面的硅反应形成挥发性的SiO、由于因SiO的挥发引起的蚀刻而导致被处理基板表面产生凹凸的问题(M.Offenberg，J.Vac.Sci.Technol.A9，pp.1058，1991)。
但是，这样在成膜初期的升温工序中使用氧化气氛时，如果要在能够进行热氧化处理的900℃左右的温度下进行成膜，则在开始期望的成膜时刻，会产生在基板表面上已经形成达到1nm的氧化膜的问题。特别在形成栅极绝缘膜时，这种增膜将增大栅极绝缘膜的薄膜化极限，加强对于因微细化而产生的栅极长度缩短及与此相伴的半导体装置的动作速度提高的制约。特别在使用这样形成的绝缘膜作为界面膜、在其上形成高电介质膜从而形成高电介质栅极绝缘膜时，这种界面膜的增膜与通过使用高电介质膜而得到的氧化膜换算膜厚的降低效果相抵。
另外，以不形成这样的氧化膜的方式、在非氧化气氛中进行初期升温工序时，除了前面说明的凹凸的问题以外，已知还有附着在硅基板表面的大气中的有机物随着温度的升高而与基板表面的硅进行反应而形成SiC的问题。例如，参照WO03/063220号公报和Kawase，et al.，Technical Report of IEICE，SDM2002—189，(2002—10)。在后一篇文献(Kawase et al.)中已报导，SiC的形成，在以氢为终端的硅基板表面、在基板温度超过450℃时开始进行。该450℃的温度，与以硅基板表面为终端的氢从基板表面脱离的温度一致。
在这样形成有SiC的基板表面上形成氧化膜等绝缘膜时，由于SiC的带隙小，产生隧道漏电流，绝缘膜的漏电流显著增加。
与此相对，在前一篇文献(WO03/063220号公报)中，记载有利用波长为172nm的紫外光将硅基板表面活化、在该状态下通入氮气等惰性气体、由此除去基板表面的有机物的前处理工序。在实施了这种前处理工序的硅基板中，因为抑制硅原子移动的SiC被除去，所以硅原子可以自由移动，通过900℃左右的热处理，可实现能够观察到硅原子层呈平原状程度的非常平坦的基板表面。
这种情况下，希望有可以通过简单的处理，在能够生成SiC的450℃以上的温度下，不产生增膜、不在基板表面形成SiC、而且不在基板表面产生凹凸、高生产能力地形成高品质氧化硅膜或氮氧化硅膜的成膜方法。
发明内容
因此，本发明总的目的在于提供一种解决上述问题的新的有用的成膜方法。
本发明的更具体的目的在于提供一种可以在450℃以上的基板温度下，通过简单的处理，不产生增膜、不在基板表面形成SiC、而且不在基板表面产生凹凸、高生产能力地形成高品质氧化硅膜或氮氧化硅膜的成膜方法。
本发明的另一个目的在于提供一种在被处理基板向450℃以上的温度升温的工序中，不产生增膜、并且可以抑制SiC形成的基板处理方法。
另外，本发明的另一个目的在于提供一种可以在硅基板上形成的绝缘膜中提高膜质和绝缘膜/硅基板界面特性的基板处理方法。
专利文献1：WO03/049173号公报
专利文献2：WO03/063220号公报
专利文献3：WO02/054473号公报
专利文献4：特开平9—153489号公报
专利文献5：特开平11—162970号公报
专利文献6：特开2000—294550号公报
非专利文献1：M.Offenberg，J.Vac.Sci.Technol.A9，pp.1058，1991
非专利文献2：Kawase，et al.，Technical Report of IEICE，SDM2002—189，(2002—10)
非专利文献3：S.R.Kasi，et al.，J.Vac.Sci.Technol.A10(4)，Jul/Aug1982，pp.795
非专利文献4：K.Takahashi，et al.，Jpn.J.Appl.Phys.41，L223，2002
本发明通过下述成膜方法实现上述目的。
一种成膜方法，在处理容器内，在规定的处理温度下，在被处理基板表面形成氧化膜，其特征在于：
包括将上述基板升温至上述规定的处理温度的升温工序，
上述升温工序包括在上述基板的温度达到450℃之前、将上述基板保持在含氧的气氛中的工序。
本发明通过下述成膜方法实现上述目的。
一种成膜方法，包括在被处理基板表面形成氧化膜的工序和在惰性气体气氛中对上述氧化膜进行热处理的工序，其特征在于：
上述形成氧化膜的工序包括：
向上述基板表面供给含氧的气体的工序；
利用紫外光激发上述含氧的气体从而形成氧自由基的工序；和
利用上述氧自由基将上述基板表面氧化的工序；
上述将基板表面氧化的工序，在450℃以下的基板处理温度下实施，
上述热处理工序，在比上述基板处理温度更高的温度下实施。
发明效果
根据本发明，通过在含氧的气氛中实施被处理基板的升温时进行紫外光照射，基板温度超过450℃，以基板表面为终端的氢脱离，基板表面被活化，此时，基板表面迅速地被氧原子覆盖，残留于基板表面的有机物或碳与氧进行反应而被除去，能够有效地抑制基板表面的SiC形成。特别是，由于通过进行紫外光照射可抑制在被处理基板的升温过程中形成SiC，所以可以显著地降低需要导入的氧气的分压，在升温过程中，换句话说，在实质的成膜工序开始前，可有效地抑制氧化膜在硅基板表面的形成。其结果是，既可以抑制SiC形成，又能以高生产能力实施所期望的成膜。
而且，根据本发明，首先利用紫外光激发的氧自由基在上述450℃以下的基板温度下、在被处理基板表面形成氧化膜，由此，即使为了进行其后的热处理而将基板温度升温直到超过450℃的温度，也可以抑制SiC形成，膜特性提高。另外，基板和氧化膜的界面变得平坦，界面特性提高。
附图说明
图1是表示本发明中使用的基板处理装置的结构图。
图2是表示使用图1的基板处理装置实施的UV—O2处理的示意图。
图3是表示在图2的UV—O2处理中出现的氧化膜成长的停顿现象的图。
图4A是表示图2的UV—O2处理时的硅基板表面附近的情形的图。
图4B是表示图2的UV—O2处理时的硅基板表面附近的情形的其它的图。
图5是表示由图2的UV—O2处理导致的氧化膜成长情形的图。
图6是表示使用图1的基板处理装置实施的RF—N2处理的示意图。
图7是表示本发明第一实施例的成膜方法的流程图。
图8是表示本发明实施例的图。
图9是表示本发明实施例的其它的图。
图10是表示本发明实施例的其它的图。
图11是表示本发明实施例的其它的图。
图12是表示本发明实施例的其它的图。
图13是表示本发明实施例的其它的图。
图14是表示本发明实施例的其它的图。
图15是表示本发明实施例的其它的图。
图16是表示本发明实施例的其它的图。
图17是表示本发明实施例的其它的图。
图18是表示本发明实施例的其它的图。
图19是表示本发明实施例的其它的图。
图20是表示本发明实施例的其它的图。
图21是表示本发明实施例的其它的图。
图22是表示归纳本发明实施例的结果的图。
图23是表示归纳本发明实施例的结果的其它的图。
图24是表示本发明第二实施例的成膜方法的流程图。
图25A是表示图24的变形例的成膜方法的流程图。
图25B是表示图24的变形例的成膜方法的流程图。
图26是表示成为本发明基础的实验的图。
图27是表示成为本发明基础的实验的其它的图。
图28是表示成为本发明基础的实验的其它的图。
图29是表示成为本发明基础的实验的其它的图。
图30是表示成为本发明基础的实验的其它的图。
图31是表示成为本发明基础的实验的其它的图。
图32A是表示本发明效果的图。
图32B是表示本发明效果的其它的图。
图33是表示本发明第二实施例的效果的图。
图34是说明与图33的效果对应的原理的图。
图35是表示本发明效果的其它的图。
图36是表示本发明第二实施例的一个变形例的基板处理***的结构图。
图37是表示图36的基板处理***的变形例的图。
图38是表示图36的基板处理***的另一个变形例的图。
图39A是表示本发明第三实施例的基板处理***的结构图。
图39B是表示图39A的基板处理***中使用的控制装置的结构图。
符号说明：20基板处理装置，21处理容器，21A排气口，21B处理空间，21C基板搬入·搬出室，21G石英内衬，21c、22b、22c吹扫管路，21D气体喷嘴，22基板保持台，22A加热器，22B磁密封槽，22C基板旋转机构，23A、23C、23D、24A、24C、29A、29C、29D阀门，23B、29B涡轮分子泵，24干式泵，25紫外光源，25A光学窗，26远程等离子体源，27基板搬送单元，27A闸阀，28磁密封。
具体实施方式
[装置]
首先，说明本发明中使用的基板处理装置20。
图1表示本发明中使用的基板处理装置20的结构。
参照图1，基板处理装置20具有容纳基板保持台22并与上述基板保持台22一起划分出处理空间21B的处理容器21，该基板保持台22具有加热器22A并设置成在处理位置和基板搬入·搬出位置之间上下自由移动，上述基板保持台22通过驱动机构22C转动。此外，上述基板处理容器21的内壁面被由石英玻璃制成的内衬21G覆盖，由此，将来自露出金属面的被处理基板的金属污染抑制在1×1010原子/cm2以下的水平。
另外，在上述基板保持台22和驱动机构22C的结合部形成有磁密封28，磁密封28将保持为真空环境的磁密封室22B和形成于大气环境中的驱动机构22C分离。因为磁密封28是液体，所以上述基板保持台22保持成自由转动。
在图示的状态下，上述基板保持台22位于处理位置，在下侧形成有用于搬入·搬出被处理基板的搬入·搬出室21C。上述处理容器21通过闸阀27A与基板搬送单元27连接，在上述基板保持台22在搬入·搬出室21C中下降的状态下，被处理基板W经由上述闸阀27A从基板搬送单元27被搬送到基板保持台22上，并且处理完成的基板W经由上述闸阀27A从基板保持台22被搬送到基板搬送单元27。
在图1的基板处理装置20中，在上述处理容器21的靠近闸阀27A的部分形成有排气口21A，涡轮分子泵23B通过阀门23A和APC(自动压力控制装置)24B与上述排气口21A连接。上述涡轮分子泵23B还通过阀门23C与泵24连接，该泵24由干式泵和机械增压泵结合而构成，通过驱动上述涡轮分子泵23B和干式泵24，可以将上述处理空间21B的压力减压至1.33×10-1～1.33×10-4pa(10-3～10-6Torr)。
另一方面，上述排气口21A通过阀门24A和APC24B直接与泵24连接，通过将上述阀门24A打开，由上述泵24将上述处理空间减压至1.33Pa～1.33kPa(0.01～10Torr)的压力。
在上述处理容器21中，在隔着被处理基板W与上述排气口21A相对向的一侧设置有供给氧气的处理气体供给喷嘴21D，供给到上述处理气体供给喷嘴21D的氧气，沿着上述被处理基板W的表面在上述处理空间21B中流动，从上述排气口21A排出。
为了将这样从上述处理气体供给喷嘴21D供给的处理气体活化、生成氧自由基，在图1的基板处理装置20中，在上述处理容器21上，与上述处理气体供给喷嘴21D和被处理基板W之间的区域相对应，设置具有石英窗25A的紫外光源25。即，通过驱动上述紫外光源25向处理容器21内照射紫外光，从上述处理气体供给喷嘴21D导入到处理空间21B的氧气被活化，其结果是，所形成的氧自由基沿着上述被处理基板W的表面流动。由此，氧自由基与硅进行反应，发生氧化，可以在上述被处理基板W的表面形成膜厚为1nm以下的特别是相当于2～3原子层厚度的约0.4nm膜厚的自由基氧化膜。
另外，在上述处理容器21中，在相对于上述被处理基板W、与排气口21A相对向的一侧形成有远程等离子体源26。于是，将氮气与Ar等惰性气体一起供给至上述远程等离子体源26中，利用等离子体将它们活化，由此，可以形成氮自由基。这样形成的氮自由基沿着上述被处理基板W的表面流动，将基板表面氮化。此外，通过向远程等离子体源26中导入氧而取代氮，也可以将基板表面氧化。
在图1的基板处理装置20中，还设置有利用氮气对上述搬入·搬出室21C进行吹扫的吹扫管路21c，还设置有利用氮气对上述磁密封室22B进行吹扫的吹扫管路22b及其排气管路22c。
更详细地说明，涡轮分子泵29B通过阀门29A与上述排气管路22c连接，上述涡轮分子泵29B通过阀门29C与泵24连接。另外，上述排气管路22c通过阀门29D直接与泵24连接，由此，可以使磁密封室22B保持为各种压力。
上述搬入·搬出室21C内由泵24通过阀门24C排气，或由涡轮分子泵23B通过阀门23D排气。为了避免在上述处理空间21B中产生污染，上述搬入·搬出室21C被维持成比处理空间21B低的压力，而且上述磁密封室22B通过差动排气、被维持成比上述搬入·搬出室21C更低的压力。
以下，对使用图3的基板处理装置20进行的被处理基板W表面的紫外光自由基氧化处理以及其后进行的远程等离子体自由基氮化处理进行说明。
紫外光自由基氧化(UV—O 2 )处理
图2是分别表示使用图1的基板处理装置20进行被处理基板W的自由基氧化时的侧面图。
参照图2，氧气被从处理气体供给喷嘴21D供给到上述处理空间21B中，沿着被处理基板W的表面流动后，通过排气口21A、APC23D、涡轮分子泵23B和泵24进行排气。通过使用涡轮分子泵23B和APC23D，上述处理空间21B的到达真空度被设定为氧自由基对基板W进行氧化所必须的10-3～10-6Torr的范围。
与此同时，优选通过驱动产生172nm波长的紫外光的紫外光源25，在这样形成的氧气流中形成氧自由基。所形成的氧自由基沿着上述被处理基板W的表面流动时，将转动着的基板表面氧化。通过被处理基板W的这样由紫外光激发氧自由基进行的氧化(以下称为UV—O2处理)，可以在硅基板表面上优质地稳定地再现性良好地形成膜厚为1nm以下的非常薄的氧化膜，特别是膜厚相当于2～3原子层的约0.4nm的氧化膜。
图3概略地表示在图1的基板处理装置中，利用图2的工序在硅基板W上形成氧化硅膜时，所形成的氧化膜的膜厚、即氧化膜成长与处理时间的关系。
如图3所示，可以看出，氧化膜的膜厚在成长开始后、达到约0.4nm膜厚的时刻停顿(膜成长停顿的状态)，经过一定的停顿时间后，重新开始急剧地成长。
图3的关系意味着，在硅基板表面的氧化处理中，通过利用上述的停顿现象，可以稳定地形成膜厚为0.4nm左右的非常薄的氧化膜。而且，由于该停顿时间持续一定时间，所以可知，所形成的氧化膜具有均匀的厚度。即，利用图2的工序，可以膜厚均匀地在硅基板上形成厚度约0.4nm的氧化膜。在此，上述0.4nm的膜厚是利用XPS法求得的，相当于硅原子为2～3原子层的厚度。
图4A、4B概略地表示在该硅基板上的薄氧化膜的形成过程。应该注意，在这些图中，将硅(100)基板上的结构极其简单化了。
参照图4A，在硅基板表面，每1个硅原子结合2个氧原子，形成1原子层的氧层。在该代表性的状态下，基板表面的硅原子由基板内部的2个硅原子和基板表面的2个氧原子配位，形成低价氧化物(Si2+)。
与此相对，在图4B的状态下，氧化硅膜中的硅原子由4个氧原子配位，成为稳定的Si4+的状态。其理由可认为，在图4A的状态下，氧化迅速进行，变成图4B的状态、氧化停顿。图4B的状态中的氧化膜的厚度约为0.4nm，这与在图3中观测到的停顿状态下的氧化膜厚相当一致。
可以认为，这种在膜厚为0.4nm为氧化膜厚的停顿现象，不只限于图2的UV—O2自由基氧化处理，只要是可以精度高地形成同样薄的氧化膜的氧化膜形成方法，都可看到同样的现象。
若从图4B的状态再继续氧化，则氧化膜的厚度将再次增大。
图3中说明的氧化膜成长在约0.4nm时膜成长减速乃至停顿的现象所产生的结果是，如图5(A)所示，在硅基板41上形成的氧化膜42上，即使最初膜厚有变化乃至存在凹凸，氧化膜成长时膜厚的增大也会如图5(B)所示那样在0.4nm附近停顿，因此，在停顿期间内，氧化膜继续成长，由此，可以得到图5(C)所示的非常平坦的膜厚均匀的氧化膜42。
远程等离子体白由基氮化(RF—N2)处理
图6是表示使用图1的基板处理装置20进行被处理基板W的自由基氮化(RF—N2处理)时的侧面图。
参照图6，在上述基板处理装置20中，使用环形远程等离子体源作为上述远程等离子体自由基源26，向上述远程等离子体自由基源中供给Ar气和氮气，通过以数百kHz的频率高频激发等离子体，形成氮自由基。所形成的氮自由基沿着上述被处理基板W的表面流动，通过上述排气口21A和泵24排出。其结果是，上述处理空间21B被设定为适于基板W的自由基氮化的1.33Pa～1.33kPa(0.01～10Torr)的范围的处理压力。特别优选使用6.65～133Pa(0.05～1.0Torr)的压力范围。这样形成的氮自由基沿着上述被处理基板W的表面流动时，将被处理基板W的表面氮化。
通过使用图1的基板处理装置20，利用上述UV—O2处理在上述被处理基板W的表面上形成非常薄的氧化膜，然后，根据需要，可以利用上述RF—N2处理进一步将上述氧化膜表面氮化。
在图6的氮化工序中，在先于氮化处理的吹扫工序中，通过上述阀门23A和23C打开、阀门24A关闭，上述处理空间21B的压力被减压至1.33×10-1～1.33×10-4pa的压力，处理空间21B中残留的氧和水分被吹扫干净。在其后的氮化处理中，阀门23A和23C被关闭，涡轮分子泵23B不包含在处理空间21B的排气通路中。这样，在图6的氮化工序中，由于在上述1.33Pa～1.33kPa(0.01～10Torr)的处理压力下进行处理，所以，上述减压至1.33×10-1～1.33×10-4pa的减压工序中残留在处理容器内的氧或水分，在处理时被氮气置换，在图6的氮化工序中，不会产生因氧化导致的增膜。
实施例
这样，通过使用图1的基板处理装置20，可以在450℃以下的低温下、在硅基板表面形成高品质的氧化硅膜、氮化硅膜或氮氧化硅膜，但是，如前所述，存在想要通过在更高的基板温度下进行上述UV—O2处理或上述RF—N2处理而得到更高品质的氧化硅膜或氮化膜的期望。
以下，说明对应于这种期望的本发明的优选实施例。
[第一实施例]
图7是表示本发明第一实施例中的成膜处理的流程图。
参照图7，在本实施例中，在工序11中，将硅基板导入到图1的基板处理装置20的处理容器21中；在工序12中，将该基板升温至450℃以上、例如650～750℃左右的处理温度；在工序13中，在上述处理温度下实施上述UV—O2处理，在上述硅基板表面形成高品质的氧化硅膜(自由基氧化膜)。进而，根据需要，在工序14中，通过进行RF—N2处理，将上述氧化硅膜转化成氮氧化膜。
作为图7的升温工序12，图8表示目前使用的升温方案之一。
参照图8，将用DHF(稀氟酸)洗净后形成洁净表面的直径30cm的硅基板导入到上述处理容器21中作为被处理基板W，在665Pa(5Torr)的压力下、以3000SCCM的流量供给氮气，在该状态下，在保持在750℃的基板保持台22上将上述硅基板保持30秒(Recover 1：恢复1)。在此期间，上述被处理基板W升温至上述规定的处理温度(升温方案)。
上述升温方案后，实施将被处理基板W的弯曲消除的弯曲恢复方案。该弯曲恢复方案，与上述升温方案和以下要说明的Pre—UVO2方案一起，构成在图7的工序13的UV—O2处理之前进行的升温工序12的基板调整方案。
更具体地说，首先，将上述氮气流量设定为3000～100SCCM，驱动设置在上述基板保持台22上的升降杆，将基板W从基板保持台22上升起(Pin—Up)，再利用上述涡轮分子泵23B花10秒时间将上述处理容器21内部的处理空间21B减压至0.798Pa(0.006Torr)的压力。进而，一边以100SCCM的流量向上述处理空间21B中供给氮气、维持上述0.798Pa的压力，一边将该状态保持60秒，由此，消除上述基板W的弯曲(Recover2：恢复2)。
然后，停止氮气的供给，使上述升降杆下降(Pin—Down)，将消除了弯曲的基板W保持在基板保持台22上。进而，在该状态下，在氮气供给停止的同时或在其后，以450SCCM的流量向上述处理容器21中导入氧气10秒，将处理空间21B的压力设定为13.3Pa(0.1Torr)，进行照射紫外光的pre—UVO2处理(紫外光照射并非必须)，为开始前面说明的工序13中的UV—O2处理作准备。此外，在接下来的实验中，基板保持台22的保持温度和用带热电偶基板测定的基板温度之间有50℃的差，实际的基板处理温度，此时为700℃左右。该pre—UVO2处理的结果是，处理容器内的氮气被氧气取代，同时，为UV—O2处理准备的氧气进行提前送气，上述UV—O2处理时的氧流量稳定。
图9表示对于按照上述图8的方案升温的硅基板求得的Cls(碳1s轨道)的XPS(X—ray photoelectron spectroscopy：X射线光电子谱)谱。其中，图9(A)表示基板中心部的XPS谱，图9(B)表示基板周边部的XPS谱。
参照图9可知，碳1s轨道的XPS谱在285eV附近有峰，可以认为该碳主要源自从环境气体吸附到基板表面的有机物。在该峰的附近、稍低能量一侧存在SiC的峰，特别是，在图9(B)的关于基板周边部的数据中，在谱中观测到源自吸附的有机物分子的实质上是SiC的峰。
图9的结果意味着，进行这样的升温方案时，在硅基板的尤其是周边部，容易形成因有机物而导致的SiC，成为杂质。这与现有的WO03/063220或Kawase等的报告是一致的。
图10表示本发明实施例的升温方案。
参照图10，将用DHF(稀氟酸)洗净、使形成洁净表面的直径30cm的硅基板导入到上述处理容器21中作为被处理基板W，在665Pa(5Torr)的压力下，分别以2000SCCM的流量供给氮气、以1000SCCM的流量供给氧气，在该状态下，在保持在例如750℃的基板保持台22上、将上述基板W保持30秒(Recover1：恢复1)。在此期间，上述被处理基板W升温至上述规定的处理温度(升温方案)。在该恢复1工序中，将被处理基板保持在氧气氛中直到升温至450℃很重要，而且在硅基板表面形成厚度0.4nm以下的非常薄的氧化膜很重要。通过在以硅基板表面为终端的氢脱离之前形成这样的氧化膜，碳与Si的接触被阻止。
上述升温方案之后，在本实施例中，也可实施将在上述升温方案中上述基板W产生的弯曲进行恢复的弯曲恢复方案。该弯曲恢复方案与上述升温方案和以下要说明的Pre—UVO2方案一起，构成在图7的工序13的UV—O2处理之前进行的升温工序12的基板调整方案。
更具体地说，首先，驱动设置在上述基板保持台22上的升降杆、将基板W从基板保持台22上升起(Pin—Up)，同时停止供给上述氮气，将氧气的流量降低至100SCCM。再利用上述涡轮分子泵23B花10秒时间将上述处理容器21内部的处理空间21B减压至0.798Pa(0.006Torr)的压力。进而，一边以100SCCM的流量向上述处理空间21B供给氧气、维持上述0.798Pa的压力，一边保持该状态60秒，由此，上述基板的弯曲消除(Recover2：恢复2)。
然后，使上述升降杆下降(Pin—Down)，将弯曲被消除的基板W保持在基板保持台22上。进而，在该状态下，花10秒使氧气流量增加至450SCCM，将上述处理空间21B的压力设定为13.3Pa(0.1Torr)，通过照射紫外光，进行pre—UVO2处理工序(紫外光照射并非必须)，为开始先前说明的工序13中的UV—O2处理作准备。如先前已说明的那样，该pre—UVO2处理的结果，处理容器内的氮气被氧气取代，同时，UV—O2处理中具有的氧气进行提前送气，上述UV—O2处理时的氧流量稳定。
图11表示对于按照上述图10的方案升温的硅基板求得的C1s(碳1s轨道)的XPS谱。其中，图11(A)表示基板中心部的谱，图11(B)表示基板周边部的谱。
参照图11可知，在按照这样的升温方案升温的硅基板中，基板中心部和基板周边部均观测不到SiC的峰。
图12表示本发明实施例的其它的升温方案。
参照图12，将用DHF(稀氟酸)洗净、形成清洁表面的直径30cm的硅基板导入到上述处理容器21中作为被处理基板W，利用上述涡轮分子泵23B将上述处理空间21B的压力设定为7.98Pa(0.06Torr)。
进而，一边使上述被处理基板W转动，一边在上述7.98Pa的压力下、以1000SCCM的流量供给氧气，在该状态下将上述被处理基板W保持25秒(Recover1：恢复1)。进而，使上述基板W的旋转停止(Rstop)，停止上述氧气的供给，使氮气流量逐渐增加至3000SCCM，用15秒将上述处理空间的处理压力设定为665Pa(5.0Torr)。在此期间，上述被处理基板W升温至上述规定的处理温度(升温方案)。
上述升温步骤之后，进入将上述升温工序中产生的被处理基板W的弯曲进行恢复的弯曲恢复方案。
更具体地说，在上述升温步骤结束的阶段，使升降杆上升(PinUp)、将上述基板W从基板保持台22上升起，由此，开始上述弯曲恢复方案。该弯曲恢复方案与上述升温方案和以下要说明的Pre—UVO2方案一起，构成在图7的工序13的UV—O2处理之前进行的升温工序12的基板调整方案。
使上述升降杆上升后，将上述氮气的流量减少至100SCCM，对上述处理空间21B中残留的氧气进行吹扫，再利用上述涡轮分子泵23B对上述处理空间21B进行排气，花10秒将上述处理空间21B的处理压力设定为0.798Pa(0.006Torr)(Recover2：恢复2)。
通过将上述恢复2的状态持续70秒，消除上述基板W的弯曲，然后，再使升降杆下降(PinDown)，进而，通过隔断氮气的供给、以450SCCM的流量供给氧气，将上述处理空间21B中的处理压力设定为13.3Pa(0.1Torr)，照射紫外光，进行pre—UVO2处理工序(紫外光照射并非必须)，为接下来的UV—O2处理作准备。
图13表示对于按照上述图12的方案升温的硅基板求得的Cls(碳1s轨道)的XPS谱。其中，图13(A)表示基板中心部的谱，图13(B)表示基板周边部的谱。
参照图13可知，在按照这样的升温方案升温的硅基板中，在基板中心部没有观测到SiC的峰，但是在基板周边部形成有SiC。
与此相对，图14表示本发明的实施例中使用的在升温工序中包括驱动图1的紫外光源25的工序的另一个升温方案。
参照图14，将用DHF(稀氟酸)洗净、形成清洁表面的直径30cm的硅基板导入到上述处理容器21中作为被处理基板W，利用上述涡轮分子泵23B将上述处理空间21B的压力设定为7.98Pa(0.06Torr)。
进而，一边使上述被处理基板W转动，一边在上述7.98Pa的压力下、以1000SCCM的流量供给氮气，在该状态下，一边照射波长172nm的紫外光，一边将上述被处理基板W保持25秒。(Recover1：恢复1)。进而，使上述基板W的转动停止(Rstop)，使上述氮气流量逐渐增加至3000SCCM，将上述处理空间的处理压力设定为665Pa(5.0Torr)。在此期间，上述被处理基板W升温至上述规定的处理温度(升温方案)。
上述升温方案之后，进入将上述升温工序中产生的被处理基板W的弯曲进行恢复的弯曲恢复方案。该弯曲恢复方案与上述升温方案和以下要说明的Pre—UVO2方案一起，构成在图7的工序13的UV—O2处理之前进行的升温工序12的基板调整方案。
更具体地说，在上述升温步骤结束后经过15秒后，使升降杆上升(PinUp)，将基板W从基板保持台22上升起，由此，开始上述弯曲恢复步骤。
使上述升降杆上升(PinUp)的同时，将上述氮气的流量减少至100SCCM，再利用上述涡轮分子泵23B对上述处理空间21B进行排气，花10秒将上述处理空间21B的处理压力设定为0.798Pa(0.006Torr)(Recover2：恢复2)。
通过将上述恢复2的状态持续70秒、消除上述基板W的弯曲后，再使升降杆下降(PinDown)，进而，通过隔断氮气的供给、以450SCCM的流量供给氧气，将上述处理空间21B中的处理压力设定为13.3Pa(0.1Torr)，照射紫外光，进行pre—UVO2处理工序(紫外光照射并非必须)，为接下来的UV—O2处理作准备。
图15表示对于按照上述图14的方案升温的硅基板求得的Cls(碳1s轨道)的XPS谱。其中，图15(A)表示基板中心部的谱，图15(B)表示基板周边部的谱。
参照图15可知，根据图14的方案，在基板中心部，SiC的形成被抑制，但是在基板周边部依然形成有SiC。该结果与后面的其它结果一起评价。
图16表示本发明的发明人基于本发明实施例的另一个升温方案。
参照图16，将用DHF(稀氟酸)洗净、形成清洁表面的直径30cm的硅基板导入到上述处理容器21中作为被处理基板W，利用上述涡轮分子泵23B将上述处理空间21B的压力设定为7.98Pa(0.06Torr)。
进而，一边使上述被处理基板W转动，一边在上述7.98Pa的压力下，分别以500SCCM的流量供给氧气、以1000SCCM的流量供给氮气，在该状态下，一边照射波长172nm的紫外光、一边将上述被处理基板W保持25秒。(Recover1：恢复1)。进而，使上述基板W的转动停止(Rstop)，隔断氧气供给，使氮气流量逐渐增加至3000SCCM，将上述处理空间的处理压力设定为665Pa(5.0Torr)。在此期间，上述被处理基板W升温至上述规定的处理温度(升温方案)。
上述升温步骤之后，实施将上述升温步骤中在被处理基板W上产生的弯曲进行消除的弯曲恢复方案。该弯曲恢复方案与上述升温方案和以下要说明的Pre—UVO2方案一起，构成在图7的工序13的UV—O2处理之前进行的升温工序12的基板调整方案。
更具体地说，在上述升温方案结束后经过15秒后，使升降杆上升(PinUp)、将基板W从基板保持台22上升起，由此，开始上述弯曲恢复步骤。该弯曲恢复方案与上述升温方案和以下要说明的Pre—UVO2方案一起，构成在图7的工序13的UV—O2处理之前进行的升温工序12的基板调整方案。
使上述升降杆上升(PinUp)的同时，将上述氮气的流量减少至100SCCM，再利用上述涡轮分子泵23B对上述处理空间21B进行排气，花10秒将上述处理空间21B的处理压力设定为0.798Pa(0.006Torr)(Recover2：恢复2)。
通过将上述恢复2的状态持续70秒从而消除上述基板W的弯曲之后，再使升降杆下降(PinDown)，进而，通过隔断氮气的供给、并以450SCCM的流量供给氧气，将上述处理空间21B中的处理压力设定为13.3Pa(0.1Torr)，进行照射紫外光的pre—UVO2处理工序(紫外光照射并非必须)，为接下来的UV—O2处理作准备。
图17表示对于按照上述图16的方案升温的硅基板求得的C1s(碳1s轨道)的XPS谱。其中，图17(A)表示基板中心部的谱，图17(B)表示基板周边部的谱。
参照图17可知，根据图16的方案，在基板中心部，SiC的形成被抑制，但是在基板周边部依然形成有SiC。该结果与后面的其它结果一起评价。
图18表示本发明的发明人在本发明的实施例中使用的另一个升温方案。
参照图18，将用DHF(稀氟酸)洗净、形成清洁表面的直径30cm的硅基板导入到上述处理容器21中作为被处理基板W，利用上述涡轮分子泵23B将上述处理空间21B的压力设定为7.98Pa(0.06Torr)。
进而，一边使上述被处理基板W转动，一边在上述7.98Pa的压力下、以1000SCCM的流量供给氧气，在该状态下，一边照射波长172nm的紫外光，一边将上述被处理基板W保持25秒(Recover1：恢复1)。该处理在450℃以下的基板温度下进行。进而，使上述基板W的转动停止(Rstop)，隔断上述氧气的供给，逐渐增加地供给氮气，使其流量达到3000SCCM，将上述处理空间的处理压力设定为665Pa(5.0Torr)。在此期间，上述被处理基板W升温至上述规定的处理温度(升温方案)。在该恢复1工序中，在基板升温至450℃温度的期间，在氧气氛中对基板表面进行紫外光照射，由此，在硅基板表面形成厚度为0.4nm以下的非常薄的氧化膜，这一点很重要。这样，通过在以硅基板表面为终端的氢脱离之前、在硅基板表面形成氧化膜，基板表面的碳与Si的接触被阻止。
上述升温方案之后，实施将上述升温步骤中在被处理基板W上产生的弯曲进行消除的弯曲恢复方案。该弯曲恢复方案与上述升温方案和以下要说明的Pre—UVO2方案一起，构成在图7的工序13的UV—O2处理之前进行的升温工序12的基板调整方案。
更具体地说，在上述升温步骤结束后经过15秒后，使升降杆上升(PinUp)、将基板W从基板保持台22上升起，由此，开始上述弯曲恢复方案。
使上述升降杆上升(PinUp)的同时，将上述氮气的流量减少至100SCCM，再利用上述涡轮分子泵23B对上述处理空间21B进行排气，花10秒将上述处理空间21B的处理压力设定为0.798Pa(0.006Torr)(Recover2：恢复2)。
通过将上述恢复2的状态持续70秒从而消除上述基板W的弯曲之后，再使升降杆下降(PinDown)，进而，通过隔断氮气的供给、以450SCCM的流量供给氧气将氮气取代、排除，将上述处理空间21B中的处理压力设定为13.3Pa(0.1Torr)，使处理室内的压力稳定化，进行照射紫外光的pre—UVO2处理工序(紫外光照射并非必须)，为接下来的UV—O2处理作准备。
图19表示对于按照上述图18的方案升温的硅基板求得的C1s(碳1s轨道)的XPS谱。其中，图19(A)表示基板中心部的谱，图19(B)表示基板周边部的谱。
参照图19可知，根据图18的方案，在基板中心部和基板周边部都未检测出SiC的峰，SiC的形成被抑制。该结果与后面的其它结果一起评价。
图20表示本发明的发明人在本发明的实施例中使用的另一个升温方案。
参照图20，将用DHF(稀氟酸)洗净、形成清洁表面的直径30cm的硅基板导入到上述处理容器21中作为被处理基板W，利用上述涡轮分子泵23B将上述处理空间21B的压力设定为7.98Pa(0.06Torr)。
进而，一边使上述被处理基板W转动，一边在上述7.98Pa的压力下、以1000SCCM的流量供给氧气，在该状态下，一边照射波长172nm的紫外光，一边将上述被处理基板W保持10秒。(Recover1：恢复1)。进而，使上述基板W的转动停止(Rstop)，隔断上述氧气的供给，逐渐增加地供给氮气，使其流量达到3000SCCM，将上述处理空间的处理压力设定为665Pa(5.0Torr)。在此期间，上述被处理基板W升温至上述规定的处理温度(升温方案)。
上述升温方案之后，实施将上述升温步骤中在被处理基板W上产生的弯曲进行消除的弯曲恢复方案。该弯曲恢复方案与上述升温方案和以下要说明的Pre—UVO2方案一起，构成在图7的工序13的UV—O2处理之前进行的升温工序12的基板调整方案。
更具体地说，在上述升温方案结束后经过15秒后，使升降杆上升(PinUp)，将基板W从基板保持台22上升起，由此，开始上述弯曲恢复方案。
使上述升降杆上升(PinUp)的同时，将上述氮气的流量减少至100SCCM，再利用上述涡轮分子泵23B对上述处理空间21B进行排气，花10秒将上述处理空间21B的处理压力设定为0.798Pa(0.006Torr)(Recover2：恢复2)。
通过将上述恢复2的状态持续70秒从而消除上述基板W的弯曲之后，再使升降杆下降(PinDown)，进而，隔断氮气的供给、以450SCCM的流量供给氧气，由此，将上述处理空间21B中的处理压力设定为13.3Pa(0.1Torr)，进行照射紫外光的pre—UVO2处理工序，为接下来的UV—O2处理作准备。
图21表示对于按照上述图20的方案升温的硅基板求得的Cls(碳1s轨道)的XPS谱。其中，图21(A)表示基板中心部的谱，图21(B)表示基板周边部的谱。
参照图21可知，根据图20的方案，在基板中心部，SiC的形成被抑制，但是在基板周边部有SiC产生。
图22是表示在上述实施例的基础上、在升温工序中不含UV照射工序时的氧分压与SiC形成的关系的图。
参照图22可知，在恢复1的升温工序中，在50Torr·sec(6.65kPa·sec)以下的低氧分压气氛中进行升至450℃的升温时，在硅基板表面形成SiC，但在50Torr·sec以上的氧分压气氛中进行时，SiC的形成被抑制。这意味着可以抑制SiC形成的临界的氧分压存在于上述50Torr·sec(6.65kPa·sec)附近。这可以认为是因为，在基板温度直至升温到450℃期间，由于在50Torr·sec以上的氧分压气氛中升温，在以硅基板表面为终端的氢脱离之前，在硅基板表面上形成SiO2膜，由此，基板温度上升至450℃以上后，上述非常薄的SiO2膜阻止基板表面的碳与Si的接触。
与此相对，图23表示在升温工序中进行紫外光照射时有无SiC形成与氧分压的关系。
参照图23可知，在升温时的氧分压低时有SiC形成、氧分压高时SiC的形成被抑制的趋势，图23和图22同样可看出，但是，SiC的形成随着紫外光照射时间而变化，例如在氧分压0.06Torr(7.98Pa)下进行10秒紫外光照射时(0.6Torr·sec＝79.8Pa·sec)有SiC形成，但是进行25秒相同的紫外光照射时(1.5Torr·sec＝199Pa·sec)SiC的形成被抑制。实际上，进行25秒紫外光照射时，即使将氧分压降低至0.04Torr(5.28Pa)，也可以抑制SiC的形成。进一步可知，在图23中，氧分压为0.03Torr(4.0Pa)时，即使进行25秒的紫外光照射(0.75Torr·sec＝99.8Pa·sec)也形成有SiC，但是通过进行更长时间的紫外光照射，有能够抑制该SiC形成的可能性。
可以认为，图23的结果暗示了如下的机制：在将硅基板升温时，在基板温度达到在基板表面形成SiC的450℃之前，通过利用氧自由基对硅基板表面进行处理，以硅基板表面为终端的氢原子被置换成氧原子，此时基板表面附着的有机物与氧原子进行反应而被除去，SiC的形成被抑制。
这样，根据本实施例，通过在硅基板升温时进行紫外光照射，可以使抑制SiC形成时必须的氧分压显著降低，与此相伴，直到开始实际的成膜处理，可以使在氧化硅膜上形成的氧化膜的膜厚，典型地控制在0.15nm以下。
此外，在本实施例中，使用经DHF处理过的以氢为终端的硅基板作为被处理基板W，但通过使用实施了NH4OH/H2O2/H2O混合液SC—1洗净与DHF洗净进行组合的洗净处理的硅基板，进一步缩短紫外光照射时间，也可以提高生产能力。
[第二实施例]
图24表示本发明第二实施例的成膜方法。
参照图24，在本实施例中，在工序1中，将DHF洗净的硅基板导入到上述基板处理装置20的处理容器21中作为上述处理基板W；在工序2中，在N2或Ar等惰性气氛中，使上述硅基板升温至不会形成SiC的450℃的温度；接着，在工序3中，进行上述UV—O2处理，在硅基板表面形成约0.4nm的均匀的氧化硅膜。将基板温度设定为450℃以下时，在以硅基板表面为终端的氢原子不脱离、硅基板的表面以氢为终端的状态下被UV—O2氧化，所以不会在基板表面形成SiC。
在图24的成膜方法中，进而在工序4中，将这样形成的氧化硅膜在Ar气氛中、900℃下进行30秒热处理，转变成致密的氧化硅膜。
另外，图25A、25B表示图24的成膜方法的变形例。
参照图25A，在本实施例中，在上述工序3中利用UV—O2处理形成膜厚0.4nm的氧化硅膜后、工序4的热处理工序之前，在工序5中，驱动图1的远程自由基源26进行先前说明的RF—N2处理，将上述氧化硅膜转变成氮氧化硅膜。在该工序5中，上述RF—N2处理不一定必须在450℃以下的温度下进行，也可以在更高的温度下进行处理。
另一方面，在图25B的处理中，颠倒图25A中的工序5和工序4的顺序，对在工序4中进行了热处理的致密的氧化膜，在工序5中进行RF—N2处理。
图26表示对于这样形成的氧化硅膜或氮氧化硅膜求得的Cls的XPS谱。其中，在图26中，SiO2表示图24的工序3中所形成的氧化硅膜，SiO2/anneal表示图24的工序4中所形成的氧化硅膜。另外，在图26中，SiON表示图25的工序5中所形成的氮氧化硅膜，并且，在图26中，SiON/anneal表示图25的工序4中所形成的氮氧化硅膜。
参照图26可知，在任何一种情况下，都没有观测到表示SiC的峰。其中，在图26中，将数据点拟合的线是将分别与C—C键、C—O键和C—O2键相等的高斯峰合成的曲线。
图26的结果显示，通过在基板表面的有机物与硅原子反应形成SiC的450℃以下的温度下、利用UV—O2处理在硅基板表面形成极薄的膜厚0.4nm左右的氧化硅膜，SiC的形成被抑制。
这样利用UV—O2处理形成的氧化硅膜稳定、并且高品质，在一个例子中确认在图24的工序3之后的状态下具有0.39nm的膜厚。另一方面，在工序4中，在Ar气氛中、900℃温度下对该氧化硅膜进行热处理时确认，膜厚为0.42nm，几乎没有增加膜厚。
另一方面，在图25的氮化硅膜时确认，工序5之后的膜厚为0.56nm，而在工序4之后增大至0.60nm。而且，与此相伴，膜中的氮浓度在工序5之后的状态下为11.83原子％、而在工序4之后减少至9.21％，确认有一些氮原子发生脱离。
这样，为了观察在图25的氮化硅膜中、在工序4的热处理前后氮浓度和膜厚的变化，利用氮Nls轨道的XPS谱来研究膜中的氮的状态。
图27表示对图25的热处理工序4前后的上述氮氧化硅膜的N1sXPS谱进行比较。
参照图27，与热处理前相比，热处理后N1s的峰位移到0.15ev左右低能量一侧，这表明，作为氮原子的第二接近原子的硅原子的比例增加，换言之，表面附近的氮原子脱离。另一方面，因为在谱结构中没看到大的变化，所以可以认为没有发生氮原子向形成界面能级的硅/氧化膜界面显著的析出。
而且，图28(A)表示图25的工序5中所得到的氮氧化硅膜的NlsXPS谱，图28(B)表示图25的工序4中所得到的氧化硅膜的NlsXPS谱，两者均表示以15度的检测角和90度的检测角测定的结果。在此，15度的检测角的XPS谱主要表示氧化硅膜表面附近的氮原子的状态，90度的检测角的XPS谱主要表示氧化硅膜深处的氮原子的状态。
图28(A)、(B)显示了预期的结果：在深处的氮原子中，硅原子作为第二接近原子很多；而在表面附近的氮原子中，氧原子作为第二接近原子很多。
进一步将图28(A)和图28(B)比较时，在任一检测角下，谱结构没有实质的变化，这意味着：即使进行热处理，氮原子也不会在氮氧化硅膜中移动并在与硅基板的界面附近蓄积。
这样，图28的结果表明，即使进行图25的工序4的高温热处理，氮氧化硅膜中的氮原子的分布也没有大的变化，氮原子也没有在氧化硅膜和硅基板的界面附近蓄积。
而且，图29表示对在图23或图24的处理中形成的氧化硅膜或氮氧化硅膜观测得到的Si2p3/2XPS谱。图中，UVO2/POA(post—anneal)的数据之中，虚线表示图24的工序3的状态的氧化硅膜的Si2p3/2XPS谱，实线表示工序4的状态的氧化硅膜的Si2p3/2XPS谱。另外，图29中，UVO2/POA的数据之中，虚线表示图25的工序5的状态的氮氧化硅膜的Si2p3/2XPS谱，实线表示工序4的状态的氮氧化硅膜的Si2p3/2XPS谱。图中，XPS谱已利用Si2p3/2峰标准化。
参照图29，表明：在任一试样中，通过进行工序4的热处理，谱峰位移到高能量一侧，Si原子一氧原子间的键变强，原子间隔减少，膜密度提高。
图30的(A)、(B)分别表示图24的工序3和工序4中所得到的氧化硅膜中的Si4+、Si3+、Si2+、Si1+、Si0+的XPS谱。其中，图中，细线表示将各自的XPS峰用高斯函数或沃伊特函数进行拟合的结果。另外，图中XPS谱已利用Si2p3/2峰标准化。
将图30的(A)和(B)进行比较时，在热处理前(图30(A))，Si2+与Si0+的峰面积比为0.018，而在热处理后(图30(B))，减少到0.014，这显示硅基板和氧化硅膜的界面，热处理的结果是平坦化。
图31的(A)、(B)分别表示图25的工序5和工序4中所得到的氮氧化硅膜中的Si4+、Si3+、Si2+、Si1+、Si0+的XPS谱。其中，在图中，细线表示将各自的XPS峰用高斯函数进行拟合的结果。另外，图中XPS谱已利用Si2p3/2峰标准化。
将图31的(A)、(B)进行比较时，在热处理前(图31(A))，Si2+与Si0+的峰面积比为0.027，而在热处理后(图31(B))，减少到0.019，这显示硅基板和氧化硅膜的界面，热处理的结果是平坦化。
这样，在图25或图26的工序的成膜方法中，可以抑制硅基板上的SiC形成，同时能够提高膜特性和界面特性。
图32A表示利用图24或图25的处理而形成的氧化硅膜或氮氧化硅膜上吸附的碳的Cls结合能。
参照图32A可知，例如图24的工序3中所形成的氧化硅膜上吸附的碳的Cls结合能，在工序4的热处理之后减少。同样可知，图24的工序5中所形成的氮氧化硅膜上吸附的碳的Cls结合能在工序4的热处理之后减少。
图32B表示考虑了图32A的效果的由上述硅基板/氧化硅膜/吸附碳原子构成的体系的谱带结构。
参照图32B可知，以接地的硅基板为基准考虑时，基板表面吸附的碳原子的Cls能级受到由氧化膜内的电荷或偶极子密度引起的表面电位的影响。
另外，根据图32B可知，通过热处理而使膜中的电荷减少时，谱带的弯曲减少，Cls的结合能也变小。
考虑上述情况可知，在高温下进行热处理的氧化硅膜或氮氧化硅膜，是膜中电荷少的优质膜。将上述情况进行整理，通过图24或图25中的工序4的热处理，再通过图25的工序5中的RF—N2处理，不仅可以提高氧化膜或氮氧化膜的界面特性，而且也可以提高膜本身的特性，能够得到高品质的膜。
图33表示具有相同程度的膜厚的氮氧化膜A、B、C的基于XPS的Ols光电子的能量损失谱。其中，在图33中，各谱A～C，以Ols光电子的峰面积相等的方式进行标准化，为了容易观察，在纵向隔开适当的间隔配置。另外，在图中，除了利用XPS法得到的原始的数据点之外，还以细的实线显示出了利用FFT(高速傅立叶变换)将这些数据点平滑化得到的谱。
对上述氮氧化膜A、B、C进行观察，在氮氧化膜A中，作为基体的氧化膜是在低温(400℃)下、使用由SPA(Slot Plate Antenna)微波等离子体激发的氧自由基、在硅基板上形成的自由基氧化膜，而与此相对，在氮氧化膜B中，基体氧化膜由使用上述微波等离子体所激发的氧自由基、在高温(700℃)下、在硅基板上形成的自由基氧化膜构成。而且，在膜C中，上述基体氧化膜由使用本申请发明的形成方法、在不超过450℃的温度下、利用UV—O2处理在硅基板上形成膜厚0.4nm的氧化膜、再在高温(700℃)下、通过使用由波长172nm的紫外光激发的紫外光激发氧自由基进行处理而形成的自由基氧化膜(UV—O2膜)构成。上述自由基氧化膜C的形成过程是，一边在67Pa的处理压力下、以450SCCM的流量供给氧，一边进行300秒。另外，在上述氮氧化膜A～C的任一个中，基体氧化膜由不产生上述SiC缺陷的方法形成。
接下来，上述基体氧化膜的氮化处理是，在上述膜A～C的任一个中，利用SPA微波等离子体处理进行。更具体地说，上述氮化处理，在127Pa的处理压力下，分别以2000SCCM和150SCCM供给Ar气和氮气，再以1600W的功率向其供给微波，进行11秒。关于SPA微波等离子体处理，参照例如特开2000—294550号公报。此外，作为等离子体源，可以使用电子温度低的ICP(induction—coupled plasma：感应耦合等离子体)和表面波干涉等离子体等。另外，氧化处理可以利用快速热氧化处理进行。
参照图33的FFT平滑化谱可知，在氮氧化膜A(谱A)中检测出的Ols光电子的数目，从图中以虚线表示的约3.5eV的能量损失值起，开始大致线性地增加。在图33中，与此相对应，以相同斜率的直线表示谱A的数据点的上限参考和下限参考。另外，对于谱B和C，也以相同斜率的直线表示数据点的上限参考和下限参考。
将谱B的FFT平滑化谱与上述上限参考和下限参考进行比较可知，虽然在FFT平滑化谱的直线性方面与上述谱A的情况相比有一些差异，但是，FFT平滑化谱与上述上限和下限参考之间的平行关系，维持与谱A的情况大体相同。
与此相对，在谱C的情况下可知，在3.5eV的能量损失值处，检测出的Ols光电子数没有产生上述谱A或谱B中的明确的增加，另一方面，在9eV的能量损失值处，光电子数开始增加。
这样可知，对氧化膜进行氮化处理、形成氮氧化膜时，通过作为基体使用的氧化膜的形成处理，能量损失谱产生差异。
图34是对由于这种基体氧化膜的形成处理而氮氧化膜的能量损失谱产生差异的机制进行说明的图。
参照图34，在氧化硅膜充分厚时，能量损失谱的上升，在与理想的氧化膜的能隙对应的约9eV的能量损失值处产生。这是因为，Ols光电子的一部分在氧化膜内发生非弹性碰撞，其结果是，将价电子带Ev中的电子向传导带激发所必需的9eV的能量被用于该激发过程中。参照K.Takahashi，et al.，Jpn.J.Appl.Phys.41，L223，2002。
但是，氧化膜的膜厚减少时，硅基板中的价电子带Ev及传导带Ec的状态密度、从而波动函数由于隧道效应侵入到氧化膜中，其结果是，在氧化膜中产生的Ols光电子，由于在这样的状态密度之间产生的谱带间迁移而导致能量损失。在上述谱A或谱B中，Ols光电子的数目在3.5eV的能量损失值处开始增加，可以认为，在这些氮氧化膜A、B中，产生基板硅的状态密度的侵入，因侵入的状态密度而导致的硅的谱带间直接迁移(Γ点迁移)是由于产生能量损失而引起的。
与此相对，在具有相同程度的膜厚的氮氧化膜C中，可以认为，引起与硅基板中的直接迁移对应的谱带间直接迁移的波动函数在膜中侵入的程度减少，反映这种情况，Ols光电子数的增加不在3.5eV而在9eV处产生。这样的波动函数的侵入的程度的减少，表明形成有氮氧化膜C急剧上升的势垒，另外，暗示氮氧化膜与硅基板的界面特性、例如表面粗糙度、在原子层水平上提高。
实际上，界面特性的不同，从图35所示的SiON膜A、B、C的Si2p谱也可以明确。
参照图35可看出，在氮氧化膜A、B、C中，表示硅基板和SiON膜的界面的组成迁移层的Si1+、Si2+和Si3+峰存在一点点不同。特别地，在氮氧化膜C中，与其它的氮氧化膜A、B相比，氧化价数少的Sil+峰的信号强度减少。
图36表示适于实施图24或图25的处理的组合型基板处理***100。
参照图36，基板处理***100包括用于基板搬入/搬出的负载锁定室101和与其结合的具有搬送臂102A的真空基板搬送室102，上述真空基板搬送室102与由上述图1的基板处理装置20构成的处理室103、快速热处理(RTP)室104、进行高电介质膜的堆积的CVD或ALD处理室105结合。
于是，被导入到上述负载锁定室101的硅基板从上述真空基板搬送室102被搬送到上述处理室103，在不会形成SiC的450℃以下的温度下，利用UV—O2处理，对应于图23或图23的工序3，形成厚度约0.4nm的氧化硅膜。上述处理室可以使用无损害的ICP等离子体或微波等离子体进行氧化处理。
然后，上述硅基板通过上述真空基板搬送室102被搬送到上述RTP处理室104中，进行对应于图24或图25的工序4的热处理。
在上述热处理工序之后，上述硅基板通过上述真空基板搬送室102被搬送到处理室105中，堆积HfO2或HfSiO4、Al2O3等或由它们的组合而成的高电介质膜。
在图36的基板处理***100中，根据需要，在上述处理室103中也可以进行对应于图24的工序5的RF氮化处理工序，也可以尝试设置另一个处理室进行处理。另外，在图36的基板处理***200中，可以在比上述处理室103中更高的温度下，在上述处理室104中实施进一步的UV—O2或RF—N2处理。上述处理室可以是使用无损害的ICP等离子体或微波等离子体的氧化-氮化处理室。
而且，在图36的基板处理***100中，在上述处理室103中形成的氧化膜或氮氧化膜的在上述处理室104中的热处理，可以在上述处理室105中形成高电介质膜之后、与上述高电介质膜的热处理同时一并实施。此时，可以按照图37所示的路径搬送硅基板。
另外，如图38所示，可以使用其它的组合型处理装置、按照各种路径(1)、(2)搬送基板。此时，例如在处理室103中可以进行快速热氧化(RT氧化)处理、ICP氧化处理或SPA氧化处理等，同样地，可以在处理室104中进行快速热氮化(RT氮化)处理、ICP氮化处理或SPA氮化处理。
此外，在以上说明的第一实施例和第二实施例中，照射紫外光、对基板表面进行氧自由基处理时，或形成氧化膜时，也可以供给NO气体代替氧气。
而且，作为光源25使用的受激准分子灯，优选发射172nm波长的紫外光的灯，但只要能够激发氧气或NO气体、形成氧自由基，也可以使用其它波长的受激准分子灯。另外，虽然效率差，但也可以使用水银灯。
适于控制本发明中说明的升温过程的方法，可以与用于氧化硅膜形成的各种方法组合。
[第三实施例]
图39A是表示含有图1的基板处理装置20的基板处理***200的整体结构的图，图39B是表示在图39A的***200中、用于控制上述基板处理装置20的计算机的结构。
参照图39A，基板处理***200具备含有氧气源(根据情况不同也可以是NO气源)202O和氮气源202N的气体供给***，上述氧气源202O中的氧气，通过阀门203、质量流量控制器204和阀门205供给到上述气体喷嘴21D，或通过阀门206、质量流量控制器207和阀门208供给到上述远程等离子体源26。
另外，上述氮气源202N中的氮气，通过阀门209、质量流量控制器210和阀门211供给到上述远程等离子体源26，通过阀门212、质量流量控制器213和阀门214供给到上述吹扫管路21c，还通过阀门215、质量流量控制器216和阀门217供给到上述另一吹扫管路22b。
另外，上述***200中设置有控制上述阀门203、205、206、208、209、211、212、214、215、217和质量流量控制器204、207、210、213、216的***控制器201。
上述***控制器201还控制上述紫外光源25、远程等离子体源26、加热器22A、阀门23A、23C、23D、24A、24c、27A、29A、29C、29D、涡轮分子泵23B、29B、APC23D、24B、干式泵24、未图示的设置在基板保持台22上的升降杆驱动机构和未图示的基板保持台22的升降机构等，由此，上述基板处理装置20实施先前在图7～23中说明的基板处理或在图24～37中说明的基板处理。
另外，上述***控制器201也可以用于控制图37或图38所示的组合型处理装置。
图39B表示这样的控制装置201的结构例。
参照图39B，控制装置201是通用的计算机，含有与***总线1000连接的CPU1001、存储器1002、连接键盘或鼠标等输入设备的输入输出接口1003、显示装置1004、软盘驱动器1005、硬盘驱动器1006、CD/DVD驱动器1007等。
上述软盘驱动器或CD/DVD驱动器1007，与对应的软盘或光盘等计算机可读取存储介质1011协作，将它们中记录的基板处理装置20的控制程序存储到硬盘驱动器1006中。
上述硬盘驱动器1006中的控制程序扩展到上述存储器1002中，CPU1001按照上述控制程序进行处理。
在图39B的计算机201中，上述***总线1000上安装有接口单元1008，上述计算机201按照上述控制程序进行处理，由此，通过上述接口单元1008控制上述基板处理装置20。由此，上述基板处理装置20进行先前说明的基板处理。
此外，在上述计算机201中，上述***总线1000上连接有与网络1010连接的网络接口单元1009，可以经由上述网络1010下载上述控制程序。
而且，在上述实施例中，对上述控制程序存储在上述硬盘驱动器1006中的例子进行了说明，但是也可以从软盘或光盘等记录介质直接将控制程序扩展到存储器1002中。而且，也可以通过网络接口1009从上述网络1010直接将控制程序扩展到存储器1002中。此时，也可以通过网络1010对上述基板处理装置20进行远程控制。
而且，在由上述基板处理装置20构成图36或图37所示的组合型基板处理***100时，上述控制装置201包含借助基板搬送室102的基板的搬送控制，有效地控制上述基板处理装置20。
以上，对本发明优选的实施例进行了说明，但是本发明并不局限于这些特定的实施例，在本发明权利要求所述的主旨内，可以进行各种变形和改变。
产业上的可利用性
根据本发明，通过在含氧的气氛中实施被处理基板的升温时进行紫外光照射，基板温度超过450℃、以基板表面为终端的氢脱离、基板表面活化时，基板表面迅速被氧原子覆盖，基基板表面残留的有机物或碳与氧反应而被除去，可以有效地抑制在基板表面的SiC形成。特别地，通过进行紫外光照射，可以使在被处理基板的升温中为了抑制SiC形成而需要导入的氧气的分压显著降低，可以有效地抑制在升温中即实质的成膜工序开始前的氧化膜在硅基板表面上的形成。其结果是，可以一边抑制SiC形成、一边以高生产能力实施期望的成膜。
而且，根据本发明，最初利用紫外光激发的氧自由基在上述450℃以下的基板温度下、在被处理基板表面形成氧化膜，即使为了其后的热处理而将基板温度升温至直到超过450℃的温度，也可以抑制SiC形成并提高膜特性。并且，基板和氧化膜的界面平坦化，界面特性提高。

Claims (20)

1.一种成膜方法，在处理容器内，在规定的处理温度下，在被处理基板表面形成氧化膜，其特征在于：
包括将所述基板升温至所述规定的处理温度的升温工序，
所述升温工序包括在所述基板的温度达到450℃的温度之前、将所述基板保持在含氧的气氛中的工序，
实施所述升温工序，使得在所述规定的温度下形成氧化膜之前、所述被处理基板表面被厚度为0.4nm以下的氧化膜覆盖。
2.如权利要求1所述的成膜方法，其特征在于：
还包括在所述升温工序之后、向所述基板表面照射能够激发氧气的能量从而形成自由基氧化膜的成膜工序。
3.如权利要求1所述的成膜方法，其特征在于：
所述基板升温工序包括向所述基板表面照射能够激发氧气的能量的工序。
4.如权利要求2所述的成膜方法，其特征在于：
所述照射能量的工序由照射紫外光的工序构成。
5.如权利要求4所述的成膜方法，其特征在于：
所述紫外光具有172nm的波长。
6.如权利要求1所述的成膜方法，其特征在于：
所述基板在被保持在所述含氧的气氛中时旋转。
7.如权利要求1所述的成膜方法，其特征在于：
所述被处理基板是含有硅作为主要成分的半导体基板。
8.如权利要求1所述的成膜方法，其特征在于：
所述含氧的气氛含有氧气。
9.如权利要求8所述的成膜方法，其特征在于：
以分压为5Pa以上的浓度含有所述氧气。
10.如权利要求1所述的成膜方法，其特征在于：
所述含氧的气氛含有NO气体。
11.如权利要求1所述的成膜方法，其特征在于：
实施所述升温工序，使得氧分压和处理时间之积为199Pa·sec以下。
12.如权利要求1所述的成膜方法，其特征在于：
所述规定的处理温度为450～750℃的范围。
13.如权利要求1所述的成膜方法，其特征在于：
所述规定的处理温度为700℃以上。
14.如权利要求1所述的成膜方法，其特征在于：
在所述升温工序中，所述基板在所述含氧的气氛中在第一压力下被保持，
还包括在所述升温工序之后、所述形成氧化膜的工序之前，在惰性气氛中以更低的第二压力保持所述基板的工序。
15.如权利要求14所述的成膜方法，其特征在于：
以所述第二压力保持所述基板的工序，在将所述基板从所述基板保持台上升起的状态下实施。
16.一种成膜方法，包括在被处理基板表面形成氧化膜的工序和在惰性气体气氛中对所述氧化膜进行热处理的工序，其特征在于：
所述形成氧化膜的工序包括：向所述基板表面供给含氧的气体的工序；利用紫外光激发所述含氧的气体从而形成氧自由基的工序；和利用所述氧自由基将所述基板表面氧化的工序，
所述将基板表面氧化的工序在450℃以下的基板处理温度下实施，
所述热处理工序在比所述基板处理温度高的温度下实施。
17.如权利要求16所述的成膜方法，其特征在于：
包括在所述形成氧化膜的工序之后、所述热处理工序之前，对所述氧化膜进行等离子体氮化处理的工序。
18.如权利要求16所述的成膜方法，其特征在于：
包括在所述热处理工序之后、对所述氧化膜进行等离子体氮化处理的工序。
19.如权利要求16所述的成膜方法，其特征在于：
所述形成氧化膜的工序和所述热处理工序，在同一处理容器中实施。
20.如权利要求16所述的成膜方法，其特征在于：
所述形成氧化膜的工序在第一处理容器中实施，所述热处理工序在第二处理容器中实施。
CNB2004800273516A 2003-12-18 2004-12-16 成膜方法 Expired - Fee Related CN100485885C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003421481 2003-12-18
JP421481/2003 2003-12-18

Publications (2)

Publication Number Publication Date
CN1856869A CN1856869A (zh) 2006-11-01
CN100485885C true CN100485885C (zh) 2009-05-06

Family

ID=34697281

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800273516A Expired - Fee Related CN100485885C (zh) 2003-12-18 2004-12-16 成膜方法

Country Status (5)

Country Link
US (1) US7754293B2 (zh)
JP (1) JP4647499B2 (zh)
KR (1) KR100810777B1 (zh)
CN (1) CN100485885C (zh)
WO (1) WO2005059988A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168548B2 (en) * 2006-09-29 2012-05-01 Tokyo Electron Limited UV-assisted dielectric formation for devices with strained germanium-containing layers
KR101188574B1 (ko) * 2006-12-28 2012-10-05 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
EP2058844A1 (en) * 2007-10-30 2009-05-13 Interuniversitair Microelektronica Centrum (IMEC) Method of forming a semiconductor device
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
WO2011156560A1 (en) * 2010-06-11 2011-12-15 Amtech Systems, Inc. Solar cell silicon wafer process
JP2012054475A (ja) * 2010-09-02 2012-03-15 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP7278111B2 (ja) * 2019-03-08 2023-05-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028135A (en) * 1976-04-22 1977-06-07 The United States Of America As Represented By The Secretary Of The Army Method of cleaning surfaces by irradiation with ultraviolet light
JPS58158914A (ja) * 1982-03-16 1983-09-21 Semiconductor Res Found 半導体製造装置
US4702936A (en) * 1984-09-20 1987-10-27 Applied Materials Japan, Inc. Gas-phase growth process
US4839145A (en) * 1986-08-27 1989-06-13 Massachusetts Institute Of Technology Chemical vapor deposition reactor
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPH02303131A (ja) * 1989-05-18 1990-12-17 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
JPH09153489A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法
JPH11162970A (ja) 1997-11-25 1999-06-18 Sony Corp 酸化膜の形成方法
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
EP1326271A4 (en) * 2000-09-18 2005-08-24 Tokyo Electron Ltd METHOD FOR FILMING A GATE INSULATOR, DEVICE FOR FILMING A GATE INSULATOR AND A CLUSTER TOOL
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP4369091B2 (ja) * 2001-07-18 2009-11-18 東京エレクトロン株式会社 基板処理方法
KR100641762B1 (ko) * 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20060234515A1 (en) 2006-10-19
CN1856869A (zh) 2006-11-01
JPWO2005059988A1 (ja) 2007-12-13
KR100810777B1 (ko) 2008-03-06
US7754293B2 (en) 2010-07-13
JP4647499B2 (ja) 2011-03-09
WO2005059988A1 (ja) 2005-06-30
KR20060105779A (ko) 2006-10-11

Similar Documents

Publication Publication Date Title
JP3778432B2 (ja) 基板処理方法および装置、半導体装置の製造装置
US7129185B2 (en) Substrate processing method and a computer readable storage medium storing a program for controlling same
US8481434B2 (en) Method of manufacturing a semiconductor device and processing apparatus
EP1453083A1 (en) Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method
US7776763B2 (en) In-situ formation of oxidized aluminum nitride films
US7754293B2 (en) Film forming method
JP2006245089A (ja) 薄膜形成方法
JPWO2007080944A1 (ja) 多孔質膜の成膜方法およびコンピュータ可読記録媒体
JP2009177161A (ja) 絶縁膜の形成方法
WO2016151684A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP6721695B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN105518835A (zh) 衬底处理方法、衬底处理装置、半导体器件的制造方法及记录介质
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
KR20210134737A (ko) 성막 방법 및 성막 장치
JP4966582B2 (ja) 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
JP3770870B2 (ja) 基板処理方法
JP2011066187A (ja) 成膜方法及び処理システム
JP4823635B2 (ja) 成膜方法およびコンピュータ可読記録媒体
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
JP4088275B2 (ja) 絶縁膜の形成方法
JP2006121106A (ja) 基板処理装置
JP2001110805A (ja) 金属酸化膜の形成方法及び成膜処理システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090506

Termination date: 20121216