JP4713752B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4713752B2
JP4713752B2 JP2001094245A JP2001094245A JP4713752B2 JP 4713752 B2 JP4713752 B2 JP 4713752B2 JP 2001094245 A JP2001094245 A JP 2001094245A JP 2001094245 A JP2001094245 A JP 2001094245A JP 4713752 B2 JP4713752 B2 JP 4713752B2
Authority
JP
Japan
Prior art keywords
silicon
gas
plasma
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001094245A
Other languages
English (en)
Other versions
JP2002261091A5 (ja
JP2002261091A (ja
Inventor
忠弘 大見
成利 須川
昌樹 平山
泰雪 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foundation for Advancement of International Science
Original Assignee
Foundation for Advancement of International Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001094245A priority Critical patent/JP4713752B2/ja
Application filed by Foundation for Advancement of International Science filed Critical Foundation for Advancement of International Science
Priority to EP01272543A priority patent/EP1347506A4/en
Priority to AU2002217545A priority patent/AU2002217545B2/en
Priority to CNB018215378A priority patent/CN100352016C/zh
Priority to TW092125032A priority patent/TWI249182B/zh
Priority to KR1020037008861A priority patent/KR100662310B1/ko
Priority to PCT/JP2001/011597 priority patent/WO2002054473A1/ja
Priority to KR1020067011455A priority patent/KR100797432B1/ko
Priority to US10/452,000 priority patent/US6975018B2/en
Priority to TW090132522A priority patent/TW587273B/zh
Priority to CA002433565A priority patent/CA2433565C/en
Priority to IL15661901A priority patent/IL156619A0/xx
Publication of JP2002261091A publication Critical patent/JP2002261091A/ja
Priority to US11/193,390 priority patent/US20050272266A1/en
Priority to IL181060A priority patent/IL181060A/en
Publication of JP2002261091A5 publication Critical patent/JP2002261091A5/ja
Application granted granted Critical
Publication of JP4713752B2 publication Critical patent/JP4713752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体上に酸化膜、窒化膜、酸窒化膜等が形成された半導体装置及びその形成方法に関する。
【０００２】
【従来の技術】
ＭＩＳ（金属／絶縁膜／シリコン）トランジスタのゲート絶縁膜には、低リーク電流特性、低界面準位密度、高耐圧性、高ホットキャリア耐性、均一なしきい値電圧特性など、様々な高性能電気特性および高信頼性特性が要求される。
【０００３】
これらの要求を満たすゲート絶縁膜形成技術として、従来は、酸素分子や水分子を使用した約８００°Ｃ程度以上の熱酸化技術が用いられてきた。
【０００４】
熱酸化工程は、従来、その前工程として有機物、金属、パ−ティクルなどの表面付着汚染物を洗浄工程によって除去を施してから行われる。こうした従来の洗浄工程では、その最後に希フッ酸や水素添加水等を用いた洗浄を行い、シリコン表面のシリコン未結合手を水素で終端して、シリコン表面への自然酸化膜形成を抑制し、清浄な表面を有するシリコン基板を、次に続く熱酸化工程へと導入している。熱酸化工程では、この表面終端水素はアルゴン（Ａｒ）などの不活性ガス雰囲気でシリコン基体を昇温していく過程で約６００°Ｃ程度以上の温度で脱離する。シリコン表面の酸化は、その後約８００°Ｃ以上で酸素分子ないしは水分子を導入した雰囲気で行われていた。
【０００５】
従来、このような熱酸化技術を使用してシリコン表面にシリコン酸化膜を形成した場合、良好な酸化膜／シリコン界面特性、酸化膜の耐圧特性、リーク電流特性などが得られるのは、表面が（１００）面方位に配向したシリコンを用いた時に限られていた。また、従来の熱酸化技術で作成されたシリコン酸化膜ではその膜厚を約２ｎｍ程度以下にすると著しいリーク電流の悪化が起こり、ゲート絶縁膜の薄膜化を要求する高性能微細トランジスタの実現が阻害されていた。
【０００６】
また、（１００）面以外の他の面方位に配向した結晶シリコンや、絶縁膜上において主として（１１１）面に配向する多結晶シリコン等では、熱酸化技術を使用してシリコン酸化膜を形成しても、（１００）面方位に配向したシリコンのシリコン酸化膜に比べて酸化膜／シリコン界面の界面準位密度が著しく高く、このため膜厚が薄いシリコン酸化膜では耐圧特性、リーク電流特性などの電気的特性が劣悪であり、使用する場合にシリコン酸化膜の膜厚を増大させる必要があった。
【０００７】
一方、近年においては半導体装置の生産性の効率を向上させるために大口径のシリコンウェ−ハ基板の使用、あるいは大面積のガラス基板の使用が進んでいる。こうした大型基板の全面で均一な特性のトランジスタを高いスループットで生産するためには、昇温降温の温度変化幅の少ない低温での、しかも温度依存性の少ない絶縁膜形成工程が求められる。従来の熱酸化工程では酸化反応速度の温度ゆらぎに対する変化が大きく、大面積基板を使って高いスループットで半導体装置の生産性を行うことは困難であった。
【０００８】
こうした、従来の熱酸化工程における課題を解決しようとして、数多くの低温成膜プロセスが試みられている。なかでも、特開平１１−２７９７７３公報記載の技術や、テクニカル・ダイジェスト・オブ・インターナショナル・エレクトロン・デバイセズ・ミーティング，１９９９（Technical Digest of International Electron Devices Meeting 1999）、ｐｐ．２４９−２５２記載の技術、あるいは２０００シンポジウム・オン・ブイエルエスアイ・テクノロジ・ダイジェスト・オブ・テクニカル・ぺ一パ−ズ（2000 Symposium on VLSI Technology Digest of Technical Papers）、ｐｐ．７６−１７７に記載の技術では、プラズマ中に不活性ガスと酸素気体分子を導入して、大きな準安定準位を有する不活性ガスに酸素分子の原子状化を効率的に行わせることで、原子状酸素によるシリコン表面の酸化を行い比較的良好な電気特性を得ている。
【０００９】
これらの技術においては、不活性ガスのクリプトン（Ｋｒ）と酸素（Ｏ2）混合ガスにマイクロ波を照射し、ＫｒとＯ2混合プラズマを発生させ原子状酸素Ｏ*を大量に生成して４００°Ｃ程度の温度でシリコンの酸化を行い、従来の熱酸化に匹敵する低リーク電流特性、低界面準位密度、高耐圧性を実現している。また、この酸化技術によれば（１００）面以外の他の面方位を有すシリコン表面にも高品質な酸化膜が得られる。
【００１０】
【発明が解決しようとする課題】
しかしながら、こうした従来のマイクロ波励起プラズマによるシリコン酸化膜形成技術では、原子状酸素Ｏ*を使用した酸化を行っているにもかかわらず、従来の酸素分子あるいは水分子を使用した熱酸化工程と同等程度の電気的特性を有するシリコン酸化膜しか得られていない。特にシリコン基板表面において約２ｎｍ程度以下の酸化膜厚を有するシリコン酸化膜では良好な低いリーク電流特性を得ることが出来ず、ゲート絶縁膜のさらなる薄膜化を要求する高性能微細トランジスタの実現は、従来の熱酸化膜技術と同様に困難であった。
【００１１】
また、トランジスタの酸化膜へのホットキャリア注入の影響によるコンダクタンスの劣化や、フラッシュメモリなど、シリコン酸化膜中に電子をトンネル伝導させる素子において、リーク電流の増加など電気特性の経時的劣化が、シリコン酸化膜を従来の熱工程により形成した場合よりも顕著に起こってしまうという課題を有していた。
【００１２】
そこで本発明は、以上述べた課題を解決した新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
【００１３】
本発明のより具体的な課題は、従来の熱酸化技術に代わる低温プラズマ酸化技術を提供することにある。
【００１４】
本発明の他の課題は、あらゆる面方位のシリコン面に適用可能な、低温での高品質絶縁膜形成技術を提供することにある。
【００１５】
また本発明は、かかる低温での高品質絶縁膜形成技術を使った、信頼性の高い高品質な微細半導体装置、特にトランジスタ集積回路装置やフラッシュメモリ装置、更にはトランジスタや各種機能素子を複数備えた３次元集積回路装置、およびその製造方法を提供することを課題とする。
【００１６】
【課題を解決するための手段】
本発明は、シリコン表面の上に形成されたシリコン化合物層を含む半導体装置であって、
前記シリコン化合物層は、少なくとも所定の不活性ガス元素を含み、水素含有量が面密度換算で１０11／ｃｍ2以下であることを特徴とする半導体装置を提供する。
また本発明は、シリコン表面の上に第１のシリコン化合物層を介して形成された多結晶シリコン膜を有するトランジスタと、多結晶シリコン表面の上に形成された第２のシリコン化合物層を含むキャパシタとを、共通基板上に備えた半導体メモリ装置であって、前記第１および第２のシリコン化合物層の各々は少なくとも所定の不活性ガス元素を含み、水素含有量が面密度換算で１０11／ｃｍ2以下であることを特徴とする半導体装置を提供する。
また本発明は、基板の上に形成された多結晶シリコン層又はアモルファスシリコン層を活性層とする半導体装置であって、前記シリコン層の表面には、少なくとも所定の不活性ガス元素を含み、水素含有量が面密度換算で１０11／ｃｍ2以下のシリコン化合物層が形成され、前記半導体装置は、前記基板上に形成された表示素子を駆動することを特徴とする半導体装置を提供する。
また本発明は、シリコン表面上への半導体装置の製造方法であって、前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、前記水素除去工程に先立って、前記シリコン表面を、水素を含む媒体で処理する工程を含み、前記媒体は、水素添加水であることを特徴とする半導体装置の製造方法を提供する。
また本発明は、シリコン表面上への半導体装置の製造方法であって、前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、前記水素除去工程に先立って、前記シリコン表面を、水素を含む媒体で処理する工程を含み、前記媒体は、希フッ酸であることを特徴とする半導体装置の製造方法を提供する。
また本発明は、シリコン表面上への半導体装置の製造方法であって、前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、前記第２の不活性ガスはクリプトン（Ｋｒ）ガスよりなり、前記気体分子は酸素（Ｏ2）分子よりなり、前記シリコン化合物層としてシリコン酸化膜が形成されることを特徴とする半導体装置の製造方法を提供する。
また本発明は、シリコン表面上への半導体装置の製造方法であって、前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、前記第２の不活性ガスはアルゴン（Ａｒ）ガス、又はクリプトン（Ｋｒ）ガス、又はアルゴンとクリプトンの混合ガスであり、前記気体分子はアンモニア（ＮＨ3）分子、または窒素（Ｎ2）分子と水素（Ｈ2）分子とよりなり、前記シリコン化合物層としてシリコン窒化膜が形成されることを特徴とする半導体装置の製造方法を提供する。
また本発明は、シリコン表面上への半導体装置の製造方法であって、前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、前記第２の不活性ガスはアルゴン（Ａｒ）ガス、又はクリプトン（Ｋｒ）ガス、又はアルゴンとクリプトンの混合ガスであり、前記気体分子は酸素（Ｏ2）分子とアンモニア（ＮＨ3）分子、または酸素（Ｏ2）分子と窒素（Ｎ2）分子と水素（Ｈ2）分子とよりなり、前記シリコン化合物層としてシリコン酸窒化膜が形成されることを特徴とする半導体装置の製造方法を提供する。
また本発明は、基板上への多結晶シリコン層又はアモルファスシリコン層を活性層とする半導体装置の製造方法であって、前記基板上に、多結晶シリコン層またはアモルファスシリコン層よりなるシリコン層を形成する工程と、前記シリコン層表面を第１の不活性ガスによるプラズマに曝して、前記シリコン層表面の少なくとも一部に存在する水素を除去する工程と、第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによるプラズマを発生させて、前記シリコン層表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、前記第１の不活性ガスは、Ａｒ，ＫｒおよびＸｅよりなる群より選ばれる少なくとも１種のガスよりなり、前記第２の不活性ガスはＫｒよりなり、前記第シリコン化合物層はシリコン酸化膜よりなることを特徴とする半導体装置の製造方法を提供する。
また本発明は、基板上への多結晶シリコン層又はアモルファスシリコン層を活性層とする半導体装置の製造方法であって、前記基板上に、多結晶シリコン層またはアモルファスシリコン層よりなるシリコン層を形成する工程と、前記シリコン層表面を第１の不活性ガスによるプラズマに曝して、前記シリコン層表面の少なくとも一部に存在する水素を除去する工程と、第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによるプラズマを発生させて、前記シリコン層表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、前記第１の不活性ガスは、Ａｒ，ＫｒおよびＸｅよりなる群より選ばれる少なくとも１種のガスよりなり、前記第２の不活性ガスはＡｒまたはＫｒよりなり、前記シリコン化合物層は窒化膜または酸窒化膜よりなることを特徴とする半導体装置の製造方法を提供する。
［作用］
本発明者らは、従来の熱酸化工程において、熱酸化工程の前処理工程として希フッ酸や水素添加水等を用いた洗浄を行い、シリコン表面のシリコン未結合手を水素で終端することによりシリコン表面の自然酸化を抑制した場合に、Ａｒ、Ｋｒなどの不活性ガス雰囲気中においてシリコン基体を昇温する過程における前記表面終端水素の離脱に伴ってシリコン表面に平坦性の劣化が生じることを見出した。かかるシリコン表面の平坦性の劣化は、それに続く熱酸化工程を経た後でも残り、シリコン／シリコン酸化膜界面における平坦性の劣化を生じるものと考えられる。かかるシリコン／シリコン酸化膜界面における平坦性の劣化は、リーク電流の増加やしきい値電圧の不均一性の原因の一つになっていたと考えられる。
【００１７】
ところで従来のマイクロ波励起プラズマによるシリコン酸化膜形成工程では、熱酸化工程の場合と同様に、前処理工程において希フッ酸や水素添加水等の洗浄でシリコン表面を終端し、シリコン表面の自然酸化を抑制してからプラズマ酸化処理を行っている。しかしこのことは、マイクロ波プラズマ酸化工程ではシリコンの酸化は約４００°Ｃ程度の低温で行われているので、シリコン表面を終端している水素は脱離せず表面に残ったままで酸化工程が行われていたことを意味する。すなわち本発明の発明者は、従来のマイクロ波プラズマ酸化工程では、シリコン酸化膜中に大量に水素が残留し、これがリーク電流の増加やホットキャリア耐性の悪化の原因になっていたという知見を得た。
【００１８】
本発明による絶縁膜形成前の表面終端水素除去方法によれば、プラズマ処理されるシリコン表面を、前記シリコン表面への第２のプラズマによる酸化膜や窒化膜あるいは酸窒化膜などのシリコン化合物層形成工程に先立って、第１のプラズマにより処理することにより、表面の平坦性を悪化させることなく、４００°Ｃ程度以下の低温で表面終端水素を完全に除去することが可能になる。特に、ラジアル・ライン・スロット・アンテナを使用したマイクロ波プラズマ装置（ＷＯ９８／３３３６２号公報参照）は大面積にわたり均一で時間的に揺らがない低電子温度の高密度なプラズマを発生させることができ、その結果、表面イオン照射エネルギを低く抑えることができ、シリコン表面に損傷を与えることなく、表面終端水素を除去し、引き続き酸化、窒化あるいは酸窒化を行うことができる。
【００１９】
シリコン表面の損傷は不活性ガスの質量が重いほど少なくなり、ヘリウム（Ｈｅ），ネオン（Ｎｅ），アルゴン（Ａｒ），クリプトン（Ｋｒ），キセノン（Ｘｅ）の順に減少する。例えばＡｒを使用したプラズマの場合、前記マイクロ波励起プラズマ装置を使用すればイオン照射エネルギは、マイクロ波パワーが約１．２Ｗ／ｃｍ2で、圧力が約１３．３Ｐａ（１００ｍＴｏｒｒ）以上の場合、約７ｅＶ以下にすることができる。
【００２０】
イオン照射エネルギが７ｅＶ以下であれば、基板表面がシリコンであっても、またさらに損傷に弱いシリコン酸化膜であっても、表面に損傷が入ることはない。よりイオン照射エネルギを低くしたいときには不活性ガスとしてプラズマ電子温度がＡｒよりも低いＫｒやＸｅを選択することが好ましい。
【００２１】
前記表面終端水素を除去するための不活性ガスは、生産的な効率をあげる観点から、終端水素除去工程の次に続く工程で使われるガスを選択することが好ましい。例えば、プラズマ中で原子状酸素を大量に発生させシリコン表面の酸化を行う場合には、表面終端水素除去をＫｒプラズマで行い、原子状窒素やＮＨラジカルを発生させて窒化を行う場合には、表面終端水素の除去をＡｒプラズマまたはＫｒプラズマを用いて行うのが好ましい。
【００２２】
本発明によれば、従来の熱酸化工程やマイクロ波プラズマ工程で成膜したシリコン酸化膜より優れた特性、信頼性を有するシリコン酸化膜を約４００°Ｃ程度の低温で形成することが可能となり、シリコン酸化膜の膜厚をより薄くした高性能微細トランジスタ集積回路を実現できる。本発明の誘電体膜の形成方法によれば、表面終端水素除去を行うのに従来のように８００°Ｃのような高温は必要なく、５５０℃以下の低温で十分であり、表面終端水素除去を含め、誘電体膜の形成の全工程を低温で行うことが可能になる。誘電体膜の形成を５５０℃以下の低温でできるので、膜中のダングリングボンドを終端している水素を脱離させることなく、酸素欠損を回復させることができる。これは、窒化膜あるいは酸窒化膜の形成においても同じである。
【００２３】
また、本発明によれば、優れた特性、信頼性を有するシリコン窒化膜あるいはシリコン酸窒化膜を、約５００°Ｃ以下の低温で、あらゆる面方位のシリコン表面（多結晶シリコンを含む）上に形成することが可能となり、高誘電率ゲート絶縁膜をもった高性能なトランジスタ集積回路を実現できる。
【００２４】
また、本発明によれば、シャロートレンチアイソレーションなどの素子分離構造の角部分や凹凸のある表面形状をもつシリコン表面にも、リーク電流や耐圧などの特性が良好な薄い高品質なシリコン酸化膜や、シリコン窒化膜、シリコン酸窒化膜等を形成することが可能となり、素子分離幅を狭くした大きな集積密度を有する半導体集積回路や、立体的構造を持つ高密度な半導体集積回路の実現が可能となる。
【００２５】
本発明による絶縁膜は、フラッシュメモリ素子などに使用される高品質高信頼性ゲート絶縁膜や多結晶シリコン層間絶縁膜にも適応される。
【００２６】
さらに本発明によれば、絶縁膜上に形成された、主として＜１１１＞方向に優先配向する結晶粒より構成される多結晶シリコン表面上にも、高品質なシリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜をゲート絶縁膜として形成することが可能となり、大きな駆動能力を有する多結晶シリコントランジスタを実現することが可能になる。かかる多結晶シリコントランジスタを使って、液晶表示装置を含む様々な表示装置が実現でき、さらにはトランジスタや機能素子を複数積層した３次元集積回路素子を実現することもできる。
【００２７】
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
初めに、プラズマを用いた低温での酸化膜形成について説明する。
【００２８】
図１は、本発明で使われるラジアルラインスロットアンテナを用いたプラズマ処理装置の一例を示す断面図である。
【００２９】
本実施形態においては、シリコン表面の未結合手を終端している水素を除去するのに、次の酸化膜形成工程でプラズマ励起ガスとして使われるＫｒを使用し、同一処理室内で連続して表面終端水素除去処理と酸化処理とを行う。
【００３０】
まず、真空容器（処理室）１０１内を真空にし、次にシャワープレート１０２から最初にＡｒガスを導入し、それをＫｒガスに切替える。さらに、前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００３１】
次にシリコン基板１０３を、加熱機構を持つ試料台１０４に置き、試料の温度を４００℃程度に設定する。前記シリコン基板１０３の温度が２００−５５０℃の範囲内であれば、以下に述べる結果はほとんど同様のものとなる。前記シリコン基板１０３は、直前の前処理工程において希フッ酸洗浄が施され、その結果表面のシリコン未結合手が水素で終端されている。
【００３２】
次に同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を供給し、前記マイクロ波を前記ラジアルラインスロットアンテナ１０６から処理室１０１の壁面の一部に設けられた誘電体板１０７を通して、前記処理室１０１内に導入する。導入されたマイクロ波は前記シャワープレート１０２から前記処理室１０１内に導入されたＫｒガスを励起し、その結果前記シャワープレート１０２の直下に高密度のＫｒプラズマが形成される。供給するマイクロ波の周波数が９００ＭＨｚ程度以上約１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。
【００３３】
図１の構成においてシャワープレート１０２と基板１０３の間隔は、本実施形態では６ｃｍに設定する。この間隔は狭いほうがより高速な成膜が可能となる。本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してプラズマを励起してもよい。
【００３４】
前記シリコン基板１０３をＫｒガスで励起されたプラズマに曝すことにより、前記シリコン基板１０３の表面は低エネルギのＫｒイオン照射を受け、その表面終端水素が除去される。
【００３５】
図２は前記シリコン基板１０３表面におけるシリコン−水素結合を赤外分光器により分析した結果であり、前記処理室１０１中にマイクロ波を１３３Ｐａ（１Ｔｏｒｒ）の圧力下、１．２Ｗ／ｃｍ2のパワーで導入することで励起したＫｒプラズマによる、シリコン表面終端水素の除去効果を示す。
【００３６】
図２を参照するに、わずか１秒程度のＫｒプラズマ照射でシリコン−水素結合に特徴的な波数２１００ｃｍ-1付近の光吸収がほとんど消滅し、約３０秒の照射ではほぼ完全に消滅するのがわかる。すなわち、約３０秒のＫｒプラズマ照射により、シリコン表面を終端していた水素が除去できることがわかる。本実施形態では、１分間のＫｒプラズマ照射を施して、表面終端水素を完全に除去する。
【００３７】
次に、前記シャワープレート１０２から９７／３の分圧比のＫｒ／Ｏ2混合ガスを導入する。この際、処理室内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に維持しておく。ＫｒガスとＯ2ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ*とＯ2分子が衝突し、原子状酸素Ｏ*を効率よく大量に発生できる。
【００３８】
本実施例では、この原子状酸素Ｏ*により前記シリコン基板１０３の表面を酸化する。従来のシリコン表面の熱酸化法では、Ｏ2分子やＨ2Ｏ分子により酸化が行われ、８００°Ｃ以上の極めて高い処理温度が必要であったが、本発明の原子状酸素による酸化処理では、４００°Ｃ程度の非常に低い温度で酸化が可能である。Ｋｒ*とＯ2の衝突機会を大きくするには、処理室圧力は高い方が望ましいが、あまり高くすると、発生したＯ*同志が衝突し、Ｏ2分子に戻ってしまう。当然、最適ガス圧力が存在する。
【００３９】
図３に、処理室内のＫｒ／Ｏ2の圧力比を９７／３に保持しつつ、前記処理室１０１内のガス圧力を変化させた場合の、形成される酸化膜の厚さと処理室内圧力との関係を示す。ただし図３では、シリコン基板１０３の温度を４００°Ｃに設定し、１０分間の酸化処理を行っている。
【００４０】
図３を参照するに、前記処理室１０１内の圧力が約１３３Ｐａ（１Ｔｏｒｒ）の時に最も酸化速度は速くなり、この圧力ないしはその近傍の圧力条件が最適であることがわかる。この最適圧力は、前記シリコン基板１０３の面方位が（１００）面である場合に限らず、どの面方位のシリコン表面であっても同じである。
【００４１】
所望の膜厚のシリコン酸化膜が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ2混合ガスをＡｒガスに置換して酸化工程を終終了する。本工程の前後にＡｒガスを使用するのはＫｒより安価なガスをパージガスに使用するためである。本工程に使用されたＫｒガスは回収再利用する。
【００４２】
以上の酸化膜形成に続いて、電極形成工程、保護膜形成工程、水素シンタ処理工程等を施してトランジスタやキャパシタを含む半導体集積回路装置を完成さる。
【００４３】
上記の手順で形成されたシリコン酸化膜中の水素含有量を昇温放出により測定したところ、３ｎｍの膜厚のシリコン酸化膜において面密度換算で１０12／ｃｍ2程度以下であった。特にリーク電流が少ない酸化膜においてはシリコン酸化膜内の水素含有量は、面密度換算で１０11／ｃｍ2程度以下であることが確認された。一方、酸化膜形成前にＫｒプラズマの暴露を行わなかった酸化膜は面密度換算で１０12／ｃｍ2を超える水素を含んでいた。
【００４４】
また、上記の手順で形成されたシリコン酸化膜を剥離した後のシリコン表面と酸化膜形成前のシリコン表面の粗さを原子間力顕微鏡で測定して比較したところ、シリコン表面の荒さが変化していないのが確認された。すなわち、終端水素を除去して酸化した後でもシリコン表面が荒れることはない。
【００４５】
図４は、上記の手順で形成されたシリコン酸化膜中のＫｒ密度の深さ方向分布を、全反射蛍光Ｘ線分光装置を用いて調べたものである。ただし図４の結果はシリコンの（１００）面についてのものであるが、（１００）面に限らず他の方位でも同様の結果が得られる。
【００４６】
図４の実験では、Ｋｒ中の酸素の分圧を３％に、また処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）に設定し、プラズマ酸化処理を基板温度４００°Ｃで行っている。
【００４７】
図４を参照するに、シリコン酸化膜中のＫｒ密度は下地のシリコン表面から遠ざかるにつれて増大し、シリコン酸化膜表面では２×１０11／ｃｍ2程度の密度に達する。このことから、上記の手順で得られるシリコン酸化膜は、下地のシリコン表面からの距離が４ｎｍ以上の領域において膜中のＫｒ濃度が一定で、一方シリコン表面からの距離が４ｎｍ以下の領域においてはシリコン／シリコン酸化膜の界面に向かって減少している膜であることがわかる。
【００４８】
図５は、上記の手順で得られたシリコン酸化膜について、リーク電流の印加電界依存性を示す。ただし図５の結果は、シリコン酸化膜の膜厚が４．４ｎｍの場合についてのものである。比較のため、図５中には酸化膜形成前にＫｒプラズマの暴露を行わなかった場合について、同一膜厚の酸化膜のリーク電流特性を示している。
【００４９】
図５を参照するに、Ｋｒプラズマへの暴露を行わなかった場合のシリコン酸化膜のリーク電流特性は、従来の熱酸化膜のリーク電流特性と同等であり、Ｋｒ／Ｏ2マイクロ波プラズマによる酸化処理を行っても、得られる酸化膜のリーク電流特性を余り改善することができないことがわかる。これに対し、Ｋｒプラズマ照射により終端水素除去を施してからＫｒ／Ｏ２ガスを導入して酸化を行う本実施形態の方法により形成されたシリコン酸化膜は、従来のマイクロ波プラズマ酸化により形成されたシリコン酸化膜よりも同一電界におけるリーク電流が２〜３桁も減少し、非常に良好な低リーク特性を示していることがわかる。同様のリーク電流特性の改善は、さらに薄い１．７ｎｍ程度までの膜厚のシリコン酸化膜でも実現できることが確認されている。
【００５０】
図６は、本実施形態によるシリコン酸化膜のリーク電流特性を、前記シリコン酸化膜の膜厚を変化させて測定した結果を示す。ただし図６中、△は従来の熱酸化膜のリーク電流特性を、また○はＫｒプラズマへの曝露を省略してＫｒ／Ｏ2プラズマによる酸化を行った場合のシリコン酸化膜のリーク電流特性を、さらに●は、前記Ｋｒプラズマへの曝露の後、前記Ｋｒ／Ｏ2プラズマによる酸化を行った本実施例形態によるシリコン酸化膜のリーク電流特性を示す。なお図６中、■で示すデータは、後で説明する酸窒化膜についてのリーク電流特性を示す。
【００５１】
図６を参照するに、○で示す、Ｋｒプラズマへの曝露工程を省略してプラズマ酸化工程で形成したシリコン酸化膜のリーク電流特性は、△で示す熱酸化膜のリーク電流特性と一致するのに対し、●で示す、本実施形態によるシリコン酸化膜のリーク電流特性は、○で示すリーク電流特性に対して２〜３桁も減少しているのがわかる。また、本実施形態によるシリコン酸化膜では、膜厚が約１．５ｎｍであっても、厚さが２ｎｍの熱酸化膜のリーク電流に匹敵する、１×１０-2Ａ／ｃｍ2のリーク電流を実現できることがわかる。
【００５２】
また、本実施形態により得られたシリコン酸化膜について、シリコン／シリコン酸化膜界面準位密度の面方位依存性を測定してみると、どの面方位のシリコン表面においても、約１×１０10ｃｍ-2ｅＶ-1の非常に低い界面準位密度が得られることを見出した。
【００５３】
この他、耐圧特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、信頼性的特性に関して、本実施形態により形成した酸化膜は、従来の熱酸化膜と同等ないしはそれ以上の良好な特性を示す。
【００５４】
上述したように、表面終端水素を除去してからＫｒ／Ｏ2高密度プラズマによりシリコン酸化工程を行うことで、４００°Ｃという低温においても、あらゆる面方位のシリコンに優れたシリコン酸化膜を形成することができる。こうした効果が得られるのは、終端水素除去により酸化膜中の水素含有量が少なくなり、かつ、酸化膜中にＫｒが含有されることに起因していると考えられる。酸化膜中の水素が少ないことでシリコン酸化膜内の元素の弱い結合が少なくなり、またＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ2界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、シリコン酸化膜の電気的特性が大幅に改善されているためと考えられる。
【００５５】
特に、表面密度換算において水素濃度を１０12／ｃｍ2以下、望ましくは１０11／ｃｍ2程度以下にすることと、５×１０11／ｃｍ2以下程度のＫｒを含むこととが、シリコン酸化膜の電気的特性、信頼性的特性の改善に寄与しているものと考えられる。
【００５６】
本発明の酸化膜を実現するためには、図１の装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。たとえば、マイクロ波によりプラズマを励起するためにＫｒガスを放出する第１のガス放出構造と、酸素ガスを放出する、前記第１のガス放出構造とは異なる第２のガス放出構造とを備えた２段シャワープレート型プラズマプロセス装置を使うことも可能である。
【００５７】
なお、本実施形態では、所望の膜厚のシリコン酸化膜が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ2混合ガスをＡｒガスに置換して酸化工程を終えているが、前記マイクロ波パワーを止める前に、圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保ったままシャワープレート１０２から分圧比９８／２のＫｒ／ＮＨ3混合ガスを導入し、シリコン酸化膜の表面に約０．７ｎｍのシリコン窒化膜を形成して処理を終えても良い。この方法によれば表面にシリコン窒化膜が形成されたシリコン酸窒化膜が得られ、より高い比誘電率を有する絶縁膜を形成することが可能になる。
（第２の実施形態）
次に、プラズマを用いた低温での窒化膜形成について述べる。窒化膜形成には図１と同様の装置を用いる。
【００５８】
本実施形態においては、終端水素除去及び窒化膜形成時のためにＡｒまたはＫｒをプラズマ励起ガスとして使用することが良質な窒化膜を形成する上で望ましい。
【００５９】
以下Ａｒを使用した際の一例を示す。
【００６０】
まず、真空容器（処理室）１０１内を真空に排気し、次にシャワープレート１０２からＡｒガスを導入して処理室内の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）程度に設定する。
【００６１】
次に、直前の前処理工程において水素添加水洗浄により表面のシリコン未結合手が水素で終端されたシリコン基板１０３を処理室１０１中に導入し、加熱機構を持つ試料台１０４に載置する。さらに試料の温度を５００°Ｃに設定する。この温度が３００−５５０°Ｃの範囲内であるならば、以下に述べる結果とはほとんど変わらない。
【００６２】
次に、同軸導波管１０５から、ラジアルラインスロットアンテナ１０６および誘電体板１０７を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のＡｒプラズマを生成する。供給するマイクロ波の周波数が９００ＭＨｚ程度以上１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど変わらない。シャワープレート１０２と基板１０３の間隔は、本実施形態では６ｃｍに設定している。この間隔は狭いほうがより高速な成膜が可能となる。なお本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００６３】
このようにＡｒガスで励起されたプラズマに曝されたシリコン表面は低エネルギのＡｒイオン照射を受け、その表面終端水素が除去される。本実施形態では１分間のＡｒプラズマ暴露を施す。
【００６４】
次に、シャワープレート１０２からＡｒガスに分圧比で２％のＮＨ3ガスを混合して導入する。この際、処理室内の圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）程度に保つ。ＡｒガスとＮＨ3ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＡｒ*とＮＨ3分子が衝突し、ＮＨ*ラジカルが効率よく発生する。このＮＨ*ラジカルがシリコン基板表面を窒化する。
【００６５】
次に、所望の膜厚のシリコン窒化膜が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＡｒ／ＮＨ3混合ガスをＡｒガスに置換して窒化工程を終了する。
【００６６】
以上の窒化膜形成に続いて、電極形成、保護膜形成、水素シンク処理等を行い、トランジスタやキャパシタなどを含む半導体集積装置を完成させる。
【００６７】
本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて窒化膜を成膜した例を示したが、他の方法を用いてマイクロ波を処理室内に導入してもよい。また本実施形態では、プラズマ励起ガスにＡｒを使用しているが、Ｋｒを用いても同様の結果を得ることができる。また、本実施形態では、プラズマプロセスガスにＮＨ3を用いているが、Ｎ2とＨ2などの混合ガスを用いても良い。
【００６８】
本発明のシリコン窒化膜形成においては、表面終端水素を除去した後においても、プラズマ中に水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中及び界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップが無くなると考えられる。
【００６９】
Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明の窒化膜に存在することは、それぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコン／シリコン窒化膜界面準位密度も２×１０10ｃｍ-2と低く抑えられる。希ガス（ＡｒまたはＫｒ）とＮ2／Ｈ2の混合ガスを使用してシリコン窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップを著しくに減少させることができる。
【００７０】
図７は、上述の手順で作成したシリコン窒化膜厚の圧力依存性を示す。ただし図７の実験においてＡｒ／ＮＨ3の分圧比は９８／２に設定されており、成膜時間は３０分である。
【００７１】
図７を参照するに、窒化膜の成長速度は、処理室内の圧力を下げて希ガス（ＡｒまたはＫｒ）がＮＨ3（またはＮ2／Ｈ2）に与えるエネルギ−を増やした方が速くなることがわかる。窒化膜形成効率の観点からは、ガス圧力は６．６５〜１３．３Ｐａ（５０〜１００ｍＴｏｒｒ）の範囲が好ましいが、他の実施形態で述べるように、酸化と窒化を連続する工程では酸化に適した圧力、例えば１３３Ｐａ（１Ｔｏｒｒ）程度に統一して窒化を行うことも、生産性の観点からは好ましい条件である。また、希ガス中のＮＨ3（またはＮ2／Ｈ2）の分圧は１〜１０％の範囲が良く、さらに好ましくは２〜６％が良い。
【００７２】
本実施形態により得られたシリコン窒化膜の比誘電率は７．９であったが、この値はシリコン酸化膜の比誘電率の約２倍に相当する。
【００７３】
本実施形態により得られたシリコン窒化膜の電流電圧特性を測定したところ、膜厚が３．０ｎｍ（誘電率換算酸化膜１．５ｎｍに相当）のときに、１Ｖの電圧印加時において、膜厚が１．５ｎｍの熱酸化膜よりも５−６桁以上も低いリーク電流特性が得られることが見出された。これは、本実施例によるシリコン窒化膜を使うことにより、ゲート絶縁膜にシリコン酸化膜を使用したトランジスタにおいて問題となっている微細化限界を突破できることが可能であることを意味する。
【００７４】
上述した窒化膜の成膜条件、および物性的、電気的特性は、（１００）面方位のシリコン表面上に限定されるものではなく、（１１１）面を含むあらゆる面方位のシリコンにおいて、同様に成立する。
【００７５】
本実施形態により得られた好ましい結果は、終端水素が除去されたことによることだけが原因ではなく、窒化膜中にＡｒまたはＫｒが含有されることにも関係すると考えられる。すなわち、本実施例形態による窒化膜では窒化膜中やシリコン／窒化膜界面でのストレスが、窒化膜中に含有されるＡｒあるいはＫｒにより緩和され、その結果シリコン窒化膜中の固定電荷や界面準位密度が低減され、電気的特性、信頼性的特性が大幅に改善されたものと考えられる。
【００７６】
特に、シリコン酸化膜の場合と同様に、表面密度において５×１０11／ｃｍ2以下のＡｒまたはＫｒを含むことがシリコン窒化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。
【００７７】
本発明の窒化膜を実現するためには、図１の装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。たとえば、マイクロ波によりプラズマを励起するためのＡｒまたはＫｒガスを放出する第１のガス放出構造と、ＮＨ3（またはＮ2／Ｈ2ガス）ガスを放出する、前記第１のガス放出構造とは異なる第２のガス放出構造とをもつ２段シャワープレート型プラズマプロセス装置で形成することも可能である。
（第３の実施形態）
次に、ゲート絶縁膜にプラズマを用いた低温の酸化膜と窒化膜の２層構造を使用した実施形態を説明する。
【００７８】
本実施形態で使われる酸化膜および窒化膜の形成装置は図１と同じである。本実施形態においては、酸化膜及び窒化膜形成のためにＫｒをプラズマ励起ガスとして使用する。
【００７９】
まず、真空容器（処理室）１０１内を真空に排気し、シャワープレート１０２からＡｒガスを前記処理室１０１中に導入する。次に導入されるガスを当初のＡｒからＫｒガスに切り替え、前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００８０】
次に、直前の前処理工程で希フッ酸洗浄が施され表面のシリコン未結合手が水素で終端されているシリコン基板１０３を前記処理室１０１内に導入し、加熱機構を備えた試料台１０４に載置する。さらに試料の温度を４００℃に設定する。
【００８１】
次に前記同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を１分間供給し、前記マイクロ波を前記誘電体板１０７を介して前記処理室１０１内に導入する。このようにして前記処理室１０１内に生成した高密度のＫｒプラズマに、前記シリコン基板１０３の表面を曝すことにより、表面終端水素を除去する。
【００８２】
次に、前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保持したまま、シャワープレート１０２から９７／３の分圧比のＫｒ／Ｏ2混合ガスを導入し、前記シリコン基板１０３の表面に厚さが１．５ｎｍのシリコン酸化膜を形成する。
【００８３】
次に、マイクロ波の供給を一時停止し、Ｏ2ガスの導入を停止する。さらに真空容器（処理室）１Ｏ１内をＫｒでパージした後、シャワープレート１０２から分圧比９８／２のＫｒ／ＮＨ3混合ガスを導入し、処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定したまま、再び周波数が２．５６ＧＨｚのマイクロ波を供給し、前記処理室１０１内に高密度のプラズマを生成して、前記シリコン酸化膜の表面に１ｎｍのシリコン窒化膜を形成する。
【００８４】
次に、所望の膜厚のシリコン窒化膜が形成されたところでマイクロ波パワーの導入を停止してプラズマ励起を終了し、さらにＫｒ／ＮＨ3混合ガスをＡｒガスに置換して酸化窒化工程を終了する。
【００８５】
以上の酸化窒化膜形成に続いて、電極形成、保護膜形成、水素シンタ処理を施すことにより、トランジスタやキャパシタを有する半導体集積回路装置を完成させる。
【００８６】
このようにして形成した積層ゲート絶縁膜の実効的な誘電率を測定したところ、約６の値が得られた。その他、リーク電流特性、耐圧特性、ホットキャリア耐性などの電気的特性、信頼性的特性も先の実施形態１の場合と同様に、優れたものであった。得られたゲート絶縁膜にはシリコン基板１０３の面方位に対する依存性も見られず、（１００）面以外のどの面方位のシリコンにも優れた特性のゲート絶縁膜を形成できた。このようにして、酸化膜の低界面準位特性と窒化膜の高誘電率特性を兼ね備えたゲート絶縁膜を実現できた。
【００８７】
本実施形態では、シリコン側に酸化膜を形成する酸化膜、窒化膜の２層構成を示したが、目的に応じて酸化膜、窒化膜の順序を入れ替えること、また酸化膜／窒化膜／酸化膜、窒化膜／酸化膜／窒化膜などのさらに複数の積層膜を形成することも可能である。
（第４の実施形態）
次に、ゲート絶縁膜にプラズマを用いた低温の酸窒化膜を使用した実施形態を説明する。
【００８８】
本実施形態で使う酸窒化膜形成装置は、図１と同じである。本実施形態においては、Ｋｒをプラズマ励起ガスとして使用する。
【００８９】
まず、真空容器（処理室）１０１内を真空に排気し、シャワープレート１０２から前記処理室１０１中にＡｒガスを導入する。次に前記処理室１０１中に導入されるガスをＡｒからＫｒガスに切り替え、処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００９０】
さらに直前の前処理工程で希フッ酸洗浄が施され表面のシリコン未結合手が水素で終端されているシリコン基板１０３を前記処理室１０１中に導入し、加熱機構を備えた試料台１０４に載置する。さらに試料の温度を４００℃に設定する。
【００９１】
次に、同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を１分間供給し、前記ラジアルラインスロットアンテナ１０６から誘電体板１０７を通して処理室１０１内に前記マイクロ波を導入し、前記処理室１０１内に高密度のＫｒプラズマを生成する。このようにしてＫｒガスで励起されたプラズマに前記シリコン基板１０３の表面を曝すことにより、その表面終端水素を除去する。
【００９２】
次に、前記処理室１０１の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に維持し、前記シャワープレート１０２から分圧比９６．５／３／０．５のＫｒ／Ｏ2／ＮＨ3混合ガスを導入し、シリコン表面に３．５ｎｍのシリコン酸窒化膜を形成する。所望の膜厚のシリコン酸窒化膜が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ2／ＮＨ3混合ガスをＡｒガスに置換して酸窒化工程を終える。
【００９３】
以上の酸化膜形成に続いて、電極形成工程、保護膜形成工程、水素シンタ処理工程などを施し、トランジスタやキャパシタを含む半導体集積回路装置を完成させる。
【００９４】
図８に示すように、発光分析により測定した原子状酸素Ｏ*の発生密度はＫｒ／Ｏ2／ＮＨ3ガスの混合比が９７／３／０〜９５／３／２の範囲では実質的に変化しないが、それ以上ＮＨ3の比率を増大させると原子状酸素の発生量が減り、代わりに原子状水素の量が増加する。特にＫｒ／Ｏ2／ＮＨ3ガスの混合比が９６．５／３／０．５程度の場合にリーク電流が最も減少し、絶縁耐圧、電荷注入耐圧も向上する。
【００９５】
図９は、２次イオン質量分析器で測定した、本実施の形態による酸窒化膜内のシリコン、酸素、窒素の濃度分布を示す。ただし図９中、横軸は酸窒化膜の表面からの深さを示す。図９中、シリコン、酸素、窒素の分布が膜内でなだらかに変化しているように見えるが、これは酸窒化膜の膜厚が不均一なわけではなく、エッチング均一性が悪いことに起因する。
【００９６】
図９を参照するに、前記酸窒化膜中における窒素の濃度は、シリコン／シリコン酸窒化膜界面とシリコン酸窒化膜表面において高く、酸窒化膜中央部では減少するのがわかる。この酸窒化膜中に取り込まれた窒素の量はシリコンや酸素の比べて数割以下である。
【００９７】
図１０は本実施形態による酸窒化膜のリーク電流の印加電界依存性を示す。ただし図１０中、比較のためにマイクロ波プラズマによる酸化膜形成の前にＫｒプラズマへの暴露処理を行わなかった同一膜厚の酸化膜のリーク電流特性と、熱酸化により形成された酸化膜のリーク電流特性も示している。
【００９８】
図１０を参照するに、Ｋｒプラズマ照射により終端水素除去を施してからＫｒ／Ｏ2／ＮＨ3ガスを導入して酸窒化を行った本実施形態による酸窒化膜では、従来の手法で形成された酸化膜より、同一電界で比較したリーク電流の値が２〜４桁も減少して、良好な低リーク特性が得られていることがわかる。
【００９９】
なお、先に説明した図６中には、このようにして形成された酸窒化膜のリーク電流特性と膜厚の関係が、■により示されている。
【０１００】
図６を再び参照するに、本実施の形態によりＫｒ照射を行った後で形成された酸窒化膜は、同様な工程で形成された酸化膜と同様なリーク電流特性を有し、特に膜厚が約１．６ｎｍの場合においてもリーク電流の値が１×１０-2Ａ／ｃｍ2に過ぎないことがわかる。
【０１０１】
本実施形態による酸窒化膜では、その他、耐圧特性、ホットキャリア耐性などの電気的特性、信頼性的特性も、先の実施形態１の酸化膜以上に優れたものであった。またシリコン基板の面方位に対する依存も見られず、シリコンの（１００）面のみならず、どの面方位のシリコン表面上にも、優れた特性のゲート絶縁膜を形成することができる。
【０１０２】
上述したように、表面終端水素を除去してからＫｒ／Ｏ2／ＮＨ3高密度プラズマによりシリコン酸窒化工程を行うことで、４００°Ｃという低温においても、あらゆる面方位のシリコン表面上に、優れた特性および膜質のシリコン酸窒化膜を形成することができる。
【０１０３】
本実施の形態においてこのような好ましい効果が得られるのは、終端水素除去により酸窒化膜中の水素含有量が減少していることだけでなく、酸窒化膜中に数割以下の窒素が含有されることにも起因しているものと考えられる。本実施形態の酸窒化膜ではＫｒの含有量は実施形態１の酸化膜に比べ約１／１０以下であり、Ｋｒの代わりに窒素が多く含有されている。すなわち本実施の形態では、酸窒化膜中の酸窒化膜中の水素が少ないため、シリコン酸窒化膜中において弱い結合の割合が減少し、また窒素が含有されることにより、膜中やＳｉ／ＳｉＯ2界面でのストレスが緩和され、その結果膜中電荷や界面準位の密度が低減し、よって前記酸窒化膜の電気的特性が大幅に改善されていると考えられる。特に前記酸窒化膜中の水素濃度が、表面密度換算において１０12ｃｍ-2以下、望ましくは１０11ｃｍ-2程度以下に減少していること、および膜中にシリコンあるいは酸素の数割以下濃度の窒素を含むことが、シリコン酸窒化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。
【０１０４】
なお、本実施形態では、所望の膜厚のシリコン酸窒化膜が形成された時点でマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ2／ＮＨ3混合ガスをＡｒガスに置換して酸窒化工程を終えているが、このマイクロ波パワーを止める前に、圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保持したまま、前記シャワープレート１０２から分圧比９８／２のＫｒ／ＮＨ3混合ガスを導入し、シリコン酸窒化膜の表面に約０．７ｎｍのシリコン窒化膜を形成してから酸窒化工程を終了してもよい。この方法によればシリコン酸窒化膜の表面にシリコン窒化膜が形成され、より高誘電率な絶縁膜が形成できる。
（第５の実施形態）
次に、シャロートレンチアイソレーションを構成する素子分離側壁部の角部分や、凹凸を有する表面形状をもつシリコン表面に高品質なシリコン酸化膜を形成した、本発明の第５の実施の形態による半導体装置の形成方法を示す。
【０１０５】
図１１（ａ）はシャロートレンチアイソレーションの概念図を示す。
【０１０６】
図１１（ａ）を参照するに、図示のシャロートレンチアイソレーションはシリコン基板１００３表面にプラズマエッチングによりアイソレーショントレンチを形成し、形成されたトレンチをＣＶＤ法により形成されたシリコン酸化膜１００２により充填し、さらに、前記シリコン酸化膜１００２を例えばＣＭＰ法などにより平坦化することにより形成される。
【０１０７】
本実施の形態では、ＣＭＰ法による前記シリコン酸化膜１００２の研磨工程の後、シリコン基板を８００−９００°Ｃの酸化性の雰囲気に曝すことにより犠牲酸化を行い、犠牲酸化により形成されたシリコン酸化膜をフッ酸を含む薬液中でエッチングし、水素終端されたシリコン表面を得る。本実施形態では、実施形態１と同様の手順で、Ｋｒプラズマにより表面終端水素を除去し、その後Ｋｒ／０2ガスを導入してシリコン酸化膜を約２．５ｎｍ形成する。
【０１０８】
本実施の形態によれば、図１１（ｃ）に示すように、シャロートレンチアイソレーションの角部においても、シリコン酸化膜は一様な厚さで形成され、シリコン酸化膜の膜厚の減少が生じることはない。このＫｒプラズマを用いたプラズマ酸化法により形成されたシャロートレンチアイソレーション部分を含めた全体のシリコン酸化膜のＱＢＤ（Ｃｈａｒｇｅ ｔｏ Ｂｒｅａｋｄｏｗｎ）特性は、非常に良好で、注入電荷量１０2Ｃ／ｃｍ2でもリーク電流上昇が起きず、デバイスの信頼性が大幅に改善される。
【０１０９】
前記シリコン酸化膜を従来の熱酸化法によって形成した場合には、図１１（ｂ）に示すように、シャロートレンチアイソレーションのテーパ角が大きくなるに従って、シャロートレンチアイソレーション角部での薄膜化が激しくなるが、本発明のプラズマ酸化によれば、テーパ角が大きくなっても、シャロートレンチアイソレーション角部でのシリコン酸化膜の薄膜化は起こらない。そこで本実施例ではシャロートレンチアイソレーション構造において、トレンチのテーパ角を直角に近づけることで素子分離領域の面積を減少でき。半導体素子のさらなる集積度向上が可能となる。従来の熱酸化などの技術では、図１１（ｂ）に示したトレンチ角部での熱酸化膜の薄膜化に起因する制約により、素子分離部に約７０度程度のテーパ角が用いられていたが、本発明によれば、９０度の角度を使うことが可能である。
【０１１０】
図１２は、シリコン基板を約９０度にエッチングした凹凸表面形状を持つシリコン基板に実施形態１の手順に従って３ｎｍの厚さに形成したシリコン酸化膜の断面を示す。
【０１１１】
図１２を参照するに、どの面上にも均一な膜厚のシリコン酸化膜が形成できていることが確認できる。
【０１１２】
このようにして形成された酸化膜ではリーク電流や耐圧などの電気的特性は良好であり、従って本発明により縦型構造などの複数の面方位をもつシリコン立体的構造を持つ高密度な半導体集積化装置を実現することが可能となる。
（第６の実施形態）
次に、上述したプラズマを用いた低温での酸化膜および窒化膜、あるいは酸窒化膜の形成技術を使用した本発明の第６の実施の形態によるフラッシュメモリ素子について説明する。なお以下の説明では、フラッシュメモリ素子を一例として開示するが、本発明は同様の積層構造を有するＥＰＲＯＭ、ＥＥＰＲＯＭ等にも適用可能である。
【０１１３】
図１３は、本実施の形態によるフラッシュメモリ素子の概略断面構造図を示す。
【０１１４】
図１３を参照するに、前記フラッシュメモリ素子はシリコン基板１２０１上に形成されており、前記シリコン基板１２０１上に形成されたトンネル酸化膜１２０２と、前記トンネル酸化膜１２０２上に形成されたフローティングゲート電極となる第１の多結晶シリコンゲート電極１２０３と、前記多結晶シリコンゲート電極１２０３上に順次形成されたシリコン酸化膜１２０４およびシリコン窒化膜１２０５と、前記シリコン窒化膜１２０５上に形成されコントロールゲート電極を構成する第２の多結晶シリコンゲート電極１２０６とから構成されている。また図１３中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。前記シリコン酸化膜１２０２は第１の実施形態で説明したシリコン酸化膜形成方法により、また、シリコン酸化膜１２０４および窒化膜１２０５の積層構造は、実施形態３で説明したシリコン窒化膜の形成方法により形成する。
【０１１５】
図１４〜図１７は本実施形態のフラッシュメモリ素子の製造方法を段階的に説明するための概略断面図である。
【０１１６】
図１４を参照するに、シリコン基板１３０１上にはフィールド酸化膜１３０２によりフラッシュメモリセル領域Ａ、高電圧用トランジスタ領域Ｂ及び低電圧用トランジスタ領域Ｃが画成されており、前記領域Ａ〜Ｃの各々において前記シリコン基板３０１の表面にシリコン酸化膜１３０３が形成されている。前記フィールド酸化膜１３０２は選択酸化法（ＬＯＣＯＳ法）やシャロートレンチアイソレーション法などで形成すればよい。
【０１１７】
本実施形態においては、表面終端水素除去、酸化膜及び窒化膜形成のためにＫｒをプラズマ励起ガスとして使用する。酸化膜、窒化膜形成装置は図１と同じである。
【０１１８】
次に図１５の工程において、メモリセル領域Ａから前記シリコン酸化膜１３０３を除去し、希フッ酸洗浄によりシリコン表面を水素終端する。さらに先の実施の形態１と同様にして、トンネル酸化膜１３０４を形成する。
【０１１９】
すなわち、先の実施形態１と同様に、前記真空容器（処理室）１０１内を真空に排気し、前記処理室１０１中にシャワープレート１０２からＡｒガスを導入する。次に前記ＡｒガスをＫｒガスに切替え、処理室１０１中の圧力を１Ｔｏｒｒ程度に設定する。
【０１２０】
次に、前記シリコン酸化膜１３０３を除去しシリコン表面を希フッ酸処理した前記シリコン基板１３０１を、図１のシリコン基板１０３として前記処理室１０１内に導入し、加熱機構を備えた試料台１０４に載置する。さらに試料の温度を４００℃に設定する。
【０１２１】
さらに前記同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を1分間供給し、前記マイクロ波を前記ラジアルラインスロットアンテナ１０６から前記誘電体板１０７を通して前記処理室１０１内に導入する。前記シリコン基板１３０１の表面を、このようにして前記処理室１０１中に形成される高密度Ｋｒプラズマに曝露することにより、前記基板１３０１のシリコン表面から終端水素が除去される。
【０１２２】
次に、次に前記シャワープレート１０２からＫｒガス、Ｏ2ガスを導入して前記領域Ａに前記トンネル絶縁膜となるシリコン酸化膜１３０４を、３．５ｎｍの厚さに形成し、続いて第１の多結晶シリコン層１３０５を、前記シリコン酸化膜１３０４を覆うように堆積する。
【０１２３】
次に、高電圧用及び低電圧用トランジスタ形成領域Ｂ、Ｃにおいて前記第１の多結晶シリコン層１３０５パターニングにより除去し、メモリセル領域Ａのトンネル酸化膜１３０４上にのみ、第１の多結晶シリコンパターン１３０５を残す。
【０１２４】
このエッチング後、洗浄を行い、多結晶シリコンパターン１３０５の表面は水素終端される。
【０１２５】
次に図１６の工程において、先の第３の実施形態と同様にして、下部酸化膜１３０６Ａ及び上部窒化膜１３０６ＢのＯＮ構造を有する絶縁膜１３０６を、前記多結晶シリコンパターン１３０５の表面を覆うように形成する。
【０１２６】
このＯＮ膜は、次のようにして形成する。
【０１２７】
真空容器（処理室）１０１内を真空に排気し、シャワープレート１０２から導入されていたＡｒガスをＫｒガスに切替えて導入し、処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。次に、前記水素終端された多結晶シリコンパターン１３０５を有するシリコン基板１３０１を前記処理室１０１内に導入し、加熱機構を持つ試料台１０４に載置する。さらに試料の温度を４００℃に設定する。
【０１２８】
次に、同軸導波管１０５から周波数が２．４５ＧＨｚのマイクロ波を前記ラジアルラインスロットアンテナ１０６に1分間ほど供給し、前記マイクロ波を前記ラジアルラインスロットアンテナ１０６から前記誘電体板１０７を介して前記処理室１０１内に導入し、高密度のＫｒプラズマを生成する。その結果、前記多結晶シリコンパターン１３０５の表面はＫｒガスに曝露され、表面終端水素が除去される。
【０１２９】
次に前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に維持したまま、前記シャワープレート１０２から前記処理室１０１内にＫｒ／Ｏ2混合ガスを導入し、多結晶シリコン表面に３ｎｍのシリコン酸化膜を形成する。
【０１３０】
次に、マイクロ波の供給を一時停止した後、Ｋｒガス、Ｏ2ガスの導入を停止し、真空容器（処理室）１０１内を排気してから、シャワープレート１０２からＫｒガスおよびＮＨ3ガスを導入する。前記処理室１０１内の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）程度に設定し、再び２．４５ＧＨｚのマイクロ波を前記処理室１０１内に前記ラジアルラインスロットアンテナ１０６から供給し、処理室内に高密度のプラズマを生成して、シリコン酸化膜表面に６ｎｍのシリコン窒化膜を形成する。
【０１３１】
このようにしてＯＮ膜を９ｎｍ形成したところ、得られたＯＮ膜の膜厚は一様で、多結晶シリコンの面方位に対する依存性も見られず、極めて均一な膜が得られるのがわかった。
【０１３２】
このようにして前記ＯＮ膜を形成した後、図１７の工程において高電圧用及び低電圧用トランジスタ領域Ｂ，Ｃにから絶縁膜１３０６をパターニングにより除去し、次に高電圧用及び低電圧用トランジスタ領域Ｂ，Ｃ上に閾値電圧制御用のイオン注入を行う。さらに前記領域Ｂ、Ｃ上に形成された酸化膜１３０３を除去し、前記領域Ｂにはゲート酸化膜１３０７を５ｎｍの厚さに形成し、その後、前記領域Ｃにゲート酸化膜１３０８を３ｎｍの厚さに形成する。
【０１３３】
その後、フィールド酸化膜１３０２を包含する全体構造上に第２の多結晶シリコン層１３０９及びシリサイド層１３１０を順次に形成し、さらに前記第２の多結晶シリコン層１３０９及びシリサイド層１３１０をパターニングして前記高電圧用トランジスタ領域Ｂおよび低電圧用トランジスタ領域Ｃにゲート電極１３１１Ｂおよび１３１１Ｃをそれぞれ形成する。さらに前記メモリセル領域Ａに対応してゲート電極１３１１Ａを形成する。
【０１３４】
図１７の工程の後、標準的な半導体工程に準拠して、ソ−ス領域およびドレイン領域を形成し、層間絶縁膜およびコンタクトホールの形成や配線パターンの形成などを行って素子を完成させる。
【０１３５】
本発明では、これらの絶縁膜１３０６Ａ，１３０６Ｂは、その膜厚を従来の酸化膜や窒化膜の約半分に減少させても良好な電気的特性を維持する。すなわち、これらのシリコン酸化膜１３０６Ａ及びシリコン窒化膜１３０６Ｂは薄膜化しても良好な電気的特性を有し、緻密で高品質である。なお本発明では前記シリコン酸化膜１３０６Ａ及びシリコン窒化膜１３０６Ｂは低温で形成されるのでゲート多結晶シリコンと酸化膜との界面でサーマルバジェット等が発生することはなく、良好な界面が得られている。
【０１３６】
本発明のフラッシュメモリ素子は、情報の書き込み及び消去動作が低電圧で行え、基板電流の発生を抑制することができ、トンネル絶縁膜の劣化が抑えられる。このため、本発明のフラッシュメモリ素子を二次元配列して形成された不揮発性半導体メモリ装置は、高い歩留りで製造でき、安定した特性を示す。
【０１３７】
本発明によるフラッシュメモリ素子は前記絶縁膜１３０６Ａ，１３０６Ｂが優れた膜質を有することに対応してリーク電流が小さく、またリーク電流を増やすことなく膜厚を減少させることができるため、書き込みあるいは消去動作が５Ｖ程度の動作電圧で可能になる。その結果、フラッシュメモリ素子のメモリ保持時間が従来よりも２桁以上増大し、書き換え可能回数も約２桁以上増大する。
【０１３８】
なお、絶縁膜１３０６の膜構成は上記ＯＮ構造に限ったものでなく、実施形態１と同様の酸化膜からなるＯ構造、実施形態２と同様の窒化膜からなるＮ構造、あるいは実施形態４と同様な酸窒化膜であってもよい。また、前記絶縁膜１３０６は、窒化膜および酸化膜からなるＮＯ構造、酸化膜、窒化膜および酸化膜を順次積層したＯＮＯ構造、窒化膜、酸化膜、窒化膜、酸化膜を順次積層したＮＯＮＯ構造などであってもよい。前記絶縁膜１３０６としていずれの構造を選ぶかは、周辺回路の高電圧トランジスタ及び低電圧トランジスタのゲート酸化膜との整合性や共用可能性などを考慮して、目的に応じて選択することができる。
（第７の実施形態）
図１の装置を用いた、Ｋｒ／Ｏ2マイクロ波励起高密度プラズマによるゲート酸化膜の形成、あるいはＡｒ（またはＫｒ）／ＮＨ3（またはＮ2／Ｈ2）マイクロ波励起高密度プラズマによるゲート窒化膜の形成は、従来のような高温工程を用いることができない金属層が下地シリコン内に存在するシリコン・オン・シンシュレータ（金属基板ＳＯＩ）ウエハ上の半導体集積回路装置の形成に適用可能である。特に、シリコンの膜厚が薄い完全空乏化動作を行うＳＯＩ構造において、本発明による終端水素除去の効果が顕著である。
【０１３９】
図１８は、金属基板ＳＯＩ構造を有するＭＯＳトランジスタの断面図を示す。
【０１４０】
図１８を参照するに、１７０１は、ｎ+型あるいはｐ+型の低抵抗半導体層、１７０２は、ＮｉＳｉなどのシリサイド層、１７０３は、ＴａＮ、ＴｉＮなどの導電性窒化物層、１７０４はＣｕ等の金属層、１７０５はＴａＮ，ＴｉＮなどの導電性窒化物層、１７０６はｎ+型あるいはｐ+型の低抵抗半導体層、１７０７は、ＡｌＮ、Ｓｉ3Ｎ4等の窒化物絶縁膜、１７０８はＳｉ０2膜、１７０９は、ＳｉＯ2層、ＢＰＳＧ層、もしくはそれらを組み合わせた絶縁膜層、１７１０はｎ+型ドレイン領域、１７１１は、ｎ+型ソース領域、１７１２はｐ+型ドレイン領域、１７１３は、ｐ+型ソース領域、１７１４、１７１５は＜１１１＞方向に配向したシリコン半導体層、１７１６は本発明の実施形態１の手順によりＫｒプラズマ照射で表面終端水素が除去された後Ｋｒ／Ｏ2マイクロ波励起高密度プラズマで形成されたＳｉＯ2膜、１７１７および１７１８は、それぞれＴａ，Ｔｉ，ＴａＮ／Ｔａ，ＴｉＮ／Ｔｉ等で形成されるｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのゲート電極、１７１９はｎＭＯＳトランジスタのソース電極、１７２０はｎＭＯＳトランジスタ及びｐＭＯＳトランジスタのドレイン電極である。１７２１はｐＭＯＳトランジスタのソース電極である。１７２２は基板表面電極である。
【０１４１】
このようなＴａＮやＴｉＮで保護された、Ｃｕ層を含む基板では、Ｃｕの拡散を押さえるために、熱処理温度は、約７００°Ｃ以下でなければならない。ｎ+型あるいはｐ+型のソースあるいはドレイン領域は、Ａｓ+，ＡｓＦ2 +あるいはＢＦ2 +のイオン注入後、５５０°Ｃの熱処理で形成する。
【０１４２】
図１８のデバイス構造を有する半導体装置において、ゲート絶縁膜に熱酸化膜を用いた場合と、Ｋｒプラズマ照射で表面終端水素が除去された後でＫｒ／Ｏ2マイクロ波励起高密度プラズマ処理で形成されたゲート絶縁膜を用いた場合でトランジスタのサブスレッショールド特性の比較を行うと、ゲート絶縁膜を熱酸化により形成した場合にはサブスレッショールド特性にはキンクやリークが観察されるが、本発明によりゲート絶縁膜を形成した場合にはサブスレッショールド特性は極めて良好である。
【０１４３】
また、メサ型素子分離構造をもちいると、メサ素子分離構造の側壁部にはシリコン平面部とは別の面方位のシリコン表面が現れるが、Ｋｒを用いたプラズマ酸化によりゲート絶縁膜を形成することで、メサ素子分離側壁部の酸化も平面部と同様にほぼ均一に行うことができ、良好な電気的特性、高い信頼性を得ることができる。
【０１４４】
また、第２の実施形態の手順により、Ａｒ／ＮＨ3を用いて形成したシリコン窒化膜をゲート絶縁膜に使用した場合にも、非常に良好な電気的特性、高い信頼性を持った金属基板ＳＯＩ集積回路装置を作成することができる。
【０１４５】
本実施形態においても、シリコン窒化膜の厚さを３ｎｍ（シリコン酸化膜厚誘電率換算１．５ｎｍ）としても良好な電気的特性を得ることができ、３ｎｍのシリコン酸化膜を使用したときよりもトランジスタの駆動能力を約２倍上げることができた。
（第８の実施形態）
図１９は、液晶表示素子や有機エレクトロルミネッセンス素子などが形成されるガラス基板やプラスチック基板などの大型長方形基板上に形成された多結晶シリコンやアモルファスシリコン層に対して酸化処理、窒化処理、あるいは酸窒化処理を行うための、本発明第８の実施形態による製造装置の一例を示す概念図を示す。
【０１４６】
図１９を参照するに、真空容器（処理室）１８０７内を減圧状態にし、次に前記処理室１８０７内に設けられたシャワープレート１８０１からＫｒ／Ｏ2混合ガスを導入し、さらに前記処理室１８０７内をネジ溝ポンプ１８０２によって排気することにより、前記処理室１８０７内の圧力を１３３Ｐａ（１Ｔｏｒｒ）に設定する。さらにガラス基板１８０３を、加熱機構を持つ試料台１８０４に置き、ガラス基板の温度を３００°Ｃに設定する。
【０１４７】
前記処理室１８０７には多数の方形導波管１８０５が設けられており、次に前記多数の方形導波管１８０５の各々のスリット部から、誘電体板１８０６を通して前記処理室内１８０７内にマイクロ波を導入し、前記処理室１８０７内に高密度のプラズマを生成する。その際、前記処理室１８０７中に設けられたシャワープレート１８０１は導波管から放射されたマイクロ波を、左右に表面波として伝搬させる導波路の役割をも果たす。
【０１４８】
図２０は、図１９の装置を使用して本発明のゲート酸化膜またはゲート窒化膜を作成し、液晶表示素子、有機ＥＬ発光素子等の駆動、あるいは処理回路用の多結晶シリコン薄膜トランジスタ（ＴＦＴ）を形成した例を示す。
【０１４９】
まず、シリコン酸化膜を形成し使用した例を述べる。
【０１５０】
図２０を参照するに、１９０１はガラス基板、１９０２はＳｉ3Ｎ4膜、１９０３は（１１１）面に主に配向した多結晶シリコンｎＭＯＳのチャネル層、１９０５、１９０６はそれぞれ多結晶シリコンのｎＭＯＳのソース領域、ドレイン領域、１９０４は（１１１）面に主に配向した多結晶シリコンｐＭＯＳのチャネル層、１９０７、１９０８はそれぞれ多結晶シリコンｐＭＯＳのソース領域、ドレイン領域である。１９１０は多結晶シリコンｎＭＯＳのゲート電極、１９１１は多結晶シリコンｐＭＯＳのゲート電極、１９１２はＳｉＯ2、ＢＳＧ、ＢＰＳＧ等の絶縁膜、１９１３、１９１４は多結晶シリコンｎＭＯＳのソース電極（同時に多結晶シリコンｐ−ＭＯＳのドレイン電極）、１９１５は多結晶シリコンｐ−ＭＯＳのソース電極である。
【０１５１】
絶縁膜上に形成される多結晶シリコンは絶縁膜に対して垂直方向に（１１１）面方位を向くときが安定であり、かつ緻密で結晶性が良く高品質なものとなる。本実施形態では、１９０９は図１９の装置を使用して実施形態１と同様の手順で作成した厚さ０．２μｍの本発明のシリコン酸化膜層であり、（１１１）面を向いた多結晶シリコン上に４００°Ｃで厚さ３ｎｍで形成している。
【０１５２】
本実施形態によれば、トランジスタ間の素子分離領域の鋭い角部においても酸化膜は薄くならず、平坦部、エッジ部ともに均一な膜厚のシリコン酸化膜が多結晶シリコン上に形成されるのが確認された。ソース、ドレイン領域を形成するためのイオン注入はゲート酸化膜を通さずに行い、４００°Ｃで電気的活性化して形成した。この結果、全工程を４００°Ｃ以下の温度で実行でき、ガラス基板上にトランジスタを形成できた。このトランジスタの移動度は、電子で約３００ｃｍ2／Ｖｓｅｃ以上、正孔で約１５０ｃｍ2／Ｖｓｅｃ以上、ソース、ドレイン耐圧及びゲート耐圧は１２Ｖ以上あった。チャネル長１．５−２．０ｎｍ程度のトランジスタでは、１００ＭＨｚを越える高速動作が可能となった。シリコン酸化膜のリーク特性、多結晶シリコン／酸化膜の界面準位特性も良好であった。
【０１５３】
本実施形態のトランジスタを使用することで液晶表示素子、有機ＥＬ発光素子は大画面、低価格、高速動作、高信頼性を持つことができる。
【０１５４】
本実施形態は本発明のゲート酸化膜またはゲート窒化膜を多結晶シリコンに適応した実施形態であるが、液晶表示素子等に使用されるアモルファスシリコン薄膜トランジスタ（ＴＦＴ）、特にスタガー型の薄膜トランジスタ（ＴＦＴ）のゲート酸化膜またはゲート窒化膜にも同様に適用できる。
（第９の実施形態）
次に、金属層を有するＳＯＩ素子、多結晶シリコン素子、アモルファスシリコン素子を積層した３次元積層ＬＳＩの実施形態を説明する。
【０１５５】
図２１は本発明の３次元ＬＳＩの断面構造の概念図である。
【０１５６】
図２１において、２００１は第１のＳＯＩ及び配線層、２００２は第２のＳＯＩ及び配線層、２００３は第１の多結晶シリコン素子及び配線層、２００４は第２の多結晶シリコン素子及び配線層、２００５はアモルファス半導体素子及び機能材料素子及び配線層である。
【０１５７】
前記第１のＳＯＩ及び配線層２００１、および前記第２のＳＯＩ及び配線層２００２には、実施形態７で説明したＳＯＩトランジスタを用いてデジタル演算処理部、高精度高速アナログ部、シンクロナスＤＲＡＭ部、電源部、インターフェース回路部などが作成される。
【０１５８】
前記第１の多結晶シリコン素子及び配線層２００３には、先の実施形態６、８で説明した多結晶シリコントランジスタ、フラッシュメモリなどを用いて並列デジタル演算部、機能ブロック間リピータ部、記憶素子部などが作成される。
【０１５９】
一方前記第２の多結晶シリコン素子及び配線層２００４には前記実施形態８で説明した多結晶シリコントランジスタを用いてアンプ、ＡＤ変換器などの並列アナログ演算部が作成される。アモルファス半導体素子及び機能材料素子及び配線層２００５には光センサ、音センサ、触覚センサ、電波送信受信部などが作成される。
【０１６０】
前記アモルファス半導体素子及び機能材料素子及び配線層２００５内に設けられた光センサ、音センサ、触覚センサ、電波送信受信部の信号は、前記第２の多結晶シリコン素子及び配線層２００４に設けられた多結晶シリコントランジスタを用いたアンプ、ＡＤ変換などの並列アナログ演算部で処理され、さらに前記第１の多結晶シリコン素子及び配線層２００３あるいは前記第２の多結晶シリコン素子及び配線層２００４に設けられた多結晶シリコントランジスタ、フラッシュメモリを用いた並列デジタル演算部、記憶素子部にその処理が引き継がれ、さらに前記第１のＳＯＩ及び配線層２００１あるいは前記第２のＳＯＩ及び配線層２００２に設けられたＳＯＩトランジスタを用いたデジタル演算処理部、高精度高速アナログ部、シンクロナスＤＲＡＭで処理される。
【０１６１】
また、前記第１の多結晶シリコン素子及び配線層２００３に設けられた機能ブロック間リピータ部は、複数設けても大きなチップ面積を占有することなくＬＳＩ全体の信号同期を調整することができる。
【０１６２】
こうした３次元ＬＳＩが作成可能になったのは、上記の実施形態に詳細に説明した本発明の技術によることは明らかである。
【０１６３】
【発明の効果】
本発明によれば、シリコン表面の平坦性を悪化させることなく、真空を破らない連続的な工程で、４００℃程度以下の低温でも完全に表面終端水素を除去することが可能になり、従来の熱酸化工程やマイクロ波プラズマ工程で成膜したシリコン酸化膜より優れた特性、信頼性を有するシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜を約５００℃程度以下の低温であらゆる面方位のシリコンに形成でき、信頼性の高い、高性能な微細トランジスタ集積回路を実現できるようになった。
【０１６４】
また、本発明によれば、シャロートレンチアイソレーションなどの素子分離側壁部の角部分や凹凸のある表面形状をもつシリコン表面にもリーク電流や耐圧などの特性が良好な薄い高品質なシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜を形成することが可能となり、素子分離幅を狭くした高密度な素子集積化、立体的構造を持つ高密度な素子集積化が可能となった。
【０１６５】
さらに、本発明のゲート絶縁膜を使用することで、書き換え回数が圧倒的に増加可能なフラッシュメモリ素子などを実現することができた。
【０１６６】
さらに、本発明によれば、絶縁膜上に形成される主として（１１１）面に配向する多結晶シリコンにも高品質なシリコンゲート酸化膜、シリコンゲート窒化膜を形成することが可能となり、高駆動能力を有する多結晶シリコントランジスタを使用した表示装置、さらにはトランジスタ、機能素子を複数積層した３次元集積回路素子を実現することができるようになり、その技術的波及効果は大きい。
【図面の簡単な説明】
【図１】ラジアルラインスロットアンテナを用いたプラズマ装置の概念図である。
【図２】赤外分光器で測定したシリコン表面終端水素とシリコンの結合のＫｒプラズマ暴露依存性を示す特性図である。
【図３】シリコン酸化膜厚の処理室ガス圧力依存性を示す特性図である。
【図４】シリコン酸化膜中のＫｒ密度の深さ方向分布を示す特性図である。
【図５】シリコン酸化膜の電流電圧特性を示す特性図である。
【図６】シリコン酸化膜およびシリコン酸窒化膜のリーク電流特性と膜厚の関係を示す図である。
【図７】シリコン窒化膜厚の処理室内ガス圧力依存性を示す特性図である。
【図８】シリコン酸窒化膜形成時の原子状酸素と原子状水素の発光強度を示す特性図である。
【図９】シリコン酸窒化膜の元素分布を示す特性図である。
【図１０】シリコン酸窒化膜の電流電圧特性を示す特性図である。
【図１１】シャロートレンチアイソレーションの。概念的断面図である。
【図１２】凹凸のあるシリコン表面に形成した立体的トランジスタの断面構造図である。
【図１３】フラッシュメモリ素子の断面構造の概略図である。
【図１４】本発明のフラッシュメモリ素子の形成方法を段階的に説明する概略断面構造図である。
【図１５】本発明のフラッシュメモリ素子の形成方法を段階的に説明する概略断面構造図である。
【図１６】本発明のフラッシュメモリ素子の形成方法を段階的に説明する概略断面構造図である。
【図１７】本発明のフラッシュメモリ素子の形成方法を段階的に説明する概略断面構造図である。
【図１８】金属基板ＳＯＩ上に作製されたＭＯＳトランジスタの断面構造の概略図である。
【図１９】ガラス基板やプラスチック基板などに適応されるプラズマ装置の概念図である
【図２０】絶縁膜状の多結晶シリコントランジスタの断面構造の概略図である。
【図２１】３次元ＬＳＩの断面構造の概念図である。
【符号の説明】
１０１ 処理室
１０２ シャワープレート
１０３ シリコンウェーハ
１０４ 加熱機構を持つ試料台
１０５ 同軸導波管
１０６ ラジアルラインスロットアンテナ
１０７ マイクロ波導入窓
１００１ ゲート絶縁膜
１００２ シリコン酸化膜
１００３ シリコン基板
１００４ 従来のシャロートレンチアイソレーションの角部
１００５ 本発明のシャロートレンチアイソレーションの角部
１２０１ シリコン基板
１２０２ トンネル酸化膜
１２０３ 多結晶シリコンゲート電極
１２０４ シリコン窒化膜
１２０５ シリコン酸化膜
１２０６ 第２多結晶シリコンゲート電極
１３０１ シリコン基板
１３０２ フィ−ルド酸化膜
１３０３ シリコン酸化膜
１３０４ シリコン酸化膜
１３０５ 多結晶シリコン電極
１３０６ ＯＮ膜
１３０７ シリコン酸化膜
１３０８ シリコン酸化膜
１３０９ 多結晶シリコン電極
１３１０ シリサイド電極
１３１１Ａ フラッシュメモリセル
１３１１Ｂ 高電圧用トランジスタ電極
１３１１Ｃ 低電圧用トランジスタ電極
１７０１ ｎ+型、ｐ+型低抵抗半導体
１７０２ シリサイド層
１７０３ 導電性窒化物層
１７０４ 金属層
１７０５ 導電性窒化物層
１７０６ ｎ+型、ｐ+型低抵抗半導体層
１７０７ 窒化物絶縁膜
１７０８ ＳｉＯ2膜
１７０９ ＳｉＯ2膜、ＢＰＳＧもしくはそれらを組み合わせた絶縁膜層
１７１０ ｎ+型ドレイン領域
１７１１ ｎ+型ソース領域
１７１２ ｐ+型ドレイン領域
１７１３ ｐ+型ソース領域
１７１４，１３１５ （１１１）面に配向したシリコン半導体層
１７１６ ＳｉＯ2膜
１７１７，１３１８ ｎＭＯＳゲート電極ならびに、ｐＭＯＳのゲート電極
１７１９ ｎＭＯＳソース電極
１７２０ ｎＭＯＳ及びｐＭＯＳのドレイン電極
１７２１ ＭＯＳのソース電極
１７２２ 基板表面電極
１８０１ シャワープレート
１８０２ ネジ溝ポンプ
１８０３ ガラス基板
１８０４ 加熱機構を持つ試料台
１８０５ 方形導波管
１８０６ マイクロ波導入窓
１８０７ 真空容器
１９０１ ガラス基板
１９０２ ＳｉＯ2膜
１９０３ 多結晶シリコンｎＭＯＳのチャネル層
１９０４ 多結晶シリコンｐＭＯＳのチャネル層
１９０５ 多結晶シリコンｎＭＯＳのソース領域
１９０６ 多結晶シリコンｎＭＯＳのドレイン領域
１９０７ 多結晶シリコンｐＭＯＳのソース領域
１９０８ 多結晶シリコンｐＭＯＳのソース領域
１９０９ ＳｉＯ2膜層
１９１０ 多結晶シリコンｎＭＯＳのゲート電極
１９１１ 多結晶シリコンｐＭＯＳのゲート電極
１９１２ ＳｉＯ2、ＢＰＳＧ、ＢＰＳＧ等の絶縁膜
１９１３ 多結晶シリコンｎＭＯＳのソース電極
１９１４ 多結晶シリコンｎＭＯＳのドレイン電極
１９１５ 多結晶シリコンｐＭＯＳのソース電極
２００１ 第１のＳＯＩ及び配線層
２００２ 第２のＳＯＩ及び配線層
２００３ 第１の多結晶シリコン素子及び配線層
２００４ 第２の多結晶シリコン素子及び配線層
２００５ アモルファス半導体素子及び機能材料素子及び配線層

Claims (28)

  1. シリコン表面の上に形成されたシリコン化合物層を含む半導体装置であって、
    前記シリコン化合物層は、少なくとも所定の不活性ガス元素を含み、水素含有量が面密度換算で１０11／ｃｍ2以下であることを特徴とする半導体装置。
  2. シリコン表面の上に第１のシリコン化合物層を介して形成された多結晶シリコン膜を有するトランジスタと、多結晶シリコン表面の上に形成された第２のシリコン化合物層を含むキャパシタとを、共通基板上に備えた半導体メモリ装置であって、
    前記第１および第２のシリコン化合物層の各々は少なくとも所定の不活性ガス元素を含み、水素含有量が面密度換算で１０11／ｃｍ2以下であることを特徴とする半導体装置。
  3. 基板の上に形成された多結晶シリコン層又はアモルファスシリコン層を活性層とする半導体装置であって、
    前記シリコン層の表面には、少なくとも所定の不活性ガス元素を含み、水素含有量が面密度換算で１０11／ｃｍ2以下のシリコン化合物層が形成され、
    前記半導体装置は、前記基板上に形成された表示素子を駆動することを特徴とする半導体装置。
  4. 前記不活性ガス元素は、アルゴン（Ａｒ），クリプトン（Ｋｒ），キセノン（Ｘｅ）のうちの少なくとも１種であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. シリコン表面上への半導体装置の製造方法であって、
    前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、
    第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、
    前記水素除去工程に先立って、前記シリコン表面を、水素を含む媒体で処理する工程を含み、
    前記媒体は、水素添加水であることを特徴とする半導体装置の製造方法。
  6. シリコン表面上への半導体装置の製造方法であって、
    前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、
    第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、
    前記水素除去工程に先立って、前記シリコン表面を、水素を含む媒体で処理する工程を含み、
    前記媒体は、希フッ酸であることを特徴とする半導体装置の製造方法。
  7. シリコン表面上への半導体装置の製造方法であって、
    前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、
    第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、
    前記第２の不活性ガスはクリプトン（Ｋｒ）ガスよりなり、前記気体分子は酸素（Ｏ2）分子よりなり、前記シリコン化合物層としてシリコン酸化膜が形成されることを特徴とする半導体装置の製造方法。
  8. シリコン表面上への半導体装置の製造方法であって、
    前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、
    第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、
    前記第２の不活性ガスはアルゴン（Ａｒ）ガス、又はクリプトン（Ｋｒ）ガス、又はアルゴンとクリプトンの混合ガスであり、前記気体分子はアンモニア（ＮＨ3）分子、または窒素（Ｎ2）分子と水素（Ｈ2）分子とよりなり、前記シリコン化合物層としてシリコン窒化膜が形成されることを特徴とする半導体装置の製造方法。
  9. シリコン表面上への半導体装置の製造方法であって、
    前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して、前記シリコン表面上の少なくとも一部にあらかじめ存在している水素を除去する工程と、
    第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、
    前記第２の不活性ガスはアルゴン（Ａｒ）ガス、又はクリプトン（Ｋｒ）ガス、又はアルゴンとクリプトンの混合ガスであり、前記気体分子は酸素（Ｏ2）分子とアンモニア（ＮＨ3）分子、または酸素（Ｏ2）分子と窒素（Ｎ2）分子と水素（Ｈ2）分子とよりなり、前記シリコン化合物層としてシリコン酸窒化膜が形成されることを特徴とする半導体装置の製造方法。
  10. 前記シリコン表面は、単結晶シリコン表面であることを特徴とする請求項５〜９のうち、いずれか一項記載の半導体装置の製造方法。
  11. 前記シリコン表面は、（１００）面よりなることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記シリコン表面は、（１１１）面よりなることを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 前記シリコン表面は、複数の異なった結晶面を有することを特徴とする請求項１０記載の半導体装置の製造方法。
  14. 前記複数の異なった結晶面は、素子分離溝を画成することを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記シリコン表面は、多結晶シリコン表面であることを特徴とする請求項５〜９のうち、いずれか一項記載の半導体装置の製造方法。
  16. 前記シリコン表面は、アモルファスシリコン表面であることを特徴とする請求項５〜９のうち、いずれか一項記載の半導体装置の製造方法。
  17. 前記第１の不活性ガス及び前記第２の不活性ガスは、いずれもアルゴン（Ａｒ）ガス，クリプトン（Ｋｒ）ガスおよびキセノン（Ｘｅ）ガスよりなる群より選択される少なくとも１種のガスであることを特徴とする請求項５〜１６のうち、いずれか一項記載の半導体装置の製造方法。
  18. 前記第１の不活性ガスと前記第２の不活性ガスとは同一であることを特徴とする請求項１７記載の半導体装置の製造方法。
  19. 前記第１のプラズマおよび前記第２のプラズマは、マイクロ波により励起されることを特徴とする請求項５〜１８のうち、いずれか一項記載の半導体装置の製造方法。
  20. シリコン表面上に第１の絶縁膜を介して形成された多結晶シリコン膜を有するトランジスタと、多結晶シリコン表面上に形成された第２の絶縁膜を含むキャパシタとを共通基板上に備えた半導体メモリ装置の製造方法であって、
    前記シリコン表面を第１の不活性ガスによる第１のプラズマに曝して前記シリコン表面の少なくとも一部に予め存在する水素を除去する工程と、
    第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第２のプラズマを形成し、前記第２のプラズマの下で、前記シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を、前記第１の絶縁膜として形成する工程とを含むことを特徴とする半導体装置の製造方法。
  21. さらに、前記多結晶シリコン表面を第３の不活性ガスによる第３のプラズマに曝して前記シリコン表面の少なくとも一部に予め存在する水素を除去する工程と、
    第４の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによる第４のプラズマを形成し、前記第４のプラズマの下で、前記多結晶シリコン表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を、前記第２の絶縁膜として形成する工程とを含むことを特徴とする請求項２０記載の半導体装置の製造方法。
  22. 前記第１および第３の不活性ガスは、Ａｒ，ＫｒおよびＸｅよりなる群より選ばれる少なくとも１種のガスよりなることを特徴とする請求項２１記載の半導体装置の製造方法。
  23. 前記第２および第４の不活性ガスはＫｒよりなり、前記第１および第２の絶縁膜はシリコン酸化膜よりなることを特徴とする請求項２１または２２記載の半導体装置の製造方法。
  24. 前記第２および第４の不活性ガスはＡｒまたはＫｒよりなり、前記第１よび第２の絶縁膜は窒化膜または酸窒化膜よりなることを特徴とする請求項２１または２２記載の半導体装置の製造方法。
  25. 前記第１および第２のプラズマは、マイクロ波により励起されることを特徴とする請求項２０〜２４のうち、いずれか一項記載の半導体装置の製造方法。
  26. 基板上への多結晶シリコン層又はアモルファスシリコン層を活性層とする半導体装置の製造方法であって、
    前記基板上に、多結晶シリコン層またはアモルファスシリコン層よりなるシリコン層を形成する工程と、
    前記シリコン層表面を第１の不活性ガスによるプラズマに曝して、前記シリコン層表面の少なくとも一部に存在する水素を除去する工程と、
    第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによるプラズマを発生させて、前記シリコン層表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、
    前記第１の不活性ガスは、Ａｒ，ＫｒおよびＸｅよりなる群より選ばれる少なくとも１種のガスよりなり、
    前記第２の不活性ガスはＫｒよりなり、前記第シリコン化合物層はシリコン酸化膜よりなることを特徴とする半導体装置の製造方法。
  27. 基板上への多結晶シリコン層又はアモルファスシリコン層を活性層とする半導体装置の製造方法であって、
    前記基板上に、多結晶シリコン層またはアモルファスシリコン層よりなるシリコン層を形成する工程と、
    前記シリコン層表面を第１の不活性ガスによるプラズマに曝して、前記シリコン層表面の少なくとも一部に存在する水素を除去する工程と、
    第２の不活性ガスと一種類ないしは複数種類の気体分子の混合ガスによるプラズマを発生させて、前記シリコン層表面に前記気体分子を構成する元素の少なくとも一部を含むシリコン化合物層を形成する工程とを含み、
    前記第１の不活性ガスは、Ａｒ，ＫｒおよびＸｅよりなる群より選ばれる少なくとも１種のガスよりなり、
    前記第２の不活性ガスはＡｒまたはＫｒよりなり、前記シリコン化合物層は窒化膜または酸窒化膜よりなることを特徴とする半導体装置の製造方法。
  28. 前記第１および第２のプラズマは、マイクロ波により励起されることを特徴とする請求項２６または２７記載の半導体装置の製造方法。
JP2001094245A 2000-12-28 2001-03-28 半導体装置およびその製造方法 Expired - Fee Related JP4713752B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP2001094245A JP4713752B2 (ja) 2000-12-28 2001-03-28 半導体装置およびその製造方法
CA002433565A CA2433565C (en) 2000-12-28 2001-12-27 Semiconductor device and fabrication method therof
CNB018215378A CN100352016C (zh) 2000-12-28 2001-12-27 半导体器件及其制造方法
TW092125032A TWI249182B (en) 2000-12-28 2001-12-27 Semiconductor device
KR1020037008861A KR100662310B1 (ko) 2000-12-28 2001-12-27 반도체 장치 및 그 제조 방법
PCT/JP2001/011597 WO2002054473A1 (fr) 2000-12-28 2001-12-27 Dispositif à semi-conducteurs et son procédé de fabrication
KR1020067011455A KR100797432B1 (ko) 2000-12-28 2001-12-27 반도체 장치 및 그 제조 방법
US10/452,000 US6975018B2 (en) 2000-12-28 2001-12-27 Semiconductor device
EP01272543A EP1347506A4 (en) 2000-12-28 2001-12-27 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
AU2002217545A AU2002217545B2 (en) 2000-12-28 2001-12-27 Semiconductor device and its manufacturing method
IL15661901A IL156619A0 (en) 2000-12-28 2001-12-27 Semiconductor device and its manufacturing method
TW090132522A TW587273B (en) 2000-12-28 2001-12-27 Method of producing semiconductor device
US11/193,390 US20050272266A1 (en) 2000-12-28 2005-08-01 Semiconductor device and its manufacturing method
IL181060A IL181060A (en) 2000-12-28 2007-01-30 Method for manufacturing a semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000402834 2000-12-28
JP2000-402834 2000-12-28
JP2000402834 2000-12-28
JP2001094245A JP4713752B2 (ja) 2000-12-28 2001-03-28 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2002261091A JP2002261091A (ja) 2002-09-13
JP2002261091A5 JP2002261091A5 (ja) 2008-03-06
JP4713752B2 true JP4713752B2 (ja) 2011-06-29

Family

ID=26607204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001094245A Expired - Fee Related JP4713752B2 (ja) 2000-12-28 2001-03-28 半導体装置およびその製造方法

Country Status (10)

Country Link
US (2) US6975018B2 (ja)
EP (1) EP1347506A4 (ja)
JP (1) JP4713752B2 (ja)
KR (2) KR100662310B1 (ja)
CN (1) CN100352016C (ja)
AU (1) AU2002217545B2 (ja)
CA (1) CA2433565C (ja)
IL (2) IL156619A0 (ja)
TW (2) TW587273B (ja)
WO (1) WO2002054473A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1115147A4 (en) * 1999-05-26 2007-05-02 Tadahiro Ohmi DEVICE FOR PLASMA TREATMENT
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP4048048B2 (ja) * 2001-12-18 2008-02-13 東京エレクトロン株式会社 基板処理方法
US7517751B2 (en) 2001-12-18 2009-04-14 Tokyo Electron Limited Substrate treating method
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
JP4320167B2 (ja) 2002-12-12 2009-08-26 忠弘 大見 半導体素子及びシリコン酸化窒化膜の製造方法
WO2004070816A1 (ja) 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置
JP2004265916A (ja) * 2003-02-06 2004-09-24 Tokyo Electron Ltd 基板のプラズマ酸化処理方法
JP2004319907A (ja) * 2003-04-18 2004-11-11 Tadahiro Omi 半導体装置の製造方法および製造装置
JP5014566B2 (ja) * 2003-06-04 2012-08-29 国立大学法人東北大学 半導体装置およびその製造方法
JP4723797B2 (ja) * 2003-06-13 2011-07-13 財団法人国際科学振興財団 Ｃｍｏｓトランジスタ
JP2005005620A (ja) * 2003-06-13 2005-01-06 Toyota Industries Corp スイッチトキャパシタ回路及びその半導体集積回路
US6992370B1 (en) * 2003-09-04 2006-01-31 Advanced Micro Devices, Inc. Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
WO2005059988A1 (ja) * 2003-12-18 2005-06-30 Tokyo Electron Limited 成膜方法
US7161833B2 (en) * 2004-02-06 2007-01-09 Sandisk Corporation Self-boosting system for flash memory cells
US7466590B2 (en) * 2004-02-06 2008-12-16 Sandisk Corporation Self-boosting method for flash memory cells
JP2005285942A (ja) * 2004-03-29 2005-10-13 Tadahiro Omi プラズマ処理方法及びプラズマ処理装置
US7091089B2 (en) * 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
DE112004002976T5 (de) * 2004-09-24 2007-11-08 Ohmi, Tadahiro, Sendai Organisches lichtemittierendes Element, Herstellungsverfahren hierfür und Anzeigevorrichtung
US7361543B2 (en) 2004-11-12 2008-04-22 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
KR100673205B1 (ko) * 2004-11-24 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP2006310601A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置およびその製造方法
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7364954B2 (en) 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
CN101238555B (zh) * 2005-06-20 2011-12-07 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8198195B2 (en) 2005-09-26 2012-06-12 Tadahiro Ohmi Plasma processing method and plasma processing apparatus
EP1818989A3 (en) 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
JP5222478B2 (ja) * 2006-02-10 2013-06-26 株式会社半導体エネルギー研究所 不揮発性半導体記憶装置の作製方法
US7428165B2 (en) 2006-03-30 2008-09-23 Sandisk Corporation Self-boosting method with suppression of high lateral electric fields
US7511995B2 (en) * 2006-03-30 2009-03-31 Sandisk Corporation Self-boosting system with suppression of high lateral electric fields
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102332471B (zh) 2006-05-26 2015-10-07 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007324185A (ja) * 2006-05-30 2007-12-13 Canon Inc プラズマ処理方法
US8895388B2 (en) * 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment
JP5010222B2 (ja) * 2006-09-21 2012-08-29 株式会社東芝 不揮発性半導体記憶装置
KR101070568B1 (ko) * 2006-09-29 2011-10-05 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
CN102033361B (zh) * 2008-03-21 2013-03-06 北京京东方光电科技有限公司 液晶取向层的制作方法
CN102239571B (zh) 2008-12-04 2014-03-19 三菱电机株式会社 薄膜光电变换装置的制造方法
KR101096909B1 (ko) 2009-12-04 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 형성방법
CN103451620A (zh) * 2013-09-02 2013-12-18 上海华力微电子有限公司 金属硅化物阻挡层的表面处理方法
EP3161872B1 (en) * 2014-06-27 2023-09-06 Tahoe Research, Ltd. Multi-gate transistor with variably sized fin
CN108807165B (zh) * 2018-06-14 2021-04-13 上海华力集成电路制造有限公司 氧化层的制造方法
US10666353B1 (en) * 2018-11-20 2020-05-26 Juniper Networks, Inc. Normal incidence photodetector with self-test functionality
DE112018008193T5 (de) * 2018-12-05 2021-10-14 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563172A (ja) * 1991-09-02 1993-03-12 Hitachi Ltd 半導体装置とその製造方法
JPH06120152A (ja) * 1992-10-06 1994-04-28 Nippondenso Co Ltd 水素ドープ非晶質半導体膜の製造方法
JP2000022185A (ja) * 1998-07-03 2000-01-21 Sharp Corp 太陽電池セル及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3447238A (en) * 1965-08-09 1969-06-03 Raytheon Co Method of making a field effect transistor by diffusion,coating with an oxide and placing a metal layer on the oxide
US4089992A (en) * 1965-10-11 1978-05-16 International Business Machines Corporation Method for depositing continuous pinhole free silicon nitride films and products produced thereby
US3650042A (en) * 1969-05-19 1972-03-21 Ibm Gas barrier for interconnecting and isolating two atmospheres
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices
DE3280026D1 (en) * 1981-05-29 1989-12-21 Kanegafuchi Chemical Ind Process for preparing amorphous silicon semiconductor
FR2519770B1 (fr) * 1982-01-08 1985-10-04 Thomson Csf Systeme d'antenne a pouvoir separateur eleve
EP0115204B1 (en) * 1982-12-27 1989-03-29 Mitsubishi Kasei Polytec Company Epitaxial wafer for use in the production of an infrared led
EP0211634B1 (en) * 1985-08-02 1994-03-23 Sel Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for manufacturing semiconductor devices
US4895734A (en) * 1987-03-31 1990-01-23 Hitachi Chemical Company, Ltd. Process for forming insulating film used in thin film electroluminescent device
FR2614317B1 (fr) * 1987-04-22 1989-07-13 Air Liquide Procede de protection de substrat polymerique par depot par plasma de composes du type oxynitrure de silicium et dispositif pour sa mise en oeuvre.
US4854263B1 (en) * 1987-08-14 1997-06-17 Applied Materials Inc Inlet manifold and methods for increasing gas dissociation and for PECVD of dielectric films
US5164040A (en) * 1989-08-21 1992-11-17 Martin Marietta Energy Systems, Inc. Method and apparatus for rapidly growing films on substrates using pulsed supersonic jets
JPH0740569B2 (ja) * 1990-02-27 1995-05-01 エイ・ティ・アンド・ティ・コーポレーション Ｅｃｒプラズマ堆積方法
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
US5340754A (en) * 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region
JP3190745B2 (ja) * 1992-10-27 2001-07-23 株式会社東芝 気相成長方法
DE4340590A1 (de) * 1992-12-03 1994-06-09 Hewlett Packard Co Grabenisolation unter Verwendung dotierter Seitenwände
US5543356A (en) * 1993-11-10 1996-08-06 Hitachi, Ltd. Method of impurity doping into semiconductor
US5716709A (en) * 1994-07-14 1998-02-10 Competitive Technologies, Inc. Multilayered nanostructures comprising alternating organic and inorganic ionic layers
JP3146113B2 (ja) * 1994-08-30 2001-03-12 シャープ株式会社 薄膜トランジスタの製造方法および液晶表示装置
US5656834A (en) * 1994-09-19 1997-08-12 Philips Electronics North America Corporation IC standard cell designed with embedded capacitors
JP3016701B2 (ja) * 1995-02-07 2000-03-06 三洋電機株式会社 水素化非晶質シリコンの製造方法
US5601656A (en) * 1995-09-20 1997-02-11 Micron Technology, Inc. Methods for cleaning silicon wafers with an aqueous solution of hydrofluoric acid and hydriodic acid
US5763327A (en) * 1995-11-08 1998-06-09 Advanced Micro Devices, Inc. Integrated arc and polysilicon etching process
US6106678A (en) * 1996-03-29 2000-08-22 Lam Research Corporation Method of high density plasma CVD gap-filling
US5702869A (en) * 1996-06-07 1997-12-30 Vanguard International Semiconductor Corporation Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates
JP3220645B2 (ja) 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
JPH10275913A (ja) * 1997-03-28 1998-10-13 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
US20010052323A1 (en) * 1999-02-17 2001-12-20 Ellie Yieh Method and apparatus for forming material layers from atomic gasses
JP4119029B2 (ja) * 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6461909B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
US6586792B2 (en) * 2001-03-15 2003-07-01 Micron Technology, Inc. Structures, methods, and systems for ferroelectric memory transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563172A (ja) * 1991-09-02 1993-03-12 Hitachi Ltd 半導体装置とその製造方法
JPH06120152A (ja) * 1992-10-06 1994-04-28 Nippondenso Co Ltd 水素ドープ非晶質半導体膜の製造方法
JP2000022185A (ja) * 1998-07-03 2000-01-21 Sharp Corp 太陽電池セル及びその製造方法

Also Published As

Publication number Publication date
IL156619A0 (en) 2004-01-04
CA2433565C (en) 2008-04-08
US20050272266A1 (en) 2005-12-08
EP1347506A4 (en) 2005-04-20
US20040102052A1 (en) 2004-05-27
IL181060A (en) 2011-03-31
TWI249182B (en) 2006-02-11
KR100662310B1 (ko) 2006-12-28
CA2433565A1 (en) 2002-07-11
IL181060A0 (en) 2007-07-04
EP1347506A1 (en) 2003-09-24
TW200404332A (en) 2004-03-16
TW587273B (en) 2004-05-11
CN100352016C (zh) 2007-11-28
KR20030068570A (ko) 2003-08-21
KR100797432B1 (ko) 2008-01-23
JP2002261091A (ja) 2002-09-13
CN1592957A (zh) 2005-03-09
WO2002054473A1 (fr) 2002-07-11
US6975018B2 (en) 2005-12-13
KR20060083232A (ko) 2006-07-20
AU2002217545B2 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
JP4713752B2 (ja) 半導体装置およびその製造方法
JP5068402B2 (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US6551948B2 (en) Flash memory device and a fabrication process thereof, method of forming a dielectric film
JP4397491B2 (ja) １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
US7759598B2 (en) Substrate treating method and production method for semiconductor device
WO2002059956A1 (fr) Procede de fabrication d'un materiau de dispositif electronique

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees