JP4630594B2 - Method for measuring electrostatic discharge resistance characteristics, electrostatic breakdown test method, and pulse voltage application circuit for realizing these methods - Google Patents
Method for measuring electrostatic discharge resistance characteristics, electrostatic breakdown test method, and pulse voltage application circuit for realizing these methods Download PDFInfo
- Publication number
- JP4630594B2 JP4630594B2 JP2004216672A JP2004216672A JP4630594B2 JP 4630594 B2 JP4630594 B2 JP 4630594B2 JP 2004216672 A JP2004216672 A JP 2004216672A JP 2004216672 A JP2004216672 A JP 2004216672A JP 4630594 B2 JP4630594 B2 JP 4630594B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- tlp
- tgp
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体素子、及び磁気ヘッド回路などの静電気放電保護回路に対し、所定の電圧上昇率によって上昇し、ピーク電圧に至る伝達ラインパルス電圧（Transmission Line Pulse電圧：以下「ＴＬＰ電圧」と略称する。）を印加電圧とする静電気放電耐性特性の測定方法、及び静電気破壊試験方法、及びこれらの方法を実現するために、ＴＬＰ電圧に他のパルス電圧を重畳したことによる電圧を印加する回路に関するものである。 The present invention relates to an electrostatic discharge protection circuit such as a semiconductor element and a magnetic head circuit, which increases at a predetermined voltage increase rate and reaches a peak voltage (Transmission Line Pulse voltage: hereinafter abbreviated as “TLP voltage”). The present invention relates to a measurement method of electrostatic discharge resistance characteristics using an applied voltage, an electrostatic breakdown test method, and a circuit for applying a voltage obtained by superimposing another pulse voltage on a TLP voltage in order to realize these methods. Is.
静電気放電保護回路に対し、静電気破壊試験を行うための電圧を印加することによって静電気放電保護回路内において生じかつ測定される電圧及び電流の変化する状態は、図４に示すように、当初ピーク値電圧を伴うトリガー（Trigger）発生状態に至り、次に電圧値が急激に下降し、かつ電流値が徐々に増加するようなスナップバック（Snapback）状態に至り、更には電圧値の上昇と共に、電流値も順次上昇するような所謂導通状態（Conductiv State）に至っている（尚、図４は、ＭＯＳ型トランジスタを使用した静電気放電保護回路の場合を例示している。）。 As shown in FIG. 4, the state in which the voltage and current that are generated and measured in the electrostatic discharge protection circuit by applying a voltage for performing the electrostatic breakdown test to the electrostatic discharge protection circuit is the initial peak value. A trigger state with voltage is reached, then a snap-back state where the voltage value drops rapidly and the current value gradually increases, and as the voltage value rises, the current A so-called conductive state in which the value gradually increases has been reached (note that FIG. 4 illustrates the case of an electrostatic discharge protection circuit using a MOS transistor).
ＴＬＰ電圧は、一定の時間内に上昇し（通常の場合には、１０ナノ秒間に上昇し）、ピーク電圧に至るが、その電源電圧として通常矩形波パルスを採用し、当該パルスを図５（ａ）の上側に示すように、略台形の形状に変形されることによって（通常このような変形を行うために、低周波フィルター回路又は積分回路が使用されている。）形成されているが、当該ＴＬＰ電圧が静電気放電保護回路に印加された場合には、印加の段階にて図５（ａ）の下側に示すような反射波が発生し、双方の合成によって、図５（ｂ）に示すような時間的変化を呈するようなパルス電圧が印加されることになる。 The TLP voltage rises within a certain time (usually rises to 10 nanoseconds) and reaches a peak voltage. A normal rectangular wave pulse is adopted as the power supply voltage, and the pulse is shown in FIG. As shown on the upper side of a), it is formed by being deformed into a substantially trapezoidal shape (usually, a low-frequency filter circuit or an integrating circuit is used to perform such deformation). When the TLP voltage is applied to the electrostatic discharge protection circuit, a reflected wave as shown in the lower side of FIG. 5A is generated at the application stage, and the combination of both results in FIG. 5B. A pulse voltage exhibiting a temporal change as shown is applied.
そして、印加されたＴＬＰ電圧、具体的には図５（ｂ）の入射ＴＬＰ電圧と反射ＴＬＰ電圧の合成による電圧と電流との関係を算定し、徐々に印加するＴＬＰ電圧の値を大きくすることによって、図４の導通状態における電流（Ｉ）と電圧（Ｖ）との関係を明らかにしたうえで、静電気破壊に至る電流値及び電圧値を測定することになる。 Then, the relationship between the applied TLP voltage, specifically, the voltage and current obtained by combining the incident TLP voltage and the reflected TLP voltage in FIG. 5B is calculated, and the value of the applied TLP voltage is gradually increased. Thus, after clarifying the relationship between the current (I) and the voltage (V) in the conductive state of FIG. 4, the current value and the voltage value that lead to electrostatic breakdown are measured.
ところで、図４に示す静電気放電保護回路の導通状態における電圧と電流との間の変化の程度（図４の導通状態における勾配の程度）、更には静電気破壊に係る電圧値並びに電流値の程度は、ＴＬＰ電圧の電圧上昇率及びピーク電圧とは別に、トリガー発生状態における電圧（以下「トリガー電圧」と略称する。）の程度によっても左右される。 By the way, the degree of change between the voltage and current in the conductive state of the electrostatic discharge protection circuit shown in FIG. 4 (degree of gradient in the conductive state of FIG. 4), and further the voltage value and the current value related to electrostatic breakdown are as follows. In addition to the voltage rise rate and the peak voltage of the TLP voltage, it also depends on the level of the voltage in the trigger generation state (hereinafter abbreviated as “trigger voltage”).
他方、トリガー電圧は、当該トリガー電圧に至るまでに、静電気放電保護回路に印加される入力電圧の電圧上昇率によって左右される。 On the other hand, the trigger voltage depends on the voltage increase rate of the input voltage applied to the electrostatic discharge protection circuit before reaching the trigger voltage.
したがって、静電気放電耐性特性の測定方法、及び静電気破壊試験方法を多角的に行い、静電気放電保護回路において多面的な破壊性能を検討し、かつ把握するためには、トリガー電圧に至るまでの電圧上昇率を適宜特定したうえでトリガー電圧を適宜選択したうえで、更にＴＬＰ電圧のピーク値を選択し、しかも前記トリガー電圧に至るまでの電圧上昇率、及び前記ピーク値をそれぞれ独立に変化させることによって、色々な導通状態及びこれに対応する静電気破壊状態を設定し、かつ試験を行うことが単に望ましいだけでなく、場合によっては必要不可欠と言っても過言ではない。 Therefore, in order to carry out multifaceted measurement methods of electrostatic discharge resistance characteristics and electrostatic breakdown test methods, and to examine and grasp the multifaceted breakdown performance in the electrostatic discharge protection circuit, the voltage rises up to the trigger voltage. By appropriately selecting the trigger voltage after appropriately specifying the rate, further selecting the peak value of the TLP voltage, and further independently changing the voltage increase rate until reaching the trigger voltage and the peak value. It is not an exaggeration to say that it is not only desirable to set and test various conduction states and corresponding electrostatic breakdown states, but in some cases is indispensable.
しかるに、従前の静電気放電耐性特性の測定方法、及び静電気破壊試験方法においては、図６に示すように、単にＴＬＰパルスにおいて、当初の電圧上昇率を変化させたうえで、トリガー状態→スナップバック状態→導通状態の順序による変化を実現し、静電気破壊試験を行っていたに過ぎなかった。 However, in the conventional method for measuring electrostatic discharge resistance characteristics and the electrostatic breakdown test method, as shown in FIG. 6, the trigger voltage is changed to the snapback state after simply changing the initial voltage increase rate in the TLP pulse. → The change in the order of the conduction state was realized, and only an electrostatic breakdown test was performed.
このような方法では、トリガー電圧を測定する際のＴＬＰ電圧における電圧上昇率はトリガー電圧／電流の立ち上り時間の領域内にて設定されているにも拘らず、ＴＬＰ電圧のピーク値は、所定の導通状態を設定するために決定されており、トリガー電圧を変化させることを考慮したうえで、ＴＬＰ電圧の波形やピーク値が決定されている訳ではない。 In such a method, although the voltage rise rate in the TLP voltage when the trigger voltage is measured is set within the trigger voltage / current rise time region, the peak value of the TLP voltage is a predetermined value. It is determined to set the conduction state, and the waveform and peak value of the TLP voltage are not determined in consideration of changing the trigger voltage.
したがって、上記方法の場合には、ＴＬＰ電圧の波形及びピーク値が変化した場合には、トリガー電圧もまた変化し、一定のトリガー電圧の下にＴＬＰ電圧のピーク値を変化させることは不可能であり、他方ＴＬＰ電圧の波形及びピーク値は、別に独立した状態にてトリガー電圧を適宜設定することによって、静電気破壊に至る状態について多角的に試験を行うことが不可能である。 Therefore, in the case of the above method, when the waveform and peak value of the TLP voltage change, the trigger voltage also changes, and it is impossible to change the peak value of the TLP voltage under a certain trigger voltage. On the other hand, the waveform and peak value of the TLP voltage cannot be tested in a multifaceted manner with respect to the state leading to electrostatic breakdown by appropriately setting the trigger voltage in a separate state.
本発明は、静電気破壊試験において、静電気放電保護回路に対し、所望のトリガー電圧を設定することによって各トリガー電圧に対応する導通状態を形成したうえで、所望の電圧上昇率及びピーク電圧によるＴＬＰ電圧を印加することによって、導通状態、更には静電気破壊に至る状態を多角的に設定し、かつ検出することを可能とするような静電気放電耐性特性の測定方法、及び静電気破壊試験方法及び当該方法を実現する電圧印加回路の構成を提供することを課題としている。 In the electrostatic breakdown test, the present invention forms a conduction state corresponding to each trigger voltage by setting a desired trigger voltage for the electrostatic discharge protection circuit, and then a TLP voltage with a desired voltage increase rate and a peak voltage. A method for measuring electrostatic discharge resistance characteristics, a method for electrostatic discharge resistance testing, and a method for making it possible to set and detect a conductive state and further a state leading to electrostatic breakdown in a multifaceted manner. It is an object to provide a configuration of a voltage application circuit to be realized.
前記課題を解決するため、本発明の基本構成は、
（１）静電気放電保護回路に対し、所定の電圧上昇率によって上昇し、かつピーク値に至る入力ライン伝達用パルス電圧（Transmission Line Pulse電圧：以下「ＴＬＰ電圧」と略称する。）を静電気放電保護回路に印加する静電気放電耐性特性の測定方法、及び静電気破壊試験方法において、ＴＬＰ電圧とは別に、ＴＬＰ電圧よりも早い時期に発生しかつ印加され、ＴＬＰ電圧よりも低い電圧上昇率にて上昇し、かつ静電気放電保護回路をトリガー状態とすることができるトリガー発生用パルス電圧（Trigger Generating Pulse電圧：以下「ＴＧＰ電圧」と略称する。）を静電気放電保護回路に印加すると共に、ＴＧＰ電圧、及びＴＬＰ電圧のピーク値をそれぞれ独立して選択し得ることに基づく静電気放電耐性特性の測定方法、及び静電気破壊試験方法、
（２）−（１）ＴＬＰ電圧がＴＧＰ電圧と同一電位の基準値（零ボルト）からスタートし、かつＴＧＰ電圧と重畳して印加されることを特徴とする前記（１）の静電気放電耐性特性の測定方法、及び静電気破壊試験方法、
（２）−（２）ＴＧＰ電圧がピーク値に至った段階にて印加を終了し、ＴＬＰ電圧が引き続き当該ピーク値からスタートして印加されることに基づく前記（１）の静電気放電耐性特性の測定方法、及び静電気破壊試験方法、
からなる。
In order to solve the above problems, the basic configuration of the present invention is as follows.
(1) With respect to the electrostatic discharge protection circuit, an input line transmission pulse voltage (Transmission Line Pulse voltage: hereinafter abbreviated as “TLP voltage”) that rises at a predetermined voltage increase rate and reaches a peak value is protected against electrostatic discharge. In the measurement method of electrostatic discharge resistance characteristics applied to the circuit and the electrostatic breakdown test method, it is generated and applied earlier than the TLP voltage and rises at a voltage increase rate lower than the TLP voltage, separately from the TLP voltage. In addition, a pulse voltage for trigger generation (Trigger Generating Pulse voltage: hereinafter abbreviated as “TGP voltage”) capable of setting the electrostatic discharge protection circuit in a trigger state is applied to the electrostatic discharge protection circuit, and the TGP voltage and TLP A method of measuring electrostatic discharge resistance characteristics based on the ability to independently select the peak value of the voltage, and an electrostatic breakdown test method,
(2)-(1) The electrostatic discharge resistance characteristic according to (1), wherein the TLP voltage starts from a reference value (zero volt) having the same potential as that of the TGP voltage, and is applied in a superimposed manner with the TGP voltage. Measurement method and electrostatic breakdown test method,
(2)-(2) The application is terminated when the TGP voltage reaches the peak value, and the TLP voltage is continuously applied starting from the peak value. Measurement method and electrostatic breakdown test method,
Consists of.
前記解決手段に基づき、静電気破壊試験において、静電気放電保護回路に対し、所望のトリガー電圧を設定することによって各トリガー電圧に対応する導通状態を形成したうえで、所望の電圧上昇率及びピーク電圧によるＴＬＰ電圧を印加することによって、導通状態、更には静電気破壊に至る状態を多角的に設定し、かつ検出することが可能となる。 Based on the above solution, in the electrostatic breakdown test, a desired trigger voltage is set for the electrostatic discharge protection circuit to form a conduction state corresponding to each trigger voltage, and then the desired voltage increase rate and peak voltage are used. By applying the TLP voltage, it is possible to set and detect the conduction state and also the state leading to electrostatic breakdown in various ways.
静電気放電保護回路において、トリガー電圧が発生する状態は、静電気破壊に至るような印加電圧の値よりも小さな印加電圧によって実現することができる。 In the electrostatic discharge protection circuit, the state in which the trigger voltage is generated can be realized by an applied voltage smaller than the value of the applied voltage that causes electrostatic breakdown.
本発明においては、上記の点に着目し、本発明においては、図４の導通状態から静電気破壊に至るためのＴＬＰ電圧とは別に、トリガー電圧を発生することを目的として図３（ａ）、（ｂ）に示すように、ＴＧＰ電圧を独立した状態にて印加することに構成上の基本的特徴が存在する。 In the present invention, paying attention to the above points, in the present invention, in order to generate a trigger voltage separately from the TLP voltage for reaching the electrostatic breakdown from the conductive state of FIG. As shown in (b), there is a basic structural feature in applying the TGP voltage in an independent state.
図３（ａ）は、ＴＧＰ電圧がＴＬＰ電圧と重畳した状態にて印加されるという前記（２）−（１）による実施形態の場合を示しており、図３（ｂ）は、ＴＧＰ電圧とＴＬＰ電圧とが重畳せずに、ＴＧＰ電圧からピーク値にて印加を終了した段階にて、引き続きＴＬＰ電圧が当該ピーク値からスタートして印加されるという前記（２）−（２）による実施形態を示している。 FIG. 3A shows the case of the embodiment according to the above (2)-(1) in which the TGP voltage is applied in a state of being superimposed on the TLP voltage, and FIG. Embodiments according to the above (2)-(2), in which the TLP voltage is continuously applied by starting from the peak value at the stage where the application of the TGP voltage is terminated at the peak value without superimposing the TLP voltage. Is shown.
ＴＧＰ電圧とＴＬＰ電圧とが重畳されて印加していることを示す図３（ａ）において、ピーク値に至るまで上昇する電圧によって静電気放電保護回路に対してトリガー状態を形成するという、ＴＧＰ電圧の本来の機能を考慮するならば、ピーク値に至る段階にてＴＧＰ電圧の発生及び印加を終了させればよく、図３（ａ）に示すようなピーク値の維持及びその後の減衰状態による電圧の発生及び印加は必ずしも必要ではない。
但し、実際には、ＴＧＰ電圧に対する電源回路として、矩形パルスを採用することが多いことから、図３（ｂ）のような台形状パルスを採用する場合が多い。
In FIG. 3A showing that the TGP voltage and the TLP voltage are superimposed and applied, a trigger state is formed with respect to the electrostatic discharge protection circuit by the voltage rising to the peak value. If the original function is taken into consideration, the generation and application of the TGP voltage may be terminated at the stage of reaching the peak value, and the voltage due to the maintenance of the peak value and the subsequent attenuation state as shown in FIG. Generation and application are not necessarily required.
However, in practice, a rectangular pulse is often used as a power supply circuit for the TGP voltage, and thus a trapezoidal pulse as shown in FIG.
ＴＧＰ電圧は、単にトリガー状態を形成することを目的としている以上、図３（ａ）、（ｂ）に示すように、導通状態、更にはその後の静電気破壊を実現するためのＴＬＰ電圧よりもピーク値は小さく設定されている。 Since the TGP voltage is only for the purpose of forming a trigger state, as shown in FIGS. 3A and 3B, the TGP voltage is more peaked than the TLP voltage for realizing the conduction state and further electrostatic breakdown thereafter. The value is set small.
しかも、静電気放電保護回路のトリガー状態は、導通状態更にはその後の静電気破壊状態よりも前段階にて生じていることとの関係上、ＴＧＰ電圧は、ＴＬＰ電圧よりも早い段階にて設定されることを必要とする。 In addition, the TGP voltage is set at an earlier stage than the TLP voltage because the trigger state of the electrostatic discharge protection circuit is generated in the previous stage of the conduction state and the subsequent electrostatic breakdown state. I need that.
このような状況を反映して、ＴＧＰ電圧はＴＬＰ電圧の印加よりも前段階にて緩い上昇勾配を伴って発生し、かつ静電気放電保護回路に印加されるが、ピーク値に至るような前記上昇期間は、当該期間中において、静電気放電保護回路がトリガー状態に至るように設定されている（図３（ａ）、（ｂ）では、×印によって静電気放電保護回路がトリガー状態に至ったことを例示している。）。 Reflecting such a situation, the TGP voltage is generated with a gentle rising gradient before the application of the TLP voltage, and is applied to the electrostatic discharge protection circuit, but the increase so as to reach the peak value. The period is set so that the electrostatic discharge protection circuit reaches the trigger state during the period (in FIGS. 3A and 3B, the X mark indicates that the electrostatic discharge protection circuit has reached the trigger state. Illustrated.)
ＴＧＰ電圧の電圧上昇率及びピーク値を、ＴＬＰ電圧の電圧上昇率及びピーク値を独立した状態にて適宜選択することによって、トリガー電圧を選択し、当該トリガー電圧に対応した導通状態を選択して設定することが可能となる。 Select the trigger voltage by selecting the voltage rise rate and peak value of the TGP voltage as appropriate with the voltage rise rate and peak value of the TLP voltage independent, and select the conduction state corresponding to the trigger voltage. It becomes possible to set.
ＴＬＰ電圧は、従来技術の状況を示している図６の場合と同様に、所望のピーク値及び当該ピーク値に至る電圧上昇率を設定したうえで、静電気放電保護回路の導通状態、更にはその後の静電気破壊状態を実現しているが、ピーク値及び当該ピーク値に至る電圧上昇率によっても、前記の各状態が左右される（但し、図３（ｂ）の場合にはＴＬＰ電圧がＴＧＰ電圧のピーク値からスタートする以上、図６の場合のように零ボルトからスタートする訳ではない。）。 As in the case of FIG. 6 showing the state of the prior art, the TLP voltage is set to a desired peak value and a voltage increase rate to reach the peak value, and then the conduction state of the electrostatic discharge protection circuit, and thereafter However, each of the above states is also affected by the peak value and the rate of voltage rise to the peak value (however, in the case of FIG. 3B, the TLP voltage is the TGP voltage). As long as it starts from the peak value, it does not start from zero volts as in FIG.
したがって、ＴＧＰ電圧のピーク値及び当該ピーク値に至る電圧上昇率、並びにＴＬＰ電圧のピーク値及び当該ピーク値に至る電圧上昇率を適宜選択して組み合わせることによって色々な状態による導通状態、更にはその後の静電気破壊状態を実現することが可能となる。
但し、特に図３（ａ）のように、ＴＧＰ電圧が継続して印加される場合には、静電気破壊に至るまで印加される場合があることから、実際にはＴＧＰ電圧は単にトリガー電圧の設定によって間接的に静電気破壊に至る状態を左右するだけでなく、ＴＬＰ電圧と共に、直接静電気破壊に至る電圧をも左右することになる。
Therefore, by appropriately selecting and combining the peak value of the TGP voltage and the voltage increase rate to reach the peak value, and the peak value of the TLP voltage and the voltage increase rate to reach the peak value, the conduction state in various states, and thereafter It is possible to realize an electrostatic breakdown state.
However, in particular, as shown in FIG. 3A, when the TGP voltage is continuously applied, it may be applied until electrostatic breakdown occurs, so in practice, the TGP voltage is simply a trigger voltage setting. In addition to directly affecting the state that leads to electrostatic breakdown, the voltage that directly leads to electrostatic breakdown is also affected together with the TLP voltage.
したがって、静電気破壊に至る段階にて、ＴＧＰ電圧の印加が継続中の場合には、当該ＴＧＰ電圧の影響を考慮したうえで、導通状態、更にはその後の静電気破壊状態を実現するＴＬＰ電圧＋ＴＧＰ電圧を所望の値に設定したうえで、色々な状態の導通状態、更には静電気破壊状態を実現し、かつ多角的な検討を行うことになる。 Therefore, when the application of the TGP voltage is continued at the stage leading to the electrostatic breakdown, the TLP voltage + TGP voltage for realizing the conduction state and further the subsequent electrostatic breakdown state in consideration of the influence of the TGP voltage. Is set to a desired value, and various states of conduction, and further, an electrostatic breakdown state are realized, and a multifaceted study is performed.
何れにせよ、本発明においては、ＴＬＰ電圧及びＴＧＰ電圧を相互に独自に設定することによって、前記発明の課題及び効果を達成することができる。 In any case, in the present invention, the problems and effects of the present invention can be achieved by setting the TLP voltage and the TGP voltage independently of each other.
以下、実施例による具体的な回路に即して説明する。 Hereinafter, a specific circuit according to the embodiment will be described.
実施例１の内、前記（２）−（１）の方法を実現する実施態様は、図１（ａ）に示すように、ＴＧＰ電圧電源回路１２をＴＬＰ電圧電源回路１１と独立して設置し、かつＴＧＰ電圧波形形成回路２２と接続し、双方の電源回路の作動時期を連動すると共に、ＴＬＰ電圧電源回路１１とＴＬＰ電圧波形形成回路２１との間に遅延ブロックを設け、ＴＬＰ電圧のピーク値をＴＬＰ電圧電源回路１１において発生するパルス電圧の大きさを調整するか、又はＴＬＰ電圧制御回路９１を設置することによって調整し、ＴＧＰ電圧のピーク値をＴＧＰ電圧電源回路１２において発生するパルス電圧の大きさを調整するか、又はＴＧＰ電圧制御回路９２を設置することによって調整したうえで、ＴＬＰ電圧波形形成回路２１に基づく出力電圧とＴＧＰ電圧波形形成回路２２に基づく出力電圧とによる加算回路５を設けた回路を採用している。
Of the first embodiment, in the embodiment for realizing the methods (2) to (1), the TGP voltage
ＴＬＰ電圧電源回路１１とＴＧＰ電圧電源回路１２とを独立して設けた場合には、ＴＬＰ電圧をＴＧＰ電圧よりも後に発生させるために、ＴＬＰ電圧電源回路１１とＴＧＰ電圧電源回路１２とが相互に連動したうえで作動することを不可欠とする。
When the TLP voltage power supply circuit 11 and the TGP voltage
図１（ａ）では、電圧分割回路３においてＴＬＰ電圧電源回路１１からパルス信号を受けた電圧分割回路３からトリガー信号が発生され、当該トリガー信号に基づいてＴＧＰ電圧電源回路１２が作動を行うことによって、双方の電源回路の連動が行われている。
In FIG. 1A, a trigger signal is generated from the
図１（ａ）の場合には、必然的にＴＬＰ電圧電源回路１１の作動の方が、ＴＧＰ電圧電源回路１２の作動よりも先に作動することから、ＴＬＰ電圧電源回路１１ではＴＬＰ遅延ブロック４１が設けられており、ＴＬＰ電圧がＴＧＰ電圧よりも所定の位相を以って遅れた状態としている。
In the case of FIG. 1A, the operation of the TLP voltage power supply circuit 11 necessarily operates before the operation of the TGP voltage
図１（ａ）においては、ＴＧＰ遅延回路４２を設置することによって、ＴＧＰ電圧に一定の時間遅れを形成することによってＴＧＰ電圧の位相を調整し、ひいてはＴＧＰ電圧のスタート時点とＴＬＰ電圧のスタート時点との時間差の調整を行っているが、当該ＴＧＰ遅延回路４２は不可欠という訳ではない（ＴＬＰ遅延ブロック４１によって、当該時間差を調整することが可能であるから。）。
尚、システム全体において、遅延時間差が変動する場合には、コンピュータ（ＣＰＵ）６によって、当該変動に対応して、遅延回路の遅延時間を変更することによって、補正を行う必要がある。
In FIG. 1A, the TGP delay circuit 42 is installed to adjust the phase of the TGP voltage by forming a fixed time delay in the TGP voltage, and as a result, the TGP voltage start time and the TLP voltage start time. However, the TGP delay circuit 42 is not indispensable (because the
When the delay time difference fluctuates in the entire system, the computer (CPU) 6 needs to make corrections by changing the delay time of the delay circuit in response to the fluctuation.
図１（ａ）においては、ＴＧＰ遅延回路４２は、ＴＧＰ電圧電源回路１２からパルス信号を受領する実施態様を示しているが、ＴＧＰ電圧電源回路１２とＴＧＰ遅延回路４２との接続関係は、図１（ａ）に示す態様だけでなく、ＴＧＰ遅延回路４２が電圧分割回路３からトリガー信号を受け、当該トリガー信号について、一定の時間遅れを形成したうえでＴＧＰ電圧の位相を調整し、ＴＧＰ電圧電源回路１２に対し、トリガー信号を伝達する実施形態も設定可能である。
FIG. 1A shows an embodiment in which the TGP delay circuit 42 receives a pulse signal from the TGP voltage
後者の実施形態の場合には、電圧分割回路３から分割された電圧が、ＴＧＰ遅延回路４２の入力電圧レベルに合致するか否かを判断するために、当該ＴＧＰ遅延回路４２と電圧分割回路３の間に、比較回路（コンパレータ回路）を設置することが多い。
In the case of the latter embodiment, in order to determine whether or not the voltage divided from the
ＴＬＰ電圧回路側に設けられているＴＬＰ遅延ブロック４１は、通常の場合、集中回路によるＴＧＰ遅延回路４２を設ける場合よりも、一定の長さを有している同軸ケーブルによるディレイーラインによって、電圧の遅延機能（時間遅れ機能）を発揮する場合が多い。
In the normal case, the
前記（２）−（１）の方法を実現する実施態様においては、図１（ａ）に示すような電圧分割回路３によって、ＴＬＰ電圧電源回路１１とＴＧＰ電圧電源回路１２を連動させる場合だけでなく、ＴＬＰ電圧電源回路１１とＴＧＰ電圧電源回路１２とを同時に作動させたうえで、ＴＬＰ電圧をＴＬＰ遅延ブロック４１によって所定の時間遅延させるように制御する手法も存在する。
但し、前記のように双方の電源回路を同時に作動させる場合においても、図１（ａ）に示す場合と同じように、ＴＧＰ遅延回路４２を設置し、コンピュータ６によってＴＧＰ電圧の位相を制御し、ＴＬＰ電圧とＴＧＰ電圧との時間差を調整することができる（但し、必要不可欠という訳ではない。）。
In the embodiment for realizing the method (2)-(1), only when the TLP voltage power supply circuit 11 and the TGP voltage
However, even when both power supply circuits are operated simultaneously as described above, the TGP delay circuit 42 is installed and the phase of the TGP voltage is controlled by the
図１（ａ）においては、ＴＬＰ電圧回路及びＴＧＰ電圧回路にそれぞれ電圧制御回路９１、同９２を設置することによって、ＴＬＰ電圧のピーク値及びＴＧＰ電圧のピーク値の調整を行っているが、前記（２）−（１）の方法を実現する実施態様においては、これらの電圧制御回路は不可欠ではなく、ＴＬＰ電圧電源回路１１及びＴＧＰ電圧電源回路１２において発生するパルスの電圧値をコンピュータ６の指令によって予め調整することによっても、ＴＬＰ電圧のピーク値及びＴＧＰ電圧のピーク値を調整することが可能である。
尚、電圧制御回路９１及び同９２としては、分圧抵抗回路、又は電力トランジスターなどを使用したことによる電圧増幅回路を採用することができるが、前者の方が構成上及び使用上簡便である。
In FIG. 1A, the TLP voltage circuit and the TGP voltage circuit are respectively provided with voltage control circuits 91 and 92 to adjust the TLP voltage peak value and the TGP voltage peak value. In the embodiment for realizing the method (2)-(1), these voltage control circuits are not indispensable. It is possible to adjust the peak value of the TLP voltage and the peak value of the TGP voltage also by adjusting in advance.
As the voltage control circuits 91 and 92, a voltage amplifier circuit using a voltage dividing resistor circuit or a power transistor can be adopted. However, the former is simpler in configuration and use.
実際の作動においては、ＴＬＰ電圧電源回路１１及びＴＧＰ電圧電源回路１２の何れにおいても、矩形波発生回路を採用し、かつＴＬＰ電圧波形形成回路２１、ＴＧＰ電圧波形形成回路２２においては、低周波通過フィルター（ローパスフィルター）、又は積分回路を採用することによって、前記矩形波パルスを台形状パルスに変形する手法が通常採用されている。
In actual operation, both the TLP voltage power supply circuit 11 and the TGP voltage
このような相互に独立した状態によって設定されたＴＬＰ電圧とＴＧＰ電圧とは、加算回路５において重畳され、当該重畳電圧が一方ではオシログラフ７に印加されながら、プローブニードル８を介して対象となる静電気放電保護回路に印加されることになる。
尚、図１（ａ）においては、オシログラフ７からコンピュータ６に対し、ＴＬＰ電圧及びＴＧＰ電圧、更にはこれらの重畳した状態による図形情報が伝達され、後の制御に資するようなデータを提供している。
The TLP voltage and the TGP voltage set in such a mutually independent state are superposed in the
In FIG. 1 (a), the
実施例１の内、前記（２）−（１）の方法を実現するための他の実施態様は、図１（ｂ）に示すように、ＴＬＰ電圧、及びＴＧＰ電圧の各電源として、共通電源回路１を設置し、ＴＬＰ電圧波形形成回路２１と当該共通電源回路１との間に、遅延回路を設けると共に、ＴＬＰ電圧のピーク値、及びＴＧＰ電圧のピーク値を、共通電源回路１において発生するパルス電圧の大きさを調整すると共に、ＴＬＰ電圧波形形成回路２１に接続されるＴＬＰ電圧制御回路９１、若しくはＴＧＰ電圧波形形成回路２２と接続されるＴＧＰ電圧制御回路９２の内の一方によって調整するか、又は前記ＴＬＰ電圧制御回路９１、及びＴＧＰ電圧制御回路９２との双方によって調整したうえで、ＴＬＰ電圧波形形成回路２１に基づく出力電圧とＴＧＰ電圧波形形成回路２２に基づく出力電圧とによる加算回路５を設けた回路を採用している。
In the first embodiment, as shown in FIG. 1B, another embodiment for realizing the methods (2) to (1) includes a common power source as a TLP voltage and a TGP power source. The
前記（２）−（１）の方法を実現するための他の実施態様においては、ＴＬＰ電圧とＴＧＰ電圧とは共通電源回路１と接続していることから、実施例１の場合のように、ＴＬＰ電圧電源回路１１とＴＧＰ電圧電源回路１２とを連動させるために格別の設計は不要である。
但し、前記他の実施態様においても、ＴＬＰ電圧波形形成回路２１と共通電源回路１との間にＴＬＰ遅延ブロック４１が介在し、ＴＬＰ電圧をＴＧＰ電圧よりも遅い時間に発生させることについては、図１（ａ）に示す実施態様の場合と変わりはない。
In another embodiment for realizing the method (2)-(1), since the TLP voltage and the TGP voltage are connected to the common
However, also in the other embodiments, the
図１（ｂ）においても、ＴＧＰ電圧回路は、ＴＬＰ電圧回路における電圧分割回路３からの分割された電圧に基づいて作動しているが、電圧分割回路３とＴＧＰ電圧波形形成回路２２との間にＴＧＰ遅延回路４２を設置し、コンピュータ６からの指令によってＴＧＰ電圧の位相を調整し（この点は、図１（ａ）におけるＴＧＰ遅延回路４２の機能と同一である。）、かつＴＧＰ電圧に対するＴＬＰ電圧の時間遅れの程度を調整することができる（但し、図１（ａ）の場合と同様、ＴＧＰ遅延回路４２は不可欠という訳ではない。）。
Also in FIG. 1B, the TGP voltage circuit operates based on the divided voltage from the
図１（ｂ）においては、ＴＬＰ電圧のピーク値は、共通電源回路１から発生するパルス電圧の大きさをコンピュータ６からの指令によって調整されている（このため、図１（ａ）の場合のようなＴＬＰ電圧制御回路９１は設置されていない。）。
In FIG. 1 (b), the peak value of the TLP voltage is adjusted by the command from the
これに対し、ＴＧＰ電圧のピーク値は、既に共通電源回路１によって調整され、かつ所定の分圧比によって分圧されたパルス電圧に対し電圧制御回路９２において更に調整することによって、ＴＬＰ電圧と独立した状態にて調整されている。
尚、前記他の実施態様における各ピーク電圧の調整は、図１（ｂ）に示す態様だけでなく、図１（ｂ）とは逆に、ＴＧＰ電圧のピーク値を共通電源回路１が発生するパルス電圧の大きさをコンピュータ６からの指令によって調整し、ＴＬＰ電圧のピーク値を別途ＴＬＰ電圧制御回路９１によって更に調整する実施形態、更には共通電源回路１におけるパルス電圧値を一定としたうえで、図１（ａ）に示す場合と同様に、ＴＬＰ電圧回路において、ＴＬＰ電圧制御回路９１を設け、かつＴＧＰ電圧回路において、ＴＧＰ電圧制御回路９２を設けるような実施形態も採用可能である。
On the other hand, the peak value of the TGP voltage is independent of the TLP voltage by further adjusting in the voltage control circuit 92 with respect to the pulse voltage that has already been adjusted by the common
In addition, the adjustment of each peak voltage in the other embodiment is not limited to the mode shown in FIG. 1 (b), but the common
図１（ｂ）に示す他の実施態様においても、共通電源回路１として矩形波発生回路を採用し、かつＴＬＰ電圧波形形成回路２１、及びＴＧＰ電圧波形形成回路２２において、低周波通過フィルター（ローパスフィルター）又は積分回路を採用することによって、前記矩形波発生回路を採用し変形する手法が通常採用されている。
In another embodiment shown in FIG. 1B, a rectangular wave generating circuit is adopted as the common
図１（ｂ）に示す他の実施態様においても、図１（ａ）に示す実施態様の場合と同様、ＴＬＰ電圧とＴＧＰ電圧とは加算回路５によって重畳され、当該重畳電圧が一方ではオシログラフ７に印加されるが、プローブニードル８を介して対象となる静電気放電保護回路に印加されることになる。
In the other embodiment shown in FIG. 1 (b), as in the embodiment shown in FIG. 1 (a), the TLP voltage and the TGP voltage are superimposed by the
実施例２は、前記（２）−（２）の方法を実現しており、図２に示すように、コンピュータ６と連動した電圧波形合成回路（電圧シンセサイザー回路）によって、最初にＴＧＰ電圧を発生させ、引き続きＴＬＰ電圧を発生させる回路を採用している。
In the second embodiment, the method (2)-(2) is realized. As shown in FIG. 2, a TGP voltage is first generated by a voltage waveform synthesis circuit (voltage synthesizer circuit) linked with the
実施例２においては、ＴＧＰ電圧のピーク値及び当該ピーク値に至る時間、更にはその後引き続いて印加されるＴＬＰ電圧のピーク値及び当該ピーク値に至る時間は、全てコンピュータ６の指令に基づいて電圧合成回路１０によって設定されている。
尚、実施例２においても、ＴＬＰ電圧とＴＧＰ電圧とを合成したことによる電圧が、一方ではオシログラフ７に印加されるが、プローブニードル８を介して対象となる静電気放電保護回路に印加されることになる。
In Example 2, the peak value of the TGP voltage and the time to reach the peak value, and the peak value of the TLP voltage applied subsequently and the time to reach the peak value are all based on the command of the
In Example 2 as well, a voltage obtained by combining the TLP voltage and the TGP voltage is applied to the
本発明においては、ＴＬＰ電圧を使用することを不可欠としているが、本発明の適用範囲はＴＬＰ装置に限定される訳ではない。 In the present invention, it is indispensable to use a TLP voltage, but the scope of the present invention is not limited to a TLP device.
即ち、静電気放電（Electro Static Discharge：ＥＳＤ）試験装置の静電気放電耐性特性の測定方法、及び静電気破壊試験方法において、ＴＬＰ電圧に相当する印加電圧の電圧上昇率、及びピーク電圧を多角的に制御することにも当然適用可能であり、かつ当該制御の方法もまた本発明の利用形態に該当する。 That is, in the method for measuring electrostatic discharge resistance characteristics of an electrostatic discharge (ESD) test apparatus and the electrostatic breakdown test method, the voltage rise rate of the applied voltage corresponding to the TLP voltage and the peak voltage are controlled in various ways. Of course, the present invention is also applicable, and the control method also corresponds to the use form of the present invention.
このような本発明は、人体帯電モデル（Human Body Model：ＨＢＭ）による静電気破壊試験、マシンモデル（Machine Model：ＭＭ）、デバイス帯電モデル（Charged Device Model：ＣＤＭ）などの静電気破壊試験に利用することが可能であり、しかも、当該静電気破壊試験に必要な装置の製造にも利用することができる。 The present invention is used for electrostatic breakdown tests using a human body model (HBM), a machine model (MM), and a charged device model (CDM). In addition, it can be used for manufacturing a device necessary for the electrostatic breakdown test.
１ 共通電源回路
１１ ＴＬＰ電圧電源回路
１２ ＴＧＰ電圧電源回路
２１ ＴＬＰ電圧波形形成回路
２２ ＴＧＰ電圧波形形成回路
３ 電圧分割回路
４１ ＴＬＰ遅延ブロック
４２ ＴＧＰ遅延回路
５ 加算回路
６ コンピュータ
７ オシログラフ
８ プローブニードル
９１ ＴＬＰ電圧制御回路
９２ ＴＧＰ電圧制御回路
１０ 電圧合成回路
DESCRIPTION OF
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004216672A JP4630594B2 (en) | 2004-07-26 | 2004-07-26 | Method for measuring electrostatic discharge resistance characteristics, electrostatic breakdown test method, and pulse voltage application circuit for realizing these methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004216672A JP4630594B2 (en) | 2004-07-26 | 2004-07-26 | Method for measuring electrostatic discharge resistance characteristics, electrostatic breakdown test method, and pulse voltage application circuit for realizing these methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006038542A JP2006038542A (en) | 2006-02-09 |
| JP4630594B2 true JP4630594B2 (en) | 2011-02-09 |
Family
ID=35903699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004216672A Expired - Fee Related JP4630594B2 (en) | 2004-07-26 | 2004-07-26 | Method for measuring electrostatic discharge resistance characteristics, electrostatic breakdown test method, and pulse voltage application circuit for realizing these methods |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4630594B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101622546B (en) * | 2007-03-06 | 2012-07-18 | 日本电气株式会社 | Impulse immunity evaluating device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1972952A1 (en) * | 2007-03-19 | 2008-09-24 | Interuniversitair Micro-Elektronica Centrum Vzw | ESD test system calibration |
| WO2008123282A1 (en) * | 2007-03-29 | 2008-10-16 | Nec Corporation | Noise immunity evaluation apparatus |
| EP2202528B1 (en) * | 2008-12-23 | 2017-08-16 | IMEC vzw | Method for calibrating a transmission line pulse test system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100759A (en) * | 1981-12-11 | 1983-06-15 | Hitachi Ltd | Method and device for measuring noise strength of semiconductor switch |
| JPH06140489A (en) * | 1992-09-11 | 1994-05-20 | Seiko Instr Inc | Methods for manufacturing and inspecting semiconductor integrated circuit board and semiprocessed product used therefor |
| JP2000329818A (en) * | 1999-05-21 | 2000-11-30 | Read Rite Smi Kk | Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device |
| US6429674B1 (en) * | 1999-04-28 | 2002-08-06 | Jon E. Barth | Pulse circuit |
-
2004
- 2004-07-26 JP JP2004216672A patent/JP4630594B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100759A (en) * | 1981-12-11 | 1983-06-15 | Hitachi Ltd | Method and device for measuring noise strength of semiconductor switch |
| JPH06140489A (en) * | 1992-09-11 | 1994-05-20 | Seiko Instr Inc | Methods for manufacturing and inspecting semiconductor integrated circuit board and semiprocessed product used therefor |
| US6429674B1 (en) * | 1999-04-28 | 2002-08-06 | Jon E. Barth | Pulse circuit |
| JP2000329818A (en) * | 1999-05-21 | 2000-11-30 | Read Rite Smi Kk | Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101622546B (en) * | 2007-03-06 | 2012-07-18 | 日本电气株式会社 | Impulse immunity evaluating device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006038542A (en) | 2006-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11181570B2 (en) | Partial discharge synthesizer | |
| KR100674972B1 (en) | System and method of measuring pulse properties of semiconductor device | |
| JP5177902B2 (en) | Impulse immunity evaluation device | |
| US9869708B2 (en) | Integrated circuit protection during high-current ESD testing | |
| WO2010029597A1 (en) | Tester and circuit system | |
| JP2005514722A5 (en) | ||
| CN102385029A (en) | Method for testing high-voltage MOS device | |
| CN110325731B (en) | Ignition control device and method for adjusting reference voltage of ignition control device | |
| JP3691554B2 (en) | Protection circuit for ESD protection | |
| JP4630594B2 (en) | Method for measuring electrostatic discharge resistance characteristics, electrostatic breakdown test method, and pulse voltage application circuit for realizing these methods | |
| US8614585B2 (en) | Impedance correction device and method thereof | |
| JP2009168733A (en) | Thunder impulse voltage testing device | |
| KR102195256B1 (en) | Test apparatus and system for testing electronic device | |
| US7609076B2 (en) | Method of measuring characteristic impedance of electrostatic discharge protecting circuit and apparatus for realizing the same | |
| JP4469682B2 (en) | Electrostatic discharge resistance measurement method, electrostatic breakdown test method, and electrostatic breakdown test apparatus | |
| CN107667296B (en) | Directional pulse injection in microelectronic systems for electrostatic testing | |
| JP4562465B2 (en) | Electrostatic discharge resistance measurement and electrostatic breakdown test equipment | |
| JP2012068220A (en) | Test system and method for manufacturing semiconductor device | |
| EP3982130A1 (en) | Apparatus and method for determining a response of a device under test to an electrical pulse generated by a pulse generator | |
| JP2836043B2 (en) | Method and apparatus for generating pseudo-failure for high-speed circuit | |
| JPH10173133A (en) | Semiconductor device | |
| JPH049778A (en) | Noise resistance evaluation method | |
| US20080122446A1 (en) | Test pattern | |
| US10490996B2 (en) | Integrated circuit | |
| TW554172B (en) | Semiconductor device test apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070613 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |