JP4622611B2 - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP4622611B2 JP4622611B2 JP2005085348A JP2005085348A JP4622611B2 JP 4622611 B2 JP4622611 B2 JP 4622611B2 JP 2005085348 A JP2005085348 A JP 2005085348A JP 2005085348 A JP2005085348 A JP 2005085348A JP 4622611 B2 JP4622611 B2 JP 4622611B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- circuit configuration
- plug
- graph
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
-
- D—TEXTILES; PAPER
- D05—SEWING; EMBROIDERING; TUFTING
- D05B—SEWING
- D05B59/00—Applications of bobbin-winding or -changing devices; Indicating or control devices associated therewith
- D05B59/02—Devices for determining or indicating the length of thread still on the bobbin
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Textile Engineering (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
複数の信号処理単位要素からなる信号処理を、予め定められたデータサンプル数の処理データ単位で、ソフトウエア信号処理により行なう信号処理装置であって、
前記信号処理単位要素をソフトウエア処理によりそれぞれ行なう信号処理モジュールの複数個と、
前記複数個の信号処理モジュールと、前記複数個の信号処理モジュールの入出力の仮想的な接続状態により表わされる回路構成情報を記憶して管理する回路構成情報格納管理部と、
経路探索を実行して、前記回路構成情報格納管理部に格納されている回路構成情報を構成する前記複数個の信号処理モジュールのそれぞれの信号処理順序を決定する信号処理順序決定手段と、
前記信号処理順序決定手段で決定された信号処理順序で、前記信号処理モジュールのそれぞれを逐次的に実行させて前記信号処理を実行する信号処理実行手段と、
前記信号処理実行手段で前記信号処理を実行中において、回路構成変更要求があるか否かを判別し、前記回路構成変更要求があると判別されたときに、前記処理データ単位での前記ソフトウエア信号処理が終了した後、次の処理データ単位の先頭までの間で、変更後の回路構成情報を前記回路構成情報格納管理部に記憶させると共に、前記信号処理順序決定手段に前記経路探索を再実行させ、変更後の回路構成情報における前記複数個の信号処理モジュールのそれぞれの信号処理順序を決定させるようにする回路構成変更手段と、
を備え、
前記回路構成変更手段で変更された回路構成により、前記次の処理データ単位の先頭から、ソフトウエア信号処理がなされる
ことを特徴とする信号処理装置を提供する。
この発明による信号処理装置の実施形態のSSPは、グラフ構造を有するミドルウエアであり、基本的には、一つのコンピュータに実現されるが、後で説明するように、ネットワークを通じて接続された複数台のコンピュータにおいて、実現することもできる。
図3に、内部に複数個のプラグインを包含するグラフの一例を示す。なお、実施形態の信号処理装置では、パーソナルコンピュータで構成することができ、ユーザの入出力を受け付けて、このパーソナルコンピュータの表示部に、ユーザ指示に応じて、グラフやプラグイン、それらの接続状態をグラフィック表示することできるようにされている。
図6は、プラグインの構成の一例を示す図である。前述もしたように、プラグインは、ソフトウエア信号処理モジュールであるので、この図6の構成の各部は、ハードウエアとして備えるのではなく、ソフトウエアの機能として備えるものである。
図7は、グラフの一例を示す構成図である。前述もしたように、グラフは、ソフトウエア処理モジュールであるので、この図7におけるグラフ700の構成の各部は、ハードウエアとして備えるのではなく、ソフトウエアの機能として備えるものである。
図1は、グラフが備える機能をブロック化して示したグラフの構成の機能ブロック図である。すなわち、グラフは、指示入力受付機能部1と、プラグイン生成削除機能部2と、プラグイン間結線処理機能部3と、回路構成情報格納管理機能部4と、経路探索機能部5と、信号処理順序管理機能部6と、信号処理実行機能部7と、信号処理関数格納部8と、回路構成変更機能部9とを備える。
次に、この発明の実施形態による信号処理回路の作成処理の流れを、図8の回路構成をグラフ内に作成する場合を例にとって説明する。以下の説明においては、グラフやプラグインを総称してオブジェクトと呼ぶ。オブジェクトとは、オブジェクト指向におけるインスタンスを指し、グラフやプラグインの実体そのものである。
プラグイン801:入力ポート数0、出力ポート数1
プラグイン802:入力ポート数1、出力ポート数0
子グラフ803:入力ポート数1、出力ポート数1
プラグイン804:入力ポート数1、出力ポート数1
プラグイン805:入力ポート数2、出力ポート数2
プラグイン806:入力ポート数1、出力ポート数1
なお、以下の説明において、入力ポートおよび出力ポートの後の数字は、ポート番号であり、0,1,2が用いられている。
次に、図8の回路の作成手順を、図9〜図12のフローチャートを参照しながら説明する。なお、図9〜図12は、説明の理解を容易にするため、ユーザの指示と、実施形態の信号処理装置における処理とを対応させて示したものである。図示は、省略したが、実施形態の信号処理装置は、表示画面に、ユーザの指示入力に応じた表示を行なってゆくものであり、ユーザは、その表示画面を見ながら操作入力をすることができるものである。
(1)入力ポートから入力データを受け取る。
(2)入力データに対して信号処理を施す。
(3)信号処理した入力データを出力ポートへ出力する。
次に、この実施形態において、グラフの処理機能とされている経路探索アルゴリズムについて説明する。
この初期経路探索アルゴリズムは、次のような「解決すべき命題」を設定し、後述のような「探索条件」の下で、行なうものである。
グラフ状に結線されたノードを順に辿ることを想定する。1回の巡回かつ下記条件の下で、全てのノードを一度に通過したい。それが可能となる巡回順序を求めよ。但し、巡回するノード間がグラフで直接結線されている必要は無く、ノードを飛び飛びに巡回しても構わない。
(a)入力の無いノードは無条件で通過することができる。
(b)遅延素子となるプラグインのノードは、無条件で通過することができる。
(c)通過したノードは出力が確定する。
(d)ノードAの入力に接続されている前段のノードBの出力が確定すると、ノードAの入力が確定する。
(e)ノードの全入力が確定するとそのノードを通過することができる。
上記の初期経路探索アルゴリズムの探索手順において、出力が確定した順にノードに番号を振って行くと、経路探索結果が求まる。この新たなノードの順序番号がノードインデックスである。図15のグラフの回路構成例の場合の探索結果を図16に示す。
次に、ループサーチアルゴリズムについて説明する。これは信号処理実行時におけるCPU負荷の改善を提供するアルゴリズムである。信号処理のリアルタイム性を確保するには、重要な技術である。
(1)ノードインデックスが1番から3番のノードは、ループ外であるので、パケット単位で処理する。
(2)ノードNo.2に、1024サンプルのデータを渡し処理を実行する。(関数コール1回)
(3)ノードNo.1に、1024サンプルのデータを渡し処理を実行する。(関数コール1回)
(4)下記操作(4−1)〜(4−3)を1024回繰り返す。(関数コール3×1024回)
(4−1)ノードNo.4に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(4−2)ノードNo.6に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(4−3)ノードNo.3に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(5)ノードNo.5に1024サンプルのデータを渡し処理を実行する。(関数コール1回)
したがって、以上の(1)〜(5)の信号処理によって、1024サンプル信号処理するために必要な関数コール回数の合計は、3076回となる。
前述もしたが、この実施形態の信号処理装置は、サンプル精度で演算することができる。また、サンプル精度でAV同期を取ることができる。従来のミドルウエアにおいては、複数のプラグインを多段接続すると接続数に比例した遅延が発生するため、全てのプラグインを同期して処理することは困難である。
この実施形態の信号処理装置では、前述したように、信号処理中であっても、ユーザからの、グラフへの変更指示(回路構成変更指示)に従い、グラフ構造を動的に変更することができる。そして、信号処理中であっても、再度、この実施形態の経路探索アルゴリズム(ノードスキャンアルゴリズム)を実行することで、回路構成の変更に対応できる。
以上の第1の例では、ユーザが、信号処理中に、グラフィカル・ユーザ・インターフェースを通じて回路構成の動的変更操作をしたとき、当該変更操作を回路構成の動的変更要求として処理するようにしたが、回路構成の動的変更要求を発生させる方法としては、ユーザがグラフィカル・ユーザ・インターフェースを通じた回路構成の変更操作をする場合に限らない。
上述の第1の例および第2の例は、動的な回路構成の変更要求をユーザ指示を通じて発生するようにした場合であるが、ユーザ指示ではなく、予め、回路構成を動的に変更するタイミングと、変更する回路構成情報とを定めておき、その定めた制御データの通りに動的に回路構成変更するようにすることもできる。
前述したように、この実施形態では、パケット単位でデータ処理をするようにしているが、このとき、オーバヘッドができるだけ小さくなるように、パケットサイズを定めている。
前述したように、この実施形態の信号処理装置における信号処理においては、パラメータ属性を持たせることが可能である。ここで、パラメータとは、例えば乗算器の場合には、乗算係数に相当するものである。
以上説明した実施形態の信号処理装置は、通常は、1台のコンピュータにより実現され、信号処理は、当該1台のコンピュータ上で処理される。この処理を、ネットワークを介して接続される複数台のコンピュータに拡張することで、リアルタイムにCPU負荷の分散処理が行なえる。
・プラグインの追加・削除
・プラグイン間の結線状態
・プラグインの入出力ポートの追加・削除
・プラグインのパラメータ変更及びパラメータバインド
・信号処理時のパケットサイズ・サンプリング周波数など、信号処理に関連するパラメータ
である。
Claims (7)
- 複数の信号処理単位要素からなる信号処理を、予め定められたデータサンプル数の処理データ単位で、ソフトウエア信号処理により行なう信号処理装置であって、
前記信号処理単位要素をソフトウエア処理によりそれぞれ行なう信号処理モジュールの複数個と、
前記複数個の信号処理モジュールと、前記複数個の信号処理モジュールの入出力の仮想的な接続状態により表わされる回路構成情報を記憶して管理する回路構成情報格納管理部と、
経路探索を実行して、前記回路構成情報格納管理部に格納されている回路構成情報を構成する前記複数個の信号処理モジュールのそれぞれの信号処理順序を決定する信号処理順序決定手段と、
前記信号処理順序決定手段で決定された信号処理順序で、前記信号処理モジュールのそれぞれを逐次的に実行させて前記信号処理を実行する信号処理実行手段と、
前記信号処理実行手段で前記信号処理を実行中において、回路構成変更要求があるか否かを判別し、前記回路構成変更要求があると判別されたときに、前記処理データ単位での前記ソフトウエア信号処理が終了した後、次の処理データ単位の先頭までの間で、変更後の回路構成情報を前記回路構成情報格納管理部に記憶させると共に、前記信号処理順序決定手段に前記経路探索を再実行させ、変更後の回路構成情報における前記複数個の信号処理モジュールのそれぞれの信号処理順序を決定させるようにする回路構成変更手段と、
を備え、
前記回路構成変更手段で変更された回路構成により、前記次の処理データ単位の先頭から、ソフトウエア信号処理がなされるようにする
ことを特徴とする信号処理装置。 - 請求項1に記載の信号処理装置において、
ユーザからの前記信号処理モジュールの生成または削除指示、および前記ユーザからの前記信号処理モジュールの入出力の接続指示を受け付ける指示入力受付手段と、
前記指示入力受付手段で受け付けられた前記ユーザからの指示に応じて複数個の前記信号処理モジュールの入出力の仮想的な接続状態を設定する信号処理モジュール間接続手段と、
を備え、
前記回路構成変更手段は、前記信号処理実行手段で前記信号処理を実行中において、ユーザからの前記信号処理モジュールの生成または削除指示、および/または前記ユーザからの前記複数個の信号処理モジュールの入出力の接続指示を、前記回路構成変更要求と判別する
ことを特徴とする信号処理装置。 - 請求項1に記載の信号処理装置において、
前記信号処理実行手段で実行中の回路構成情報とは異なる回路構成情報が、予め用意されており、
前記回路構成変更手段は、前記信号処理実行手段で前記信号処理を実行中において、ユーザからの回路構成の切替指示があったときに、当該切替指示を前記回路構成変更要求と判別し、前記回路構成情報格納管理部の回路構成情報を、前記異なる回路構成情報に変更すると共に、前記信号処理順序決定手段に前記経路探索を再実行させ、変更後の回路構成情報における前記複数個の信号処理モジュールのそれぞれの信号処理順序を決定させるようにする
ことを特徴とする信号処理装置。 - 請求項3に記載の信号処理装置において、
前記実行中の回路構成情報とは異なる回路構成情報は、複数個用意されており、前記ユーザからの切替指示には、前記複数個の回路構成情報のうちの、いずれの回路構成情報に切り替えるかの情報を含む
ことを特徴とする信号処理装置。 - 請求項1に記載の信号処理装置において、
前記回路構成情報の1または複数個を記憶すると共に、前記記憶する回路構成情報のそれぞれを、信号処理のいずれのタイミングで用いるかの指示情報を記憶する記憶部と、
前記信号処理を実行しながら、前記記憶部に記憶されている前記指示情報を監視し、前記回路構成情報を用いるタイミングになったとき、前記回路構成変更要求を前記用いる回路構成情報を示す情報と共に前記回路構成変更手段に渡す手段と、
を備え、
前記回路構成変更手段は、前記回路構成変更要求を判別したときには、前記処理データ単位での前記ソフトウエア信号処理が終了した後、次の処理データ単位の先頭までの間で、変更後の回路構成情報を前記記憶部から得て、前記回路構成情報格納管理部に記憶させると共に、前記信号処理順序決定手段に前記経路探索を再実行させ、変更後の回路構成情報における前記複数個の信号処理モジュールのそれぞれの信号処理順序を決定させるようにする
ことを特徴とする信号処理装置。 - 請求項3または請求項4に記載の信号処理装置において、
前記ユーザからの切替指示は、ユーザのフットスイッチ操作によるものである
ことを特徴とする信号処理装置。 - 請求項3または請求項4に記載の信号処理装置において、
前記ユーザからの切替指示は、ユーザの音声によるものである
ことを特徴とする信号処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085348A JP4622611B2 (ja) | 2005-03-24 | 2005-03-24 | 信号処理装置 |
US11/386,007 US8555251B2 (en) | 2005-03-24 | 2006-03-21 | Signal processing apparatus with user-configurable circuit configuration |
KR1020060025978A KR101260295B1 (ko) | 2005-03-24 | 2006-03-22 | 신호처리장치 |
CNB2006100741042A CN100444111C (zh) | 2005-03-24 | 2006-03-23 | 信号处理装置 |
EP06251614A EP1705569A3 (en) | 2005-03-24 | 2006-03-24 | Signal processing apparatus with reconfigurable signal processing software |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085348A JP4622611B2 (ja) | 2005-03-24 | 2005-03-24 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006268409A JP2006268409A (ja) | 2006-10-05 |
JP4622611B2 true JP4622611B2 (ja) | 2011-02-02 |
Family
ID=36616887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005085348A Expired - Fee Related JP4622611B2 (ja) | 2005-03-24 | 2005-03-24 | 信号処理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8555251B2 (ja) |
EP (1) | EP1705569A3 (ja) |
JP (1) | JP4622611B2 (ja) |
KR (1) | KR101260295B1 (ja) |
CN (1) | CN100444111C (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8132148B2 (en) * | 2005-04-29 | 2012-03-06 | Microsoft Corporation | XML application framework |
US7886269B2 (en) | 2005-04-29 | 2011-02-08 | Microsoft Corporation | XML application framework |
KR101338980B1 (ko) * | 2006-07-12 | 2014-01-03 | 삼성전자주식회사 | 통합 플러그인 기능을 가지는 호스트 장치 및 그의 통합플러그인 생성 방법 |
JP4872759B2 (ja) * | 2007-03-30 | 2012-02-08 | ヤマハ株式会社 | ミキシング装置 |
JP4903092B2 (ja) | 2007-07-05 | 2012-03-21 | 株式会社リコー | 画像処理装置、画像処理制御方法、及び画像処理制御プログラム |
FI120857B (fi) * | 2007-12-19 | 2010-03-31 | Teliasonera Ab | Päätelaite, tallennusmedia, palvelukeskus ja menetelmä |
US8488951B2 (en) * | 2009-07-09 | 2013-07-16 | Nvidia Corporation | Multimedia framework to provide ultra-low power multimedia playback |
JP5391889B2 (ja) * | 2009-07-13 | 2014-01-15 | 株式会社リコー | 画像形成装置、画像処理装置、画像処理システム、画像処理方法、プログラム、及び記録媒体 |
US9413854B1 (en) * | 2013-07-15 | 2016-08-09 | Amazon Technologies, Inc. | Network-accessible signal processing service |
CA3128713C (en) | 2013-12-05 | 2022-06-21 | Ab Initio Technology Llc | Managing interfaces for dataflow graphs composed of sub-graphs |
KR101920546B1 (ko) | 2014-04-09 | 2018-11-20 | 미쓰비시덴키 가부시키가이샤 | 엘리베이터 장치 |
CA3005263C (en) | 2015-12-21 | 2021-06-15 | Ab Initio Technology Llc | Sub-graph interface generation |
JP6586119B2 (ja) * | 2017-03-08 | 2019-10-02 | 株式会社三共 | 遊技機 |
JP6586118B2 (ja) * | 2017-03-08 | 2019-10-02 | 株式会社三共 | 遊技機 |
JP6586120B2 (ja) * | 2017-03-08 | 2019-10-02 | 株式会社三共 | 遊技機 |
JP6586121B2 (ja) * | 2017-03-08 | 2019-10-02 | 株式会社三共 | 遊技機 |
JP2018175617A (ja) * | 2017-04-19 | 2018-11-15 | 株式会社三共 | 遊技機 |
JP6943652B2 (ja) * | 2017-07-10 | 2021-10-06 | 株式会社三共 | 遊技機 |
JP6943653B2 (ja) * | 2017-07-10 | 2021-10-06 | 株式会社三共 | 遊技機 |
US11327802B2 (en) * | 2019-07-31 | 2022-05-10 | Microsoft Technology Licensing, Llc | System and method for exporting logical object metadata |
CN111324470B (zh) * | 2020-01-20 | 2023-11-07 | 北京百度网讯科技有限公司 | 用于生成信息的方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002073439A (ja) * | 2000-08-31 | 2002-03-12 | Sony Corp | 情報処理装置、情報処理方法及びプログラム格納媒体並びに情報処理システム |
JP2004348327A (ja) * | 2003-05-21 | 2004-12-09 | Oki Electric Ind Co Ltd | デジタル信号処理装置及びデジタル信号処理方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4378577A (en) * | 1980-08-15 | 1983-03-29 | Dictaphone Corporation | Method and apparatus for recording and detecting indicating signals in a recording and/or reproducing device |
US4796179A (en) * | 1986-08-20 | 1989-01-03 | Integrated Systems, Inc. | Multirate real time control system code generator |
US5249274A (en) | 1990-10-24 | 1993-09-28 | Vanderbilt University | Simultaneous data-driven and demand-driven computational model for dynamically configured systems |
US5331111A (en) * | 1992-10-27 | 1994-07-19 | Korg, Inc. | Sound model generator and synthesizer with graphical programming engine |
JPH0736858A (ja) * | 1993-07-21 | 1995-02-07 | Hitachi Ltd | 信号処理プロセッサ |
CA2153964A1 (en) * | 1993-09-13 | 1995-03-23 | Steven H. Milne | Object-oriented audio record/playback system |
US5793440A (en) * | 1994-03-18 | 1998-08-11 | Sony Corporation | Key signal processing apparatus for video signal processing |
US5883804A (en) * | 1995-06-14 | 1999-03-16 | Telex Communications, Inc. | Modular digital audio system having individualized functional modules |
JPH09106388A (ja) * | 1995-10-11 | 1997-04-22 | Oki Electric Ind Co Ltd | 信号処理用並列型計算機 |
JPH10149281A (ja) * | 1996-11-15 | 1998-06-02 | Casio Comput Co Ltd | 信号処理装置 |
US5913038A (en) * | 1996-12-13 | 1999-06-15 | Microsoft Corporation | System and method for processing multimedia data streams using filter graphs |
US5999906A (en) * | 1997-09-24 | 1999-12-07 | Sony Corporation | Sample accurate audio state update |
JP4158232B2 (ja) * | 1998-07-23 | 2008-10-01 | ソニー株式会社 | 画像情報変換装置および画像表示装置 |
US6185535B1 (en) * | 1998-10-16 | 2001-02-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Voice control of a user interface to service applications |
US6937969B1 (en) * | 1999-06-10 | 2005-08-30 | Interuniversitair Microelektronica Centrum (Imec) | Method for determining signals in mixed signal systems |
GB2354105A (en) * | 1999-09-08 | 2001-03-14 | Sony Uk Ltd | System and method for navigating source content |
US6370682B1 (en) * | 1999-09-15 | 2002-04-09 | Siemens Atkiengesellschaft | System and method for developing reusable flexible and platform independent software using components |
US6829290B1 (en) * | 1999-09-28 | 2004-12-07 | Texas Instruments Incorporated | Wireless communications system with combining of multiple paths selected from correlation to the primary synchronization channel |
EP1186997A2 (en) | 1999-11-30 | 2002-03-13 | Texas Instruments Incorporated | Graphical development system and method |
US7080386B2 (en) * | 2000-01-25 | 2006-07-18 | Texas Instruments Incorporated | Architecture with digital signal processor plug-ins for general purpose processor media frameworks |
US6983464B1 (en) * | 2000-07-31 | 2006-01-03 | Microsoft Corporation | Dynamic reconfiguration of multimedia stream processing modules |
US20020065568A1 (en) * | 2000-11-30 | 2002-05-30 | Silfvast Robert Denton | Plug-in modules for digital signal processor functionalities |
GB2373975B (en) * | 2001-03-30 | 2005-04-13 | Sony Uk Ltd | Digital audio signal processing |
US7379877B2 (en) * | 2001-09-13 | 2008-05-27 | Nokia Corporation | Signal processing device and signal processing method |
US7742609B2 (en) * | 2002-04-08 | 2010-06-22 | Gibson Guitar Corp. | Live performance audio mixing system with simplified user interface |
DE60324149D1 (de) | 2002-07-31 | 2008-11-27 | Thomson Licensing | Paketverarbeitungsarchitektur |
US20040045009A1 (en) * | 2002-08-29 | 2004-03-04 | Bae Systems Information Electronic Systems Integration, Inc. | Observation tool for signal processing components |
US20040045007A1 (en) * | 2002-08-30 | 2004-03-04 | Bae Systems Information Electronic Systems Integration, Inc. | Object oriented component and framework architecture for signal processing |
US7441020B2 (en) * | 2003-06-27 | 2008-10-21 | Microsoft Corporation | Media plug-in registration and dynamic loading |
US7577940B2 (en) * | 2004-03-08 | 2009-08-18 | Microsoft Corporation | Managing topology changes in media applications |
US7609653B2 (en) * | 2004-03-08 | 2009-10-27 | Microsoft Corporation | Resolving partial media topologies |
JP4296421B2 (ja) * | 2004-06-09 | 2009-07-15 | ソニー株式会社 | 信号処理装置 |
JP4348546B2 (ja) * | 2005-01-20 | 2009-10-21 | ソニー株式会社 | 信号処理装置、信号処理プログラムおよび記録媒体 |
-
2005
- 2005-03-24 JP JP2005085348A patent/JP4622611B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-21 US US11/386,007 patent/US8555251B2/en not_active Expired - Fee Related
- 2006-03-22 KR KR1020060025978A patent/KR101260295B1/ko not_active IP Right Cessation
- 2006-03-23 CN CNB2006100741042A patent/CN100444111C/zh not_active Expired - Fee Related
- 2006-03-24 EP EP06251614A patent/EP1705569A3/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002073439A (ja) * | 2000-08-31 | 2002-03-12 | Sony Corp | 情報処理装置、情報処理方法及びプログラム格納媒体並びに情報処理システム |
JP2004348327A (ja) * | 2003-05-21 | 2004-12-09 | Oki Electric Ind Co Ltd | デジタル信号処理装置及びデジタル信号処理方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1705569A2 (en) | 2006-09-27 |
EP1705569A3 (en) | 2007-10-31 |
KR101260295B1 (ko) | 2013-05-03 |
KR20060103131A (ko) | 2006-09-28 |
US20060218525A1 (en) | 2006-09-28 |
JP2006268409A (ja) | 2006-10-05 |
CN1862490A (zh) | 2006-11-15 |
US8555251B2 (en) | 2013-10-08 |
CN100444111C (zh) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4622611B2 (ja) | 信号処理装置 | |
JP4296421B2 (ja) | 信号処理装置 | |
JP4348546B2 (ja) | 信号処理装置、信号処理プログラムおよび記録媒体 | |
US10235477B2 (en) | Prototyping an image processing algorithm and emulating or simulating execution on a hardware accelerator to estimate resource usage or performance | |
Lauwereins et al. | Geometric parallelism and cyclo-static data flow in GRAPE-II | |
CN115562629A (zh) | 一种rpa流程表示方法、***、装置及存储介质 | |
Wulf et al. | Toward a generic and concurrency-aware pipes & filters framework | |
US11256486B2 (en) | Method and computer program product for an UI software application | |
US8120610B1 (en) | Methods and apparatus for using aliases to display logic | |
TWI451280B (zh) | 改良週期結構之邏輯效能 | |
Van Tendeloo et al. | Unifying model-and screen sharing | |
Roberts et al. | Mobile Controls On-The-Fly: An Abstraction for Distributed NIMEs. | |
JP3675623B2 (ja) | プログラム開発支援装置及び方法並びにプログラム開発支援用ソフトウェアを記録した記録媒体 | |
JP3930255B2 (ja) | システム仕様情報処理装置、システム仕様情報処理方法及びプログラム | |
Krauweel et al. | Simpler coordination of JavaScript web workers | |
CN111124386A (zh) | 基于Unity的动画事件处理方法、装置、设备和存储介质 | |
Nair et al. | Interactive Exploration of Compact Sequence Diagrams-JIVE based approaches | |
US20090326908A1 (en) | Simulation support method, computer-readable storage medium storing simulation support program, and simulation support apparatus | |
Peachey et al. | FAUSTMapper: Facilitating Complex Mappings for Smart Musical Instruments. | |
Guan et al. | Self-modifiable color Petri nets for modeling user manipulation and network event handling | |
US8174540B1 (en) | Consistency checking of user-settable isolated parameters in a graphical model | |
KR20230092635A (ko) | 양방향 인터페이스 조합기를 지원하는 하드웨어 기술 언어 | |
JP2007122265A (ja) | アニメーション編集システム | |
JP2990084B2 (ja) | 演算装置合成方法 | |
Hoover et al. | InTml Concepts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070823 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090810 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |