JP4296421B2 - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP4296421B2 JP4296421B2 JP2004170692A JP2004170692A JP4296421B2 JP 4296421 B2 JP4296421 B2 JP 4296421B2 JP 2004170692 A JP2004170692 A JP 2004170692A JP 2004170692 A JP2004170692 A JP 2004170692A JP 4296421 B2 JP4296421 B2 JP 4296421B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- input
- plug
- instruction
- graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/34—Graphical or visual programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/445—Exploiting fine grain parallelism, i.e. parallelism at instruction level
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力される音声データ信号に対してソフトウエア処理により行なうコンピュータを備えると共に、前記信号処理単位要素の信号処理を前記コンピュータによるソフトウエア処理によりそれぞれ行なうための信号処理モジュールの複数個を格納する格納部を有する信号処理装置であって、
前記コンピュータを、
ユーザからの前記信号処理モジュールの生成指示または削除指示、および前記ユーザからの前記信号処理モジュールの入出力の接続の指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき前記格納部に格納されている前記複数の信号処理モジュールから、前記信号処理に用いる前記信号処理モジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理モジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する信号処理モジュール間接続手段、
前記選択された前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報格納管理手段、
前記回路構成情報格納管理手段で管理される前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態と予め設定されている所定の探索条件に基づいて初期経路探索とループ探索とを実行して、前記回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールのそれぞれによる前記音声データ信号の信号処理順序を決定する信号処理順序決定手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記信号処理順序決定手段で決定された信号処理順序で、前記信号処理モジュールのそれぞれを前記音声データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力される音声データ信号の信号処理を実行し、その信号処理結果の音声データ信号を出力する信号処理実行手段、
として機能させると共に、
前記信号処理順序決定手段においては、
前記初期経路探索により、回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールのそれぞれの信号処理順序を探索し、
前記ループ探索により、前記回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールからなる回路構成において、閉ループを構成する前記信号処理モジュールを探索し、
前記ループ探索により前記閉ループを構成する前記信号処理モジュールが検出され、かつ、前記初期経路探索での探索結果が、前記閉ループの先頭の前記信号処理モジュールの処理順位と最後尾の前記信号処理モジュールの処理順位との間の処理順位に前記閉ループを構成しない前記信号処理モジュールが含まれていることを示しているときには、当該閉ループを構成しない前記信号処理モジュールの処理順位を、前記閉ループの先頭の前記信号処理モジュールよりも前の処理順位となるように、前記初期経路探索により定めた前記信号処理順序を、変更する
信号処理装置を提供する。
複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力される音声データ信号に対してソフトウエア処理により行なうコンピュータを備えると共に、前記信号処理単位要素の信号処理を前記コンピュータによるソフトウエア処理によりそれぞれ行なうための信号処理モジュールの複数個を格納する格納部を有する信号処理装置であって、
前記コンピュータを、
ユーザからの前記信号処理モジュールの生成指示または削除指示、および前記ユーザからの前記信号処理モジュールの入出力の接続指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき前記格納部に格納されている前記複数の信号処理モジュールから、前記信号処理に用いる前記信号処理モジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理モジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する信号処理モジュール間接続手段、
前記選択された前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報格納管理手段、
前記回路構成情報格納管理手段で管理される前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態と予め設定されている所定の探索条件に基づいて、前記回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールのそれぞれによる前記音声データ信号の信号処理順序を決定する信号処理順序決定手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記信号処理順序決定手段で決定された信号処理順序で、前記信号処理モジュールのそれぞれを前記音声データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力される音声データ信号の信号処理を実行し、その信号処理結果の音声データ信号を出力する信号処理実行手段、
として機能させると共に、
前記信号処理実行手段で前記信号処理を実行中に、前記指示入力受付手段で受け付けられたユーザからの前記信号処理モジュールの生成指示または削除指示、および/または前記ユーザからの前記複数個の信号処理モジュールの入出力の前記仮想的な接続指示に基づく回路構成の変更要求があったときに、前記音声データ信号に同期した前記時刻情報に基づいて、前記信号処理順序決定手段は新たな信号処理順序を探索し、前記信号処理実行手段は、前記新たな信号処理順序で前記信号処理を実行する
信号処理装置を提供する。
この発明による信号処理装置の実施形態のSSPは、グラフ構造を有するミドルウエアであり、基本的には、一つのコンピュータに実現されるが、後で説明するように、ネットワークを通じて接続された複数台のコンピュータにおいて、実現することもできる。
図3に、内部に複数個のプラグインを包含するグラフの一例を示す。なお、実施形態の信号処理装置では、パーソナルコンピュータで構成することができ、ユーザの入出力を受け付けて、このパーソナルコンピュータの表示部に、ユーザ指示に応じて、グラフやプラグイン、それらの接続状態をグラフィック表示することできるようにされている。
図6は、プラグインの構成の一例を示す図である。前述もしたように、プラグインは、ソフトウエア信号処理モジュールであるので、この図6の構成の各部は、ハードウエアとして備えるのではなく、ソフトウエアの機能として備えるものである。
図7は、グラフの一例を示す構成図である。前述もしたように、グラフは、ソフトウエア処理モジュールであるので、この図7におけるグラフ700の構成の各部は、ハードウエアとして備えるのではなく、ソフトウエアの機能として備えるものである。
図1は、グラフが備える機能をブロック化して示したグラフの構成の機能ブロック図である。すなわち、グラフは、指示入力受付機能部1と、プラグイン生成削除機能部2と、プラグイン間結線処理機能部3と、回路構成情報格納管理機能部4と、経路探索機能部5と、信号処理順序管理機能部6と、信号処理実行機能部7と、信号処理関数格納部8とを備える。
次に、この発明の実施形態による信号処理回路の作成処理の流れを、図8の回路構成をグラフ内に作成する場合を例にとって説明する。以下の説明においては、グラフやプラグインを総称してオブジェクトと呼ぶ。オブジェクトとは、オブジェクト指向におけるインスタンスを指し、グラフやプラグインの実体そのものである。
プラグイン801:入力ポート数0、出力ポート数1
プラグイン802:入力ポート数1、出力ポート数0
子グラフ803:入力ポート数1、出力ポート数1
プラグイン804:入力ポート数1、出力ポート数1
プラグイン805:入力ポート数2、出力ポート数2
プラグイン806:入力ポート数1、出力ポート数1
なお、以下の説明において、入力ポートおよび出力ポートの後の数字は、ポート番号であり、0,1,2が用いられている。
次に、図8の回路の作成手順を、図9〜図12のフローチャートを参照しながら説明する。なお、図9〜図12は、説明の理解を容易にするため、ユーザの指示と、実施形態の信号処理装置における処理とを対応させて示したものである。図示は、省略したが、実施形態の信号処理装置は、表示画面に、ユーザの指示入力に応じた表示を行なってゆくものであり、ユーザは、その表示画面を見ながら操作入力をすることができるものである。
(1)入力ポートから入力データを受け取る。
(2)入力データに対して信号処理を施す。
(3)信号処理した入力データを出力ポートへ出力する。
次に、この実施形態において、グラフの処理機能とされている経路探索アルゴリズムについて説明する。
この初期経路探索アルゴリズムは、次のような「解決すべき命題」を設定し、後述のような「探索条件」の下で、行なうものである。
(a)入力の無いノードは無条件で通過することができる。
(b)遅延素子となるプラグインのノードは、無条件で通過することができる。
(c)通過したノードは出力が確定する。
(d)ノードAの入力に接続されている前段のノードBの出力が確定すると、ノードAの入力が確定する。
(e)ノードの全入力が確定するとそのノードを通過することができる。
上記の初期経路探索アルゴリズムの探索手順において、出力が確定した順にノードに番号を振って行くと、経路探索結果が求まる。この新たなノードの順序番号がノードインデックスである。図15のグラフの回路構成例の場合の探索結果を図16に示す。
次に、ループサーチアルゴリズムについて説明する。これは信号処理実行時におけるCPU負荷の改善を提供するアルゴリズムである。信号処理のリアルタイム性を確保するには、重要な技術である。
(1)ノードインデックスが1番から3番のノードは、ループ外であるので、パケット単位で処理する。
(2)ノードNo.2に、1024サンプルのデータを渡し処理を実行する。(関数コール1回)
(3)ノードNo.1に、1024サンプルのデータを渡し処理を実行する。(関数コール1回)
(4)下記操作(4−1)〜(4−3)を1024回繰り返す。(関数コール3×1024回)
(4−1)ノードNo.4に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(4−2)ノードNo.6に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(4−3)ノードNo.3に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(5)ノードNo.5に1024サンプルのデータを渡し処理を実行する。(関数コール1回)
したがって、以上の(1)〜(5)の信号処理によって、1024サンプル信号処理するために必要な関数コール回数の合計は、3076回となる。
前述もしたが、この実施形態の信号処理装置は、サンプル精度で演算することができる。また、サンプル精度でAV同期を取ることができる。従来のミドルウエアにおいては、複数のプラグインを多段接続すると接続数に比例した遅延が発生するため、全てのプラグインを同期して処理することは困難である。
この実施形態の信号処理装置では、前述したように、信号処理中であっても、ユーザからのグラフの変更指示に従い、グラフ構造を動的に変更することができる。そして、信号処理中であっても、再度、この実施形態の経路探索アルゴリズム(ノードスキャンアルゴリズム)を実行することで、回路構成の変更に対応できる。
前述したように、この実施形態の信号処理装置における信号処理においては、パラメータ属性を持たせることが可能である。ここで、パラメータとは、例えば乗算器の場合には、乗算係数に相当するものである。
以上説明した実施形態の信号処理装置は、通常は、1台のコンピュータにより実現され、信号処理は、当該1台のコンピュータ上で処理される。この処理を、ネットワークを介して接続される複数台のコンピュータに拡張することで、リアルタイムにCPU負荷の分散処理が行なえる。
・プラグインの追加・削除
・プラグイン間の結線状態
・プラグインの入出力ポートの追加・削除
・プラグインのパラメータ変更及びパラメータバインド
・信号処理時のパケットサイズ・サンプリング周波数など、信号処理に関連するパラメータ
である。
Claims (7)
- 複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力される音声データ信号に対してソフトウエア処理により行なうコンピュータを備えると共に、前記信号処理単位要素の信号処理を前記コンピュータによるソフトウエア処理によりそれぞれ行なうための信号処理モジュールの複数個を格納する格納部を有する信号処理装置であって、
前記コンピュータを、
ユーザからの前記信号処理モジュールの生成指示または削除指示、および前記ユーザからの前記信号処理モジュールの入出力の接続の指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき前記格納部に格納されている前記複数の信号処理モジュールから、前記信号処理に用いる前記信号処理モジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理モジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する信号処理モジュール間接続手段、
信号処理モジュール間接続手段で設定された、前記選択された前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報格納管理手段、
前記回路構成情報格納管理手段で管理される前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態と予め設定されている所定の探索条件に基づいて初期経路探索とループ探索とを実行して、前記回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールのそれぞれによる前記音声データ信号の信号処理順序を決定する信号処理順序決定手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記信号処理順序決定手段で決定された信号処理順序で、前記信号処理モジュールのそれぞれを前記音声データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力される音声データ信号の信号処理を実行し、その信号処理結果の音声データ信号を出力する信号処理実行手段、
として機能させると共に、
前記信号処理順序決定手段においては、
前記初期経路探索により、回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールのそれぞれの信号処理順序を探索し、
前記ループ探索により、前記回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールからなる回路構成において、閉ループを構成する前記信号処理モジュールを探索し、
前記ループ探索により前記閉ループを構成する前記信号処理モジュールが検出され、かつ、前記初期経路探索での探索結果が、前記閉ループの先頭の前記信号処理モジュールの処理順位と最後尾の前記信号処理モジュールの処理順位との間の処理順位に前記閉ループを構成しない前記信号処理モジュールが含まれていることを示しているときには、当該閉ループを構成しない前記信号処理モジュールの処理順位を、前記閉ループの先頭の前記信号処理モジュールよりも前の処理順位となるように、前記初期経路探索により定めた前記信号処理順序を、変更する
信号処理装置。 - 複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力される音声データ信号に対してソフトウエア処理により行なうコンピュータを備えると共に、前記信号処理単位要素の信号処理を前記コンピュータによるソフトウエア処理によりそれぞれ行なうための信号処理モジュールの複数個を格納する格納部を有する信号処理装置であって、
前記コンピュータを、
ユーザからの前記信号処理モジュールの生成指示または削除指示、および前記ユーザからの前記信号処理モジュールの入出力の接続指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき前記格納部に格納されている前記複数の信号処理モジュールから、前記信号処理に用いる前記信号処理モジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理モジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する信号処理モジュール間接続手段、
信号処理モジュール間接続手段で設定された、前記選択された前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報格納管理手段、
前記回路構成情報格納管理手段で管理される前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態と予め設定されている所定の探索条件に基づいて、前記回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールのそれぞれによる前記音声データ信号の信号処理順序を決定する信号処理順序決定手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記信号処理順序決定手段で決定された信号処理順序で、前記信号処理モジュールのそれぞれを前記音声データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力される音声データ信号の信号処理を実行し、その信号処理結果の音声データ信号を出力する信号処理実行手段、
として機能させると共に、
前記信号処理実行手段で前記信号処理を実行中に、前記指示入力受付手段で受け付けられたユーザからの前記信号処理モジュールの生成指示または削除指示、および/または前記ユーザからの前記複数個の信号処理モジュールの入出力の前記仮想的な接続指示に基づく回路構成の変更要求があったときに、前記音声データ信号に同期した前記時刻情報に基づいて、前記信号処理モジュール間接続手段は、前記信号処理モジュールの新たな選択、削除および前記信号処理モジュールの入出力の前記仮想的な接続状態の設定および前記回路構成情報格納管理手段への前記新たな複数の信号モジュール間の入出力の前記仮想的な接続状態を記憶する処理を行い、前記信号処理順序決定手段は新たな信号処理順序を探索し、前記信号処理実行手段は、前記新たな信号処理順序で前記信号処理を継続する
信号処理装置。 - 請求項1に記載の信号処理装置において、
前記信号処理実行手段で前記信号処理を実行中に、前記指示入力受付手段で受け付けられたユーザからの前記信号処理モジュールの生成指示または削除指示、および/または前記ユーザからの前記複数個の信号処理モジュールの入出力の接続指示に基づく前記複数の回路の構成変更要求があったときに、前記音声データ信号に同期した前記時刻情報に基づいて、前記信号処理順序決定手段は新たな信号処理順序を探索し、前記信号処理実行手段は、前記新たな信号処理順序で前記信号処理を実行する
信号処理装置。 - 請求項1または請求項3に記載の信号処理装置において、
前記閉ループを構成する前記信号処理モジュールでは、対象となる音声データ信号の1サンプル単位で信号処理し、
前記閉ループを構成しない前記信号処理モジュールでは、前記音声データ信号の複数サンプルからなるブロック単位で信号処理する
信号処理装置。 - 複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力される音声データ信号に対してソフトウエア処理により行なうコンピュータを備えると共に、前記信号処理単位要素の信号処理を前記コンピュータによるソフトウエア処理によりそれぞれ行なうための信号処理モジュールの複数個を格納する格納部を有する信号処理装置であって、
前記コンピュータを、
ユーザからの前記信号処理モジュールの生成指示または削除指示、および前記ユーザからの前記信号処理モジュールの入出力の接続の指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき前記格納部に格納されている前記複数の信号処理モジュールから、前記信号処理に用いる前記信号処理モジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理モジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する信号処理モジュール間接続手段、
信号処理モジュール間接続手段で設定された、前記選択された前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報格納管理手段、
前記回路構成情報格納管理手段で管理される前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態と予め設定されている所定の探索条件に基づいて初期経路探索とループ探索とを実行して、前記回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールのそれぞれによる前記音声データ信号の信号処理順序を決定する信号処理順序決定手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記信号処理順序決定手段で決定された信号処理順序で、前記信号処理モジュールのそれぞれを前記音声データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力される音声データ信号の信号処理を実行し、その信号処理結果の音声データ信号を出力する信号処理実行手段、
として機能させ、
前記信号処理モジュールのそれぞれは、
ユーザにより設定される信号処理用パラメータを保持する機能を備えるパラメータ保持手段を備え、
前記パラメータ保持手段からの前記信号処理用パラメータの読み出しは、処理対象の音声データ信号のデータサンプルに同期したタイミングで行う
信号処理装置。 - 複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力される音声データ信号に対してソフトウエア処理により行なうコンピュータを備えると共に、前記信号処理単位要素の信号処理を前記コンピュータによるソフトウエア処理によりそれぞれ行なうための信号処理モジュールの複数個を格納する格納部を有する信号処理装置であって、
前記コンピュータを、
ユーザからの前記信号処理モジュールの生成指示または削除指示、および前記ユーザからの前記信号処理モジュールの入出力の接続の指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき前記格納部に格納されている前記複数の信号処理モジュールから、前記信号処理に用いる前記信号処理モジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理モジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する信号処理モジュール間接続手段、
信号処理モジュール間接続手段で設定された、前記選択された前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報格納管理手段、
前記回路構成情報格納管理手段で管理される前記複数個の信号処理モジュールの入出力の前記仮想的な接続状態と予め設定されている所定の探索条件に基づいて初期経路探索とループ探索とを実行して、前記回路構成情報格納管理手段で管理されている前記複数個の信号処理モジュールのそれぞれによる前記音声データ信号の信号処理順序を決定する信号処理順序決定手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記信号処理順序決定手段で決定された信号処理順序で、前記信号処理モジュールのそれぞれを前記音声データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力される音声データ信号の信号処理を実行し、その信号処理結果の音声データ信号を出力する信号処理実行手段、
信号処理用パラメータを前記音声データ信号入力として前記信号処理モジュールに供給する手段、
として機能させ、
前記信号処理モジュールには、前記信号処理用パラメータは、処理対象の前記音声データ信号のデータサンプルに同期したタイミングで入力される
信号処理装置。 - 請求項1〜請求項6のいずれかに記載の信号処理装置において、
ネットワークを介して接続される、前記信号処理モジュールの格納部をそれぞれ有する複数のコンピュータを備え、
前記選択された複数の信号処理モジュールは、前記複数のコンピュータの前記格納部に格納されたものとして分散されて設けられる
信号処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170692A JP4296421B2 (ja) | 2004-06-09 | 2004-06-09 | 信号処理装置 |
US11/135,259 US7752189B2 (en) | 2004-06-09 | 2005-05-23 | Signal processing apparatus and method thereof |
KR1020050046374A KR101126255B1 (ko) | 2004-06-09 | 2005-05-31 | 신호처리장치 |
EP05253549A EP1605350A3 (en) | 2004-06-09 | 2005-06-09 | Signal processing apparatus and method thereof |
CNB2005100765907A CN100383732C (zh) | 2004-06-09 | 2005-06-09 | 信号处理装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170692A JP4296421B2 (ja) | 2004-06-09 | 2004-06-09 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005352618A JP2005352618A (ja) | 2005-12-22 |
JP4296421B2 true JP4296421B2 (ja) | 2009-07-15 |
Family
ID=34981373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004170692A Expired - Fee Related JP4296421B2 (ja) | 2004-06-09 | 2004-06-09 | 信号処理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7752189B2 (ja) |
EP (1) | EP1605350A3 (ja) |
JP (1) | JP4296421B2 (ja) |
KR (1) | KR101126255B1 (ja) |
CN (1) | CN100383732C (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4273973B2 (ja) * | 2004-01-15 | 2009-06-03 | ソニー株式会社 | 情報通信システム、送信装置及び送信方法、並びにコンピュータ・プログラム |
JP4348546B2 (ja) | 2005-01-20 | 2009-10-21 | ソニー株式会社 | 信号処理装置、信号処理プログラムおよび記録媒体 |
JP4622611B2 (ja) * | 2005-03-24 | 2011-02-02 | ソニー株式会社 | 信号処理装置 |
US7870562B1 (en) * | 2005-06-24 | 2011-01-11 | Apple Inc. | Media rendering hierarchy |
JP2008097498A (ja) * | 2006-10-16 | 2008-04-24 | Olympus Corp | プロセッシング・エレメント、コントロール・ユニット、及びこれらを備える処理システム、分散処理方法 |
US20080218470A1 (en) * | 2007-03-09 | 2008-09-11 | Citizen Electronics Co., Ltd. | Display apparatus |
TWI334569B (en) * | 2007-05-15 | 2010-12-11 | Ind Tech Res Inst | System and method of dual-screen interactive digital television |
JP2010033555A (ja) * | 2008-06-30 | 2010-02-12 | Olympus Corp | コントロール・ユニット、分散処理システム及び分散処理方法 |
US8161074B2 (en) * | 2009-09-15 | 2012-04-17 | Oracle International Corporation | Operationally complete hierarchical repository in a relational database |
CN102752533B (zh) * | 2011-11-15 | 2017-09-12 | 新奥特(北京)视频技术有限公司 | 一种基于图方式的特效节点的编辑方法 |
US20140282019A1 (en) * | 2013-03-14 | 2014-09-18 | thePlatform Media, Inc. | Systems And Methods For Generating Software Components |
US9413854B1 (en) * | 2013-07-15 | 2016-08-09 | Amazon Technologies, Inc. | Network-accessible signal processing service |
US9421382B2 (en) | 2013-12-13 | 2016-08-23 | Medtronic, Inc. | Method and apparatus for monitoring of patient medication compliance |
US10133827B2 (en) | 2015-05-12 | 2018-11-20 | Oracle International Corporation | Automatic generation of multi-source breadth-first search from high-level graph language |
US10614126B2 (en) | 2015-05-21 | 2020-04-07 | Oracle International Corporation | Textual query editor for graph databases that performs semantic analysis using extracted information |
US9575736B2 (en) * | 2015-07-22 | 2017-02-21 | Oracle International Corporation | Advanced interactive command-line front-end for graph analysis systems |
US10127025B2 (en) | 2015-07-22 | 2018-11-13 | Oracle International Corporation | Optimization techniques for high-level graph language compilers |
US10810257B2 (en) | 2015-08-27 | 2020-10-20 | Oracle International Corporation | Fast processing of path-finding queries in large graph databases |
US9971570B2 (en) | 2015-12-15 | 2018-05-15 | Oracle International Corporation | Automated generation of memory consumption aware code |
US10540398B2 (en) | 2017-04-24 | 2020-01-21 | Oracle International Corporation | Multi-source breadth-first search (MS-BFS) technique and graph processing system that applies it |
US10585945B2 (en) | 2017-08-01 | 2020-03-10 | Oracle International Corporation | Methods of graph-type specialization and optimization in graph algorithm DSL compilation |
EP3746884A4 (en) * | 2018-01-29 | 2021-11-03 | Rubikloud Technologies Inc. | PROCESS AND SYSTEM FOR GENERATING A FLEXIBLE PIPELINE ARCHITECTURE |
US10795672B2 (en) | 2018-10-31 | 2020-10-06 | Oracle International Corporation | Automatic generation of multi-source breadth-first search from high-level graph language for distributed graph processing systems |
US11327802B2 (en) * | 2019-07-31 | 2022-05-10 | Microsoft Technology Licensing, Llc | System and method for exporting logical object metadata |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4796179A (en) * | 1986-08-20 | 1989-01-03 | Integrated Systems, Inc. | Multirate real time control system code generator |
US5331111A (en) * | 1992-10-27 | 1994-07-19 | Korg, Inc. | Sound model generator and synthesizer with graphical programming engine |
US5999906A (en) * | 1997-09-24 | 1999-12-07 | Sony Corporation | Sample accurate audio state update |
US6370682B1 (en) | 1999-09-15 | 2002-04-09 | Siemens Atkiengesellschaft | System and method for developing reusable flexible and platform independent software using components |
US6829290B1 (en) * | 1999-09-28 | 2004-12-07 | Texas Instruments Incorporated | Wireless communications system with combining of multiple paths selected from correlation to the primary synchronization channel |
DE60140878D1 (de) | 2001-11-29 | 2010-02-04 | Sony Deutschland Gmbh | System und Verfahren zur Steuerung der Anpassung von adaptiven verteilten Multimedia-Anwendungen |
WO2004012405A2 (en) | 2002-07-31 | 2004-02-05 | Thomson Licensing S.A. | Packet processing architecture |
-
2004
- 2004-06-09 JP JP2004170692A patent/JP4296421B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-23 US US11/135,259 patent/US7752189B2/en not_active Expired - Fee Related
- 2005-05-31 KR KR1020050046374A patent/KR101126255B1/ko not_active IP Right Cessation
- 2005-06-09 CN CNB2005100765907A patent/CN100383732C/zh not_active Expired - Fee Related
- 2005-06-09 EP EP05253549A patent/EP1605350A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN100383732C (zh) | 2008-04-23 |
KR101126255B1 (ko) | 2012-06-12 |
KR20060046338A (ko) | 2006-05-17 |
EP1605350A3 (en) | 2007-05-16 |
US7752189B2 (en) | 2010-07-06 |
JP2005352618A (ja) | 2005-12-22 |
EP1605350A2 (en) | 2005-12-14 |
CN1707431A (zh) | 2005-12-14 |
US20050278451A1 (en) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4296421B2 (ja) | 信号処理装置 | |
JP4622611B2 (ja) | 信号処理装置 | |
JP6626823B2 (ja) | サブグラフから構成されるデータフローグラフ用のインターフェースの管理 | |
US11106437B2 (en) | Lookup table optimization for programming languages that target synchronous digital circuits | |
US10235477B2 (en) | Prototyping an image processing algorithm and emulating or simulating execution on a hardware accelerator to estimate resource usage or performance | |
JP4348546B2 (ja) | 信号処理装置、信号処理プログラムおよび記録媒体 | |
US10666744B2 (en) | Managing discovery and selection of service interface specifications | |
Lauwereins et al. | Geometric parallelism and cyclo-static data flow in GRAPE-II | |
EP4115301A1 (en) | Generation of optimized logic from a schema | |
CN115562629A (zh) | 一种rpa流程表示方法、***、装置及存储介质 | |
CN107391136B (zh) | 一种基于流式的编程***和方法 | |
Van Tendeloo et al. | Unifying model-and screen sharing | |
CN109815455A (zh) | 项目文件处理方法和装置 | |
JPH11134307A (ja) | プログラム開発支援装置及び方法並びにプログラム開発支援用ソフトウェアを記録した記録媒体 | |
CN111124386A (zh) | 基于Unity的动画事件处理方法、装置、设备和存储介质 | |
CN113010758A (zh) | 关联网络知识图谱可视化组件和方法 | |
US20020143511A1 (en) | Method and computer program product for system design support | |
US6304917B1 (en) | Negotiating optimum parameters in a system of interconnected components | |
Templemore-Finlayson et al. | A graphical representation and prototype editor for the formal description technique Estelle | |
US20050235276A1 (en) | Live set transmission in pipelining applications | |
US8635055B1 (en) | Composite signal configuration element for modeling environments | |
CN114911514A (zh) | 算法资源的配置方法、装置、电子设备及存储介质 | |
CN116166316A (zh) | 数据治理方法、装置、计算机设备及存储介质 | |
CN117909514A (zh) | 一种文旅产业场景下的知识图谱设计方法及装置 | |
CN117112147A (zh) | 数据管理方法、装置、电子设备和计算机可读介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090331 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |