JP4348546B2 - 信号処理装置、信号処理プログラムおよび記録媒体 - Google Patents
信号処理装置、信号処理プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP4348546B2 JP4348546B2 JP2005012256A JP2005012256A JP4348546B2 JP 4348546 B2 JP4348546 B2 JP 4348546B2 JP 2005012256 A JP2005012256 A JP 2005012256A JP 2005012256 A JP2005012256 A JP 2005012256A JP 4348546 B2 JP4348546 B2 JP 4348546B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- plug
- graph
- processing software
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 385
- 230000006870 function Effects 0.000 claims description 219
- 238000012217 deletion Methods 0.000 claims description 37
- 230000037430 deletion Effects 0.000 claims description 37
- 238000003860 storage Methods 0.000 claims description 26
- 238000003780 insertion Methods 0.000 claims description 20
- 230000037431 insertion Effects 0.000 claims description 20
- 239000000470 constituent Substances 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010845 search algorithm Methods 0.000 description 93
- 238000000034 method Methods 0.000 description 48
- 230000008569 process Effects 0.000 description 27
- 230000008859 change Effects 0.000 description 24
- 238000004364 calculation method Methods 0.000 description 19
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000000872 buffer Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005236 sound signal Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000012508 change request Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/20—Software design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力されるデータ信号に対してソフトウエア処理により行なうコンピュータを備えると共に、前記信号処理単位要素の信号処理を前記コンピュータによるソフトウエア処理によりそれぞれ行なうための信号処理ソフトウエアモジュールの複数個を格納する格納部を有する信号処理装置であって、
前記コンピュータを、
ユーザからの前記信号処理ソフトウエアモジュールの生成または削除指示、および前記ユーザからの前記信号処理ソフトウエアモジュールの入出力の接続指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき前記格納部に格納されている前記複数の信号処理ソフトウエアモジュールから、前記信号処理に用いる前記信号処理ソフトウエアモジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理ソフトウエアモジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する仮想接続手段、
前記仮想接続手段で設定された、前記選択された前記複数個の信号処理ソフトウエアモジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報記憶管理手段、
前記回路構成情報格納管理手段に記憶されている前記複数個の信号処理ソフトウエアモジュールのそれぞれの信号処理順序を決定するために信号処理経路を探索する経路探索手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記経路探索手段での経路探索に基づいて決定された信号処理順序で、前記信号処理ソフトウエアモジュールのそれぞれを前記データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力されるデータ信号の信号処理を実行し、その信号処理結果のデータ信号を出力する信号処理実行手段、
前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断するとき、前記フィードバックループに前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールを自動的に追加挿入するかどうかのプリセット設定入力を受け付けるプリセット手段、
として機能させると共に、
前記経路探索手段は、前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたかをチェックし、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断するとき、前記プリセット手段による前記プリセット設定入力を参照し、前記自動的に追加挿入すると設定されているときに、前記フィードバックループに前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールを追加挿入する
信号処理装置を提供することを特徴とする。
複数の信号処理単位要素からなる信号処理をソフトウエア処理により行なう信号処理装置であって、
前記信号処理単位要素をソフトウエア処理によりそれぞれ行なう信号処理ソフトウエアモジュールの複数個と、
ユーザからの前記信号処理ソフトウエアモジュールの生成または削除指示、および前記ユーザからの前記信号処理ソフトウエアモジュールの入出力の接続指示を受け付ける指示入力受付手段と、
前記指示入力受付手段で受け付けられた前記ユーザからの指示に応じて複数個の前記信号処理ソフトウエアモジュールの入出力の仮想的な接続状態を設定する信号処理ソフトウエアモジュール間接続手段と、
前記設定された前記複数個の信号処理ソフトウエアモジュールの入出力の仮想的な接続状態を記憶して管理する回路構成情報記憶管理部と、
前記回路構成情報記憶管理部に記憶されている前記複数個の信号処理ソフトウエアモジュールのそれぞれの信号処理順序を決定するために信号処理経路を探索する経路探索手段と、
前記経路探索手段での経路探索に基づいて決定された信号処理順序で、前記信号処理ソフトウエアモジュールのそれぞれを逐次的に実行させて前記信号処理を実行する信号処理実行手段と、
前記経路探索手段において、前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、遅延素子が含まれないフィードバックループが生成されたことが検出された場合に、前記フィードバックループに遅延素子を追加挿入する手段と、
を備えることを特徴とする信号処理装置を提供する。
この発明による信号処理装置の実施形態は、汎用信号処理ミドルウエアであり、以下、このミドルウエアをSSP(Software Signal Processor)と呼ぶ。なお、以下の実施形態の説明においては、信号処理として音声信号処理の場合を例にとる。
この発明による信号処理装置の実施形態のSSPは、グラフ構造を有するミドルウエアであり、基本的には、一つのコンピュータに実現されるが、後で説明するように、ネットワークを通じて接続された複数台のコンピュータにおいて、実現することもできる。
図3に、内部に複数個のプラグインを包含するグラフの一例を示す。なお、実施形態の信号処理装置では、パーソナルコンピュータで構成することができ、ユーザの入出力を受け付けて、このパーソナルコンピュータの表示部に、ユーザ指示に応じて、グラフやプラグイン、それらの接続状態をグラフィック表示することできるようにされている。
図6は、プラグインの構成の一例を示す図である。前述もしたように、プラグインは、信号処理ソフトウエアモジュールであるので、この図6の構成の各部は、ハードウエアとして備えるのではなく、ソフトウエアの機能として備えるものである。
図7は、グラフの一例を示す構成図である。前述もしたように、グラフは、信号処理ソフトウエアモジュールであるので、この図7におけるグラフ700の構成の各部は、ハードウエアとして備えるのではなく、ソフトウエアの機能として備えるものである。
図1は、信号処理装置の第1の実施形態において、グラフが備える機能をブロック化して示したグラフの構成の機能ブロック図である。すなわち、グラフは、指示入力受付機能部1と、プラグイン生成削除機能部2と、プラグイン間結線処理機能部3と、回路構成情報格納管理機能部4と、経路探索機能部5と、信号処理順序管理機能部6と、信号処理実行機能部7と、信号処理関数格納部8と、エラー警告機能部9とを備える。
次に、この発明の実施形態による信号処理回路の作成処理の流れを、図8の回路構成をグラフ内に作成する場合を例にとって説明する。以下の説明においては、グラフやプラグインを総称してオブジェクトと呼ぶ。オブジェクトとは、オブジェクト指向におけるインスタンスを指し、グラフやプラグインの実体そのものである。
プラグイン801:入力ポート数0、出力ポート数1
プラグイン802:入力ポート数1、出力ポート数0
子グラフ803:入力ポート数1、出力ポート数1
プラグイン804:入力ポート数1、出力ポート数1
プラグイン805:入力ポート数2、出力ポート数2
プラグイン806:入力ポート数1、出力ポート数1
なお、以下の説明において、入力ポートおよび出力ポートの後の数字は、ポート番号であり、0,1,2が用いられている。
次に、図8の回路の作成手順を、図9〜図12のフローチャートを参照しながら説明する。なお、図9〜図12は、説明の理解を容易にするため、ユーザの指示と、実施形態の信号処理装置における処理とを対応させて示したものである。図示は、省略したが、実施形態の信号処理装置は、表示画面に、ユーザの指示入力に応じた表示を行なってゆくものであり、ユーザは、その表示画面を見ながら操作入力をすることができるものである。
(1)入力ポートから入力データを受け取る。
(2)入力データに対して信号処理を施す。
(3)信号処理した入力データを出力ポートへ出力する。
次に、この実施形態において、グラフの処理機能とされている経路探索アルゴリズムについて説明する。
この初期経路探索アルゴリズムは、次のような「解決すべき命題」を設定し、後述のような「探索条件」の下で、行なうものである。
グラフ状に結線されたノードを順に辿ることを想定する。1回の巡回かつ下記条件の下で、全てのノードを一度に通過したい。それが可能となる巡回順序を求めよ。但し、巡回するノード間がグラフで直接結線されている必要は無く、ノードを飛び飛びに巡回しても構わない。
(a)入力の無いノードは無条件で通過することができる。
(b)遅延素子となるプラグインのノードは、無条件で通過することができる。
(c)通過したノードは出力が確定する。
(d)ノードAの入力に接続されている前段のノードBの出力が確定すると、ノードAの入力が確定する。
(e)ノードの全入力が確定するとそのノードを通過することができる。
上記の初期経路探索アルゴリズムの探索手順において、出力が確定した順にノードに番号を振って行くと、経路探索結果が求まる。この新たなノードの順序番号がノードインデックスである。図16のグラフの回路構成例の場合の探索結果を図17に示す。
次に、ループサーチアルゴリズムについて説明する。これは信号処理実行時におけるCPU負荷の改善を提供するアルゴリズムである。信号処理のリアルタイム性を確保するには、重要な技術である。
(1)ノードインデックスが1番から3番のノードは、ループ外であるので、パケット単位で処理する。
(2)ノードNo.2に、1024サンプルのデータを渡し処理を実行する。(関数コール1回)
(3)ノードNo.1に、1024サンプルのデータを渡し処理を実行する。(関数コール1回)
(4)下記操作(4−1)〜(4−3)を1024回繰り返す。(関数コール3×1024回)
(4−1)ノードNo.4に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(4−2)ノードNo.6に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(4−3)ノードNo.3に、1サンプルのデータを渡し処理を実行する。(関数コール1回)
(5)ノードNo.5に1024サンプルのデータを渡し処理を実行する。(関数コール1回)
したがって、以上の(1)〜(5)の信号処理によって、1024サンプル信号処理するために必要な関数コール回数の合計は、3076回となる。
この実施形態の信号処理装置では、前述したように、信号処理中であっても、ユーザからのグラフの変更指示に従い、グラフ構造を動的に変更することができる。そして、信号処理中であっても、再度、この実施形態の経路探索アルゴリズム(ノードスキャンアルゴリズム)を実行することで、回路構成の変更に対応できる。
以上説明した実施形態の信号処理装置は、通常は、1台のコンピュータにより実現され、信号処理は、当該1台のコンピュータ上で処理される。この処理を、ネットワークを介して接続される複数台のコンピュータに拡張することで、リアルタイムにCPU負荷の分散処理が行なえる。
第2の実施形態は、基本的な構成は、第1の実施形態と同様である。違いは、この第2の実施形態では、遅延を含まないフィードバックループが生成された場合に、第1の実施形態では、エラー警告をユーザに対して発したのに対して、第2の実施形態では、エラー警告は発せずに、あるいは、エラー警告を発した上に、自動的に必要な遅延素子を、フィードバックループに挿入追加するようにする点である。
・プラグインの追加・削除
・プラグイン間の結線状態
・プラグインの入出力ポートの追加・削除
・信号処理時のパケットサイズ・サンプリング周波数など、信号処理に関連するパラメータ
などである。
Claims (9)
- 複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力されるデータ信号に対してソフトウエア処理により行なうコンピュータを備えると共に、前記信号処理単位要素の信号処理を前記コンピュータによるソフトウエア処理によりそれぞれ行なうための信号処理ソフトウエアモジュールの複数個を格納する格納部を有する信号処理装置であって、
前記コンピュータを、
ユーザからの前記信号処理ソフトウエアモジュールの生成または削除指示、および前記ユーザからの前記信号処理ソフトウエアモジュールの入出力の接続指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき前記格納部に格納されている前記複数の信号処理ソフトウエアモジュールから、前記信号処理に用いる前記信号処理ソフトウエアモジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理ソフトウエアモジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する仮想接続手段、
前記仮想接続手段で設定された、前記選択された前記複数個の信号処理ソフトウエアモジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報記憶管理手段、
前記回路構成情報格納管理手段に記憶されている前記複数個の信号処理ソフトウエアモジュールのそれぞれの信号処理順序を決定するために信号処理経路を探索する経路探索手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記経路探索手段での経路探索に基づいて決定された信号処理順序で、前記信号処理ソフトウエアモジュールのそれぞれを前記データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力されるデータ信号の信号処理を実行し、その信号処理結果のデータ信号を出力する信号処理実行手段、
前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断するとき、前記フィードバックループに前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールを自動的に追加挿入するかどうかのプリセット設定入力を受け付けるプリセット手段、
として機能させると共に、
前記経路探索手段は、前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたかをチェックし、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断するとき、前記プリセット手段による前記プリセット設定入力を参照し、前記自動的に追加挿入すると設定されているときに、前記フィードバックループに前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールを追加挿入する
信号処理装置。 - 請求項1に記載の信号処理装置において、
前記経路探索手段が、前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断するとき、警告表示をする警告手段をさらに備える信号処理装置。 - 請求項1に記載の信号処理装置において、
前記コンピュータを、
前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールの遅延量として、予めプリセットされた遅延量を保持する保持手段、
としてさらに機能させると共に、
前記経路探索手段は、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断し、かつ、前記プリセット手段による前記プリセット設定入力を参照し、前記自動的に追加挿入すると設定されているときに、前記フィードバックループに、前記保持手段にプリセットされた遅延量の遅延が発生する前記信号処理ソフトウエアモジュールを追加挿入する
信号処理装置。 - 請求項1に記載の信号処理装置において、
前記コンピュータを、
前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールの挿入位置として、予めプリセットされた位置の情報を保持する保持手段、
としてさらに機能させると共に、
前記経路探索手段は、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断し、かつ、前記プリセット手段による前記プリセット設定入力を参照し、前記自動的に追加挿入すると設定されているときに、前記フィードバックループ中の前記保持手段にプリセットされた位置に前記データ信号の1サンプル以上の遅延を発生する前記信号処理ソフトウエアモジュールを追加挿入する
信号処理装置。 - 複数の信号処理単位要素からなる信号処理を、時刻情報に同期して順次に入力されるデータ信号に対して、コンピュータがソフトウエア処理により行なうための信号処理プログラムであって、
前記コンピュータを、
ユーザからの前記信号処理単位要素をソフトウエア処理によりそれぞれ行なう信号処理ソフトウエアモジュールの生成指示または削除指示、および前記複数個の信号処理ソフトウエアモジュールの入出力の接続指示、さらに信号処理開始指示を受け付ける指示入力受付手段、
前記指示入力受付手段で受け付けられた前記生成指示および前記削除指示に基づき、格納部に格納されている複数の前記信号処理ソフトウエアモジュールから、前記信号処理に用いる前記信号処理ソフトウエアモジュールを選択すると共に、前記入出力の接続の指示に応じて、前記選択された複数個の前記信号処理ソフトウエアモジュールの入出力における信号の授受を意味する仮想的な接続状態を設定する仮想接続手段、
前記仮想接続手段で設定された、前記選択された前記複数個の信号処理ソフトウエアモジュールの入出力の前記仮想的な接続状態を記憶して管理する回路構成情報記憶管理手段、
前記回路構成情報格納管理手段に記憶されている前記複数個の信号処理ソフトウエアモジュールのそれぞれの信号処理順序を決定するために信号処理経路を探索する経路探索手段、
前記指示入力受付手段で受け付けられた前記信号処理開始指示に基づき、前記経路探索手段での経路探索に基づいて決定された信号処理順序で、前記信号処理ソフトウエアモジュールのそれぞれを前記データ信号に同期した前記時刻情報に基づいて逐次的に実行させて前記入力されるデータ信号の信号処理を実行し、その信号処理結果のデータ信号を出力する信号処理実行手段、
前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断するとき、前記フィードバックループに前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールを自動的に追加挿入するかどうかのプリセット設定入力を受け付けるプリセット手段、
として機能させると共に、
前記経路探索手段は、前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたかをチェックし、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断するとき、前記プリセット手段による前記プリセット設定入力を参照し、前記自動的に追加挿入すると設定されているときに、前記フィードバックループに前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールを追加挿入する
信号処理プログラム。 - 請求項5に記載の信号処理プログラムにおいて、
前記コンピュータを、
前記経路探索手段が、前記複数個の信号処理ソフトウエアモジュールからなる構成回路中に、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断するとき、警告表示する警告手段としてさらに機能させる
信号処理プログラム。 - 請求項5に記載の信号処理プログラムにおいて、
前記コンピュータを、
前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールの遅延量として、予めプリセットされた遅延量を保持する保持手段、
として機能させると共に、
前記経路探索手段は、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断し、かつ、前記プリセット手段による前記プリセット設定入力を参照し、前記自動的に追加挿入すると設定されているときに、前記フィードバックループに、前記保持手段にプリセットされた遅延量の遅延が発生する前記信号処理ソフトウエアモジュールを追加挿入する
信号処理プログラム。 - 請求項5に記載の信号処理プログラムにおいて、
前記コンピュータを、
前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールの挿入位置として、予めプリセットされた位置の情報を保持する保持手段、
として機能させると共に、
前記経路探索手段は、前記データ信号の1サンプル以上の遅延が発生する前記信号処理ソフトウエアモジュールが含まれないフィードバックループが生成されたと判断し、かつ、前記プリセット手段による前記プリセット設定入力を参照し、前記自動的に追加挿入すると設定されているときに、前記フィードバックループ中の前記保持手段にプリセットされた位置に前記データ信号の1サンプル以上の遅延を発生する前記信号処理ソフトウエアモジュールを追加挿入する
信号処理プログラム。 - 請求項5〜8のいずれかの信号処理プログラムを記録したコンピュータ読取可能な記録媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005012256A JP4348546B2 (ja) | 2005-01-20 | 2005-01-20 | 信号処理装置、信号処理プログラムおよび記録媒体 |
KR1020060002602A KR101182262B1 (ko) | 2005-01-20 | 2006-01-10 | 신호처리장치, 신호처리방법 및 기록 매체 |
US11/336,284 US7954113B2 (en) | 2005-01-20 | 2006-01-20 | Signal processing apparatus, signal processing method, and recording medium |
CNB2006100059725A CN100385393C (zh) | 2005-01-20 | 2006-01-20 | 信号处理装置,信号处理方法及记录介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005012256A JP4348546B2 (ja) | 2005-01-20 | 2005-01-20 | 信号処理装置、信号処理プログラムおよび記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006201988A JP2006201988A (ja) | 2006-08-03 |
JP4348546B2 true JP4348546B2 (ja) | 2009-10-21 |
Family
ID=36816881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005012256A Expired - Fee Related JP4348546B2 (ja) | 2005-01-20 | 2005-01-20 | 信号処理装置、信号処理プログラムおよび記録媒体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7954113B2 (ja) |
JP (1) | JP4348546B2 (ja) |
KR (1) | KR101182262B1 (ja) |
CN (1) | CN100385393C (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4622611B2 (ja) * | 2005-03-24 | 2011-02-02 | ソニー株式会社 | 信号処理装置 |
US8799857B2 (en) | 2005-04-29 | 2014-08-05 | Microsoft Corporation | XML application framework |
US8132148B2 (en) * | 2005-04-29 | 2012-03-06 | Microsoft Corporation | XML application framework |
US8640147B2 (en) * | 2010-11-11 | 2014-01-28 | International Business Machines Corporation | Method and system for virtualizing connection end-points in distributed, component based applications at runtime |
US10397064B2 (en) * | 2016-04-20 | 2019-08-27 | Servicenow, Inc. | System and method for custom graph generation |
AT518909A2 (de) * | 2016-07-29 | 2018-02-15 | Avl List Gmbh | Signalflussbasiertes Computerprogramm mit Direct-Feedthrough-Schleifen |
US11327802B2 (en) * | 2019-07-31 | 2022-05-10 | Microsoft Technology Licensing, Llc | System and method for exporting logical object metadata |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5142625A (en) * | 1985-06-12 | 1992-08-25 | Minolta Camera Kabushiki Kaisha | One-chip microcomputer including a programmable logic array for interrupt control |
US4796179A (en) * | 1986-08-20 | 1989-01-03 | Integrated Systems, Inc. | Multirate real time control system code generator |
US5684980A (en) * | 1992-07-29 | 1997-11-04 | Virtual Computer Corporation | FPGA virtual computer for executing a sequence of program instructions by successively reconfiguring a group of FPGA in response to those instructions |
CA2153964A1 (en) * | 1993-09-13 | 1995-03-23 | Steven H. Milne | Object-oriented audio record/playback system |
GB9607528D0 (en) * | 1996-04-11 | 1996-06-12 | Int Computers Ltd | Integrated circuit processor |
US6937969B1 (en) * | 1999-06-10 | 2005-08-30 | Interuniversitair Microelektronica Centrum (Imec) | Method for determining signals in mixed signal systems |
JP4318013B2 (ja) | 2000-08-31 | 2009-08-19 | ソニー株式会社 | コンテンツ編集装置、コンテンツ編集方法及びプログラム格納媒体並びにコンテンツ編集システム |
JP2002291011A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 無線装置及び無線装置のハンドオーバ制御方法 |
US20040045009A1 (en) * | 2002-08-29 | 2004-03-04 | Bae Systems Information Electronic Systems Integration, Inc. | Observation tool for signal processing components |
US20040045007A1 (en) * | 2002-08-30 | 2004-03-04 | Bae Systems Information Electronic Systems Integration, Inc. | Object oriented component and framework architecture for signal processing |
JP2004222040A (ja) | 2003-01-16 | 2004-08-05 | Yamaha Corp | ディジタルフィルタ |
US7587710B2 (en) | 2003-02-14 | 2009-09-08 | Siemens Aktiengesellschaft | Method for determining the processing sequence of function blocks of an automated system and corresponding automated system |
JP4296421B2 (ja) | 2004-06-09 | 2009-07-15 | ソニー株式会社 | 信号処理装置 |
-
2005
- 2005-01-20 JP JP2005012256A patent/JP4348546B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-10 KR KR1020060002602A patent/KR101182262B1/ko not_active IP Right Cessation
- 2006-01-20 CN CNB2006100059725A patent/CN100385393C/zh not_active Expired - Fee Related
- 2006-01-20 US US11/336,284 patent/US7954113B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20060084791A (ko) | 2006-07-25 |
CN100385393C (zh) | 2008-04-30 |
US20060184597A1 (en) | 2006-08-17 |
US7954113B2 (en) | 2011-05-31 |
JP2006201988A (ja) | 2006-08-03 |
CN1808380A (zh) | 2006-07-26 |
KR101182262B1 (ko) | 2012-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4622611B2 (ja) | 信号処理装置 | |
JP4296421B2 (ja) | 信号処理装置 | |
JP4348546B2 (ja) | 信号処理装置、信号処理プログラムおよび記録媒体 | |
EP3367316A1 (en) | Collaborative design systems, apparatuses, and methods | |
US7734457B2 (en) | Method and system for generating dynamic comparison models | |
US11106437B2 (en) | Lookup table optimization for programming languages that target synchronous digital circuits | |
US8856766B2 (en) | Generating layouts for graphs of data flow applications | |
Gopsill et al. | Computer aided design user interaction as a sensor for monitoring engineers and the engineering design process | |
US6546430B2 (en) | Negotiating optimum parameters in a system of interconnected components | |
US8418119B2 (en) | Logical circuit netlist reduction and model simplification using simulation results containing symbolic values | |
CN109657139B (zh) | 网络事件传播的模拟方法、装置及设备 | |
CN114265846A (zh) | 一种数据操作方法、装置、电子设备和存储介质 | |
CN111124386A (zh) | 基于Unity的动画事件处理方法、装置、设备和存储介质 | |
GB2397905A (en) | Method for automatically generating and ordering test scripts | |
US20210200574A1 (en) | Visual conformance checking of processes | |
JP6802109B2 (ja) | ソフトウェア仕様分析装置、及びソフトウェア仕様分析方法 | |
US8694293B2 (en) | Simulation support method, computer-readable storage medium storing simulation support program, and simulation support apparatus | |
US8082527B1 (en) | Representing the behaviors of a packet processor | |
US8174540B1 (en) | Consistency checking of user-settable isolated parameters in a graphical model | |
WO2024037168A1 (zh) | 建立模型的方法、装置以及设备 | |
US20050235276A1 (en) | Live set transmission in pipelining applications | |
CN116166316A (zh) | 数据治理方法、装置、计算机设备及存储介质 | |
JP6164979B2 (ja) | 整合性検証装置、整合性検証方法及び整合性検証プログラム | |
JP2018088100A (ja) | 状態遷移編集装置および状態遷移編集プログラム | |
Proença et al. | REPORT SEN-R0802 MAY 2008 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090707 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |