JP4617524B2 - 電池保護装置 - Google Patents
電池保護装置 Download PDFInfo
- Publication number
- JP4617524B2 JP4617524B2 JP30909999A JP30909999A JP4617524B2 JP 4617524 B2 JP4617524 B2 JP 4617524B2 JP 30909999 A JP30909999 A JP 30909999A JP 30909999 A JP30909999 A JP 30909999A JP 4617524 B2 JP4617524 B2 JP 4617524B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- protection device
- battery
- die pad
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Description
【発明の属する技術分野】
本発明は、リチウムイオン電池等の二次電池を保護するための電池保護装置に関する。
【0002】
【従来の技術】
携帯電話装置等で使用される再充電可能な電池パックは、リチウムイオン電池を絶縁性のパッケージに内蔵したものである。この電池パックには、上記電池に対する過放電や過充電を防止するための充電保護装置が内蔵されている。この保護装置を構成する複数の回路部品、具体的には図4に示すように、充電用スイッチ手段としての電界効果型のトランジスタ(FET)21、放電用スイッチ手段としてのFET22、保護IC23が印刷配線パターンを有する回路基板24に別々のパッケージ品として実装される。なお、FETとしては、日本電気株式会社、三菱電機株式会社、又は株式会社日立製作所による製品等を使うことができる。また、保護ICとしては、本件出願人であるミツミ電機株式会社製の製品を使うことができる。
【0003】
また、現在、携帯機器等は小型化が進んでおり、電池パックの小型化も必要とされている。
【0004】
【発明が解決しようとする課題】
ところで、上記従来の充電保護装置では、充電用FET、放電用FET、保護ICを、上記回路基板上に別々のパッケージとして配設しているので、軽量化、小型化、配線の簡素化が困難であった。また、実装不良の低減も困難である。
【0005】
本発明は、上記実情に鑑みてなされたものであり、軽量化、小型化、配線の簡素化、実装不良の低減を可能とする電池保護装置の提供を目的とする。
【0006】
【課題を解決するための手段】
本発明に係る電池保護装置は、上記課題を解決するために、二次電池における過充電及び過放電を防止するための1パッケージ化された電池保護装置であって、前記二次電池に接続され、裏面にドレインを有する充電用FETと、前記二次電池に接続され、裏面にドレインを有する放電用FETと、前記二次電池の両端電圧に基づき前記充電用FETと前記放電用FETとを制御して前記二次電池の過充電及び過放電を防ぐ保護手段と、第一のダイパッドと第二のダイパッドを含むリードフレームとを備え、前記リードフレームの第一のダイパッドには、前記保護手段がマウントされ、前記リードフレームの第二のダイパッドには、前記充電用FETと前記放電用FETとがマウントされ、前記充電用FETの裏面のドレインと前記放電用FETの裏面のドレインとが接続されていることを特徴とする。
【0007】
ここで、上記充電用スイッチ手段及び放電用スイッチ手段をマウントするダイパッドと、上記保護手段をマウントするダイパッドとは電位が異なる。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。この実施の形態は、リチウムイオン電池における過充電及び過放電を防止するための電池保護装置であり、図1に示すように、充電制御用スイッチとしてのFET(充電用FET)1と、放電制御用スイッチとしてのFET(放電用FET)2と、保護IC3とを樹脂4にて封止し、1パッケージ化してなる。
【0009】
この電池保護装置の製造手順を説明する。リードフレーム5の枠6には搬送用の孔7が開けられている。また、リードフレーム5上には、充電量FET及び放電用FETと、保護IC用とに電位の異なるダイパッド8と、ダイパッド9が用意されている。二つのダイパッド8及び9の周囲にはリードフレーム5のインナーリード10が設けられている。また、インナーリード10と、このインナーリード10に続くアウターリード11との間には、タイバー部12が設けられている。
【0010】
一方のダイパッド9にマウントされた保護IC3、他方のダイパッド8にマウントされた充電用FET1及び放電用FET2は、それぞれの各電極とインナーリード10とを金Auなどからなるワイヤ13によりボンディング接続している。例えば、充電用FET1は、ゲートGとソースSをインナーリード10にボンディング接続している。FETのドレインDはチップの裏面全面であり、FET同士(1と2)はダイパッド部の銀Agペーストによりドレインを接続させている。ここで、放電用FET2のソース電極Sからリードフレーム10の一部に多数のワイヤ13がボンディングされているのは、例えば5A程度の大電流が流れたときに単数のワイヤ13の溶断を防ぐためである。ワイヤ1本は1A程度で溶断する。
【0011】
ワイヤ(Au)13でボンディング接続した後、保護IC3と、充電量FET1及び放電用FET2は、まとめて樹脂4により封止される。その後、フレーム枠6とタイバー部12とを切り取り、各アウターリード11を独立させて図2に示すような1パッケージ化された電池保護装置14が作成される。この1パッケージ化された電池保護装置14は、図3に示すように基板15上に配設される。基板15上には、図示しないコンデンサ、抵抗等も配設される。コンデンサ、抵抗等、その他の部品はユーザにより定数が異なることが多い為、1パッケージ化していない。
【0012】
以上、上記電池保護装置14は、充電用FET1、放電用FET2、保護IC3を、1パッケージ化して回路基板15に配設することができるので、軽量化、小型化、配線の簡素化が可能である。
【0013】
また、上記FET等の部品を一つにまとめてモジュール化したので、半田付け個所を減らすことができ、結果的に信頼性を向上でき、実装不良の低減を可能とする。
【0014】
【発明の効果】
本発明によれば、電池保護装置の軽量化、小型化、配線の簡素化、実装不良の低減を可能とする。
【図面の簡単な説明】
【図1】本発明の実施の形態となる電池保護装置の製造手順を説明するための図である。
【図2】上記電池保護装置の外観図である。
【図3】回路基板上に配置した上記電池保護装置を示す図である。
【図4】従来の電池保護装置における各部の配設を示す図である。
【符号の説明】
1 充電用FET
2 放電用FET
3 保護IC
4 封止樹脂
5 リードフレーム
Claims (2)
- 二次電池における過充電及び過放電を防止するための1パッケージ化された電池保護装置であって、
前記二次電池に接続され、裏面にドレインを有する充電用FETと、
前記二次電池に接続され、裏面にドレインを有する放電用FETと、
前記二次電池の両端電圧に基づき前記充電用FETと前記放電用FETとを制御して前記二次電池の過充電及び過放電を防ぐ保護手段と、
第一のダイパッドと第二のダイパッドを含むリードフレームとを備え、
前記リードフレームの第一のダイパッドには、前記保護手段がマウントされ、
前記リードフレームの第二のダイパッドには、前記充電用FETと前記放電用FETとがマウントされ、
前記充電用FETの裏面のドレインと前記放電用FETの裏面のドレインとが接続されていることを特徴とする電池保護装置。 - 前記充電用FETの裏面のドレインと、前記放電FETの裏面のドレインとは、前記第二のダイパッド部の銀ペーストで接続されていることを特徴とする請求項1記載の電池保護装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30909999A JP4617524B2 (ja) | 1999-10-29 | 1999-10-29 | 電池保護装置 |
JP2009233079A JP4775676B2 (ja) | 1999-10-29 | 2009-10-07 | 電池保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30909999A JP4617524B2 (ja) | 1999-10-29 | 1999-10-29 | 電池保護装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009233079A Division JP4775676B2 (ja) | 1999-10-29 | 2009-10-07 | 電池保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001135361A JP2001135361A (ja) | 2001-05-18 |
JP4617524B2 true JP4617524B2 (ja) | 2011-01-26 |
Family
ID=17988885
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30909999A Expired - Lifetime JP4617524B2 (ja) | 1999-10-29 | 1999-10-29 | 電池保護装置 |
JP2009233079A Expired - Fee Related JP4775676B2 (ja) | 1999-10-29 | 2009-10-07 | 電池保護装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009233079A Expired - Fee Related JP4775676B2 (ja) | 1999-10-29 | 2009-10-07 | 電池保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP4617524B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882235B2 (ja) * | 2005-01-27 | 2012-02-22 | ミツミ電機株式会社 | 電池保護用モジュール |
US7868432B2 (en) * | 2006-02-13 | 2011-01-11 | Fairchild Semiconductor Corporation | Multi-chip module for battery power control |
KR100943594B1 (ko) * | 2006-03-27 | 2010-02-24 | 삼성에스디아이 주식회사 | 보호 회로 모듈 및 이를 이용한 전지 팩 |
JP5165543B2 (ja) * | 2008-11-28 | 2013-03-21 | 株式会社日立超エル・エス・アイ・システムズ | 電池監視装置と電池監視用半導体装置 |
KR101093907B1 (ko) | 2009-11-26 | 2011-12-13 | 삼성에스디아이 주식회사 | 배터리 셀 보호용 반도체 장치, 이를 갖는 보호 회로 모듈 및 배터리 팩 |
KR101054888B1 (ko) * | 2009-12-21 | 2011-08-05 | 주식회사 아이티엠반도체 | 배터리 보호회로의 통합칩 배치구조 |
JP6795888B2 (ja) | 2016-01-06 | 2020-12-02 | 力智電子股▲フン▼有限公司uPI Semiconductor Corp. | 半導体装置及びそれを用いた携帯機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190936A (ja) * | 1995-01-12 | 1996-07-23 | Fuji Photo Film Co Ltd | 二次電池の充放電保護装置 |
JPH09117068A (ja) * | 1995-10-18 | 1997-05-02 | Nemic Lambda Kk | 充放電パワーモジュール |
JPH09182282A (ja) * | 1995-12-27 | 1997-07-11 | Hitachi Microcomput Syst Ltd | 二次電池保護回路 |
JPH11215716A (ja) * | 1998-01-20 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 電池管理装置,電池パック及び電子機器 |
-
1999
- 1999-10-29 JP JP30909999A patent/JP4617524B2/ja not_active Expired - Lifetime
-
2009
- 2009-10-07 JP JP2009233079A patent/JP4775676B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190936A (ja) * | 1995-01-12 | 1996-07-23 | Fuji Photo Film Co Ltd | 二次電池の充放電保護装置 |
JPH09117068A (ja) * | 1995-10-18 | 1997-05-02 | Nemic Lambda Kk | 充放電パワーモジュール |
JPH09182282A (ja) * | 1995-12-27 | 1997-07-11 | Hitachi Microcomput Syst Ltd | 二次電池保護回路 |
JPH11215716A (ja) * | 1998-01-20 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 電池管理装置,電池パック及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2001135361A (ja) | 2001-05-18 |
JP4775676B2 (ja) | 2011-09-21 |
JP2010011736A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4775676B2 (ja) | 電池保護装置 | |
JP3813775B2 (ja) | マルチチップモジュール | |
US7030501B2 (en) | Semiconductor device and switching element | |
TWI770043B (zh) | 電池保護裝置 | |
JPH041503B2 (ja) | ||
KR20010035579A (ko) | 반도체 전력 모듈 및 그 제조 방법 | |
JPH08306723A (ja) | 電子回路盤とその製造方法 | |
CN104753036A (zh) | 集成式电池保护芯片、电池保护电路复合体和电池 | |
CN106952880B (zh) | 半导体装置及使用其的便携式设备 | |
JP3993336B2 (ja) | 充電電池の保護回路モジュール | |
KR100441287B1 (ko) | 충전전지의 보호회로 모듈 및 그 제조방법 | |
JP2002368219A (ja) | 1チップデュアル型絶縁ゲート型半導体装置 | |
CN212113705U (zh) | 一种功率半导体模块 | |
JP2002368217A (ja) | 1チップデュアル型絶縁ゲート型半導体装置 | |
KR102423619B1 (ko) | 패키지 모듈 | |
JP2002141506A (ja) | 双方向スイッチの実装構造と双方向スイッチを備える保護回路 | |
JP4231736B2 (ja) | 半導体装置の製造方法 | |
JPH1140601A (ja) | 半導体装置の構造 | |
JPH04144269A (ja) | 混成集積回路装置 | |
JP5165543B2 (ja) | 電池監視装置と電池監視用半導体装置 | |
KR101595501B1 (ko) | 배터리 보호회로 모듈 패키지 및 배터리 팩 | |
JPH09172033A (ja) | 半導体装置およびその製造方法 | |
JP3692186B2 (ja) | 半導体装置 | |
JP2006186299A (ja) | 電子部品実装体、二次電池の保護回路モジュール及びそれを用いた電池パック | |
JP2006186298A (ja) | 電子部品実装体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4617524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |