JP4614481B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4614481B2 JP4614481B2 JP24318999A JP24318999A JP4614481B2 JP 4614481 B2 JP4614481 B2 JP 4614481B2 JP 24318999 A JP24318999 A JP 24318999A JP 24318999 A JP24318999 A JP 24318999A JP 4614481 B2 JP4614481 B2 JP 4614481B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bit line
- sense amplifier
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 230000015654 memory Effects 0.000 claims description 224
- 238000012360 testing method Methods 0.000 claims description 106
- 238000002955 isolation Methods 0.000 claims description 69
- 230000001133 acceleration Effects 0.000 claims description 58
- 230000005669 field effect Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 47
- 230000004913 activation Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000000470 constituent Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000003491 array Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路装置に関し、特に、ロジック回路とダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）が同一チップ上に混載される半導体集積回路装置に関する。
【０００２】
【従来の技術】
最近、高度な処理を高速で実行するために、メモリとロジック回路とが同一チップ上に集積化されたシステムＬＳＩまたはロジック混載メモリと呼ばれる半導体集積回路装置が実現されている。
【０００３】
図２６は、従来の半導体集積回路装置の全体の構成を概略的に示す図である。図２６において、半導体集積回路装置１は、所定の処理を実行するロジック回路２と、このロジック回路２が使用するデータを格納するＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）回路３を含む。
【０００４】
ＤＲＡＭ回路３は、それぞれが行列状に配列される複数のＤＲＡＭメモリセルを有するメモリセルアレイＭＡ０−ＭＡ３と、これらのメモリセルアレイＭＡ０−ＭＡ３の間の十字形状の中央領域に配置されるＤＲＡＭ周辺回路ＤＰＨを含む。ＤＲＡＭ周辺回路ＤＰＨは、このメモリセルアレイＭＡ０−ＭＡ３へのアクセス動作およびロジック回路２とＤＲＡＭ回路３との間のデータの転送を行なう回路ならびに内部電圧を発生する内部電圧発生回路を含む。
【０００５】
この半導体集積回路装置１において、ロジック回路２とＤＲＡＭ回路３の間のデータ転送は、半導体集積回路装置１が形成されるチップ上の内部配線を介して行なわれる。内部データバスは、ピン端子の制限を受けないため、内部データバス幅を大きくとることができ、一度に転送することのできるデータビットの数を多くすることができ、高速のデータ転送が実現される。
【０００６】
また、内部配線によりデータバスを構成し、またロジック回路２とＤＲＡＭ回路３との間の制御信号線も内部配線であり、プリント基板上の配線に比べて、その配線容量は小さく、高速でデータ／信号の転送を行なうことができ、また配線負荷容量が小さいため、小さな電流駆動力で内部配線を駆動することができ、消費電力を大幅に低減することができる。このようなＤＲＡＭ回路とロジック回路とが混載された半導体集積回路装置においては、ＤＲＡＭ回路の信頼性およびロジック回路の高速性の両方の要件を満足する必要がある。
【０００７】
図２７（Ａ）は、図２６に示すロジック回路２の構成要素であるＭＯＳトランジスタの概略断面構造を示す図である。図２７（Ａ）において、このロジック回路２の構成要素であるＭＯＳトランジスタ（以下、ロジックトランジスタＬＴＲと称す）は、半導体基板領域２ａ表面に形成される高濃度不純物領域２ｂおよび２ｃと、これらの不純物領域２ｂおよび２ｃの間のチャネル領域上にゲート絶縁膜２ｅを介して形成されるゲート電極層２ｄを含む。この絶縁膜ゲート絶縁膜２ｅは、膜厚Ｔｏｘｌを有する。ロジック回路２は、低消費電力で高速で動作することが要求される。したがって、このロジックトランジスタＬＴＲのゲート絶縁膜２ｅの膜厚Ｔｏｘｌは、十分薄くされ、このロジックトランジスタのしきい値電圧の絶対値Ｖｔｈは、十分小さくされる。しきい値電圧の絶対値を小さくすることにより、低電源電圧下においても、このロジックトランジスタＬＴＲを十分深いオン状態に設定し、大きな電流駆動力で内部ノード（信号線）の充放電を行なわせる。
【０００８】
図２７（Ｂ）は、ＤＲＡＭ回路３に含まれるＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）の概略断面構造を示す図である。この図２７（Ｂ）に示すＤＲＡＭ回路の構成要素であるＭＯＳトランジスタ（以下、ＤＲＡＭトランジスタＤＴＲと称す）は、半導体基板領域３ａ表面に間をおいて形成される高濃度不純物領域３ｂおよび３ｃと、これらの不純物領域３ｂおよび３ｃ間のチャネル領域上にゲート絶縁膜３ｅを介して形成されるゲート電極層３ｄを含む。このゲート絶縁膜３ｅは、膜厚Ｔｏｘｍを有する。
【０００９】
ＤＲＡＭトランジスタＤＴＲのゲート絶縁膜３ｅの膜厚Ｔｏｘｍは、ロジックトランジスタＬＴＲのゲート絶縁膜２ｅの膜厚Ｔｏｘｌよりも厚くされる。ＤＲＡＭ回路３においては、選択ワード線には、電源電圧よりも高い昇圧電圧Ｖｐｐが印加され、またシェアードセンスアンプ構成においてビット線とセンスアンプ回路とを選択的に接続するビット線分離ゲートには、しきい値電圧損失を低減するために、高電圧が同様印加される。これらの高電圧が印加されても、その信頼性が損なわれないようにするために、ＤＲＡＭトランジスタＤＴＲのゲート絶縁膜３ｅの膜厚Ｔｏｘｍが、ロジックトランジスタＬＴＲのそれよりも厚くされる。
【００１０】
従来、この種の半導体集積回路装置においては、これらのゲート絶縁膜の厚いＤＲＡＭトランジスタとゲート絶縁膜の薄いロジックトランジスタを同一チップ上で作り分けるデュアルオキサイド（Dual oxide）プロセスが用いられるようになってきている。このデュアルオキサイドプロセスにおいては、ＤＲＡＭトランジスタおよびロジックトランジスタのゲート絶縁膜を同一工程で形成した後、次いでＤＲＡＭトランジスタをレジストでマスクして、ロジックトランジスタのゲート絶縁膜を薄くする。この後再び、ＤＲＡＭトランジスタおよびロジックトランジスタのゲート絶縁膜を厚くする。ロジックトランジスタのエッチング時のダメージを小さくし、かつゲート絶縁膜の膜厚の制御性を高くするために、ロジックトランジスタのゲート絶縁膜を一旦エッチングにより薄くした後再びたとえばＣＶＤ法により厚くする。
【００１１】
ＤＲＡＭ回路においては、ＤＲＡＭ周辺回路ＤＰＨおよびメモリセルアレイＭＡ０−ＭＡ３に含まれるＭＯＳトランジスタは、すべてＤＲＡＭトランジスタで形成する。
【００１２】
ロジックトランジスタは、そのしきい値電圧の絶対値が小さいため、オフ状態時におけるリーク電流（オフリーク電流）が大きい。素子数の非常に多いＤＲＡＭ回路で使用するためには、スタンバイ時におけるＤＲＡＭ回路のリーク電流が無視できない大きさとなり、ロジックトランジスタをＤＲＡＭ回路で用いるのは困難であった。
【００１３】
また、ＤＲＡＭトランジスタは、そのゲート絶縁膜３ｅの膜厚Ｔｏｘｍを厚くしてしきい値電圧の絶対値を高く設定している。一方、後に説明するようなビット線上のメモリセルデータを検知および増幅しかつラッチするセンスアンプ回路は、高感度でかつ高速でセンス動作を行なうことが要求され、ＭＯＳトランジスタのしきい値電圧の絶対値を小さくすることが要求される。このような異なるしきい値電圧は、チャネル領域へのイオン注入によるしきい値電圧の調整などにより実現している。
【００１４】
【発明が解決しようとする課題】
メモリセルアレイＭＡ０−ＭＡ３に含まれるセンスアンプ回路のＭＯＳトランジスタなどのように、小さなしきい値電圧の絶対値が要求されるトランジスタを、上述のように、ＤＲＡＭトランジスタで構成すると、低しきい値電圧化のために、イオン注入によるしきい値電圧の調整などのために工程数およびマスク数が増加し、半導体集積回路装置のコストを高くするという問題が生じる。
【００１５】
また、ＤＲＡＭ周辺回路は、ＭＯＳトランジスタのしきい値電圧が比較的高く、ロジック回路に比べて高速動作できないという問題があった。
【００１６】
しかしながら、製造プロセスの簡略化のために、低しきい値電圧の（しきい値電圧の絶対値の小さい）ロジックトランジスタを、ＤＲＡＭ回路内の低しきい値電圧ＭＯＳトランジスタに対して用いた場合、以下の問題が生じる。
【００１７】
ＤＲＡＭ回路においては、不良ビットをスクリーニングするために加速試験が行なわれる。加速試験においては、印加電圧および動作温度を高くする。この加速試験において、メモリセルのビット線に高電圧を印加し、メモリセルキャパシタの電圧加速を行なう。センスアンプ回路は、ビット線に対して設けられており、このセンスアンプ回路にロジックトランジスタを用いた場合、ロジックトランジスタに加速電圧が印加される。ロジックトランジスタはゲート絶縁膜が薄いため、その耐圧が小さく、加速試験時にロジックトランジスタが破壊される可能性がある。このため、加速試験時十分な高電圧をビット線に印加して加速を行なうことができず、比較的低い加速電圧を印加する必要があり、電圧ストレスを十分印加するためにこの加速テストの時間が長くなるという問題が生じる。また、十分にスクリーニングを限られた時間内で行なうことができなくなるという問題が生じる。
【００１８】
また、ＤＲＡＭ回路においてロジックトランジスタを用いた場合、このロジックトランジスタは低しきい値電圧ＭＯＳトランジスタであり、オフリーク電流が大きく、ＤＲＡＭ回路のスタンバイ電流を十分小さくすることができなくなるという問題がある。
【００１９】
それゆえ、この発明の目的は、ＤＲＡＭ回路の信頼性および消費電流を増加させることなくかつ工程数を増加させることのなく高速動作する半導体集積回路装置を提供することである。
【００２０】
この発明の他の目的は、工程数を増加させることなく確実にＤＲＡＭ回路の加速テスト時、十分な高電圧をビット線に印加することのできる半導体集積回路装置を提供することである。
【００２１】
【課題を解決するための手段】
この発明に係る半導体集積回路装置は、要約すれば、ＤＲＡＭ回路内においても、ワード線ドライブ回路および内部電圧発生回路などの高電圧が印加されるＭＯＳトランジスタを除くＭＯＳトランジスタには、ロジックトランジスタを用いる。
【００２２】
すなわち、請求項１に係る半導体集積回路装置は、ＭＯＳトランジスタからなるロジックトランジスタを構成要素として含み、所定の処理を実行するロジック回路と、少なくともロジック回路が使用するデータを格納するためのメモリ回路を備える。このメモリ回路は、第１の電圧を受けて動作する第１の回路と、第１の電源電圧よりも高い電圧を受けて動作する第２の回路とを含む。第１の回路は、ロジックトランジスタと少なくともゲート絶縁膜の膜厚が同じ第１種の絶縁ゲート型電界効果トランジスタを構成要素として含み、第２の回路は、ロジックトランジスタよりもゲート絶縁膜の膜厚の厚い第２種の絶縁ゲート型電界効果トランジスタを構成要素として含む。
メモリ回路は、さらに、各々が行列状に配列される複数のメモリセルと、メモリセルの列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線対とを有する複数のメモリブロックを含む。これら複数のメモリブロックは行および列方向に配列される。
このメモリ回路が、さらに、列方向に隣接するメモリブロックに共有されるようにメモリブロックの列のビット線対に対応して配置される複数のセンスアンプ回路を含む。これらの複数のセンスアンプ回路の各々は第１種の絶縁ゲート型電界効果トランジスタで構成される。
この請求項１に係る半導体集積回路装置はさらに、ビット線対と対応のセンスアンプ回路との間に配置され、加速テストモード時ビット線対と対応のセンスアンプ回路とを分離するための複数のビット線分離ゲートとを備える。これらのビット線分離ゲートは、第２種の絶縁ゲート型電界効果トランジスタで構成される。
【００３４】
請求項２に係る半導体集積回路装置は、請求項１の装置がさらに、各ビット線対に対して設けられ、活性化時ビット線イコライズ電圧を対応のビット線対へ伝達するための複数のビット線イコライズ回路と、加速テストモード時、ビット線イコライズ回路を活性状態としかつビット線イコライズ電圧を高くするためのテスト制御回路をさらに備える。このビット線イコライズ回路は第２種の絶縁ゲート型電界効果トランジスタで構成される。
【００３５】
請求項３に係る半導体集積回路装置は、請求項１のメモリ回路が、さらに、センス電源線と、所定数のセンスアンプ回路ごとに設けられかつ第２種の絶縁ゲート型電界効果トランジスタで構成され、導通時センス電源線とセンス電源線とを接続するための複数のセンスドライブトランジスタを備える。
【００３８】
請求項４に係る半導体集積回路装置は、請求項１のセンスアンプ回路が、列方向に隣接するメモリブロック間の領域に配置される。センスアンプドライブトランジスタはセンスアンプ回路配置領域と行方向に隣接するメモリブロック間の領域との交差領域に配置される。
【００３９】
請求項５に係る半導体集積回路装置は、ＭＯＳトランジスタからなるロジックトランジスタを構成要素として含み、所定の処理を実行するロジック回路と、少なくともロジック回路が使用するデータを格納するためのメモリ回路を備える。このメモリ回路は、第１の電圧を受けて動作する第１の回路と、第１の電源電圧よりも高い電圧を受けて動作する第２の回路とを含む。第１の回路は、ロジックトランジスタと少なくともゲート絶縁膜の膜厚が同じ第１種の絶縁ゲート型電界効果トランジスタを構成要素として含み、第２の回路は、ロジックトランジスタよりもゲート絶縁膜の膜厚の厚い第２種の絶縁ゲート型電界効果トランジスタを構成要素として含む。
メモリ回路は、各々が行列状に配列される複数のメモリセルと、メモリセルの各列に対応して配列される複数のビット線対とを含みかつ行および列方向に整列して配置される複数のメモリブロックを含む。複数のメモリブロックは、互いに分離される複数の第１導電型の第１の基板領域に形成され、各第１の基板領域は、第２導電型の第２の基板領域に取囲まれるように形成される。第２の基板領域は列方向に隣接するメモリブロック間の領域において第１導電型の第３の基板領域により分離される。
【００４０】
この請求項５に係る半導体集積回路装置は、さらに、各メモリブロックの各列に対応して配置されかつ第１の基板領域内に形成され、導通時対応の列のビット線の所定電圧レベルにイコライズするためのイコライズ用絶縁ゲート型電界効果トランジスタと、各メモリブロックの各列に対応してイコライズ用絶縁ゲート型電界効果トランジスタの形成領域と第３の基板領域との間に第１の基板領域内に形成され、導通／非導通のいずれかの状態にせてされるビット線分離用絶縁ゲート型電界効果トランジスタと、列方向に隣接するメモリブロックの列に対応して設けられ、活性化時対応の列のビット線電位を差動増幅するための複数のセンスアンプ回路を備える。このセンスアンプ回路の各々は、第３の基板領域を列方向に沿って第１および第２の分割領域に分割するように行方向に延在して配置される第２導電型の第４の基板領域内に形成される第１のセンスアンプ用絶縁ゲート型電界効果トランジスタと、第１の分割領域に形成される第２のセンスアンプ絶縁ゲート型電界効果トランジスタとを含む。
【００４１】
この請求項５に係る半導体集積回路装置は、第２の分割領域にセンスアンプ回路に対応して配置されかつ列選択信号に応答して対応のセンスアンプ回路を内部データ線に接続するための列選択ゲート用絶縁ゲート型電界効果トランジスタをさらに含む。この列選択ゲート用絶縁ゲート型電界効果トランジスタならびに第１および第２のセンスアンプトランジスタは、ロジックトランジスタとゲート絶縁膜の膜厚が同じであり、またビット線イコライズ用絶縁ゲート型電界効果トランジスタおよびビット線分離絶縁ゲート型電界効果トランジスタは、ロジックトランジスタよりもゲート絶縁膜の膜厚が厚い。
【００４２】
請求項６に係る半導体集積回路装置は、請求項５の装置がさらに、加速テストモード時、ビット線イコライズ用絶縁ゲート型電界効果トランジスタを導通状態としかつビット線イコライズ電圧を高くするためのテスト制御回路をさらに備える。このビット線イコライズ用絶縁ゲート型電界効果トランジスタは第２種の絶縁ゲート型電界効果トランジスタで構成される。
【００４３】
請求項７に係る半導体集積回路装置は、請求項５のメモリ回路がさらに、行方向に隣接するメモリブロック間の領域とセンスアンプ回路配置領域との交差領域において、第３の基板領域に形成され、導通時対応のセンスアンプ回路へ第１の電源供給電圧を伝達する第１のセンスアンプドライブ用絶縁ゲート型電界効果トランジスタと、第１の分割領域に形成され、導通時対応のセンスアンプ回路へ第２の電源供給電圧を伝達する第２のセンスアンプドライブ用絶縁ゲート型電界効果トランジスタを備える。第１および第２のセンスアンプドライブ用絶縁ゲート型電界効果トランジスタは、第２種の絶縁ゲート型電界効果トランジスタである。
【００４４】
ＤＲＡＭ回路内において、高電圧が印加されるトランジスタ以外はロジックトランジスタで構成される。したがって、ＤＲＡＭ回路内において、高電圧が印加されるＭＯＳトランジスタはＤＲＡＭトランジスタで構成され、高電圧が印加されても、その耐圧は十分に保証されており、信頼性が保証される。また、ロジックトランジスタをＤＲＡＭ回路内で使用することにより、高速動作性が保証される。
【００４５】
センスアンプ回路をロジックトランジスタで構成することにより、センスアンプ回路をロジック回路形成時同時に形成することができ、マスク数および工程数の増加を抑制することができる。
【００４６】
またビット線分離トランジスタをセンスアンプ回路とビット線イコライズ回路との間に設けることにより、加速試験時、センスアンプとビット線とを分離して、イコライズ回路からビット線へ高電圧を印加することができ、センスアンプ回路のロジックトランジスタに悪影響を及ぼすことなくビット線に十分高い加速電圧を印加することができる。
【００４７】
また、センスアンプドライブのバックゲートバイアスを深くすることにより、オフリーク電流を防止することができる。
【００４８】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１に従う半導体集積回路装置の全体の構成を概略的に示す図である。図１において、この半導体集積回路装置１は、ロジックトランジスタＬＴＲを構成要素とするロジック回路２と、周辺回路がロジック回路２のロジックトランジスタと同一製造工程で形成されるロジックトランジスタＬＴＲを構成要素として含むＤＲＡＭ回路３を含む。
【００４９】
このＤＲＡＭ回路３は、ＤＲＡＭ回路３の配置領域の４分割領域に配置され、各々が行列状に配列される複数のメモリセルを有するメモリセルアレイＭＡ０−ＭＡ３と、メモリセルアレイＭＡ０−ＭＡ３それぞれに対応して配置され、対応のメモリセルアレイのアドレス指定された行（ワード線）を選択状態へ駆動するためのロウデコーダ４ａ−４ｄと、メモリセルアレイＭＡ０−ＭＡ３それぞれに対応して設けられ、アドレス指定された列を選択するための列選択信号を生成するコラムデコーダ５ａ−５ｄと、コラムデコーダ５ａ−５ｄそれぞれに対応して設けられ、対応のコラムデコーダ５ａ−５ｄにより選択された列とデータの授受を行なうプリアンプ／ライトドライバ６ａ−６ｄと、ＤＲＡＭ回路３の中央部に配置され、これらのメモリセルアレイＭＡ０−ＭＡ３へのアクセス動作を制御する制御回路８を含む。
【００５０】
制御回路８は、ロジック回路２から与えられる制御信号（コマンド）に従ってＤＲＡＭ回路３の内部動作を制御するための制御信号を生成する。
【００５１】
ＤＲＡＭ回路３は、さらに、ロウデコーダ４ａおよび４ｃの間の領域に配置される電源系回路７ａと、ロウデコーダ４ｂおよび４ｄの間の領域に配置される電源系回路７ｃと、プリアンプ／ライトドライバ６ａおよび６ｂの間の領域に配置される電源系回路７ｂと、プリアンプ／ライトドライバ６ｃおよび６ｄの間の領域に配置される電源系回路７ｄを含む。電源系回路７ａ−７ｄは、外部から与えられる電源電圧を降圧してアレイ電源電圧を生成する降圧回路、選択ワード線上に伝達される高電圧Ｖｐｐを生成する昇圧回路、基板バイアスなどに使用される負電圧ＶＢＢを発生する負電圧発生回路、ビット線プリチャージ／イコライズ電圧ＶＢＬを生成するビット線プリチャージ電圧発生回路、およびメモリセルキャパシタのセルプレートに与えられるセルプレート電圧ＶＣＰを生成するセルプレート電圧発生回路を含む。
【００５２】
このＤＲＡＭ周辺回路において、コラムデコーダ５ａ−５ｄ、プリアンプ／ライトドライバ６ａ−６ｄおよび制御回路８が、構成要素として、ロジックトランジスタＬＴＲを含む。ロジックトランジスタは、前述のごとく、ゲート絶縁膜の膜厚が薄く、しきい値電圧の絶対値が小さい。したがって、これらの制御回路８、コラムデコーダ５ａ−５ｄ、プリアンプ／ライトドライバ６ａ−６ｄに構成要素としてロジックトランジスタを利用することにより、これらの回路部分を、低電源電圧下で高速動作させることができる。コラムデコーダ５ａ−５ｄおよびプリアンプ／ライトドライバ６ａ−６ｄは列選択動作時に動作する列系回路であり、その数は、行選択に関連するメモリセルアレイ内に設けられる回路およびロウデコーダに含まれる単位デコード回路の数に比べて少ない。したがって、これらのコラムデコーダ５ａ−５ｄ、プリアンプ／ライトドライバ６ａ−６ｄおよび制御回路８にロジックトランジスタＬＴＲを利用しても、その数が少ないため、オフリーク電流は小さく、スタンバイ状態時における消費電流の増大は特に問題は生じない。
【００５３】
メモリセルアレイＭＡ０−ＭＡ３およびロウデコーダ４ａ−４ｄには、ゲート絶縁膜の厚いＤＲＡＭトランジスタを利用する。これにより、選択ワード線上に昇圧電圧ＶＰＰが印加されても、確実にその耐圧特性を保証することができる。
【００５４】
電源系回路７ａ−７ｄにおいては、外部電源電圧を受ける場合、比較的高電圧が印加される。また、電源系回路７ａ−７ｄは、正確な電圧レベルの内部電圧を安定に生成する必要があり、これらの電源系回路は、実質的に、アナログ動作（カレントミラー動作およびソースフォロアモード動作等）を行なっており、オフリーク電流の影響を抑制して正確な内部電圧発生動作を保証するために、しきい値電圧の絶対値の大きなＤＲＡＭトランジスタを使用する。これにより、安定に所望の電圧レベルの内部電圧を生成することができる。
【００５５】
ロジック回路２およびＤＲＡＭ周辺回路の列系回路および制御回路８には、同一製造工程で形成されるロジックトランジスタを構成要素として利用する。同一工程で形成されるＭＯＳトランジスタは、そのゲート絶縁膜の膜厚、膜の材料、およびゲート電極層の膜厚および材料、チャネル領域の不純物濃度プロフィール、およびしきい値電圧が同じとなる。
【００５６】
以上のように、この発明の実施の形態１に従えば、ＤＲＡＭ回路の列系回路および制御回路を、ロジック回路のＭＯＳトランジスタと同一製造工程で形成されるロジックトランジスタで構成しており、スタンバイ状態時におけるリーク電流を増大させることなく低電源電圧下でも高速動作するＤＲＡＭ回路を実現することができる。すなわち、オフリーク電流量が問題とならず、かつ高電圧が印加されない回路を、ロジック回路と同一製造工程で形成されるＭＯＳトランジスタを使用しているため、スタンバイ電流を許容値以下に維持して高速動作するＤＲＡＭ回路を得ることができ、応じて高速動作する半導体集積回路装置を実現することができる。
【００５７】
［実施の形態２］
図２は、この発明の実施の形態２に従う半導体集積回路装置の全体の構成を概略的に示す図である。この図２に示す半導体集積回路装置１においては、メモリセルアレイＭＡ０−ＭＡ３の各々が、行方向に延在するセンスアンプ帯ＳＡＢにより複数のメモリブロックＭＢに分割される。センスアンプ帯ＳＡＢは、メモリブロックの各列に対応して設けられるセンスアンプ回路を含む。このセンスアンプ回路を、ロジック回路２に含まれるロジックトランジスタＬＴＲと同一工程で作製されるＭＯＳトランジスタで構成する。
【００５８】
コラムデコーダ５ａ−５ｄは、それぞれ対応のメモリセルアレイＭＡ０−ＭＡ３に含まれるメモリブロックＭＢに共通に設けられる。ＤＲＡＭ回路３においては、メモリセルアレイＭＡ０−ＭＡ３において、選択時たとえば１２８ビットのメモリセルが同時に選択される。したがって、コラムデコーダ５ａ−５ｄそれぞれに含まれる単位デコード回路の数は、ロウデコーダ４ａに含まれる単位ロウデコード回路の数よりも十分少ない。先の実施の形態１と同様、この列系回路であるコラムデコーダ５ａ−５ｄおよびプリアンプ／ライトドライバ６ａ−６ｄを、ロジック回路２の構成要素であるロジックトランジスタと同じロジックトランジスタで構成することにより、オフリーク電流の増加を抑制しつつ高速動作が実現される。また制御回路８は、実施の形態１と同様、ロジックトランジスタで構成され、ロジック回路２からの制御信号およびアドレス信号に従って高速で動作する。
【００５９】
ロウデコーダ４ａ−４ｄおよび電源系回路７ａ−７ｄがＤＲＡＭトランジスタで構成されるのは、実施の形態１と同様である。
【００６０】
センスアンプ帯ＳＡＢに含まれるセンスアンプ回路を、ロジックトランジスタで形成することにより、このセンスアンプ回路の構成要素であるＭＯＳトランジスタのしきい値調整のためのイオン注入工程が不要となり、マスク数および工程数を低減することができる。メモリブロックＭＢに含まれるメモリセルは、ＤＲＡＭトランジスタで構成される。
【００６１】
図３は、この発明の実施の形態２における１つのセンスアンプ回路に関連する部分の構成を示す図である。図３において、センスアンプ帯ＳＡＢは、メモリブロックＭＢＬおよびＭＢＲにより共有される。センスアンプ帯ＳＡＢにおいては、センスアンプ回路１３と、列選択信号Ｙに従ってセンスアンプ回路１３を図示しない内部データ線ＩＯおよび／ＩＯに接続する列選択ゲート１４が設けられる。
【００６２】
センスアンプ回路ＳＡに対応して、メモリブロックＭＢＬにおいてはビット線ＢＬＬおよびＺＢＬＬが配設され、またメモリブロックＭＢＲにおいては、ビット線ＢＬＲおよびＺＢＬＲが配置される。これらのビット線ＢＬＬおよびＺＢＬＬとビット線ＢＬＲおよびＺＢＬＲと図示しないワード線ＷＬ（サブワード線）の交差部に対応してメモリセルＭＣが配置される。図３におていは、メモリブロックＭＢＲにおいて、ワード線ＷＬと補のビット線ＺＢＬＲの交差部に対応して配置されるメモリセルＭＣを代表的に示す。このメモリセルＭＣは、セルプレート電極にセルプレート電圧ＶＣＰを受けて情報を記憶するメモリセルキャパシタＣｍと、ワード線ＷＬ上の電圧に応答して導通しメモリセルキャパシタＣｍをビット線ＺＢＬＲに接続するメモリトランジスタＭＴを含む。このメモリトランジスタＭＴには、ワード線ＷＬ上には選択時、昇圧電圧ＶＰＰが印加されるため、ゲート絶縁膜の厚いＤＲＡＭトランジスタが用いられる。
【００６３】
ビット線ＢＬＬおよびＺＢＬＬに対しては、ビット線イコライズ指示信号ＢＬＥＱＬの活性化時導通し、ビット線イコライズ電圧ＶＢＬをビット線ＢＬＬおよびＺＢＬＬに伝達するビット線イコライズ回路１１ｌと、ビット線イコライズ指示信号ＢＬＩＬに従ってビット線ＢＬＬおよびＺＢＬＬをセンスアンプ回路１３に接続するビット線分離ゲート１２ｌが設けられる。
【００６４】
ビット線ＢＬＲおよび／ＢＬＲに対して、同様ビット線イコライズ指示信号ＢＬＥＱＲの活性化時導通しビット線プリチャージ電圧ＶＢＬをビット線ＢＬＲおよびＺＢＬＲに伝達するビット線イコライズ回路１１ｒと、ビット線分離指示信号ＢＬＲに従ってビット線ＢＬＲおよびＺＢＬＲをセンスアンプ回路１３に接続するビット線分離ゲート１２ｒが設けられる。
【００６５】
ビット線イコライズ回路１１ｌは、ビット線イコライズ指示信号ＢＬＥＱＬに応答して導通しビット線ＢＬＬおよびＺＢＬＬをイコライズするイコライズ用ＮチャネルＭＯＳトランジスタＮＴ３と、ビット線イコライズ指示信号ＢＬＥＱＬに応答してビット線プリチャージ電圧ＶＢＬをビット線ＢＬＬおよびＺＢＬＬに伝達するビット線プリチャージ用ＮチャネルＭＯＳトランジスタＮＴ１およびＮＴ２を含む。
【００６６】
ビット線分離ゲート１２ｌは、ビット線分離指示信号ＢＬＩＬがＨレベルのとき導通し、ビット線ＢＬＬおよびＺＢＬＬをそれぞれセンスノードＳａおよびＳｂに接続するＮチャネルＭＯＳトランジスタＮＴ７およびＮＴ８を含む。
【００６７】
ビット線イコライズ回路１１ｒは、ビット線イコライズ指示信号ＢＬＥＱＲに応答して導通しビット線ＢＬＲおよびＺＢＬＲにプリチャージ電圧ＶＢＬを伝達するプリチャージ用ＮチャネルＭＯＳトランジスタＮＴ４およびＮＴ５と、ビット線イコライズ指示信号ＢＬＥＱＲに応答して導通し、ビット線ＢＬＲおよびＺＢＬＲを接続するイコライズ用ＮチャネルＭＯＳトランジスタＮＴ６を含む。
【００６８】
ビット線分離ゲート１２ｒは、ビット線分離指示信号ＢＬＩＲがＨレベルのとき導通しビット線ＢＬＲおよびＺＢＬＲをそれぞれセンスのとＳａおよびＳｂに接続するＮチャネルＭＯＳトランジスタＮＴ９およびＮＴ１０を含む。
【００６９】
ビット線イコライズ回路１１ｌおよび１１ｒを、それぞれ、ビット線ＢＬＬおよびＺＢＬＬの対およびビット線ＢＬＲおよびＺＢＬＲの対に設けることにより、これらのビット線ＢＬＬ，ＺＢＬＬ，ＢＬＲおよびＺＢＬＲのプリチャージ／イコライズを高速に行なうことができ、いわゆるＲＡＳプリチャージ時間ｔＲＰを短くすることができ、サイクル時間を短縮することができる。
【００７０】
ビット線イコライズ指示信号ＢＬＥＱＬおよびＢＬＥＱＲは、プリチャージ電圧ＶＢＬを高速でビット線ＢＬＬ，ＢＬＲ、ＺＢＬＬ，ＺＢＬＲに伝達するため、アレイ電源電圧Ｖｃｃｓよりも高い電圧レベルに設定される。したがって、これらのビット線イコライズ回路１１ｌ，１１ｒに含まれるＭＯＳトランジスタＮＴ１−ＮＴ６は、ＤＲＡＭトランジスタで構成される。またこれらのＭＯＳトランジスタＮＴ１−ＮＴ６のしきい値電圧を安定化させるため、これらのバックゲートへは、負電圧ＶＢＢが印加される。バックゲートバイアス電圧ＶＢＢは、またメモリセルトランジスタＭＴのバックゲートへも与えられる。
【００７１】
ビット線分離ゲート１２ｌおよび１２ｒは、センスアンプ回路１３に対し読出電圧を高速で伝達し、またセンスアンプ回路１３により増幅されたデータをメモリセルに再書込するため、昇圧電圧ＶＰＰレベルのビット線分離信号ＢＬＩＬまたはＢＬＩＲを受ける。したがって、これらのビット線分離ゲート１２ｌおよび１２ｒのＭＯＳトランジスタはＮＴ７−ＮＴ１０は、ＤＲＡＭトランジスタで構成される。これらのＭＯＳトランジスタＮＴ７−ＮＴ１０のバックゲートへは、また負のバイアス電圧ＶＢＢが印加される。
【００７２】
センスアンプ回路１３は、交差結合されたＰチャネルＭＯＳトランジスタＰＱ１およびＰＱ２と、交差結合されたＮチャネルＭＯＳトランジスタＮＱ１およびＮＱ２を含む。ＭＯＳトランジスタＰＱ１およびＮＱ１が、センスノードＳｂを入力ノードとし、センスノードＳａを出力ノードとするＣＭＯＳインバータを構成し、ＭＯＳトランジスタＰＱ２およびＮＱ２が、センスノードＳａを入力ノードとし、センスノードＳｂを出力ノードとするＣＭＯＳインバータを構成する。
【００７３】
センスアンプ回路１３のＭＯＳトランジスタＰＱ１，ＮＱ１，ＰＱ２，ＮＱ２は、センス感度およびセンス速度の観点から、そのしきい値電圧の絶対値はできるだけ小さいのが望ましい（微小電位を高速で増幅することができる）。したがって、このセンスアンプ回路１３には、ロジックトランジスタがＭＯＳトランジスタＰＱ１，ＮＱ１，ＰＱ２，ＮＱ２として用いられる。できるだけしきい値電圧の絶対値を小さくするため、ＭＯＳトランジスタＰＱ１，ＰＱ２のバックゲートへは、アレイ電源電圧Ｖｃｃｓが与えられ、ＭＯＳトランジスタＮＱ１，ＮＱ２のバックゲートへは、接地電圧Ｖｓｓが与えられる。
【００７４】
列選択ゲート１４は、列選択信号Ｙに応答してセンスノードＳｂおよびＳａをそれぞれ内部データ線／ＩＯおよびＩＯに伝達するＮチャネルＭＯＳトランジスタＮＱ３およびＮＱ４を含む。これらの列選択ゲート１４は、できるだけ高速でかつしきい値電圧の損失を伴うことなく内部データ線ＩＯ，／ＩＯとセンスノードＳｂおよびＳａの間でデータ信号の転送を行なう必要がある。したがって、この列選択ゲート１４には、ＭＯＳトランジスタＮＱ３およびＮＱ４として、ロジックトランジスタが用いられる。
【００７５】
ＭＯＳトランジスタＮＱ３およびＮＱ４のバックゲートへは、また、そのしきい値電圧をできるだけ小さくするため接地電圧Ｖｓｓが与えられる。
【００７６】
図３に示すように、センスアンプ回路１３にロジックトランジスタを利用することにより、センスアンプ回路をロジック回路形成工程と同一工程で形成することができる。したがって、センスアンプ回路１３にＤＲＡＭトランジスタを使用して、そのしきい値電圧を調整するためのイオン注入を行なう工程が不要となり、マスク数および工程数を低減することができる。
【００７７】
なお、センスアンプ回路１３へ与えられるアレイ（センス）電源電圧Ｖｃｃｓは、約２．０Ｖであり、ロジック回路の動作電源電圧は、１．８Ｖである。したがって、このセンスアンプ回路１３に、ロジック回路の構成要素であるロジックトランジスタと同一ゲート絶縁膜膜厚のトランジスタを用いても、それらのゲートに印加される電圧は、ほぼロジック回路の動作電源電圧と同程度であるため、十分に耐圧特性は保証される。
【００７８】
図４は、１つのメモリセルアレイの構成を概略的に示す図である。メモリセルアレイＭＡ（ＭＡ０−ＭＡ３）は、複数のメモリ行ブロックＭＢ♯０−ＭＢ♯ｎに分割される。メモリ行ブロックＭＢ♯０−ＭＢ♯ｎの各々は、行方向に整列して配置される複数のメモリサブアレイを含む。すなわち、メモリ行ブロックＭＢ♯ｉは、行方向に整列して配置されるメモリサブアレイＭＳＡｉ０−ＭＳＡｉｐを含む。
【００７９】
メモリ行ブロックＭＢ♯０−ＭＢ♯ｎそれぞれに対応して、行アドレス信号をデコードするロウデコード回路ＲＤ０−ＲＤｎが設けられる。メモリ行ブロックＭＢ♯ｉ（ｉ＝０−ｎ）においては、メモリサブアレイＭＳＡｉ０−ＭＳＡｉｐに共通に、ロウデコード回路ＲＤｉからの行選択信号を伝達するメインワード線ＭＷＬが行方向に延在して配置される。
【００８０】
メモリサブアレイＭＳＡｉ０−ＭＳＡｉｐ各々は、メモリセルの各行に対応して配置され、各々に対応の行のメモリセルが接続するサブワード線ＳＷＬを含む。メモリサブアレイＭＳＡｉ０−ＭＳＡｉｐそれぞれに、ワード線サブデコーダＳＤｉ０−ＳＤｉｑが設けられる。メモリサブアレイＭＳＡｉｊの両側にワード線サブデコード回路が交互に配置される。サブデコーダは、図４において、メモリセルアレイＭＳＡ１０およびＭＳＡ１１に対して示すように、対応のメインワード線ＭＷＬ上の信号電位に応答して、隣接するメモリサブアレイ内のサブワード線をともに選択状態へ駆動するワード線サブデコード回路を含む。このサブワード線ドライブ回路が、列方向に、メモリサブアレイの両側に交互に配置され、これによりワード線サブデコード回路のピッチ条件を緩和する。
【００８１】
列方向に隣接するメモリ行ブロックの間にセンスアンプ帯ＳＡＢ１−ＳＡＢｎが配置され、メモリ行ブロックＭＢ♯０およびＭＢ♯ｎの外側に、またセンスアンプ帯ＳＡＢ０およびＳＡＢｎ＋１がそれぞれ配置される。このセンスアンプ帯ＳＡＢ１−ＳＡＢｎにおいて、図３に示す構成が、各対応のメモリサブアレイの各列（ビット線対）に対して設けられる。
【００８２】
図５は、センスアンプ帯の回路のレイアウトを概略的に示す図である。メモリサブアレイＭＳＡＬおよびＭＳＡＲは、Ｐ型ウェル２０ｌおよび２０ｒにそれぞれ形成される。これらのＰウェル２０ｌおよび２０ｒ上に、メモリセルＭＣが配列される。
【００８３】
Ｐウェル２０ｌおよび２０ｒは、列方向において、ボトムＮウェル（ボトムＮウェルに達するウォール領域）２１ｌおよび２１ｒにより互いに分離される。このボトムＮウェル２１ｌおよび２１ｒの間に、Ｐ型基板領域が配置され、このＰ型基板領域表面部が中央部に配列されるＮウェル２３によりＰ型基板領域２２ｌおよびＰ型基板領域２２ｒに分割される。
【００８４】
Ｐウェル２０ｌおよび２０ｒには、負電圧ＶＢＢがバイアス電圧として印加され、メモリセルトランジスタのしきい値電圧の安定化を図る。一方、ボトムＮウェル２１ｌおよび２１ｒには、高電圧ＶＰＰが印加され、Ｐ型基板領域２２ｌおよび２２ｒは、接地電圧Ｖｓｓが印加される。Ｎウェル２３には、アレイ電源電圧Ｖｃｃｓが印加される。
【００８５】
このＰウェル２０ｌ表面に、ボトムＮウェル（ウォール領域）２１ｌ近傍に、図３に示すイコライズ用ＮチャネルＭＯＳトランジスタＮＴ１−ＮＴ３が形成される。イコライズ用ＮチャネルＭＯＳトランジスタＮＴ１−３に近接して、Ｐウェル２０ｌ表面に、図３に示すビット線分離ゲートのＭＯＳトランジスタＮＴ７およびＮＴ８が形成される。
【００８６】
基板領域２２ｌ表面には、列選択ゲート１４に含まれるＭＯＳトランジスタＮＱ３およびＮＱ４が形成され、基板領域２２ｒに、図３に示すセンスアンプ回路１４のＮチャネルＭＯＳトランジスタＮＱ１およびＮＱ２が形成される。
【００８７】
中央のＮウェル２３には、図３に示すセンスアンプ回路１３のＰチャネルＭＯＳトランジスタＰＱ１およびＰＱ２が形成される。
【００８８】
ＭＯＳトランジスタＮＱ１−ＮＱ４およびＭＯＳトランジスタＰＱ１およびＰＱ２は、ロジックトランジスタであり、ゲート絶縁膜は薄い。これらのセンスアンプ回路のＭＯＳトランジスタは、しきい値電圧の絶対値はできるだけ小さい方が望ましいため、これらの基板領域２２ｌおよび２２ｒを接地電圧Ｖｓｓにバイアスし、またＮウェル２３を、アレイ電源電圧Ｖｃｃｓにバイアスする。ビット線分離ゲート用ＭＯＳトランジスタＮＴ７−１０およびイコライズ用ＭＯＳトランジスタＮＴ１−ＮＴ６は、ＤＲＡＭトランジスタであり、メモリセルと同一のＰウェル領域内に形成され、そのバックゲートに負電圧ＶＢＢを受ける。
【００８９】
図６は、図５に示すライン５Ａ−５Ａに沿った断面構造を示す図である。図６に示すように、ボトムＮウェル２１ｌは、列方向において、Ｐウェル２０ｌを取囲むように形成され、またボトムＮウェル２１ｒも、Ｐウェル２０ｒを列方向において取囲むように形成される。このボトムＮウェル２１ｌおよび２１ｒは、Ｐ型基板２２内に埋込まれており、高電圧ＶＰＰにボトムＮウェル２１ｌおよび２１ｒをバイアスすることにより、放射線輻射または基板電流による電子−正孔対発生時においても、確実に、電子をボトムＮウェル２１ｌおよび２１ｒで吸収することができ、Ｐウェル２０ｌおよび２０ｒに形成されるメモリセルのキャパシタにノイズにより発生した電子が蓄積されるのを防止することができ、ソフトエラーの発生を防止する。
【００９０】
Ｐウェル２０ｌおよび２０ｒは、それぞれ、メモリセルが形成される領域２０ｌｍおよび２０ｒｍと、周辺回路のビット線プリチャージ回路１１ｌおよび１１ｒならびにビット線分離ゲート１２ｌおよび１２ｒが形成される周辺領域２０ｌｐを含む。ボトムＮウェル２１ｌおよび２１ｒを列方向において分離することにより、センスアンプ回路および列選択回路の構成要素であるロジックトランジスタを形成しかつそのしきい値電圧の絶対値を小さくすることができる。
【００９１】
また、ボトムＮウェル２１ｌおよび２１ｒを、列方向において分離するため、その表面にまで延在するウォール領域（ボトムＮウェルの終端領域）においては、トランジスタは形成されない。ウォール領域は、通常のＮウェルであり、ボトムウェル形成後に形成される。したがって、ビット線分離ゲートおよびイコライズ回路を構成するＭＯＳトランジスタと列選択ゲートおよびセンスアンプ回路を構成するＮチャネルＭＯＳトランジスタとの間の距離を、このボトムＮウェル２１ｌおよび２１ｒのウォール領域（終端領域）により大きくすることができる。したがって、ＤＲＡＭトランジスタおよびロジックトランジスタの間の距離を十分とることができ、ゲート絶縁膜の膜厚が異なり、この領域において段差が大きい場合においても、パターニング時露光光のハレーションなどの影響を受けることなく正確にレジストパターンを形成することができ、またエッチング時、この段差領域における照射イオンの反射によるオーバーエッチングが生じるのを防止することができ、正確に所望の特性（パターンおよびフィーチャサイズ、ゲート絶縁膜膜厚）を有するＤＲＡＭトランジスタおよびロジックトランジスタを、比較的近接した領域内に形成することができる。
【００９２】
なお、ボトムＮウェル２１ｌおよび２１ｒは、アレイ電源電圧Ｖｃｃｓにバイアスされてもよい。ただし、後に説明するサブワードドライバ配置のために、高電圧ＶＰＰにバイアスされたＮウェルは必要となる。Ｐウェル２０ｌおよび２０ｒとボトムＮウェル２１ｌおよび２１ｒが逆バイアス状態にあり、かつボトムＮウェルにより基板電流によるインパクトイオンまたは放射線照射による電子が吸収される電圧レベルに、このボトムＮウェルがバイアスされればよい。
【００９３】
図７は、サブデコーダＳＤ００−ＳＤｎｐに含まれるワード線サブデコード回路の構成を示す図である。図７において、ワード線サブデコード回路は、メインワード線ＺＭＷＬ上の信号が接地電圧レベルのとき導通し、サブデコード信号ＳＤをサブワード線ＳＷＬ上に伝達するＰチャネルＭＯＳトランジスタＰＴ１と、メインワード線ＺＭＷＬ上の信号がＨレベルのとき導通し、サブワード線ＳＷＬを接地電圧レベルに駆動するＮチャネルＭＯＳトランジスタＮＴ１５と、サブデコード信号ＺＳＤがＨレベルのとき導通し、サブワード線ＳＷＬを接地電圧レベルに放電するＮチャネルＭＯＳトランジスタＮＴ１６を含む。
【００９４】
これらのＭＯＳトランジスタＰＴ１、ＮＴ１５およびＮＴ１６は、サブデコード信号ＳＤが、振幅が昇圧電圧ＶＰＰレベルであり、ＤＲＡＭトランジスタで構成される。サブデコード信号ＺＳＤは、サブデコード信号ＳＤと相補な信号であり、振幅０−Ｖｃｃｓを有する。
【００９５】
メインワード線ＺＭＷＬは、１つのメモリサブアレイにおいて複数のサブワード線に対して１つのメインワード線が設けられており、サブデコード信号ＳＤにより、複数のサブワード線のうち１つを選択する。メインワード線ＺＭＷＬが非選択状態の昇圧電圧ＶＰＰレベルのとき、ＭＯＳトランジスタＰＴ１が非導通状態であり、一方ＭＯＳトランジスタＮＴ１５が導通状態となり、サブワード線ＳＷＬは、サブデコード信号ＳＤの論理レベルにかかわらず、接地電圧レベルに保持され、非選択状態に維持される。
【００９６】
メインワード線ＺＭＷＬが選択状態の接地電圧へ駆動されると、ＭＯＳトランジスタＰＴ１が導通し、またＭＯＳトランジスタＮＴ１５が非導通状態となる。サブデコード信号ＳＤが接地電圧レベルのとき、ＭＯＳトランジスタＰＴ１は、サブワード線ＳＷＬを接地電圧レベルにまで駆動することができない（しきい値電圧分の電圧降下がこのＭＯＳトランジスタＰＴ１において生じる）。サブワード線ＳＷＬがフローティング状態となるのを防止するため、サブデコード信号ＺＳＤがＨレベルとなり、ＭＯＳトランジスタＮＴ１６をオン状態としてサブワード線ＳＷＬを接地電圧レベルに維持する。
【００９７】
サブデコード信号ＳＤが選択状態の高電圧（昇圧電圧）ＶＰＰレベルのとき、ＭＯＳトランジスタＰＴ１を介してサブワード線ＳＷＬへ高電圧ＶＰＰが伝達される。このときにはデコード信号ＺＳＤはＬレベルであり、ＭＯＳトランジスタＮＴ１６は非導通状態にある。ワード線サブデコード回路には高電圧ＶＰＰが印加され、またサブデコード信号ＳＤの振幅が高電圧ＶＰＰレベルであり、またメインワード線ＺＭＷＬも高電圧ＶＰＰレベルの振幅を有する。したがって、これらの行選択に関連する回路（ロウデコーダを含む）は、ＤＲＡＭトランジスタで構成される。
【００９８】
図８は、図７に示すワード線サブデコード回路のレイアウトを概略的に示す図である。図８において、メモリセルが、Ｐウェル２０ｕおよび２０ｄ表面に形成される。これらのＰウェル２０ｕおよび２０ｄが、行方向に整列しており、バイアス電圧ＶＢＢが印加される。これらのＰウェル２０ｕおよび２０ｄは、サブデコーダ帯を配置するために、ボトムＮウェル２１により行方向において分離される。
【００９９】
Ｐウェル２０ｕおよび２０ｄの、サブデコーダ帯に近接する領域に、サブワード線を放電するためのＮチャネルＭＯＳトランジスタＮＴ１５およびＮＴ１６が形成される。これらのＰウェル２０ｕおよび２０ｄの間のボトムＮウェル２１表面に、ＰチャネルＭＯＳトランジスタＰＴ１が形成される。また、ＭＯＳトランジスタＮＴ１５およびＮＴ１６のバックゲートは負電圧ＶＢＢにバイアスされる。一方、ＰチャネルＭＯＳトランジスタＰＴ１のバックゲートは、高電圧ＶＰＰにバイアスされる。
【０１００】
図９は、図８のライン８Ａ−８Ａに沿った断面構造を概略的に示す図である。ボトムＮウェル２１は、Ｐ基板２２表面に形成される。このボトムＮウェル２１表面に、互いに分離してＰウェル２０ｕおよび２０ｄが形成される。Ｐウェル２０ｕおよび２０ｄの間の領域で、ボトムＮウェル２１は、その表面が露出するように形成される。これらのＰウェル２０ｕおよび２０ｄは、メモリセルが表面に形成されるメモリセル領域２０ｕｍおよび２０ｄｍと、サブデコーダ帯に近い領域にありサブデコーダを形成するサブデコーダトランジスタ形成領域２０ｕｐおよび２０ｄｐを、それぞれ、含む。
【０１０１】
この構成の場合、ワード線サブデコード回路のＭＯＳトランジスタＮＴ１５およびＮＴ１６を、メモリセル形成領域と同じウェル領域内に形成することができ、別にウェル領域を形成する必要がなく、サブデコーダ帯の占有面積を低減することができる。ワード線サブデコード回路の放電用のＭＯＳトランジスタＮＴ１５およびＮＴ１６のバックゲートは、接地電圧Ｖｓｓにバイアスされてもよい。この場合には、図９に示すボトムＮウェル２１のサブデコーダ帯の真ん中の領域に、Ｐウェルをさらに形成し、このＰウェルを接地電圧がバイアスする。この場合には、ＰチャネルＭＯＳトランジスタＰＴ１が、この接地電圧にバイアスされたＰウェルの両側のボトムＮウェル領域内に形成される。
【０１０２】
以上のように、この発明の実施の形態２に従えば、センスアンプ回路および列選択ゲートをロジックトランジスタで構成しているため、センスアンプトランジスタのしきい値電圧調整のためのマスクおよび工程が不要となり、ＤＲＡＭ回路の製造工程が簡略化される。
【０１０３】
また、列方向において、メモリセル配置のためのＰウェルを取囲むボトムＮウェルを分離して基板領域を露出させて、そこにセンスアンプ回路および列選択ゲートを配置しているため、複雑な構成を利用することなく容易にロジックトランジスタを形成し、かつバックゲートバイアスを、所望の電圧レベルに設定して低しきい値電圧のロジックトランジスタの特性を十分に活かすことができる。
【０１０４】
［実施の形態３］
図１０は、この発明の実施の形態３に従う半導体集積回路装置の要部の構成を概略的に示す図である。この図１０においては、２つのメモリ行ブロックＭＢ♯ａおよびＭＢ♯ｂの間のセンスアンプ帯ＳＡＢの構成を概略的に示す。センスアンプ帯ＳＡＢにおいては、メモリ行ブロックＭＢ♯ａおよびＭＢ♯ｂの各ビット線対に対応して設けられるセンスアンプ回路を含むセンスアンプ回路群ＳＫＧが配置される。センスアンプ回路群ＳＫＧに含まれるセンスアンプ回路のソースノードは、先の図３に示すように、Ｐドライブ信号線Ｓ２ＰおよびＮドライブ信号線Ｓ２Ｎに結合される。
【０１０５】
Ｐドライブ信号線Ｓ２ＰおよびＮドライブ信号線Ｓ２Ｎと平行にセンス（アレイ）電源線Ｖｃｃｓおよびセンス接地線Ｖｓｓが配設される。
【０１０６】
センスアンプ帯ＳＡＢにおいてさらに、行方向に隣接するメモリサブアレイ間のワード線サブデコーダ配置領域ＳＷＤ♯０−ＳＷＤ♯ｑと交差する領域において、センスアンプ活性化信号ＺＳＯＰの活性化に応答して導通するＰチャネルＭＯＳトランジスタＰＳＤ０−ＰＳＤｑがセンス電源線ＶｓｓとＰドライブ信号線Ｓ２Ｐの間に配設される。また、センス接地線ＶｓｓとＮドライブ信号線Ｓ３Ｎの間に、センスアンプ活性化信号ＳＯＮの活性化に応答して導通するＮチャネルＭＯＳトランジスタＮＳＤ０−ＮＳＤｑが配設される。
【０１０７】
Ｐドライブ信号線Ｓ２ＰおよびＮドライブ信号線Ｓ２Ｎによりセンスアンプ回路のソースノードを共通に接続することにより、センスアンプ回路のソースノードに電位分布が生じるのを抑制し、各センスアンプ回路のセンス動作条件を同一とする。また、センスアンプドライブ用のＭＯＳトランジスタＰＳＤ０−ＰＳＤｑおよびＮＳＤ０−ＮＳＤｑをセンスアンプ帯とサブワード帯との交差領域（十字帯）に分散して配置させることにより、この領域にはメモリセルが存在しないため、比較的ゲート幅の大きなＭＯＳトランジスタを余裕を持って配置させることができ、センスアンプ回路の充放電電流を十分余裕を持って供給することができる。
【０１０８】
センスアンプドライブトランジスタＰＳＤ０−ＰＳＤｑおよびＮＳＤ０−ＮＳＤｑは、スタンバイ状態時、オフリーク電流を十分小さくする必要がある。これは、センスドライブ信号線Ｓ２ＰおよびＳ２Ｎが、イコライズ回路ＳＥＱにより、ビット線と同様の中間電圧レベルにプリチャージされるためである。センスアンプ回路においては、図３に示すようにドライブ信号線Ｓ２ＰおよびＳ２Ｎが中間電圧ＶＢＬレベルにプリチャージされた場合、ＭＯＳトランジスタＰＱ１，ＰＱ２，ＮＱ１，ＮＱ２は、ゲート、ドレインおよびソースがすべて同一電圧レベルとなり、オフリーク電流は流れない。
【０１０９】
センスアンプドライブトランジスタの合計の数は、センスアンプ帯の数とサブデコーダ帯の数の積となり、かなり大きな数となり、その合計のゲート幅が大きくなるため、ドライブトランジスタＰＳＤ０−ＰＳＤｑおよびＮＳＤ０−ＮＳＤｑは、そのしきい値電圧を絶対値を高くして、オフリーク電流を低減する必要がある。
【０１１０】
図１１は、この発明の実施の形態３におけるセンスアンプドライブトランジスタの配置を概略的に示す図である。図１１において、メモリセルが、Ｐウェル２０ｌｕ，２０ｒｕ，２０ｌｄ，２０ｒｄに形成される。これらのＰウェル２０ｌｕ，２０ｒｕ，２０ｌｄおよび２０ｒｄには、先の実施の形態２において図５に示すように、負電圧ＶＢＢが印加される。行方向に整列するＰウェル下部には、ボトムＮウェル２１ｌおよび２１ｒがそれぞれ形成される。列方向に隣接するメモリブロック間においては、ボトムＮウェルは分離されており、Ｐ型基板領域２２ｌおよび２２ｒ表面が露出する。これらのＰ型基板領域２２ｌおよび２２ｒの間に、アレイ電源電圧Ｖｃｃｓを受けるＮウェル２３が配置される。
【０１１１】
先の実施の形態２において示したように、センスアンプ帯ＳＡＢにおいてＰウェル内の領域にビット線分離ゲート用トランジスタＢＬＩＴｒおよびビット線イコライズ／プリチャージ用トランジスタＢＬＥＱＴｒが形成される。Ｐ型基板領域２２ｌ表面には、列選択ゲートトランジスタＣＳＧＴＲが形成され、Ｎウェル２３には、センスアンプ回路のＰチャネルＭＯＳトランジスタＰＳＡＴｒが形成され、Ｐ型基板領域２２ｒ表面には、センスアンプ回路のＮチャネルＭＯＳトランジスタＮＳＡＴｒが形成される。これらは実施の形態２と同様である。
【０１１２】
センスアンプドライブトランジスタＰＳＤを、サブデコーダ帯ＳＷＤ♯内のボトムＮウェル２１ｒ表面に形成する。また、センスアンプドライブ用のＮチャネルＭＯＳトランジスタＮＳＤは、このサブデコーダ帯ＳＷＤ♯とセンスアンプ帯ＳＡＢ両者に含まれるＰウェル２０ｒｄ内に形成する。これらのセンスアンプドライブトランジスタＰＳＤおよびＮＳＤを、ロジックトランジスタＬＴＲで形成する。ボトムＮウェル２１ｒには高電圧ＶＰＰが与えられており、またＰウェル２０ｒｄには、負電圧ＶＢＢが与えられている。
【０１１３】
したがって、図１２に示すように、センスアンプドライブ用のＰチャネルＭＯＳトランジスタＰＳＤは、そのバックゲートに高電圧ＶＰＰを受け、センスアンプドライブ用のＮチャネルＭＯＳトランジスタＮＳＤはそのバックゲートに負電圧ＶＢＢを受けるこれらのドライブトランジスタをロジックトランジスタＬＴＲで形成しても、これらのバックゲートバイアスＶＰＰおよびＶＢＢにより、ドライブトランジスタＰＳＤおよびＮＳＤのしきい値電圧の絶対値を高くすることができる。したがって、センスアンプ活性化信号ＺＳＯＰおよびＳＯＮが非活性状態のときにも、これらのドライブ用ＭＯＳトランジスタＰＳＤおよびＮＳＤは、深いオフ状態となり、これらのドライブ用ＭＯＳトランジスタＰＳＤおよびＮＳＤのオフリーク電流を低減することができ、スタンバイ状態時における消費電流を低減することができる。
【０１１４】
［変更例］
図１３は、この発明の実施の形態３の変更例の構成を概略的に示す図である。この図１３に示す配置においては、センスアンプドライブ用のＰチャネルＭＯＳトランジスタＰＳＤが、センスアンプ帯ＳＡＢに列方向に延在して配設されるＮウェル２３内に形成される。またセンスアンプドライブ用ＮチャネルＭＯＳトランジスタＮＳＤが、このＮウェル２３により表面領域が分割されるＰ型基板領域２２ｒ表面に形成される。他の構成は図１１に示す構成と同じであり、対応する部分には同一参照番号を付す。
【０１１５】
この図１３に示す配置においては、ＭＯＳトランジスタＰＳＤおよびＮＳＤは、ＤＲＡＭトランジスタで形成され、そのしきい値電圧の絶対値は、比較的大きい（ゲート絶縁膜が比較的厚いため）。したがって、図１４に示すように、ＰチャネルＭＯＳトランジスタＰＳＤのバックゲートへは、アレイ電源電圧Ｖｃｃｓが印加され、またＮチャネルＭＯＳトランジスタＮＳＤのバックゲートへは、接地電圧Ｖｓｓが与えられる。センスアンプドライブトランジスタのバックゲートバイアス電圧に、センス電源電源電圧ＶｃｃＳおよび接地電圧Ｖｓｓを利用しても、ドライブトランジスタが、ＤＲＡＭトランジスタであり、しきい値電圧の絶対値は大きく、これらのドライブ用ＭＯＳトランジスタＰＳＤおよびＮＳＤのオフリーク電流は十分抑制することができる。
【０１１６】
センスアンプドライブトランジスタのしきい値電圧の絶対値を大きくすることにより、センスアンプ回路に、しきい値電圧の絶対値の小さなロジックトランジスタを利用しても、センスアンプ回路部分におけるオフリーク電流を十分に抑制することができる。
【０１１７】
なお、センスアンプドライブ信号線をスタンバイ状態時中間電圧レベルにイコライズするセンスイコライズ回路ＳＥＱのトランジスタは、オフリーク電流の問題を生じないため、ロジックトランジスタで構成されてもよく、また、センスアンプイコライズ制御信号の電圧レベルを高くして高速イコライズを実現するために、ＤＲＡＭトランジスタで構成されてもよい。
【０１１８】
以上のように、この発明の実施の形態３に従えば、センスアンプ回路のドライブトランジスタは、センスアンプ帯とサブデコーダ帯との交差領域に配置されるしきい値電圧の絶対値の大きなトランジスタで構成しており、センスアンプ回路部におけるオフリーク電流を確実に抑制することができる。
【０１１９】
なお、メモリセルアレイ領域内に、ロジックトランジスタを形成したとき、このロジックトランジスタのオフリーク電流が問題となる場合、このロジックトランジスタのバックゲートを逆バイアス状態とするようなウェル領域内にロジックトランジスタを配置すればよい。このようなロジックトランジスタで構成される例として、書込データと読出データを別々にデータバスを介して転送するＩＯ分離の構成における差動増幅型の読出列選択ゲートがある。
【０１２０】
［実施の形態４］
図１５は、この発明の実施の形態４に従うＤＲＡＭのセンスアンプ帯の構成を概略的に示す図である。通常、ＤＲＡＭ回路においては、不良ビットをスクリーニングするためのバーインテスト（加速試験）が行なわれる。この加速試験は、高温および高電圧下でＤＲＡＭ回路を動作させ、潜在的な不良を顕在化させる。このようなバーインテストは、現在、ウェハレベルでの最終テストとして複数のチップに対し一括して実行される。このバーインテスト時においては、ワード線ＷＬおよびビット線ＢＬ，ＺＢＬに高電圧を印加して、メモリセルキャパシタの絶縁膜の不良およびビット線コンタクト不良などのビット線不良を顕在化させるテストモードがある。このバーインテスト時に、ビット線ＢＬおよびＺＢＬに高電圧を印加した場合、センスアンプ回路１３がロジックトランジスタで構成される場合、ビット線上の高電圧によりセンスアンプトランジスタが破壊される可能性がある。そこで、図１５に示すように、ビット線分離ゲート１２ｌおよび１２ｒを非導通状態として、センスアンプ回路１３および列選択ゲート（ＣＳＧ）１４をビット線ＢＬＬ，ＺＢＬＬ，ＢＬＲ，ＺＢＬＲから分離する。この状態で、ビット線イコライズ回路１１ｌおよび１１ｒの一方または両方を導通状態として、ビット線イコライズ電圧ＶＢＬの電圧レベルを上昇させる。これにより、センスアンプ回路１３および列選択ゲート（ＣＳＧ）１４に対し何ら悪影響を及ぼすことなく、ビット線に加速電圧を印加することができる。
【０１２１】
図１６は、この発明の実施の形態４におけるバーインテストシーケンスを示す波形図である。図１６に示すように、まず時刻ｔ０において、ビット線分離指示信号ＢＬＩ（ＢＬＩＬ，ＢＬＩＲ）を高電圧ＶＰＰから接地電圧ＧＮＤレベルに立下げて、ビット線分離ゲート１２ｌおよび１２ｒを非導通状態に設定する。センスアンプ回路１３を、ビット線ＢＬ（ＢＬＬ，ＢＬＲ）およびＺＢＬ（ＺＢＬＬ，ＺＢＬＲ）から切離した状態で、時刻ｔ１において、ビット線イコライズ電圧ＶＢＬを、中間電圧Ｖｃｃｓ／２から加速電圧ＶＣＣｂの電圧レベルに設定する。
【０１２２】
次いで時刻ｔ２において、ビット線イコライズ指示信号ＢＬＥＱ（ＢＬＥＱＬ，ＢＬＥＱＲ）を接地電圧ＧＮＤから高電圧ＶＰＰレベルに上昇させ、ビット線イコライズ回路１１ｌおよび１１ｒを導通状態とし、このビット線イコライズ電圧ＶＢＬに従って、ビット線ＢＬおよびＺＢＬの電圧レベルを加速電圧ＶＣＣｂの電圧レベルに上昇させる。ワード線ＷＬの電圧レベルは、既に高電圧ＶＰＰレベルに上昇しており、メモリセルＭＣにおいて、メモリセルキャパシタの絶縁膜に（ＶＣＣｂ−ＶＣＰ）の電圧が印加される。ここで、ＶＣＰはセルプレート電圧である。通常メモリセルキャパシタ絶縁膜には、Ｖｃｃｓ／２の電圧が常時印加されるため、キャパシタ絶縁膜の耐圧特性を保証する必要がある。このメモリセルキャパシタ絶縁膜に印加される電圧を加速することにより、メモリセルキャパシタ絶縁膜の潜在的な不良を顕在化させる。
【０１２３】
センスアンプ回路１３および列選択ゲート（ＣＳＧ）１４をビット線から分離してビット線の加速を実行することにより、センスアンプ回路１３および列選択ゲート１４をロジックトランジスタで構成しても、これらの回路要素に高電圧が印加されるのを防止することができ、正確に、キャパシタ絶縁膜およびビット線の加速試験を行なうことができる。
【０１２４】
図１７は、この発明の実施の形態４におけるビット線イコライズ電圧ＶＢＬを発生する部分の構成を概略的に示す図である。図１７において、中間電圧発生部は、外部電源電圧ＥＸＶからアレイ電源電圧（センス電源電圧）Ｖｃｃｓを生成するアレイ電源回路３０と、アレイ電源回路３０からのアレイ電源電圧Ｖｃｃｓを受けて、Ｖｃｃｓ／２の中間電圧を発生するＶＢＬ発生回路３１と、テストモード時外部のテスト装置から与えられる加速電圧Ｖｃｃｂを受けるパッド３２と、ＶＢＬ発生回路３１からの出力電圧およびパッド３２からの電圧Ｖｃｃｂの一方をテストモード指示信号ＴＥに従って選択してビット線イコライズ電圧ＶＢＬを出力するセレクタ３３を含む。
【０１２５】
アレイ電源回路３０は、たとえば、比較器と電流ドライブトランジスタのフィードバックループを有する内部降圧回路で構成される。ＶＢＬ発生回路３１は、テストモード指示信号ＺＴＥの非活性化時（Ｈレベル）動作し、中間電圧Ｖｃｃｓ／２の電圧を生成する。テストモード指示信号ＺＴＥが活性状態となると、ＶＢＬ発生回路３１は、その中間電圧発生動作を停止する。これは、たとえばＶＢＬ発生回路３１において、テストモード指示信号ＺＴＥの活性化時、その電源ノードと接地ノードの間の電流が流れる経路が遮断されるように構成することにより実現される。
【０１２６】
セレクタ３３は、テストモード指示信号ＴＥが活性状態となると、パッド３２からの加速電圧Ｖｃｃｂを選択し、テストモード指示信号ＴＥの非活性化時、ＶＢＬ発生回路３１からの中間電圧を選択する。テストモード指示信号ＴＥは、活性化時、そのＨレベルが、加速電圧Ｖｃｃｂよりも高い電圧レベルに設定される（確実に選択動作を行なうため）。
【０１２７】
この図１７に示す構成により、テストモード指示信号ＴＥが活性状態にあり、ビット線に加速電圧を印加するテストモード時においては、外部からパッド３２へ与えられる加速電圧Ｖｃｃｂに従ってビット線イコライズ電圧ＶＢＬの電圧レベルを設定することができる。パッド３２を利用しているのは、この加速テストとしては、前述の如く、ウェハレベルでのバーインテストを想定しているためである。
【０１２８】
なお、ＶＢＬ発生回路３１が、非活性化時出力ハイインピーダンス状態に設定される構成の場合（たとえば出力部にプルアップ／プルダウントランジスタが配置されており、これらのプルアップ／プルダウントランジスタがともにオフ状態となる場合）、セレクタ３３は特に設ける必要はない。
【０１２９】
図１８は、テストモード指示信号ＴＥを発生する部分の構成を概略的に示す図である。図１８において、テストモード指示信号ＴＥは、パッド３４を介して外部のテスト装置から与えられる。この外部からパッド３４を介して直接テストモード指示信号ＴＥを設定する場合、加速電圧Ｖｃｃｂの電圧レベルに応じてテストモード指示信号ＴＥの電圧レベルを設定することができ、図１７に示すセレクタ３３に正確に選択動作を行なわせることができる。テストモード指示信号ＺＴＥは、テストモード指示信号ＴＥの反転信号である。パッド３４に、プルダウン抵抗を配置することにより、パケッジ封止後の動作モード時においても、パッド３４が接地電圧レベルに固定されるため、テストモード指示信号ＺＴＥがＨレベルの非活性状態となり、ＶＢＬ発生回路３１は正確に、中間電圧Ｖｃｃｓ／２のレベルのビット線イコライズ電圧ＶＢＬを生成することができる。
【０１３０】
図１９は、テストモード指示信号発生部の変更例の構成を示す図である。図１９において、テストモード指示信号発生部は、外部からのコマンドＣＭＤをデコードするコマンドデコーダ３５と、コマンドデコーダ３５からのテストモード指示信号に従ってテストモード指示信号ＴＥを活性状態に設定し、かつコマンドデコーダ３５からのテストモード終了指示信号に従ってテストモード指示信号ＴＥを非活性化するテストモード設定回路３６を含む。このテストモード設定回路３６は、テストモード指示信号ＴＥを活性化時高電圧ＶＰＰレベルに設定する（図１７に示すセレクタ３３が利用される場合を考慮して）。
【０１３１】
この図１９において、コマンドデコーダ３５へは、複数の制御信号およびアドレス信号ビットの組合せで動作モードを指示するコマンドＣＭＤが与えられる。このコマンドＣＭＤはテストモード時、テストモード設定信号による経路切換により外部から直接与えられる（ロジック回路は介さず）。テストモード設定回路３６は、たとえばフリップフロップを含み、テストモード開始指示信号によりテストモード指示信号ＴＥを活性状態へ駆動し、テストモード終了指示信号に従ってテストモード指示信号ＴＥを非活性化する。
【０１３２】
この構成に従えば、このテストモードを、特定のパッドを介することなく、他のテストモードと同様のシーケンスで設定することができる。
【０１３３】
このテストモード指示信号ＴＥの活性化により、ビット線分離指示信号ＢＬＩ（ＢＬＩＬおよびＢＬＩＲ）が高電圧ＶＰＰレベルから接地電圧レベルに低下する。
【０１３４】
図２０は、ビット線分離指示信号発生部の構成を概略的に示す図である。図２０においは、メモリ行ブロックＭＢ♯ＡおよびＭＢ♯Ｂの間に設けられるセンスアンプ帯ＳＡＢに関連する部分の構成を示す。図２０において、センスアンプ帯ＳＡＢは、センスアンプ回路群ＳＫＧとメモリ行ブロックＭＢ♯Ａを分離するためのビット線分離ゲート群４０ａと、センスアンプ回路群ＳＫＧとメモリ行ブロックＭＢ♯Ｂとを分離するためのビット線分離ゲート群４０ｂを含む。メモリ行ブロックＭＢ♯Ｂに対しては、さらに、図示しないメモリ行ブロックＭＢ♯Ｃとセンスアンプ回路群（図示せず）を共有するための、ビット線分離ゲート群４０ｃが設けられる。このビット線分離ゲート群４０ｃは、図示しないメモリ行ブロックＭＢ♯Ｃが選択状態のとき（ワード線が選択されたとき）、非導通状態となる。
【０１３５】
ビット線分離ゲート群４０ａに対しては、メモリ行ブロックＭＢ♯Ａを指定するメモリブロック指定信号φｂａと行選択動作を活性化するアレイ活性化信号ＲＡＣＴを受けるＮＡＮＤ回路ＮＧａと、ＮＡＮＤ回路ＮＧａの出力信号とテストモード指示信号ＺＴＥとを受けるＡＮＤ回路ＡＧａが設けられる。テストモード指示信号ＺＴＥは、ビット線加速電圧印加モード時、活性状態のＬレベルに設定される。
【０１３６】
ビット線分離ゲート群４０ｂに対しては、メモリ行ブロックＭＢ♯Ｂを指定するブロック指定信号φｂｂとアレイ活性化指示信号ＲＡＣＴを受けるＮＡＮＤ回路ＮＧｂと、ＮＡＮＤ回路ＮＧｂとテストモード指示信号ＺＴＥとを受けるＡＮＤ回路ＡＧｂが設けられる。
【０１３７】
ビット線分離ゲート群４０ｃに対しては、アレイ活性化指示信号ＲＡＣＴと図示しないメモリ行ブロックＭＢ♯Ｃを指定するブロック指定信号φｂｃとを受けるＮＡＮＤゲートＮＧｃと、ＮＡＮＤ回路ＮＧｃとテストモード指示信号ＺＴＥとを受けるＡＮＤ回路ＡＧｃが設けられる。ＡＮＤ回路ＡＧａ−ＡＧｃから、それぞれ対応のビット線分離ゲート群に対するビット線分離指示信号が形成される。
【０１３８】
ビット線加速電圧印加モード以外の動作モード時においては、テストモード指示信号ＺＴＥは、非活性状態のＨレベルであり、ＡＮＤ回路ＡＧａ−ＡＧｃが、バッファ回路として動作する。
【０１３９】
スタンバイサイクル時においては、アレイ活性化指示信号ＲＡＣＴは、Ｌレベルであり、ＮＡＮＤ回路ＮＧａ−ＮＧｃからの出力信号はＨレベルとなり、応じてビット線分離ゲート群４０ａ−４０ｃそれぞれに対するビット線分離指示信号は、Ｈレベルとなり、これらのビット線分離ゲート群４０ａ−４０ｃは導通状態に設定される。
【０１４０】
アレイ活性化指示信号ＲＡＣＴがＨレベルの活性状態となると、ＮＡＮＤ回路ＮＧａ−ＮＧｃがインバータ回路として動作する。メモリ行ブロックＭＢ♯Ａが指定されたとき、ブロック指定信号φｂａがＨレベルとなり、応じてＮＡＮＤ回路ＮＧｂの出力信号をＬレベルとなり、ビット線分離ゲート群４０ｂが非導通状態となり、センスアンプ回路群ＳＫＧとメモリブロックＭＢ♯Ｂが分離される。ブロック指定信号φｂｂおよびφｂｃは非選択状態のＬレベルであり、応じてＮＡＮＤ回路ＮＧａおよびＮＧｃの出力信号はＨレベルを維持し、ビット線分離ゲート群４０ａおよび４０ｃは導通状態を維持する。
【０１４１】
メモリ行ブロックＭＢ♯ＡおよびＭＢ♯Ｂがともに非選択状態のときには、ブロック指定信号φｂｂおよびφｂａはともにＬレベルの非選択状態にあり、応じて、ＡＮＤ回路ＡＧａおよびＡＧｂからのビット線分離指示信号はＨレベルを維持し、ビット線分離ゲート群４０ａおよび４０ｂは導通状態を維持する。
【０１４２】
したがって、この図２０に示す構成を利用することにより、ビット線加速電圧印加モード時、テストモード指示信号ＺＴＥにより、すべてのビット線分離ゲート群４０ａ−４０ｃ、…を非導通状態として、センスアンプ回路群ＳＫＧを各対応のメモリブロックから分離することができる。以降のビット線加速電圧印加モード時には、通常の行選択動作を行なって、各ビット線へ、電圧を印加する構成が用いられる（この構成については後に説明する）。
【０１４３】
なお、アレイ活性化指示信号ＲＡＣＴは、図１９に示すコマンドデコーダ３５に対し行アクセスコマンドが与えられ、メモリセルの行を選択する動作モードが指定されたとき、活性状態に維持される。このアレイ活性化指示信号ＲＡＣＴは、ロウアクセス終了を示すプリチャージコマンドが与えられるまで活性状態を維持する。
【０１４４】
図２１は、ビット線分離指示信号発生部の変更例を示す図である。図２１において、ビット線分離ゲート群４０ａに対し、テストモード指示信号ＴＥとメモリブロック指定信号φｂａを受けるＡＮＤ回路Ｇ０と、補のテストモード指示信号ＺＴＥとメモリブロック指定信号φｂｂとを受けるＡＮＤ回路Ｇ１と、ＡＮＤ回路Ｇ０およびＧ１の出力信号を受けるＯＲ回路ＯＧａと、ＯＲ回路ＯＧａの出力信号とアレイ活性化指示信号ＲＡＣＴとを受けるＮＡＮＤ回路ＮＧｄが設けられる。メモリブロック指定信号φｂａおよびφｂｂは、それぞれ、メモリ行ブロックＭＢ♯ＡおよびＭＢ♯Ｂが指定されたことを示す。
【０１４５】
ビット線分離ゲート群４０ｂに対し、テストモード指示信号ＴＥとメモリブロック指定信号φｂｂとを受けるＡＮＤ回路Ｇ２と、テストモード指示信号ＺＴＥとメモリブロック指定信号φｂａとを受けるＡＮＤ回路Ｇ３と、ＡＮＤ回路Ｇ２およびＧ３の出力信号を受けるＯＲ回路ＯＧｂと、ＯＲ回路ＯＧｂの出力信号とアレイ活性化指示信号ＲＡＣＴとを受けるＮＡＮＤ回路ＮＧｅが設けられる。
【０１４６】
ビット線分離ゲート群４０ｃに対し、テストモード指示信号ＴＥとメモリブロック指定信号φｂｂとを受けるＡＮＤ回路Ｇ４と、テストモード指示信号ＺＴＥとメモリブロック指定信号φｂｃとを受けるＡＮＤ回路Ｇ５と、ＡＮＤ回路Ｇ４およびＧ５の出力信号を受けるＯＲ回路ＯＧｃと、ＯＲ回路ＯＧｃの出力信号とアレイ活性化指示信号ＲＡＣＴとを受けるＮＡＮＤ回路ＮＧｆが設けられる。メモリブロック指定信号φｂｃは、図示しないメモリ行ブロックＭＢ♯Ｃを指定する。このメモリ行ブロックＭＢ♯Ｃは、メモリ行ブロックＭＢ♯Ｂとセンスアンプ回路を共有する。
【０１４７】
ビット線加速電圧印加モード時においてテストモード指示信号ＴＥがＨレベルとなり、補のテストモード指示信号ＺＴＥがＬレベルとなる。この状態においては、ＡＮＤ回路Ｇ１、Ｇ３およびＧ５は、それぞれの出力信号がＬレベルに固定される。一方、ＡＮＤ回路Ｇ０、Ｇ２およびＧ４がバッファとして動作する。メモリ行ブロックＭＢ♯Ｂが指定されたとき、メモリブロック指定信号φｂｂがＨレベルとなる。このとき、ＡＮＤ回路Ｇ２およびＧ４の出力信号がＨレベルとなり、応じてＯＲ回路ＯＧｂおよびＯＧｃの出力信号がＨレベルとなる。
【０１４８】
アレイ活性化指示信号ＲＡＣＴがＨレベルに立上がると、ＮＡＮＤ回路ＮＧｅおよびＮＧｆの出力信号がＬレベルとなり、ビット線分離ゲート群４０ｂおよび４０ｃが非導通状態となり、メモリ行ブロックＭＢ♯Ｂが、センスアンプ回路群ＳＫＧから切離される。一方、ＮＡＮＤ回路ＮＧｄは、ＯＲ回路ＯＧａの出力信号がＬレベルであり、Ｈレベルの信号を出力し、ビット線分離ゲート群４０ａは導通状態にあり、センスアンプ回路群ＳＫＧは、メモリ行ブロックＭＢ♯Ａに接続される。したがってメモリ行ブロックＭＢ♯Ｂ内において、ビット線イコライズ回路を介してビット線加速電圧を印加しても、ロジックトランジスタで構成されるセンスアンプ回路群ＳＫＧのセンスアンプ回路へは、このビット線加速電圧は伝達されず、センスアンプ回路および列選択ゲートが破壊されるのを防止することができる。
【０１４９】
この状態において、メモリ行ブロックＭＢ♯Ａはセンスアンプ回路群ＳＫＧにビット線分離ゲート群４０ａを介して接続されるが、このときメモリ行ブロックＭＢ♯Ａ内においては、ビット線イコライズ回路は非活性状態に維持する。選択メモリ行ブロックＭＢ♯Ｂ内においてのみ、アレイ活性化指示信号ＲＡＣＴに従って、ビット線イコライズ回路を再び活性状態とする（図２２参照）。これにより、外部から、加速電圧ＶＣＣｂを共通にメモリセルアレイの全ビット線イコライズ回路へ供給しても、メモリ行ブロック単位でビット線（キャパシタ絶縁膜）の加速を行なうことができる。
【０１５０】
なお図２０および図２１に示す構成において、１つのメモリ行ブロック内において複数のワード線が同時に選択状態へ駆動されてもよい。このテストモードは単に、ビット線に高電圧を印加して、キャパシタ絶縁膜の電圧ストレスを加速するためであり、データの書込／読出は行なう必要はないためである。この加速テスト後の不良ビット検出時には、通常動作モードに従ってデータの書込／読出が実行される。
【０１５１】
このビット線加速電圧印加以外の通常動作モード時において、テストモード指示信号ＴＥがＬレベル、補のテストモード指示信号ＺＴＥがＨレベルとなり、ＡＮＤ回路Ｇ０、Ｇ２、およびＧ４がディスエーブル状態とされてそれぞれの出力信号はＬレベルに固定される。一方ＡＮＤ回路Ｇ１、Ｇ３およびＧ５がイネーブルされ、共有メモリ行ブロックのうち相手の側のメモリ行ブロックの選択時、対をなす非選択メモリ行ブロックのビット線分離ゲート群が非導通状態に設定される。
【０１５２】
たとえばメモリ行ブロックＭＢ♯Ｂが選択されたとき、ＡＮＤ回路Ｇ１がＨレベルの信号を出力し、応じてＯＲ回路ＯＧａの出力信号はＨレベルとなる。アレイ活性化指示信号ＲＡＣＴの活性化に応答して、ＮＡＮＤ回路ＮＧｄの出力信号がＬレベルに立下がる（アレイ活性化指示信号ＲＡＣＴの活性状態はＨレベル）。一方、ＮＡＮＤ回路ＮＧｅおよびＮＧｆの出力信号は対応のＯＲ回路ＯＧｂおよびＯＧｃの出力信号がＬレベルであるためＨレベルとなり、ビット線分離ゲート群４０ｂおよび４０ｃは導通状態を維持し、メモリ行ブロックＭＢ♯Ｂは、その両側に設けられたセンスアンプ回路群ＳＫＧに接続される。これにより、シェアードセンスアンプ構成において正確にビット線対のデータの検知増幅を行なうことができる。
【０１５３】
図２３（Ａ）は、ビット線イコライズ指示信号発生部の構成を概略的に示す図である。図２３（Ａ）において、ビット線イコライズ指示信号発生部は、アレイ活性化指示信号ＲＡＣＴとメモリブロック指定信号φｂｉとを受けるＮＡＮＤ回路４０と、ＮＡＮＤ回路４０の出力信号とテストモード指示信号ＴＥを受けてビット線イコライズ指示信号ＢＬＥＱｉを生成するＯＲ回路４１を含む。このＯＲ回路４１が、各メモリ行ブロックに対して設けられ、メモリブロック指定信号φｂｉにより指定されたメモリ行ブロックＭＢ♯ｉに含まれるビット線イコライズ回路の動作を制御する。
【０１５４】
ビット線イコライズ指示信号ＢＬＥＱｉは、Ｈレベルが高電圧ＶＰＰレベルであり、ＯＲ回路４１は、その一方動作電源電圧が高電圧ＶＰＰとなる。アレイ活性化指示信号ＲＡＣＴおよびメモリブロック指定信号φｂｉは、ＤＲＡＭアレイ周辺電源電圧レベルであってもよい。ＯＲ回路４１がレベル変換機能を備えていればよい。次に、この図２３（Ａ）に示すビット線イコライズ指示信号発生部の動作を図２３（Ｂ）に示す信号波形図を参照して説明する。
【０１５５】
ビット線電圧加速モード時においてテストモード指示信号ＴＥがＨレベルの活性状態となり、ＯＲ回路４１からは、ＡＮＤ回路４０の出力信号の論理レベルにかかわらず、Ｈレベル（高電圧ＶＰＰレベル）のビット線イコライズ指示信号ＢＬＥＱｉが生成される。したがってこの状態においては、メモリ行ブロックすべてにおいて、ビット線イコライズ指示信号ＢＬＥＱｉがＨレベルとなり、各ビット線に加速電圧ＶＣＣｂが伝達されて加速テストが実行される。
【０１５６】
ビット線加速電圧印加テストが完了すると、テストモード指示信号ＴＥがＬレベルとなり、ＯＲ回路４１がバッファ回路として動作する。この状態においては、アレイ活性化指示信号ＲＡＣＴとメモリブロック指定信号φｂｉとに従って、ビット線イコライズ指示信号ＢＬＥＱｉが生成される。メモリブロック指定信号φｂｉがＬレベルのときには、ビット線イコライズ指示信号ＢＬＥＱｉはＨレベルを維持し、非選択メモリ行ブロックにおいてはビット線は、イコライズ回路により中間電圧ＶＢＬにプリチャージされかつイコライズされる。メモリブロック指定信号φｂｉがＨレベルの選択状態のとき、ＮＡＮＤ回路４０の出力信号がＬレベルとなり、応じてビット線イコライズ指示信号ＢＬＥＱｉがＬレベルとなり、選択メモリ行ブロックにおけるビット線イコライズ回路によるイコライズ／プリチャージ動作は停止される。
【０１５７】
図２４は、アレイ活性化指示信号ＲＡＣＴを発生する部分の構成を概略的に示す図である。図２４において、アレイ活性化指示信号発生部は、外部からのコマンドＣＭＤをデコードするコマンドデコーダ４２と、コマンドデコーダ４２からのロウアクセス指示信号に従ってロウアクセスが指定されたことを検出して、アレイ活性化指示信号ＲＡＣＴを活性状態へ駆動するロウアクセス指示検出回路４３を含む。このアレイ活性化指示信号ＲＡＣＴにより、行系回路が活性化され、行選択動作が行なわれる。
【０１５８】
メモリブロック指定信号φｂｉは、行アドレス信号に含まれるブロック特定アドレスに従って生成される。したがってアレイ活性化指示信号ＲＡＣＴが活性状態となってから、メモリブロック指定信号φｂｉの論理レベルが決定され、メモリブロック指定信号の状態決定後早いタイミングで、ビット線イコライズ指示信号ＢＬＥＱｉの状態を設定することができる。
【０１５９】
この図２３（Ａ）に示すビット線イコライズ指示信号発生部は、図２０に示すビット線分離指示信号発生部と組合せて用いられる。これにより、全メモリブロックにおいてビット線へ加速電圧を伝達することができる。
【０１６０】
［ビット線イコライズ指示信号発生部の変更例］
図２５（Ａ）は、ビット線イコライズ指示信号発生部の変更例を概略的に示す図である。図２５（Ａ）において、ビット線イコライズ指示信号発生部は、メモリブロック指定信号φｂｉとアレイ活性化指示信号ＲＡＣＴを受けるＮＡＮＤ回路４５と、ＮＡＮＤ回路４５の出力信号を反転するインバータ４６と、テストモード指示信号ＴＥおよびＺＴＥに従ってインバータ４６の出力信号を通過させるＣＭＯＳトランスミッションゲート４７と、テストモード指示信号ＴＥおよびＺＴＥに応答してＣＭＯＳトランスミッションゲート４７と相補的に導通し、ＮＡＮＤ回路４５の出力信号を通過させるＣＭＯＳトランスミッションゲート４８を含む。
【０１６１】
これらのＣＭＯＳトランスミッションゲート４７および４８の出力ノードは共通に接続され、メモリ行ブロックＭＢ♯ｉに対するビット線イコライズ指示信号ＢＬＥＱｉを生成する。ＣＭＯＳトランスミッションゲート４７は、テストモード指示信号ＴＥの活性化時導通し、ＣＭＯＳトランスミッションゲート４８が、テストモード指示信号ＴＥの非活性化時導通する。次に、図２５（Ａ）に示すビット線イコライズ指示信号発生部の動作を、図２５（Ｂ）に示す信号波形図を参照して説明する。
【０１６２】
テストモード指示信号ＴＥが活性化されると、ＣＭＯＳトランスミッションゲート４７が、インバータ４６の出力信号を選択してビット線イコライズ指示信号ＢＬＥＱｉを生成する。アレイ活性化指示信号ＲＡＣＴがＬレベルのときには、ＮＡＮＤ回路４５の出力信号がＨレベルとなり、したがってビット線イコライズ指示信号ＢＬＥＱｉがＬレベルとなる。したがって、テストモード指示信号ＴＥの活性化時、ビット線イコライズ電圧ＶＢＬを加速電圧ＶＣＣｂに従って上昇させても、ビット線には、この電圧は伝達されない。
【０１６３】
テストモード時において、メモリブロック指定信号φｂｉによりメモリブロックを指定し、かつアレイ活性化指示信号ＲＡＣＴを活性状態へ駆動する。メモリブロック指定信号φｂｉが活性状態のＨレベルのときには、ＮＡＮＤ回路４５の出力信号がＬレベルとなり、応じてビット線イコライズ指示信号ＢＬＥＱｉがＨレベルとなる。一方、メモリブロック指示信号φｂｉがＬレベルの非活性状態のときには、スタンバイ状態時と同様、ビット線イコライズ指示信号ＢＬＥＱｉはＬレベルを維持する。すなわちテストモード時において、選択メモリブロックのビット線イコライズ回路が動作し、加速電圧ＶＣＣｂをビット線上に伝達する。非選択メモリブロックにおいては、ビット線イコライズ回路は非作動状態にあり、ビット線はフローティング状態にある。
【０１６４】
加速テストが完了すると、テストモード指示信号ＴＥが非活性化され、ＣＭＯＳトランスミッションゲート４７が非導通状態、ＣＭＯＳトランスミッションゲート４８が導通状態となる。アレイ活性化指示信号ＲＡＣＴがＬレベルのときには、したがってＮＡＮＤ回路４５の出力信号に従ってビット線イコライズ指示信号ＢＬＥＱｉがＨレベルとなる。これにより、各メモリブロックにおいてビット線は、ビット線イコライズ回路により所定の中間電圧ＶＢＬレベルにプリチャージされかつイコライズされる。
【０１６５】
アレイ活性化指示信号ＲＡＣＴがＨレベルとなると、メモリブロック指定信号φｂｉがＨレベルのときには、ＮＡＮＤ回路４５の出力信号がＬレベルとなり、応じてビット線イコライズ指示信号ＢＩＥＱｉがＬレベルとなり、ビット線イコライズ回路が非作動状態とされる。一方、メモリブロック指定信号φｂｉがＬレベルのときには、ＮＡＮＤ回路４５の出力信号はＬレベルであり、ビット線イコライズ指示信号ＢＬＥＱｉはＨレベルを維持し、非選択メモリブロックにおいてはビット線イコライズ回路によりビット線のプリチャージ／イコライズがスタンバイサイクル時と同様行なわれる。
【０１６６】
テストモード時においては、ビット線を介してメモリキャパシタに対し高電圧を印加してキャパシタ絶縁膜およびビット線の電圧ストレスの加速を行なうだけであり、ビット線電位のセンス動作は行なわれないため、各非選択メモリブロックにおいてビット線がフローティング状態に保持されていても何ら問題は生じない。
【０１６７】
この図２５（Ａ）に示す指定メモリブロックに対してのみビット線加速電圧を印加する構成は、図２１に示す構成と組合せて用いられる。
【０１６８】
なお、図２３（Ｂ）および図２５（Ｂ）に示す信号波形図においては、テスト動作モード時、ビット線へは加速電圧が持続的に与えられている。しかしながら、このビット線電圧加速動作モード時において、ビット線イコライズ指示信号ＢＬＥＱｉがトグルされてもよい。テストモード指示信号ＴＥとアレイ活性化指示信号ＲＡＣＴのＡＮＤをとった信号をテストモード指示信号として利用することにより、アレイ活性化指示信号ＲＡＣＴに従ったビット線加速電圧のトグル動作を実現でき、ダイナミックなストレス加速が実現される。
【０１６９】
以上のように、この発明の実施の形態４に従えば、ビット線電圧加速動作モード時、センスアンプ回路とビット線とをビット線分離ゲートにより分離してビット線イコライズ回路から各ビット線へ加速電圧を印加するように構成しているため、センスアンプ回路にロジックトランジスタを利用しても、確実に、ビット線電圧の加速を行なうことができる。
【０１７０】
なお、このビット線電圧加速は、ワード線電圧の加速などの動作と組合せて用いられてもよい。
【０１７１】
［他の適用例］
上述の説明においては、ＤＲＡＭ回路においては、同一チップ上に形成されたロジック回路のトランジスタと同一製造工程で形成されるトランジスタを選択的に利用している。しかしながら、ＤＲＡＭ単体において、周辺制御回路の構成要素のＭＯＳトランジスタのゲート絶縁膜の膜厚を、メモリ部および内部電圧発生回路のＭＯＳトランジスタのゲート絶縁膜よりも薄くする構成であっても、本発明は適用可能である。
【０１７２】
【発明の効果】
以上のように、この発明に従えば、ＤＲＡＭ回路の構成要素のＭＯＳトランジスタは、選択的に、ロジック回路の構成要素のトランジスタと同一製造工程で構成するようにしているため、製造工程が簡略化され、信頼性を損なうことなく高速動作するＤＲＡＭ回路を実現することができる。
【０１７３】
すなわち、請求項１に係る発明に従えば、メモリ回路において、第１の電源電圧を受けて動作する第１の回路と、この第１の電源電圧よりも高い電圧を受けて動作する第２の回路とを備えるメモリ回路において、第１の回路の構成要素として、ロジック回路の構成要素である第１種のＭＯＳトランジスタで構成しており、第１の回路を高速動作させることができ、また低電源電圧化により消費電力を低減することができる。
【０１８１】
また、センスアンプ回路を第１種のＭＯＳトランジスタで構成し、かつビット線分離ゲートを第２種のＭＯＳトランジスタで構成しており、ビット線分離ゲートに高電圧の制御信号を印加しても、確実にビット線分離ゲートの耐圧特性を保証することができ、また高速動作するセンスアンプ回路を、製造工程数を増加することなく容易に実現することができる。
【０１８２】
請求項２に係る発明に従えば、ビット線イコライズ回路を各ビット線対に設け、このビット線イコライズ回路を第２種のＭＯＳトランジスタで構成して、加速テストモード時、ビット線イコライズ回路がを介してビット線に高電圧を印加しており、容易にビット線電圧の加速を、センスアンプ回路に悪影響を及ぼすことなく行なうことができる。
【０１８３】
請求項３に係る発明に従えば、センスアンプドライブトランジスタを行方向に隣接するメモリブロック間領域に配置しており、十分なゲート幅を有するセンスアンプドライブトランジスタを面積増加を伴うことなく配置することができる。
【０１８６】
請求項４に係る発明に従えば、センスアンプドライブトランジスタをセンスアンプ回路配置領域と行方向に隣接するメモリブロック間の領域との交差領域に配置しており、十分にゲート幅の広い電流駆動力の大きいセンスアンプドライブトランジスタをアレイ面積を増加させることなく容易に配置することができる。
【０１８７】
請求項５に係る発明に従えば、ビット線分離トランジスタおよびイコライズトランジスタを、メモリセル形成用基板領域に配置し、またセンスアンプトランジスタを列方向に隣接するメモリブロック間の領域に配置しかつ列選択ゲートをこの列方向のメモリブロック間領域に配置しており、容易に第１種のＭＯＳトランジスタを深いバイアス状態に設定することができる。
また、メモリ回路において、第１の電源電圧を受けて動作する第１の回路と、この第１の電源電圧よりも高い電圧を受けて動作する第２の回路とを備えるメモリ回路において、第１の回路の構成要素として、ロジック回路の構成要素である第１種のＭＯＳトランジスタで構成しており、第１の回路を高速動作させることができ、また低電源電圧化により消費電力を低減することができる。
【０１８８】
請求項６に係る発明に従えば、ビット線イコライズ用絶縁ゲート型電界効果トランジスタを第２種のＭＯＳトランジスタで構成して、加速テストモード時、ビット線イコライズ用絶縁ゲート型電界効果トランジスタを介してビット線に高電圧を印加しており、容易にビット線電圧の加速を、センスアンプ回路に悪影響を及ぼすことなく行なうことができる。
【０１８９】
請求項７に係る発明に従えば、行方向に隣接するメモリブロック間領域とセンスアンプ回路配置領域との交差領域にセンスアンプドライブトランジスタを配置しかつこのセンスアンプドライブトランジスタを第２種のＭＯＳトランジスタで構成しており、回路占有面積を増加させることなく、センスアンプドライブトランジスタを形成することができる。また、この領域におけるバイアスも、センスアンプトランジスタと同じとすることができ、第２種ＭＯＳトランジスタを用いても必要以上にそのしきい値電圧の絶対値が大きくなるのを防止することができ、オフリーク電流を抑制し高速センス動作を実現することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従う半導体集積回路装置の全体の構成を概略的に示す図である。
【図２】 この発明の実施の形態２に従う半導体集積回路装置の全体の構成を概略的に示す図である。
【図３】 図２に示す半導体集積回路装置のセンスアンプ帯の構成をより詳細に示す図である。
【図４】 図２に示すＤＲＡＭ回路の、メモリセルアレイの構成を概略的に示す図である。
【図５】 図３に示す回路の各トランジスタの配置のレイアウトを概略的に示す図である。
【図６】 図５に示すライン５Ａ−５Ａに沿った断面構成を概略的に示す図である。
【図７】 図４に示すサブデコーダに含まれるサブデコード回路の構成を示す図である。
【図８】 図７に示すサブデコーダの各トランジスタのレイアウトを概略的に示す図である。
【図９】 図８に示すライン８Ａ−８Ａに沿った断面構造を概略的に示す図である。
【図１０】 この発明の実施の形態３に従う半導体集積回路装置のセンスアンプ体の構成を概略的に示す図である。
【図１１】 図１０に示すセンスアンプ帯の各トランジスタの配置を概略的に示す図である。
【図１２】 図１１に示すトランジスタレイアウトのセンスアンプドライブトランジスタの等価回路を示す図である。
【図１３】 この発明の実施の形態３の変更例のトランジスタのレイアウトを概略的に示す図である。
【図１４】 図１３に示すトランジスタレイアウトのセンスアンプドライブトランジスタの等価回路を示す図である。
【図１５】 この発明の実施の形態４におけるビット線分離ゲートの状態を概略的に示す図である。
【図１６】 この発明の実施の形態４におけるビット線電圧加速動作時の信号のレイアウト波形を示す図である。
【図１７】 この発明の実施の形態４におけるビット線加速電圧発生部の構成を概略的に示す図である。
【図１８】 この発明の実施の形態４におけるテストモード指示信号発生部の構成を概略的に示す図である。
【図１９】 この発明の実施の形態４におけるテストモード指示信号発生の他の構成を概略的に示す図である。
【図２０】 この発明の実施の形態４におけるビット線分離指示信号発生部の構成を概略的に示す図である。
【図２１】 この発明の実施の形態４におけるビット線分離指示信号発生部の他の構成を概略的に示す図である。
【図２２】 図２１に示すビット線分離指示信号発生部の動作時におけるビット線イコライズ指示信号の発生態様を示す信号波形図である。
【図２３】 （Ａ）は、この発明の実施の形態４におけるビット線イコライズ指示信号発生部の構成を概略的に示し、（Ｂ）は、（Ａ）に示す回路の動作を示す信号波形図である。
【図２４】 図２３（Ａ）に示すアレイ活性化信号発生部の構成を概略的に示す図である。
【図２５】 （Ａ）は、この発明の実施の形態４におけるビット線イコライズ指示信号発生部の他の構成を概略的に示し、（Ｂ）は、（Ａ）に示す回路の動作を示す信号波形図である。
【図２６】 従来の半導体集積回路装置の全体の構成を概略的に示す図である。
【図２７】 （Ａ）は、ロジックトランジスタの断面構造を概略的に示し、（Ｂ）は、ＤＲＡＭトランジスタの断面構造を概略的に示す。
【符号の説明】
１ 半導体集積回路装置、２ ロジック回路、３ ＤＲＡＭ回路、ＭＡ０−ＭＡ３ メモリセルアレイ、４ａ−４ｄ ロウデコーダ、５ａ−５ｄ コラムデコーダ、６ａ−６ｄ プリアンプ／ライトドライバ、７ａ−７ｄ 電源系回路、８制御回路、ＳＡＢ センスアンプ帯、ＮＴ１−ＮＴ１０ ＭＯＳトランジスタ、ＰＱ１，ＰＱ２，ＮＱ１−ＮＱ４ ＭＯＳトランジスタ、ＭＴ メモリセルトランジスタ、２０ｌ，２０ｒ Ｐウェル、２１ｌ，２１ｒ ボトムＮウェル、２２ｌ，２２ｒ Ｐ型基板、２３ Ｎウェル、２０ｕ，２０ｄ Ｐウェル、２１ ボトムＮウェル、ＰＳＤ０−ＰＳＤｑ，ＮＳＤ０−ＮＳＤｑ センスアンプドライブトランジスタ、１１ｌ，１１ｒ ビット線イコライズ回路、１２ｌ，１２ｒビット線分離ゲート、１３ センスアンプ回路、１４ 列選択ゲート、４０ａ，４０ｂ ビット線分離ゲート群、ＳＫＧ センスアンプ回路群、ＭＢ♯Ａ，ＭＢ♯Ｂ メモリ行ブロック。
【発明の属する技術分野】
この発明は、半導体集積回路装置に関し、特に、ロジック回路とダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）が同一チップ上に混載される半導体集積回路装置に関する。
【０００２】
【従来の技術】
最近、高度な処理を高速で実行するために、メモリとロジック回路とが同一チップ上に集積化されたシステムＬＳＩまたはロジック混載メモリと呼ばれる半導体集積回路装置が実現されている。
【０００３】
図２６は、従来の半導体集積回路装置の全体の構成を概略的に示す図である。図２６において、半導体集積回路装置１は、所定の処理を実行するロジック回路２と、このロジック回路２が使用するデータを格納するＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）回路３を含む。
【０００４】
ＤＲＡＭ回路３は、それぞれが行列状に配列される複数のＤＲＡＭメモリセルを有するメモリセルアレイＭＡ０−ＭＡ３と、これらのメモリセルアレイＭＡ０−ＭＡ３の間の十字形状の中央領域に配置されるＤＲＡＭ周辺回路ＤＰＨを含む。ＤＲＡＭ周辺回路ＤＰＨは、このメモリセルアレイＭＡ０−ＭＡ３へのアクセス動作およびロジック回路２とＤＲＡＭ回路３との間のデータの転送を行なう回路ならびに内部電圧を発生する内部電圧発生回路を含む。
【０００５】
この半導体集積回路装置１において、ロジック回路２とＤＲＡＭ回路３の間のデータ転送は、半導体集積回路装置１が形成されるチップ上の内部配線を介して行なわれる。内部データバスは、ピン端子の制限を受けないため、内部データバス幅を大きくとることができ、一度に転送することのできるデータビットの数を多くすることができ、高速のデータ転送が実現される。
【０００６】
また、内部配線によりデータバスを構成し、またロジック回路２とＤＲＡＭ回路３との間の制御信号線も内部配線であり、プリント基板上の配線に比べて、その配線容量は小さく、高速でデータ／信号の転送を行なうことができ、また配線負荷容量が小さいため、小さな電流駆動力で内部配線を駆動することができ、消費電力を大幅に低減することができる。このようなＤＲＡＭ回路とロジック回路とが混載された半導体集積回路装置においては、ＤＲＡＭ回路の信頼性およびロジック回路の高速性の両方の要件を満足する必要がある。
【０００７】
図２７（Ａ）は、図２６に示すロジック回路２の構成要素であるＭＯＳトランジスタの概略断面構造を示す図である。図２７（Ａ）において、このロジック回路２の構成要素であるＭＯＳトランジスタ（以下、ロジックトランジスタＬＴＲと称す）は、半導体基板領域２ａ表面に形成される高濃度不純物領域２ｂおよび２ｃと、これらの不純物領域２ｂおよび２ｃの間のチャネル領域上にゲート絶縁膜２ｅを介して形成されるゲート電極層２ｄを含む。この絶縁膜ゲート絶縁膜２ｅは、膜厚Ｔｏｘｌを有する。ロジック回路２は、低消費電力で高速で動作することが要求される。したがって、このロジックトランジスタＬＴＲのゲート絶縁膜２ｅの膜厚Ｔｏｘｌは、十分薄くされ、このロジックトランジスタのしきい値電圧の絶対値Ｖｔｈは、十分小さくされる。しきい値電圧の絶対値を小さくすることにより、低電源電圧下においても、このロジックトランジスタＬＴＲを十分深いオン状態に設定し、大きな電流駆動力で内部ノード（信号線）の充放電を行なわせる。
【０００８】
図２７（Ｂ）は、ＤＲＡＭ回路３に含まれるＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）の概略断面構造を示す図である。この図２７（Ｂ）に示すＤＲＡＭ回路の構成要素であるＭＯＳトランジスタ（以下、ＤＲＡＭトランジスタＤＴＲと称す）は、半導体基板領域３ａ表面に間をおいて形成される高濃度不純物領域３ｂおよび３ｃと、これらの不純物領域３ｂおよび３ｃ間のチャネル領域上にゲート絶縁膜３ｅを介して形成されるゲート電極層３ｄを含む。このゲート絶縁膜３ｅは、膜厚Ｔｏｘｍを有する。
【０００９】
ＤＲＡＭトランジスタＤＴＲのゲート絶縁膜３ｅの膜厚Ｔｏｘｍは、ロジックトランジスタＬＴＲのゲート絶縁膜２ｅの膜厚Ｔｏｘｌよりも厚くされる。ＤＲＡＭ回路３においては、選択ワード線には、電源電圧よりも高い昇圧電圧Ｖｐｐが印加され、またシェアードセンスアンプ構成においてビット線とセンスアンプ回路とを選択的に接続するビット線分離ゲートには、しきい値電圧損失を低減するために、高電圧が同様印加される。これらの高電圧が印加されても、その信頼性が損なわれないようにするために、ＤＲＡＭトランジスタＤＴＲのゲート絶縁膜３ｅの膜厚Ｔｏｘｍが、ロジックトランジスタＬＴＲのそれよりも厚くされる。
【００１０】
従来、この種の半導体集積回路装置においては、これらのゲート絶縁膜の厚いＤＲＡＭトランジスタとゲート絶縁膜の薄いロジックトランジスタを同一チップ上で作り分けるデュアルオキサイド（Dual oxide）プロセスが用いられるようになってきている。このデュアルオキサイドプロセスにおいては、ＤＲＡＭトランジスタおよびロジックトランジスタのゲート絶縁膜を同一工程で形成した後、次いでＤＲＡＭトランジスタをレジストでマスクして、ロジックトランジスタのゲート絶縁膜を薄くする。この後再び、ＤＲＡＭトランジスタおよびロジックトランジスタのゲート絶縁膜を厚くする。ロジックトランジスタのエッチング時のダメージを小さくし、かつゲート絶縁膜の膜厚の制御性を高くするために、ロジックトランジスタのゲート絶縁膜を一旦エッチングにより薄くした後再びたとえばＣＶＤ法により厚くする。
【００１１】
ＤＲＡＭ回路においては、ＤＲＡＭ周辺回路ＤＰＨおよびメモリセルアレイＭＡ０−ＭＡ３に含まれるＭＯＳトランジスタは、すべてＤＲＡＭトランジスタで形成する。
【００１２】
ロジックトランジスタは、そのしきい値電圧の絶対値が小さいため、オフ状態時におけるリーク電流（オフリーク電流）が大きい。素子数の非常に多いＤＲＡＭ回路で使用するためには、スタンバイ時におけるＤＲＡＭ回路のリーク電流が無視できない大きさとなり、ロジックトランジスタをＤＲＡＭ回路で用いるのは困難であった。
【００１３】
また、ＤＲＡＭトランジスタは、そのゲート絶縁膜３ｅの膜厚Ｔｏｘｍを厚くしてしきい値電圧の絶対値を高く設定している。一方、後に説明するようなビット線上のメモリセルデータを検知および増幅しかつラッチするセンスアンプ回路は、高感度でかつ高速でセンス動作を行なうことが要求され、ＭＯＳトランジスタのしきい値電圧の絶対値を小さくすることが要求される。このような異なるしきい値電圧は、チャネル領域へのイオン注入によるしきい値電圧の調整などにより実現している。
【００１４】
【発明が解決しようとする課題】
メモリセルアレイＭＡ０−ＭＡ３に含まれるセンスアンプ回路のＭＯＳトランジスタなどのように、小さなしきい値電圧の絶対値が要求されるトランジスタを、上述のように、ＤＲＡＭトランジスタで構成すると、低しきい値電圧化のために、イオン注入によるしきい値電圧の調整などのために工程数およびマスク数が増加し、半導体集積回路装置のコストを高くするという問題が生じる。
【００１５】
また、ＤＲＡＭ周辺回路は、ＭＯＳトランジスタのしきい値電圧が比較的高く、ロジック回路に比べて高速動作できないという問題があった。
【００１６】
しかしながら、製造プロセスの簡略化のために、低しきい値電圧の（しきい値電圧の絶対値の小さい）ロジックトランジスタを、ＤＲＡＭ回路内の低しきい値電圧ＭＯＳトランジスタに対して用いた場合、以下の問題が生じる。
【００１７】
ＤＲＡＭ回路においては、不良ビットをスクリーニングするために加速試験が行なわれる。加速試験においては、印加電圧および動作温度を高くする。この加速試験において、メモリセルのビット線に高電圧を印加し、メモリセルキャパシタの電圧加速を行なう。センスアンプ回路は、ビット線に対して設けられており、このセンスアンプ回路にロジックトランジスタを用いた場合、ロジックトランジスタに加速電圧が印加される。ロジックトランジスタはゲート絶縁膜が薄いため、その耐圧が小さく、加速試験時にロジックトランジスタが破壊される可能性がある。このため、加速試験時十分な高電圧をビット線に印加して加速を行なうことができず、比較的低い加速電圧を印加する必要があり、電圧ストレスを十分印加するためにこの加速テストの時間が長くなるという問題が生じる。また、十分にスクリーニングを限られた時間内で行なうことができなくなるという問題が生じる。
【００１８】
また、ＤＲＡＭ回路においてロジックトランジスタを用いた場合、このロジックトランジスタは低しきい値電圧ＭＯＳトランジスタであり、オフリーク電流が大きく、ＤＲＡＭ回路のスタンバイ電流を十分小さくすることができなくなるという問題がある。
【００１９】
それゆえ、この発明の目的は、ＤＲＡＭ回路の信頼性および消費電流を増加させることなくかつ工程数を増加させることのなく高速動作する半導体集積回路装置を提供することである。
【００２０】
この発明の他の目的は、工程数を増加させることなく確実にＤＲＡＭ回路の加速テスト時、十分な高電圧をビット線に印加することのできる半導体集積回路装置を提供することである。
【００２１】
【課題を解決するための手段】
この発明に係る半導体集積回路装置は、要約すれば、ＤＲＡＭ回路内においても、ワード線ドライブ回路および内部電圧発生回路などの高電圧が印加されるＭＯＳトランジスタを除くＭＯＳトランジスタには、ロジックトランジスタを用いる。
【００２２】
すなわち、請求項１に係る半導体集積回路装置は、ＭＯＳトランジスタからなるロジックトランジスタを構成要素として含み、所定の処理を実行するロジック回路と、少なくともロジック回路が使用するデータを格納するためのメモリ回路を備える。このメモリ回路は、第１の電圧を受けて動作する第１の回路と、第１の電源電圧よりも高い電圧を受けて動作する第２の回路とを含む。第１の回路は、ロジックトランジスタと少なくともゲート絶縁膜の膜厚が同じ第１種の絶縁ゲート型電界効果トランジスタを構成要素として含み、第２の回路は、ロジックトランジスタよりもゲート絶縁膜の膜厚の厚い第２種の絶縁ゲート型電界効果トランジスタを構成要素として含む。
メモリ回路は、さらに、各々が行列状に配列される複数のメモリセルと、メモリセルの列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線対とを有する複数のメモリブロックを含む。これら複数のメモリブロックは行および列方向に配列される。
このメモリ回路が、さらに、列方向に隣接するメモリブロックに共有されるようにメモリブロックの列のビット線対に対応して配置される複数のセンスアンプ回路を含む。これらの複数のセンスアンプ回路の各々は第１種の絶縁ゲート型電界効果トランジスタで構成される。
この請求項１に係る半導体集積回路装置はさらに、ビット線対と対応のセンスアンプ回路との間に配置され、加速テストモード時ビット線対と対応のセンスアンプ回路とを分離するための複数のビット線分離ゲートとを備える。これらのビット線分離ゲートは、第２種の絶縁ゲート型電界効果トランジスタで構成される。
【００３４】
請求項２に係る半導体集積回路装置は、請求項１の装置がさらに、各ビット線対に対して設けられ、活性化時ビット線イコライズ電圧を対応のビット線対へ伝達するための複数のビット線イコライズ回路と、加速テストモード時、ビット線イコライズ回路を活性状態としかつビット線イコライズ電圧を高くするためのテスト制御回路をさらに備える。このビット線イコライズ回路は第２種の絶縁ゲート型電界効果トランジスタで構成される。
【００３５】
請求項３に係る半導体集積回路装置は、請求項１のメモリ回路が、さらに、センス電源線と、所定数のセンスアンプ回路ごとに設けられかつ第２種の絶縁ゲート型電界効果トランジスタで構成され、導通時センス電源線とセンス電源線とを接続するための複数のセンスドライブトランジスタを備える。
【００３８】
請求項４に係る半導体集積回路装置は、請求項１のセンスアンプ回路が、列方向に隣接するメモリブロック間の領域に配置される。センスアンプドライブトランジスタはセンスアンプ回路配置領域と行方向に隣接するメモリブロック間の領域との交差領域に配置される。
【００３９】
請求項５に係る半導体集積回路装置は、ＭＯＳトランジスタからなるロジックトランジスタを構成要素として含み、所定の処理を実行するロジック回路と、少なくともロジック回路が使用するデータを格納するためのメモリ回路を備える。このメモリ回路は、第１の電圧を受けて動作する第１の回路と、第１の電源電圧よりも高い電圧を受けて動作する第２の回路とを含む。第１の回路は、ロジックトランジスタと少なくともゲート絶縁膜の膜厚が同じ第１種の絶縁ゲート型電界効果トランジスタを構成要素として含み、第２の回路は、ロジックトランジスタよりもゲート絶縁膜の膜厚の厚い第２種の絶縁ゲート型電界効果トランジスタを構成要素として含む。
メモリ回路は、各々が行列状に配列される複数のメモリセルと、メモリセルの各列に対応して配列される複数のビット線対とを含みかつ行および列方向に整列して配置される複数のメモリブロックを含む。複数のメモリブロックは、互いに分離される複数の第１導電型の第１の基板領域に形成され、各第１の基板領域は、第２導電型の第２の基板領域に取囲まれるように形成される。第２の基板領域は列方向に隣接するメモリブロック間の領域において第１導電型の第３の基板領域により分離される。
【００４０】
この請求項５に係る半導体集積回路装置は、さらに、各メモリブロックの各列に対応して配置されかつ第１の基板領域内に形成され、導通時対応の列のビット線の所定電圧レベルにイコライズするためのイコライズ用絶縁ゲート型電界効果トランジスタと、各メモリブロックの各列に対応してイコライズ用絶縁ゲート型電界効果トランジスタの形成領域と第３の基板領域との間に第１の基板領域内に形成され、導通／非導通のいずれかの状態にせてされるビット線分離用絶縁ゲート型電界効果トランジスタと、列方向に隣接するメモリブロックの列に対応して設けられ、活性化時対応の列のビット線電位を差動増幅するための複数のセンスアンプ回路を備える。このセンスアンプ回路の各々は、第３の基板領域を列方向に沿って第１および第２の分割領域に分割するように行方向に延在して配置される第２導電型の第４の基板領域内に形成される第１のセンスアンプ用絶縁ゲート型電界効果トランジスタと、第１の分割領域に形成される第２のセンスアンプ絶縁ゲート型電界効果トランジスタとを含む。
【００４１】
この請求項５に係る半導体集積回路装置は、第２の分割領域にセンスアンプ回路に対応して配置されかつ列選択信号に応答して対応のセンスアンプ回路を内部データ線に接続するための列選択ゲート用絶縁ゲート型電界効果トランジスタをさらに含む。この列選択ゲート用絶縁ゲート型電界効果トランジスタならびに第１および第２のセンスアンプトランジスタは、ロジックトランジスタとゲート絶縁膜の膜厚が同じであり、またビット線イコライズ用絶縁ゲート型電界効果トランジスタおよびビット線分離絶縁ゲート型電界効果トランジスタは、ロジックトランジスタよりもゲート絶縁膜の膜厚が厚い。
【００４２】
請求項６に係る半導体集積回路装置は、請求項５の装置がさらに、加速テストモード時、ビット線イコライズ用絶縁ゲート型電界効果トランジスタを導通状態としかつビット線イコライズ電圧を高くするためのテスト制御回路をさらに備える。このビット線イコライズ用絶縁ゲート型電界効果トランジスタは第２種の絶縁ゲート型電界効果トランジスタで構成される。
【００４３】
請求項７に係る半導体集積回路装置は、請求項５のメモリ回路がさらに、行方向に隣接するメモリブロック間の領域とセンスアンプ回路配置領域との交差領域において、第３の基板領域に形成され、導通時対応のセンスアンプ回路へ第１の電源供給電圧を伝達する第１のセンスアンプドライブ用絶縁ゲート型電界効果トランジスタと、第１の分割領域に形成され、導通時対応のセンスアンプ回路へ第２の電源供給電圧を伝達する第２のセンスアンプドライブ用絶縁ゲート型電界効果トランジスタを備える。第１および第２のセンスアンプドライブ用絶縁ゲート型電界効果トランジスタは、第２種の絶縁ゲート型電界効果トランジスタである。
【００４４】
ＤＲＡＭ回路内において、高電圧が印加されるトランジスタ以外はロジックトランジスタで構成される。したがって、ＤＲＡＭ回路内において、高電圧が印加されるＭＯＳトランジスタはＤＲＡＭトランジスタで構成され、高電圧が印加されても、その耐圧は十分に保証されており、信頼性が保証される。また、ロジックトランジスタをＤＲＡＭ回路内で使用することにより、高速動作性が保証される。
【００４５】
センスアンプ回路をロジックトランジスタで構成することにより、センスアンプ回路をロジック回路形成時同時に形成することができ、マスク数および工程数の増加を抑制することができる。
【００４６】
またビット線分離トランジスタをセンスアンプ回路とビット線イコライズ回路との間に設けることにより、加速試験時、センスアンプとビット線とを分離して、イコライズ回路からビット線へ高電圧を印加することができ、センスアンプ回路のロジックトランジスタに悪影響を及ぼすことなくビット線に十分高い加速電圧を印加することができる。
【００４７】
また、センスアンプドライブのバックゲートバイアスを深くすることにより、オフリーク電流を防止することができる。
【００４８】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１に従う半導体集積回路装置の全体の構成を概略的に示す図である。図１において、この半導体集積回路装置１は、ロジックトランジスタＬＴＲを構成要素とするロジック回路２と、周辺回路がロジック回路２のロジックトランジスタと同一製造工程で形成されるロジックトランジスタＬＴＲを構成要素として含むＤＲＡＭ回路３を含む。
【００４９】
このＤＲＡＭ回路３は、ＤＲＡＭ回路３の配置領域の４分割領域に配置され、各々が行列状に配列される複数のメモリセルを有するメモリセルアレイＭＡ０−ＭＡ３と、メモリセルアレイＭＡ０−ＭＡ３それぞれに対応して配置され、対応のメモリセルアレイのアドレス指定された行（ワード線）を選択状態へ駆動するためのロウデコーダ４ａ−４ｄと、メモリセルアレイＭＡ０−ＭＡ３それぞれに対応して設けられ、アドレス指定された列を選択するための列選択信号を生成するコラムデコーダ５ａ−５ｄと、コラムデコーダ５ａ−５ｄそれぞれに対応して設けられ、対応のコラムデコーダ５ａ−５ｄにより選択された列とデータの授受を行なうプリアンプ／ライトドライバ６ａ−６ｄと、ＤＲＡＭ回路３の中央部に配置され、これらのメモリセルアレイＭＡ０−ＭＡ３へのアクセス動作を制御する制御回路８を含む。
【００５０】
制御回路８は、ロジック回路２から与えられる制御信号（コマンド）に従ってＤＲＡＭ回路３の内部動作を制御するための制御信号を生成する。
【００５１】
ＤＲＡＭ回路３は、さらに、ロウデコーダ４ａおよび４ｃの間の領域に配置される電源系回路７ａと、ロウデコーダ４ｂおよび４ｄの間の領域に配置される電源系回路７ｃと、プリアンプ／ライトドライバ６ａおよび６ｂの間の領域に配置される電源系回路７ｂと、プリアンプ／ライトドライバ６ｃおよび６ｄの間の領域に配置される電源系回路７ｄを含む。電源系回路７ａ−７ｄは、外部から与えられる電源電圧を降圧してアレイ電源電圧を生成する降圧回路、選択ワード線上に伝達される高電圧Ｖｐｐを生成する昇圧回路、基板バイアスなどに使用される負電圧ＶＢＢを発生する負電圧発生回路、ビット線プリチャージ／イコライズ電圧ＶＢＬを生成するビット線プリチャージ電圧発生回路、およびメモリセルキャパシタのセルプレートに与えられるセルプレート電圧ＶＣＰを生成するセルプレート電圧発生回路を含む。
【００５２】
このＤＲＡＭ周辺回路において、コラムデコーダ５ａ−５ｄ、プリアンプ／ライトドライバ６ａ−６ｄおよび制御回路８が、構成要素として、ロジックトランジスタＬＴＲを含む。ロジックトランジスタは、前述のごとく、ゲート絶縁膜の膜厚が薄く、しきい値電圧の絶対値が小さい。したがって、これらの制御回路８、コラムデコーダ５ａ−５ｄ、プリアンプ／ライトドライバ６ａ−６ｄに構成要素としてロジックトランジスタを利用することにより、これらの回路部分を、低電源電圧下で高速動作させることができる。コラムデコーダ５ａ−５ｄおよびプリアンプ／ライトドライバ６ａ−６ｄは列選択動作時に動作する列系回路であり、その数は、行選択に関連するメモリセルアレイ内に設けられる回路およびロウデコーダに含まれる単位デコード回路の数に比べて少ない。したがって、これらのコラムデコーダ５ａ−５ｄ、プリアンプ／ライトドライバ６ａ−６ｄおよび制御回路８にロジックトランジスタＬＴＲを利用しても、その数が少ないため、オフリーク電流は小さく、スタンバイ状態時における消費電流の増大は特に問題は生じない。
【００５３】
メモリセルアレイＭＡ０−ＭＡ３およびロウデコーダ４ａ−４ｄには、ゲート絶縁膜の厚いＤＲＡＭトランジスタを利用する。これにより、選択ワード線上に昇圧電圧ＶＰＰが印加されても、確実にその耐圧特性を保証することができる。
【００５４】
電源系回路７ａ−７ｄにおいては、外部電源電圧を受ける場合、比較的高電圧が印加される。また、電源系回路７ａ−７ｄは、正確な電圧レベルの内部電圧を安定に生成する必要があり、これらの電源系回路は、実質的に、アナログ動作（カレントミラー動作およびソースフォロアモード動作等）を行なっており、オフリーク電流の影響を抑制して正確な内部電圧発生動作を保証するために、しきい値電圧の絶対値の大きなＤＲＡＭトランジスタを使用する。これにより、安定に所望の電圧レベルの内部電圧を生成することができる。
【００５５】
ロジック回路２およびＤＲＡＭ周辺回路の列系回路および制御回路８には、同一製造工程で形成されるロジックトランジスタを構成要素として利用する。同一工程で形成されるＭＯＳトランジスタは、そのゲート絶縁膜の膜厚、膜の材料、およびゲート電極層の膜厚および材料、チャネル領域の不純物濃度プロフィール、およびしきい値電圧が同じとなる。
【００５６】
以上のように、この発明の実施の形態１に従えば、ＤＲＡＭ回路の列系回路および制御回路を、ロジック回路のＭＯＳトランジスタと同一製造工程で形成されるロジックトランジスタで構成しており、スタンバイ状態時におけるリーク電流を増大させることなく低電源電圧下でも高速動作するＤＲＡＭ回路を実現することができる。すなわち、オフリーク電流量が問題とならず、かつ高電圧が印加されない回路を、ロジック回路と同一製造工程で形成されるＭＯＳトランジスタを使用しているため、スタンバイ電流を許容値以下に維持して高速動作するＤＲＡＭ回路を得ることができ、応じて高速動作する半導体集積回路装置を実現することができる。
【００５７】
［実施の形態２］
図２は、この発明の実施の形態２に従う半導体集積回路装置の全体の構成を概略的に示す図である。この図２に示す半導体集積回路装置１においては、メモリセルアレイＭＡ０−ＭＡ３の各々が、行方向に延在するセンスアンプ帯ＳＡＢにより複数のメモリブロックＭＢに分割される。センスアンプ帯ＳＡＢは、メモリブロックの各列に対応して設けられるセンスアンプ回路を含む。このセンスアンプ回路を、ロジック回路２に含まれるロジックトランジスタＬＴＲと同一工程で作製されるＭＯＳトランジスタで構成する。
【００５８】
コラムデコーダ５ａ−５ｄは、それぞれ対応のメモリセルアレイＭＡ０−ＭＡ３に含まれるメモリブロックＭＢに共通に設けられる。ＤＲＡＭ回路３においては、メモリセルアレイＭＡ０−ＭＡ３において、選択時たとえば１２８ビットのメモリセルが同時に選択される。したがって、コラムデコーダ５ａ−５ｄそれぞれに含まれる単位デコード回路の数は、ロウデコーダ４ａに含まれる単位ロウデコード回路の数よりも十分少ない。先の実施の形態１と同様、この列系回路であるコラムデコーダ５ａ−５ｄおよびプリアンプ／ライトドライバ６ａ−６ｄを、ロジック回路２の構成要素であるロジックトランジスタと同じロジックトランジスタで構成することにより、オフリーク電流の増加を抑制しつつ高速動作が実現される。また制御回路８は、実施の形態１と同様、ロジックトランジスタで構成され、ロジック回路２からの制御信号およびアドレス信号に従って高速で動作する。
【００５９】
ロウデコーダ４ａ−４ｄおよび電源系回路７ａ−７ｄがＤＲＡＭトランジスタで構成されるのは、実施の形態１と同様である。
【００６０】
センスアンプ帯ＳＡＢに含まれるセンスアンプ回路を、ロジックトランジスタで形成することにより、このセンスアンプ回路の構成要素であるＭＯＳトランジスタのしきい値調整のためのイオン注入工程が不要となり、マスク数および工程数を低減することができる。メモリブロックＭＢに含まれるメモリセルは、ＤＲＡＭトランジスタで構成される。
【００６１】
図３は、この発明の実施の形態２における１つのセンスアンプ回路に関連する部分の構成を示す図である。図３において、センスアンプ帯ＳＡＢは、メモリブロックＭＢＬおよびＭＢＲにより共有される。センスアンプ帯ＳＡＢにおいては、センスアンプ回路１３と、列選択信号Ｙに従ってセンスアンプ回路１３を図示しない内部データ線ＩＯおよび／ＩＯに接続する列選択ゲート１４が設けられる。
【００６２】
センスアンプ回路ＳＡに対応して、メモリブロックＭＢＬにおいてはビット線ＢＬＬおよびＺＢＬＬが配設され、またメモリブロックＭＢＲにおいては、ビット線ＢＬＲおよびＺＢＬＲが配置される。これらのビット線ＢＬＬおよびＺＢＬＬとビット線ＢＬＲおよびＺＢＬＲと図示しないワード線ＷＬ（サブワード線）の交差部に対応してメモリセルＭＣが配置される。図３におていは、メモリブロックＭＢＲにおいて、ワード線ＷＬと補のビット線ＺＢＬＲの交差部に対応して配置されるメモリセルＭＣを代表的に示す。このメモリセルＭＣは、セルプレート電極にセルプレート電圧ＶＣＰを受けて情報を記憶するメモリセルキャパシタＣｍと、ワード線ＷＬ上の電圧に応答して導通しメモリセルキャパシタＣｍをビット線ＺＢＬＲに接続するメモリトランジスタＭＴを含む。このメモリトランジスタＭＴには、ワード線ＷＬ上には選択時、昇圧電圧ＶＰＰが印加されるため、ゲート絶縁膜の厚いＤＲＡＭトランジスタが用いられる。
【００６３】
ビット線ＢＬＬおよびＺＢＬＬに対しては、ビット線イコライズ指示信号ＢＬＥＱＬの活性化時導通し、ビット線イコライズ電圧ＶＢＬをビット線ＢＬＬおよびＺＢＬＬに伝達するビット線イコライズ回路１１ｌと、ビット線イコライズ指示信号ＢＬＩＬに従ってビット線ＢＬＬおよびＺＢＬＬをセンスアンプ回路１３に接続するビット線分離ゲート１２ｌが設けられる。
【００６４】
ビット線ＢＬＲおよび／ＢＬＲに対して、同様ビット線イコライズ指示信号ＢＬＥＱＲの活性化時導通しビット線プリチャージ電圧ＶＢＬをビット線ＢＬＲおよびＺＢＬＲに伝達するビット線イコライズ回路１１ｒと、ビット線分離指示信号ＢＬＲに従ってビット線ＢＬＲおよびＺＢＬＲをセンスアンプ回路１３に接続するビット線分離ゲート１２ｒが設けられる。
【００６５】
ビット線イコライズ回路１１ｌは、ビット線イコライズ指示信号ＢＬＥＱＬに応答して導通しビット線ＢＬＬおよびＺＢＬＬをイコライズするイコライズ用ＮチャネルＭＯＳトランジスタＮＴ３と、ビット線イコライズ指示信号ＢＬＥＱＬに応答してビット線プリチャージ電圧ＶＢＬをビット線ＢＬＬおよびＺＢＬＬに伝達するビット線プリチャージ用ＮチャネルＭＯＳトランジスタＮＴ１およびＮＴ２を含む。
【００６６】
ビット線分離ゲート１２ｌは、ビット線分離指示信号ＢＬＩＬがＨレベルのとき導通し、ビット線ＢＬＬおよびＺＢＬＬをそれぞれセンスノードＳａおよびＳｂに接続するＮチャネルＭＯＳトランジスタＮＴ７およびＮＴ８を含む。
【００６７】
ビット線イコライズ回路１１ｒは、ビット線イコライズ指示信号ＢＬＥＱＲに応答して導通しビット線ＢＬＲおよびＺＢＬＲにプリチャージ電圧ＶＢＬを伝達するプリチャージ用ＮチャネルＭＯＳトランジスタＮＴ４およびＮＴ５と、ビット線イコライズ指示信号ＢＬＥＱＲに応答して導通し、ビット線ＢＬＲおよびＺＢＬＲを接続するイコライズ用ＮチャネルＭＯＳトランジスタＮＴ６を含む。
【００６８】
ビット線分離ゲート１２ｒは、ビット線分離指示信号ＢＬＩＲがＨレベルのとき導通しビット線ＢＬＲおよびＺＢＬＲをそれぞれセンスのとＳａおよびＳｂに接続するＮチャネルＭＯＳトランジスタＮＴ９およびＮＴ１０を含む。
【００６９】
ビット線イコライズ回路１１ｌおよび１１ｒを、それぞれ、ビット線ＢＬＬおよびＺＢＬＬの対およびビット線ＢＬＲおよびＺＢＬＲの対に設けることにより、これらのビット線ＢＬＬ，ＺＢＬＬ，ＢＬＲおよびＺＢＬＲのプリチャージ／イコライズを高速に行なうことができ、いわゆるＲＡＳプリチャージ時間ｔＲＰを短くすることができ、サイクル時間を短縮することができる。
【００７０】
ビット線イコライズ指示信号ＢＬＥＱＬおよびＢＬＥＱＲは、プリチャージ電圧ＶＢＬを高速でビット線ＢＬＬ，ＢＬＲ、ＺＢＬＬ，ＺＢＬＲに伝達するため、アレイ電源電圧Ｖｃｃｓよりも高い電圧レベルに設定される。したがって、これらのビット線イコライズ回路１１ｌ，１１ｒに含まれるＭＯＳトランジスタＮＴ１−ＮＴ６は、ＤＲＡＭトランジスタで構成される。またこれらのＭＯＳトランジスタＮＴ１−ＮＴ６のしきい値電圧を安定化させるため、これらのバックゲートへは、負電圧ＶＢＢが印加される。バックゲートバイアス電圧ＶＢＢは、またメモリセルトランジスタＭＴのバックゲートへも与えられる。
【００７１】
ビット線分離ゲート１２ｌおよび１２ｒは、センスアンプ回路１３に対し読出電圧を高速で伝達し、またセンスアンプ回路１３により増幅されたデータをメモリセルに再書込するため、昇圧電圧ＶＰＰレベルのビット線分離信号ＢＬＩＬまたはＢＬＩＲを受ける。したがって、これらのビット線分離ゲート１２ｌおよび１２ｒのＭＯＳトランジスタはＮＴ７−ＮＴ１０は、ＤＲＡＭトランジスタで構成される。これらのＭＯＳトランジスタＮＴ７−ＮＴ１０のバックゲートへは、また負のバイアス電圧ＶＢＢが印加される。
【００７２】
センスアンプ回路１３は、交差結合されたＰチャネルＭＯＳトランジスタＰＱ１およびＰＱ２と、交差結合されたＮチャネルＭＯＳトランジスタＮＱ１およびＮＱ２を含む。ＭＯＳトランジスタＰＱ１およびＮＱ１が、センスノードＳｂを入力ノードとし、センスノードＳａを出力ノードとするＣＭＯＳインバータを構成し、ＭＯＳトランジスタＰＱ２およびＮＱ２が、センスノードＳａを入力ノードとし、センスノードＳｂを出力ノードとするＣＭＯＳインバータを構成する。
【００７３】
センスアンプ回路１３のＭＯＳトランジスタＰＱ１，ＮＱ１，ＰＱ２，ＮＱ２は、センス感度およびセンス速度の観点から、そのしきい値電圧の絶対値はできるだけ小さいのが望ましい（微小電位を高速で増幅することができる）。したがって、このセンスアンプ回路１３には、ロジックトランジスタがＭＯＳトランジスタＰＱ１，ＮＱ１，ＰＱ２，ＮＱ２として用いられる。できるだけしきい値電圧の絶対値を小さくするため、ＭＯＳトランジスタＰＱ１，ＰＱ２のバックゲートへは、アレイ電源電圧Ｖｃｃｓが与えられ、ＭＯＳトランジスタＮＱ１，ＮＱ２のバックゲートへは、接地電圧Ｖｓｓが与えられる。
【００７４】
列選択ゲート１４は、列選択信号Ｙに応答してセンスノードＳｂおよびＳａをそれぞれ内部データ線／ＩＯおよびＩＯに伝達するＮチャネルＭＯＳトランジスタＮＱ３およびＮＱ４を含む。これらの列選択ゲート１４は、できるだけ高速でかつしきい値電圧の損失を伴うことなく内部データ線ＩＯ，／ＩＯとセンスノードＳｂおよびＳａの間でデータ信号の転送を行なう必要がある。したがって、この列選択ゲート１４には、ＭＯＳトランジスタＮＱ３およびＮＱ４として、ロジックトランジスタが用いられる。
【００７５】
ＭＯＳトランジスタＮＱ３およびＮＱ４のバックゲートへは、また、そのしきい値電圧をできるだけ小さくするため接地電圧Ｖｓｓが与えられる。
【００７６】
図３に示すように、センスアンプ回路１３にロジックトランジスタを利用することにより、センスアンプ回路をロジック回路形成工程と同一工程で形成することができる。したがって、センスアンプ回路１３にＤＲＡＭトランジスタを使用して、そのしきい値電圧を調整するためのイオン注入を行なう工程が不要となり、マスク数および工程数を低減することができる。
【００７７】
なお、センスアンプ回路１３へ与えられるアレイ（センス）電源電圧Ｖｃｃｓは、約２．０Ｖであり、ロジック回路の動作電源電圧は、１．８Ｖである。したがって、このセンスアンプ回路１３に、ロジック回路の構成要素であるロジックトランジスタと同一ゲート絶縁膜膜厚のトランジスタを用いても、それらのゲートに印加される電圧は、ほぼロジック回路の動作電源電圧と同程度であるため、十分に耐圧特性は保証される。
【００７８】
図４は、１つのメモリセルアレイの構成を概略的に示す図である。メモリセルアレイＭＡ（ＭＡ０−ＭＡ３）は、複数のメモリ行ブロックＭＢ♯０−ＭＢ♯ｎに分割される。メモリ行ブロックＭＢ♯０−ＭＢ♯ｎの各々は、行方向に整列して配置される複数のメモリサブアレイを含む。すなわち、メモリ行ブロックＭＢ♯ｉは、行方向に整列して配置されるメモリサブアレイＭＳＡｉ０−ＭＳＡｉｐを含む。
【００７９】
メモリ行ブロックＭＢ♯０−ＭＢ♯ｎそれぞれに対応して、行アドレス信号をデコードするロウデコード回路ＲＤ０−ＲＤｎが設けられる。メモリ行ブロックＭＢ♯ｉ（ｉ＝０−ｎ）においては、メモリサブアレイＭＳＡｉ０−ＭＳＡｉｐに共通に、ロウデコード回路ＲＤｉからの行選択信号を伝達するメインワード線ＭＷＬが行方向に延在して配置される。
【００８０】
メモリサブアレイＭＳＡｉ０−ＭＳＡｉｐ各々は、メモリセルの各行に対応して配置され、各々に対応の行のメモリセルが接続するサブワード線ＳＷＬを含む。メモリサブアレイＭＳＡｉ０−ＭＳＡｉｐそれぞれに、ワード線サブデコーダＳＤｉ０−ＳＤｉｑが設けられる。メモリサブアレイＭＳＡｉｊの両側にワード線サブデコード回路が交互に配置される。サブデコーダは、図４において、メモリセルアレイＭＳＡ１０およびＭＳＡ１１に対して示すように、対応のメインワード線ＭＷＬ上の信号電位に応答して、隣接するメモリサブアレイ内のサブワード線をともに選択状態へ駆動するワード線サブデコード回路を含む。このサブワード線ドライブ回路が、列方向に、メモリサブアレイの両側に交互に配置され、これによりワード線サブデコード回路のピッチ条件を緩和する。
【００８１】
列方向に隣接するメモリ行ブロックの間にセンスアンプ帯ＳＡＢ１−ＳＡＢｎが配置され、メモリ行ブロックＭＢ♯０およびＭＢ♯ｎの外側に、またセンスアンプ帯ＳＡＢ０およびＳＡＢｎ＋１がそれぞれ配置される。このセンスアンプ帯ＳＡＢ１−ＳＡＢｎにおいて、図３に示す構成が、各対応のメモリサブアレイの各列（ビット線対）に対して設けられる。
【００８２】
図５は、センスアンプ帯の回路のレイアウトを概略的に示す図である。メモリサブアレイＭＳＡＬおよびＭＳＡＲは、Ｐ型ウェル２０ｌおよび２０ｒにそれぞれ形成される。これらのＰウェル２０ｌおよび２０ｒ上に、メモリセルＭＣが配列される。
【００８３】
Ｐウェル２０ｌおよび２０ｒは、列方向において、ボトムＮウェル（ボトムＮウェルに達するウォール領域）２１ｌおよび２１ｒにより互いに分離される。このボトムＮウェル２１ｌおよび２１ｒの間に、Ｐ型基板領域が配置され、このＰ型基板領域表面部が中央部に配列されるＮウェル２３によりＰ型基板領域２２ｌおよびＰ型基板領域２２ｒに分割される。
【００８４】
Ｐウェル２０ｌおよび２０ｒには、負電圧ＶＢＢがバイアス電圧として印加され、メモリセルトランジスタのしきい値電圧の安定化を図る。一方、ボトムＮウェル２１ｌおよび２１ｒには、高電圧ＶＰＰが印加され、Ｐ型基板領域２２ｌおよび２２ｒは、接地電圧Ｖｓｓが印加される。Ｎウェル２３には、アレイ電源電圧Ｖｃｃｓが印加される。
【００８５】
このＰウェル２０ｌ表面に、ボトムＮウェル（ウォール領域）２１ｌ近傍に、図３に示すイコライズ用ＮチャネルＭＯＳトランジスタＮＴ１−ＮＴ３が形成される。イコライズ用ＮチャネルＭＯＳトランジスタＮＴ１−３に近接して、Ｐウェル２０ｌ表面に、図３に示すビット線分離ゲートのＭＯＳトランジスタＮＴ７およびＮＴ８が形成される。
【００８６】
基板領域２２ｌ表面には、列選択ゲート１４に含まれるＭＯＳトランジスタＮＱ３およびＮＱ４が形成され、基板領域２２ｒに、図３に示すセンスアンプ回路１４のＮチャネルＭＯＳトランジスタＮＱ１およびＮＱ２が形成される。
【００８７】
中央のＮウェル２３には、図３に示すセンスアンプ回路１３のＰチャネルＭＯＳトランジスタＰＱ１およびＰＱ２が形成される。
【００８８】
ＭＯＳトランジスタＮＱ１−ＮＱ４およびＭＯＳトランジスタＰＱ１およびＰＱ２は、ロジックトランジスタであり、ゲート絶縁膜は薄い。これらのセンスアンプ回路のＭＯＳトランジスタは、しきい値電圧の絶対値はできるだけ小さい方が望ましいため、これらの基板領域２２ｌおよび２２ｒを接地電圧Ｖｓｓにバイアスし、またＮウェル２３を、アレイ電源電圧Ｖｃｃｓにバイアスする。ビット線分離ゲート用ＭＯＳトランジスタＮＴ７−１０およびイコライズ用ＭＯＳトランジスタＮＴ１−ＮＴ６は、ＤＲＡＭトランジスタであり、メモリセルと同一のＰウェル領域内に形成され、そのバックゲートに負電圧ＶＢＢを受ける。
【００８９】
図６は、図５に示すライン５Ａ−５Ａに沿った断面構造を示す図である。図６に示すように、ボトムＮウェル２１ｌは、列方向において、Ｐウェル２０ｌを取囲むように形成され、またボトムＮウェル２１ｒも、Ｐウェル２０ｒを列方向において取囲むように形成される。このボトムＮウェル２１ｌおよび２１ｒは、Ｐ型基板２２内に埋込まれており、高電圧ＶＰＰにボトムＮウェル２１ｌおよび２１ｒをバイアスすることにより、放射線輻射または基板電流による電子−正孔対発生時においても、確実に、電子をボトムＮウェル２１ｌおよび２１ｒで吸収することができ、Ｐウェル２０ｌおよび２０ｒに形成されるメモリセルのキャパシタにノイズにより発生した電子が蓄積されるのを防止することができ、ソフトエラーの発生を防止する。
【００９０】
Ｐウェル２０ｌおよび２０ｒは、それぞれ、メモリセルが形成される領域２０ｌｍおよび２０ｒｍと、周辺回路のビット線プリチャージ回路１１ｌおよび１１ｒならびにビット線分離ゲート１２ｌおよび１２ｒが形成される周辺領域２０ｌｐを含む。ボトムＮウェル２１ｌおよび２１ｒを列方向において分離することにより、センスアンプ回路および列選択回路の構成要素であるロジックトランジスタを形成しかつそのしきい値電圧の絶対値を小さくすることができる。
【００９１】
また、ボトムＮウェル２１ｌおよび２１ｒを、列方向において分離するため、その表面にまで延在するウォール領域（ボトムＮウェルの終端領域）においては、トランジスタは形成されない。ウォール領域は、通常のＮウェルであり、ボトムウェル形成後に形成される。したがって、ビット線分離ゲートおよびイコライズ回路を構成するＭＯＳトランジスタと列選択ゲートおよびセンスアンプ回路を構成するＮチャネルＭＯＳトランジスタとの間の距離を、このボトムＮウェル２１ｌおよび２１ｒのウォール領域（終端領域）により大きくすることができる。したがって、ＤＲＡＭトランジスタおよびロジックトランジスタの間の距離を十分とることができ、ゲート絶縁膜の膜厚が異なり、この領域において段差が大きい場合においても、パターニング時露光光のハレーションなどの影響を受けることなく正確にレジストパターンを形成することができ、またエッチング時、この段差領域における照射イオンの反射によるオーバーエッチングが生じるのを防止することができ、正確に所望の特性（パターンおよびフィーチャサイズ、ゲート絶縁膜膜厚）を有するＤＲＡＭトランジスタおよびロジックトランジスタを、比較的近接した領域内に形成することができる。
【００９２】
なお、ボトムＮウェル２１ｌおよび２１ｒは、アレイ電源電圧Ｖｃｃｓにバイアスされてもよい。ただし、後に説明するサブワードドライバ配置のために、高電圧ＶＰＰにバイアスされたＮウェルは必要となる。Ｐウェル２０ｌおよび２０ｒとボトムＮウェル２１ｌおよび２１ｒが逆バイアス状態にあり、かつボトムＮウェルにより基板電流によるインパクトイオンまたは放射線照射による電子が吸収される電圧レベルに、このボトムＮウェルがバイアスされればよい。
【００９３】
図７は、サブデコーダＳＤ００−ＳＤｎｐに含まれるワード線サブデコード回路の構成を示す図である。図７において、ワード線サブデコード回路は、メインワード線ＺＭＷＬ上の信号が接地電圧レベルのとき導通し、サブデコード信号ＳＤをサブワード線ＳＷＬ上に伝達するＰチャネルＭＯＳトランジスタＰＴ１と、メインワード線ＺＭＷＬ上の信号がＨレベルのとき導通し、サブワード線ＳＷＬを接地電圧レベルに駆動するＮチャネルＭＯＳトランジスタＮＴ１５と、サブデコード信号ＺＳＤがＨレベルのとき導通し、サブワード線ＳＷＬを接地電圧レベルに放電するＮチャネルＭＯＳトランジスタＮＴ１６を含む。
【００９４】
これらのＭＯＳトランジスタＰＴ１、ＮＴ１５およびＮＴ１６は、サブデコード信号ＳＤが、振幅が昇圧電圧ＶＰＰレベルであり、ＤＲＡＭトランジスタで構成される。サブデコード信号ＺＳＤは、サブデコード信号ＳＤと相補な信号であり、振幅０−Ｖｃｃｓを有する。
【００９５】
メインワード線ＺＭＷＬは、１つのメモリサブアレイにおいて複数のサブワード線に対して１つのメインワード線が設けられており、サブデコード信号ＳＤにより、複数のサブワード線のうち１つを選択する。メインワード線ＺＭＷＬが非選択状態の昇圧電圧ＶＰＰレベルのとき、ＭＯＳトランジスタＰＴ１が非導通状態であり、一方ＭＯＳトランジスタＮＴ１５が導通状態となり、サブワード線ＳＷＬは、サブデコード信号ＳＤの論理レベルにかかわらず、接地電圧レベルに保持され、非選択状態に維持される。
【００９６】
メインワード線ＺＭＷＬが選択状態の接地電圧へ駆動されると、ＭＯＳトランジスタＰＴ１が導通し、またＭＯＳトランジスタＮＴ１５が非導通状態となる。サブデコード信号ＳＤが接地電圧レベルのとき、ＭＯＳトランジスタＰＴ１は、サブワード線ＳＷＬを接地電圧レベルにまで駆動することができない（しきい値電圧分の電圧降下がこのＭＯＳトランジスタＰＴ１において生じる）。サブワード線ＳＷＬがフローティング状態となるのを防止するため、サブデコード信号ＺＳＤがＨレベルとなり、ＭＯＳトランジスタＮＴ１６をオン状態としてサブワード線ＳＷＬを接地電圧レベルに維持する。
【００９７】
サブデコード信号ＳＤが選択状態の高電圧（昇圧電圧）ＶＰＰレベルのとき、ＭＯＳトランジスタＰＴ１を介してサブワード線ＳＷＬへ高電圧ＶＰＰが伝達される。このときにはデコード信号ＺＳＤはＬレベルであり、ＭＯＳトランジスタＮＴ１６は非導通状態にある。ワード線サブデコード回路には高電圧ＶＰＰが印加され、またサブデコード信号ＳＤの振幅が高電圧ＶＰＰレベルであり、またメインワード線ＺＭＷＬも高電圧ＶＰＰレベルの振幅を有する。したがって、これらの行選択に関連する回路（ロウデコーダを含む）は、ＤＲＡＭトランジスタで構成される。
【００９８】
図８は、図７に示すワード線サブデコード回路のレイアウトを概略的に示す図である。図８において、メモリセルが、Ｐウェル２０ｕおよび２０ｄ表面に形成される。これらのＰウェル２０ｕおよび２０ｄが、行方向に整列しており、バイアス電圧ＶＢＢが印加される。これらのＰウェル２０ｕおよび２０ｄは、サブデコーダ帯を配置するために、ボトムＮウェル２１により行方向において分離される。
【００９９】
Ｐウェル２０ｕおよび２０ｄの、サブデコーダ帯に近接する領域に、サブワード線を放電するためのＮチャネルＭＯＳトランジスタＮＴ１５およびＮＴ１６が形成される。これらのＰウェル２０ｕおよび２０ｄの間のボトムＮウェル２１表面に、ＰチャネルＭＯＳトランジスタＰＴ１が形成される。また、ＭＯＳトランジスタＮＴ１５およびＮＴ１６のバックゲートは負電圧ＶＢＢにバイアスされる。一方、ＰチャネルＭＯＳトランジスタＰＴ１のバックゲートは、高電圧ＶＰＰにバイアスされる。
【０１００】
図９は、図８のライン８Ａ−８Ａに沿った断面構造を概略的に示す図である。ボトムＮウェル２１は、Ｐ基板２２表面に形成される。このボトムＮウェル２１表面に、互いに分離してＰウェル２０ｕおよび２０ｄが形成される。Ｐウェル２０ｕおよび２０ｄの間の領域で、ボトムＮウェル２１は、その表面が露出するように形成される。これらのＰウェル２０ｕおよび２０ｄは、メモリセルが表面に形成されるメモリセル領域２０ｕｍおよび２０ｄｍと、サブデコーダ帯に近い領域にありサブデコーダを形成するサブデコーダトランジスタ形成領域２０ｕｐおよび２０ｄｐを、それぞれ、含む。
【０１０１】
この構成の場合、ワード線サブデコード回路のＭＯＳトランジスタＮＴ１５およびＮＴ１６を、メモリセル形成領域と同じウェル領域内に形成することができ、別にウェル領域を形成する必要がなく、サブデコーダ帯の占有面積を低減することができる。ワード線サブデコード回路の放電用のＭＯＳトランジスタＮＴ１５およびＮＴ１６のバックゲートは、接地電圧Ｖｓｓにバイアスされてもよい。この場合には、図９に示すボトムＮウェル２１のサブデコーダ帯の真ん中の領域に、Ｐウェルをさらに形成し、このＰウェルを接地電圧がバイアスする。この場合には、ＰチャネルＭＯＳトランジスタＰＴ１が、この接地電圧にバイアスされたＰウェルの両側のボトムＮウェル領域内に形成される。
【０１０２】
以上のように、この発明の実施の形態２に従えば、センスアンプ回路および列選択ゲートをロジックトランジスタで構成しているため、センスアンプトランジスタのしきい値電圧調整のためのマスクおよび工程が不要となり、ＤＲＡＭ回路の製造工程が簡略化される。
【０１０３】
また、列方向において、メモリセル配置のためのＰウェルを取囲むボトムＮウェルを分離して基板領域を露出させて、そこにセンスアンプ回路および列選択ゲートを配置しているため、複雑な構成を利用することなく容易にロジックトランジスタを形成し、かつバックゲートバイアスを、所望の電圧レベルに設定して低しきい値電圧のロジックトランジスタの特性を十分に活かすことができる。
【０１０４】
［実施の形態３］
図１０は、この発明の実施の形態３に従う半導体集積回路装置の要部の構成を概略的に示す図である。この図１０においては、２つのメモリ行ブロックＭＢ♯ａおよびＭＢ♯ｂの間のセンスアンプ帯ＳＡＢの構成を概略的に示す。センスアンプ帯ＳＡＢにおいては、メモリ行ブロックＭＢ♯ａおよびＭＢ♯ｂの各ビット線対に対応して設けられるセンスアンプ回路を含むセンスアンプ回路群ＳＫＧが配置される。センスアンプ回路群ＳＫＧに含まれるセンスアンプ回路のソースノードは、先の図３に示すように、Ｐドライブ信号線Ｓ２ＰおよびＮドライブ信号線Ｓ２Ｎに結合される。
【０１０５】
Ｐドライブ信号線Ｓ２ＰおよびＮドライブ信号線Ｓ２Ｎと平行にセンス（アレイ）電源線Ｖｃｃｓおよびセンス接地線Ｖｓｓが配設される。
【０１０６】
センスアンプ帯ＳＡＢにおいてさらに、行方向に隣接するメモリサブアレイ間のワード線サブデコーダ配置領域ＳＷＤ♯０−ＳＷＤ♯ｑと交差する領域において、センスアンプ活性化信号ＺＳＯＰの活性化に応答して導通するＰチャネルＭＯＳトランジスタＰＳＤ０−ＰＳＤｑがセンス電源線ＶｓｓとＰドライブ信号線Ｓ２Ｐの間に配設される。また、センス接地線ＶｓｓとＮドライブ信号線Ｓ３Ｎの間に、センスアンプ活性化信号ＳＯＮの活性化に応答して導通するＮチャネルＭＯＳトランジスタＮＳＤ０−ＮＳＤｑが配設される。
【０１０７】
Ｐドライブ信号線Ｓ２ＰおよびＮドライブ信号線Ｓ２Ｎによりセンスアンプ回路のソースノードを共通に接続することにより、センスアンプ回路のソースノードに電位分布が生じるのを抑制し、各センスアンプ回路のセンス動作条件を同一とする。また、センスアンプドライブ用のＭＯＳトランジスタＰＳＤ０−ＰＳＤｑおよびＮＳＤ０−ＮＳＤｑをセンスアンプ帯とサブワード帯との交差領域（十字帯）に分散して配置させることにより、この領域にはメモリセルが存在しないため、比較的ゲート幅の大きなＭＯＳトランジスタを余裕を持って配置させることができ、センスアンプ回路の充放電電流を十分余裕を持って供給することができる。
【０１０８】
センスアンプドライブトランジスタＰＳＤ０−ＰＳＤｑおよびＮＳＤ０−ＮＳＤｑは、スタンバイ状態時、オフリーク電流を十分小さくする必要がある。これは、センスドライブ信号線Ｓ２ＰおよびＳ２Ｎが、イコライズ回路ＳＥＱにより、ビット線と同様の中間電圧レベルにプリチャージされるためである。センスアンプ回路においては、図３に示すようにドライブ信号線Ｓ２ＰおよびＳ２Ｎが中間電圧ＶＢＬレベルにプリチャージされた場合、ＭＯＳトランジスタＰＱ１，ＰＱ２，ＮＱ１，ＮＱ２は、ゲート、ドレインおよびソースがすべて同一電圧レベルとなり、オフリーク電流は流れない。
【０１０９】
センスアンプドライブトランジスタの合計の数は、センスアンプ帯の数とサブデコーダ帯の数の積となり、かなり大きな数となり、その合計のゲート幅が大きくなるため、ドライブトランジスタＰＳＤ０−ＰＳＤｑおよびＮＳＤ０−ＮＳＤｑは、そのしきい値電圧を絶対値を高くして、オフリーク電流を低減する必要がある。
【０１１０】
図１１は、この発明の実施の形態３におけるセンスアンプドライブトランジスタの配置を概略的に示す図である。図１１において、メモリセルが、Ｐウェル２０ｌｕ，２０ｒｕ，２０ｌｄ，２０ｒｄに形成される。これらのＰウェル２０ｌｕ，２０ｒｕ，２０ｌｄおよび２０ｒｄには、先の実施の形態２において図５に示すように、負電圧ＶＢＢが印加される。行方向に整列するＰウェル下部には、ボトムＮウェル２１ｌおよび２１ｒがそれぞれ形成される。列方向に隣接するメモリブロック間においては、ボトムＮウェルは分離されており、Ｐ型基板領域２２ｌおよび２２ｒ表面が露出する。これらのＰ型基板領域２２ｌおよび２２ｒの間に、アレイ電源電圧Ｖｃｃｓを受けるＮウェル２３が配置される。
【０１１１】
先の実施の形態２において示したように、センスアンプ帯ＳＡＢにおいてＰウェル内の領域にビット線分離ゲート用トランジスタＢＬＩＴｒおよびビット線イコライズ／プリチャージ用トランジスタＢＬＥＱＴｒが形成される。Ｐ型基板領域２２ｌ表面には、列選択ゲートトランジスタＣＳＧＴＲが形成され、Ｎウェル２３には、センスアンプ回路のＰチャネルＭＯＳトランジスタＰＳＡＴｒが形成され、Ｐ型基板領域２２ｒ表面には、センスアンプ回路のＮチャネルＭＯＳトランジスタＮＳＡＴｒが形成される。これらは実施の形態２と同様である。
【０１１２】
センスアンプドライブトランジスタＰＳＤを、サブデコーダ帯ＳＷＤ♯内のボトムＮウェル２１ｒ表面に形成する。また、センスアンプドライブ用のＮチャネルＭＯＳトランジスタＮＳＤは、このサブデコーダ帯ＳＷＤ♯とセンスアンプ帯ＳＡＢ両者に含まれるＰウェル２０ｒｄ内に形成する。これらのセンスアンプドライブトランジスタＰＳＤおよびＮＳＤを、ロジックトランジスタＬＴＲで形成する。ボトムＮウェル２１ｒには高電圧ＶＰＰが与えられており、またＰウェル２０ｒｄには、負電圧ＶＢＢが与えられている。
【０１１３】
したがって、図１２に示すように、センスアンプドライブ用のＰチャネルＭＯＳトランジスタＰＳＤは、そのバックゲートに高電圧ＶＰＰを受け、センスアンプドライブ用のＮチャネルＭＯＳトランジスタＮＳＤはそのバックゲートに負電圧ＶＢＢを受けるこれらのドライブトランジスタをロジックトランジスタＬＴＲで形成しても、これらのバックゲートバイアスＶＰＰおよびＶＢＢにより、ドライブトランジスタＰＳＤおよびＮＳＤのしきい値電圧の絶対値を高くすることができる。したがって、センスアンプ活性化信号ＺＳＯＰおよびＳＯＮが非活性状態のときにも、これらのドライブ用ＭＯＳトランジスタＰＳＤおよびＮＳＤは、深いオフ状態となり、これらのドライブ用ＭＯＳトランジスタＰＳＤおよびＮＳＤのオフリーク電流を低減することができ、スタンバイ状態時における消費電流を低減することができる。
【０１１４】
［変更例］
図１３は、この発明の実施の形態３の変更例の構成を概略的に示す図である。この図１３に示す配置においては、センスアンプドライブ用のＰチャネルＭＯＳトランジスタＰＳＤが、センスアンプ帯ＳＡＢに列方向に延在して配設されるＮウェル２３内に形成される。またセンスアンプドライブ用ＮチャネルＭＯＳトランジスタＮＳＤが、このＮウェル２３により表面領域が分割されるＰ型基板領域２２ｒ表面に形成される。他の構成は図１１に示す構成と同じであり、対応する部分には同一参照番号を付す。
【０１１５】
この図１３に示す配置においては、ＭＯＳトランジスタＰＳＤおよびＮＳＤは、ＤＲＡＭトランジスタで形成され、そのしきい値電圧の絶対値は、比較的大きい（ゲート絶縁膜が比較的厚いため）。したがって、図１４に示すように、ＰチャネルＭＯＳトランジスタＰＳＤのバックゲートへは、アレイ電源電圧Ｖｃｃｓが印加され、またＮチャネルＭＯＳトランジスタＮＳＤのバックゲートへは、接地電圧Ｖｓｓが与えられる。センスアンプドライブトランジスタのバックゲートバイアス電圧に、センス電源電源電圧ＶｃｃＳおよび接地電圧Ｖｓｓを利用しても、ドライブトランジスタが、ＤＲＡＭトランジスタであり、しきい値電圧の絶対値は大きく、これらのドライブ用ＭＯＳトランジスタＰＳＤおよびＮＳＤのオフリーク電流は十分抑制することができる。
【０１１６】
センスアンプドライブトランジスタのしきい値電圧の絶対値を大きくすることにより、センスアンプ回路に、しきい値電圧の絶対値の小さなロジックトランジスタを利用しても、センスアンプ回路部分におけるオフリーク電流を十分に抑制することができる。
【０１１７】
なお、センスアンプドライブ信号線をスタンバイ状態時中間電圧レベルにイコライズするセンスイコライズ回路ＳＥＱのトランジスタは、オフリーク電流の問題を生じないため、ロジックトランジスタで構成されてもよく、また、センスアンプイコライズ制御信号の電圧レベルを高くして高速イコライズを実現するために、ＤＲＡＭトランジスタで構成されてもよい。
【０１１８】
以上のように、この発明の実施の形態３に従えば、センスアンプ回路のドライブトランジスタは、センスアンプ帯とサブデコーダ帯との交差領域に配置されるしきい値電圧の絶対値の大きなトランジスタで構成しており、センスアンプ回路部におけるオフリーク電流を確実に抑制することができる。
【０１１９】
なお、メモリセルアレイ領域内に、ロジックトランジスタを形成したとき、このロジックトランジスタのオフリーク電流が問題となる場合、このロジックトランジスタのバックゲートを逆バイアス状態とするようなウェル領域内にロジックトランジスタを配置すればよい。このようなロジックトランジスタで構成される例として、書込データと読出データを別々にデータバスを介して転送するＩＯ分離の構成における差動増幅型の読出列選択ゲートがある。
【０１２０】
［実施の形態４］
図１５は、この発明の実施の形態４に従うＤＲＡＭのセンスアンプ帯の構成を概略的に示す図である。通常、ＤＲＡＭ回路においては、不良ビットをスクリーニングするためのバーインテスト（加速試験）が行なわれる。この加速試験は、高温および高電圧下でＤＲＡＭ回路を動作させ、潜在的な不良を顕在化させる。このようなバーインテストは、現在、ウェハレベルでの最終テストとして複数のチップに対し一括して実行される。このバーインテスト時においては、ワード線ＷＬおよびビット線ＢＬ，ＺＢＬに高電圧を印加して、メモリセルキャパシタの絶縁膜の不良およびビット線コンタクト不良などのビット線不良を顕在化させるテストモードがある。このバーインテスト時に、ビット線ＢＬおよびＺＢＬに高電圧を印加した場合、センスアンプ回路１３がロジックトランジスタで構成される場合、ビット線上の高電圧によりセンスアンプトランジスタが破壊される可能性がある。そこで、図１５に示すように、ビット線分離ゲート１２ｌおよび１２ｒを非導通状態として、センスアンプ回路１３および列選択ゲート（ＣＳＧ）１４をビット線ＢＬＬ，ＺＢＬＬ，ＢＬＲ，ＺＢＬＲから分離する。この状態で、ビット線イコライズ回路１１ｌおよび１１ｒの一方または両方を導通状態として、ビット線イコライズ電圧ＶＢＬの電圧レベルを上昇させる。これにより、センスアンプ回路１３および列選択ゲート（ＣＳＧ）１４に対し何ら悪影響を及ぼすことなく、ビット線に加速電圧を印加することができる。
【０１２１】
図１６は、この発明の実施の形態４におけるバーインテストシーケンスを示す波形図である。図１６に示すように、まず時刻ｔ０において、ビット線分離指示信号ＢＬＩ（ＢＬＩＬ，ＢＬＩＲ）を高電圧ＶＰＰから接地電圧ＧＮＤレベルに立下げて、ビット線分離ゲート１２ｌおよび１２ｒを非導通状態に設定する。センスアンプ回路１３を、ビット線ＢＬ（ＢＬＬ，ＢＬＲ）およびＺＢＬ（ＺＢＬＬ，ＺＢＬＲ）から切離した状態で、時刻ｔ１において、ビット線イコライズ電圧ＶＢＬを、中間電圧Ｖｃｃｓ／２から加速電圧ＶＣＣｂの電圧レベルに設定する。
【０１２２】
次いで時刻ｔ２において、ビット線イコライズ指示信号ＢＬＥＱ（ＢＬＥＱＬ，ＢＬＥＱＲ）を接地電圧ＧＮＤから高電圧ＶＰＰレベルに上昇させ、ビット線イコライズ回路１１ｌおよび１１ｒを導通状態とし、このビット線イコライズ電圧ＶＢＬに従って、ビット線ＢＬおよびＺＢＬの電圧レベルを加速電圧ＶＣＣｂの電圧レベルに上昇させる。ワード線ＷＬの電圧レベルは、既に高電圧ＶＰＰレベルに上昇しており、メモリセルＭＣにおいて、メモリセルキャパシタの絶縁膜に（ＶＣＣｂ−ＶＣＰ）の電圧が印加される。ここで、ＶＣＰはセルプレート電圧である。通常メモリセルキャパシタ絶縁膜には、Ｖｃｃｓ／２の電圧が常時印加されるため、キャパシタ絶縁膜の耐圧特性を保証する必要がある。このメモリセルキャパシタ絶縁膜に印加される電圧を加速することにより、メモリセルキャパシタ絶縁膜の潜在的な不良を顕在化させる。
【０１２３】
センスアンプ回路１３および列選択ゲート（ＣＳＧ）１４をビット線から分離してビット線の加速を実行することにより、センスアンプ回路１３および列選択ゲート１４をロジックトランジスタで構成しても、これらの回路要素に高電圧が印加されるのを防止することができ、正確に、キャパシタ絶縁膜およびビット線の加速試験を行なうことができる。
【０１２４】
図１７は、この発明の実施の形態４におけるビット線イコライズ電圧ＶＢＬを発生する部分の構成を概略的に示す図である。図１７において、中間電圧発生部は、外部電源電圧ＥＸＶからアレイ電源電圧（センス電源電圧）Ｖｃｃｓを生成するアレイ電源回路３０と、アレイ電源回路３０からのアレイ電源電圧Ｖｃｃｓを受けて、Ｖｃｃｓ／２の中間電圧を発生するＶＢＬ発生回路３１と、テストモード時外部のテスト装置から与えられる加速電圧Ｖｃｃｂを受けるパッド３２と、ＶＢＬ発生回路３１からの出力電圧およびパッド３２からの電圧Ｖｃｃｂの一方をテストモード指示信号ＴＥに従って選択してビット線イコライズ電圧ＶＢＬを出力するセレクタ３３を含む。
【０１２５】
アレイ電源回路３０は、たとえば、比較器と電流ドライブトランジスタのフィードバックループを有する内部降圧回路で構成される。ＶＢＬ発生回路３１は、テストモード指示信号ＺＴＥの非活性化時（Ｈレベル）動作し、中間電圧Ｖｃｃｓ／２の電圧を生成する。テストモード指示信号ＺＴＥが活性状態となると、ＶＢＬ発生回路３１は、その中間電圧発生動作を停止する。これは、たとえばＶＢＬ発生回路３１において、テストモード指示信号ＺＴＥの活性化時、その電源ノードと接地ノードの間の電流が流れる経路が遮断されるように構成することにより実現される。
【０１２６】
セレクタ３３は、テストモード指示信号ＴＥが活性状態となると、パッド３２からの加速電圧Ｖｃｃｂを選択し、テストモード指示信号ＴＥの非活性化時、ＶＢＬ発生回路３１からの中間電圧を選択する。テストモード指示信号ＴＥは、活性化時、そのＨレベルが、加速電圧Ｖｃｃｂよりも高い電圧レベルに設定される（確実に選択動作を行なうため）。
【０１２７】
この図１７に示す構成により、テストモード指示信号ＴＥが活性状態にあり、ビット線に加速電圧を印加するテストモード時においては、外部からパッド３２へ与えられる加速電圧Ｖｃｃｂに従ってビット線イコライズ電圧ＶＢＬの電圧レベルを設定することができる。パッド３２を利用しているのは、この加速テストとしては、前述の如く、ウェハレベルでのバーインテストを想定しているためである。
【０１２８】
なお、ＶＢＬ発生回路３１が、非活性化時出力ハイインピーダンス状態に設定される構成の場合（たとえば出力部にプルアップ／プルダウントランジスタが配置されており、これらのプルアップ／プルダウントランジスタがともにオフ状態となる場合）、セレクタ３３は特に設ける必要はない。
【０１２９】
図１８は、テストモード指示信号ＴＥを発生する部分の構成を概略的に示す図である。図１８において、テストモード指示信号ＴＥは、パッド３４を介して外部のテスト装置から与えられる。この外部からパッド３４を介して直接テストモード指示信号ＴＥを設定する場合、加速電圧Ｖｃｃｂの電圧レベルに応じてテストモード指示信号ＴＥの電圧レベルを設定することができ、図１７に示すセレクタ３３に正確に選択動作を行なわせることができる。テストモード指示信号ＺＴＥは、テストモード指示信号ＴＥの反転信号である。パッド３４に、プルダウン抵抗を配置することにより、パケッジ封止後の動作モード時においても、パッド３４が接地電圧レベルに固定されるため、テストモード指示信号ＺＴＥがＨレベルの非活性状態となり、ＶＢＬ発生回路３１は正確に、中間電圧Ｖｃｃｓ／２のレベルのビット線イコライズ電圧ＶＢＬを生成することができる。
【０１３０】
図１９は、テストモード指示信号発生部の変更例の構成を示す図である。図１９において、テストモード指示信号発生部は、外部からのコマンドＣＭＤをデコードするコマンドデコーダ３５と、コマンドデコーダ３５からのテストモード指示信号に従ってテストモード指示信号ＴＥを活性状態に設定し、かつコマンドデコーダ３５からのテストモード終了指示信号に従ってテストモード指示信号ＴＥを非活性化するテストモード設定回路３６を含む。このテストモード設定回路３６は、テストモード指示信号ＴＥを活性化時高電圧ＶＰＰレベルに設定する（図１７に示すセレクタ３３が利用される場合を考慮して）。
【０１３１】
この図１９において、コマンドデコーダ３５へは、複数の制御信号およびアドレス信号ビットの組合せで動作モードを指示するコマンドＣＭＤが与えられる。このコマンドＣＭＤはテストモード時、テストモード設定信号による経路切換により外部から直接与えられる（ロジック回路は介さず）。テストモード設定回路３６は、たとえばフリップフロップを含み、テストモード開始指示信号によりテストモード指示信号ＴＥを活性状態へ駆動し、テストモード終了指示信号に従ってテストモード指示信号ＴＥを非活性化する。
【０１３２】
この構成に従えば、このテストモードを、特定のパッドを介することなく、他のテストモードと同様のシーケンスで設定することができる。
【０１３３】
このテストモード指示信号ＴＥの活性化により、ビット線分離指示信号ＢＬＩ（ＢＬＩＬおよびＢＬＩＲ）が高電圧ＶＰＰレベルから接地電圧レベルに低下する。
【０１３４】
図２０は、ビット線分離指示信号発生部の構成を概略的に示す図である。図２０においは、メモリ行ブロックＭＢ♯ＡおよびＭＢ♯Ｂの間に設けられるセンスアンプ帯ＳＡＢに関連する部分の構成を示す。図２０において、センスアンプ帯ＳＡＢは、センスアンプ回路群ＳＫＧとメモリ行ブロックＭＢ♯Ａを分離するためのビット線分離ゲート群４０ａと、センスアンプ回路群ＳＫＧとメモリ行ブロックＭＢ♯Ｂとを分離するためのビット線分離ゲート群４０ｂを含む。メモリ行ブロックＭＢ♯Ｂに対しては、さらに、図示しないメモリ行ブロックＭＢ♯Ｃとセンスアンプ回路群（図示せず）を共有するための、ビット線分離ゲート群４０ｃが設けられる。このビット線分離ゲート群４０ｃは、図示しないメモリ行ブロックＭＢ♯Ｃが選択状態のとき（ワード線が選択されたとき）、非導通状態となる。
【０１３５】
ビット線分離ゲート群４０ａに対しては、メモリ行ブロックＭＢ♯Ａを指定するメモリブロック指定信号φｂａと行選択動作を活性化するアレイ活性化信号ＲＡＣＴを受けるＮＡＮＤ回路ＮＧａと、ＮＡＮＤ回路ＮＧａの出力信号とテストモード指示信号ＺＴＥとを受けるＡＮＤ回路ＡＧａが設けられる。テストモード指示信号ＺＴＥは、ビット線加速電圧印加モード時、活性状態のＬレベルに設定される。
【０１３６】
ビット線分離ゲート群４０ｂに対しては、メモリ行ブロックＭＢ♯Ｂを指定するブロック指定信号φｂｂとアレイ活性化指示信号ＲＡＣＴを受けるＮＡＮＤ回路ＮＧｂと、ＮＡＮＤ回路ＮＧｂとテストモード指示信号ＺＴＥとを受けるＡＮＤ回路ＡＧｂが設けられる。
【０１３７】
ビット線分離ゲート群４０ｃに対しては、アレイ活性化指示信号ＲＡＣＴと図示しないメモリ行ブロックＭＢ♯Ｃを指定するブロック指定信号φｂｃとを受けるＮＡＮＤゲートＮＧｃと、ＮＡＮＤ回路ＮＧｃとテストモード指示信号ＺＴＥとを受けるＡＮＤ回路ＡＧｃが設けられる。ＡＮＤ回路ＡＧａ−ＡＧｃから、それぞれ対応のビット線分離ゲート群に対するビット線分離指示信号が形成される。
【０１３８】
ビット線加速電圧印加モード以外の動作モード時においては、テストモード指示信号ＺＴＥは、非活性状態のＨレベルであり、ＡＮＤ回路ＡＧａ−ＡＧｃが、バッファ回路として動作する。
【０１３９】
スタンバイサイクル時においては、アレイ活性化指示信号ＲＡＣＴは、Ｌレベルであり、ＮＡＮＤ回路ＮＧａ−ＮＧｃからの出力信号はＨレベルとなり、応じてビット線分離ゲート群４０ａ−４０ｃそれぞれに対するビット線分離指示信号は、Ｈレベルとなり、これらのビット線分離ゲート群４０ａ−４０ｃは導通状態に設定される。
【０１４０】
アレイ活性化指示信号ＲＡＣＴがＨレベルの活性状態となると、ＮＡＮＤ回路ＮＧａ−ＮＧｃがインバータ回路として動作する。メモリ行ブロックＭＢ♯Ａが指定されたとき、ブロック指定信号φｂａがＨレベルとなり、応じてＮＡＮＤ回路ＮＧｂの出力信号をＬレベルとなり、ビット線分離ゲート群４０ｂが非導通状態となり、センスアンプ回路群ＳＫＧとメモリブロックＭＢ♯Ｂが分離される。ブロック指定信号φｂｂおよびφｂｃは非選択状態のＬレベルであり、応じてＮＡＮＤ回路ＮＧａおよびＮＧｃの出力信号はＨレベルを維持し、ビット線分離ゲート群４０ａおよび４０ｃは導通状態を維持する。
【０１４１】
メモリ行ブロックＭＢ♯ＡおよびＭＢ♯Ｂがともに非選択状態のときには、ブロック指定信号φｂｂおよびφｂａはともにＬレベルの非選択状態にあり、応じて、ＡＮＤ回路ＡＧａおよびＡＧｂからのビット線分離指示信号はＨレベルを維持し、ビット線分離ゲート群４０ａおよび４０ｂは導通状態を維持する。
【０１４２】
したがって、この図２０に示す構成を利用することにより、ビット線加速電圧印加モード時、テストモード指示信号ＺＴＥにより、すべてのビット線分離ゲート群４０ａ−４０ｃ、…を非導通状態として、センスアンプ回路群ＳＫＧを各対応のメモリブロックから分離することができる。以降のビット線加速電圧印加モード時には、通常の行選択動作を行なって、各ビット線へ、電圧を印加する構成が用いられる（この構成については後に説明する）。
【０１４３】
なお、アレイ活性化指示信号ＲＡＣＴは、図１９に示すコマンドデコーダ３５に対し行アクセスコマンドが与えられ、メモリセルの行を選択する動作モードが指定されたとき、活性状態に維持される。このアレイ活性化指示信号ＲＡＣＴは、ロウアクセス終了を示すプリチャージコマンドが与えられるまで活性状態を維持する。
【０１４４】
図２１は、ビット線分離指示信号発生部の変更例を示す図である。図２１において、ビット線分離ゲート群４０ａに対し、テストモード指示信号ＴＥとメモリブロック指定信号φｂａを受けるＡＮＤ回路Ｇ０と、補のテストモード指示信号ＺＴＥとメモリブロック指定信号φｂｂとを受けるＡＮＤ回路Ｇ１と、ＡＮＤ回路Ｇ０およびＧ１の出力信号を受けるＯＲ回路ＯＧａと、ＯＲ回路ＯＧａの出力信号とアレイ活性化指示信号ＲＡＣＴとを受けるＮＡＮＤ回路ＮＧｄが設けられる。メモリブロック指定信号φｂａおよびφｂｂは、それぞれ、メモリ行ブロックＭＢ♯ＡおよびＭＢ♯Ｂが指定されたことを示す。
【０１４５】
ビット線分離ゲート群４０ｂに対し、テストモード指示信号ＴＥとメモリブロック指定信号φｂｂとを受けるＡＮＤ回路Ｇ２と、テストモード指示信号ＺＴＥとメモリブロック指定信号φｂａとを受けるＡＮＤ回路Ｇ３と、ＡＮＤ回路Ｇ２およびＧ３の出力信号を受けるＯＲ回路ＯＧｂと、ＯＲ回路ＯＧｂの出力信号とアレイ活性化指示信号ＲＡＣＴとを受けるＮＡＮＤ回路ＮＧｅが設けられる。
【０１４６】
ビット線分離ゲート群４０ｃに対し、テストモード指示信号ＴＥとメモリブロック指定信号φｂｂとを受けるＡＮＤ回路Ｇ４と、テストモード指示信号ＺＴＥとメモリブロック指定信号φｂｃとを受けるＡＮＤ回路Ｇ５と、ＡＮＤ回路Ｇ４およびＧ５の出力信号を受けるＯＲ回路ＯＧｃと、ＯＲ回路ＯＧｃの出力信号とアレイ活性化指示信号ＲＡＣＴとを受けるＮＡＮＤ回路ＮＧｆが設けられる。メモリブロック指定信号φｂｃは、図示しないメモリ行ブロックＭＢ♯Ｃを指定する。このメモリ行ブロックＭＢ♯Ｃは、メモリ行ブロックＭＢ♯Ｂとセンスアンプ回路を共有する。
【０１４７】
ビット線加速電圧印加モード時においてテストモード指示信号ＴＥがＨレベルとなり、補のテストモード指示信号ＺＴＥがＬレベルとなる。この状態においては、ＡＮＤ回路Ｇ１、Ｇ３およびＧ５は、それぞれの出力信号がＬレベルに固定される。一方、ＡＮＤ回路Ｇ０、Ｇ２およびＧ４がバッファとして動作する。メモリ行ブロックＭＢ♯Ｂが指定されたとき、メモリブロック指定信号φｂｂがＨレベルとなる。このとき、ＡＮＤ回路Ｇ２およびＧ４の出力信号がＨレベルとなり、応じてＯＲ回路ＯＧｂおよびＯＧｃの出力信号がＨレベルとなる。
【０１４８】
アレイ活性化指示信号ＲＡＣＴがＨレベルに立上がると、ＮＡＮＤ回路ＮＧｅおよびＮＧｆの出力信号がＬレベルとなり、ビット線分離ゲート群４０ｂおよび４０ｃが非導通状態となり、メモリ行ブロックＭＢ♯Ｂが、センスアンプ回路群ＳＫＧから切離される。一方、ＮＡＮＤ回路ＮＧｄは、ＯＲ回路ＯＧａの出力信号がＬレベルであり、Ｈレベルの信号を出力し、ビット線分離ゲート群４０ａは導通状態にあり、センスアンプ回路群ＳＫＧは、メモリ行ブロックＭＢ♯Ａに接続される。したがってメモリ行ブロックＭＢ♯Ｂ内において、ビット線イコライズ回路を介してビット線加速電圧を印加しても、ロジックトランジスタで構成されるセンスアンプ回路群ＳＫＧのセンスアンプ回路へは、このビット線加速電圧は伝達されず、センスアンプ回路および列選択ゲートが破壊されるのを防止することができる。
【０１４９】
この状態において、メモリ行ブロックＭＢ♯Ａはセンスアンプ回路群ＳＫＧにビット線分離ゲート群４０ａを介して接続されるが、このときメモリ行ブロックＭＢ♯Ａ内においては、ビット線イコライズ回路は非活性状態に維持する。選択メモリ行ブロックＭＢ♯Ｂ内においてのみ、アレイ活性化指示信号ＲＡＣＴに従って、ビット線イコライズ回路を再び活性状態とする（図２２参照）。これにより、外部から、加速電圧ＶＣＣｂを共通にメモリセルアレイの全ビット線イコライズ回路へ供給しても、メモリ行ブロック単位でビット線（キャパシタ絶縁膜）の加速を行なうことができる。
【０１５０】
なお図２０および図２１に示す構成において、１つのメモリ行ブロック内において複数のワード線が同時に選択状態へ駆動されてもよい。このテストモードは単に、ビット線に高電圧を印加して、キャパシタ絶縁膜の電圧ストレスを加速するためであり、データの書込／読出は行なう必要はないためである。この加速テスト後の不良ビット検出時には、通常動作モードに従ってデータの書込／読出が実行される。
【０１５１】
このビット線加速電圧印加以外の通常動作モード時において、テストモード指示信号ＴＥがＬレベル、補のテストモード指示信号ＺＴＥがＨレベルとなり、ＡＮＤ回路Ｇ０、Ｇ２、およびＧ４がディスエーブル状態とされてそれぞれの出力信号はＬレベルに固定される。一方ＡＮＤ回路Ｇ１、Ｇ３およびＧ５がイネーブルされ、共有メモリ行ブロックのうち相手の側のメモリ行ブロックの選択時、対をなす非選択メモリ行ブロックのビット線分離ゲート群が非導通状態に設定される。
【０１５２】
たとえばメモリ行ブロックＭＢ♯Ｂが選択されたとき、ＡＮＤ回路Ｇ１がＨレベルの信号を出力し、応じてＯＲ回路ＯＧａの出力信号はＨレベルとなる。アレイ活性化指示信号ＲＡＣＴの活性化に応答して、ＮＡＮＤ回路ＮＧｄの出力信号がＬレベルに立下がる（アレイ活性化指示信号ＲＡＣＴの活性状態はＨレベル）。一方、ＮＡＮＤ回路ＮＧｅおよびＮＧｆの出力信号は対応のＯＲ回路ＯＧｂおよびＯＧｃの出力信号がＬレベルであるためＨレベルとなり、ビット線分離ゲート群４０ｂおよび４０ｃは導通状態を維持し、メモリ行ブロックＭＢ♯Ｂは、その両側に設けられたセンスアンプ回路群ＳＫＧに接続される。これにより、シェアードセンスアンプ構成において正確にビット線対のデータの検知増幅を行なうことができる。
【０１５３】
図２３（Ａ）は、ビット線イコライズ指示信号発生部の構成を概略的に示す図である。図２３（Ａ）において、ビット線イコライズ指示信号発生部は、アレイ活性化指示信号ＲＡＣＴとメモリブロック指定信号φｂｉとを受けるＮＡＮＤ回路４０と、ＮＡＮＤ回路４０の出力信号とテストモード指示信号ＴＥを受けてビット線イコライズ指示信号ＢＬＥＱｉを生成するＯＲ回路４１を含む。このＯＲ回路４１が、各メモリ行ブロックに対して設けられ、メモリブロック指定信号φｂｉにより指定されたメモリ行ブロックＭＢ♯ｉに含まれるビット線イコライズ回路の動作を制御する。
【０１５４】
ビット線イコライズ指示信号ＢＬＥＱｉは、Ｈレベルが高電圧ＶＰＰレベルであり、ＯＲ回路４１は、その一方動作電源電圧が高電圧ＶＰＰとなる。アレイ活性化指示信号ＲＡＣＴおよびメモリブロック指定信号φｂｉは、ＤＲＡＭアレイ周辺電源電圧レベルであってもよい。ＯＲ回路４１がレベル変換機能を備えていればよい。次に、この図２３（Ａ）に示すビット線イコライズ指示信号発生部の動作を図２３（Ｂ）に示す信号波形図を参照して説明する。
【０１５５】
ビット線電圧加速モード時においてテストモード指示信号ＴＥがＨレベルの活性状態となり、ＯＲ回路４１からは、ＡＮＤ回路４０の出力信号の論理レベルにかかわらず、Ｈレベル（高電圧ＶＰＰレベル）のビット線イコライズ指示信号ＢＬＥＱｉが生成される。したがってこの状態においては、メモリ行ブロックすべてにおいて、ビット線イコライズ指示信号ＢＬＥＱｉがＨレベルとなり、各ビット線に加速電圧ＶＣＣｂが伝達されて加速テストが実行される。
【０１５６】
ビット線加速電圧印加テストが完了すると、テストモード指示信号ＴＥがＬレベルとなり、ＯＲ回路４１がバッファ回路として動作する。この状態においては、アレイ活性化指示信号ＲＡＣＴとメモリブロック指定信号φｂｉとに従って、ビット線イコライズ指示信号ＢＬＥＱｉが生成される。メモリブロック指定信号φｂｉがＬレベルのときには、ビット線イコライズ指示信号ＢＬＥＱｉはＨレベルを維持し、非選択メモリ行ブロックにおいてはビット線は、イコライズ回路により中間電圧ＶＢＬにプリチャージされかつイコライズされる。メモリブロック指定信号φｂｉがＨレベルの選択状態のとき、ＮＡＮＤ回路４０の出力信号がＬレベルとなり、応じてビット線イコライズ指示信号ＢＬＥＱｉがＬレベルとなり、選択メモリ行ブロックにおけるビット線イコライズ回路によるイコライズ／プリチャージ動作は停止される。
【０１５７】
図２４は、アレイ活性化指示信号ＲＡＣＴを発生する部分の構成を概略的に示す図である。図２４において、アレイ活性化指示信号発生部は、外部からのコマンドＣＭＤをデコードするコマンドデコーダ４２と、コマンドデコーダ４２からのロウアクセス指示信号に従ってロウアクセスが指定されたことを検出して、アレイ活性化指示信号ＲＡＣＴを活性状態へ駆動するロウアクセス指示検出回路４３を含む。このアレイ活性化指示信号ＲＡＣＴにより、行系回路が活性化され、行選択動作が行なわれる。
【０１５８】
メモリブロック指定信号φｂｉは、行アドレス信号に含まれるブロック特定アドレスに従って生成される。したがってアレイ活性化指示信号ＲＡＣＴが活性状態となってから、メモリブロック指定信号φｂｉの論理レベルが決定され、メモリブロック指定信号の状態決定後早いタイミングで、ビット線イコライズ指示信号ＢＬＥＱｉの状態を設定することができる。
【０１５９】
この図２３（Ａ）に示すビット線イコライズ指示信号発生部は、図２０に示すビット線分離指示信号発生部と組合せて用いられる。これにより、全メモリブロックにおいてビット線へ加速電圧を伝達することができる。
【０１６０】
［ビット線イコライズ指示信号発生部の変更例］
図２５（Ａ）は、ビット線イコライズ指示信号発生部の変更例を概略的に示す図である。図２５（Ａ）において、ビット線イコライズ指示信号発生部は、メモリブロック指定信号φｂｉとアレイ活性化指示信号ＲＡＣＴを受けるＮＡＮＤ回路４５と、ＮＡＮＤ回路４５の出力信号を反転するインバータ４６と、テストモード指示信号ＴＥおよびＺＴＥに従ってインバータ４６の出力信号を通過させるＣＭＯＳトランスミッションゲート４７と、テストモード指示信号ＴＥおよびＺＴＥに応答してＣＭＯＳトランスミッションゲート４７と相補的に導通し、ＮＡＮＤ回路４５の出力信号を通過させるＣＭＯＳトランスミッションゲート４８を含む。
【０１６１】
これらのＣＭＯＳトランスミッションゲート４７および４８の出力ノードは共通に接続され、メモリ行ブロックＭＢ♯ｉに対するビット線イコライズ指示信号ＢＬＥＱｉを生成する。ＣＭＯＳトランスミッションゲート４７は、テストモード指示信号ＴＥの活性化時導通し、ＣＭＯＳトランスミッションゲート４８が、テストモード指示信号ＴＥの非活性化時導通する。次に、図２５（Ａ）に示すビット線イコライズ指示信号発生部の動作を、図２５（Ｂ）に示す信号波形図を参照して説明する。
【０１６２】
テストモード指示信号ＴＥが活性化されると、ＣＭＯＳトランスミッションゲート４７が、インバータ４６の出力信号を選択してビット線イコライズ指示信号ＢＬＥＱｉを生成する。アレイ活性化指示信号ＲＡＣＴがＬレベルのときには、ＮＡＮＤ回路４５の出力信号がＨレベルとなり、したがってビット線イコライズ指示信号ＢＬＥＱｉがＬレベルとなる。したがって、テストモード指示信号ＴＥの活性化時、ビット線イコライズ電圧ＶＢＬを加速電圧ＶＣＣｂに従って上昇させても、ビット線には、この電圧は伝達されない。
【０１６３】
テストモード時において、メモリブロック指定信号φｂｉによりメモリブロックを指定し、かつアレイ活性化指示信号ＲＡＣＴを活性状態へ駆動する。メモリブロック指定信号φｂｉが活性状態のＨレベルのときには、ＮＡＮＤ回路４５の出力信号がＬレベルとなり、応じてビット線イコライズ指示信号ＢＬＥＱｉがＨレベルとなる。一方、メモリブロック指示信号φｂｉがＬレベルの非活性状態のときには、スタンバイ状態時と同様、ビット線イコライズ指示信号ＢＬＥＱｉはＬレベルを維持する。すなわちテストモード時において、選択メモリブロックのビット線イコライズ回路が動作し、加速電圧ＶＣＣｂをビット線上に伝達する。非選択メモリブロックにおいては、ビット線イコライズ回路は非作動状態にあり、ビット線はフローティング状態にある。
【０１６４】
加速テストが完了すると、テストモード指示信号ＴＥが非活性化され、ＣＭＯＳトランスミッションゲート４７が非導通状態、ＣＭＯＳトランスミッションゲート４８が導通状態となる。アレイ活性化指示信号ＲＡＣＴがＬレベルのときには、したがってＮＡＮＤ回路４５の出力信号に従ってビット線イコライズ指示信号ＢＬＥＱｉがＨレベルとなる。これにより、各メモリブロックにおいてビット線は、ビット線イコライズ回路により所定の中間電圧ＶＢＬレベルにプリチャージされかつイコライズされる。
【０１６５】
アレイ活性化指示信号ＲＡＣＴがＨレベルとなると、メモリブロック指定信号φｂｉがＨレベルのときには、ＮＡＮＤ回路４５の出力信号がＬレベルとなり、応じてビット線イコライズ指示信号ＢＩＥＱｉがＬレベルとなり、ビット線イコライズ回路が非作動状態とされる。一方、メモリブロック指定信号φｂｉがＬレベルのときには、ＮＡＮＤ回路４５の出力信号はＬレベルであり、ビット線イコライズ指示信号ＢＬＥＱｉはＨレベルを維持し、非選択メモリブロックにおいてはビット線イコライズ回路によりビット線のプリチャージ／イコライズがスタンバイサイクル時と同様行なわれる。
【０１６６】
テストモード時においては、ビット線を介してメモリキャパシタに対し高電圧を印加してキャパシタ絶縁膜およびビット線の電圧ストレスの加速を行なうだけであり、ビット線電位のセンス動作は行なわれないため、各非選択メモリブロックにおいてビット線がフローティング状態に保持されていても何ら問題は生じない。
【０１６７】
この図２５（Ａ）に示す指定メモリブロックに対してのみビット線加速電圧を印加する構成は、図２１に示す構成と組合せて用いられる。
【０１６８】
なお、図２３（Ｂ）および図２５（Ｂ）に示す信号波形図においては、テスト動作モード時、ビット線へは加速電圧が持続的に与えられている。しかしながら、このビット線電圧加速動作モード時において、ビット線イコライズ指示信号ＢＬＥＱｉがトグルされてもよい。テストモード指示信号ＴＥとアレイ活性化指示信号ＲＡＣＴのＡＮＤをとった信号をテストモード指示信号として利用することにより、アレイ活性化指示信号ＲＡＣＴに従ったビット線加速電圧のトグル動作を実現でき、ダイナミックなストレス加速が実現される。
【０１６９】
以上のように、この発明の実施の形態４に従えば、ビット線電圧加速動作モード時、センスアンプ回路とビット線とをビット線分離ゲートにより分離してビット線イコライズ回路から各ビット線へ加速電圧を印加するように構成しているため、センスアンプ回路にロジックトランジスタを利用しても、確実に、ビット線電圧の加速を行なうことができる。
【０１７０】
なお、このビット線電圧加速は、ワード線電圧の加速などの動作と組合せて用いられてもよい。
【０１７１】
［他の適用例］
上述の説明においては、ＤＲＡＭ回路においては、同一チップ上に形成されたロジック回路のトランジスタと同一製造工程で形成されるトランジスタを選択的に利用している。しかしながら、ＤＲＡＭ単体において、周辺制御回路の構成要素のＭＯＳトランジスタのゲート絶縁膜の膜厚を、メモリ部および内部電圧発生回路のＭＯＳトランジスタのゲート絶縁膜よりも薄くする構成であっても、本発明は適用可能である。
【０１７２】
【発明の効果】
以上のように、この発明に従えば、ＤＲＡＭ回路の構成要素のＭＯＳトランジスタは、選択的に、ロジック回路の構成要素のトランジスタと同一製造工程で構成するようにしているため、製造工程が簡略化され、信頼性を損なうことなく高速動作するＤＲＡＭ回路を実現することができる。
【０１７３】
すなわち、請求項１に係る発明に従えば、メモリ回路において、第１の電源電圧を受けて動作する第１の回路と、この第１の電源電圧よりも高い電圧を受けて動作する第２の回路とを備えるメモリ回路において、第１の回路の構成要素として、ロジック回路の構成要素である第１種のＭＯＳトランジスタで構成しており、第１の回路を高速動作させることができ、また低電源電圧化により消費電力を低減することができる。
【０１８１】
また、センスアンプ回路を第１種のＭＯＳトランジスタで構成し、かつビット線分離ゲートを第２種のＭＯＳトランジスタで構成しており、ビット線分離ゲートに高電圧の制御信号を印加しても、確実にビット線分離ゲートの耐圧特性を保証することができ、また高速動作するセンスアンプ回路を、製造工程数を増加することなく容易に実現することができる。
【０１８２】
請求項２に係る発明に従えば、ビット線イコライズ回路を各ビット線対に設け、このビット線イコライズ回路を第２種のＭＯＳトランジスタで構成して、加速テストモード時、ビット線イコライズ回路がを介してビット線に高電圧を印加しており、容易にビット線電圧の加速を、センスアンプ回路に悪影響を及ぼすことなく行なうことができる。
【０１８３】
請求項３に係る発明に従えば、センスアンプドライブトランジスタを行方向に隣接するメモリブロック間領域に配置しており、十分なゲート幅を有するセンスアンプドライブトランジスタを面積増加を伴うことなく配置することができる。
【０１８６】
請求項４に係る発明に従えば、センスアンプドライブトランジスタをセンスアンプ回路配置領域と行方向に隣接するメモリブロック間の領域との交差領域に配置しており、十分にゲート幅の広い電流駆動力の大きいセンスアンプドライブトランジスタをアレイ面積を増加させることなく容易に配置することができる。
【０１８７】
請求項５に係る発明に従えば、ビット線分離トランジスタおよびイコライズトランジスタを、メモリセル形成用基板領域に配置し、またセンスアンプトランジスタを列方向に隣接するメモリブロック間の領域に配置しかつ列選択ゲートをこの列方向のメモリブロック間領域に配置しており、容易に第１種のＭＯＳトランジスタを深いバイアス状態に設定することができる。
また、メモリ回路において、第１の電源電圧を受けて動作する第１の回路と、この第１の電源電圧よりも高い電圧を受けて動作する第２の回路とを備えるメモリ回路において、第１の回路の構成要素として、ロジック回路の構成要素である第１種のＭＯＳトランジスタで構成しており、第１の回路を高速動作させることができ、また低電源電圧化により消費電力を低減することができる。
【０１８８】
請求項６に係る発明に従えば、ビット線イコライズ用絶縁ゲート型電界効果トランジスタを第２種のＭＯＳトランジスタで構成して、加速テストモード時、ビット線イコライズ用絶縁ゲート型電界効果トランジスタを介してビット線に高電圧を印加しており、容易にビット線電圧の加速を、センスアンプ回路に悪影響を及ぼすことなく行なうことができる。
【０１８９】
請求項７に係る発明に従えば、行方向に隣接するメモリブロック間領域とセンスアンプ回路配置領域との交差領域にセンスアンプドライブトランジスタを配置しかつこのセンスアンプドライブトランジスタを第２種のＭＯＳトランジスタで構成しており、回路占有面積を増加させることなく、センスアンプドライブトランジスタを形成することができる。また、この領域におけるバイアスも、センスアンプトランジスタと同じとすることができ、第２種ＭＯＳトランジスタを用いても必要以上にそのしきい値電圧の絶対値が大きくなるのを防止することができ、オフリーク電流を抑制し高速センス動作を実現することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従う半導体集積回路装置の全体の構成を概略的に示す図である。
【図２】 この発明の実施の形態２に従う半導体集積回路装置の全体の構成を概略的に示す図である。
【図３】 図２に示す半導体集積回路装置のセンスアンプ帯の構成をより詳細に示す図である。
【図４】 図２に示すＤＲＡＭ回路の、メモリセルアレイの構成を概略的に示す図である。
【図５】 図３に示す回路の各トランジスタの配置のレイアウトを概略的に示す図である。
【図６】 図５に示すライン５Ａ−５Ａに沿った断面構成を概略的に示す図である。
【図７】 図４に示すサブデコーダに含まれるサブデコード回路の構成を示す図である。
【図８】 図７に示すサブデコーダの各トランジスタのレイアウトを概略的に示す図である。
【図９】 図８に示すライン８Ａ−８Ａに沿った断面構造を概略的に示す図である。
【図１０】 この発明の実施の形態３に従う半導体集積回路装置のセンスアンプ体の構成を概略的に示す図である。
【図１１】 図１０に示すセンスアンプ帯の各トランジスタの配置を概略的に示す図である。
【図１２】 図１１に示すトランジスタレイアウトのセンスアンプドライブトランジスタの等価回路を示す図である。
【図１３】 この発明の実施の形態３の変更例のトランジスタのレイアウトを概略的に示す図である。
【図１４】 図１３に示すトランジスタレイアウトのセンスアンプドライブトランジスタの等価回路を示す図である。
【図１５】 この発明の実施の形態４におけるビット線分離ゲートの状態を概略的に示す図である。
【図１６】 この発明の実施の形態４におけるビット線電圧加速動作時の信号のレイアウト波形を示す図である。
【図１７】 この発明の実施の形態４におけるビット線加速電圧発生部の構成を概略的に示す図である。
【図１８】 この発明の実施の形態４におけるテストモード指示信号発生部の構成を概略的に示す図である。
【図１９】 この発明の実施の形態４におけるテストモード指示信号発生の他の構成を概略的に示す図である。
【図２０】 この発明の実施の形態４におけるビット線分離指示信号発生部の構成を概略的に示す図である。
【図２１】 この発明の実施の形態４におけるビット線分離指示信号発生部の他の構成を概略的に示す図である。
【図２２】 図２１に示すビット線分離指示信号発生部の動作時におけるビット線イコライズ指示信号の発生態様を示す信号波形図である。
【図２３】 （Ａ）は、この発明の実施の形態４におけるビット線イコライズ指示信号発生部の構成を概略的に示し、（Ｂ）は、（Ａ）に示す回路の動作を示す信号波形図である。
【図２４】 図２３（Ａ）に示すアレイ活性化信号発生部の構成を概略的に示す図である。
【図２５】 （Ａ）は、この発明の実施の形態４におけるビット線イコライズ指示信号発生部の他の構成を概略的に示し、（Ｂ）は、（Ａ）に示す回路の動作を示す信号波形図である。
【図２６】 従来の半導体集積回路装置の全体の構成を概略的に示す図である。
【図２７】 （Ａ）は、ロジックトランジスタの断面構造を概略的に示し、（Ｂ）は、ＤＲＡＭトランジスタの断面構造を概略的に示す。
【符号の説明】
１ 半導体集積回路装置、２ ロジック回路、３ ＤＲＡＭ回路、ＭＡ０−ＭＡ３ メモリセルアレイ、４ａ−４ｄ ロウデコーダ、５ａ−５ｄ コラムデコーダ、６ａ−６ｄ プリアンプ／ライトドライバ、７ａ−７ｄ 電源系回路、８制御回路、ＳＡＢ センスアンプ帯、ＮＴ１−ＮＴ１０ ＭＯＳトランジスタ、ＰＱ１，ＰＱ２，ＮＱ１−ＮＱ４ ＭＯＳトランジスタ、ＭＴ メモリセルトランジスタ、２０ｌ，２０ｒ Ｐウェル、２１ｌ，２１ｒ ボトムＮウェル、２２ｌ，２２ｒ Ｐ型基板、２３ Ｎウェル、２０ｕ，２０ｄ Ｐウェル、２１ ボトムＮウェル、ＰＳＤ０−ＰＳＤｑ，ＮＳＤ０−ＮＳＤｑ センスアンプドライブトランジスタ、１１ｌ，１１ｒ ビット線イコライズ回路、１２ｌ，１２ｒビット線分離ゲート、１３ センスアンプ回路、１４ 列選択ゲート、４０ａ，４０ｂ ビット線分離ゲート群、ＳＫＧ センスアンプ回路群、ＭＢ♯Ａ，ＭＢ♯Ｂ メモリ行ブロック。
Claims (7)
- 絶縁ゲート型電界効果トランジスタからなるロジックトランジスタを構成要素として含み、所定の処理を実行するロジック回路、および
少なくとも前記ロジック回路が使用するデータを格納するためのメモリ回路を備え、前記メモリ回路は、第１の電圧を受けて動作する第１の回路と、前記第１の電圧よりも高い電圧を受けて動作する第２の回路とを含み、
前記第１の回路は、前記ロジックトランジスタと少なくともゲート絶縁膜の膜厚が同じ第１種の絶縁ゲート型電界効果トランジスタを構成要素として含み、かつ前記第２の回路は前記ロジックトランジスタよりもゲート絶縁膜の膜厚の厚い第２種の絶縁ゲート型電界効果トランジスタを構成要素として含み、
前記メモリ回路は、さらに、
各々が、行列状に配列される複数のメモリセルと、メモリセルの列に対応して配置され各々に対応の列のメモリセルが接続する複数のビット線対とを有し、かつ行および列方向に配列される複数のメモリブロックと、
列方向に隣接するメモリブロックに共有されるように、メモリブロックの列のビット線対に対応して配置され、活性化時対応のビット線対の電位を差動増幅するための複数のセンスアンプ回路をさらに備え、前記複数のセンスアンプ回路の各々は、前記第１種の絶縁ゲート型電界効果トランジスタを構成要素として含み、さらに
各前記ビット線対と対応のセンスアンプ回路との間に配置され、加速テストモード時前記ビット線対と対応のセンスアンプ回路とを分離するための複数のビット線分離ゲートとを備え、前記ビット線分離ゲートは前記第２種の絶縁ゲート型電界効果トランジスタで構成される、半導体集積回路装置。 - 各前記ビット線対に対して設けられ、活性化時ビット線イコライズ電圧を対応のビット線対へ伝達するための複数のビット線イコライズ回路と、
前記加速テストモード時、前記ビット線イコライズ回路を活性状態としかつ前記ビット線イコライズ電圧を高くするためのテスト制御回路をさらに備え、前記ビット線イコライズ回路は、前記第２種の絶縁ゲート型電界効果トランジスタで構成され、かつ前記加速テストモード時前記ビット線イコライズ回路は対応のセンスアンプ回路と前記ビット線分離ゲートにより分離される、請求項１記載の半導体集積回路装置。 - 前記メモリ回路は、さらに、
センス電源線と、
所定数のセンスアンプ回路ごとに設けられかつ前記第２種の絶縁ゲート型電界効果トランジスタで構成され、導通時センスアンプ回路とセンス電源線とを接続する複数のセンスドライブトランジスタを備える、請求項１記載の半導体集積回路装置。 - 前記センスアンプ回路は列方向に隣接するメモリブロック間の領域に配置され、
前記センスアンプドライブトランジスタは、前記センスアンプ回路配置領域と行方向に隣接するメモリブロック間の領域との交差領域に配置される、請求項１記載の半導体集積回路装置。 - 絶縁ゲート型電界効果トランジスタからなるロジックトランジスタを構成要素として含み、所定の処理を実行するロジック回路、および
少なくとも前記ロジック回路が使用するデータを格納するためのメモリ回路を備え、前記メモリ回路は、第１の電圧を受けて動作する第１の回路と、前記第１の電圧よりも高い電圧を受けて動作する第２の回路とを含み、
前記第１の回路は、前記ロジックトランジスタと少なくともゲート絶縁膜の膜厚が同じ第１種の絶縁ゲート型電界効果トランジスタを構成要素として含み、かつ前記第２の回路は前記ロジックトランジスタよりもゲート絶縁膜の膜厚の厚い第２種の絶縁ゲート型電界効果トランジスタを構成要素として含み、
前記メモリ回路は、
各々が、行列状に配列される複数のメモリセルと、各列に対応して配列され、各々に対応の列のメモリセルが接続される複数のビット線対とを含み、行および列方向に整列して配置される複数のメモリブロックを備え、前記複数のメモリブロックは、互いに分離される複数の第１導電型の第１の基板領域に形成され、各前記第１の基板領域は第２導電型の第２の基板領域に取囲まれるように形成され、前記第２の基板領域は、列方向に隣接するメモリブロック間の領域において前記第１導電型の第３の基板領域により分離され、
各メモリブロックの列に対応して配置されかつ前記第１の基板領域内に形成され、導通時ビット線イコライズ電圧を対応のビット線に伝達するとともに対応の列のビット線の電圧をイコライズするためのイコライズ用絶縁ゲート型電界効果トランジスタと、
各前記メモリブロックの列に対応して、前記イコライズ用絶縁ゲート型電界効果トランジスタ形成領域と前記第３の基板領域との間に前記第１の基板領域内に形成されるビット線分離用絶縁ゲート型電界効果トランジスタと、
列方向に隣接するメモリブロックの列に対応して設けられ、活性化時対応の列のビット線の電位を差動増幅するための複数のセンスアンプ回路とを備え、各前記センスアンプ回路は、前記第３の基板領域を列方向に沿って第１および第２の分割領域に分割するように行方向に延在して配置される第２導電型の第４の基板領域内に形成される第１のセンスアンプトランジスタと、前記第１の分割領域に形成される第２のセンスアンプトランジスタとを含み、
前記第２の分割領域に前記センスアンプ回路に対応して配置され、列選択信号に応答して対応のセンスアンプ回路を内部データ線に接続するための列選択ゲート絶縁ゲート型電界効果トランジスタを備え、
前記センスアンプ回路は、列方向に隣接するメモリブロックにより共有され、
前記列選択ゲートトランジスタならびに前記第１および第２のセンスアンプトランジスタは、ゲート絶縁膜の膜厚が前記ロジックトランジスタと同じ厚さであり、前記ビット線イコライズ用絶縁ゲート型電界効果トランジスタおよび前記ビット線分離用絶縁ゲート型電界効果トランジスタは、前記ロジックトランジスタよりもゲート絶縁膜の膜厚が厚い、半導体集積回路装置。 - 加速テストモード時、前記ビット線イコライズ用絶縁ゲート形電界効果トランジスタを導通状態としかつ前記ビット線イコライズ電圧を高くするためのテスト制御回路をさらに備え、前記ビット線イコライズ用絶縁ゲート形電界効果トランジスタは、前記第２種の絶縁ゲート型電界効果トランジスタで構成され、かつ前記加速テストモード時前記ビット線イコライズ用絶縁ゲート形電界効果トランジスタは対応のセンスアンプ回路と前記ビット線分離用絶縁ゲート型電界効果トランジスタにより分離される、請求項５記載の半導体集積回路装置。
- 前記メモリ回路は、さらに、
行方向に隣接するメモリブロック間の領域とセンスアンプ回路配置領域との交差領域において、前記第３の基板領域に形成され、導通時対応のセンスアンプ回路へ第１の電源供給電圧を伝達する第１のセンスアンプドライブトランジスタと、前記第１の分割領域に形成され、導通時前記対応のセンスアンプ回路へ第２の電源供給電圧を伝達する第２のセンスアンプドライブトランジスタを備え、前記第１および第２のセンスアンプドライブトランジスタは、前記第２種の絶縁ゲート型電界効果トランジスタである、請求項５記載の半導体集積回路装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24318999A JP4614481B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体集積回路装置 |
| DE60000400T DE60000400T2 (de) | 1999-08-30 | 2000-08-03 | Speicher mit eingeblendeter Logikschaltung |
| US09/632,333 US6649984B1 (en) | 1999-08-30 | 2000-08-03 | Logic-merged memory |
| EP00116797A EP1081715B1 (en) | 1999-08-30 | 2000-08-03 | Logic-merged memory |
| TW089115985A TW463370B (en) | 1999-08-30 | 2000-08-09 | Semiconductor integrated circuit devices |
| KR10-2000-0047465A KR100388589B1 (ko) | 1999-08-30 | 2000-08-17 | 로직 혼재 메모리 |
| US10/714,393 US7102954B2 (en) | 1999-08-30 | 2003-11-17 | Semiconductor integrated circuit device having logic circuit and dynamic random access memory on the same chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24318999A JP4614481B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068634A JP2001068634A (ja) | 2001-03-16 |
| JP4614481B2 true JP4614481B2 (ja) | 2011-01-19 |
Family
ID=17100163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24318999A Expired - Fee Related JP4614481B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体集積回路装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6649984B1 (ja) |
| EP (1) | EP1081715B1 (ja) |
| JP (1) | JP4614481B2 (ja) |
| KR (1) | KR100388589B1 (ja) |
| DE (1) | DE60000400T2 (ja) |
| TW (1) | TW463370B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4614481B2 (ja) * | 1999-08-30 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP3966718B2 (ja) * | 2001-11-28 | 2007-08-29 | 富士通株式会社 | 半導体記憶装置 |
| US7333378B2 (en) * | 2002-09-18 | 2008-02-19 | Samsung Electronics Co., Ltd | Memory device that recycles a signal charge |
| KR100482370B1 (ko) | 2002-09-27 | 2005-04-13 | 삼성전자주식회사 | 게이트 산화막의 두께가 다른 반도체장치 |
| JP2004178725A (ja) | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | 半導体記憶装置 |
| DE10319271A1 (de) * | 2003-04-29 | 2004-11-25 | Infineon Technologies Ag | Speicher-Schaltungsanordnung und Verfahren zur Herstellung |
| JP2005101466A (ja) * | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体記憶装置 |
| JP4646106B2 (ja) * | 2004-05-25 | 2011-03-09 | 株式会社日立製作所 | 半導体集積回路装置 |
| US7103861B2 (en) * | 2004-06-10 | 2006-09-05 | Chartered Semiconductor Manufacturing Ltd. | Test structure for automatic dynamic negative-bias temperature instability testing |
| US7227799B2 (en) * | 2005-04-29 | 2007-06-05 | Infineon Technologies Ag | Sense amplifier for eliminating leakage current due to bit line shorts |
| US7355905B2 (en) | 2005-07-01 | 2008-04-08 | P.A. Semi, Inc. | Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage |
| US7548484B2 (en) * | 2005-09-29 | 2009-06-16 | Hynix Semiconductor Inc. | Semiconductor memory device having column decoder |
| JP2007251351A (ja) * | 2006-03-14 | 2007-09-27 | Renesas Technology Corp | 半導体装置 |
| US20080043544A1 (en) * | 2006-08-21 | 2008-02-21 | Corvin Liaw | Memory device and method of improving the reliability of a memory device |
| WO2010073523A1 (ja) * | 2008-12-25 | 2010-07-01 | パナソニック株式会社 | 半導体集積回路 |
| JP5243568B2 (ja) * | 2011-02-23 | 2013-07-24 | 株式会社半導体理工学研究センター | センスアンプ回路 |
| KR20140008099A (ko) * | 2012-07-10 | 2014-01-21 | 삼성전자주식회사 | 반도체 메모리 장치 |
| JP6517720B2 (ja) * | 2016-03-16 | 2019-05-22 | 東芝メモリ株式会社 | 半導体記憶装置 |
| JP2018049673A (ja) * | 2016-09-20 | 2018-03-29 | 東芝メモリ株式会社 | 半導体記憶装置 |
| KR20200079808A (ko) * | 2018-12-26 | 2020-07-06 | 에스케이하이닉스 주식회사 | 집적 회로 및 메모리 |
| US11961551B2 (en) | 2021-04-09 | 2024-04-16 | Samsung Electronics Co., Ltd. | Bitline sense amplifier and a memory device with an equalizer |
| CN113223973A (zh) * | 2021-05-06 | 2021-08-06 | 长江先进存储产业创新中心有限责任公司 | 半导体器件及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998050951A1 (fr) * | 1997-05-01 | 1998-11-12 | Hitachi, Ltd. | Circuit integre a semi-conducteur et procede pour produire ce circuit |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
| JPH03245567A (ja) * | 1990-02-23 | 1991-11-01 | Toshiba Corp | 半導体装置 |
| US5256892A (en) * | 1990-06-29 | 1993-10-26 | Nec Corporation | Semiconductor memory device wherein gate electrode thickness is greater in the memory cells than in the peripheral cells |
| JPH04165670A (ja) | 1990-10-30 | 1992-06-11 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| KR100207968B1 (ko) * | 1994-05-12 | 1999-07-15 | 니시무로 타이죠 | 불휘발성 반도체 메모리와 그 제조방법 |
| JPH08221981A (ja) * | 1994-12-15 | 1996-08-30 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP3193581B2 (ja) | 1995-01-24 | 2001-07-30 | 沖電気工業株式会社 | １トランジスタ１キャパシタ型のダイナミックランダムアクセスメモリ |
| US6404670B2 (en) * | 1996-05-24 | 2002-06-11 | Uniram Technology, Inc. | Multiple ports memory-cell structure |
| JP3310174B2 (ja) | 1996-08-19 | 2002-07-29 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| US5920779A (en) * | 1997-05-21 | 1999-07-06 | United Microelectronics Corp. | Differential gate oxide thickness by nitrogen implantation for mixed mode and embedded VLSI circuits |
| JPH1126716A (ja) * | 1997-06-30 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11126886A (ja) * | 1997-10-24 | 1999-05-11 | Hitachi Ltd | ダイナミック型ｒａｍ |
| JP4931267B2 (ja) * | 1998-01-29 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JPH11238860A (ja) | 1998-02-19 | 1999-08-31 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4614481B2 (ja) * | 1999-08-30 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP2001127171A (ja) * | 1999-10-26 | 2001-05-11 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| US6420248B1 (en) * | 2000-10-10 | 2002-07-16 | Vanguard International Semiconductor Corp. | Double gate oxide layer method of manufacture |
-
1999
- 1999-08-30 JP JP24318999A patent/JP4614481B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-03 DE DE60000400T patent/DE60000400T2/de not_active Expired - Lifetime
- 2000-08-03 EP EP00116797A patent/EP1081715B1/en not_active Expired - Lifetime
- 2000-08-03 US US09/632,333 patent/US6649984B1/en not_active Expired - Lifetime
- 2000-08-09 TW TW089115985A patent/TW463370B/zh not_active IP Right Cessation
- 2000-08-17 KR KR10-2000-0047465A patent/KR100388589B1/ko not_active IP Right Cessation
-
2003
- 2003-11-17 US US10/714,393 patent/US7102954B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998050951A1 (fr) * | 1997-05-01 | 1998-11-12 | Hitachi, Ltd. | Circuit integre a semi-conducteur et procede pour produire ce circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1081715B1 (en) | 2002-09-04 |
| US20040136230A1 (en) | 2004-07-15 |
| KR100388589B1 (ko) | 2003-06-25 |
| KR20010050100A (ko) | 2001-06-15 |
| DE60000400T2 (de) | 2003-04-30 |
| DE60000400D1 (de) | 2002-10-10 |
| TW463370B (en) | 2001-11-11 |
| JP2001068634A (ja) | 2001-03-16 |
| EP1081715A1 (en) | 2001-03-07 |
| US7102954B2 (en) | 2006-09-05 |
| US6649984B1 (en) | 2003-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4614481B2 (ja) | 半導体集積回路装置 | |
| US7177215B2 (en) | Semiconductor memory device operating at high speed and low power consumption | |
| JP3853513B2 (ja) | ダイナミック型ｒａｍ | |
| US6636454B2 (en) | Low-power consumption semiconductor memory device | |
| JP2002184181A (ja) | 半導体記憶装置 | |
| US6826108B2 (en) | Integrated circuit memory device power supply circuits and methods of operating same | |
| US6266286B1 (en) | Wafer burn-in test circuit and method for testing a semiconductor memory device | |
| US6335875B2 (en) | Memory circuit/logic circuit integrated device capable of reducing term of works | |
| JP2003217280A (ja) | 半導体記憶装置 | |
| JP2829135B2 (ja) | 半導体記憶装置 | |
| JPH09134592A (ja) | 半導体メモリ装置のサブワードラインデコーダ及びその半導体メモリ装置 | |
| KR100726298B1 (ko) | 정확히 번인 테스트를 실행할 수 있는 반도체 기억 장치 | |
| US6930938B2 (en) | Semiconductor memory device having test mode | |
| KR100996187B1 (ko) | 고집적 반도체 메모리 장치의 내부 구조 | |
| JP2004152399A (ja) | 半導体記憶装置 | |
| US6597040B2 (en) | Semiconductor device having MOS transistor for coupling two signal lines | |
| JP2002008396A (ja) | 半導体集積回路 | |
| JP2011054270A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060815 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |