JP4602959B2 - 表示装置とその製造方法 - Google Patents

表示装置とその製造方法 Download PDF

Info

Publication number
JP4602959B2
JP4602959B2 JP2006310013A JP2006310013A JP4602959B2 JP 4602959 B2 JP4602959 B2 JP 4602959B2 JP 2006310013 A JP2006310013 A JP 2006310013A JP 2006310013 A JP2006310013 A JP 2006310013A JP 4602959 B2 JP4602959 B2 JP 4602959B2
Authority
JP
Japan
Prior art keywords
gate
layer
display device
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006310013A
Other languages
English (en)
Other versions
JP2007140527A (ja
Inventor
根 圭 宋
保 成 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007140527A publication Critical patent/JP2007140527A/ja
Application granted granted Critical
Publication of JP4602959B2 publication Critical patent/JP4602959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30Coordination compounds
    • H10K85/311Phthalocyanine

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は表示装置とその製造方法とに関し、より詳しくは、有機薄膜トランジスタを含む表示装置とその製造方法とに関する。
近年、表示装置の中でも、小型軽量化の容易な平板表示装置が脚光を浴びている。代表的な平板表示装置としては液晶表示装置(LCD)と有機EL表示装置(OLED)とが知られている。いずれの表示装置も、画素ごとに薄膜トランジスタが備えられている点で共通する。薄膜トランジスタは、外部から各画素に伝達される信号をオンオフして各画素の動作を制御するスイッチング素子として利用される。有機EL表示装置ではさらに、薄膜トランジスタが、各画素の発光素子に駆動電流を供給する駆動素子としても利用される。
薄膜トランジスタは一般に、ゲート電極、ソース電極、ドレイン電極、 及び半導体層を含む。ソース電極とドレイン電極とのそれぞれは半導体層を隔ててゲート電極と対向している。ソース電極とドレイン電極との間では、ゲート電極と対向する部分が所定の距離を隔てて互いに対向し、チャネル領域を区切っている。
薄膜トランジスタの半導体層の材質としては通常、非晶質シリコンやポリシリコンが用いられている。近年、それらの材質に代え、有機半導体を利用した薄膜トランジスタ(有機薄膜トランジスタ)の開発が進められている。従来の非晶質シリコンやポリシリコンによる半導体が高温高圧下で形成されねばならないのに対し、有機半導体は常温常圧下で形成可能である。従って、有機薄膜トランジスタの利用は表示装置の製造コストの更なる低減を可能にする。さらに、表示装置の基板を、熱に強い従来のガラス基板から、熱に弱いプラスチック基板に変更可能にする。それ故、有機薄膜トランジスタの利用は表示装置の更なる小型軽量化や薄型化にも有利である。
韓国特許出願公開第2000−045306号明細書
有機半導体の仕事関数は一般に、ソース電極及びドレイン電極として用いられる金属(アルミニウム、クロム、モリブデンなど)の仕事関数より大きい。従って、従来の有機薄膜トランジスタでは特性の更なる向上が困難である。そのような仕事関数に関する弱点を補う方法としては例えば、ソース電極及びドレイン電極を、金属に代え、ITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)で形成する方法が知られている。ITOまたはIZOは透明な導電物質であり、有機半導体の仕事関数と同程度、またはそれより若干大きい仕事関数を持つ。しかし、ITO及びIZOはいずれも抵抗が高いので、データ配線としての利用にはあまり適していない。
本発明の目的は、データ配線の構造を新たに工夫することにより有機薄膜トランジスタの特性をさらに向上させる表示装置、を提供することである。本発明はさらに、その構造上の新たな工夫を含む表示装置の製造工程を簡単化できる製造方法の提供を目的とする。
上記課題を解決するために、絶縁基板;前記絶縁基板の上に形成され、ゲート電極を含むゲート線;前記ゲート電極を覆っているゲート絶縁膜;前記ゲート絶縁膜の上に形成され、下部膜と上部膜とを含むデータ線;前記ゲート絶縁膜の上に形成されており、前記ゲート電極の上方で所定の距離を隔てて配置され、チャネル領域を区切っているソース電極とドレイン電極;前記チャネル領域に形成されている有機半導体層;前記ゲート絶縁膜の上に形成されている画素電極;を有し、前記ソース電極、前記ドレイン電極、及び前記画素電極は、前記データ線の下部膜と同一層で形成される表示装置を提供する。
第2に、前記ソース電極は前記データ線の下部膜から伸びて出る
第3に、前記ゲート線が、前記ゲート線の端部に形成されているゲートパッドをさらに含み、前記データ線が、前記データ線の端部に形成されているデータパッドを含み前記データパッドは前記下部膜と前記上部膜とを含む
第4に、前記ゲートパッドを覆っており、前記データ線の下部膜と同一な層からなるゲートパッド接触部材をさらに含む。
第5に、前記ゲートパッド接触部材の上に形成されており、前記データ線の前記上部膜と同一な層からなる金属層を含む。
第6に、前記データ線の下部膜はITO又はIZOのいずれかから成る。
第7に、前記チャネル領域では前記有機半導体層の上に第1保護層がさらに形成されている。
第8に、前記第1保護層の上には第2保護層がさらに形成されている。
第9に、前記第1保護層がフッ素系高分子物質を含み、前記第2保護層がITOとIZOとのいずれかから成る。
第10に、前記第1保護層が、PTFE(ポリテトラフルオロエチレン)、FEP(テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体)、PFA(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体)、ETFE(エチレン−テトラフルオロエチレン共重合体)、PVDF(ポリフッ化ビニリデン)、及び、パーフルオロアルケニルビニルエーテルの環化重合体である透明な高分子、のいずれかから成る。
第11に、前記ゲート絶縁膜が、下部に第1ゲート絶縁膜を含み、上部に第2ゲート絶縁膜を含み、前記第1ゲート絶縁膜が酸化ケイ素と窒化ケイ素との少なくともいずれかを含み、前記第2ゲート絶縁膜が、シリコン系高分子、アゾビスイソブチロニトリル(AIBN)、テトラブチルオルトチタネート(Ti(Obu)4)、及びブタノールの少なくともいずれかを含む。
第12に、前記チャネル領域を囲み、かつ前記ソース電極と前記ドレイン電極との各々を少なくとも一部ずつ露出させている隔壁、を前記表示装置がさらに有し、前記有機半導体層が前記隔壁の内側に形成されている。
第13に、前記有機半導体層が、テトラセン若しくはペンタセンの置換基を含む誘導体;チオフェン環の2、5位置で連結された4〜8個のオリゴチオフェン;ペリレンテトラカルボキシリックジアンハイドライド若しくはそのイミド誘導体;ナフタレンテトラカルボキシリックジアンハイドライド若しくはそのイミド誘導体;金属化フタロシアニン若しくはそのハロゲン化誘導体;チエニレン及びビニレンのコオリマー若しくはコポリマー;チオフェン;ペリレン若しくはコロネンとそれらの置換基とを含む誘導体;または、以上に列記された各物質に含まれる芳香環若しくはヘテロ芳香環に連結された炭素数1〜30個の炭化水素鎖を一つ以上含む誘導体;のいずれかを含む。
第14に、絶縁基板を準備する段階;前記絶縁基板の上に、ゲート電極を含むゲート線を形成する段階;前記絶縁基板の上にゲート絶縁膜を形成し、前記ゲート電極を覆う段階;前記ゲート絶縁膜の上に下部層と前記下部層の上に配置される上部層とを順番に積層する段階;前記上部層と前記下部層とをパターニングすることにより、データ線、前記ゲート電極の上方で所定の距離を隔てて配置されてチャネル領域を区切るソース電極とドレイン電極、及び、画素電極 を同時に形成する段階;並びに、前記チャネル領域に有機半導体層を形成する段階;を有し、前記データ線は前記下部層と前記上部層とを含み、前記ソース電極、前記ドレイン電極、及び前記画素電極は前記下部層を含む表示装置の製造方法を提供する。
第15に、前記有機半導体層が蒸着及びコーティングのいずれかによって形成される
第16に、前記ゲート線は前記ゲート線の端部に備えられたゲートパッドをさらに含み、前記データ線は前記データ線の端部に備えられたデータパッドをさらに含み、前記データパッドは前記データ線の前記上部層と同一な層からなる
第17に、前記下部層をパターニングして前記ゲートパッドの上にゲートパッド接触部材を形成する段階をさらに含む
第18に、前記上部層をパターニングして前記ゲートパッド接触部材の上に金属層を形成する段階をさらに含む
第19に、前記下部層がITO及びIZOのいずれかから成る。
第20に、前記ゲートパッド接触部材を形成する前に、ゲートパッド接触孔を前記ゲート絶縁膜の上に形成し、前記ゲートパッド接触孔から前記ゲートパッドを露出させる。
第21に、前記上部層と上記下部層とをパターニングする段階は位置によって異なる厚さを持つ感光膜を形成する段階を含む
第22に、前記ゲート絶縁膜を形成する段階は、窒化ケイ素(SiNx)と酸化ケイ素(SiOx)の少なくともいずれか一つを含む第1ゲート絶縁膜を形成する段階と、シリコン系高分子、アゾビスイソブチロニトリル(AIBN、azobis isobutiro nitrile )、テトラブチルオルトチタネート(Ti(Obu) 4 、tetra butyl ortho titanate )及びブタノール(butanol)の少なくともいずれか一つを含む第2ゲート絶縁膜を形成する段階とを含む
第23に、前記有機半導体層を形成する前に、前記チャネル領域を隔壁で囲み、前記隔壁から前記ソース電極及び前記ドレイン電極の各々を少なくとも一部ずつ露出させる段階、を前記製造方法がさらに有し、前記有機半導体層を前記隔壁の内側に形成する。
第24に、前記有機半導体層がインクジェットによって形成される。
第25に、フッ素系高分子を含む第1保護層、を前記有機半導体層の上に形成する段階、をさらに有する。
第26に、ITO及びIZOのいずれかから成る第2保護層、を前記第1保護層の上に形成する段階、をさらに有する。
本発明による表示装置では上記の通り、透明電極(好ましくはITOまたはIZO)から成るソース電極とドレイン電極との対とは別に、(好ましくは金属から成り、低抵抗の)データ配線が備えられている。それにより、ソース電極とドレイン電極との各仕事関数を有機半導体の仕事関数と同程度以上に設定することと、データ配線の抵抗を十分に低減させることとを両立できる。この新たな構造により、有機薄膜トランジスタの特性の更なる向上が可能である。
さらに、本発明による表示装置の製造方法は上記の通り、ゲート絶縁膜の上に透明電極物質層とデータ配線物質層とを順番に積層し、(好ましくは同じ感光膜を利用して)透明電極物質層とデータ配線物質層とを続けてパターニングする。それにより、表示装置の製造に必要なマスクの総数が低減し、表示装置の製造工程が簡単化される。
以下、添付された図面を参照しながら、本発明の好適な実施形態について詳細に説明する。
本発明の実施形態による表示装置は好ましくは液晶表示装置であり、図1、2に示されているような薄膜トランジスタ基板100を含む。その薄膜トランジスタ基板100は、絶縁基板110、ゲート配線120、121、123、ゲート絶縁膜130、透明電極層141、142、143、144、145、データ配線151、152、153、及び、有機半導体層160を含む。
図2に示されている絶縁基板110は好ましくはガラスまたはプラスチックから成る。絶縁基板110がプラスチックから作られている場合、薄膜トランジスタ基板100に柔軟性を与えることができる反面、絶縁基板110が熱に弱い。本発明による表示装置では後述のように有機半導体層160が薄膜トランジスタに利用される。有機半導体層は常温常圧下で形成可能であるので、プラスチック製の絶縁基板110の使用が容易である。絶縁基板110として利用可能なプラスチックの種類には好ましくは、ポリカーボン、ポリイミド、ポリエーテルサルフォン(PES)、ポリアリレート(PAR)、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)などが含まれる。
絶縁基板110の上にはゲート配線120、121、123が形成されている(図1、2参照)。ゲート配線は、ゲート線120、ゲート電極121、及びゲートパッド123を含む。ゲート線120は、データ線151からは絶縁され、その状態でデータ線151と交差して画素を区切っている。ゲート電極121は画素ごとに設けられたゲート線120の分岐であり、各画素で、後述する有機半導体層160と対向している。ゲートパッド123はゲート線120の端部に備えられている。ゲートパッド123は、薄膜トランジスタをオン/オフするための駆動信号及び制御信号を外部から受ける。それらの信号はゲート線120を通じてゲート電極121に伝達される。ゲート配線120、121、123は好ましくは金属(好ましくは、Al、Cr、Mo、Au、Pt、Pdの少なくともいずれか)を含む。ゲート配線120、121、123は単層構造でも多層構造でも良い。
絶縁基板110の上にはゲート絶縁膜130が形成され、ゲート配線120、121、123を覆っている(図2参照)。ゲート絶縁膜130は、ゲート配線120、121、123と透明電極層141、142、143、144、145との間を電気的に絶縁する。好ましくは、ゲート絶縁膜130にはさらに、ゲートパッド接触孔131が形成されている。ゲートパッド接触孔131からはゲートパッド123が露出している。
ゲート絶縁膜130は好ましくは、無機物または有機物から成る単層である。その他に、ゲート絶縁膜130が、下部に第1ゲート絶縁膜を含み、上部に第2ゲート絶縁膜を含む二層構造であっても良い。第1ゲート絶縁膜は好ましくは、窒化ケイ素(SiNx)または酸化ケイ素(SiOx)などの無機物から成り、工程性に優れている。第2ゲート絶縁膜は好ましくは、シリコン系高分子、アゾビスイソブチロニトリル(AIBN)、テトラブチルオルトチタネート(Ti(Obu)4)、及びブタノールの少なくともいずれかを含む。このような二層構造のゲート絶縁膜130は特に、ゲート配線120、121、123の形成の際に用いられた化学物質またはプラズマの残存物がゲートパッド接触孔131の隙間または界面の間に流入するのを防ぎ、化学物質やプラズマに脆弱な有機半導体層160の損傷を防止する。
ゲート絶縁膜130の上には透明電極層141、142、143、144、145が形成されている(図1、2参照)。透明電極層は、ソース電極141、ドレイン電極142、画素電極143、透明データ配線144、及びゲートパッド接触部材145を含む。ソース電極141とドレイン電極142との対は各画素でゲート絶縁膜130の上に設けられ、ゲート電極121の上方で所定の距離を隔てて配置されている。ソース電極141とドレイン電極142との対が有機薄膜トランジスタのチャネル領域を区切っている。画素電極143は各画素に設けられ、ドレイン電極142と少なくとも一部で接し、各画素の少なくとも一部を覆っている。透明データ配線144は各画素のソース電極141と少なくとも一部で接し、後述するデータ配線151、152、153に沿って形成されている。ゲートパッド接触部材145は、ゲートパッド接触孔131を通して露出しているゲートパッド123を覆っている。
透明電極層141、142、143、144、145は好ましくはITOまたはIZOなどの透明な導電物質で作られている。ソース電極141はデータ線151と物理的・電気的に接続され、データ線を通して外部から伝達される信号を受ける。各画素に設けられた、ゲート電極121、ソース電極141、及びドレイン電極142が、後述の有機半導体層160と共に有機薄膜トランジスタを形成する。この有機薄膜トランジスタが、スイッチング素子として各画素電極143の動作を制御する。尚、有機EL表示装置では、各画素に含まれる発光素子に駆動電流を供給する駆動素子が同様な有機薄膜トランジスタから構成されていても良い。この有機薄膜トランジスタでは特に、ソース電極141とドレイン電極142とがいずれもITOまたはIZOから成るので、各電極が金属で形成された場合より各電極とゲート絶縁膜130との間の界面特性が良い。従って、有機薄膜トランジスタの特性が優れている。さらに、ITOまたはIZOの仕事関数が有機半導体層160の仕事関数と同程度であり、またはそれより若干大きい。従って、その点でも有機薄膜トランジスタの特性が優れている。この場合はさらに、SAM(Self assembly monolayer)処理を通じてITOまたはIZOの仕事関数を最適化できる。その他に、画素電極143とデータ配線151、152、153とが異なる層に形成されているので、画素電極143とデータ配線151、152、153との間に短絡等の不良が生じない。
透明電極層141、144、145の上にはデータ配線151、152、153が形成されている(図1、2参照)。データ配線は、データ線151、データパッド152、及び金属層153を含む。データ線151はゲート線120から絶縁され、その状態でゲート線120と交差して画素を区切っている。好ましくは、ソース電極141の上では、データ線151が有機半導体層160から離れている。それにより、データ配線151、152、153として用いられる金属の仕事関数が有機半導体層160の仕事関数より小さくても、それに起因する有機薄膜トランジスタの特性の劣化が回避される。データパッド152には外部から駆動信号及び制御信号が伝達される。それらの信号はデータ線151を通して各画素に対して印加される。金属層153はゲートパッド接触部材145の上に形成されている。
データ配線151、152、153は好ましくは、伝導度の高い金属(好ましくは、比較的廉価なAl、Cr、Mo、若しくは比較的高価なAu、Pt、Pdの少なくともいずれか、又はそれらの合金)から成る。データ配線151、152、153はさらに、それらの材料から成る単層構造または多層構造のいずれであっても良い。尚、図1、2とは異なり、金属層153がフォトエッチングによって除去され、ゲートパッド123の上にはゲートパッド接触部材145だけが残されていても良い。データ配線151、152、153は好ましくは、それぞれの下地にある透明データ配線144と電気的に接続されている。このようなデータ線151と透明データ配線144との二層構造では、外部からデータパッド152に対して印加された制御信号及び駆動信号が主に、透明データ配線144より抵抗の低いデータ線151を通じて各画素に伝達される。それにより、それらの信号の遅延が最小化され、それらの信号の伝達がさらに円滑化される。
各画素のチャネル領域には有機半導体層160が形成されている(図1、2参照)。有機半導体層160はチャネル領域を覆い、ソース電極141及びドレイン電極142のそれぞれに少なくとも一部で接している。有機半導体層160は好ましくは、以下に列挙される有機物のいずれかから成る:テトラセンまたはペンタセンの置換基を含む誘導体;チオフェン環の2、5位置で連結された4〜8個のオリゴチオフェン;ペリレンテトラカルボキシリックジアンハイドライドまたはそのイミド誘導体;ナフタレンテトラカルボキシリックジアンハイドライドまたはそのイミド誘導体;金属化フタロシアニンまたはそのハロゲン化誘導体;チエニレン及びビニレンのコオリマーまたはコポリマー;チオフェン;ペリレンまたはコロネンとそれらの置換基とを含む誘導体;以上に列記された各物質に含まれる芳香環またはヘテロ芳香環に連結された炭素数1〜30個の炭化水素鎖を一つ以上含む誘導体。尚、それらの有機物以外にも、一般的に使用される公知の有機半導体物質が使用されても良い。
尚、図1、2には示されていないが、チャネル領域の周りに隔壁が備えられていても良い。その隔壁からはソース電極141とドレイン電極142とのそれぞれが少なくとも一部ずつ露出し、その隔壁の内側に有機半導体層160が形成される。隔壁は特に、インクジェットによって有機半導体層160を形成する場合に適用される。
有機半導体層160の上には第1保護層170が形成されている(図2参照)。第1保護層170は有機半導体層160を覆い、有機半導体層160の特性の劣化を防止する。第1保護層170は好ましくはフッ素系高分子を含む。フッ素系高分子は好ましくは、PTFE(ポリテトラフルオロエチレン)、FEP(テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体)、PFA(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体)、ETFE(エチレン−テトラフルオロエチレン共重合体)、PVDF(ポリフッ化ビニリデン)、及び、パーフルオロアルケニルビニルエーテルの環化重合体である透明な高分子、のいずれかである。その他に、第1保護層170が、ポリビニルアルコール(PVA)、ベンゾシクロブテン(BCB)、アクリル系樹脂、又はシリコン高分子の少なくともいずれかから成る有機膜であっても良い。
好ましくは、第1保護層170の上には第2保護層180がさらに形成されている(図2参照)。第2保護層180は第1保護層170を覆い、第1保護層170と共に有機半導体層160の特性の劣化を防止する。第2保護層180は好ましくは、ITO及びIZOのいずれかから成る。その他に、第2保護層180が第1保護層180と同じ物質、または他の公知の物質から形成されていても良い。尚、第2保護層180はオプションであり、省略されても良い。
以下、図3A〜図3Iを参照しながら、本発明の実施形態による上記の表示装置の製造方法について説明する。
第一の工程では、図3Aに示されているような絶縁基板110を準備する。絶縁基板110は好ましくは、ガラス、石英、セラミックス、またはプラスチックなどの絶縁性材質から作られている。上記の表示装置がフレキシブル液晶表示装置である場合には好ましくは、絶縁基板110としてプラスチック基板が使用される。絶縁基板110の上には、化学気相蒸着(CVD)またはスパッタリングなどの方法によってデータ配線物質を蒸着する。その後、フォトエッチングによりデータ配線物質の蒸着膜をパターニングし、ゲート線120、ゲート電極121、及びゲートパッド123を形成する。
第二の工程では、図3Bに示したように、有機物質または無機物質から成るゲート絶縁物質を絶縁基板110に加えてゲート絶縁膜130を形成し、ゲート配線120、121、123を覆う。ゲート絶縁物質が有機物質である場合、ゲート絶縁膜130は好ましくはコーティングを利用して形成される。ゲート絶縁物質が無機物質である場合、ゲート絶縁膜130は好ましくはCVD(特にプラズマCVD)を利用して形成される。尚、上記のように、ゲート絶縁膜130が第1ゲート絶縁膜と第2ゲート絶縁膜との二層構造であっても良い。さらに、感光性有機膜などをマスクとして利用してゲート絶縁膜130に対してエッチングを行うことにより、ゲート絶縁膜130にゲートパッド接触孔131を形成する。
第三の工程では、図3Cに示したように、まず、ITOまたはIZOから成る透明電極物質をゲート絶縁膜130の上に加えて透明電極物質層140を形成する。次に、Al、Cr、Mo、Au、Pt、Pdの少なくともいずれかを含むデータ配線物質を透明電極物質層140の上に加えてデータ配線物質層150を形成する。透明電極物質層140とデータ配線物質層150とは好ましくはスパッタリングなどによって蒸着される。
第四の工程では、図3Dに示したように、感光膜200(好ましくは感光性有機膜)をデータ配線物質層150の上に、好ましくはコーティングによって形成する。その後、マスクを利用した露光工程及び現像工程により、ソース電極141、ドレイン電極142、画素電極143、透明データ配線144、及びゲートパッド接触部材145を形成すべき領域にだけ感光膜200を残す。それら以外の領域からは感光膜200を除去する。
第五の工程では、図3Eに示したように、残存する感光膜200をマスクとして使用してそれらの下地に対してエッチングを行い、感光膜200の間から露出している(つまり、感光膜200で覆われていない)データ配線物質層150と透明電極物質層140との各部分を除去する。それにより、透明電極物質層140がパターニングされ、ソース電極141、ドレイン電極142、画素電極143、透明データ配線144、及びゲートパッド接触部材145を含む透明電極層が形成される。
第六の工程では、図3Fに示したように、スリットマスクを利用した露光工程及び現像工程により、データ配線151、152、153を形成すべき領域以外の領域Aに含まれる感光膜200の各部分を薄くする。
第七の工程では、図3Gに示したように、感光膜200の全体の厚みを、図3Fに示されている領域A(図3F参照)での厚みだけ一様に減らす。それにより、データ配線151、152、153を形成すべき領域には感光膜200を残し、それ以外の領域Aからは感光膜200を除去する。
第八の工程では、図3Hに示したように、残存する感光膜200をマスクとして利用してその下地に対してエッチングを行う。それにより、データ配線物質層150がパターニングされ、データ線151、データパッド152、及び金属層153から成るデータ配線が形成される。さらに、画素電極143が外部に露出する。ここで、データ線151は好ましくは、有機半導体層160から離れた位置に形成される。それにより、有機半導体層160の仕事関数の大きさに関わらず、有機薄膜トランジスタの特性が劣化しない。
尚、図3F、3G、3Hとは異なり、第六の工程ではゲートパッド123の上でも感光膜200を薄くし、第七の工程ではゲートパッド123の上からも感光膜200を完全に除去し、第八の工程では金属層153を除去するようにしても良い。
第九の工程では、まず、有機半導体物質で、透明電極層141、142、143、144、145、及びデータ配線151、152、153を覆う。有機半導体物質は好ましくは蒸着またはコーティングによって形成される。次に、有機半導体物質を好ましくはフォトエッチングでパターニングし、図3Iに示したように、ゲート電極121の上方に位置した、ソース電極141とドレイン電極142との間に挟まれたチャネル領域にだけ有機半導体層160を残す。尚、上記の隔壁を形成し、その隔壁の内側に有機半導体層160をインクジェットによって形成しても良い。続いて、フッ素系高分子から成る第1保護層170を好ましくはスピンコーティングまたはスリットコーティングによって有機半導体層170の上に形成する。さらに、第1保護層170の上に好ましくはスパッタリングにより、ITO及びIZOの少なくともいずれかを含む第2保護層180を形成する。ここで、第1保護層170と第2保護層180とは好ましくはフォトエッチングにより同時にパターニングされる。その他に、第1保護層170をその形成直後にパターニングし、その後に、第2保護層180の形成とそのパターニングとを行っても良い。
本発明の上記の実施形態による表示装置の製造方法では、マスクが、第一の工程でのゲート配線120、121、123の形成、第二の工程でのゲート絶縁膜130のパターニング(ゲートパッド接触孔131の形成)、第四の工程での感光膜200のパターニング、第六の工程での感光膜200のパターニング、及び第九の工程での有機半導体層160の形成に用いられている。従って、従来の製造方法と比べてマスクの使用回数が少ない。それ故、本発明の上記の実施形態による製造方法では従来のものより、製造工程が簡単化され、かつ製造コストが節減される。
以下、図4A〜図4Cを参照しながら、本発明の他の実施形態について説明する。尚、以下では、上述の実施形態とは異なる特徴を中心に説明する。それ以外の部分については、上述の実施形態についての説明、または公知の技術を援用する。さらに、以下の説明では便宜上、上述の実施形態の構成要素と同様な構成要素に対し、上述の実施形態の構成要素に対する参照符号と同じ参照符号を付す。
第四の工程(図3D参照)により、データ配線物質層150の上で、かつ、ソース電極141、ドレイン電極142、画素電極143、透明データ配線144、及びゲートパッド接触部材145のそれぞれが形成されるべき領域に残された感光膜200に対し、図4Aに示したように、アニーリングを行う。ここで、アニーリングは材料を安定化させるための処理であり、材料を一旦十分に加熱した後、ゆっくりと冷却する。アニーリングにより、透明電極物質層140では無定形の材料が変質して安定化し、または結晶化する。
次の工程では、クロムエッチング溶液を用い、感光膜200の間から露出するデータ配線物質層150の各部分を除去し、図4Bに示したようにパターニングする。ここで、透明電極物質層140は上記のアニーリングによって予め安定化され、または結晶化されているので、クロムエッチング溶液からは何らの影響も受けない。
さらに次の工程では、図4Cに示したように、残存する感光膜200をマスクとして使用しながら、ITOエッチング溶液又はIZOエッチング溶液を用い、感光膜200の間から露出している透明電極物質層140の各部分を除去する。それにより、透明電極物質層140がパターニングされ、ソース電極141、ドレイン電極142、画素電極143、透明データ配線144、及びゲートパッド接触部材145を含む透明電極層141、142、143、144、145が形成される。
以上、本発明の好適な実施形態について説明した。しかし、当業者であれば、本発明の原理や精神から逸脱することなく、上記の実施形態を変形できるであろう。従って、それらの変形も当然に、本発明の技術的範囲に属すると解されるべきである。
本発明の一実施形態による薄膜トランジスタ基板の拡大平面図である。 図1に示されている折線II−IIに沿った断面の展開図である。 本発明の一実施形態による表示装置の製造方法について、第一の工程を示した断面図である。 本発明の一実施形態による表示装置の製造方法について、第二の工程を示した断面図である。 本発明の一実施形態による表示装置の製造方法について、第三の工程を示した断面図である。 本発明の一実施形態による表示装置の製造方法について、第四の工程を示した断面図である。 本発明の一実施形態による表示装置の製造方法について、第五の工程を示した断面図である。 本発明の一実施形態による表示装置の製造方法について、第六の工程を示した断面図である。 本発明の一実施形態による表示装置の製造方法について、第七の工程を示した断面図である。 本発明の一実施形態による表示装置の製造方法について、第八の工程を示した断面図である。 本発明の一実施形態による表示装置の製造方法について、第九の工程を示した断面図である。 本発明の他の実施形態による表示装置の製造方法について、第四の工程に続く工程を示した断面図である。 本発明の他の実施形態による表示装置の製造方法について、図4Aに示した工程に続く工程を示した断面図である。 本発明の他の実施形態による表示装置の製造方法について、図4Bに示した工程に続く工程を示した断面図である。
符号の説明
100 薄膜トランジスタ基板
120 ゲート線
121 ゲート電極
123 ゲートパッド
130 ゲート絶縁膜
141 ソース電極
142 ドレイン電極
143 画素電極
144 透明データ配線
145 ゲートパッド接触部材
151 データ線
152 データパッド
153 金属層
160 有機半導体層
170 第1保護膜
180 第2保護膜

Claims (26)

  1. 絶縁基板;
    前記絶縁基板の上に形成され、ゲート電極を含むゲート線
    前記ゲート電極を覆っているゲート絶縁膜;
    前記ゲート絶縁膜の上に形成され、下部膜と上部膜とを含むデータ線;
    前記ゲート絶縁膜の上に形成されており、前記ゲート電極の上方で所定の距離を隔てて配置され、チャネル領域を区切っているソース電極とドレイン電極
    前記チャネル領域に形成されている有機半導体層;
    前記ゲート絶縁膜の上に形成されている画素電極;
    を有し、
    前記ソース電極、前記ドレイン電極、及び前記画素電極は、前記データ線の下部膜と同一層で形成される表示装置。
  2. 前記ソース電極は前記データ線の下部膜から伸びて出る、請求項1に記載の表示装置。
  3. 前記ゲート線が、前記ゲート線の端部に形成されているゲートパッドをさらに含み、
    前記データ線が、前記データ線の端部に形成されているデータパッドを含み
    前記データパッドは前記下部膜と前記上部膜とを含む、
    請求項1に記載の表示装置。
  4. 前記ゲートパッドを覆っており、前記データ線の下部膜と同一な層からなるゲートパッド接触部材をさらに含む、請求項3に記載の表示装置。
  5. 前記ゲートパッド接触部材の上に形成されており、前記データ線の前記上部膜と同一な層からなる金属層を含む、請求項4に記載の表示装置。
  6. 前記データ線の下部膜はITO又はIZOのいずれかから成る、請求項1に記載の表示装置。
  7. 前記チャネル領域では前記有機半導体層の上に第1保護層がさらに形成されている、請求項1に記載の表示装置。
  8. 前記第1保護層の上には第2保護層がさらに形成されている、請求項に記載の表示装置。
  9. 前記第1保護層がフッ素系高分子物質を含み、
    前記第2保護層がITOとIZOとのいずれかから成る、
    請求項に記載の表示装置。
  10. 前記第1保護層が、PTFE(ポリテトラフルオロエチレン)、FEP(テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体)、PFA(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体)、ETFE(エチレン−テトラフルオロエチレン共重合体)、PVDF(ポリフッ化ビニリデン)、及び、パーフルオロアルケニルビニルエーテルの環化重合体である透明な高分子、のいずれかから成る、請求項に記載の表示装置。
  11. 前記ゲート絶縁膜が、下部に第1ゲート絶縁膜を含み、上部に第2ゲート絶縁膜を含み、
    前記第1ゲート絶縁膜が酸化ケイ素と窒化ケイ素との少なくともいずれかを含み、
    前記第2ゲート絶縁膜が、シリコン系高分子、アゾビスイソブチロニトリル(AIBN)、テトラブチルオルトチタネート(Ti(Obu)4)、及びブタノールの少なくともいずれかを含む、
    請求項1に記載の表示装置。
  12. 前記チャネル領域を囲み、かつ前記ソース電極と前記ドレイン電極との各々を少なくとも一部ずつ露出させている隔壁、を前記表示装置がさらに有し、
    前記有機半導体層が前記隔壁の内側に形成されている、
    請求項1に記載の表示装置。
  13. 前記有機半導体層が、
    テトラセン若しくはペンタセンの置換基を含む誘導体;
    チオフェン環の2、5位置で連結された4〜8個のオリゴチオフェン;
    ペリレンテトラカルボキシリックジアンハイドライド若しくはそのイミド誘導体;
    ナフタレンテトラカルボキシリックジアンハイドライド若しくはそのイミド誘導体;
    金属化フタロシアニン若しくはそのハロゲン化誘導体;
    チエニレン及びビニレンのコオリマー若しくはコポリマー;
    チオフェン;
    ペリレン若しくはコロネンとそれらの置換基とを含む誘導体;または、
    以上に列記された各物質に含まれる芳香環若しくはヘテロ芳香環に連結された炭素数1〜30個の炭化水素鎖を一つ以上含む誘導体;
    のいずれかを含む、請求項1に記載の表示装置。
  14. 絶縁基板を準備する段階;
    前記絶縁基板の上に、ゲート電極を含むゲート線を形成する段階;
    前記絶縁基板の上にゲート絶縁膜を形成し、前記ゲート電極を覆う段階;
    前記ゲート絶縁膜の上に下部層と前記下部層の上に配置される上部層とを順番に積層する段階;
    前記上部層と前記下部層とをパターニングすることにより、データ線、前記ゲート電極の上方で所定の距離を隔てて配置されてチャネル領域を区切るソース電極とドレイン電極、及び、画素電極を同時に形成する段階;並びに、
    前記チャネル領域に有機半導体層を形成する段階;
    を有し、
    前記データ線は前記下部層と前記上部層とを含み、前記ソース電極、前記ドレイン電極、及び前記画素電極は前記下部層を含む表示装置の製造方法。
  15. 前記有機半導体層が蒸着及びコーティングのいずれかによって形成される、請求項14に記載の表示装置の製造方法。
  16. 前記ゲート線は前記ゲート線の端部に備えられたゲートパッドをさらに含み、
    前記データ線は前記データ線の端部に備えられたデータパッドをさらに含み、
    前記データパッドは前記データ線の前記上部層と同一な層からなる、請求項14に記載の表示装置の製造方法。
  17. 前記下部層をパターニングして前記ゲートパッドの上にゲートパッド接触部材を形成する段階をさらに含む、請求項16に記載の表示装置の製造方法。
  18. 前記上部層をパターニングして前記ゲートパッド接触部材の上に金属層を形成する段階をさらに含む、請求項17に記載の表示装置の製造方法。
  19. 前記下部層がITO及びIZOのいずれかから成る、請求項14に記載の表示装置の製造方法。
  20. 前記ゲートパッド接触部材を形成する前に、ゲートパッド接触孔を前記ゲート絶縁膜の上に形成し、前記ゲートパッド接触孔から前記ゲートパッドを露出させる、請求項17に記載の表示装置の製造方法。
  21. 前記上部層と上記下部層とをパターニングする段階は位置によって異なる厚さを持つ感光膜を形成する段階を含む、請求項14に記載の表示装置の製造方法。
  22. 前記ゲート絶縁膜を形成する段階は、
    窒化ケイ素(SiNx)と酸化ケイ素(SiOx)の少なくともいずれか一つを含む第1ゲート絶縁膜を形成する段階と、
    シリコン系高分子、アゾビスイソブチロニトリル(AIBN、azobis isobutiro nitrile )、テトラブチルオルトチタネート(Ti(Obu) 4 、tetra butyl ortho titanate )及びブタノール(butanol)の少なくともいずれか一つを含む第2ゲート絶縁膜を形成する段階とを含む、請求項14に記載の表示装置の製造方法。
  23. 前記有機半導体層を形成する前に、前記チャネル領域を隔壁で囲み、前記隔壁から前記ソース電極及び前記ドレイン電極の各々を少なくとも一部ずつ露出させる段階、を前記製造方法がさらに有し、
    前記有機半導体層を前記隔壁の内側に形成する、
    請求項14に記載の表示装置の製造方法。
  24. 前記有機半導体層がインクジェットによって形成される、請求項14に記載の表示装置の製造方法。
  25. フッ素系高分子を含む第1保護層、を前記有機半導体層の上に形成する段階、をさらに有する、請求項14に記載の表示装置の製造方法。
  26. ITO及びIZOのいずれかから成る第2保護層、を前記第1保護層の上に形成する段階、をさらに有する、請求項25に記載の表示装置の製造方法。
JP2006310013A 2005-11-17 2006-11-16 表示装置とその製造方法 Active JP4602959B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110230A KR101219046B1 (ko) 2005-11-17 2005-11-17 표시장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
JP2007140527A JP2007140527A (ja) 2007-06-07
JP4602959B2 true JP4602959B2 (ja) 2010-12-22

Family

ID=38039816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006310013A Active JP4602959B2 (ja) 2005-11-17 2006-11-16 表示装置とその製造方法

Country Status (5)

Country Link
US (2) US7781759B2 (ja)
JP (1) JP4602959B2 (ja)
KR (1) KR101219046B1 (ja)
CN (1) CN100573903C (ja)
TW (1) TWI338373B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
TWI617869B (zh) * 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
US8463116B2 (en) 2008-07-01 2013-06-11 Tap Development Limited Liability Company Systems for curing deposited material using feedback control
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
KR101920196B1 (ko) 2008-09-19 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101333783B1 (ko) 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101797253B1 (ko) 2009-12-04 2017-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5636981B2 (ja) * 2011-01-21 2014-12-10 セイコーエプソン株式会社 液晶表示装置及び電子機器
WO2014109830A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. Metal oxynitride based heterojunction field effect transistor
KR101624094B1 (ko) 2013-03-11 2016-05-24 사우디 베이식 인더스트리즈 코포레이션 Ⅲ 족 금속의 아릴옥시-프탈로시아닌
CN107068871A (zh) 2013-03-11 2017-08-18 沙特基础工业公司 平面供体‑受体异质结及包含其的光伏电池
KR102378551B1 (ko) * 2015-06-25 2022-03-25 삼성디스플레이 주식회사 표시 장치
CN106647076A (zh) * 2016-12-28 2017-05-10 深圳市华星光电技术有限公司 液晶显示器及其液晶显示面板
US20220242234A1 (en) * 2020-09-11 2022-08-04 Stephen Favis System integrating autonomous driving information into head up display
CN112242407B (zh) * 2020-10-14 2022-07-12 武汉华星光电技术有限公司 阵列基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020343A1 (en) * 2003-08-18 2005-03-03 3M Innovative Properties Company Method for sealing thin film transistors
JP2005064496A (ja) * 2003-07-31 2005-03-10 Sumitomo Bakelite Co Ltd 有機半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171980B1 (ko) 1995-11-20 1999-03-20 김주용 액정 표시 소자의 제조방법
TW370663B (en) * 1997-04-21 1999-09-21 Seiko Epson Corp Liquid crystal display device, manufacturing method of liquid crystal display device, and electronic machinery
KR20000045306A (ko) 1998-12-30 2000-07-15 김영환 박막 트랜지스터 액정표시소자의 제조방법
KR20000045396A (ko) 1998-12-30 2000-07-15 김영환 기판 바이어스전압 발생장치
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
JP3806596B2 (ja) * 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
WO2001084226A1 (fr) 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
KR100370286B1 (ko) 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
KR100803177B1 (ko) 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
EP1291932A3 (en) * 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
KR100630475B1 (ko) 2001-09-06 2006-10-02 샤프 가부시키가이샤 표시장치, 그의 제조방법 및 그의 구동방법
KR100491144B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4071652B2 (ja) 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機el発光表示装置
JP2004146430A (ja) 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法
KR100789090B1 (ko) 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100936954B1 (ko) 2002-12-31 2010-01-14 엘지디스플레이 주식회사 반사투과형 액정표시장치와 그 제조방법
JP4396109B2 (ja) 2003-03-04 2010-01-13 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート
KR100598737B1 (ko) * 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
KR100606448B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 2마스크를 적용한 액정표시소자 제조방법
JP2005275102A (ja) 2004-03-25 2005-10-06 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
WO2005093695A1 (ja) * 2004-03-26 2005-10-06 Pioneer Corporation サブピクセル
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7528021B2 (en) * 2004-09-16 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101058458B1 (ko) * 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
US7825582B2 (en) * 2004-11-08 2010-11-02 Kyodo Printing Co., Ltd. Flexible display and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064496A (ja) * 2003-07-31 2005-03-10 Sumitomo Bakelite Co Ltd 有機半導体装置
WO2005020343A1 (en) * 2003-08-18 2005-03-03 3M Innovative Properties Company Method for sealing thin film transistors

Also Published As

Publication number Publication date
TWI338373B (en) 2011-03-01
KR20070052515A (ko) 2007-05-22
JP2007140527A (ja) 2007-06-07
US20070108442A1 (en) 2007-05-17
US20100276681A1 (en) 2010-11-04
US7781759B2 (en) 2010-08-24
CN100573903C (zh) 2009-12-23
TW200723540A (en) 2007-06-16
KR101219046B1 (ko) 2013-01-08
CN1967867A (zh) 2007-05-23
US8044392B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
JP4602959B2 (ja) 表示装置とその製造方法
JP5066347B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP4675871B2 (ja) 表示装置とその製造方法
US7288818B2 (en) Organic thin film transistor with low gate overlap capacitance and flat panel display including the same
JP4988322B2 (ja) 表示装置とその製造方法
US20070109457A1 (en) Organic thin film transistor array panel
JP4721972B2 (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
JP4638840B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US8399311B2 (en) Thin film transistor array panel and method of manufacture
JP2007201476A (ja) 表示装置とその製造方法
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
US20070114525A1 (en) Display device and manufacturing method
KR101427707B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법
JP4319669B2 (ja) 平板表示装置と平板表示装置の製造方法
JP2006253682A (ja) 有機薄膜トランジスタ表示パネル及びその製造方法
KR20070052514A (ko) 표시장치와 이의 제조방법
KR20070103945A (ko) 디스플레이장치의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4602959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250