JP4595385B2 - プラズマディスプレイパネルのエージング方法 - Google Patents

プラズマディスプレイパネルのエージング方法 Download PDF

Info

Publication number
JP4595385B2
JP4595385B2 JP2004154297A JP2004154297A JP4595385B2 JP 4595385 B2 JP4595385 B2 JP 4595385B2 JP 2004154297 A JP2004154297 A JP 2004154297A JP 2004154297 A JP2004154297 A JP 2004154297A JP 4595385 B2 JP4595385 B2 JP 4595385B2
Authority
JP
Japan
Prior art keywords
electrode
voltage
aging
discharge
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004154297A
Other languages
English (en)
Other versions
JP2005339860A (ja
Inventor
浩二 秋山
成晃 山内
崇 青木
宏治 青砥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004154297A priority Critical patent/JP4595385B2/ja
Priority to US10/566,156 priority patent/US7629947B2/en
Priority to CNB2005800007298A priority patent/CN100492582C/zh
Priority to PCT/JP2005/009830 priority patent/WO2005117056A1/ja
Priority to KR1020067003200A priority patent/KR100743041B1/ko
Publication of JP2005339860A publication Critical patent/JP2005339860A/ja
Application granted granted Critical
Publication of JP4595385B2 publication Critical patent/JP4595385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/44Factory adjustment of completed discharge tubes or lamps to comply with desired tolerances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/44Factory adjustment of completed discharge tubes or lamps to comply with desired tolerances
    • H01J9/445Aging of tubes or lamps, e.g. by "spot knocking"
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

本発明は、プラズマディスプレイパネルのエージング方法に関するものである。
プラズマディスプレイパネル(PDP)は、大画面、薄型、軽量であり視認性に優れた表示デバイスである。PDPの放電方式としてはAC型とDC型とがあり、電極構造としては3電極面放電型と対向放電型とがある。そして現在は、高精細化に適し、しかも製造の容易なことからAC型かつ3電極面放電型であるPDPが主流となっている。
このようなPDPは、一般に、対向配置された前面板と背面板との間に多数の放電セルを形成したものである。前面板は、前面側のガラス基板上に走査電極と維持電極とからなる表示電極を複数形成し、この表示電極を覆うように誘電体層を形成し、この誘電体層上に保護層を形成して構成されている。また背面板は、背面側のガラス基板上に、表示電極と直交する方向にアドレス電極を複数形成し、このアドレス電極を覆うように誘電体層を形成し、この誘電体層上にアドレス電極と平行に隔壁を複数形成し、そして誘電体層の表面と隔壁の側面とに蛍光体層を形成して構成されている。放電セルは表示電極とアドレス電極とが立体交差した部分に形成される。
PDPを製造するには、まず、ガラス基板上に走査電極、維持電極などを形成して前面板を作製し、またガラス基板上にアドレス電極などを形成して背面板を作製する。次に、走査電極および維持電極とデータ電極とが直交するように前面板と背面板とを対向させて配置し、周囲を気密に接合する、いわゆる封着を行う。その後、内部の放電空間に放電ガスを封入することでPDPを製造する。
以上のようにして製造された直後のPDPは、一般に動作電圧(PDPを全面均一に点灯させるために必要な電圧)が高く、放電自体も不安定である。そこで、PDPの製造工程ではエージングを行うことにより、動作電圧を低下させると共に、放電特性を均一化かつ安定化させている。
PDPのエージング方法としては、走査電極と維持電極との間に交番電圧として逆位相の矩形波の電圧パルスを長時間にわたり印加する方法がとられている。また、エージング時間を短縮するために、例えば、走査電極と維持電極との間に交番電圧として逆位相の矩形波の電圧パルスを印加するとともに、アドレス電極にも維持電極に印加する電圧波形と同相の波形の電圧パルスを印加することで、走査電極と維持電極との間で放電を発生させると同時に、走査電極とアドレス電極との間でも放電を積極的に発生させる方法が提案されている(例えば特許文献1参照)。
特開2002−231141号公報
しかしながら上述のエージング方法においても、エージングを完了させるまで、すなわち、動作電圧を低くし且つ放電を安定させるまでには、10時間程度必要であった。このような長時間のエージングを行うと消費電力が膨大となり、PDP製造時のランニングコストを増加させる主要要因の1つとなっていた。また、エージング工程が長時間にわたるため、工場の敷地面積増大の問題、あるいは空調設備などのように製造時の環境維持に必要な設備が増大するといった問題があった。そしてこのような問題は、今後のPDPの大画面化、生産量増大に伴って、さらに一層大きな問題となることは明白である。
本発明は、上記問題点に鑑みてなされたものであり、エージング時間を短縮し、電力効率の良いPDPのエージング方法を提供することを目的とする。
上記目的を達成するために本発明は、走査電極が維持電極に対して高電圧側になるように電圧を印加したときのエージング放電に付随して発生する自己消去放電を抑制する電圧を、走査電極、維持電極およびアドレス電極のうちの少なくとも1つに印加してエージングする第1エージング期間と、維持電極が走査電極に対して高電圧側になるように電圧を印加したときのエージング放電に付随して発生する自己消去放電を抑制する電圧を、走査電極、維持電極およびアドレス電極のうちの少なくとも1つに印加してエージングする第2エージング期間とを有し、前記第1エージング期間および前記第2エージング期間は、それぞれ、前記走査電極が前記維持電極に対して高電圧側になる期間と、前記維持電極が前記走査電極に対して高電圧側になる期間とを有することを特徴とするPDPのエージング方法である。
本発明によれば、エージング時間を短縮することができ、電力効率の良いエージングを行うことが可能なPDPのエージング方法を実現することができる。
すなわち、本発明の請求項1に記載の発明は、アドレス電極を形成した基板と、この基板に対向配置され且つ前記アドレス電極と直交するように走査電極および維持電極を形成した基板とを有するプラズマディスプレイパネルについて、少なくとも前記走査電極および前記維持電極に電圧を印加してエージング放電を行うエージング方法において、前記走査電極が前記維持電極に対して高電圧側になるように電圧を印加したときのエージング放電に付随して発生する自己消去放電を抑制する電圧を、前記走査電極、前記維持電極および前記アドレス電極のうちの少なくとも1つに印加してエージングする第1エージング期間と、前記維持電極が前記走査電極に対して高電圧側になるように電圧を印加したときのエージング放電に付随して発生する自己消去放電を抑制する電圧を、前記走査電極、前記維持電極および前記アドレス電極のうちの少なくとも1つに印加してエージングする第2エージング期間とを有し、前記第1エージング期間および前記第2エージング期間は、それぞれ、前記走査電極が前記維持電極に対して高電圧側になる期間と、前記維持電極が前記走査電極に対して高電圧側になる期間とを有することを特徴とするプラズマディスプレイパネルのエージング方法である。
また、請求項2に記載の発明は、請求項1に記載の発明において、第2エージング期間は第1エージング期間よりも短いことを特徴とする。
以下、本発明の一実施の形態について図面を参照しつつ説明する。
(実施の形態1)
図1は、本発明の一実施の形態におけるPDPの一部を示す斜視図である。
PDP1の前面板2は、例えばフロートガラスからなるガラス基板のような、平滑で、透明且つ絶縁性の基板3上に、間に放電ギャップを設けて配置された走査電極4と維持電極5とからなる表示電極6を複数形成し、その表示電極6を覆うように、低融点ガラス材料により誘電体層7を形成し、さらにその誘電体層7上に、例えば酸化マグネシウム(MgO)からなる保護層8を形成することにより構成している。保護層8は、プラズマによる損傷から誘電体層7を保護する目的で形成されている。また、走査電極4は、幅の広い透明電極4aおよびこの透明電極4a上に形成された幅の狭いバス電極4bにより構成されており、維持電極5は、幅の広い透明電極5aおよびこの透明電極5a上に形成された幅の狭いバス電極5bにより構成されている。透明電極4a、5aはインジウムスズ酸化物(ITO)などにより形成され、バス電極4b、5bはクロム/銅/クロム(Cr/Cu/Cr)の積層体や銀(Ag)などにより形成されている。
また、背面板9は次のように構成されている。すなわち、例えばガラス基板のような絶縁性の基板10上に、アドレス電極11を複数形成し、このアドレス電極11を覆うように誘電体層12を形成している。そしてこの誘電体層12上には、アドレス電極11に平行な隔壁13を、隣り合う隔壁13間にアドレス電極11が位置するように設けている。また、隣り合う隔壁13間の誘電体層12上には、赤(R)、緑(G)、青(B)の各色に発光する蛍光体層14R、14G、14Bをそれぞれ順番に設けている。
そして前面板2と背面板9とは、表示電極6とアドレス電極11とが直交し、且つ放電空間15を形成するように、対向して配置されている。放電空間15には、放電ガスとして、例えばネオンとキセノンの混合ガスが66500Pa(500Torr)程度の圧力で封入されている。表示電極6を構成する走査電極4および維持電極5とアドレス電極11との交差部に放電セル16が形成され、この放電セル16は単位発光領域を構成する。そして、蛍光体層14R、14G、14Bがそれぞれ形成された隣接する3つの放電セル16によって1つの画素を構成する。
PDP1では、映像信号の1フィールド期間を輝度の重み付けを有する複数のサブフィールドに分割し、各サブフィールドで輝度の重み付けに対応した回数だけ放電セルに表示のための放電を起こす。そして、放電を起こすサブフィールドを組み合わせることで映像信号の階調を表現する駆動方法が用いられている。
各サブフィールドは初期化期間、書き込み期間、維持期間、消去期間という4つの動作期間で構成される。初期化期間では次の書き込み期間でのアドレス放電を容易にするための初期化放電を行う。書き込み期間では点灯させる放電セルを選択するためのアドレス放電を行う。維持期間では、走査電極4と維持電極5に交互に維持パルスを印加して、書き込み期間において選択された放電セルにおいて維持放電を所定の期間発生させ、消去期間で維持放電を停止させる。各サブフィールドの維持パルス数は、サブフィールドの輝度の重み付けに対応して設定されており、維持放電によって蛍光体層14R、14G、14Bが発光することによって表示がなされ、各サブフィールドのオン、オフを制御することにより中間階調を表現する。
また、PDP1を製造するには、まず、基板3上に走査電極4、維持電極5、誘電体層7および保護層8を形成して前面板2を作製し、また基板10上にアドレス電極11、誘電体層12、隔壁13および蛍光体層14R、14G、14Bを形成して背面板9を作製する。次に、走査電極4および維持電極5とアドレス電極11とが直交するように前面板2と背面板9とを対向させて配置し、周囲をガラスフリットによって気密に接合する、いわゆる封着を行う。その後、内部の放電空間に放電ガスを封入することでPDP1が製造される。
ここで、以上のような構成のPDP1は、その製造直後は、PDP1を全面均一に点灯させるために必要な電圧である動作電圧が高く、また放電自体も不安定である。この原因は、保護層8の表面にH2O、CO2、炭化水素系ガスなどの不純ガスが吸着しているためである。
そこで、PDP1の製造後に、これらの吸着ガスを、放電によるスパッタによって除去することで、動作電圧を低下させると共に、放電特性を均一化かつ安定化させるという目的のために、表示電極6やアドレス電極11に所定の電圧パルスであるエージング電圧を印加して放電空間15内で放電を発生させる、エージング工程を行う。ここで、エージング電圧は、少なくとも動作電圧以上である。
次に、本発明の一実施の形態によるPDPのエージング方法について説明する。
図2は、PDP1をエージングするときの概略構成を示すブロック図である。エージング工程では、すべての走査電極4(X1、X2、・・・、Xn)を短絡電極17で短絡し、すべての維持電極5(Y1、Y2、・・・、Yn)を短絡電極18で短絡し、すべてのアドレス電極11(A1、A2、・・・、Am)を短絡電極19で短絡している。そして、走査電極4、維持電極5およびアドレス電極11に電圧および電流が供給されるように、それぞれ短絡電極17、短絡電極18および短絡電極19を介して、エージング装置20に接続されている。
図3は、エージング装置20から走査電極4、維持電極5およびアドレス電極11に印加するエージング電圧である電圧パルスの波形の一例を示す波形図であり、エージング装置20から出力される電圧波形を示している。図3(a)、(b)はそれぞれ、走査電極4、維持電極5に印加する電圧波形であり、交番電圧成分を含む電圧として単純な矩形波の繰り返しが印加されている。すなわち、走査電極4および維持電極5には、電圧(波高値)Vsの矩形波が周期Tで交互に印加されている。また図3(c)、(d)はアドレス電極11に印加する電圧波形を示しており、図3(c)はエージング期間(エージングを行う期間)の前半の期間において、図3(d)はエージング期間の後半の期間において使用するものである。図3(c)に示すように、走査電極4に矩形波が印加された時点から時間td1だけ遅れて時間幅tw1、負の電圧Vd1の電圧パルスをアドレス電極11に印加している。また、図3(d)に示すように、維持電極5に矩形波が印加された時点から時間td2だけ遅れて時間幅tw2、負の電圧Vd2の電圧パルスをアドレス電極11に印加している。ここで、図3(c)の電圧波形をアドレス電極11に印加する期間を第1エージング期間とし、図3(d)の電圧波形をアドレス電極11に印加する期間を第2エージング期間とする。
次に、図3に示す電圧波形を用いてPDP1のエージングを行った結果について説明する。ここで、実施例としてエージングを行うPDP1としては、画素数1028×768(すなわちm=1028×3、n=768)であり対角42インチのサイズのものを用いた。また、図3に示す波形のパラメータについては、Vs=230V、T=25μs、Vd1=Vd2=−100V、td1=td2=1〜3μs、tw1=tw2=1.5〜3μsとし、td1、td2、tw1、tw2についてはそれぞれの数値範囲内の或る値に固定した。また比較例として、実施例と同じ構造のPDP1を使用し、走査電極4と維持電極5には実施例と同じ電圧波形を印加し、アドレス電極11へは電圧パルスを印加せず、アドレス電極11を接地してエージングを行った。
このような実施例および比較例についてエージングしたときの結果を図4に示す。図4(a)、(b)はそれぞれ、エージング時間に対するアドレス放電開始電圧、維持放電開始電圧の変化を示しており、実施例の結果を実線で示し、比較例の結果を長破線で示している。また、破線は動作設定電圧を表している。ここで、PDP1を点灯させるときに発生する初期化放電、アドレス放電、維持放電において、主として走査電極4とアドレス電極11との間で生じる放電の放電開始電圧をアドレス放電開始電圧とし、走査電極4と維持電極5との間で生じる放電の放電開始電圧を維持放電開始電圧としており、何れの放電開始電圧もPDP1を点灯させるための駆動において重要なパラメータである。
図4に示すように、アドレス放電開始電圧および維持放電開始電圧はエージング時間が経過するにつれて低下していき、アドレス放電開始電圧および維持放電開始電圧がそれぞれ所定の動作設定電圧以下にまで低下し、かつ安定になれば、エージング工程の終了であると判断する。なお、実施例については、エージングの開始から3時間経過するまでの期間を第1エージング期間として、アドレス電極11に図3(c)の電圧パルスを印加した。また、エージングの開始から3時間経過してからそれ以降の期間を第2エージング期間として、アドレス電極11に図3(d)の電圧パルスを印加した。
図4(a)、(b)から明らかなように、アドレス電極11を接地してエージングした場合(比較例)では、エージングの開始から12時間経過しても何れの放電開始電圧とも下がり切っておらず、また安定にもなっていないことから、エージングは終了しているとは言い難い状態である。
一方、図3(a)〜(d)に示した電圧波形を用いてエージングした場合(実施例)では、アドレス放電開始電圧は、エージング開始直後から急速に低下して第1エージング期間においてほぼ安定になっており、第2エージング期間では緩やかな低下を示した。また維持放電開始電圧は、第1エージング期間では、アドレス放電開始電圧と同様にエージング開始直後から急減、安定化するが、動作設定電圧より大きい電圧で安定化している。さらに、第2エージング期間では、第1エージング期間と同様に、維持放電開始電圧は急減し、動作設定電圧以下で安定化している。したがって、実施例の場合ではおよそ6時間でエージングが終了していると言える。すなわち、本実施の形態のエージング方法によれば、エージング時間の短縮が可能であり、これにより電力効率の良いエージングを行うことが可能であることがわかる。
ここで、上記のようなPDPのエージング方法により、エージング時間が短縮できる理由については以下のように考えられる。
まず、エージング時にアドレス電極11に図3(c)、(d)のような電圧パルスを印加せず、例えばアドレス電極11を接地した場合について説明する。図5(a)、(b)は、エージング時に走査電極4、維持電極5に印加される電圧波形(エージング装置20から出力される電圧波形)を示している。すなわち、図5(a)、(b)の電圧波形は、それぞれ図3(a)、(b)の電圧波形と同じである。また、図5(c)、(d)はそれぞれ、PDP1の走査電極4を短絡している短絡電極17における電圧波形、維持電極5を短絡している短絡電極18における電圧波形を示している。このように、エージング装置20から出力される電圧波形が矩形であっても、PDP1の走査電極4および維持電極5に実際に印加される電圧波形は、図5(c)、(d)に示すようにリンギングが重畳する。このリンギングは、エージング装置20と短絡電極17、18とを接続している配線が有している浮遊インダクタンスとPDP1の容量との共振によって発生する。なお、リンギングの大きさを調整するために、配線の浮遊インダクタンスに加えてコイルやフェライトコアを挿入する場合もある。図5(a)、(b)のように交互に電圧パルスが立ち上がる波形においては、上記のような共振の作用によって各電極に実際に印加される電圧波形にリンギングが重畳することは一般に避けられない。
また、図5(e)はエージング時の1つの放電セルでの放電発光をフォトセンサで検出した発光波形を模式的に示す図であり、個々の発光は個々の放電に対応している。但し、ここで用いたフォトセンサは赤外線に感度があり、放電で励起されたXe原子から赤外線発光(波長:820nm〜830nm)をモニターするものであり、蛍光体層14R、14G、14Bからの発光を検出しないようなフォトセンサを選択した。図5(e)に示す大きなエージング放電(1)((3))は、走査電極4−維持電極5間の電圧が増加する際に発生する放電であり、場合によっては1回だけでなく2、3回発生する場合がある。このエージング放電(1)((3))に続く小さな放電(2)((4))は、走査電極4−維持電極5間の電圧が最大になった後、リンギングによる電圧の振り戻しのタイミングで発生する放電であり、エージング放電(1)((3))とは逆極性で発生する自己消去放電であることが分かった。この自己消去放電は、エージング放電(1)((3))によって保護層8表面上に蓄積された壁電荷を消去する放電であることから名付けられたもので、電力を消費するにもかかわらず小さな電圧変化の下で発生する放電のためエージングのスパッタ効果が小さく、かつ、壁電荷を減少するため次のエージング放電(1)((3))を発生させるのに大きな電圧を必要とするので、エージング放電が発生することによってエージング効率が低下することが分かった。さらに、自己消去放電の強さは放電セルの特性に大きく依存し、自己消去放電の起こりやすい放電セルのエージングが進み難く、すべての放電セル(つまりパネル全面)に対して十分なエージングを行うには、より長いエージング時間が必要になるということも明らかとなった。なお、図5に示す放電(1)〜(4)が発生しているタイミングである時間t1〜t4は、それぞれ図3に示す時間t1〜t4のタイミングと同じである。
次に、上述の電圧波形をアドレス電極11に印加することによって自己消去放電を抑制できる理由について説明する。
図6(a)〜(d)は自己消去放電が発生するメカニズムを説明するための図であり、各電極上に蓄積される壁電荷の動きを模式的に表したものである。なお、誘電体層などいくつかの構成部材は省略して示している。図6(a)は走査電極4に正の電圧が印加されて大きなエージング放電(1)が終了した直後の壁電荷の配置を示しており、走査電極4側には負の電荷が蓄積し、維持電極5側には正の電荷が蓄積している。次に走査電極4においてリンギングによる電位降下が発生した場合、その電位降下の大きさが直接、走査電極4−維持電極5間の放電を発生させない程度の電位降下であっても、図6(b)に示すように、走査電極4−アドレス電極11間の放電開始電圧が低いので走査電極4−アドレス電極11間の放電が誘発される。すると、走査電極4−アドレス電極11間で発生した放電が種火放電となり、走査電極4−維持電極5間の放電開始電圧が実質的に低下するので、図6(c)に示すように走査電極4−維持電極5間の放電が誘発され、これが自己消去放電(2)となる。
つまり、自己消去放電(2)は走査電極4−維持電極5間で直接放電するのではなく、一旦走査電極4−アドレス電極11間で放電(初期放電)が開始し、その初期放電による種火の作用によって走査電極4−維持電極5間の自己消去放電(2)が発生することが分かった。図6(d)は、自己消去放電(2)が終了した後の壁電荷の配置を示す。このように各電極上に蓄積された壁電荷の量が自己消去放電(2)によって減少しているため、次のエージング放電(3)を発生させるためには大きな電圧を外部から加える必要がある。さらに、図6(d)に示すように壁電荷は、走査電極4および維持電極5上の放電ギャップから離れた領域である各電極の外側領域に存在し、次のエージング放電の際、正イオンによってスパッタされる領域もこの壁電荷の存在する外側領域に偏ってしまうため、各電極上の保護層8の表面を均一にスパッタすることができない。
すなわち、走査電極4−アドレス電極11間の初期放電を抑えることによって、走査電極4−維持電極5間の自己消去放電を抑制することができる。そこで、リンギングによって負方向に変化する電圧が走査電極4に印加されるタイミング(図3、図5における時間t2のタイミング)において、アドレス電極11にも負の電圧を印加しておくことにより初期放電の発生が抑えられ、その結果、自己消去放電の発生を抑制することができることが分かった。
なお、図6は、走査電極4が維持電極5に対して高電圧側となるように電圧を印加したときのエージング放電(1)について説明するための図であるが、維持電極5が走査電極4に対して高電圧側となるように電圧を印加したときのエージング放電(3)については、図6に示した壁電荷の極性が逆になり、エージング放電(1)に対応するのがエージング放電(3)であり、自己消去放電(2)に対応するのが自己消去放電(4)となるだけで、上記と同様に自己消去放電が発生するメカニズムを説明できる。
図3(c)の場合は、走査電極4に印加する電圧が増加し、維持電極5に印加する電圧が減少するのにともなって発生するエージング放電に付随して発生する自己消去放電(図5に示した自己消去放電(2))、すなわち、走査電極4が維持電極5に対して高電圧側になるように電圧を印加したときの自己消去放電のみを抑制している。実際、図3(c)の波形を印加すると、自己消去放電(2)の強度は1/2以下に減少した。したがって、次の放電、すなわち走査電極4に印加する電圧が減少し、維持電極5に印加する電圧が増加するのにともなって発生するエージング放電、すなわち、走査電極4が維持電極5に対して低電圧側になるように電圧を印加したときのエージング放電が強調される。このときのエージング放電では、放電空間内を走査電極4側に向かう正イオンによって走査電極4側の保護層8がスパッタされる。したがって、アドレス電極11に図3(c)に示す電圧波形を印加することによって、走査電極4側のエージングが維持電極5側よりも加速されることになる。そのため、走査電極4とアドレス電極11間での放電であるアドレス放電の放電開始電圧(アドレス放電開始電圧)の低下に効果があったものと考えられる(図4(a)参照)。また、維持放電は走査電極4−維持電極5間で行われるため、走査電極4側の保護層8がスパッタされることで、維持放電開始電圧は幾分低下するが、維持電極5側の保護層8のスパッタが弱いため維持放電開始電圧の低下が不十分であるものと思われる(図4(b)参照)。
また、図3(d)の電圧パルスをアドレス電極11に印加する場合は、図3(c)の場合とは逆に、維持電極5に印加する電圧が増加し、走査電極4に印加する電圧が減少するのにともなって発生するエージング放電に付随して発生する自己消去放電(図5に示した自己消去放電(4))、すなわち、維持電極5が走査電極4に対して高電圧側になるように電圧を印加したときの自己消去放電のみが抑制される。実際、図3(d)の波形を印加すると、自己消去放電(4)の強度は1/2以下に減少した。この場合には、図3(c)の場合とは逆に、維持電極5側のエージングが走査電極4側よりも加速されることになる。したがって、アドレス放電開始電圧の低下には余り貢献しないが(図4(a)参照)、第1エージング期間において走査電極4側の保護層8が既にスパッタされているため、図3(d)の電圧パルスを印加することによって維持電極5側の保護層8がスパッタされることにより、維持放電開始電圧が急激に減少し動作設定電圧を十分下回ったものと考えられる。
このように、図3(c)、(d)に示すように、走査電極4あるいは維持電極5の印加電圧が立ち上がり、リンギング波形の最大値を越えた以降であって自己消去放電が起こる前に、アドレス電極11に電圧Vd1、Vd2を印加し、リンギング波形が最小値となるタイミング(ほぼ自己消去放電が起こるタイミング)より後でGND(0V)に戻すようにすることで、自己消去放電を抑制することができる。
また、上記の実施の形態ではVd1=Vd2、td1=td2、tw1=tw2としたが、エージング装置20と短絡電極17または短絡電極18との間の配線の非対称性によって、走査電極4が維持電極5に対して高電圧側になるときのリンギング波形と低電圧側になるときのリンギング波形とが異なる場合には、それぞれのリンギング波形に応じて、自己消去放電を最も小さくできるように、Vd1、Vd2、td1、td2、tw1、tw2をそれぞれ適切な値に調整するのが好ましい。Vsも図4(b)の維持放電開始電圧の変化に合わせて、エージング時間の経過とともに減少させると、より効果的である。
また、上記実施の形態では、エージング期間の前半の期間に図3(c)の電圧波形を、エージング期間の後半の期間に図3(d)の電圧波形をアドレス電極11に印加したが、エージング期間の前半の期間に図3(d)の電圧波形を、エージング期間の後半の期間に図3(c)の電圧波形をアドレス電極11に印加してもよく、このときも上記と同様の効果が得られる。また、図4(a)と図4(b)との比較から容易に想定されることであるが、維持放電開始電圧はアドレス放電開始電圧よりも早く低下し安定になっていることから、図3(d)の電圧波形の印加期間である第2エージング期間を、図3(c)の電圧波形の印加期間である第1エージング期間より短くして、エージング時間のさらなる短縮を図っても良い。
なお、AC型のPDP1の各電極は誘電体層に囲まれており放電空間と絶縁されているために、直流成分は放電そのものには何ら寄与しない。したがって、自己消去放電が発生するタイミングを含む所定期間においてアドレス電極11に負の電圧を印加することと、その所定期間以外の期間においてアドレス電極11に正の電圧を印加することは同じ効果を与える。そのため、アドレス電極11に印加する電圧波形を、図3(c)に示す電圧波形の代わりに図3(e)に示す電圧波形とし、図3(d)に示す電圧波形の代わりに図3(f)に示す電圧波形とした場合でも同様の効果を得ることができる。
(実施の形態2)
図3に示す電圧波形の他に、自己消去放電を抑制し効率的なエージングを行える電圧波形としては、例えば図7の電圧波形がある。図3の場合と同様に、図7(a)および(b)はそれぞれ走査電極4および維持電極5に印加する電圧波形であり、図7(c)、(d)はアドレス電極11に印加する電圧波形である。これらの電圧波形はエージング装置20から出力される電圧波形であり、また時間t1〜t4は図3、図5に示した時間t1〜t4と同じタイミングを表している。
図7(c)の電圧波形では、図3(c)の場合と同様に、走査電極4に印加する電圧が増加し、維持電極5に印加する電圧が減少するのにともなって発生するエージング放電に付随して発生する自己消去放電、すなわち、走査電極4が維持電極5に対して高電圧側になるように電圧を印加したときの自己消去放電のみを抑制することができる。また図7(d)の電圧波形では、図3(d)の場合と同様に、維持電極5に印加する電圧が増加し、走査電極4に印加する電圧が減少するのにともなって発生するエージング放電に付随して発生する自己消去放電、すなわち、維持電極5が走査電極4に対して高電圧側になるように電圧を印加したときの自己消去放電のみを抑制することができる。図7(c)、(d)の電圧パルスの意味は、走査電極4または維持電極5に印加されるリンギング波形の立ち上がりに合わせてアドレス電極11の電位を上げ、リンギング波形の最大値を越えて電圧が低下する際に、アドレス電極11の電位を低下させることにより自己消去放電を抑えるものである。
実際に、図7に示す電圧波形を用いてPDP1のエージングを行った。ここで、エージングを行うPDP1としては、実施の形態1の実施例として用いたものと同じ構造のPDPを用いた。また、図7に示す電圧波形のパラメータについては、Vs=230V、T=25μs、Vd1=Vd2=100V、td1=td2=0〜1μs、tw1=tw2=1〜3μsとし、td1、td2、tw1、tw2についてはそれぞれの数値範囲内の或る値に固定した。エージング期間の前半の期間および後半の期間をそれぞれ3時間とし、前半の期間では図7(c)に示す電圧波形をアドレス電極11に印加し、後半の期間では図7(d)に示す電圧波形をアドレス電極11に印加してエージングを行ったところ、図4(a)、(b)に示したものと同様の結果を得た。
本実施の形態2においてVd1=Vd2、td1=td2、tw1=tw2としたが、エージング装置20と短絡電極17または短絡電極18との間の配線の非対称性によって、走査電極4が維持電極5に対して高電圧側になるときのリンギング波形と低電圧側になるときのリンギング波形とが異なる場合には、それぞれのリンギング波形に応じて、自己消去放電を最も小さくできるように、Vd1、Vd2、td1、td2、tw1、tw2をそれぞれ適切な値に調整するのが好ましい。Vsも図4(b)の維持放電開始電圧の変化に合わせて、エージング時間の経過とともに減少させると、より効果的である。
(実施の形態3)
自己消去放電を抑制し効率的なエージングを行える別の電圧波形としては、例えば図8の電圧波形がある。図8に示す電圧波形はすべて、エージング装置20から出力される電圧波形を示している。例えば、図8(a)の電圧波形を走査電極4に、図8(b)の電圧波形を維持電極5に、図8(c)の電圧波形をアドレス電極11に印加してエージングを行う。この場合、走査電極4のリンギングによる電位降下の際に、走査電極4に印加する電圧を電圧Vs2分だけ増加させることでリンギングによる電位降下を抑制し、自己消去放電を抑えるというものである。このときアドレス電極11に印加される電圧波形は、直接自己消去放電の抑制には働いておらず、直流電圧で0〜150V程度の電圧を与えることができる。また、維持電極5への印加電圧波形として図8(b)の代わりに図8(d)の電圧波形を使用すると、走査電極4のリンギングによる電位降下の際に同時に起こる、維持電極5のリンギングによる電圧上昇を電圧Vs3分だけ抑制することができ、自己消去放電を抑制する効果が増す。
続いて、図8(e)の電圧波形を走査電極4に、図8(f)の電圧波形を維持電極5に、図8(c)の電圧波形をアドレス電極11に印加してエージングを行う。この場合、維持電極5のリンギングによる電位降下の際に、維持電極5に印加する電圧を電圧Vs2分だけ増加させることでリンギングによる電位降下を抑制し、自己消去放電を抑えるというものである。また、走査電極4への印加電圧波形として図8(e)の代わりに図8(g)の電圧波形を使用すると、維持電極5のリンギングによる電位降下の際に同時に起こる、走査電極4のリンギングによる電圧上昇を電圧Vs3分だけ抑制することができ、自己消去放電の抑制効果が増す。
実際に、図8(a)、(b)、(c)の電圧波形を用いて、上記実施の形態1、2と同じ構造のPDPのエージングを3時間実施したところ、図4(a)、(b)の前半の期間である第1エージング期間における結果と同様の結果を得た。このとき電圧波形のパラメータは、Vs1=190〜230V、Vs2=70〜120V、td1=1〜3μs、tw1=1.5〜3μs、T=25μsとした。また、図8(b)の代わりに図8(d)の電圧波形を用いた場合にも同様の結果が得られた。図8(d)の電圧波形を用いるときのパラメータは、Vs1=190〜230V、Vs2=50〜120V、Vs3=0〜120V、td1=1〜3μs、tw1=1.5〜3μsとした。
続いて、図8(e)、(f)、(c)の電圧波形を用いて、PDPのエージングをさらに3時間実施したところ、図4(a)、(b)の後半の期間である第2エージング期間の初めの3時間の結果と同様の結果を得た。このとき電圧波形のパラメータは、Vs1=190〜230V、Vs2=70〜120V、td1=1〜3μs、tw1=1.5〜3μs、T=25μsとした。また、図8(e)の代わりに図8(g)の電圧波形を用いた場合にも同様の結果が得られた。図8(g)の電圧波形を用いるときのパラメータは、Vs1=190〜230V、Vs2=50〜120V、Vs3=0〜120V、td1=1〜3μs、tw1=1.5〜3μsとした。
なお、上記実施の形態1、2において、アドレス電極11へ印加する電圧パルスの波高値である電圧Vd1、Vd2の大きさは、走査電極4と維持電極5との間の放電に影響を与えないよう、走査電極4および維持電極5へ印加する電圧波形の波高値である電圧Vsを越えないように設定する必要がある。
また、上記実施の形態1〜3では各電極に印加する電圧波形の周波数を40kHzとしたが、数kHz〜100kHzの範囲に設定することができる。さらに、電圧波形の各パラメータの値(電圧値や電圧パルスの幅など)はPDPの構造に合わせて最適な値に設定すればよい。
以上述べたように本発明によれば、エージング時間を短縮し、電力効率の良いエージングを行うことが可能となり、PDPのエージングを行う際に有用である。
本発明の一実施の形態におけるプラズマディスプレイパネルの一部を示す斜視図 本発明の一実施の形態におけるプラズマディスプレイパネルをエージングするときの概略構成を示すブロック図 本発明の実施の形態1においてエージング時に各電極に印加する電圧波形を示す波形図 (a)、(b)は本発明の実施の形態1におけるエージングでのアドレス放電開始電圧と維持放電開始電圧の変化を示す図 エージング時に自己消去放電が発生するときの各電極に印加される電圧波形と発光波形を示す図 (a)〜(d)はエージング時に自己消去放電が発生するメカニズムを説明するための図 本発明の実施の形態2においてエージング時に各電極に印加する電圧波形を示す波形図 本発明の実施の形態3においてエージング時に各電極に印加する電圧波形を示す波形図
符号の説明
1 プラズマディスプレイパネル
2 前面板
4 走査電極
5 維持電極
6 表示電極
9 背面板
11 アドレス電極
15 放電空間

Claims (2)

  1. アドレス電極を形成した基板と、この基板に対向配置され且つ前記アドレス電極と直交するように走査電極および維持電極を形成した基板とを有するプラズマディスプレイパネルについて、少なくとも前記走査電極および前記維持電極に電圧を印加してエージング放電を行うエージング方法において、前記走査電極が前記維持電極に対して高電圧側になるように電圧を印加したときのエージング放電に付随して発生する自己消去放電を抑制する電圧を、前記走査電極、前記維持電極および前記アドレス電極のうちの少なくとも1つに印加してエージングする第1エージング期間と、前記維持電極が前記走査電極に対して高電圧側になるように電圧を印加したときのエージング放電に付随して発生する自己消去放電を抑制する電圧を、前記走査電極、前記維持電極および前記アドレス電極のうちの少なくとも1つに印加してエージングする第2エージング期間とを有し、前記第1エージング期間および前記第2エージング期間は、それぞれ、前記走査電極が前記維持電極に対して高電圧側になる期間と、前記維持電極が前記走査電極に対して高電圧側になる期間とを有することを特徴とするプラズマディスプレイパネルのエージング方法。
  2. 第2エージング期間は第1エージング期間よりも短いことを特徴とする請求項1に記載のプラズマディスプレイパネルのエージング方法。
JP2004154297A 2004-05-25 2004-05-25 プラズマディスプレイパネルのエージング方法 Expired - Fee Related JP4595385B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004154297A JP4595385B2 (ja) 2004-05-25 2004-05-25 プラズマディスプレイパネルのエージング方法
US10/566,156 US7629947B2 (en) 2004-05-25 2005-05-24 Plasma display panel aging method
CNB2005800007298A CN100492582C (zh) 2004-05-25 2005-05-24 等离子显示屏的老化处理方法
PCT/JP2005/009830 WO2005117056A1 (ja) 2004-05-25 2005-05-24 プラズマディスプレイパネルのエージング方法
KR1020067003200A KR100743041B1 (ko) 2004-05-25 2005-05-24 플라즈마 디스플레이 패널의 에이징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004154297A JP4595385B2 (ja) 2004-05-25 2004-05-25 プラズマディスプレイパネルのエージング方法

Publications (2)

Publication Number Publication Date
JP2005339860A JP2005339860A (ja) 2005-12-08
JP4595385B2 true JP4595385B2 (ja) 2010-12-08

Family

ID=35451127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004154297A Expired - Fee Related JP4595385B2 (ja) 2004-05-25 2004-05-25 プラズマディスプレイパネルのエージング方法

Country Status (5)

Country Link
US (1) US7629947B2 (ja)
JP (1) JP4595385B2 (ja)
KR (1) KR100743041B1 (ja)
CN (1) CN100492582C (ja)
WO (1) WO2005117056A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029841B2 (ja) * 2004-01-14 2008-01-09 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP4046092B2 (ja) * 2004-03-08 2008-02-13 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
KR100823194B1 (ko) * 2006-11-20 2008-04-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
US8996729B2 (en) 2012-04-12 2015-03-31 Nokia Corporation Method and apparatus for synchronizing tasks performed by multiple devices
CN104137064B (zh) 2011-12-28 2018-04-20 诺基亚技术有限公司 应用切换器
CN107424562B (zh) * 2017-08-25 2020-01-21 京东方科技集团股份有限公司 老化装置及老化方法
CN112032443B (zh) * 2020-06-05 2022-03-04 宁波环测实验器材有限公司 老化仪及其老化方法
CN113625136B (zh) * 2021-08-10 2023-10-31 国网福建省电力有限公司漳州供电公司 一种基于多级放电系数的配电网6kV电缆老化状态测评方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241365A (ja) * 2003-02-08 2004-08-26 Gendai Plasma Kk プラズマディスプレイパネルのエージング方法
JP2004363008A (ja) * 2003-06-06 2004-12-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルのエージング方法
JP4375039B2 (ja) * 2003-02-19 2009-12-02 パナソニック株式会社 プラズマディスプレイパネルのエージング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786484A (en) * 1971-12-23 1974-01-15 Owens Illinois Inc Border control system for gas discharge display panels
JPH09251841A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置
US6369781B2 (en) * 1997-10-03 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Method of driving plasma display panel
JP3482894B2 (ja) * 1998-01-22 2004-01-06 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法及び画像表示装置
JP5034134B2 (ja) 2000-08-29 2012-09-26 パナソニック株式会社 画像表示装置の製造方法および製造装置
JP2002075208A (ja) 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd 画像表示装置の製造方法および製造装置およびそれを用いて作製した画像表示装置
US20040070575A1 (en) * 2000-10-12 2004-04-15 Kazuhiko Sugimoto Plasma display panel, and method and device for life test of the plasma display panel
JP3439462B2 (ja) 2001-02-06 2003-08-25 鹿児島日本電気株式会社 プラズマディスプレイパネルのエージング方法
WO2004075235A1 (ja) 2003-02-19 2004-09-02 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルのエージング方法
KR100477994B1 (ko) * 2003-03-18 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241365A (ja) * 2003-02-08 2004-08-26 Gendai Plasma Kk プラズマディスプレイパネルのエージング方法
JP4375039B2 (ja) * 2003-02-19 2009-12-02 パナソニック株式会社 プラズマディスプレイパネルのエージング方法
JP2004363008A (ja) * 2003-06-06 2004-12-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルのエージング方法

Also Published As

Publication number Publication date
CN100492582C (zh) 2009-05-27
US7629947B2 (en) 2009-12-08
CN1839457A (zh) 2006-09-27
KR100743041B1 (ko) 2007-07-26
WO2005117056A1 (ja) 2005-12-08
US20060284795A1 (en) 2006-12-21
JP2005339860A (ja) 2005-12-08
KR20060034308A (ko) 2006-04-21

Similar Documents

Publication Publication Date Title
KR100743041B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
JP2005141257A (ja) プラズマディスプレーパネルの駆動方法
JP2002163986A (ja) プラズマディスプレイパネル
JP2007108759A (ja) プラズマディスプレイ装置
JP5044877B2 (ja) プラズマディスプレイ装置
JP4441368B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
WO2010146787A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4273844B2 (ja) プラズマディスプレイパネルのエージング方法
JP2006251624A (ja) プラズマディスプレイ装置
KR100615166B1 (ko) 플라즈마 디스플레이 패널
JP4239779B2 (ja) プラズマディスプレイパネル
JP4466220B2 (ja) プラズマディスプレイパネルの製造方法
JP2003223849A (ja) プラズマディスプレイ装置
JP4540090B2 (ja) プラズマディスプレイパネルの駆動方法
JP2001068030A (ja) 3電極型acプラズマディスプレイパネル
KR100537624B1 (ko) 4-전극 방전 디스플레이 패널 구동 방법
KR100370491B1 (ko) 고주파 플라즈마 디스플레이 패널의 구동방법
JP2004348081A (ja) プラズマディスプレイパネルの駆動方法
KR20070076383A (ko) 플라스마 디스플레이 장치
JP2005338458A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2005266081A (ja) プラズマディスプレイ装置とその製造方法
WO2009104220A1 (ja) プラズマディスプレイ装置
JP2010175770A (ja) プラズマディスプレイ装置
JP2008257268A (ja) ガス放電パネルの駆動方法
JP2009098591A (ja) エネルギー回収回路及びそれを用いたプラズマディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees