JP4591417B2

JP4591417B2 - Electronic component mounting apparatus, electronic component mounting method, and board production method

Info

Publication number: JP4591417B2
Application number: JP2006192339A
Authority: JP
Inventors: 陽祐佐々木; 賢二鎌倉
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-07-13
Filing date: 2006-07-13
Publication date: 2010-12-01
Anticipated expiration: 2026-07-13
Also published as: JP2008021822A

Description

本発明は、電子部品を基板に実装する電子部品実装装置および電子部品実装方法ならびに基板生産方法に関するものである。 The present invention relates to an electronic component mounting apparatus, an electronic component mounting method, and a substrate production method for mounting electronic components on a substrate.

電子部品を基板に実装して実装基板を製造する電子部品実装システムは、半田印刷装置、電子部品搭載装置、リフロー装置など複数の電子部品実装用装置を連結して構成されている。電子部品実装システムの作業対象には、１枚の基板に単位基板が複数枚作り込まれたいわゆる多面取り基板など、複数の単位基板の集合体を対象とする場合がある。このような集合体は、実装工程では１枚の同一基板として取り扱われ、実装作業後には各単位基板毎に個別の製品となる（例えば特許文献１参照）。 An electronic component mounting system for manufacturing a mounting substrate by mounting electronic components on a substrate is configured by connecting a plurality of electronic component mounting devices such as a solder printing device, an electronic component mounting device, and a reflow device. There is a case where a target of the electronic component mounting system is an aggregate of a plurality of unit substrates such as a so-called multi-sided substrate in which a plurality of unit substrates are formed on one substrate. Such an assembly is handled as one identical substrate in the mounting process, and becomes an individual product for each unit substrate after the mounting operation (see, for example, Patent Document 1).

このような集合体を対象とする場合には各単位基板毎に実装作業動作が実行されることから、各単位基板には位置認識用の認識マークが設けられており、部品搭載動作の開始に先立って行われる基板認識においては、認識手段によってこれらの認識マークを各単位基板毎に順次認識し、単位基板毎に位置検出が行われる。また前工程において実行される基板検査によって製品として使用できないと判定された不良基板には、後工程において当該単位基板が不良である旨を識別可能なように、良否識別情報としてのバッドマークが付され、これらのバッドマークは後工程における基板認識時に併せて検出される。 When such an assembly is targeted, a mounting operation is performed for each unit board. Therefore, each unit board is provided with a recognition mark for position recognition. In the substrate recognition performed in advance, these recognition marks are sequentially recognized for each unit substrate by the recognition means, and position detection is performed for each unit substrate. In addition, a bad board that is determined to be unusable as a product by board inspection performed in the previous process is given a bad mark as pass / fail identification information so that it can be identified in the subsequent process that the unit board is defective. These bad marks are also detected at the time of substrate recognition in a subsequent process.

このバッドマーク検出に際しての動作効率を向上させるため、各単位基板毎の個別のバッドマークに加えて、１つの多面取り基板について全体の良否を示す代表バッドマークが用いられる場合がある（特許文献１、実施の形態３参照）。すなわち、全ての単位基板が良品である場合には当該集合体全体について良品である旨のマークが付され、また１つでも不良の単位基板が存在する場合には、当該集合体全体について不良品である旨のマークが付される。この方式を採用すれば、まず最初に代表バッドマークを検出して当該集合体全体について良品である旨識別された場合には、もはや各単位基板について個別に良否識別を行う必要がない。したがって、マーク検出動作回数を減少させて動作効率を向上させることができるという利点がある。
特開２００２−７６６９９号公報 In order to improve the operation efficiency at the time of detecting the bad mark, in addition to the individual bad mark for each unit substrate, a representative bad mark indicating the overall quality of one multi-sided substrate may be used (Patent Document 1). , Refer to Embodiment Mode 3). That is, if all the unit substrates are non-defective, a mark indicating that the entire assembly is non-defective is attached, and if there is even one defective unit substrate, the entire assembly is defective. Is marked. If this method is adopted, first, when the representative bad mark is detected and the whole assembly is identified as being non-defective, it is no longer necessary to individually identify each unit substrate. Therefore, there is an advantage that the operation efficiency can be improved by reducing the number of mark detection operations.
JP 2002-76699 A

しかしながら、代表バッドマークを採用する場合には、上述の利点と裏腹に却ってバッドマーク検出の動作効率を低下させる不都合が生じる場合がある。すなわち、代表バッドマークの採用によるメリットは、集合体全体について良品である確率がある程度高い場合にのみ存在し、集合体全体についての不良が高頻度で発生する場合には、本来的に必要とされる各単位基板毎のバッドマークに加えて代表バッドマークの検出動作を付加的に行うことを余儀なくされたに等しい結果となる。そして集合体全体についての不良発生の確率は、生産ラインの工程条件によって常に変動するものであるため、代表バッドマークの採用についての利点の有無を画一的に判断することは難しく、従来は作業現場において担当者が経験によってどのように対応するかを適宜判断するしか方途がなかった。 However, when the representative bad mark is employed, there is a case in which, contrary to the above-mentioned advantages, there is a disadvantage that the operation efficiency of bad mark detection is lowered. In other words, the advantage of adopting the representative bad mark exists only when the probability that the entire assembly is a non-defective product is high to some extent, and is inherently necessary when defects of the entire assembly occur frequently. In addition to the bad mark for each unit substrate, the result is equivalent to the necessity to additionally perform the detection operation of the representative bad mark. Since the probability of occurrence of defects for the entire assembly always varies depending on the process conditions of the production line, it is difficult to determine whether there is any advantage in adopting the representative bad mark. There was no choice but to determine how the person in charge responded based on experience in the field.

そこで本発明は、代表良否識別情報としての代表バッドマークを採用することによる利点を確保して、識別動作効率を向上させることができる電子部品実装装置および電子部品実装方法ならびに基板生産方法を提供することを目的とする。 Accordingly, the present invention provides an electronic component mounting apparatus, an electronic component mounting method, and a board production method capable of ensuring the advantages of adopting a representative bad mark as representative good / bad identification information and improving the identification operation efficiency. For the purpose.

本発明の電子部品実装装置は、前工程にて良否判定がなされた複数の単位基板が作り込まれた全体基板を対象として各単位基板に電子部品を実装する電子部品実装装置であって、前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報および前記複数の単位基板全体のうち不良と判定された単位基板の有無を識別するために前記全体基板に印加された代表良否識別情報のいずれをも識別可能な良否識別部と、前記良否識別部による識別結果から前記単位基板の不良率を算出する不良率算出部と、算出された前記不良率に基づき、前記良否識別部による識別実行形態を、前記個別良否識別情報および前記代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに選択的に切り換える識別実行モード選択部と、前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板への電子部品の実装動作を実行する部品実装機構とを備えた。 The electronic component mounting apparatus of the present invention is an electronic component mounting apparatus that mounts electronic components on each unit board for the entire board on which a plurality of unit boards for which pass / fail judgment has been made in the previous process is made, to identify the presence or absence of the determined unit substrate defective among the applied individual quality identification information Oyo overall beauty before Symbol plurality of unit substrate in order to identify the quality of the unit substrates for each of the unit substrates in the previous step A pass / fail identification unit that can identify any of the representative pass / fail identification information applied to the entire substrate; a failure rate calculation unit that calculates a failure rate of the unit substrate from an identification result by the pass / fail identification unit; based on the percent defective, the identification execution form according to quality identification unit, the individual quality identification information and the first identification run mode or said individual quality identification also to identify the target of any of the representative quality identification information An identification execution mode selection unit that selectively switches to any one of the second identification execution modes for which only information is to be identified, and the identification result of the individual pass / fail identification information of the unit board, the electronic component to the unit board And a component mounting mechanism for performing a mounting operation.

本発明の電子部品実装方法は、前工程にて良否判定がなされた複数の単位基板が作り込まれた全体基板を対象として各単位基板に電子部品を実装する電子部品実装方法であって、前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報および前記複数の単位基板全体のうち不良と判定された単位基板の有無を識別するために前記全体基板に印加された代表良否識別情報のいずれをも識別可能な良否識別工程と、前記良否識別工程における識別結果から前記単位基板の不良率を算出する不良率算出工程と、前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板への電子部品の実装動作を実行する部品実装工程とを含み、算出された前記不良率に基づき、前記良否識別工程における識別実行形態を、前記個別良否識別情報および前記代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに選択的に切り換える。 The electronic component mounting method of the present invention is an electronic component mounting method for mounting an electronic component on each unit board for an entire board on which a plurality of unit boards for which pass / fail judgment has been made in the previous process is made, The individual pass / fail identification information applied to identify the pass / fail of the unit substrate for each of the unit substrates in the previous step and the whole of the plurality of unit substrates to identify the presence / absence of the unit substrate determined to be defective. A pass / fail identification step that can identify any of the representative pass / fail identification information applied to the substrate, a failure rate calculation step of calculating a failure rate of the unit substrate from an identification result in the pass / fail identification step, and an individual pass / fail of the unit substrate A component mounting step of performing an electronic component mounting operation on the unit board based on the identification information identification result, and based on the calculated defect rate in the pass / fail identification step Another execution form, any of the individual quality identification information and second identification execution mode to the first identification run mode or only the identification target the individual quality identification information also to identify target any representative quality identification information Switch selectively.

本発明の基板生産方法は、前工程にて良否判定がなされた複数の単位基板が作り込まれた全体基板を対象として各単位基板に対して所定の作業動作を実行することにより電子部品が実装された実装基板を生産する基板生産方法であって、前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報および前記複数の単位基板全体のうち不良と判定された単位基板の有無を識別するために前記全体基板に印加された代表良否識別情報のいずれをも識別可能な良否識別工程と、前記良否識別工程における識別結果から前記単位基板の不良率を算出する不良率算出工程と、前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板に対して前記作業動作を実行する作業工程とを含み、算出された前記不良率に基づき、前記良否識別工程における識別実行形態を、前記個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに選択的に切り換える。 In the board production method of the present invention, electronic components are mounted by executing a predetermined operation on each unit board for the whole board on which a plurality of unit boards for which pass / fail judgment has been made in the previous process are made. A substrate production method for producing a mounted substrate, wherein individual pass / fail identification information applied to identify the pass / fail of the unit substrate for each unit substrate in the previous step and a defect among all the plurality of unit substrates The defect identification rate of the unit substrate from the identification result in the pass / fail identification step that can identify any of the representative pass / fail identification information applied to the whole substrate to identify the presence / absence of the unit substrate determined as A defect rate calculation step for calculating the unit substrate, and a work step for performing the work operation on the unit substrate based on the identification result of the individual pass / fail identification information of the unit substrate. Based on the defect rate, the identification execution mode in the pass / fail identification step is identified only in the first identification execution mode in which both the individual pass / fail identification information and the representative pass / fail identification information are to be identified, or only the individual pass / fail identification information. Is selectively switched to one of the second identification execution modes.

本発明によれば、単位基板の良否識別のための識別実行形態を、個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに、リアルタイムに算出された単位基板の不良率に基づいて選択的に切り換えることにより、代表良否識別情報を採用することによる利点を確保して、識別動作効率を向上させることができる。 According to the present invention, the identification execution mode for identifying the quality of the unit substrate is identified only by the first identification execution mode or the individual quality identification information for identifying both the individual quality identification information and the representative quality identification information. By selectively switching to one of the target second identification execution modes based on the defect rate of the unit substrate calculated in real time, the advantage by adopting the representative good / bad identification information is ensured and the identification is performed. The operating efficiency can be improved.

次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の電子部品実装装置の平面図、図２は本発明の一実施の形態の電子部品実装装置の搭載ヘッド及び実装対象となる基板の構成説明図、図３は本発明の一実施の形態の電子部品実装装置の実装対象となる基板の平面図、図４は本発明の一実施の形態の電子部品実装装置の制御系の構成を示すブロック図、図５は本発明の一実施の形態の電子部品実装方法の動作フロー図、図６は本発明の一実施の形態の電子部品実装装置の実装対象となる基板の平面図である。 Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a plan view of an electronic component mounting apparatus according to an embodiment of the present invention, FIG. 2 is a configuration explanatory view of a mounting head and a substrate to be mounted in the electronic component mounting apparatus according to an embodiment of the present invention, FIG. FIG. 4 is a plan view of a substrate to be mounted on the electronic component mounting apparatus according to the embodiment of the present invention. FIG. 4 is a block diagram showing the configuration of the control system of the electronic component mounting apparatus according to the embodiment of the present invention. FIG. 6 is an operation flow diagram of the electronic component mounting method according to the embodiment of the present invention, and FIG. 6 is a plan view of a substrate to be mounted by the electronic component mounting apparatus according to the embodiment of the present invention.

まず図１を参照して電子部品実装装置の構造を説明する。図１において基台１の中央にはＸ方向（基板搬送方向）に搬送路２が配設されている。搬送路２は上流側から搬入された基板３を搬送し実装ステージに位置決めする。基板３は複数の小基板１３が作り込まれた全体基板であり、基板３は小基板１３の集合体となっている。ここでは前工程の印刷装置にて半田印刷が行われ印刷検査工程にて良否判定がなされた後の基板３が搬入される。搬送路２の両側方には部品供給部４が配置されており、それぞれの部品供給部４にはテープフィーダ５が複数配列されている。テープフィーダ５は電子部品を保持したキャリアテープを収納し、このキャリアテープをピッチ送りすることにより電子部品を以下に説明する部品実装機構に供給する。 First, the structure of the electronic component mounting apparatus will be described with reference to FIG. In FIG. 1, a transport path 2 is disposed in the center of the base 1 in the X direction (substrate transport direction). The conveyance path 2 conveys the substrate 3 carried in from the upstream side and positions it on the mounting stage. The substrate 3 is an entire substrate in which a plurality of small substrates 13 are formed, and the substrate 3 is an aggregate of the small substrates 13. Here, the board 3 after the solder printing is performed by the printing apparatus in the previous process and the pass / fail judgment is made in the printing inspection process is carried in. Component supply units 4 are arranged on both sides of the conveyance path 2, and a plurality of tape feeders 5 are arranged in each component supply unit 4. The tape feeder 5 stores a carrier tape holding an electronic component, and pitches the carrier tape to supply the electronic component to a component mounting mechanism described below.

基台１上面の両端部上にはＹ軸テーブル６ＡおよびＹ軸ガイド６Ｂが配設されており、Ｙ軸テーブル６ＡおよびＹ軸ガイド６Ｂ上にはＸ軸テーブル７が架設されている。Ｘ軸テーブル７には、搭載ヘッド８および搭載ヘッド８と一体的に移動する基板認識カメラ９が装着されている。Ｙ軸テーブル６Ａ，Ｘ軸テーブル７を駆動することにより搭載ヘッド８は水平移動し、部品供給部４から電子部品をノズル１１（図２参照）によって吸着保持して取り出し、搬送路２に位置決めされた基板３上の各小基板１３に実装する。すなわち、ここでは複数の単位基板である小基板１３の集合体を対象として、各小基板１３に電子部品を実装する形態となっている。 A Y-axis table 6A and a Y-axis guide 6B are disposed on both ends of the upper surface of the base 1, and an X-axis table 7 is installed on the Y-axis table 6A and the Y-axis guide 6B. Mounted on the X-axis table 7 are a mounting head 8 and a substrate recognition camera 9 that moves integrally with the mounting head 8. By driving the Y-axis table 6A and the X-axis table 7, the mounting head 8 moves horizontally, picks up and holds the electronic component from the component supply unit 4 by the nozzle 11 (see FIG. 2), and is positioned in the conveyance path 2. Mounted on each small board 13 on the board 3. In other words, here, an electronic component is mounted on each small board 13 for an aggregate of small boards 13 which are a plurality of unit boards.

搭載ヘッド８とともに基板３上に移動した基板認識カメラ９は、基板３および基板３に保持された各小基板１３を撮像して認識する（図２参照）。また部品供給部４から搬送路２に至る経路には、部品認識カメラ１０が配設されている。部品供給部４から電子部品を取り出した搭載ヘッド８が搬送路２の実装ステージに位置決めされた基板３上へ移動する際に、ノズル１１に保持された電子部品を部品認識カメラ１０の上方でＸ方向に移動させることにより、部品認識カメラ１０はノズル１１に保持された電子部品を撮像する。そして撮像結果を認識処理部２１（図４参照）によって認識処理することにより、ノズル１１に保持された状態における電子部品の位置が認識されるとともに、電子部品の種類が識別される。 The substrate recognition camera 9 that has moved onto the substrate 3 together with the mounting head 8 captures and recognizes the substrate 3 and each small substrate 13 held on the substrate 3 (see FIG. 2). A component recognition camera 10 is disposed on the route from the component supply unit 4 to the conveyance path 2. When the mounting head 8 that has picked up the electronic component from the component supply unit 4 moves onto the substrate 3 positioned on the mounting stage of the transport path 2, the electronic component held by the nozzle 11 is placed above the component recognition camera 10 by X By moving in the direction, the component recognition camera 10 images the electronic component held by the nozzle 11. Then, by performing recognition processing on the imaging result by the recognition processing unit 21 (see FIG. 4), the position of the electronic component in the state held by the nozzle 11 is recognized and the type of the electronic component is identified.

次に図２を参照して搭載ヘッド８および基板３について説明する。図２に示すように、搭載ヘッド８はマルチタイプであり、単位搭載ヘッド８ａを複数個備えた構成となっている。これらの単位搭載ヘッド８ａには、それぞれ下部に電子部品を吸着して保持するノズル１１が、対象とする電子部品の種類に応じて着脱自在に装着される。また搭載ヘッド８は、共通のθ軸モータ１４を備え、各単位搭載ヘッド８ａにおいてノズル軸廻りの回転が可能となっている。そして単位搭載ヘッド８ａはそれぞれノズル昇降用のＺ軸モータ１２を備えており、ノズル１１を個別に昇降させることができる。 Next, the mounting head 8 and the substrate 3 will be described with reference to FIG. As shown in FIG. 2, the mounting head 8 is a multi-type, and has a configuration including a plurality of unit mounting heads 8a. In these unit mounting heads 8a, nozzles 11 for attracting and holding the electronic components are respectively detachably mounted according to the type of the target electronic component. The mounting head 8 includes a common θ-axis motor 14, and each unit mounting head 8a can rotate around the nozzle axis. Each unit mounting head 8a includes a Z-axis motor 12 for raising and lowering the nozzles, and the nozzles 11 can be raised and lowered individually.

図３に示すように、各小基板１３にはそれぞれ対角に位置して２つの位置検出用の認識マークＭＡ、ＭＢが形成されている。認識マークＭＡ、ＭＢを基板認識カメラ９によって撮像した画像データを認識処理部２１（図４）によって認識処理することにより、各小基板１３の位置が検出される。搭載ヘッド８の各単位搭載ヘッド８ａによって電子部品を小基板１３の部品搭載位置Ｐへ搭載する際には、この位置検出結果に基づいて吸着ノズル１１の小基板１３への位置合わせが行われる。 As shown in FIG. 3, each small substrate 13 is formed with two position detection recognition marks MA and MB located diagonally. Image data obtained by imaging the recognition marks MA and MB by the substrate recognition camera 9 is subjected to recognition processing by the recognition processing unit 21 (FIG. 4), whereby the position of each small substrate 13 is detected. When an electronic component is mounted on the component mounting position P of the small substrate 13 by each unit mounting head 8a of the mounting head 8, the suction nozzle 11 is aligned with the small substrate 13 based on the position detection result.

各小基板１３には、当該基板が不良基板であることを示すバッドマーク印加用の個別マーキングスポットＭＳ１が設定されている。前工程において半田印刷の良否判定がなされ、不良と判定された小基板１３については、当該小基板１３が不良品であることを明示するための個別バッドマークＢＭ１が個別マーキングスポットＭＳ１内に印加される（図６（ｂ）参照）。すなわち個別バッドマークＢＭ１は、前工程において小基板１３毎に当該
小基板の良否を識別するために印加された個別良否識別情報となっている。搭載ヘッド８によって各小基板１３に電子部品を実装する際には、実装動作開始に先立って基板認識カメラ９によって各小基板１３毎に個別バッドマークＢＭ１の有無を検出し、個別バッドマークＢＭ１が検出された小基板１３については、部品実装を実行しないようになっている。 Each small substrate 13 is provided with an individual marking spot MS1 for applying a bad mark indicating that the substrate is a defective substrate. For the small board 13 that is judged whether the solder printing is good or bad in the previous process, an individual bad mark BM1 for clearly indicating that the small board 13 is defective is applied to the individual marking spot MS1. (See FIG. 6B). That is, the individual bad mark BM1 is individual pass / fail identification information applied to identify the pass / fail of each small substrate 13 for each small substrate 13 in the previous process. When an electronic component is mounted on each small board 13 by the mounting head 8, the presence or absence of the individual bad mark BM1 is detected for each small board 13 by the board recognition camera 9 prior to the start of the mounting operation. Component mounting is not executed for the detected small board 13.

そして全体基板である基板３については、当該基板３に不良であると判定された小基板３が存在することを示す代表バッドマーク印加用の代表マーキングスポットＭＳ２が設定されている。そして前工程において不良と判定された小基板１３を含む基板３については、その旨を明示するための代表バッドマークＢＭ２が代表マーキングスポットＭＳ２内に印加される（図６（ｂ）参照）。すなわち、代表バッドマークＢＭ２は、前工程において複数の小基板１３全体の良否を識別するために印加された代表良否識別情報となっている。 And about the board | substrate 3 which is the whole board | substrate, the representative marking spot MS2 for the representative bad mark application which shows that the small board | substrate 3 determined to be the defect to the said board | substrate 3 exists is set. And about the board | substrate 3 containing the small board | substrate 13 determined with the defect in the front process, the representative bad mark BM2 for specifying that is applied in the representative marking spot MS2 (refer FIG.6 (b)). That is, the representative bad mark BM2 is representative good / bad identification information that is applied to identify the quality of the entire plurality of small substrates 13 in the previous process.

基板認識カメラ９によって各小基板１３毎に個別バッドマークＢＭ１の検出を行う際には、これらの個別マーキングスポットＭＳ１の撮像動作に先立って基板認識カメラ９によって代表バッドマークＢＭ２の有無を検出し、代表バッドマークＢＭ２が検出されなかった基板３については、個別マーキングスポットＭＳ１を対象とした撮像動作を実行する必要がない。すなわち代表バッドマークを採用することにより、各小基板１３毎に基板認識カメラ９を移動させて撮像を行う時間を省略して、良否識別のために必要な時間を短縮することができるという利点がある。 When the individual bad mark BM1 is detected for each small substrate 13 by the substrate recognition camera 9, the presence or absence of the representative bad mark BM2 is detected by the substrate recognition camera 9 prior to the imaging operation of these individual marking spots MS1, For the substrate 3 on which the representative bad mark BM2 has not been detected, it is not necessary to execute an imaging operation for the individual marking spot MS1. In other words, by adopting the representative bad mark, it is possible to omit the time for moving the substrate recognition camera 9 for each small substrate 13 to perform imaging, and to shorten the time required for pass / fail identification. is there.

しかしながら、上述の代表バッドマークを採用する利点は、１つの基板３について全ての小基板１３が良品である確率がある程度以上に高いことが期待可能な場合にのみ存在する。すなわち小基板１３の不良率が高く大部分の基板３に不良の小基板１３が含まれるような場合には、全ての小基板１３について撮像を行った上に、さらに代表バッドマークのための撮像を余分に行ったのに等しい結果となるからである。 However, the advantage of adopting the above-described representative bad mark exists only when it can be expected that the probability that all the small substrates 13 are non-defective for one substrate 3 is higher than a certain level. That is, when the defect rate of the small substrates 13 is high and most of the substrates 3 include the defective small substrates 13, all the small substrates 13 are imaged and further imaged for the representative bad mark. This is because the result is equal to the extra.

そして不良率αが高いほど、また１つの基板３に作り込まれている小基板１３の数ｎが大きくなるほど、全ての小基板１３が良品となる確率は小さくなり、代表バッドマークを採用する利点が得られる度合いが小さくなる。すなわち、代表バッドマークを採用することの利点の有無は、小基板１３の不良率α（０≦α≦１）が、ｎによって定められる特定の値以上であるか否かによって決定される。 The higher the defect rate α and the larger the number n of the small substrates 13 built in one substrate 3, the smaller the probability that all the small substrates 13 will be non-defective, and the advantage of adopting a representative bad mark. The degree of obtaining is reduced. That is, whether or not there is an advantage of using the representative bad mark is determined by whether or not the defect rate α (0 ≦ α ≦ 1) of the small substrate 13 is equal to or higher than a specific value determined by n.

以下、上述の特定の値（ここではこの値を限界不良率αＬｉｍと称し、以下のように定義する）について説明する。ｎ個の小基板１３が作り込まれた基板３について、全体が良品である確率ｐ１および全体が良品でない確率ｐ２は、それぞれ
ｐ１＝（１−α）^ｎ
ｐ２＝１−（１−α）^ｎ
である。全体が良品の場合には、代表バッドマークの識別のみでよいことから撮像回数は１であり、また全体が良品でない場合には、代表バッドマークの識別に加えて全小基板１３を対象として個別バッドマークを識別しなければならないことから、撮像回数は（ｎ＋１）となり、したがってこの場合における必要撮像回数の期待値Ｎは、
Ｎ＝１×ｐ１＋（ｎ＋１）×ｐ２
で表される。ここでｐ１，ｐ２をα、ｎで表して整理すると、
Ｎ＝ｎ＋１−ｎ（１−α）^ｎ
となる。代表バッドマークを採用する利点とは、このようにして求められたＮがｎを超えないこと、すなわち小基板１３のみを対象として個別に良否識別を行う場合の撮像回数よりも多くならないことであり、
ｎ＋１−ｎ（１−α）^ｎ＜ｎ
を満たすようなα、すなわち、
αＬｉｍ＝１−（１／ｎ）^{（１／ｎ）} で定義される限界不良率αＬｉｍとの関係で、α＜αＬｉｍを満たすような不良率αの場合には、代表バッドマークを採用する利点が存在する。 Hereinafter, the above-described specific value (here, this value is referred to as a critical defect rate αLim and is defined as follows) will be described. The probability p1 that the whole is non-defective and the probability p2 that the whole is non-defective for the substrate 3 on which n small substrates 13 are formed are p1 = (1−α) ⁿ
p2 = 1- (1-α) ⁿ
It is. When the whole is a non-defective product, only the representative bad mark needs to be identified, so the number of times of imaging is 1. When the whole is not a good product, in addition to the representative bad mark, the individual small boards 13 are individually targeted. Since the bad mark must be identified, the number of times of imaging is (n + 1). Therefore, the expected value N of the required number of times of imaging in this case is
N = 1 × p1 + (n + 1) × p2
It is represented by Here, when p1 and p2 are represented by α and n,
N = n + 1−n (1-α) ⁿ
It becomes. The advantage of adopting the representative bad mark is that N obtained in this way does not exceed n, that is, the number of times of imaging in the case of individually performing pass / fail identification for only the small substrate 13 is not. ,
n + 1-n (1-α) ⁿ <n
Satisfying α, that is,
αLim = 1− (1 / n) In relation to the limit defect rate αLim defined by ^{(1 / n)} , when the defect rate α satisfies α <αLim, there is an advantage of using a representative bad mark. Exists.

ここで小基板１３の不良率は、基板自体の製造品質や前工程である半田印刷工程における工程条件に左右される変動的なものであり、固定的に把握することができない。したがって代表バッドマークＢＭ２を採用する利点も、対象とする基板の特性や装置の稼動状態に応じて変動する。このため本実施の形態に示す電子部品実装装置においては、このように変動する不良率を実際の良否識別結果に基づいてリアルタイムに算出し、算出された不良率に基づいて代表バッドマークＢＭ２を採用することの利点の有無を判断するようにしている。 Here, the defect rate of the small board 13 varies depending on the manufacturing quality of the board itself and the process conditions in the solder printing process which is the previous process, and cannot be grasped fixedly. Therefore, the advantage of employing the representative bad mark BM2 also varies depending on the characteristics of the target substrate and the operating state of the apparatus. For this reason, in the electronic component mounting apparatus shown in the present embodiment, the fluctuating defective rate is calculated in real time based on the actual pass / fail identification result, and the representative bad mark BM2 is adopted based on the calculated defective rate. Judging whether there is an advantage of doing.

すなわち、算出された不良率αが前述の限界不良率αＬｉｍを超えている場合には、代表バッドマークＢＭ２の利点が無いと判断して、個別バッドマークＢＭ１のみを対象とした良否識別を行う。そして算出された不良率αが前述の限界不良率αＬｉｍに満たない場合には、代表バッドマークＢＭ２の利点有りと判断して、代表バッドマークＢＭ２および個別バッドマークＢＭ１のいずれをも対象とした良否識別を行うようにしている。 That is, when the calculated defect rate α exceeds the limit defect rate αLim described above, it is determined that there is no advantage of the representative bad mark BM2, and pass / fail identification is performed only on the individual bad mark BM1. When the calculated defect rate α is less than the above-described limit defect rate αLim, it is determined that there is an advantage of the representative bad mark BM2, and both the representative bad mark BM2 and the individual bad mark BM1 are acceptable. Identification is performed.

次に図４を参照して電子部品実装装置の制御系の構成を説明する。図４において、制御装置２０は、認識処理部２１、演算部２２、データ記憶部２３、プログラム記憶部２４、機構制御部２５を含んでいる。認識処理部２１は、基板認識カメラ９、部品認識カメラ１０による撮像結果を認識処理する。これにより、基板３における認識対象である認識マークやバッドマークの検出が行われるとともに、搭載ヘッド８に保持された状態の電子部品の識別や位置検出が行われる。 Next, the configuration of the control system of the electronic component mounting apparatus will be described with reference to FIG. In FIG. 4, the control device 20 includes a recognition processing unit 21, a calculation unit 22, a data storage unit 23, a program storage unit 24, and a mechanism control unit 25. The recognition processing unit 21 performs recognition processing on the imaging results obtained by the board recognition camera 9 and the component recognition camera 10. As a result, the recognition mark or bad mark that is the recognition target on the substrate 3 is detected, and the electronic component held in the mounting head 8 is identified and the position is detected.

すなわち、基板認識カメラ９および認識処理部２１は、前工程において小基板１３毎に当該小基板の良否を識別するために印加された個別良否識別情報としての個別バッドマークＢＭ１および前工程において複数の小基板１３全体の良否を識別するために印加された代表良否識別情報としての代表バッドマークＢＭ２のいずれをも識別可能な良否識別部として機能する。なおここではマーキングスポットを基板認識カメラ９にて認識することにより良否識別情報としてのバッドマークの有無を検出して良否識別を行う例を示しているが、光学センサによってマーキングスポット内におけるバッドマークの有無を検出することにより、良否識別を行ってもよい。 That is, the substrate recognition camera 9 and the recognition processing unit 21 include the individual bad mark BM1 as individual pass / fail identification information applied for identifying the pass / fail of each small substrate 13 for each small substrate 13 in the previous step, and a plurality of pieces in the previous step. It functions as a pass / fail identification unit that can identify any of the representative bad marks BM2 as representative pass / fail identification information applied to identify pass / fail of the entire small substrate 13. Here, an example in which the presence / absence of a bad mark as good / bad identification information is detected by recognizing the marking spot with the substrate recognition camera 9 is shown, but the bad mark in the marking spot is detected by an optical sensor. Pass / fail identification may be performed by detecting the presence or absence.

また良否識別情報としては、本実施の形態に示すように、不良の場合のみにバッドマークを印加する方式に限らず、種々の形態が可能である。例えば良品マーク、不良品マークのいずれかを必ず印加するようにして、認識処理部２１によってマーク識別を行うようにしてもよい。さらには、良否識別情報としてマーク員海外にも各種の方式が適用可能である。例えば、基板３や各小基板１３に良否識別情報を記憶するＩＣタグなどの情報記憶素子を埋め込んでおき、前工程において書き込まれた良否判定結果を電子部品実装装置に設けられた読み取りヘッドによって読み取って、良否識別を行うようにしてもよい。 In addition, as shown in the present embodiment, the pass / fail identification information is not limited to a method of applying a bad mark only in the case of a defect, and various forms are possible. For example, either the good product mark or the defective product mark may be applied, and the recognition processing unit 21 may perform the mark identification. Furthermore, various methods can also be applied to mark staff overseas as pass / fail identification information. For example, an information storage element such as an IC tag for storing pass / fail identification information is embedded in the board 3 or each small board 13, and the pass / fail judgment result written in the previous process is read by a read head provided in the electronic component mounting apparatus. Thus, pass / fail identification may be performed.

演算部２２は、データ記憶部２３に記憶された各種データに基づき、プログラム記憶部２４に記憶された各種プログラムを実行することにより、部品実装動作や基板搬送動作などの動作制御を行うとともに、各種演算処理を実行する。データ記憶部２３には、生産対象の基板についての実装データのほか、全体基板３における小基板１３の個数（ｎ）・配列や、各小基板１３におけるマーキングスポットの位置など、当該基板を対象とした良否識別処理を実行するために必要な基板データ２３ａが記憶されている。プログラム記憶部２４には、部品実装動作のための実装動作プログラムのほか、不良率算出プログラム２４
ａ、限界不良率算出プログラム２４ｂ、識別実行モード選択プログラム２４ｃが記憶されている The computing unit 22 executes various programs stored in the program storage unit 24 based on various data stored in the data storage unit 23, thereby performing operation control such as component mounting operation and board transport operation, and various types of data. Perform arithmetic processing. In the data storage unit 23, in addition to the mounting data on the production target board, the number (n) / arrangement of the small boards 13 on the whole board 3 and the position of the marking spot on each small board 13 are targeted. The board data 23a necessary for executing the pass / fail identification process is stored. In the program storage unit 24, in addition to a mounting operation program for component mounting operation, a defect rate calculation program 24
a, a marginal defect rate calculation program 24b, and an identification execution mode selection program 24c are stored.

不良率算出プログラム２４ａは、認識処理部２１による個別バッドマークＢＭ１の識別結果に基づき、小基板１３の不良率を算出する処理を行うためのプログラムである。演算部２２が不良率算出プログラム２４ａを実行することにより実現される処理機能は、良否識別部としての認識処理部２１による識別結果から、小基板１３の不良率を算出する不良率算出部となっている。 The defect rate calculation program 24a is a program for performing a process of calculating the defect rate of the small substrate 13 based on the identification result of the individual bad mark BM1 by the recognition processing unit 21. The processing function realized by the calculation unit 22 executing the defect rate calculation program 24a is a defect rate calculation unit that calculates the defect rate of the small substrate 13 from the identification result by the recognition processing unit 21 as a pass / fail identification unit. ing.

限界不良率算出プログラム２４ｂは、前述の限界不良率αＬｉｍを基板データ２３ａに含まれるデータ（小基板１３の個数ｎ）基づいて算出するための演算処理を行うプログラムである。演算部２２が限界不良率算出プログラム２４ｂを実行することにより実現される処理機能は、代表良否識別情報を識別対象とするか否かを決定するための限界不良率を算出する限界不良率算出部となっている。 The limit defect rate calculation program 24b is a program that performs arithmetic processing for calculating the above-described limit defect rate αLim based on data (the number n of the small substrates 13) included in the substrate data 23a. A processing function realized by the calculation unit 22 executing the limit failure rate calculation program 24b is a limit failure rate calculation unit that calculates a limit failure rate for determining whether or not representative good / bad identification information is to be identified. It has become.

識別実行モード選択プログラム２４ｃは、リアルタイムで算出される小基板１３の不良率αを前述の限界不良率αＬｉｍと比較することにより、基板認識カメラ９および認識処理部２１による良否識別の実行形態を選択的に切換える処理を行うための処理プログラムである。すなわち、算出された不良率αが限界不良率αＬｉｍに満たなければ、個別バッドマークＢＭ１，代表バッドマークＢＭ２のいずれをも識別対象とする第１の識別実行モードを選択し、不良率αが限界不良率αＬｉｍ以上であれば、個別バッドマークＢＭ１のみを識別対象とする第２の識別実行モードを選択する。 The identification execution mode selection program 24c selects an execution mode of pass / fail identification by the substrate recognition camera 9 and the recognition processing unit 21 by comparing the defect rate α of the small substrate 13 calculated in real time with the above-described limit defect rate αLim. It is a processing program for performing the process to switch automatically. That is, if the calculated defect rate α is less than the limit defect rate αLim, the first identification execution mode in which both the individual bad mark BM1 and the representative bad mark BM2 are identified is selected, and the defect rate α is limited. If the defect rate αLim is greater than or equal to the second defect execution rate, the second identification execution mode for selecting only the individual bad mark BM1 is selected.

演算部２２が識別実行モード選択プログラム２４ｃを実行することにより実現される処理機能は、算出された不良率αに基づき、前述の良否識別部による識別実行形態を、個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに選択的に切り換える識別実行モード選択部となっている。 The processing function realized by the calculation unit 22 executing the identification execution mode selection program 24c is based on the calculated defect rate α, and the identification execution mode by the above-described pass / fail identification unit is determined as individual pass / fail identification information and representative pass / fail identification. This is an identification execution mode selection unit that selectively switches to either the first identification execution mode for identifying any of the information or the second identification execution mode for identifying only the individual pass / fail identification information.

機構制御部２５は、演算部２２が実装動作プログラムを実行することにより、基板搬送機構１４、部品実装機構１５の動作を制御する。このとき機構制御部２５は認識処理部２１による小基板１３の個別良否識別情報の識別結果に基づき、当該小基板への部品実装を実行する。すなわち、良判定がなされた小基板１３のみを対象として部品実装を実行する。 The mechanism control unit 25 controls the operations of the board transport mechanism 14 and the component mounting mechanism 15 by the arithmetic unit 22 executing the mounting operation program. At this time, the mechanism control unit 25 executes component mounting on the small board based on the identification result of the individual pass / fail identification information of the small board 13 by the recognition processing unit 21. That is, component mounting is executed only for the small board 13 for which the good determination is made.

この電子部品実装装置は上記のように構成されており、以下電子部品実装方法について、図５のフローに沿って説明する。この電子部品実装方法は、前工程にて良否判定がなされた複数の小基板１３の集合体である基板３を対象として各小基板１３に電子部品を実装するものである。まず、実装動作が開始されると基板３が搬入され（ＳＴ１）、実装作業位置に位置決めされる。次いで各小基板１３への部品実装可否を判断するための良否識別が、基板認識カメラ９により所定位置を撮像して認識することによって行われる。ここではまずマーキングスポットＭＳ２を撮像して、代表バッドマークＢＭ２を認識する（ＳＴ２）。 This electronic component mounting apparatus is configured as described above. Hereinafter, an electronic component mounting method will be described along the flow of FIG. In this electronic component mounting method, electronic components are mounted on each small board 13 for the board 3 that is an aggregate of a plurality of small boards 13 that have been determined to be good or bad in the previous process. First, when the mounting operation is started, the board 3 is carried in (ST1) and positioned at the mounting work position. Next, pass / fail identification for determining whether or not components can be mounted on each small board 13 is performed by imaging and recognizing a predetermined position by the board recognition camera 9. Here, the marking spot MS2 is first imaged to recognize the representative bad mark BM2 (ST2).

次いで認識結果により、全小基板が良品であるか否かを判断する（ＳＴ３）。すなわち、図６（ａ）に示すように、全てのマーキングスポットＭＳ２に代表バッドマークＢＭ２が検出されない場合には、全ての小基板１３が良品であると判断して、全小基板１３に対して部品実装を実行する（ＳＴ４）。これに対し、図６（ｂ）に示すように、代表マーキングスポットＭＳ２に代表バッドマークＢＭ２が検出された場合には、当該基板３のいずれかの小基板１３が不良であると判断して、全小基板１３のバッドマーク認識を実行する
（ＳＴ５）。すなわち、基板認識カメラ９を各小基板１３の個別マーキングスポットＭＳ１に順次移動させて、個別バッドマークＢＭ１の有無を検出する。図６（ｂ）に示す例では、１つの小基板１３＊について個別バッドマークＢＭ１有りが検出された例を示している。 Next, based on the recognition result, it is determined whether or not all the small substrates are non-defective (ST3). That is, as shown in FIG. 6A, when the representative bad mark BM2 is not detected in all the marking spots MS2, it is determined that all the small substrates 13 are non-defective, Component mounting is executed (ST4). On the other hand, as shown in FIG. 6B, when the representative bad mark BM2 is detected in the representative marking spot MS2, it is determined that one of the small substrates 13 of the substrate 3 is defective, Bad mark recognition of all the small substrates 13 is executed (ST5). That is, the substrate recognition camera 9 is sequentially moved to the individual marking spot MS1 of each small substrate 13 to detect the presence or absence of the individual bad mark BM1. The example shown in FIG. 6B shows an example in which the presence of the individual bad mark BM1 is detected for one small substrate 13 *.

このようにして、各小基板１３についての良否識別が行われたならば、良品の小基板１３のみを対象として部品実装を行う（ＳＴ６）。そして（ＳＴ４）、（ＳＴ７）にて電子部品の部品実装が終了すると、不良率αの算定が行われる（ＳＴ７）。すなわち、算定対象となる全小基板１３の個数を分母とし、不良とされた小基板１３の個数を分子として不良率αを算出する。このとき算定の対象とする基板３の枚数としては、当該生産ロットにおける生産開始時点からの累積枚数を用いてもよく、また予め設定した数量分のみを算定対象として、当該算定時点よりこの数量分だけ遡及した時点からの部分累積枚数を用いてもよい。 If the pass / fail identification for each small board 13 is performed in this way, component mounting is performed only on the non-defective small board 13 (ST6). When the component mounting of the electronic component is completed in (ST4) and (ST7), the defect rate α is calculated (ST7). That is, the defect rate α is calculated using the number of all small substrates 13 to be calculated as the denominator and the number of small substrates 13 determined as defective as the numerator. At this time, as the number of substrates 3 to be calculated, the cumulative number from the production start time in the production lot may be used, or only the preset quantity is calculated, and this quantity is calculated from the calculation time. It is also possible to use the partial cumulative number from the point of time retroactively.

この後、基板３の入換えが行われ（ＳＴ８）、実装後の基板３が搬出されるとともに、新たな基板３が搬入される。そしてこの新たな基板３を対象とする良否識別の開始に際して、（ＳＴ７）にて算出された不良率αを、予め当該基板３における小基板１３の個数ｎについて算出された限界不良率αＬｉｍと比較する（ＳＴ９）。ここで当該時点における不良率αが限界不良率αＬｉｍに満たなければ、代表バッドマークの利点有りと判断して（ＳＴ２）に移行する。すなわち第１の識別実行モードを選択して、代表バッドマークＢＭ２の識別を含む識別動作を実行する。これに対し不良率αが限界不良率αＬｉｍ以上である場合には、代表バッドマークの利点無しと判断して（ＳＴ５）に移行する。すなわち第２の識別実行モードを選択して、代表バッドマークＢＭ２の識別を除外した識別動作を実行する。 Thereafter, the substrate 3 is replaced (ST8), the mounted substrate 3 is unloaded, and a new substrate 3 is loaded. Then, at the start of pass / fail identification for the new substrate 3, the defect rate α calculated in (ST7) is compared with the limit failure rate αLim calculated in advance for the number n of the small substrates 13 in the substrate 3. (ST9). If the defect rate α at that time does not reach the limit defect rate αLim, it is determined that there is an advantage of the representative bad mark and the process proceeds to (ST2). That is, the first identification execution mode is selected, and the identification operation including the identification of the representative bad mark BM2 is performed. On the other hand, when the defect rate α is equal to or greater than the limit defect rate αLim, it is determined that there is no advantage of the representative bad mark, and the process proceeds to (ST5). That is, the second identification execution mode is selected, and the identification operation excluding the identification of the representative bad mark BM2 is executed.

すなわち上述の電子部品実装方法は、前工程において小基板１３毎に当該単位基板の良否を識別するために印加された個別良否識別情報を識別する良否識別工程と、この良否識別工程における識別結果から小基板１３の不良率αを算出する不良率算出工程と、小基板１３の個別良否識別情報の識別結果に基づき、当該小基板への電子部品の実装動作を実行する部品実装工程とを含んだ形態となっている。そして算出された不良率αに基づき、良否識別工程における識別実行形態を、個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに選択的に切り換えるようにしている。 That is, the electronic component mounting method described above is based on the pass / fail identification step for identifying the individual pass / fail identification information applied for identifying the pass / fail of the unit substrate for each small board 13 in the previous step, and the identification result in the pass / fail identification step. A defect rate calculating step for calculating the defect rate α of the small substrate 13 and a component mounting step for executing the mounting operation of the electronic component on the small substrate based on the identification result of the individual pass / fail identification information of the small substrate 13. It has a form. Then, based on the calculated defect rate α, the identification execution mode in the pass / fail identification process is identified only in the first discrimination execution mode or the individual pass / fail identification information in which both the individual pass / fail identification information and the representative pass / fail identification information are to be identified. One of the target second identification execution modes is selectively switched.

これにより、生産ラインの工程条件によって小基板１３の不良率αが常に変動する場合にあっても、良否識別の適正な識別実行モードを自動的に選定することが可能となる。したがって代表バッドマークを採用することによる利点を確保して、識別動作効率を向上させることができる。 As a result, even when the defect rate α of the small substrate 13 constantly fluctuates depending on the process conditions of the production line, it is possible to automatically select an appropriate identification execution mode for pass / fail identification. Therefore, it is possible to secure the advantage by adopting the representative bad mark and improve the identification operation efficiency.

なお上記実施の形態においては、前工程において良否判定がなされた基板に対して電子部品を実装する電子部品実装装置に本発明を適用した例を示したが、本発明の適用は電子部品実装装置には限定されない。すなわち基板に電子部品を実装することにより実装基板を製造する基板生産過程において、前工程において良否判定がなされた基板に対して、後工程において良否識別を行い、この識別結果に基づいて所定の作業動作を実行する形態であれば、作業動作の種別は問わない。 In the above-described embodiment, an example in which the present invention is applied to an electronic component mounting apparatus that mounts electronic components on a board that has been determined to be good or bad in the previous process has been described. However, the present invention is applied to an electronic component mounting apparatus. It is not limited to. In other words, in the board production process of manufacturing a mounting board by mounting electronic components on the board, the board for which the pass / fail judgment was made in the previous process is identified in the subsequent process, and a predetermined operation is performed based on the identification result. Any type of work operation may be used as long as the operation is executed.

さらに上記実施の形態においては、複数の単位基板の集合体として、複数の小基板１３が１枚の基板３に作り込まれた多面取り基板である例を示したが、同様の小基板が予め分割された状態で基板キャリアに複数個保持された構成の集合体であっても、本発明の適用対象となる。 Further, in the above embodiment, an example in which a plurality of small substrates 13 are multi-planar substrates formed on a single substrate 3 as an assembly of a plurality of unit substrates has been described. Even an assembly having a configuration in which a plurality of substrate carriers are held in a divided state is an application target of the present invention.

本発明の電子部品実装装置は、代表良否識別情報としての代表バッドマークを採用することによる利点を確保して、識別動作効率を向上させることができるという効果を有し、電子部品を基板に実装して実装基板を製造する分野に利用可能である。 The electronic component mounting apparatus of the present invention has the effect of ensuring the advantage of adopting a representative bad mark as representative good / bad identification information and improving the identification operation efficiency, and mounting the electronic component on the substrate Thus, it can be used in the field of manufacturing a mounting board.

本発明の一実施の形態の電子部品実装装置の平面図The top view of the electronic component mounting apparatus of one embodiment of this invention 本発明の一実施の形態の電子部品実装装置の搭載ヘッド及び実装対象となる基板の構成説明図Structure explanatory drawing of the mounting head of the electronic component mounting apparatus of one embodiment of this invention, and the board | substrate used as mounting object 本発明の一実施の形態の電子部品実装装置の実装対象となる基板の平面図The top view of the board | substrate used as the mounting object of the electronic component mounting apparatus of one embodiment of this invention 本発明の一実施の形態の電子部品実装装置の制御系の構成を示すブロック図The block diagram which shows the structure of the control system of the electronic component mounting apparatus of one embodiment of this invention 本発明の一実施の形態の電子部品実装方法の動作フロー図Operation flow diagram of electronic component mounting method of one embodiment of the present invention 本発明の一実施の形態の電子部品実装装置の実装対象となる基板の平面図The top view of the board | substrate used as the mounting object of the electronic component mounting apparatus of one embodiment of this invention

符号の説明Explanation of symbols

３基板
８搭載ヘッド
９基板認識カメラ（良否識別部）
１３小基板（単位基板）
ＭＳ１個別マーキングスポット
ＭＳ２代表マーキングスポット
ＢＭ１個別バッドマーク（個別良否識別情報）
ＢＭ２代表バッドマーク（代表良否識別情報）
Ｐ電子部品搭載位置 3 Substrate 8 Mounting head 9 Substrate recognition camera (good / bad identification part)
13 Small substrate (unit substrate)
MS1 Individual marking spot MS2 Representative marking spot BM1 Individual bad mark (Individual pass / fail identification information)
BM2 representative bad mark (representative pass / fail identification information)
P Electronic component mounting position

Claims

前工程にて良否判定がなされた複数の単位基板が作り込まれた全体基板を対象として各単位基板に電子部品を実装する電子部品実装装置であって、
前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報および前記複数の単位基板全体のうち不良と判定された単位基板の有無を識別するために前記全体基板に印加された代表良否識別情報のいずれをも識別可能な良否識別部と、
前記良否識別部による識別結果から前記単位基板の不良率を算出する不良率算出部と、
算出された前記不良率に基づき、前記良否識別部による識別実行形態を、前記個別良否識別情報および前記代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに選択的に切り換える識別実行モード選択部と、
前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板への電子部品の実装動作を実行する部品実装機構とを備えたことを特徴とする電子部品実装装置。 An electronic component mounting apparatus that mounts electronic components on each unit board for an entire board on which a plurality of unit boards for which pass / fail judgment has been made in the previous process is made,
Identifying the presence or absence of the determined unit substrate defective among which the unit entire unit substrate applied individual quality identification information and previous SL more to identify the quality of the unit substrates in each substrate in the previous step Therefore, a pass / fail identification unit that can identify any of the representative pass / fail identification information applied to the entire board ,
A defect rate calculation unit for calculating a defect rate of the unit substrate from the identification result by the pass / fail identification unit;
Based on the calculated percent defective, the identification execution form according to quality identification unit, the individual quality identification information and the first identification run mode or said individual quality identification information and also identifies the subject any of the representative quality identification information An identification execution mode selection unit that selectively switches to any one of the second identification execution modes that are targeted for identification only;
An electronic component mounting apparatus comprising: a component mounting mechanism that performs an operation of mounting an electronic component on the unit board based on the identification result of the individual pass / fail identification information of the unit board.

前工程にて良否判定がなされた複数の単位基板が作り込まれた全体基板を対象として各単位基板に電子部品を実装する電子部品実装方法であって、
前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報および前記複数の単位基板全体のうち不良と判定された単位基板の有無を識別するために前記全体基板に印加された代表良否識別情報のいずれをも識別可能な良否識別工程と、
前記良否識別工程における識別結果から前記単位基板の不良率を算出する不良率算出工程と、
前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板への電子部品の実装動作を実行する部品実装工程とを含み、
算出された前記不良率に基づき、前記良否識別工程における識別実行形態を、前記個別良否識別情報および前記代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに選択的に切り換えることを特徴とする電子部品実装方法。 An electronic component mounting method for mounting an electronic component on each unit board for an entire board on which a plurality of unit boards for which pass / fail judgment has been made in the previous process is made,
The individual pass / fail identification information applied to identify the pass / fail of each unit substrate in the previous step and the presence / absence of the unit substrate determined to be defective among the plurality of unit substrates as a whole. A pass / fail identification step that can identify any of the representative pass / fail identification information applied to the entire substrate ;
A defect rate calculating step of calculating a defect rate of the unit substrate from the identification result in the pass / fail identification step;
Based on the identification result of the individual pass / fail identification information of the unit board, including a component mounting step of performing an operation of mounting the electronic component on the unit board,
Based on the calculated percent defective, the identification execution mode in quality identification process, the individual quality identification information and the first identification run mode or said individual quality identification information and also identifies the subject any of the representative quality identification information An electronic component mounting method characterized by selectively switching to any one of the second identification execution modes in which only the identification target is identified.

前工程にて良否判定がなされた複数の単位基板が作り込まれた全体基板を対象として各単位基板に対して所定の作業動作を実行することにより電子部品が実装された実装基板を生産する基板生産方法であって、
前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報および前記複数の単位基板全体のうち不良と判定された単位基板の有無を識別するために前記全体基板に印加された代表良否識別情報のいずれをも識別可能な良否識別工程と、
前記良否識別工程における識別結果から前記単位基板の不良率を算出する不良率算出工程と、
前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板に対して前記作業動作を実行する作業工程とを含み、
算出された前記不良率に基づき、前記良否識別工程における識別実行形態を、前記個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第１の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第２の識別実行モードのいずれかに選択的に切り換えることを特徴とする基板生産方法。 A board that produces a mounting board on which electronic components are mounted by executing a predetermined work operation on each unit board for the entire board on which a plurality of unit boards that have been determined to be acceptable in the previous process are built A production method,
The individual pass / fail identification information applied to identify the pass / fail of each unit substrate in the previous step and the presence / absence of the unit substrate determined to be defective among the plurality of unit substrates as a whole. A pass / fail identification step that can identify any of the representative pass / fail identification information applied to the entire substrate ;
A defect rate calculating step of calculating a defect rate of the unit substrate from the identification result in the pass / fail identification step;
Based on the identification result of the individual pass / fail identification information of the unit substrate, and a work process for performing the work operation on the unit substrate,
Based on the calculated defect rate, the identification execution mode in the pass / fail identification step is the first discrimination execution mode in which both the individual pass / fail identification information and the representative pass / fail identification information are to be identified, or only the individual pass / fail identification information. A substrate production method characterized by selectively switching to any one of the second identification execution modes in which identification is performed.