JP4586082B2 - 裏面照射型撮像素子及びその製造方法 - Google Patents

裏面照射型撮像素子及びその製造方法 Download PDF

Info

Publication number
JP4586082B2
JP4586082B2 JP2008098351A JP2008098351A JP4586082B2 JP 4586082 B2 JP4586082 B2 JP 4586082B2 JP 2008098351 A JP2008098351 A JP 2008098351A JP 2008098351 A JP2008098351 A JP 2008098351A JP 4586082 B2 JP4586082 B2 JP 4586082B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
light
image sensor
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008098351A
Other languages
English (en)
Other versions
JP2009252963A (ja
Inventor
宏一 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2008098351A priority Critical patent/JP4586082B2/ja
Publication of JP2009252963A publication Critical patent/JP2009252963A/ja
Application granted granted Critical
Publication of JP4586082B2 publication Critical patent/JP4586082B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、半導体基板の裏面側から光を照射し、前記半導体基板内に形成された多数の光電変換素子の各々で発生した電荷に応じた信号を、前記半導体基板の表面側に形成した読み出し部から読み出して撮像を行う裏面照射型撮像素子に関する。
近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、CCD型やMOS型の固体撮像素子が使用されている。このうち、CCD型の固体撮像素子は、半導体基板上の垂直方向とこれに直交する水平方向に配列された多数の光電変換素子と、垂直方向の光電変換素子列に対応してその側部に設けられ、光電変換素子で発生して蓄積された電荷を読み出して垂直方向に転送する垂直電荷転送装置(VCCD)と、VCCDを転送されてきた電荷を水平方向に転送する水平電荷転送装置(HCCD)とを備える。
図8は、従来のCCD型の固体撮像素子の素子構造を示す断面模式図である。
N型シリコン基板にはP型ウェル領域が設けられ、ここにフォトダイオード(PD)及びVCCDのチャネルが設けられている。又、N型シリコン基板の上層には、VCCDのチャネルでの電荷転送動作を制御するためのCCD駆動用電極と、その上層にPDの受光用開口部を有する遮光膜が設けられている。又、遮光膜の上には、シリコン窒化膜等によるパッシベーション膜が設けられ、その上層にカラーフィルタ及びオンチップマイクロレンズが設けられている。
図8に示す固体撮像素子は、PD、VCCD、素子分離層、カラーフィルタ、及びマイクロレンズ等が形成される撮像領域と、それ以外の周辺回路が形成される周辺回路領域とに分けられる。
このような構成の固体撮像素子において、各画素では、PDの集光率を上げるために、入射光をマイクロレンズによって遮光膜の間を通してPDに集光する。しかし、集光される光の一部が、遮光膜によって跳ねられてしまい、これが原因で次のような問題点が生じる。
1)遮光膜によって跳ねられた分、感度が落ちる。
2)PD及びVCCDのレイアウトが限られるので、VCCDの蓄積電荷容量が足りない等といった制約によって特性を低下させる。
3)上記2)と同様の理由で微細化が困難である。
4)周辺部の画素は光が斜め入射になり、跳ねられる割合が多いので、周辺ほど暗いシェーディングが起こる。
そこで、最近では、上述した一般的な固体撮像素子とは別の固体撮像素子として、PDの受光面を半導体チップの裏面に設けた、いわゆる裏面照射型撮像素子が提案されている。
これは、シリコン基板を薄膜化し、その表面側にCCD等の信号読み出し部を設けると共に、その裏面にPDの受光面を配置したものである。そして、この受光面で受光した光を、シリコン基板内のPDで光電変換し、その信号電荷をシリコン基板表面側から延びた空乏層で捕獲して、シリコン基板表面側にある電位井戸に蓄積し、ここに蓄積された電荷を、CCDにより転送して、転送した電荷に応じた信号をアンプから出力する。
図8に示すような一般的な固体撮像素子では、カラーフィルタとオンチップマイクロレンズをウェハ上に形成する際に用いるステッパの位置決めを、アルミニウム等の金属配線層の形成時に形成しておいた位置決めマークを用いて行うのが一般的である。しかし、裏面照射型撮像素子を作製する場合には、図8において、金属配線工程及びパッシベーション膜形成工程の終了後にウェハを裏返し、信号読出し部や金属配線を設けた面と逆の面の研磨を行い、研磨した面上にシリコン酸化膜の成膜等を行った後、カラーフィルタ及びオンチップマイクロレンズの形成といった工程を施すことになる。このため、裏面照射型撮像素子の作製においては、一般的な固体撮像素子のように、金属配線層の作製時に形成した位置決めマークをそのまま用いることができないという課題が生じる。
この課題を解決するために、特許文献1では、PDを形成するシリコン層に、配線層が形成される面であるシリコン層表面からその反対面の裏面まで貫通する貫通孔を設け、この貫通孔自体を位置決めマークとする技術が提案されている。又、特許文献2では、配線層が形成される面であるシリコン層表面上に位置決めマークを形成しておき、これをシリコン層の裏面側から赤外光又は近赤外光を当てることによって検出する方法が提案されている。
特開2005−268738号公報 特開2006−19757号公報
しかし、特許文献1の技術では、RIE(Reactive Ion Etching)法等で貫通孔を形成してこれを位置決めマークとする場合、貫通孔がシリコン層表面に対して完全に垂直となるように貫通孔を形成しなければならないという技術的困難が生じる。又、貫通孔を、その表面側の開口部形状と裏面側の開口部形状が同一となるように形成しなければならないため、これも技術的に困難となる。
又、特許文献2の技術では、PDを形成するシリコン層を、赤外光や近赤外光に対する透過率が高いものとする必要があり、これを実現することは現実的には難しい。
本発明は、上記事情に鑑みてなされたものであり、低コストで信頼性の高い裏面照射型撮像素子を提供することを目的とする。又、裏面照射型撮像素子の作製時における各種構成要素の位置決めを容易且つ適正に行うことができ、製造効率及び素子精度を改善することが可能な裏面照射型撮像素子の製造方法を提供することを目的とする。
本発明の裏面照射型撮像素子は、半導体基板の裏面側から光を照射し、前記半導体基板内に形成された多数の光電変換素子の各々で前記光によって発生した電荷に応じた信号を、前記半導体基板の表面側に形成した読み出し部から読み出して撮像を行う裏面照射型撮像素子であって、平面視において前記多数の光電変換素子が形成されている領域を撮像領域とし、前記撮像領域以外の領域の前記半導体基板の表面から裏面まで貫通する貫通孔内に特定の材料が埋め込まれてなる埋め込み層と、前記埋め込み層の前記半導体基板の表面側の面上に形成され、前記撮像領域にある一部の構成要素の位置決めを行うための位置決めマークとを備え、前記特定の材料は、前記半導体基板とは異なる材料であり、且つ、前記埋め込み層の前記半導体基板の裏面側の面から所定の波長域の光を入射したときに前記光による前記位置決めマークからの反射光が前記裏面側の面から検出できるように、前記所定の波長域の光を透過する材料である。
本発明の裏面照射型撮像素子は、前記特定の材料が絶縁材料である。
本発明の裏面照射型撮像素子は、前記所定の波長域の光がハロゲン光である。
本発明の裏面照射型撮像素子は、前記位置決めマークが、前記撮像領域以外の領域の前記半導体基板の表面の上方に形成される金属配線と同じ材料で構成されている。
本発明の裏面照射型撮像素子の製造方法は、半導体基板の裏面側から光を照射し、前記半導体基板内に形成された多数の光電変換素子の各々で前記光によって発生した電荷に応じた信号を、前記半導体基板の表面側に形成した読み出し部から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、平面視において前記多数の光電変換素子が形成されている領域を撮像領域とし、前記撮像領域以外の領域の前記半導体基板に、その表面から裏面に向かう孔部を形成する工程と、前記孔部を前記半導体基板とは異なる特定の材料で埋める工程と、前記孔部に埋め込まれた材料層の露出面上に、前記撮像領域に形成すべき一部の構成要素の位置決めを行うための位置決めマークを形成する工程と、前記半導体基板を、少なくとも前記材料層が露出するまで前記裏面側から削る工程と、前記材料層の前記半導体基板の裏面側の露出面から前記特定の材料を透過する波長域の光を入射し、前記光による前記位置決めマークからの反射光により、前記位置決めマークを検出する工程と、前記検出した位置決めマークにしたがって、前記一部の構成要素を形成する工程とを含む。
本発明の裏面照射型撮像素子の製造方法は、半導体基板の裏面側から光を照射し、前記半導体基板内に形成された多数の光電変換素子の各々で前記光によって発生した電荷に応じた信号を、前記半導体基板の表面側に形成した読み出し部から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、平面視において前記多数の光電変換素子が形成されている領域を撮像領域とし、前記撮像領域以外の領域の前記半導体基板に、その表面から裏面に向かう孔部を形成する工程と、前記孔部を前記半導体基板とは異なる特定の材料で埋める工程と、前記孔部に埋め込まれた材料層の露出面上に、前記撮像領域に形成すべき一部の構成要素の位置決めを行うための位置決めマークを形成する工程と、前記半導体基板を、少なくとも前記材料層が露出するまで前記裏面側から削る工程と、前記材料層の前記半導体基板の裏面側の露出面から前記特定の材料を透過する波長域の光を入射し、前記光による前記位置決めマークからの反射光により、前記位置決めマークを検出する工程と、前記位置決めマークを用いて、前記撮像領域以外の領域の前記半導体基板の裏面上に、前記一部の構成要素の位置決めを行うための最終位置決めマークを形成する工程と、前記最終位置決めマークにしたがって、前記一部の構成要素を形成する工程とを含む。
本発明の裏面照射型撮像素子の製造方法は、前記特定の材料を絶縁材料とする。
本発明の裏面照射型撮像素子の製造方法は、前記特定の材料を透過する波長域の光としてハロゲン光を用いる。
本発明の裏面照射型撮像素子の製造方法は、前記材料層の形成後、前記撮像領域以外の領域の前記半導体基板の表面上方に金属配線を形成する工程を含み、前記位置決めマークを、前記金属配線と同じ材料とし、前記金属配線の形成と同時に形成する。
本発明の裏面照射型撮像素子の製造方法は、前記孔部を、最終的に必要な前記半導体基板の厚さと同じ深さとなるように形成しておく。
本発明によれば、低コストで信頼性の高い裏面照射型撮像素子を提供することができる。又、本発明によれば、裏面照射型撮像素子の作製時における各種構成要素の位置決めを容易且つ適正に行うことができ、製造効率及び素子精度を改善することが可能な裏面照射型撮像素子の製造方法を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の実施形態の裏面照射型撮像素子の概略構成を示す断面模式図である。
図1に示す裏面照射型撮像素子は、支持基板1と、この上方に形成されたシリコン基板7とを備える。この裏面照射型撮像素子は、シリコン基板7側(図中の上側)から光を入射して用いるものである。以下の説明では、シリコン基板7の光入射側の面(図中の上側の面、以下裏面という)及びシリコン基板7の光入射側の面の反対面(図中の下側の面、以下表面という)を基準として、各構成要素の位置関係を定義するものとする。例えば、シリコン基板7の表面を基準としたときは、光の入射方向を該表面の上方向と定義し、シリコン基板7の裏面を基準としたときは、光の入射方向とは反対方向を該裏面の上方向と定義する。
シリコン基板7内には、多数の光電変換素子(フォトダイオード(PD))10と、PD10で発生した電荷を読み出す読み出し部を構成する電荷転送装置(CCD)の電荷転送チャネルとなる電荷転送路9が形成されている。シリコン基板7の裏面上にはカラーフィルタ11が形成され、このカラーフィルタ11の上にはオンチップマイクロレンズ12が形成されている。
図1に示す裏面照射型撮像素子は、平面視において撮像領域と、撮像領域以外の領域である周辺回路領域とに分けられる。
撮像領域とは、PD10と、それに対応して設けられている構成要素(CCD、カラーフィルタ11、オンチップマイクロレンズ12等)とが形成される領域である。
周辺回路領域には、撮像領域にある構成要素(例えばCCDを構成する電荷転送電極4)と外部の周辺回路(例えば電荷転送電極4にパルスを印加するCCDドライバ)とを接続するための配線等の金属配線5が形成されている。金属配線5は、例えばアルミニウムで構成されている。
シリコン基板7の表面上には絶縁層(パッシベーション層)3が形成されている。絶縁層3の撮像領域内には、電荷転送路9での電荷転送動作を制御するための電荷転送電極4が形成されている。電荷転送路9と電荷転送電極4により、CCDが構成されている。絶縁層3の周辺回路領域内には、上記金属配線5が形成されている。
更に、裏面照射型撮像素子の周辺回路領域には、シリコン基板7の表面から裏面まで貫通する貫通孔に特定の材料が埋め込まれてなる埋め込み層8が形成されている。埋め込み層8のシリコン基板7からの露出面のうち、シリコン基板7の表面側の露出面上には、撮像領域にある一部の構成要素の位置決めを行うための位置決めマークとして機能するアライメントマーク6が形成されている。
埋め込み層8を構成する特定の材料は、シリコン基板7とは異なる材料であり、且つ、埋め込み層8のシリコン基板7の裏面側の露出面から所定の波長域の光を入射したときに、該光によるアライメントマーク6からの反射光が該裏面側の露出面から検出できるように、該所定の波長域の光を透過する材料で構成されている。ここで、所定の波長域の光としては、例えばステッパに一般的に用いられるハロゲン光を用いることができる。ハロゲン光を用いる場合、埋め込み層8を構成する材料は、例えばSiO(酸化シリコン)やSiN(窒化シリコン)等の絶縁材料を用いることができる。
アライメントマーク6は、アライメントマーク6を検出するための光源からの光によってその外観を認識することができる材料であれば何でも良く、例えばアルミニウムやタングステン等の金属材料を用いることができる。アライメントマーク6を金属配線5と同じ材料にすることで、金属配線5とアライメントマーク6を同時に形成することができ、製造コストを削減することができる。
絶縁層3は、支持基板1上に接着層2を介して形成されており、この支持基板1により裏面照射型撮像素子の全体が支持されている。
このような構成の裏面照射型撮像素子においては、シリコン基板7の裏面側からオンチップマイクロレンズ12を通じてPD10に光が照射される。この光に応じてPD10で発生し蓄積された信号電荷はシリコン基板7の表面側にあるPD10の領域に蓄積される。そして、電荷転送電極4に高電圧が印加されることにより、この信号電荷が図示しない読み出しゲート部を通って電荷転送路9に読み出され、ここからアンプまで転送されて、アンプから該信号電荷に応じた信号が出力される。
尚、ここでは、信号電荷に応じた信号を、CCDとアンプからなる読み出し部によって外部に出力するものとしたが、PD10の近傍にMOSトランジスタからなるMOS回路を設け、このMOS回路によってPD10に蓄積された信号電荷に応じた信号を外部に出力するようにしても良い。
以上のような構成の裏面照射型撮像素子は、例えば次のようにして製造することができる。
図2〜図7は、図1に示す裏面照射型撮像素子の製造方法を説明するための図であり、各製造工程における状態を示す断面模式図である。
まず、図2(a)に示すように、シリコン基板7の表面を酸化して薄い酸化膜13を形成し、酸化膜13上にSiN膜14及びフォトレジスト15を順次形成する。
次に、図2(b)に示すように、フォトレジスト15を露光及び現像して開口を形成する。次に、図2(c)に示すように、フォトレジスト15をマスクとしてエッチングを行い、SiN膜14に開口を形成する。更に、図3(d)に示すように、フォトレジスト15を除去してSiN膜14を残す。これにより、SiN膜14が、シリコン基板7のエッチングのためのハードマスクとなる。
次に、図3(e)に示すように、シリコン基板7に例えば5〜20μm程度の深さの孔部16をRIE法により形成する。その深さは、後に形成されるPD10の深さと同等かそれよりも深くする。
次に、図3(f)に示すように、シリコン基板7に形成された孔部16を例えばSiOで埋めて、ウェハ全体に絶縁層17を形成する。ここで、孔部16に埋め込む材料は、アライメントマーク6を検出するための光を透過する材料(ただし、シリコン基板7と同じ材料を除く)であればどんな材料でも構わない。
次に、CMP(Chemical Mechanical Polishing)法もしくはRIE法により、絶縁層17を研磨する。これにより、図4(g)に示すように、孔部16内に絶縁層17が残って絶縁層17’が形成される。次に、SiN膜14を除去する(図4(h))。
次に、図4(i)に示すように、一般的な固体撮像素子と同様の製造工程を行い、シリコン基板7内に、PD10の一部、電荷転送路9、及び素子分離層18を形成し、そして、シリコン基板7表面の酸化膜13上に電荷転送電極4を形成する。
次に、図5(j)に示すように、周辺回路領域のシリコン基板7表面上に、酸化膜13を介して金属配線5を形成する。このとき同時に、絶縁層17’の露出面上にアライメントマーク6を金属配線5の材料で形成する。金属配線5の材料としては、アルミニウム等の低融点金属、又は、タングステン、チタン、モリブデン等の高融点金属を用いる。
次に、図5(k)に示すように、シリコン基板7の表面上に絶縁膜を成膜し、これを平坦化して絶縁層3を形成する。
金属配線5の材料として低融点金属を用いた場合には、絶縁膜として、酸化膜や窒化膜、又はこれら両方の組み合わせをプラズマCVD(PECVD)又は高密度プラズマCVD(HDPCVD)によって成膜し、これをCMP法又はエッチバック法により平坦化して絶縁層3を形成する。
金属配線5の材料として高融点金属を用いた場合には、絶縁膜としてBPSG膜を成膜し、これをリフローして絶縁層3を形成する。
次に、絶縁層3上に接着層2(SiO等)を形成し、表面に接着層2を形成した支持基板1を用意して、図6(l)に示すように、接着層2同士が対向するようにして絶縁膜3と支持基板1を貼り合わせる。次に、図6(m)に示すように、ウェハの上下を反転させる。
次に、シリコン基板7の裏面を、CMP法、RIE法、BGR(バックグラインド)法、もしくはこれら3つの方法の組み合わせにより、図7(n)に示すように、少なくとも先に形成された絶縁層17’が露出するまで削って薄くする。これにより、埋め込み層8が形成され、この埋め込み層8を介して、アライメントマーク6をシリコン基板7の裏面側から検出できるようになる。尚、シリコン基板7に形成する孔部16の深さを、最終的なシリコン基板7の厚さとほぼ同じとなるように設定しておけば、孔部16に埋め込まれた絶縁層17’を、シリコン基板7を削る際の終点検出に用いることが可能になる。これにより、シリコン基板7の厚さの制御が容易となり、コスト削減が可能となる。
次に、埋め込み層8のシリコン基板7の裏面側の露出面から、埋め込み層8を透過する波長域の光を照射し、この光によるアライメントマーク6からの反射光によって、アライメントマーク6を検出する。
そして、図7(o)に示すように、検出したアライメントマーク6にしたがって、シリコン基板7の裏面からPD10の残りの部分及び素子分離層18の残りの部分を形成する。その後、検出したアライメントマーク6にしたがってステッパの位置決めを行い、図7(p)に示すように、撮像領域のPD10上方に、カラーフィルタ11及びオンチップマイクロレンズ12を公知の方法により順次形成する。
尚、上述の製造方法では、シリコン基板7の裏面側の一部の構成要素(PD10の一部、素子分離層の一部、カラーフィルタ11、及びオンチップマイクロレンズ12)の位置決めを行うために、シリコン基板7の表面上に形成したアライメントマーク6をそのまま検出する方法を採用したが、アライメントマーク6を検出後、これを参照してシリコン基板7の裏面上に新たなアライメントマークを形成し、そのアライメントマークを使用して裏面側の一部の構成要素の位置決めを行っても良い。その場合、シリコン基板7の裏面上に形成する新たなアライメントマークの形成位置は、周辺回路領域内であれば良く、埋め込み層8の露出面上に限定されない。
以上のように、本実施形態の裏面照射型撮像素子によれば、シリコン基板7内に埋め込み層8を設け、埋め込み層8のシリコン基板7の表面側の面上にアライメントマーク6を設け、更に、この埋め込み層8を、アライメントマーク6を検出するために用いる光を透過する材料で構成しているため、シリコン基板7の裏面側からでも、この埋め込み層8を介してアライメントマーク6を検出することができる。
又、埋め込み層8は、シリコン基板7の裏面側の面から光を入射したときに、その光によるアライメントマーク6からの反射光を該面から検出することができるような形状であれば良く、その形状にはあまり制約が発生しない。したがって、特許文献1に比べて、撮像領域の一部の構成要素の位置決めを技術的にも容易に行うことができるようになり、低コスト化を実現することができる。
特許文献2では、本実施形態の埋め込み層8に相当するものを設けずに、アライメントマークのみをシリコン層の表面上に設け、これをシリコン層の裏面側から赤外光や近赤外光を照射して検出するものとしている。このため、アライメントマークの検出精度を確保するには、シリコン層の材料を赤外光や近赤外光を充分に透過するものとする必要がある。一方で、シリコン層は、撮像素子の特性を確保するために最適な材料を選択する必要があり、このような材料では、赤外光や近赤外光を充分に透過させることは難しい。このように、従来の方法では、アライメントマークの検出精度確保と裏面照射型撮像素子の特性確保との両立を図ることが困難である。
本実施形態の裏面照射型撮像素子によれば、シリコン基板7内の一部に、アライメントマーク6を検出するための光を透過可能な埋め込み層8を形成しており、又、埋め込み層8はシリコン基板7とは異なる材料で構成しているため、シリコン基板7の材料として裏面照射型撮像素子の特性を確保するのに最適なものを選択することが可能となる。この結果、アライメントマークの検出精度確保と裏面照射型撮像素子の特性確保の両立を図ることができる。
又、本実施形態の裏面照射型撮像素子によれば、埋め込み層8の材料を変更するだけで、アライメントマーク6を検出するための光源として様々なものを利用することが可能となる。例えば、埋め込み層8を、ハロゲン光を透過可能な材料(SiOやSiN等の絶縁材料)にすることで、ステッパに一般的に用いられるハロゲン光源を、そのままアライメントマーク6を検出するための光源として利用することができる。このように、製造現場にあるステッパで用いられる光源を利用した位置決めが可能となるため、アライメントマーク6検出のための光源を別途準備する必要がなくなり、コスト削減が可能となる。
尚、埋め込み層8については、アライメントマーク6の検出精度を確保するための最適な条件が存在する。例えば、ハロゲン光を用いる場合には、埋め込み層8の材料をSiOとし、その厚みを10μmとすれば、アライメントマーク6の検出精度を充分に確保することができる。
本発明の実施形態の裏面照射型撮像素子の概略構成を示す断面模式図 図1に示す裏面照射型撮像素子の製造方法を説明するための図であり、各製造工程における状態を示す断面模式図 図1に示す裏面照射型撮像素子の製造方法を説明するための図であり、各製造工程における状態を示す断面模式図 図1に示す裏面照射型撮像素子の製造方法を説明するための図であり、各製造工程における状態を示す断面模式図 図1に示す裏面照射型撮像素子の製造方法を説明するための図であり、各製造工程における状態を示す断面模式図 図1に示す裏面照射型撮像素子の製造方法を説明するための図であり、各製造工程における状態を示す断面模式図 図1に示す裏面照射型撮像素子の製造方法を説明するための図であり、各製造工程における状態を示す断面模式図 従来のCCD型の固体撮像素子の素子構造を示す断面模式図
符号の説明
6 アライメントマーク
7 シリコン基板
8 埋め込み層
10 PD

Claims (10)

  1. 半導体基板の裏面側から光を照射し、前記半導体基板内に形成された多数の光電変換素子の各々で前記光によって発生した電荷に応じた信号を、前記半導体基板の表面側に形成した読み出し部から読み出して撮像を行う裏面照射型撮像素子であって、
    平面視において前記多数の光電変換素子が形成されている領域を撮像領域とし、
    前記撮像領域以外の領域の前記半導体基板の表面から裏面まで貫通する貫通孔内に特定の材料が埋め込まれてなる埋め込み層と、
    前記埋め込み層の前記半導体基板の表面側の面上に形成され、前記撮像領域にある一部の構成要素の位置決めを行うための位置決めマークとを備え、
    前記特定の材料は、前記半導体基板とは異なる材料であり、且つ、前記埋め込み層の前記半導体基板の裏面側の面から所定の波長域の光を入射したときに前記光による前記位置決めマークからの反射光が前記裏面側の面から検出できるように、前記所定の波長域の光を透過する材料である裏面照射型撮像素子。
  2. 請求項1記載の裏面照射型撮像素子であって、
    前記特定の材料が絶縁材料である裏面照射型撮像素子。
  3. 請求項1又は2記載の裏面照射型撮像素子であって、
    前記所定の波長域の光がハロゲン光である裏面照射型撮像素子。
  4. 請求項1〜3のいずれか1項記載の裏面照射型撮像素子であって、
    前記位置決めマークが、前記撮像領域以外の領域の前記半導体基板の表面の上方に形成される金属配線と同じ材料で構成されている裏面照射型撮像素子。
  5. 半導体基板の裏面側から光を照射し、前記半導体基板内に形成された多数の光電変換素子の各々で前記光によって発生した電荷に応じた信号を、前記半導体基板の表面側に形成した読み出し部から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、
    平面視において前記多数の光電変換素子が形成されている領域を撮像領域とし、前記撮像領域以外の領域の前記半導体基板に、その表面から裏面に向かう孔部を形成する工程と、
    前記孔部を前記半導体基板とは異なる特定の材料で埋める工程と、
    前記孔部に埋め込まれた材料層の露出面上に、前記撮像領域に形成すべき一部の構成要素の位置決めを行うための位置決めマークを形成する工程と、
    前記半導体基板を、少なくとも前記材料層が露出するまで前記裏面側から削る工程と、
    前記材料層の前記半導体基板の裏面側の露出面から前記特定の材料を透過する波長域の光を入射し、前記光による前記位置決めマークからの反射光により、前記位置決めマークを検出する工程と、
    前記検出した位置決めマークにしたがって、前記一部の構成要素を形成する工程とを含む裏面照射型撮像素子の製造方法。
  6. 半導体基板の裏面側から光を照射し、前記半導体基板内に形成された多数の光電変換素子の各々で前記光によって発生した電荷に応じた信号を、前記半導体基板の表面側に形成した読み出し部から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、
    平面視において前記多数の光電変換素子が形成されている領域を撮像領域とし、前記撮像領域以外の領域の前記半導体基板に、その表面から裏面に向かう孔部を形成する工程と、
    前記孔部を前記半導体基板とは異なる特定の材料で埋める工程と、
    前記孔部に埋め込まれた材料層の露出面上に、前記撮像領域に形成すべき一部の構成要素の位置決めを行うための位置決めマークを形成する工程と、
    前記半導体基板を、少なくとも前記材料層が露出するまで前記裏面側から削る工程と、
    前記材料層の前記半導体基板の裏面側の露出面から前記特定の材料を透過する波長域の光を入射し、前記光による前記位置決めマークからの反射光により、前記位置決めマークを検出する工程と、
    前記位置決めマークを用いて、前記撮像領域以外の領域の前記半導体基板の裏面上に、前記一部の構成要素の位置決めを行うための最終位置決めマークを形成する工程と、
    前記最終位置決めマークにしたがって、前記一部の構成要素を形成する工程とを含む裏面照射型撮像素子の製造方法。
  7. 請求項5又は6記載の裏面照射型撮像素子の製造方法であって、
    前記特定の材料を絶縁材料とする裏面照射型撮像素子の製造方法。
  8. 請求項5〜7のいずれか1項記載の裏面照射型撮像素子の製造方法であって、
    前記特定の材料を透過する波長域の光としてハロゲン光を用いる裏面照射型撮像素子の製造方法。
  9. 請求項5〜8のいずれか1項記載の裏面照射型撮像素子の製造方法であって、
    前記材料層の形成後、前記撮像領域以外の領域の前記半導体基板の表面上方に金属配線を形成する工程を含み、
    前記位置決めマークを、前記金属配線と同じ材料とし、前記金属配線の形成と同時に形成する裏面照射型撮像素子の製造方法。
  10. 請求項5〜9のいずれか1項記載の裏面照射型撮像素子の製造方法であって、
    前記孔部を、最終的に必要な前記半導体基板の厚さと同じ深さとなるように形成しておく裏面照射型撮像素子の製造方法。
JP2008098351A 2008-04-04 2008-04-04 裏面照射型撮像素子及びその製造方法 Expired - Fee Related JP4586082B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008098351A JP4586082B2 (ja) 2008-04-04 2008-04-04 裏面照射型撮像素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098351A JP4586082B2 (ja) 2008-04-04 2008-04-04 裏面照射型撮像素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009252963A JP2009252963A (ja) 2009-10-29
JP4586082B2 true JP4586082B2 (ja) 2010-11-24

Family

ID=41313388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098351A Expired - Fee Related JP4586082B2 (ja) 2008-04-04 2008-04-04 裏面照射型撮像素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4586082B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP2011249550A (ja) * 2010-05-26 2011-12-08 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP6055598B2 (ja) 2012-02-17 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2015068589A1 (ja) * 2013-11-06 2015-05-14 ソニー株式会社 半導体装置、固体撮像素子、および電子機器
JP5993910B2 (ja) * 2014-09-01 2016-09-14 有限会社 ナプラ 3次元積層配線基板、電子機器、情報処理システム、及び、情報通信システム
JP6023256B1 (ja) * 2015-04-21 2016-11-09 日本電信電話株式会社 Msm−pdおよび光電子集積回路
US9924592B2 (en) 2016-08-18 2018-03-20 Napra Co., Ltd. Three-dimensional laminated circuit board, electronic device, information processing system, and information network system
JP6879059B2 (ja) * 2017-06-02 2021-06-02 コニカミノルタ株式会社 光書込装置、画像形成装置及び光書込装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209003A (ja) * 1997-01-20 1998-08-07 Nec Corp ウェハ、該ウェハの位置合わせ方法および装置
JP2005150463A (ja) * 2003-11-17 2005-06-09 Sony Corp 固体撮像素子及び固体撮像素子の製造方法
JP2005268738A (ja) * 2004-02-17 2005-09-29 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP2006019757A (ja) * 2005-08-03 2006-01-19 Sony Corp 固体撮像素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209003A (ja) * 1997-01-20 1998-08-07 Nec Corp ウェハ、該ウェハの位置合わせ方法および装置
JP2005150463A (ja) * 2003-11-17 2005-06-09 Sony Corp 固体撮像素子及び固体撮像素子の製造方法
JP2005268738A (ja) * 2004-02-17 2005-09-29 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP2006019757A (ja) * 2005-08-03 2006-01-19 Sony Corp 固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP2009252963A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
JP3722367B2 (ja) 固体撮像素子の製造方法
US8519460B2 (en) X-Y address type solid state image pickup device and method of producing the same
JP4586082B2 (ja) 裏面照射型撮像素子及びその製造方法
US20060231898A1 (en) CMOS image sensor and method of manufacturing the same
JP4285432B2 (ja) 固体撮像素子及びその製造方法
JP4123446B2 (ja) 固体撮像素子の製造方法
JP4987749B2 (ja) 固体撮像素子の製造方法
JP4124190B2 (ja) X−yアドレス型固体撮像素子
JP5534081B2 (ja) 固体撮像素子の製造方法
JP5316667B2 (ja) 固体撮像素子の製造方法
JP4987748B2 (ja) X−yアドレス型固体撮像素子
JP5252100B2 (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100712

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100712

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

R150 Certificate of patent or registration of utility model

Ref document number: 4586082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees