CN112563143B - 半导体结构制造方法 - Google Patents
半导体结构制造方法 Download PDFInfo
- Publication number
- CN112563143B CN112563143B CN201910910273.2A CN201910910273A CN112563143B CN 112563143 B CN112563143 B CN 112563143B CN 201910910273 A CN201910910273 A CN 201910910273A CN 112563143 B CN112563143 B CN 112563143B
- Authority
- CN
- China
- Prior art keywords
- layer
- precursor
- barrier layer
- precursor layer
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002243 precursor Substances 0.000 claims abstract description 102
- 230000004888 barrier function Effects 0.000 claims abstract description 96
- 238000002955 isolation Methods 0.000 claims abstract description 64
- 238000000137 annealing Methods 0.000 claims abstract description 43
- 239000007789 gas Substances 0.000 claims abstract description 40
- 230000003647 oxidation Effects 0.000 claims abstract description 35
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000001301 oxygen Substances 0.000 claims abstract description 33
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 6
- 229910007991 Si-N Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910006294 Si—N Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000011148 porous material Substances 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 11
- 239000012466 permeate Substances 0.000 abstract description 4
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 230000000903 blocking effect Effects 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体结构制造方法，包括：提供基底，基底上具有多个分立的导电层；在基底上形成覆盖导电层顶部以及侧壁的前驱物层；对前驱物层进行预氧化处理，使高于导电层顶部的前驱物层转化为第一阻挡层；之后，在含氧氛围下对位于第一阻挡层下方的前驱物层进行退火处理，前驱物层内产生气体，以形成具有多个气孔的隔离层。本发明实施例中，通过形成第一阻挡层，在退火处理过程中，含氧气体经第一阻挡层渗入前驱物层，且第一阻挡层能阻碍前驱物层氧化产生的气体排出，使前驱物层转化为气孔密度更高以及气孔体积更大的多孔隔离层，减小隔离层材料的介电常数，从而降低半导体结构的互连延迟效应，提高信号传送速度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及半导体结构制造方法。
背景技术
目前，在半导体技术领域中，半导体向着超深亚微米迈进，半导体结构的尺寸也变得越来越小。随着半导体结构尺寸的减小，互连引线的横截面和线间距也相应减小，这使得互连延迟效应变得更加严重，相应的会造成半导体结构的运行速度变慢。
为了解决互连延迟效应问题，通常采用低k介电材料作为相邻导电层之间的隔离层的材料。目前，通常在相邻导电层之间设置具有多孔的隔离层，该隔离层内具有气孔，使得隔离层的相对介电常数较低，从而改善互连延迟效应。
然而，在现有的工艺流程中，形成的多孔隔离层中气孔的数量过少以及体积过小，导致多孔隔离层的介电常数仍然较高，不能适应目前半导体结构尺寸越来越小的发展趋势。
发明内容
本发明实施例提供一种半导体结构制造方法，解决互连延迟效应问题。
为了解决上述技术问题，本发明提供一种半导体结构制造方法，包括：提供基底，所述基底上具有多个分立的导电层；在所述基底上形成覆盖所述导电层顶部以及侧壁的前驱物层，且位于所述基底上的所述前驱物层顶部高于所述导电层顶部；对所述前驱物层进行预氧化处理，使高于所述导电层顶部的所述前驱物层转化为第一阻挡层，所述第一阻挡层的致密度大于所述前驱物层的致密度；在进行所述预氧化处理之后，在含氧氛围下对位于所述第一阻挡层下方的所述前驱物层进行退火处理，在所述退火处理过程中，所述前驱物层内产生气体，以形成具有多个气孔的隔离层。
在其中一个实施例中，所述预氧化处理的温度为第一处理温度，所述退火处理的温度为第二处理温度，所述第一处理温度小于所述第二处理温度。如此，预氧化处理的温度比退火处理的温度低，确保预氧化处理过程部分厚度的前驱物层转化为第一阻挡层。
在其中一个实施例中，第一处理温度为10℃～450℃，所述第二处理温度为200℃～500℃。
在其中一个实施例中，所述预氧化处理在含氧气体的氛围下进行，且所述含氧气体流量为5sccm～2000sccm。
在其中一个实施例中，所述使高于所述导电层顶部的前驱物层转化为第一阻挡层，包括：形成的所述第一阻挡层底部与所述导电层顶部齐平，或者，形成的所述第一阻挡层底部高于所述导电层顶部。
在其中一个实施例中，在进行所述退火处理之前，所述第一阻挡层的厚度与所述前驱物底部的厚度比值为0.1～0.25。如此，在退火处理的过程中，不仅可以使含氧气体经第一阻挡层渗入前驱物层，也可以阻挡退火过程产生的气体经第一阻挡层排出，从而形成气孔密度更高以及气孔体积更大的阻挡层，从而降低阻挡层的介电常数。
在其中一个实施例中，采用化学气相沉积或者旋转涂覆工艺形成所述前驱物层。
在其中一个实施例中，在预设温度下进行化学气相沉积工艺，形成所述前驱物层，且所述预设温度为25℃～70℃。
在其中一个实施例中，所述前驱物层的材料包括含有Si-N键与Si-H的聚合物；所述隔离层的材料包括氧化硅。
在其中一个实施例中，所述退火处理过程中产生的气体包括NH3、H2或者N2中的至少一种。
在其中一个实施例中，在所述退火处理过程中，所述第一阻挡层转化为第二阻挡层，且所述第二阻挡层的致密度大于所述第一阻挡层的致密度。
在其中一个实施例中，所述隔离层顶部高于所述导电层顶部；在形成所述隔离层之后，还包括：去除所述第二阻挡层以及高于所述导电层顶部的隔离层；在所述导电层顶部以及所述隔离层顶部形成第三阻挡层，且所述第三阻挡层的致密度大于所述隔离层的致密度。如此，形成致密度更好的第三阻挡层，进一步隔绝不同层级的导电层，减少不同层级的导电层之间的影响。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明实施例中，在相邻导电层之间形成前驱物层之后，对前驱物层进行预氧化处理，使高于所述导电层顶部的所述前驱物层转化为第一阻挡层，所述第一阻挡层的致密度大于所述前驱层的致密度；在进行所述预氧化处理之后，在含氧氛围下对位于所述第一阻挡层下方的所述前驱物层进行退火处理，在所述退火处理过程中，所述前驱物层内产生气体，以形成具有多个气孔的隔离层。本发明实施例中，通过将部分前驱物层进行预氧化处理形成第一阻挡层，在退火处理过程中，第一阻挡层阻挡前驱物层内产生的气体，使得留在阻隔层内的气体的量增加，从而使得最终形成的隔离层内的气体体积得到增强，且气体的数量也相应会增加，进而减小隔离层的相对介电常数，改善半导体结构的互连延迟效应问题。
同时，在退火处理过程中，氧经由第一阻挡层后进入前驱物层内，因而在一定程度上有利于减缓前驱物层的氧化处理速率，从而改善最终形成的隔离层的材料性质稳定性，有利于进一步的改善形成的半导体结构的电学性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的结构表示为类似的结构，除非有特别申明，附图中的图不构成比例限制。
图1至图5为本发明的一实施例提供的半导体结构制造方法各步骤对应的剖面结构示意图；
图6至图8为本发明的另一实施例提供的半导体结构制造方法各步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，目前的具有多个的隔离层的相对介电常数仍然较高。
分析发现，具有多孔的隔离层的制造工艺主要包括：形成前驱物层，且在形成前驱物层之后，直接在含氧氛围下进行退火处理，使得前驱物层中形成气孔，且前驱物层转化为隔离层。在退火处理过程中，前驱物层中产生气体，且该气体容易从前驱物层中逸出，导致在前驱物层中汇聚形成的气孔的数量少，且气孔的体积小。因此，多孔隔离层的相对介电常数仍然过高，不能有效地降低互连效应。
为了进一步降低多孔的隔离层的相对介电常数，需要在隔离层中形成密度更高、体积更大的气孔。为此，提出一种改进方法，在进行退火处理之前，在前驱物层顶部表面形成覆盖层，该覆盖层在一定程度上能够阻挡退火处理过程产生的气体，使得留在阻挡层的气孔密度增加以及气孔体积增大，形成介电常数更低的阻挡层。
然而，在前驱物层顶部表面预先形成致密度更高的覆盖层，增加了工艺步骤，因而增加了工艺成本；此外，由于覆盖层的致密性高，使得氧难以进入前驱物层内，隔离层被氧化的程度较低，因而形成的隔离层的稳定性较差。
为了解决上述技术问题，本发明实施例提供一种半导体结构制造方法，通过对前驱物层进行预氧化处理，形成第一阻挡层，可以阻挡前驱物层在退火过程中产生的气体排出，因而能够形成气孔密度更高以及气孔体积更大的多孔隔离层，从而减小隔离层的相对介电常数，从而降低半导体结构的互连延迟，提高信号传送速度。
可以理解，本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1至图5为本发明的一实施例提供的半导体结构制造方法各步骤对应的剖面结构示意图。
参考图1，提供基底100，基底100上具有多个分立的导电层105。
本实施例中，基底100包括：衬底101；位于衬底101上的介质层102，介质层102内具有多个凹槽；位于凹槽内的电连接层103，电连接层103顶部与导电层105底部电连接；还可以包括绝缘层104，该绝缘层104位于介质层102与电连接层103之间，且还位于介质层102顶部上。
需要说明的是，在其他实施例中，基底也可以为衬底，或者，基底内还可以具有栅极结构、晶体管结构、电容结构或者电阻结构。
导电层105的材料可以为铜、铝或者钨。本实施例中，导电层105的材料为铜。
参考图2，在基底100上形成覆盖导电层105顶部以及侧壁的前驱物层106，且位于基底100上的前驱物层106顶部高于所述导电层105顶部。
前驱物层106为后续形成隔离层提供工艺基础。本实施例中，前驱物层106的材料包括含有Si-N键以及Si-H的聚合物。在退火处理的过程中，该聚合物经过氧化后，脱离出-N键及-H键，形成NH3、H2、N2中的至少一种气体，从而在退火过程中形成具有多孔的隔离层，降低隔离层的介电常数。
本实施例中，采用化学气相沉积工艺形成前驱物层106，如采用流动性化学气相沉积(FCVD，Flowable CVD)工艺形成前驱物层106。形成前驱物层106的方法包括：提供前驱材料以及氧源气体，在预设温度下进行化学气相沉积工艺，前驱物层106的材料等效为SiNOH的聚合物，具有疏松质地且氧化程度低。其中，氧源气体可以为O2或者O3；若预设温度过低，则前驱物层106中的含氧量过低，可能会影响最终形成的隔离层的材料稳定性；若预设温度过高，则前驱物层106被氧化程度较高，相应的后续退火处理过程中产生的气体的量会减少。为此，本实施例中，预设温度为25℃～70℃，例如为30℃、45℃、55℃。
其中，前驱材料可以为TSA(三硅基氮)或者Spinfill(聚硅氮烷)，具有流动性较高的特性，易填充导电层之间的间隙。
在其他实施例中，还可以采用旋转涂覆工艺(Spin coating)形成前驱物层。
参考图3，对前驱物层106进行预氧化处理，使高于导电层105顶部的前驱物层106转化为第一阻挡层108，第一阻挡层108的致密度大于所述前驱物层106的致密度。
对前驱物层底部107进行预氧化处理，使得高于导电层105顶部的前驱物层底部107被进一步的氧化。形成第一阻挡层108的作用包括：一方面，在进一步的氧化后，第一阻挡层108相较于前驱物层底部107而言致密度得到提高，使得在后续的退火处理过程，第一阻挡层108能够起到阻挡前驱物层底部107内产生的气体逸出的作用，使得大量的气体留在前驱物层底部107中，以便于最终在隔离层内形成体积大或者数量多的气孔，以减小隔离层的相对介电常数；另一方面，第一阻挡层108还有利于减缓退火处理过程中前驱物层底部107被氧化的速率，使得最终形成的隔离层的材料稳定性得到改善。
本实施例中，第一阻挡层108底部高于导电层105顶部，也就是说，导电层105顶部与第一阻挡层108底部之间存在部分厚度前驱物层底部107。这样设置的好处包括：在后续的退火处理过程，第一阻挡层108还会被进一步的氧化形成第二阻挡层，且通常的第二阻挡层的底部较第一阻挡层108底部更靠近基底100；由于在后续退火处理之前，第一阻挡层108与导电层105之间还具有部分厚度的前驱物层底部107，该部分厚度的前驱物层底部107为第二阻挡层118厚度增加提供多余空间，保证在退火处理之后第二阻挡层118底部与导电层105顶部齐平或者第二阻挡层118底部高于导电层105顶部，从而使得相邻导电层105之间全部由具有多孔的隔离层填充，从而进一步的改善半导体结构的互连延迟效应问题。
在其他实施例中，第一阻挡层底部也可以与导电层顶部齐平。
本实施例中，预氧化处理在含氧气体的氛围下进行，且预氧化处理的温度为第一处理温度。
其中，含氧气体流量影响预氧化处理的氧化速度以及氧化程度；第一处理温度也影响预氧化处理的氧化速度以及氧化程度。若含氧气体的流量过小或者第一处理温度过低，相应的第一阻挡层108的氧化程度低，第一阻挡层108在后续的工艺过程中阻挡气体逸出的能力低；若含氧气体的流量过大或者第一处理温度过高，相应的第一阻挡层108的氧化程度较高，在后续工艺过程中氧经由第一阻挡层108进入前驱物层底部107中的难度大。
为此，本实施例中，含氧气体流量为5sccm～2000sccm，例如为20sccm、100sccm、500sccm、800sccm；第一处理温度为10℃～450℃，例如为500℃、100℃、250℃、400℃。
另外，含氧气体可以为氧气、空气、O3或者其他含氧气体。
另外，第一阻挡层108的厚度与所述前驱物底部107的厚度比值为0.1～0.25。第一阻挡层108的厚度适中，后续工艺过程中氧可以经由第一阻挡层108扩散进入前驱物层底部107中，且第一阻挡层108还对于反应生成的气体具有足够的阻挡作用。
参考图4，在进行预氧化处理之后，在含氧氛围下对位于第一阻挡层108(参考图3)下方的前驱物层底部107参考图3)进行退火处理，在退火处理过程中，前驱物层底部107内产生气体，以形成具有多个气孔的隔离层117。
前驱物层底部107的材料包括含有Si-N键以及Si-H键的聚合物，在退火处理过程中，含氧氛围中的氧经第一阻挡层108渗入前驱物层底部107，前驱物层底部107被氧化，氧置换出-N键以及-H键，形成NH3、H2或者N2中的至少一种气体。
由于第一阻挡层108的阻挡作用，使得气体扩散出去的难度增加，而留在前驱物层底部107中的气体的量逐渐增加，从而形成具有多孔的隔离层117，其中隔离层106的材料为氧化硅。也就是说，本实施例中形成的隔离层117中的气孔的体积较大，且气孔的数量较多，因而隔离层117的相对介电常数低，从而有利于改善半导体结构的互连延迟效应问题。此外，含氧范围中的氧经由第一阻挡层108后才到达前驱物层底部107内，使得前驱物层底部107被氧化的速率相对较低，因而有利于提高形成的隔离层117的材料稳定性，使得隔离层117的致密度更好。
另外，在退火处理过程中，第一阻挡层108转化为第二阻挡层118，且第二阻挡层118的致密度大于第一阻挡层108的致密度。
本实施例中，隔离层117顶部高于导电层105顶部，也就是说，导电层105顶部以及侧壁均覆盖有隔离层117。在其他实施例中，隔离层顶部还可以与导电层顶部齐平。
另外，退火处理的温度为第二处理温度，且第一处理温度小于所述第二处理温度，也就是说，退火处理具有相对较高的问题，使得退火处理后形成的隔离层117具有较高的材料稳定性。本实施例中，第二处理温度为200℃～500℃，例如为250℃、300℃、380℃、420℃，其中，前驱物底部107的温度从常温加热到第二处理温度的升温速率为5℃/min～10℃/min。
参考图5，形成位于第二阻挡层118顶面的多个上层导电层110，且上层导电层110与导电层105电连接。
本实施例中，上层导电层100还贯穿位于导电层105顶部上的隔离层117。
本实施例的半导体结构制造方法的技术方案中，对前驱物层进行预氧化处理，使高于导电层顶部的前驱物层转化为第一阻挡层；之后，在退火处理过程中，含氧气体经第一阻挡层渗入前驱物层，且第一阻挡层能阻碍前驱物层氧化产生的气体排出，形成相对密封的环境，使得前驱物层转化为气孔密度更高以及气孔体积更大的多孔隔离层，减小多孔的隔离层材料的介电常数，从而降低半导体结构的互连延迟，提高信号传送速度。同时，本实施例中，无需在前驱物层顶层表面形成一层覆盖层，减少了工艺步骤，节省了工艺成本；此外，在退火处理过程中前驱物层被氧化的速率相对较低，有利于提高形成的隔离层的材料稳定性。
本发明另一实施例还提供一种半导体结构制造方法，本实施例与前一实施例大致相同，不同之处主要在于：隔离层顶部高于导电层顶部；在形成隔离层之后，还包括：去除第二阻挡层以及高于所述导电层顶部的隔离层；在导电层顶部以及隔离层顶部形成第三阻挡层，且第三阻挡层的致密度大于隔离层的致密度。
以下将结合附图对本实施例进行详细说明，需要说明的是，与前一实施例相同或者相应的部分，在此不做赘述。图6至图8为本发明的另一实施例提供的半导体结构制造方法各步骤对应的剖面结构示意图。
结合参考图4及图6，在进行退火处理之后，去除第二阻挡层118以及高于导电层105顶部的隔离层117。
参考图7，在导电层105顶部以及隔离层117顶部形成第三阻挡层208，且第三阻挡层208的致密度大于隔离层117的致密度。
第三阻挡层208的材料为氧化硅、氮化硅或者氮氧化硅，且第三阻挡层208的相对介电常数大于隔离层117的相对介电常数。
参考图8，在第三阻挡层208的顶面形成多个上层导电层210，且上层导电层210与导电层105电连接。
本实施例中，在形成隔离层之后，通过将第二阻挡层以及高于导电层顶部的隔离层去除，然后形成第三阻挡层，可以为上层导电层210提供隔离作用，进步的改善形成的半导体结构的性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (11)
1.一种半导体结构制造方法，其特征在于，包括：
提供基底，所述基底上具有多个分立的导电层；
在所述基底上形成覆盖所述导电层顶部以及侧壁的前驱物层，且所述前驱物层的顶面高于所述导电层的顶面；
对所述前驱物层进行预氧化处理，使所述前驱物层中高于所述导电层的顶面的前驱物层顶部转化为第一阻挡层，所述第一阻挡层的致密度大于所述前驱物层的致密度；
在含氧氛围下对所述前驱物层中位于所述第一阻挡层下方的前驱物层底部进行退火处理，在所述退火处理过程中，所述前驱物层底部内产生气体，以形成具有多个气孔的隔离层；
所述前驱物层的材料包括含有Si-N键与Si-H键的聚合物；所述隔离层的材料包括氧化硅。
2.根据权利要求1所述的半导体结构制造方法，其特征在于，所述预氧化处理的温度为第一处理温度，所述退火处理的温度为第二处理温度，所述第一处理温度小于所述第二处理温度。
3.根据权利要求2所述的半导体结构制造方法，其特征在于，所述第一处理温度为10°C~450°C，所述第二处理温度为200°C~500°C。
4.根据权利要求1所述的半导体结构制造方法，其特征在于，所述预氧化处理在含氧气体的氛围下进行，且所述含氧气体流量为5sccm~2000sccm。
5.根据权利要求1所述的半导体结构制造方法，其特征在于，所述使所述前驱物层中高于所述导电层的顶面的前驱物层顶部转化为第一阻挡层，包括：形成的所述第一阻挡层的底面与所述导电层的顶面齐平，或者，形成的所述第一阻挡层的底面高于所述导电层的顶面。
6.根据权利要求5所述的半导体结构制造方法，其特征在于，在进行所述退火处理之前，所述第一阻挡层的厚度与所述前驱物底部的厚度比值为0.1~0.25。
7.根据权利要求1所述的半导体结构制造方法，其特征在于，采用化学气相沉积或者旋转涂覆工艺形成所述前驱物层。
8.根据权利要求1所述的半导体结构制造方法，其特征在于，在预设温度下进行化学气相沉积工艺，形成所述前驱物层，且所述预设温度为25°C~70°C。
9.根据权利要求1所述的半导体结构制造方法，其特征在于，所述退火处理过程中所述前驱物层底部内产生的气体包括NH3、H2或者N2中的至少一种。
10.根据权利要求1所述的半导体结构制造方法，其特征在于，在所述退火处理过程中，所述第一阻挡层转化为第二阻挡层，且所述第二阻挡层的致密度大于所述第一阻挡层的致密度。
11.根据权利要求10所述的半导体结构制造方法，其特征在于，所述隔离层的顶面高于所述导电层的顶面；在形成所述隔离层之后，还包括：去除所述第二阻挡层以及高于所述导电层的顶面的隔离层，以使去除后的隔离层的顶面平齐于去除后的导电层的顶面；在所述导电层的顶面以及所述隔离层的顶面上形成第三阻挡层，且所述第三阻挡层的致密度大于所述隔离层的致密度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910910273.2A CN112563143B (zh) | 2019-09-25 | 2019-09-25 | 半导体结构制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910910273.2A CN112563143B (zh) | 2019-09-25 | 2019-09-25 | 半导体结构制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112563143A CN112563143A (zh) | 2021-03-26 |
| CN112563143B true CN112563143B (zh) | 2022-03-22 |
Family
ID=75029136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910910273.2A Active CN112563143B (zh) | 2019-09-25 | 2019-09-25 | 半导体结构制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112563143B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919060A (en) * | 1974-06-14 | 1975-11-11 | Ibm | Method of fabricating semiconductor device embodying dielectric isolation |
| JP3967196B2 (ja) * | 2002-05-30 | 2007-08-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
| EP1398831A3 (en) * | 2002-09-13 | 2008-02-20 | Shipley Co. L.L.C. | Air gaps formation |
| JP4417882B2 (ja) * | 2005-05-27 | 2010-02-17 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2011181683A (ja) * | 2010-03-01 | 2011-09-15 | Toyota Motor Corp | 半導体装置の製造方法 |
| TWI559472B (zh) * | 2010-07-02 | 2016-11-21 | ３Ｍ新設資產公司 | 具封裝材料與光伏打電池之阻隔組合 |
| US9330939B2 (en) * | 2012-03-28 | 2016-05-03 | Applied Materials, Inc. | Method of enabling seamless cobalt gap-fill |
| CN103871961B (zh) * | 2012-12-17 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
| CN109962073B (zh) * | 2017-12-25 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2019
- 2019-09-25 CN CN201910910273.2A patent/CN112563143B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112563143A (zh) | 2021-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375999B1 (ko) | 층간 절연막의 형성방법, 및 반도체 장치 | |
| CN1306587C (zh) | 具有浅沟槽隔离的半导体器件及其制造方法 | |
| JP5133852B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4068072B2 (ja) | 半導体装置及びその製造方法 | |
| JP3944838B2 (ja) | 半導体装置及びその製造方法 | |
| US8129254B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN1467818A (zh) | 制造具有多层布线的半导体器件的方法 | |
| TW200536051A (en) | Reliability improvement of sioc etch stop with trimethylsilane gas passivation in cu damascene interconnects | |
| JP5193542B2 (ja) | 半導体装置の製造方法 | |
| CN101064251A (zh) | 半导体结构的形成方法及半导体结构 | |
| CN1595634A (zh) | 具有改进的SiCOH介质的界面强度的结构及其制备方法 | |
| JP2009182000A (ja) | 半導体装置およびその製造方法 | |
| JP2004253791A (ja) | 絶縁膜およびそれを用いた半導体装置 | |
| CN100452387C (zh) | 具有多层铜线路层的半导体器件及其制造方法 | |
| CN112563143B (zh) | 半导体结构制造方法 | |
| CN102148216A (zh) | 用于互连工艺的半导体结构及其制造方法 | |
| JP4335932B2 (ja) | 半導体装置製造およびその製造方法 | |
| JP2009188101A (ja) | 半導体装置及びその製造方法 | |
| US7777336B2 (en) | Metal line of semiconductor device and method for forming the same | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| JP3749469B2 (ja) | ＳｉＣ：Ｈ膜の成膜方法と半導体装置の製造方法 | |
| CN109309044B (zh) | 半导体结构及其形成方法 | |
| KR20070048820A (ko) | 반도체 장치의 배선 구조물 및 그 제조 방법 | |
| JPH09293717A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |