JP2009515354A - 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造 - Google Patents
一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造 Download PDFInfo
- Publication number
- JP2009515354A JP2009515354A JP2008539559A JP2008539559A JP2009515354A JP 2009515354 A JP2009515354 A JP 2009515354A JP 2008539559 A JP2008539559 A JP 2008539559A JP 2008539559 A JP2008539559 A JP 2008539559A JP 2009515354 A JP2009515354 A JP 2009515354A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- trench
- cap layer
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
Description
第1の基板の面上でビアの所定の位置に基板のトレンチを製造する工程と、
閾値温度以下で熱的に安定であり、かつ閾値温度より高い温度で分解するキャップ層材料からなる犠牲キャップ層をパターン形成するように基板の第1の面上に施し、それによってキャップ層材料で基板のトレンチを完全に覆い、かつ部分的に又は完全に充填する工程と、
閾値温度以下の温度で、基板のトレンチ上の犠牲キャップ層を覆うオーバーコート層を設ける工程と、
第2の基板の面から基板のトレンチを開けて、トレンチを、基板を貫通するビアのホールに変形させる工程と、
閾値温度を越える温度で犠牲キャップ層を分解させ、犠牲キャップ層のすべての分解生成物を除去する工程と、
第2の基板の面まで広がる基板貫通をもたらすように、第2の面から基板のトレンチ内に導電材料を施す工程とを含む。
トレンチの底面に残存する基板材料の中間層を除いて、基板の材料を第2の基板の面から除去する、粗除去工程と、
エッチング停止層としてトレンチの底面上の絶縁層を用いて、トレンチ下の中間層をエッチングによって除去する、精密な除去工程と、
トレンチの底面を形成する絶縁材料を選択的にエッチング除去してトレンチを開ける、開封工程とを含む。このように、基板を貫通するビアホールの非常に正確な加工が可能である。
オーバーコート層を設けた後で、かつ基板の第2の面から基板のトレンチを開ける前に、電子回路素子の少なくとも1層を第1の基板の面上に設ける。
102,202 第1の面
104,204 第2の面
106,206 不動態化層
108,208 加工窓
110,210 トレンチ
112,212 絶縁層
114,116,214,216 側面
118,218 トレンチ底の相
120,220 犠牲キャップ層
122,222 オーバーコート層
124,224 ホール
126,226 メッキ基材
128,228 金属充填物
300 第1の基板の面
302 平面キャパシタ
304 トレンチキャパシタ
306 レジスタ
308 第1のドープした表面領域
310 基板
312 第1のONO層構造
314 第1のポリシリコン層
316 第2のドープした表面領域
318,320 二重トレンチ構造
322 第2のONO層構造
324 第2のポリシリコン層
326 第3のポリシリコン層
328 第3のONO層構造
330 トレンチ
332 酸化物層
334 犠牲PMMAキャップ層
336 Plox層
338 接触層
340 第2の酸化物層
342 ホール
344 銅メッキ
346 底面
348 基板を貫通するビア
350 銅充填物
Claims (24)
- 第1の基板の面と反対側の第2の基板の面を電気的に接続する、覆われた、基板を貫通するビアを少なくとも1つ有する半導体基板を製造する方法であって、
前記第1の基板の面上の前記ビアの所定の位置に基板のトレンチを製造する工程と、
閾値温度以下で熱的に安定であり、かつ閾値温度より高い温度で分解するキャップ層材料からなる犠牲キャップ層をパターン形成するように前記基板の第1の面上に施し、それによって前記キャップ層材料で前記基板のトレンチを完全に覆い、かつ部分的に又は完全に充填する工程と、
前記閾値温度以下の温度で、前記基板のトレンチ上の前記犠牲キャップ層を覆うオーバーコート層を設ける工程と、
前記第2の基板の面から前記基板のトレンチを開けて、該トレンチを前記基板を貫通するビアのホールに変形させる工程と、
前記閾値温度を越える温度で前記犠牲キャップ層を分解させ、前記犠牲キャップ層のすべての分解生成物を除去する工程と、
前記第2の基板の面まで広がる貫通する基板が得られるように、該第2の面から前記基板のトレンチ内に導電材料を施す工程とを含むことを特徴とする半導体基板の製造方法。 - 前記犠牲キャップ層を施す前に絶縁層を前記第1の基板の面上に堆積させ、該絶縁層は、前記基板のトレンチのすべての内面を覆い、前記基板を貫通するビアから前記基板を電気的に絶縁するのに適する請求項1記載の方法。
- 前記基板のトレンチ内の導電材料が金属又は合金を含む請求項1記載の方法。
- 前記オーバーコート層にホールが設けられ、該ホールを通じて前記犠牲キャップ層の分解生成物を除去する請求項1記載の方法。
- 前記オーバーコート層が多孔質層である請求項4記載の方法。
- 前記基板のトレンチを、すべての分解生成物を除去した後にのみ開ける請求項4記載の方法。
- 前記犠牲キャップ層の分解前に前記基板のトレンチを前記第2の面から開け、前記分解生成物を前記第2の基板の面上の前記基板を貫通するビアホールの開口端を通じて除去する請求項1記載の方法。
- 前記犠牲キャップ層の分解生成物を除去した後、導電カバー層をオーバーコート層上に製造する請求項4又は5記載の方法。
- 前記オーバーコート層を設ける工程が、金属層を堆積させ、それによって基板のトレンチ上の充填材料を覆う導電カバー層を形成することを含む請求項7記載の方法。
- 前記基板のトレンチに導電材料を施す工程の前に、拡散障壁層を前記絶縁層上に製造することを含み、該拡散障壁層は、前記絶縁層又は基板中に導電材料が拡散するのを防ぐのに適する請求項1記載の方法。
- 前記犠牲キャップ層をパターン形成するように施す工程が、前記第1の基板の面上に前記キャップ層材料を堆積させ、前記犠牲キャップ層をマスクなしで除去する工程を含む請求項1記載の方法。
- 前記キャップ層の除去の前に、PECVDによる絶縁層の堆積を行う請求項1記載の方法。
- 絶縁層が不動態化層である請求項12記載の方法。
- 前記閾値温度が300℃以上450℃以下の値を有する請求項1記載の方法。
- 第1の基板の面と反対側の第2の基板の面を電気的に接続する、基板を貫通するビアの少なくとも1つと電気的に接続された電子回路素子を有する基板を備える電子装置を製造する方法であって、
覆われた、基板を貫通するビアを少なくとも1つ製造するために請求項1記載の方法を行い、
オーバーコート層を設けた後で、かつ前記基板の第2の面から基板のトレンチを開ける前に、前記電子回路素子の少なくとも1層を前記第1の基板の面上に設けることを特徴とする電子装置の製造方法。 - 前記電子回路素子の少なくとも1層を製造する工程が、トレンチにおいて層状構造の層を設けることを含み、該層状構造は、誘電体層及び導電層の配列を有する請求項15記載の方法。
- 請求項1記載の方法における絶縁層を製造する工程を、トレンチにおいて層状構造の誘電体層を設けることと同時に行う請求項16記載の方法。
- 第1の基板の面と反対側の第2の基板の面とを有する半導体基板と、基板を貫通するビアと電気通信する少なくとも1つの電気素子とを備え、該ビアが、第1の基板の面から第2の基板の面にかけて広がり、実質的なオーム接続を可能にする導電材料を含み、該ビアに、第1の基板の面から第2の基板の面にかけて広がり、かつ第1の界面を基板と共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられている電子装置であって、
第1の基板の貫通する基板上の少なくとも1つの電気素子が無機の不動態化層で覆われている電気素子の回路であることを特徴とする電子装置。 - 第1の基板の面と反対側の第2の基板の面とを有する半導体基板と、基板を貫通するビアと電気通信する少なくとも1つの電気素子とを備え、該ビアは、第1の基板の面から第2の基板の面まで広がり、かつ実質的なオーム接続を可能にする導電材料を含み、該ビアには、第1の基板の面から第2の基板の面まで広がり、かつ基板と第1の界面を共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられている電子装置であって、
前記電気素子が、PECVDで堆積された誘電体を有するキャパシタであることを特徴とする電子装置。 - 第1の基板の面と反対側の第2の基板の面とを有する半導体基板と、基板を貫通するビアと電気通信する少なくとも1つの電気素子とを備え、該ビアは、第1の基板の面から第2の基板の面まで広がり、かつ実質的なオーム接続を可能にする導電材料を含み、該ビアには、第1の基板の面から第2の基板の面まで広がり、かつ基板と第1の界面を共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられている電子装置であって、
前記電気素子は、基板を貫通するビアに存在しない少なくとも一つの層を含むトレンチ素子であることを特徴とする電子装置。 - 前記基板を貫通するビアが、第1及び第2の導電層をビアを通る軸に沿って有し、前記層が共通の界面を有し、前記第2の層が前記基板の第2の面まで広がり、かつ金属又は合金を含む請求項18〜20のいずれか1項に記載の電子装置。
- 更なる電子装置が前記基板の第1の面に組み立てられ、複数の利用可能な、基板を貫通するビアの少なくとも1つによって、該更なる電子装置への直接的な接続がもたらされる請求項18〜20のいずれか1項に記載の電子装置。
- 複数のホールを貫通するビアが存在し、同軸のストリップラインとして配置されている請求項18〜20のいずれか1項に記載の電子装置。
- ボンドパッドが前記基板を貫通するビア上に設けられている請求項18〜20のいずれか1項に記載の電子装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05110466 | 2005-11-08 | ||
PCT/IB2006/054082 WO2007054867A2 (en) | 2005-11-08 | 2006-11-03 | Producing a covered through substrate via using a temporary cap layer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009515354A true JP2009515354A (ja) | 2009-04-09 |
Family
ID=37733918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008539559A Pending JP2009515354A (ja) | 2005-11-08 | 2006-11-03 | 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7704881B2 (ja) |
EP (1) | EP1949432B1 (ja) |
JP (1) | JP2009515354A (ja) |
CN (1) | CN101356637B (ja) |
TW (1) | TW200735734A (ja) |
WO (1) | WO2007054867A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172223A (ja) * | 2007-01-05 | 2008-07-24 | Internatl Business Mach Corp <Ibm> | 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス |
JP2012119689A (ja) * | 2010-12-03 | 2012-06-21 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
JP2014517537A (ja) * | 2011-06-09 | 2014-07-17 | テッセラ,インコーポレイテッド | 導電性粒子を用いた低応力なシリコン貫通ビアのデザイン |
JP2014517531A (ja) * | 2011-06-01 | 2014-07-17 | 日本テキサス・インスツルメンツ株式会社 | 熱圧着ボンディングの間tsvティップを保護するための保護層 |
JP2018022787A (ja) * | 2016-08-04 | 2018-02-08 | 日産自動車株式会社 | 半導体コンデンサの製造方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4564342B2 (ja) | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
US7960290B2 (en) * | 2007-05-02 | 2011-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a semiconductor device |
TWI353667B (en) * | 2007-07-13 | 2011-12-01 | Xintec Inc | Image sensor package and fabrication method thereo |
WO2009055140A1 (en) * | 2007-10-26 | 2009-04-30 | Hvvi Semiconductors, Inc. | Semiconductor structure and method of manufacture |
US8227847B2 (en) * | 2008-02-20 | 2012-07-24 | Nxp B.V. | Ultra high density capacity comprising pillar-shaped capacitors formed on both sides of a substrate |
US8017451B2 (en) | 2008-04-04 | 2011-09-13 | The Charles Stark Draper Laboratory, Inc. | Electronic modules and methods for forming the same |
US8273603B2 (en) | 2008-04-04 | 2012-09-25 | The Charles Stark Draper Laboratory, Inc. | Interposers, electronic modules, and methods for forming the same |
US7846837B2 (en) * | 2008-10-09 | 2010-12-07 | United Microelectronics Corp. | Through substrate via process |
EP2194574B1 (en) * | 2008-12-02 | 2018-11-07 | IMEC vzw | Method for producing interconnect structures for integrated circuits |
EP2196796A1 (en) | 2008-12-09 | 2010-06-16 | Imec | Single molecule optical spectroscopy in solid-state nanopores in a transmission-based approach |
EP2256820A3 (en) | 2009-05-25 | 2011-04-20 | Nxp B.V. | Photo-electronic device comprising a vertical p-n or p-i-n junction and manufacturing method thereof |
US8232173B2 (en) | 2010-11-01 | 2012-07-31 | International Business Machines Corporation | Structure and design structure for high-Q value inductor and method of manufacturing the same |
US20120193744A1 (en) * | 2011-01-31 | 2012-08-02 | Swarnal Borthakur | Imagers with buried metal trenches and though-silicon vias |
WO2012141854A1 (en) | 2011-04-14 | 2012-10-18 | Robert Bosch Gmbh | Mems package or sensor package with intra-cap electrical via and method thereof |
US20120261805A1 (en) * | 2011-04-14 | 2012-10-18 | Georgia Tech Research Corporation | Through package via structures in panel-based silicon substrates and methods of making the same |
CN102832161B (zh) * | 2011-06-13 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 用于形成硅通孔的方法 |
DE102014104239A1 (de) * | 2014-03-26 | 2015-10-01 | Ev Group E. Thallner Gmbh | Verfahren zur Beschichtung von Kavitäten eines Halbleitersubstrats |
WO2016098696A1 (ja) * | 2014-12-18 | 2016-06-23 | ソニー株式会社 | 固体撮像素子、および電子装置 |
CN109081302B (zh) * | 2018-07-13 | 2020-10-16 | 潍坊歌尔微电子有限公司 | 一种微通道加工方法、微通道 |
JP7045974B2 (ja) * | 2018-11-14 | 2022-04-01 | 東京エレクトロン株式会社 | デバイスの製造方法 |
KR20210050953A (ko) | 2019-10-29 | 2021-05-10 | 삼성전자주식회사 | 집적회로 장치 및 그 제조 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH047845A (ja) * | 1990-04-25 | 1992-01-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US20040087060A1 (en) * | 2002-11-04 | 2004-05-06 | Meagley Robert P. | Romoving sacrificial material by thermal decomposition |
JP2004266244A (ja) * | 2002-09-13 | 2004-09-24 | Rohm & Haas Electronic Materials Llc | エアギャップ形成 |
US20050059217A1 (en) * | 2003-09-17 | 2005-03-17 | Patrick Morrow | Methods of forming backside connections on a wafer stack |
JP2005150437A (ja) * | 2003-11-17 | 2005-06-09 | Seiko Epson Corp | 中間チップモジュール、半導体装置、回路基板、及び電子機器 |
JP2005193614A (ja) * | 2004-01-09 | 2005-07-21 | Ube Ind Ltd | パイプ形状品の接合方法 |
JP2005243689A (ja) * | 2004-02-24 | 2005-09-08 | Canon Inc | 半導体チップの製造方法および半導体装置 |
JP2005310817A (ja) * | 2004-04-16 | 2005-11-04 | Seiko Epson Corp | 半導体装置の製造方法、回路基板、並びに電子機器 |
JP2007516589A (ja) * | 2003-06-20 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス、アセンブリ、電子デバイスの製造方法 |
JP2007535825A (ja) * | 2004-04-29 | 2007-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体装置用のバックエンド工程伝送線路構造(バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0666595B1 (de) | 1994-02-07 | 1998-08-19 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung |
JPH0992675A (ja) | 1995-09-27 | 1997-04-04 | Olympus Optical Co Ltd | 半導体装置及びその製造方法 |
US6429509B1 (en) * | 1999-05-03 | 2002-08-06 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
JP4364358B2 (ja) * | 1999-10-12 | 2009-11-18 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
KR100537892B1 (ko) * | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
-
2006
- 2006-11-03 EP EP06821309.9A patent/EP1949432B1/en not_active Not-in-force
- 2006-11-03 JP JP2008539559A patent/JP2009515354A/ja active Pending
- 2006-11-03 WO PCT/IB2006/054082 patent/WO2007054867A2/en active Application Filing
- 2006-11-03 US US12/092,605 patent/US7704881B2/en active Active
- 2006-11-03 CN CN2006800506939A patent/CN101356637B/zh active Active
- 2006-11-06 TW TW095140986A patent/TW200735734A/zh unknown
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH047845A (ja) * | 1990-04-25 | 1992-01-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2004266244A (ja) * | 2002-09-13 | 2004-09-24 | Rohm & Haas Electronic Materials Llc | エアギャップ形成 |
US20040087060A1 (en) * | 2002-11-04 | 2004-05-06 | Meagley Robert P. | Romoving sacrificial material by thermal decomposition |
JP2007516589A (ja) * | 2003-06-20 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス、アセンブリ、電子デバイスの製造方法 |
US20050059217A1 (en) * | 2003-09-17 | 2005-03-17 | Patrick Morrow | Methods of forming backside connections on a wafer stack |
JP2005150437A (ja) * | 2003-11-17 | 2005-06-09 | Seiko Epson Corp | 中間チップモジュール、半導体装置、回路基板、及び電子機器 |
JP2005193614A (ja) * | 2004-01-09 | 2005-07-21 | Ube Ind Ltd | パイプ形状品の接合方法 |
JP2005243689A (ja) * | 2004-02-24 | 2005-09-08 | Canon Inc | 半導体チップの製造方法および半導体装置 |
JP2005310817A (ja) * | 2004-04-16 | 2005-11-04 | Seiko Epson Corp | 半導体装置の製造方法、回路基板、並びに電子機器 |
JP2007535825A (ja) * | 2004-04-29 | 2007-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体装置用のバックエンド工程伝送線路構造(バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172223A (ja) * | 2007-01-05 | 2008-07-24 | Internatl Business Mach Corp <Ibm> | 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス |
JP2012119689A (ja) * | 2010-12-03 | 2012-06-21 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
JP2014517531A (ja) * | 2011-06-01 | 2014-07-17 | 日本テキサス・インスツルメンツ株式会社 | 熱圧着ボンディングの間tsvティップを保護するための保護層 |
JP2014517537A (ja) * | 2011-06-09 | 2014-07-17 | テッセラ,インコーポレイテッド | 導電性粒子を用いた低応力なシリコン貫通ビアのデザイン |
US9433100B2 (en) | 2011-06-09 | 2016-08-30 | Tessera, Inc. | Low-stress TSV design using conductive particles |
JP2018022787A (ja) * | 2016-08-04 | 2018-02-08 | 日産自動車株式会社 | 半導体コンデンサの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1949432B1 (en) | 2017-10-18 |
WO2007054867A2 (en) | 2007-05-18 |
US20080280435A1 (en) | 2008-11-13 |
EP1949432A2 (en) | 2008-07-30 |
TW200735734A (en) | 2007-09-16 |
WO2007054867A3 (en) | 2007-08-09 |
CN101356637A (zh) | 2009-01-28 |
CN101356637B (zh) | 2012-06-06 |
US7704881B2 (en) | 2010-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009515354A (ja) | 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造 | |
JP5274004B2 (ja) | 半導体基板内に導電性ビア構造体を製造する方法 | |
CN102569173B (zh) | 制造半导体装置的方法 | |
KR101692434B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US7037800B2 (en) | Radio frequency semiconductor device and method of manufacturing the same | |
KR101208757B1 (ko) | 칼코겐화물-계 메모리 장치들을 위한 금속 캡들의 무전해도금 | |
JP4327644B2 (ja) | 半導体装置の製造方法 | |
KR100929464B1 (ko) | 반도체칩, 이의 제조 방법 및 반도체칩 적층 패키지 | |
US7049229B2 (en) | Method of fabricating semiconductor device and semiconductor device | |
TWI416679B (zh) | 半導體結構及其製造方法 | |
US20100164062A1 (en) | Method of manufacturing through-silicon-via and through-silicon-via structure | |
US9834436B2 (en) | Cap and substrate electrical connection at wafer level | |
EP3317223B1 (en) | Electronic systems with through-substrate interconnects and mems device | |
WO2017171760A1 (en) | Self-aligned via below subtractively patterned interconnect | |
JP2008085226A (ja) | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 | |
US20100270674A1 (en) | High quality electrical contacts between integrated circuit chips | |
CN113178429A (zh) | 半导体结构及其形成方法 | |
TWI344685B (en) | An integrated circuit device and a process for forming the same | |
WO2007087155A2 (en) | Systems and methods for forming additional metal routing in semiconductor devices | |
TWI437689B (zh) | 半導體裝置 | |
KR101052366B1 (ko) | 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법 | |
KR20060054690A (ko) | 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법 | |
US9646882B2 (en) | High quality electrical contacts between integrated circuit chips | |
KR20060054689A (ko) | 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법 | |
US20240096927A1 (en) | Silicon capacitor structure and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120305 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120312 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120404 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120405 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120411 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120606 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |