JP2009515354A - 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造 - Google Patents

Abstract

本発明は、第１の基板の面を反対側の第２の基板の面と電気的に、好ましくは熱的にも接続する少なくとも１つの覆われたビアを有する基板を製造する方法に関する。加工は、第１の基板の面上にトレンチを形成することと、熱処理工程において分解される一時的な犠牲キャップ層上の永久的な層でトレンチを覆うこととを含む。本発明の方法は、永久的な層の存在下であっても痕跡又は汚染を残すことなく犠牲キャップ層の分解生成物を除去する代わりの方法を提供する。このことは、本発明の第１の態様に従って、基板のトレンチにホールを有するオーバーコート層を施すことによって達成される。オーバーコート層におけるホールはキャップ層材料の分解生成物の除去のための空間を残す。本発明の第２の態様において、第２の基板の面から覆われたトレンチを開け、開口部を通じてキャップ層材料を除去することによって解決がもたらされる。本発明の両方の方法は、基板の開口部が一時的なキャップ層の除去の前に永久に覆われている状況においても一時的なキャップ層を使用するという共通の発想に基づくものである。

Description

本発明は、第１の基板の面と反対側の第２の基板の面を電気的に接続するビアを有する基板を製造する方法に関する。

従来の集積回路（ICs）は、プラスチック・パッケージ内で単独のダイを組み立てることによって提供されていた。システムの要件を満たすために、製品開発者は、他のIC、マサーボード回路、受動部品などを追加することによって機能性を完成させていた。

半導体産業において、より高いレベルの（異種の）集積化、より低いコスト、および完全なシステム構成に対する意識の増大への要求がシステム・イン・パッケージ（System in Package、SiP）のソリューションの発展を推進している。SiPは、１種または複数の集積回路（IC）チップをワイヤボンド構成または「フリップチップ」構成内に有する。SiPへの既存の市場の用途としては、特にラジオ周波数（radio-frequency、RF）および他のワイヤレスの装置がある。

システム・イン・パッケージ（SiP）モジュールのコンセプトは、基板を貫通するビアの提供に着目している。特許文献１には、基板の第１の面上にトレンチキャパシタを、及び基板の第１の面と第２の面との間に垂直な相互接続を同時に形成する方法が記載されている。前記方法は、相互接続のためのトレンチの形成を含むものである。トレンチのいくつかは第２の基板の面から基板材料を除去することによって開けられて、基板を貫通するホールを形成する。次に、ホールの内面を誘電体層で覆う。最後に、基板を貫通するホールを導電材料で充填して基板を貫通するビアを形成する。

基板を貫通するビアの加工における問題は、基板において貫通するホールの形成を含むという単なる事実からなるものである。ホールの形成の後に、基板のいずれかの面上に堆積したすべての材料がホール内に沈下することができる。基板を貫通するビアを、後に基板の背面で開けられるトレンチから作製する場合、湿潤した状態で化学的に堆積したいかなる材料も、キャピラリー作用の結果として、トレンチを汚染する可能性があり、それ故に完成したビアを汚染する可能性がある。これらの問題は後の加工工程を複雑にするか、又は妨げるものである。特に、第１の基板上のメッキ基材（plating base）などのホールを覆う層を設けることがこの問題の影響を受ける。

特許文献２には、第２の半導体のダイに接続するために構成される半導体のダイが開示されている。ダイ上の回路が第１の基板の面上に配置されている一方で、第２のダイへの相互接続がダイの第２の基板の面上に配置されている。基板を貫通するビアが第１の面と第２の面を接続する。ダイの上面上に回路及び相互接続層を製造する前に、ドリルで穴を開け、続いてSiO₂で充填することによってビアが形成される。後に、ビアの酸化物の充填物が選択的にビアからエッチングされ、ビアの導電性の充填物がもたらされる。特許文献２の方法は、ビアからSiO₂を除去するエッチング工程を必要とする。これは、むしろ複雑な加工を伴うものであり、それ故にコストがかかる。

特許文献３には、複数の絶縁された基板を貫通するビアを有する半導体基板が開示されている。貫通するホールがウェットエッチングによって作製され、例えば化学気相蒸着法に続いてエッチング又は化学機械研磨による平坦化によって、導電性材料で充填される。該ホールは、追加の基板上にメッキすることによっても作製することができる。ボンドパッドが基板を通過するビア上に設けられ、１つのボンドパッドが複数のビアに連結されている。電気的な要素が基板に全く存在せず、基板は、単にその少なくとも１つに取り付けられた回路の間の接続要素である。

特許文献４には、基板を貫通するビアを製造する方法が開示されている。この方法において、基板とトレンチが作製され、その後、絶縁体と導電材料がトレンチに施される。導電材料の施与は、第２の面からトレンチを開ける前に、又は開けた後に行うことができる。トランジスタなどの要素が、基板を貫通するビアを製造する前に基板において規定される。その後、ビア上にメタライゼーションが施される。メタライゼーションは、ビア上のボンドパッドを含む。

国際公開第２００４／１１４３９７号パンフレット 米国特許第６，４２９，５０９号明細書 欧州特許出願公開第６６６５９５号明細書 特開平０９−０９２６７５号公報

しかしながら、このような既知の方法の主な不利益は、基板上に圧力がかかり、クラックが生じるおそれがあることである。これは、特にポリシリコンの代わりに金属または合金でビアを充填する場合である。しかしながら、金属は、ポリシリコンの抵抗が特にRFの用途において信号伝達にとって高すぎることから、上記ポリシリコンより好ましいものである。加えて、ポリシリコンの熱抵抗は金属のものほど良くない。基板上での加工は例えばPECVDによる窒化ケイ素などの不動態化層（passivation layer）の堆積を含む。これは、約３００℃の温度で実施される。PECVDによって堆積される酸化物層及びLPCVDにとって、必要とされる温度はさらに高い。そのような処理において、基板を貫通するビア内の金属は、シリコン基板よりも膨張し、圧力を生じさせる。

したがって、本発明の目的は、基板上に不動態化層などの層を設けることを可能にする、第１の基板の面と反対側の第２の基板の面を電気的に接続する、覆われた、基板を貫通するビアを有する基板を製造する方法を提供することにある。

明瞭にするために、まず、本発明の方法の態様を以下に説明する。

本発明の第１の態様において、第１の基板の面と反対側の第２の基板の面を電気的に接続する、覆われた、基板を貫通するビアを少なくとも１つ有する基板を製造する方法が提供される。該方法は、第１の基板の面と反対側の第２の基板の面を電気的に接続する、覆われた、基板を貫通するビアを少なくとも１つ有する半導体の基板を製造する方法であって、
第１の基板の面上でビアの所定の位置に基板のトレンチを製造する工程と、
閾値温度以下で熱的に安定であり、かつ閾値温度より高い温度で分解するキャップ層材料からなる犠牲キャップ層をパターン形成するように基板の第１の面上に施し、それによってキャップ層材料で基板のトレンチを完全に覆い、かつ部分的に又は完全に充填する工程と、
閾値温度以下の温度で、基板のトレンチ上の犠牲キャップ層を覆うオーバーコート層を設ける工程と、
第２の基板の面から基板のトレンチを開けて、トレンチを、基板を貫通するビアのホールに変形させる工程と、
閾値温度を越える温度で犠牲キャップ層を分解させ、犠牲キャップ層のすべての分解生成物を除去する工程と、
第２の基板の面まで広がる基板貫通をもたらすように、第２の面から基板のトレンチ内に導電材料を施す工程とを含む。

本発明の第１の態様の方法において、基板における覆われたビアの製造は、基板の第１の面上に堆積される犠牲キャップ層を用いることによって可能となる。キャップ層材料は、ビアの望ましい位置で基板のトレンチを一時的に覆い、初期の加工工程において形成される。実際には、キャップ層材料は、第１の基板の面上の基板のトレンチによって形成される開口部を覆うのみならず、基板のトレンチを部分的に又は完全に満たす。

したがって、犠牲キャップ層は、ビアの覆いを生じさせる更なる層の堆積、及びトレンチ又はビアがまだ空である間に行われる第１の基板の面上での他の加工工程のための平坦な基板の表面をもたらす。トレンチ又はビアがまだ空である場合、より高い温度を必要とする加工工程によって、半導体基板とビア内の導電材料との間で膨張が異なる結果としての圧力及びクラックが生じない。

本発明において、キャップ層材料は、閾値温度以下で熱的に安定であり、かつ閾値温度より高い温度で分解するように選択される。このように、犠牲キャップ層は、必要である限り保持することができる。このために、キャップ層が必要である限り、閾値温度以下で加工が行われる。キャップ層が更なる加工に不必要であればすぐに、閾値温度を越える温度に上昇させることによってキャップ層を分解することができる。

適したキャップ層材料自体は本技術分野で既知である。本発明の好ましい実施態様の説明の中で、以下にいくつかの例を記載する。

米国特許第６，８３３，３２０号明細書には、基板上の誘電体層における第１の開口部を一時的に満たすためのそのような熱分解可能な犠牲材料を用いることが記載されており、該文献を参照によって本明細書に組み込む。米国特許第６，８３３，３２０号明細書では、犠牲材料を用いて、第２の開口部を形成するための更なるトレンチのリソグラフィー及びエッチングの工程において開口部がない実質的に平坦な基板の表面を得る。第１の開口部及び第２の開口部を充填する前に基板を加熱することによって犠牲材料を除去する。しかしながら、米国特許第６，８３３，３２０号明細書は、基板における開口部が分解工程前に永久的なカバー層で覆われる本願発明の目的の下にある状況において一時的な充填物の分解生成物を除去する方法を教示するものではない。

それに対して、本発明の方法は、第１の基板上のトレンチが永久的なカバー層で覆われたままにしつつ、痕跡または汚染を残すことなくキャップ層材料の分解生成物を除去する代わりの方法を提供する。これは、本発明の方法に含まれる第１の代替手段において、ホールを有するオーバーコート層を基板のトレンチに設けることによって達成される。オーバーコート層内のホールが、キャップ層材料の分解生成物の除去のための空間を残す。本発明の方法に含まれる第２の代替手段においては、第２の基板の面から覆われたトレンチを開け、開口部を通してキャップ層材料を除去することによって解決がもたらされる。本発明に含まれる二つの代替手段の両方とも、一時的なキャップ層の除去前に基板の開口部が永久に覆われている状況でさえも一時的なキャップ層を用いるという共通の考えを元にしている。これは、両方の代替手段において、キャップ層材料の分解生成物の除去のための通路を設けることによって達成される。

キャップ層材料の分解及び除去は、閾値温度を越える温度に基板を加熱することによって行う。犠牲キャップ層の分解及び除去を支配する物理メカニズムは、選択した材料次第である。分解は、例えば溶融又は昇華によって生じる。除去は、蒸発又は液体の分解生成物をトレンチもしくはビアのホールの外へ流すことによってそれぞれ生じさせることができる。本発明の両態様の結果として、トレンチは第１の基板の面上で永久に覆われ、同時に該トレンチは、基板を貫通するビアのホールを導電材料で充填する前にキャップ層材料の分解生成物が取り除かれた状態となる。

本発明の方法は、最終の加工工程においてボンドパッドなどの既設のカバー層の下の基板を貫通するビアの製造を可能にするという利益を有する。したがって、不動態化層などを基板上に設けることができる。このことは、基板の複数の層が適切な不動態化を必要とするので、第１の基板の面上に集積回路を設けることができるようにするために重要である。また、このことは、基板の第１の面上でのRFキャパシタの作製にとって重要であり、そのようなキャパシタとして、基板の第１の面上のチューナブルキャパシタは、適切に、均一に堆積された誘電体を必要とする。

本発明の方法は、さらに、ホールを貫通するビアを、トレンチキャパシタなどの別のトレンチと結合させることが可能であるが、それにもかかわらず、別の材料をトレンチの充填に用いるという利益を有する。すなわち、トレンチキャパシタをポリシリコンで充填することができる一方で、基板を貫通するビアを、銅、アルミニウム、タングステンもしくはTiN、又は合金又はそれらの組み合わせなどのより良好な導電性の代替物で充填することができる。

また、ここでは、第１の基板の面を最上面とも呼び、第２の基板の面を底面とも呼ぶ。当然のことながら、本発明の方法を用いて、基板において、複数の覆われた、基板を貫通するビアを同時に製造することができる。

好都合なのは、トレンチの製造後で、かつキャップ層を設ける前に、第１の基板の面上に絶縁層を堆積させ、すべての基板のトレンチの内面を、基板を貫通するビアから基板を電気的に絶縁するのに適する絶縁層で覆うことである。これにより、信号伝送に用いることが可能な電気的に絶縁されたビアが得られる。

絶縁されたビアの作製によって、加工の完了後の基板の第２の面からのビアの製造が適切に実施されないことから、加工への更なる必要条件が定められる。まず、熱酸化物をトレンチ内に施し、その後、第１の基板上でメタライゼーションを行い、他の層を設けることができず、熱酸化物の作製に必要とされる温度が、これらの層の少なくともいくつかにかなり損傷を与える。別の絶縁体をトレンチ内に堆積させた場合、絶縁体がトレンチの底にも同様に堆積される。これにより、電気的に絶縁する障壁を形成する。２又は３ｎｍの絶縁する障壁であれば、例えばDC接地及びRF信号伝送に必要とされる、オーム接触の代わりに電圧降下を生じさせるトンネル接触を得るのに充分である。ビアからそのような絶縁体をエッチングすることは、トレンチの底のみから絶縁体を除去する方法がないと思われるので不可能ではないにせよ非常に困難である。さらに、ウェットエッチングを用いると、トレンチ内に、毛管力によりそこに留まる傾向がある液体が入る。

以下に、本発明の第１の態様の方法の好ましい実施態様について説明する。別の実施態様として明らかに紹介することがない限り、異なる実施態様を互いに組み合わせることができる。

第１の別の方法において、オーバーコート層を製造するステップは、好ましくは多孔質材料を堆積することを含む。多孔質材料は容易に製造することができ、キャップ層材料の蒸発に用いることができるホールをもたらす。

前記実施態様の別の方法において、オーバーコート層を製造する工程は、ホールがない連続したオーバーコート層を堆積させる工程と、続いて、オーバーコート層にホールを作製する工程とを含む。ホールはフォトリソグラフィーを用いてパターン形成することによって作製することができる。オーバーコート層は、本実施態様において、例えば二酸化ケイ素又は窒化ケイ素をプラズマ励起化学気相蒸着法（plasma-enhanced chemical vapor deposition、PECVD）の技術を用いて堆積させることによって製造することができる。

第１の別の方法の実施態様は、犠牲キャップ層の分解生成物の除去の後に、オーバーコート層上の導電性カバー層を製造することを含む。カバー層は、好ましくはCuボンドパッドなどのボンドパッドを後に形成するためにメッキの基材として用いられる。

オーバーコート層の加工は、第２の別の方法においてより簡易に行うことができる。ここで、オーバーコート層を製造する工程は、好ましくは金属層を堆積させ、それによって基板のトレンチ上の充填材料を覆う導電性カバー層を形成することを含む。カバー層は、好ましくは銅で製造することができるボンドパッドのためのメッキの基材を形成する。したがって、ボンドパッドのためのメッキの基材を形成するために、ただ一つの層が必要とされるのみである。

本発明の更なる実施態様は、導電性充填層を製造する工程の前に、絶縁層上に拡散障壁層を製造する工程を含み、前記拡散障壁層は絶縁層に又は基板に充填層材料が拡散するのを防ぐのに適する。Cuの拡散を防ぐ拡散障壁層は、例えばTaN、Ta、TiN、TiW又は本技術分野において既知である他の材料で作製することができる。拡散障壁を、基板のトレンチにLPCVDによって段階的に等角に（step-conformally）堆積させることができる。絶縁層が所定の金属に対する絶縁特性及び抗拡散特性を兼ね備える場合、追加の拡散障壁は必要ではないが、例えば、絶縁層の厚さが基板への金属の拡散を完全に阻止するのに充分ではない場合、追加の拡散層を更に設けることができる。好ましくは、拡散障壁材料を、導電性充填層にとってのメッキの基材として機能することもできるように選択する。

特定の用途に応じて、いくつかの実施態様においては、充填層が、基板を貫通するビアホールの直径を充填し、他の実施態様においては、充填層がビアホールの中心に空の空間（empty room）を残すことに留意すべきである。

本発明の方法にて使用されるキャップ層材料は好ましくはポリマーである。適した熱分解可能な犠牲材料のリストは、米国特許第６，８３３，３２０号明細書の第４欄の第１５行〜３０行に表の形式で記載されており、さらに、適した材料は、第３１行〜６５行に記載されている。犠牲キャップ層に適した他の材料としては、PECVD酸化物、PMMA（ポリメチルメタクリレート、IUPAC名：メチル ２−メチルプロパノエートとしても知られている）、金属、特定のポリイミド又はUnity 400として知られ、「Promerus Electronic Materials」社によって市販されている材料、及び他の耐熱材料が挙げられる。各閾値温度を超えて加熱することにより、これらの材料はきれいに分解し、如何なる残存物を残すことなく除去することができる。

キャップ層を、最初に材料を堆積させ、次いでパターンを作製するように該材料を除去することによって、パターン形成するように施してもよい。別の方法として、キャップ層を直接パターン形成するように施すことができる。堆積に適した技術としては、スピンコーティング及び噴霧がある。これらの技術を用いて、キャップ層材料の限られた量のみトレンチ内に入る。インクジェットプリンティング及びスクリーンプリンティングのような技術を含めたプリンティングがパターン形成される堆積に適している。

閾値温度より下の温度での第１の基板の面からの犠牲キャップ層の除去を、好ましくは、第１の基板の面からキャップ層をプラズマエッチングするか、又は化学機械研磨することによって行う。キャップ層がトレンチ内にも存在し、単にトレンチ上のみにあるのではない場合、マスクなしでエッチングを行ってもよい。除去工程の後、第１の基板の面は好ましくは本質的に平坦であり、ホール又はトレンチを有さない。

トレンチのエッチングの後に絶縁層を直接トレンチ内に設けることは、基板を通過するビアホールの形成中に第２の基板の面からトレンチを開く間にエッチング停止層として用いることができるという手順上の利益を奏する。詳細には、第２の基板の面からトレンチを開ける工程は、
トレンチの底面に残存する基板材料の中間層を除いて、基板の材料を第２の基板の面から除去する、粗除去工程と、
エッチング停止層としてトレンチの底面上の絶縁層を用いて、トレンチ下の中間層をエッチングによって除去する、精密な除去工程と、
トレンチの底面を形成する絶縁材料を選択的にエッチング除去してトレンチを開ける、開封工程とを含む。このように、基板を貫通するビアホールの非常に正確な加工が可能である。

本発明の第２の態様において、第１の基板の面と反対側の第２の基板の面を電気的に接続する、基板を貫通するビアの少なくとも１つと電気的に接続された電子回路素子を有する基板を備える電子装置を製造する方法が提供され、覆われた、基板を貫通するビアの少なくとも１つを製造するために本発明の第１の態様の方法を行い、
オーバーコート層を設けた後で、かつ基板の第２の面から基板のトレンチを開ける前に、電子回路素子の少なくとも１層を第１の基板の面上に設ける。

本発明の第２の態様の方法は、本発明の第１の態様における、覆われた、基板を貫通するビアを形成する方法を既存の加工技術へ好都合に統合したものである。後に堆積される少なくとも１つの層は、不動態化層又はRFキャパシタのための誘導体などのPECVDによって堆積された絶縁層を適切に含む。好ましくは、少なくとも１つの層は、基板における電気素子と基板に組み立てられる装置におけるいずれの電気素子とも接続するための相互接続構造を有する。それと共に、第１の面上の回路は、複数の互いに相互接続された受動及び／又は能動電気素子を備える集積回路である。

一実施態様において、電子回路素子の少なくとも１つの層を製造する工程は、トレンチにおける層状構造の層を設けることを含み、該層状構造は、誘電体層及び導電層の配列を有する。より詳細には、このトレンチを、基板を貫通するビアのためのトレンチと同時に作製するのが好ましい。キャップ層の堆積の後、１のトレンチを充填して素子を作製する。トレンチ内の適切な素子としては、トレンチキャパシタ、トレンチ障壁、トレンチトランジスタが挙げられる。トレンチキャパシタの生成において、本発明の第１の態様の方法における絶縁層を製造する工程は、トレンチにおける層状構造の誘電体層の少なくとも一部を設けるのと同時に行う。

本発明の第３の態様において、第１の基板の面と反対側の第２の基板の面とを有する半導体基板と、無機の不動態化層で覆われている、基板を貫通するビアと電気通信する電気素子の回路とを備える電子装置が提供される。このビアは、第１の基板の面から第２の基板の面まで広がり、かつ実質的なオーム接続を可能にする導電材料を含む。該ビアには、第１の基板の面から第２の基板の面まで広がり、かつ第１の界面を基板と共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられている。

本発明の装置は、単独の電子回路素子を備えるのみならず、その第１の面上の電気素子の回路も備える。不動態化層の存在によって、はるかに複雑な回路の提供が可能となる。その最上面と底面の両方において接触をもたらす能力により、集積回路の積層に役立つ。

そして、ビアにおける実質的なオーム接続を可能にする導電材料を使用することによって、信号伝送に適した良好な接続が可能となる。そのような材料としては、特に、金属、合金及びポリシリコンを除く導電窒化物が挙げられる。例えば、銅は、約2μΩcm、TiNは約100μΩcmの抵抗を有するが、高度にドープされたポリシリコンは、せいぜい約1000μΩcmの抵抗を有する。最も適しているのは、明らかに金属及び合金である。

パッケージした導体に対する半導体基板を貫通するビアを使用する一つの明らかな利益は、半導体基板を貫通するビアの有効長がはるかに短いことである。ここで見られることは、すべてのビアが基板の第１の面における回路に接続される必要があるとは限らず、そのいくつかを、直接基板の第１の面上に組み立てられた電子装置に接続してもよいことである。このため、ホールを貫通するビア上にボンドパッドが存在する場合に好都合である。

本発明の他の利益は、同軸の接続を構成するようにビアを配置することができることである。ここで、信号ラインを持つビアは、グラウンド接続を持つビアに囲まれている。それと共に、そのような同軸の接続は、特により高い周波数において抵抗を減少させるストリップラインの一例である。

適した実施態様において、基板を貫通するビアは、第１及び第２の導電層を、ビアを通る軸に沿って有し、前記層は、共通の界面を有し、第２の層は基板の第２の面にまで広がり、金属又は合金を含む。ビアの内部であって、かつ第１の基板の面と同一平面上ではない位置への界面のこのような移動は、キャップ層の設置と加工の結果である。そのことは、キャップ層の除去後にトレンチの明確な端部が存在するという更なる利点を有する。このことは、第２の面からの導電材料を設けるのに有用である。また、第１の基板の面上における導電層と基板との界面も露出されず、損傷を受けることができない。更なる利点は、トレンチにおける界面が基板の第１の面と同一平面上の界面より大きい傾向があることから、接着が向上することである。

回路の機械的な構成に適しているのは、ビアが１又は複数のカバー層によっても覆われていることである。事実上、本発明の方法における加工はビアが覆われることを可能にし、予測するものである。

ボンドパッドをビア上に設けることが好ましい。ボンドパッドは、基板上に直接存在してもよいが、別の方法として基板からある距離をおいて存在し、垂直な相互接続がボンドパッドと基板を通過するビアとの間に広がっている。

半導体基板は、適切にはケイ素の単結晶性基板である。該基板には、非晶質の最上層を設けてもよい。基板がRF用途での使用に適した集積した受動のネットワークを備える場合、基板は、好ましくは高いオーム、例えばkΩcm又はそれを超える抵抗のものであり、それ自体既知のものである。半導体基板が、埋め込まれた絶縁層を備えることは除外されない。半導体基板がケイ素とは別の材料を含むことも、別の材料の層を含むことも除外されない。例として、SiC、SiGe、GaN又はその他の一般的なIII-V材料が挙げられる。

第１及び第２の実施態様に関する上述のいずれの更なる実施態様もこの第３の実施態様に適用することができる。

本発明の第４の態様において、第１の基板の面と反対側の第２の基板の面とを有する半導体基板と、基板を貫通するビアと電気通信する電子回路素子とを備える電子装置が提供される。このビアは、第１の基板の面から第２の基板の面まで広がり、金属を含む。該ビアには、第１の基板の面から第２の基板の面まで広がり、かつ基板と第１の界面を共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられ、電気回路素子はPECVDで堆積された誘電体層を有するキャパシタである。

上記から明らかなように、本発明は、金属のビアが存在する場合に基板に応力を生じさせるであろう温度で堆積させる必要がある層を基板の第１の面上に堆積させることができるというところにある。そのような層は、特にPECVD誘電体層であり、該層は、その均一性に鑑みて好都合である。このような均一性はキャパシタンスの良好な制御に役立つものであり、より高い破壊電圧をもたらすものである。第３の態様又は第１もしくは第２の方法に関して述べた如何なる実施態様もこの本発明の第４の態様に適用できる。

本発明の第５の態様において、第１の基板の面と反対側の第２の基板の面とを有する半導体基板と、基板を貫通するビアと電気通信する電子回路素子とを備える電子装置が提供される。このビアは、第１の基板の面から第２の基板の面まで広がり、金属を含む。該ビアには、第１の基板の面から第２の基板の面まで広がり、かつ基板と第１の界面を共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられ、電気回路素子は、基板を貫通するビアに存在しない少なくとも１つの層を含むトレンチ素子である。

上記から明らかであるように、本発明は、ホールを貫通するビアの加工と不適合である加工を必要とする素子及び層を基板の第１の面上に堆積させることができ、作製できるというところにある。そのような素子はトレンチ素子であり、該素子はホールを貫通する基板に存在しない少なくとも１つの層を含む。この具体的な例は、トレンチキャパシタ及びトレンチバッテリーである。トレンチキャパシタにおいて、誘電体はビアにおける絶縁体と同様のものであってもよい。しかしながら、例えばキャパシタ内のトレンチの直径がはるかに小さいので、ポリシリコンを最上層として使用するのが好ましい。積層したトレンチキャパシタを設けることがさらにより好ましく、すべてのそのような層も同様にビアに設けることは扱いにくい傾向がある。バッテリーに必要とされる材料は、基板を貫通するビアにおいて明らかに望ましいものではない。

第３の態様又は第１もしくは第２の方法に関して述べたいずれの実施態様もこの本発明の第５の態様に適用できる。

以下、図を参照して好ましい実施態様を説明する。

図１ａ）−ｐ）は、本発明の第１の実施態様に従う基板を貫通する電気的なビアを有する基板の製造方法における種々の工程を示す。

図２ａ）−ｎ）は、本発明の第２の実施態様に従う基板を貫通する電気的なビアを有する基板の加工における種々の工程を示す。

図３ａ）−ｐ）は、第１の面上の電気回路素子と、第１の基板の面と反対側の第２の基板の面とを接続する基板を貫通する電気的なビアとを有する電子装置の加工における種々の工程を示す。

図の表示を明確にするために、以下の説明を１つのビアのみを有する基板の例に限定する。しかしながら、当然のことながら、説明した方法は、１つの基板における多数のビアの形成に用いることもできる。ビアを、ビアの配列の形態で所定の位置に配置してもよい。

説明のために、プロセスにおいて使用する基板がシリコンウエハであると仮定する。当然のことながら、他の半導体材料を、本明細書で説明する加工から逸脱することなく基板を形成するのに使用することができる。シリコン・オン・インシュレーター（silicon-on-insulator（SOI））基板の使用も可能である。

第１の例について、図１ａ）−ｐ）は、第１の実施態様に従う電気的なビアを有する基板を製造する方法における種々の工程を示す。本実施態様において、図１ａ）の最初の段階で示される基板ウエハ１００を開始材料として用いる。

ウエハ１００は、２つの対向する面１０２及び１０４を有する。本実施態様において、第１の面１０２を最上面とも呼び、第２の面１０４を底面とも呼ぶ。

第１の加工工程において、不動態化層１０６を、ウエハ１００の最上面１０２に施す（図１ｂ）。不動態化層は、以下の加工工程の間に望ましくない化学反応及び汚染からウエハの最上面を保護する役割を果たす。

次に、図１ｃ）及びｄ）に示すように、不動態化層１０６を部分的にかつ選択的に除去して、ビアを製造するのに望ましい位置に加工窓（processing window）１０８を形成する。その後、加工窓１０８内で基板を選択的に除去して、トレンチ１１０を形成する。トレンチ１１０は、例えばエッチング、パウダーブラスティング、レーザードリリンング又はマイクロドリリングによって形成することができる。

次の工程において、その結果を図１ｅ）に示し、絶縁層１１２をウエハ上にかつトレンチ１１０内に施す。絶縁層１１２は、不動態化層１０６及び側面１１４及び１１６に加えてトレンチ１１０の底面１１８を覆う。絶縁層は、例えば二酸化ケイ素の低圧化学気相蒸着法（low-pressure chemical vapor deposition、LPCVD）によって施すことができる。この絶縁層材料の適した前駆物質はテトラエチルオルトシリケート（TEOS）である。

次いで、図１ｆ）に示すように、犠牲キャップ層１２０を、ウエハ１００の最上面１０２上に堆積させる。キャップ層を、閾値温度以下では熱的に安定であり、かつ閾値温度より高い温度では分解する材料で作製する。適した熱分解可能なキャップ層のリストは、表の形態で米国特許第６，８３３，３２０号明細書の第４欄第１５〜３０行に記載され、さらに適した材料は、同文献の第３１行〜６５行に記載されている。犠牲キャップ層の他の適した材料としては、PECVD酸化物、金属又は商標名「Unity 400」の下で知られており、Promeus Electronic Materials社によって市販されている材料が挙げられる。一実施態様において、キャップ層材料は感光性である。これによって、以下の加工工程においてキャップ層の容易なパターン形成が可能となる。

本実施例において、キャップ層１２０が適したポリマーで作製されていると仮定する。図１ｆ）から分かるように、一時的なキャップ層１２０は、トレンチ１１０を部分的に充填する。選択したキャップ層材料及び加工条件に応じて、キャップ層１２０はトレンチ１１０を完全に充填することもできる。このように充填することが、トレンチ又はホールがない基板表面を製造し、したがって、基板１００の最上面１０２上に堆積される更なる材料がトレンチ１１０へ沈下するのを回避することを可能にするので望ましい。

しかしながら、トレンチの形成に選択されていない基板１００の領域において一時的なキャップ層１２０上に更なる層を堆積させるのは望ましくない。したがって、一時的なキャップ層１２０を、次の工程において、トレンチを除くすべての領域から除去し、それによって、更なる加工のためにホール及びトレンチがない基板１１０の最上面１０２を維持する。図１ｇ）を参照すると、トレンチ１１０の部分的又は完全な充填物１２０のみが残存している。除去は、プラズマエッチング又は化学機械研磨（CMP）によって達成することができる。

次の工程を、キャップ層材料１２０の分解閾値温度以下の温度で行い、これには、当然、閾値温度以下の様々な温度で様々な工程を行う可能性も含まれる。

最初に、オーバーコート層１２２を閾値温度以下で施す（図１ｈ）。本実施態様において、オーバーコート層の材料は、プラズマ励起化学気相蒸着法（PECVD）によって堆積した酸化物又は窒化物の層である。金属も適したオーバーコート材料である。

オーバーコート層１２２に、フォトリソグラフィーを用いて閾値温度以下の温度でパターン形成し、小さいホール１２４を設ける（図１ｋ））。図１ｋ）は、オーバーコート層１２２におけるホールの形成を概略的に示すのみである。ホールの数及びサイズは、分解したキャップ層材料をホールを通じて除去可能となるように選択される。

次の工程において、犠牲キャップ層を分解させるために、加工温度を分解閾値温度を超える値に上昇させる。本実施態様において、キャップ層材料の分解生成物が、オーバーコート層１２２のホールを通じて蒸発によって除去されると仮定する。オーバーコート層１２２を含めた基板及び他の層は、分解に関与する加工温度において安定であり、したがって、分解及び除去の工程の後において残存する。トレンチ１１０からのキャップ層材料の分解及び除去の結果を図１ｌ）に示す。

ポリマーのキャップ層材料の除去後、メッキ基材１２６を、基板の最上面１０２上の絶縁層１１２及びパターン形成したオーバーコート層１２２上に堆積させる。メッキ基材は例えば銅のメッキ基材である（図１ｍ））。

次に、ウエハを基板の底面１０４から裏に向かって研磨する。研磨は、粗除去工程を意味し、その終点は、トレンチの下部の基板材料が、まだいくらか存在するところである。この粗除去工程後の中間状態は図１に示していない。むしろ、図１ｎ）は、残存する基板材料をトレンチ１１０の底の絶縁層１１８に達するまで除去する第２の精密な除去工程後の基板を示す。したがって、絶縁層１１８は、エッチング停止層の役割を果たす。

その後、トレンチ１１０を、絶縁層１１２の底の相１１８を除去することによって開ける。このために、選択的なエッチング工程を行う。図１ｏ）を参照すると、これによってトレンチ１１０を開け、次いで、基板を貫通するビアホールを形成するものである。本明細書では同じ符号１１０を用いて、ビアホール及び元のトレンチをラベルする。

次に、金属シード（metal seed）、換言すれば、メッキ基材層をビアホール１１０の内面上に堆積させ、続いて、図１ｐ）に示すように、電気銅メッキ又は金属を施す他の既知の手段を用いてビアホールに金属充填物１２８を施す工程を行う。

説明したプロセスは、覆われた、導電性の、基板を貫通するビアの形成を、オーバーコート層１２２を通じて蒸発させることによって除去される一時的なキャップ層を用いて可能にするものである。オーバーコート層１２２がそれ自体多孔性であってもよいことに留意すべきである。その場合、ホール１２４をトレンチの位置のオーバーコート層に形成する必要がない。このことは、加工を簡素化することを可能にするものである。適した多孔性のオーバーコート材料は、例えばスピンオンガラスである。

図２ａ）−ｎ）は、第２の実施態様に従う電気的なビアを有する基板の加工における様々な段階を示す。

図２ａ）に示すように、基板ウエハ２００を開始材料として用いる。ウエハ２００は、２つの対向する面２０２及び２０４を有する。本実施態様において、第１の面２０２を最上面とも呼び、第２の面２０４を底面とも呼ぶ。

最初の加工は、図１を参照して説明した実施態様のものと同一である。本段落において要約する。加工の詳細及び代替物について、図１ａ）から１ｇ）の説明を参照されたい。図２ｂ）に示すように、第１の加工工程において、不動態化層２０６をウエハ２００の最上面２０２に施す。図２ｃ）及びｄ）に示すように、次に、不動態化層２０６を部分的にかつ選択的に除去して、ビアを製造するための加工窓２０８を形成する。次いで、加工窓２０８内で基板を選択的に除去して、トレンチ２１０を形成する。次の工程において、結果を図２ｅ）に示し、絶縁層２１２をウエハ上及びトレンチ２１０の内面に施す。絶縁層２１２は、不動態化層２０６及び側面２１４、２１６に加えてトレンチ２１０の底の相２１８を覆う。続いて、図２ｆ）に示すように、犠牲キャップ層２２０をウエハ２００の最上面２０２上に堆積させる。キャップ層２２０はポリマーで作製されている。キャップ層は、閾値温度以下で熱的に安定であり、かつ閾値温度を超える温度で分解する材料からなる。図２ｆ）から分かるように、一時的なキャップ層２２０は、部分的にトレンチ２１０を充填する。このように充填することは、トレンチ又はホールがない基板表面を製造し、基板２００の最上面上に堆積される更なる材料のトレンチ２１０への沈下を回避することを可能にするので望ましい。次の工程において、一時的なキャップ層２２０をトレンチを除くすべての領域から除去し、それによって、更なる加工のためにホール及びトレンチがない基板２００の最上面２０２を維持する。トレンチ２１０の部分的な又は完全な充填物２２０が図２ｇ）に示すように残存する。

後の工程を、キャップ層材料２２０の分解温度や、それ以下の温度でそれぞれ行う。

図１の実施態様とは異なり、本プロセスは、閾値温度以下の温度で、メッキ基材層２２６を、キャップ層材料２２０で覆われている絶縁層２１２及びトレンチ上に直接堆積させるのを継続する。その後、粗除去工程において、再び閾値以下の温度で、基板の底面２０４から裏へウエハを研磨し、次の精密な除去工程のための基板材料をいくらか残す。この粗除去工程後の中間状態は図２に示していない。図２ｋ）は、残存する基板材料をトレンチ２１０の底の絶縁層２１８に達するまで閾値温度以下の温度で除去する精密な除去工程後の基板を示す。絶縁層２１８は、図１の実施態様と同様に、エッチング停止層の役割を果たす。

次に、トレンチ２１０を、絶縁層２１２の底の相２１８を閾値温度以下の温度で除去することによって底面から開ける。このために、選択的なエッチング工程を行う。図２ｌ）を参照すると、これはトレンチ２１０を開けて、基板を貫通するビアホールを形成するものである。

次に、キャップ層材料２２０を、基板を分解のための閾値温度を超える温度に加熱することによってトレンチ２１０から除去する。キャップ層材料をトレンチ２１０の底面２０４上のトレンチ２１０の開口部を通じて除去する。本実施態様において、図２ｍ）を参照すると、液状とガス状の両方の分解生成物を、図１の実施態様におけるオーバーコート層１２２に形成されたホールと比較して、より大きい直径のトレンチの開口部により容易に除去することができる。

次に、図２ｎ）に示すように、金属シード（メッキ基材）層をビアホール２１０の内面上に堆積させ、続いて、電気銅メッキ又は金属を施す他の既知の手段を用いてビアホールに金属充填物１２８を施す工程を行う。

上述した実施態様は、いわゆる微細なビアの実現を可能にするものである。微細なビアは、例えば次世代のRF-SiPモジュールの実現に必要とされるものである。微細なビアの特有のビアホールの幅は約5μｍ〜50μｍのオーダーにある。微細なビアは、SiPにおけるチップの熱放散を助け、さらに、電気信号を伝える機能を果たす。したがって、絶縁層の部分１１４、１１６、１１８及び２１４、２１６、２１８をそれぞれ設けることが、ビア中の金属と基板との間に必要である。絶縁層１１２、２１２はシリコン技術と適合し、良好なステップカバレッジを有し、基板への金属の拡散を防ぐ拡散障壁をもたらすべきである。当然、それらは、良好な電気絶縁特性を有するべきである。適した絶縁材料の典型的な例は、熱酸化物、堆積された酸化物又は窒化物の層である。別の方法として、又は絶縁層の堆積後に、追加の拡散障壁層を、理想的な場合に金属層のためのメッキ基材としても機能することができるLPCVDにより成長させたTaN、TiNなどの実際の金属層の前に施すことができる。

この場合にビアの充填材料１２８、２２８に必要とされることは、低い熱及び電気の抵抗性をもたらすことであることは明らかである。さらに、材料は、望ましくない信号の損失を防ぐのに適したものであるべきである。既知のCMOS加工技術のような標準的なシリコン加工技術に組み入れる場合、金属は、この技術に適合すべきである。適した金属充填材料の典型的な例は、銅、銀及び金及びアルミニウムである。

本明細書に記載されている方法は、三次元の集積、すなわちウエハを貫通するビアを設けることを必要とするダイの積層を可能にする。説明したプロセスは、例えばマイクロ流体の冷却相互接続を用いる場合に、三次元のアクセスをもたらすのにも有用である。

留意すべきことは、本実施態様において、導電充填層が、基板を貫通するビアの側方拡大の完全な充填をもたらすことである。代わりの実施態様において、充填層は、第１及び第２の基板の面に対し面平行の断面図で分かるように、円形、楕円形又は長円形の環の形状を有する。この代わりの実施態様において、ビアの中心は、「同軸の」タイプの充填を形成するように空のままであるか、又は別の層で充填されていてもよい。

図３ａ）−ｐ）は、第１の基板の面３００上の電気回路素子と、第１の基板の面と反対側の第２の基板の面を接続する、基板を貫通する電気的なビアとを有する電子装置の加工における種々の段階を示す。

全体の加工スキームは、図１ａ）から１ｐ）に示すものと類似している。しかしながら、それに対して、本実施態様においては、基板の最上面３００上での３つの回路素子、平面キャパシタ３０２、トレンチキャパシタ３０４及びレジスタ３０６の同時製造が示される。トレンチキャパシタの代わりに、ピラーの形状の逆構造を用いることができ（図示せず）、以下、ピラーキャパシタと呼ぶ。ピラーキャパシタについて、空間の２方向の１つに少なくともサイズが制限されるポア又はトレンチ構造を用いる代わりに、構造の像を逆転させ、すなわち、垂直なホールの代わりに垂直なピラーを形成する。

これらの回路素子の機能的な層を、図３ａ）を参照して以下に説明するように、基板を貫通するビアの製造の前に製造する。留意すべきことは、これらの回路素子が、図３ａ）〜３ｎ）の配置において、基板を貫通するビアの製造と関連してこれらの装置の製造における加工の順番を説明するために、単に一例として示されていることである。

平面キャパシタ３００を、本実施例では高抵抗性シリコン基板である基板３１０の第１のドープした表面領域３０８上に形成する。第１の酸化物−窒化物−酸化物（ONO）層構造３１２は、ドープした領域３０８と第１のポリシリコン層３１４との間に誘電体層を形成する。第１のドープした表面領域３０８及び第１のポリシリコン層３１４は平面キャパシタ３００の２つの電極を形成する。

第２のドープした表面領域３１６を、簡単にするために二重トレンチ構造３１８、３２０（又は逆にしたものでは、単独のピラー構造）を有するものとして図３ａ）の断面図にて示すトレンチキャパシタ３０４の位置の基板において形成する。第２のドープした表面領域３１６も、基板と二重トレンチ構造３１８、３２０（又は逆にしたものでは、単独のピラー構造）との間の界面に形成し、平面キャパシタ３００の第１のONO−層構造３１２と同時に基板３１０上に堆積させることができる第２のONO−誘電体層構造３２２と界面を共有する。トレンチ３１８、３２０を、平面キャパシタ３００の第１のポリシリコン層３１４と同時に堆積させることができる第２のポリシリコン又は充填層３２４で充填する。第２のドープした表面領域３１６及び充填層３２４はトレンチ（又は逆にしたものでは、単独のピラー構造）キャパシタ３０４の２つの電極を形成する。

レジスタ３０６は、第３のポリシリコン層３２６を第３のONO層構造３２８上に備える。第１、第２及び第３のポリシリコン層は、すべてそれらの各電気回路素子の機能的な層を形成するものであり、導電性である。これらの層の抵抗率は、層の内側に適切な濃度レベルでドーパントの原子を加えることによって個別に調整してもよい。

図３ｂ）は、基板を貫通するビアホールの望ましい位置でトレンチ３３０を形成し、酸化物層３３２を、すべての回路素子３０２、３０４及び３０６上に加えてトレンチ３３０のすべての内面上に堆積させた後の基板３１０を示す。酸化物層３３２は基板を貫通するビアの絶縁層を形成し、したがって、酸化物の堆積工程は、既に説明した第１の実施態様における図１ｅ）の工程に達するように行われたものに相当する。しかしながら、図に示すように、酸化物層の堆積は、基板３１０上の他の回路素子にも有用であり、酸化物層３３２が中間の誘電体層の機能を取得する。

図３ｃ）は、犠牲PMMAキャップ層３３４の堆積後の次の工程における基板３１０を示す。この工程の詳細は、図１及び２の実施態様を参照して上記で説明している。

次に、図３ｄ）から分かるように、PMMAキャップ層３３４を、部分的に充填されたままであるトレンチ３３０以外の基板の位置において除去する。適した除去技術について、図１ｇ）の説明を参照されたい。結果として、平滑な基板の表面が、トレンチ３３０の存在にもかかわらず、次の層の堆積工程のために得られる。

図３ｅ）に示されているその後の加工工程において、Plox（プラズマ励起蒸着した酸化物）層３３６を基板３１０上に堆積させ、回路素子に加えてトレンチ３３０を覆う。図３ｆ）に示すように、プラズマ励起蒸着した酸化物層３３６を、トレンチ３３０のもの以外の表面の部分から除去する。

図３ｇ）を参照すると、接触層３３８を選択的に堆積させ、構造化して、回路素子３０２から３０６までの領域に接触素子を形成し、続いて第２の酸化物層３４０を、基板を貫通するビア３１０の望ましい領域におけるプラズマ励起蒸着した酸化物層３３６上に形成する。次に、ホール３４２を、図３ｈ）に示すように、Plox／第２の酸化物層構造３３６、３４０に形成し、犠牲PMMAキャップ層３３４を、図３ｋ）に示すように、ホール３４２を通じて蒸発させることによって分解し、除去する。その後、銅メッキ３４４を基板上に施し、トレンチ領域３１０に加えて回路素子３０２から３０６まで覆う。次の段階において、図３ｎ）から３ｐ）に示すように、図１ｎ）から１ｐ）を参照して説明したのと同一の方法で、すなわち底面３４６から基板を薄くし、酸化物層３３２を中間工程におけるエッチング停止層として用いてトレンチ３３０を開け、基板を貫通するビア３４８になるトレンチ３３０を、銅充填物３５０で、例えば本技術分野において既知である方法に従ってメッキによって充填することによって、基板を貫通するビアを形成する。

留意すべきことは、トレンチ３３０において酸化物層３３２を使用しない例において、例えば熱的なビアの形成において、開ける工程を、上述したエッチング停止技術を用いずに行うことができることである。代わりに、エッチングを正確なタイミングで行って、基板材料を消耗することなく底面３４６から基板を開けることができる。

図３の例には、トレンチ（又は逆にしたものでは：ピラー）キャパシタ３０４のトレンチ３１８、３２０の形成及び充填を完了した後の貫通するビアの実現が示されている。基板を貫通するビア３３０の後でのトレンチ（又は逆にしたものでは：ピラー）キャパシタ３０４の作製を考えることができるが、高温での加工工程を使用する必要があり、装置の信頼度の問題が生じる可能性がある。別の選択肢として、トレンチ（又は逆にしたものでは：ピラー）とビアの同時加工は、トレンチ（又は逆にしたものでは：ピラー）キャパシタ３０４とトレンチ３３０について１工程で異なる深さをエッチングするべきなので、困難である。トレンチ（又は逆にしたものでは：ピラー）とビアを分離するのは好ましくない。同時加工における別の困難なところは、静電結合に関して、キャパシタ３０４とトレンチ３３０のトレンチ（又は逆にしたものでは：ピラー）の充填層における要求が異なり、これらの要求を同時に実現するのは非常に困難であるところである。

図１ａ）−ｐ）は、本発明の第１の実施態様に従う基板を貫通する電気的なビアを有する基板の製造方法における種々の工程を示す図である。 図２ａ）−ｎ）は、本発明の第２の実施態様に従う基板を貫通する電気的なビアを有する基板の加工における種々の工程を示す図である。 図３ａ）−ｐ）は、第１の面上の電気回路素子と、第１の基板の面と反対側の第２の基板の面とを接続する基板を貫通する電気的なビアとを有する電子装置の加工における種々の段階を示す図である。

符号の説明

１００，２００ 基板ウエハ
１０２，２０２ 第１の面
１０４，２０４ 第２の面
１０６，２０６ 不動態化層
１０８，２０８ 加工窓
１１０，２１０ トレンチ
１１２，２１２ 絶縁層
１１４，１１６，２１４，２１６ 側面
１１８，２１８ トレンチ底の相
１２０，２２０ 犠牲キャップ層
１２２，２２２ オーバーコート層
１２４，２２４ ホール
１２６，２２６ メッキ基材
１２８，２２８ 金属充填物
３００ 第１の基板の面
３０２ 平面キャパシタ
３０４ トレンチキャパシタ
３０６ レジスタ
３０８ 第１のドープした表面領域
３１０ 基板
３１２ 第１のONO層構造
３１４ 第１のポリシリコン層
３１６ 第２のドープした表面領域
３１８，３２０ 二重トレンチ構造
３２２ 第２のONO層構造
３２４ 第２のポリシリコン層
３２６ 第３のポリシリコン層
３２８ 第３のONO層構造
３３０ トレンチ
３３２ 酸化物層
３３４ 犠牲PMMAキャップ層
３３６ Plox層
３３８ 接触層
３４０ 第２の酸化物層
３４２ ホール
３４４ 銅メッキ
３４６ 底面
３４８ 基板を貫通するビア
３５０ 銅充填物

Claims (24)

1. 第１の基板の面と反対側の第２の基板の面を電気的に接続する、覆われた、基板を貫通するビアを少なくとも１つ有する半導体基板を製造する方法であって、
   前記第１の基板の面上の前記ビアの所定の位置に基板のトレンチを製造する工程と、
   閾値温度以下で熱的に安定であり、かつ閾値温度より高い温度で分解するキャップ層材料からなる犠牲キャップ層をパターン形成するように前記基板の第１の面上に施し、それによって前記キャップ層材料で前記基板のトレンチを完全に覆い、かつ部分的に又は完全に充填する工程と、
   前記閾値温度以下の温度で、前記基板のトレンチ上の前記犠牲キャップ層を覆うオーバーコート層を設ける工程と、
   前記第２の基板の面から前記基板のトレンチを開けて、該トレンチを前記基板を貫通するビアのホールに変形させる工程と、
   前記閾値温度を越える温度で前記犠牲キャップ層を分解させ、前記犠牲キャップ層のすべての分解生成物を除去する工程と、
   前記第２の基板の面まで広がる貫通する基板が得られるように、該第２の面から前記基板のトレンチ内に導電材料を施す工程とを含むことを特徴とする半導体基板の製造方法。
2. 前記犠牲キャップ層を施す前に絶縁層を前記第１の基板の面上に堆積させ、該絶縁層は、前記基板のトレンチのすべての内面を覆い、前記基板を貫通するビアから前記基板を電気的に絶縁するのに適する請求項１記載の方法。
3. 前記基板のトレンチ内の導電材料が金属又は合金を含む請求項１記載の方法。
4. 前記オーバーコート層にホールが設けられ、該ホールを通じて前記犠牲キャップ層の分解生成物を除去する請求項１記載の方法。
5. 前記オーバーコート層が多孔質層である請求項４記載の方法。
6. 前記基板のトレンチを、すべての分解生成物を除去した後にのみ開ける請求項４記載の方法。
7. 前記犠牲キャップ層の分解前に前記基板のトレンチを前記第２の面から開け、前記分解生成物を前記第２の基板の面上の前記基板を貫通するビアホールの開口端を通じて除去する請求項１記載の方法。
8. 前記犠牲キャップ層の分解生成物を除去した後、導電カバー層をオーバーコート層上に製造する請求項４又は５記載の方法。
9. 前記オーバーコート層を設ける工程が、金属層を堆積させ、それによって基板のトレンチ上の充填材料を覆う導電カバー層を形成することを含む請求項７記載の方法。
10. 前記基板のトレンチに導電材料を施す工程の前に、拡散障壁層を前記絶縁層上に製造することを含み、該拡散障壁層は、前記絶縁層又は基板中に導電材料が拡散するのを防ぐのに適する請求項１記載の方法。
11. 前記犠牲キャップ層をパターン形成するように施す工程が、前記第１の基板の面上に前記キャップ層材料を堆積させ、前記犠牲キャップ層をマスクなしで除去する工程を含む請求項１記載の方法。
12. 前記キャップ層の除去の前に、PECVDによる絶縁層の堆積を行う請求項１記載の方法。
13. 絶縁層が不動態化層である請求項１２記載の方法。
14. 前記閾値温度が３００℃以上４５０℃以下の値を有する請求項１記載の方法。
15. 第１の基板の面と反対側の第２の基板の面を電気的に接続する、基板を貫通するビアの少なくとも１つと電気的に接続された電子回路素子を有する基板を備える電子装置を製造する方法であって、
    覆われた、基板を貫通するビアを少なくとも１つ製造するために請求項１記載の方法を行い、
    オーバーコート層を設けた後で、かつ前記基板の第２の面から基板のトレンチを開ける前に、前記電子回路素子の少なくとも１層を前記第１の基板の面上に設けることを特徴とする電子装置の製造方法。
16. 前記電子回路素子の少なくとも１層を製造する工程が、トレンチにおいて層状構造の層を設けることを含み、該層状構造は、誘電体層及び導電層の配列を有する請求項１５記載の方法。
17. 請求項１記載の方法における絶縁層を製造する工程を、トレンチにおいて層状構造の誘電体層を設けることと同時に行う請求項１６記載の方法。
18. 第１の基板の面と反対側の第２の基板の面とを有する半導体基板と、基板を貫通するビアと電気通信する少なくとも１つの電気素子とを備え、該ビアが、第１の基板の面から第２の基板の面にかけて広がり、実質的なオーム接続を可能にする導電材料を含み、該ビアに、第１の基板の面から第２の基板の面にかけて広がり、かつ第１の界面を基板と共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられている電子装置であって、
    第１の基板の貫通する基板上の少なくとも１つの電気素子が無機の不動態化層で覆われている電気素子の回路であることを特徴とする電子装置。
19. 第１の基板の面と反対側の第２の基板の面とを有する半導体基板と、基板を貫通するビアと電気通信する少なくとも１つの電気素子とを備え、該ビアは、第１の基板の面から第２の基板の面まで広がり、かつ実質的なオーム接続を可能にする導電材料を含み、該ビアには、第１の基板の面から第２の基板の面まで広がり、かつ基板と第１の界面を共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられている電子装置であって、
    前記電気素子が、PECVDで堆積された誘電体を有するキャパシタであることを特徴とする電子装置。
20. 第１の基板の面と反対側の第２の基板の面とを有する半導体基板と、基板を貫通するビアと電気通信する少なくとも１つの電気素子とを備え、該ビアは、第１の基板の面から第２の基板の面まで広がり、かつ実質的なオーム接続を可能にする導電材料を含み、該ビアには、第１の基板の面から第２の基板の面まで広がり、かつ基板と第１の界面を共有し、かつ基板から導電材料を電気的に絶縁するのに適する絶縁層が設けられている電子装置であって、
    前記電気素子は、基板を貫通するビアに存在しない少なくとも一つの層を含むトレンチ素子であることを特徴とする電子装置。
21. 前記基板を貫通するビアが、第１及び第２の導電層をビアを通る軸に沿って有し、前記層が共通の界面を有し、前記第２の層が前記基板の第２の面まで広がり、かつ金属又は合金を含む請求項１８〜２０のいずれか１項に記載の電子装置。
22. 更なる電子装置が前記基板の第１の面に組み立てられ、複数の利用可能な、基板を貫通するビアの少なくとも１つによって、該更なる電子装置への直接的な接続がもたらされる請求項１８〜２０のいずれか１項に記載の電子装置。
23. 複数のホールを貫通するビアが存在し、同軸のストリップラインとして配置されている請求項１８〜２０のいずれか１項に記載の電子装置。
24. ボンドパッドが前記基板を貫通するビア上に設けられている請求項１８〜２０のいずれか１項に記載の電子装置。

Images