CN108055212B - 一种兼容pse芯片的方法及装置 - Google Patents
一种兼容pse芯片的方法及装置 Download PDFInfo
- Publication number
- CN108055212B CN108055212B CN201711270212.1A CN201711270212A CN108055212B CN 108055212 B CN108055212 B CN 108055212B CN 201711270212 A CN201711270212 A CN 201711270212A CN 108055212 B CN108055212 B CN 108055212B
- Authority
- CN
- China
- Prior art keywords
- channel
- pse chip
- iic
- pse
- uart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Telephonic Communication Services (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种兼容PSE芯片的方法及装置,用以解决现有技术中存在的使用IIC接口或UART接口的PSE芯片停产后导致交换机无法使用的问题,实现同一块POE交换机主板对不同种类PSE芯片的兼容。该方法应用于POE交换机主板,POE交换机主板上设置的接口与PSE芯片连接,该方法包括:中央处理器CPU依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片;POE交换机主板上设置的接口对应的通道包括IIC通道和UART通道;如果通过POE交换机主板上设置的接口对应的通道中的任一通道扫描到PSE芯片,则根据任一通道确定PSE芯片对应的驱动函数;CPU调用驱动函数并通过任一通道发送控制指令到PSE芯片,完成对PSE芯片的控制。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种兼容PSE芯片的方法及装置。
背景技术
POE(Power Over Ethernet,以太网供电)指的是在现有的以太网布线基础架构不作任何改动的情况下,在为一些基于IP(Internet Protocol,网络协议)的终端传输数据信号的同时,还能为此类设备提供直流供电的技术。POE交换机与普通交换机的区别在于POE交换机内置PSE(Power Sourcing Equipment,供电端设备)芯片,用于控制供电功能。而POE交换机的CPU(Central Processing Unit,中央处理器)可以通过固定的接口来获取PSE芯片的状态。
但是,现有技术中一种PSE芯片只能通过一种接口和CPU通信,最常用的是IIC(Inter-Integrated Circuit,集成电路总线)接口和UART(Universal AsynchronousReceiver/Transmitter,通用异步收发传输器)接口。在设计POE交换机主板时,通常是在POE交换机主板上只留一种接口,IIC接口或UART接口。但在实际应用中,如果使用IIC接口或UART接口的PSE芯片停产了,而使用该PSE芯片的交换机还没有停产,则会因为没有可以替代的PSE芯片,从而导致交换机无法使用。
发明内容
本发明实施例提供一种兼容PSE芯片的方法及装置,用以解决现有技术中存在的使用IIC接口或UART接口的PSE芯片停产后导致交换机无法使用的问题,实现同一块POE交换机主板对不同种类PSE芯片的兼容。
第一方面,本发明提供一种兼容PSE芯片的方法,应用于POE交换机主板,所述POE交换机主板上设置的接口与PSE芯片连接,该方法包括:
中央处理器CPU依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片;所述POE交换机主板上设置的接口对应的通道包括IIC通道和UART通道;
如果通过所述POE交换机主板上设置的接口对应的通道中的任一通道扫描到所述PSE芯片,则根据所述任一通道确定所述PSE芯片对应的驱动函数;
所述CPU调用所述驱动函数并通过所述任一通道发送控制指令到所述PSE芯片,完成对所述PSE芯片的控制。
可选的,在所述CPU依次通过所述POE交换机主板上设置的接口对应的通道扫描PSE芯片之前,所述方法还包括:
设置所述POE交换机主板上设置的接口对应的通道的优先级;其中,所述优先级用于选择先通过所述IIC通道或所述UART通道扫描所述PSE芯片。
可选的,当所述IIC通道的优先级高于所述UART通道的优先级时,则所述CPU依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片,包括:
通过所述IIC通道扫描所述PSE芯片,如果扫描到,则根据所述IIC通道确定所述PSE芯片对应的驱动函数;
如果通过IIC通道不能扫描到所述PSE芯片,则通过所述UART通道扫描所述PSE芯片;
如果通过所述UART通道扫描到所述PSE芯片,则根据所述UART通道确定所述PSE芯片对应的驱动函数。
可选的,当所述UART通道的优先级高于所述IIC通道的优先级时,则述CPU依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片,包括:
通过所述UART通道扫描所述PSE芯片,如果扫描到,则根据所述UART通道确定所述PSE芯片对应的驱动函数;
如果通过UART通道不能扫描到所述PSE芯片,则通过所述IIC通道扫描所述PSE芯片;
如果通过所述IIC通道扫描到所述PSE芯片,则根据所述IIC通道确定所述PSE芯片对应的驱动函数。
第二方面,本发明还提供一种兼容PSE芯片的装置,包括POE交换机主板,所述POE交换机主板上设置的接口与PSE芯片连接,该装置还包括:
扫描模块,用于依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片;所述POE交换机主板上设置的接口对应的通道包括IIC通道和UART通道;
处理模块,用于如果通过所述POE交换机主板上设置的接口对应的通道中的任一通道扫描到所述PSE芯片,则根据所述任一通道确定所述PSE芯片对应的驱动函数;调用所述驱动函数并通过所述任一通道发送控制指令到所述PSE芯片,完成对所述PSE芯片的控制。
可选的,所述装置还包括优先级设置模块;
所述优先级设置模块,用于设置所述POE交换机主板上设置的接口对应的通道的优先级;其中,所述优先级用于选择先通过所述IIC通道或所述UART通道扫描所述PSE芯片。
可选的,当所述IIC通道的优先级高于所述UART通道的优先级时,所述扫描模块具体用于通过所述IIC通道扫描所述PSE芯片,如果扫描到,则根据所述IIC通道确定所述PSE芯片对应的驱动函数;如果通过IIC通道不能扫描到所述PSE芯片,则通过所述UART通道扫描所述PSE芯片;如果通过所述UART通道扫描到所述PSE芯片,则根据所述UART通道确定所述PSE芯片对应的驱动函数。
可选的,当所述UART通道的优先级高于所述IIC通道的优先级时,所述扫描模块具体用于通过所述UART通道扫描所述PSE芯片,如果扫描到,则根据所述UART通道确定所述PSE芯片对应的驱动函数;如果通过UART通道不能扫描到所述PSE芯片,则通过所述IIC通道扫描所述PSE芯片;如果通过所述IIC通道扫描到所述PSE芯片,则根据所述IIC通道确定所述PSE芯片对应的驱动函数。
第三方面,本发明还提供一种兼容PSE芯片的装置,该装置包括:
POE交换机主板,所述POE交换机主板上设置有CPU、IIC通道、UART通道、以及使所述IIC通道、所述UART通道与其他设备连接的接口;所述CPU用于:依次通过所述与其他设备连接的接口对应的通道扫描PSE芯片;如果通过所述与其他设备连接的接口对应的通道中的任一通道扫描到所述PSE芯片,则根据所述任一通道确定所述PSE芯片对应的驱动函数;调用所述驱动函数并通过所述任一通道发送控制指令到所述PSE芯片,完成对所述PSE芯片的控制;
PSE板,该PSE板上设置有PSE芯片,所述PSE板通过所述POE交换机主板上的接口与所述POE交换机主板活动连接。
可选的,所述与其他设备连接的接口包括两个,两个接口分别与所述IIC通道、所述UART通道对应,使得所述IIC通道、所述UART通道与其他设备连接。
本发明实施例中,通过在POE交换机主板上同时设置IIC通道和UART通道,并通过IIC通道或UART通道扫描PSE芯片,如果通过IIC通道或UART通道中的任一通道扫描到PSE芯片,则确定PSE芯片对应的驱动函数,然后调用驱动函数,完成对所述PSE芯片的控制。本发明可以实现在POE交换机主板上兼容不同的PSE芯片,解决了某种接口的PSE芯片停产后而导致使用该PSE芯片的POE交换机也停产的问题。
附图说明
图1为本发明实施例一提供的一种兼容PSE芯片方法的流程示意图;
图2为本发明实施例一中增加优先级后提供的一种兼容PSE芯片方法的流程示意图;
图3为本发明实施例一中设置IIC通道的优先级高于UART通道后提供的一种兼容PSE芯片方法的流程示意图;
图4为本发明实施例一中确定驱动函数的流程示意图;
图5为本发明实施例二提供的一种兼容PSE芯片装置的结构框图;
图6为本发明实施例三提供的一种兼容PSE芯片装置的结构框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
如图1所示,本发明实施例一提供了一种兼容PSE芯片的方法,该方法包括:
S101,中央处理器CPU依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片;POE交换机主板上设置的接口对应的通道包括IIC通道和UART通道;
S102,如果通过POE交换机主板上设置的接口对应的通道中的任一通道扫描到PSE芯片,则根据任一通道确定PSE芯片对应的驱动函数;
S103,CPU调用驱动函数并通过任一通道发送控制指令到PSE芯片,完成对PSE芯片的控制。
值得说明的是,S102中驱动函数的作用是使CPU能通过IIC通道或UART通道控制PSE芯片对POE交换机端口进行供电。S103中完成对所述PSE芯片的控制,主要是指对PSE芯片的供电控制,使得CPU能通过PSE芯片控制POE交换机中供电的端口。
进一步,如图2所示,在S101之前,该方法还包括:
S111,设置POE交换机主板上设置的接口对应的通道的优先级;其中,所述优先级用于选择先通过所述IIC通道或所述UART通道扫描所述PSE芯片;
具体的,用户可以根据需求,自行设定POE交换机主板上设置的接口对应的通道的优先级,比如,用户可以设定IIC通道的优先级高于UART通道的优先级,那么则会先通过IIC通道扫描PSE芯片,或者用户可以设定UART通道的优先级高于IIC通道的优先级,那么则会先通过UART通道扫描PSE芯片。对于设定通道扫描优先级的具体方式,本发明实施例不作限制,只要能实现通过IIC通道或UART通道扫描PSE芯片即可。
添加S111后,S101为:
所述CPU根据所述优先级选择POE交换机主板上设置的接口对应的通道中的其中一个通道扫描PSE芯片。
举例来说,当用户设定了UART通道的优先级高于IIC通道的优先级,那么CPU则会根据设定的优先级会先选择通过UART通道扫描PSE芯片。又或者用户设定了IIC通道的优先级高于UART通道的优先级,那么CPU则会根据设定的优先级会先选择通过IIC通道扫描PSE芯片。
进一步,考虑到使用IIC通道的PSE芯片应用广泛,可以默认设置所述优先级为所述IIC通道的优先级高于UART通道,则如图3所示,该方法包括:
S121,通过所述IIC通道扫描所述PSE芯片,如果扫描到,进入S122,否则进入S123;
S122,根据所述IIC通道确定所述PSE芯片对应的驱动函数;
S123,通过所述UART通道扫描所述PSE芯片,如果扫描到所述PSE芯片,则根据所述UART通道确定所述PSE芯片对应的驱动函数。
具体的,当设置的优先级为IIC通道的优先级高于UART通道,首先通过IIC通道扫描PSE芯片,如果通过IIC通道扫描到了PSE芯片,那么就通过IIC通道确定PSE芯片对应的驱动函数;但如果通过IIC通道没有扫描到PSE芯片,说明该PSE芯片使用的不是IIC通道,那么就通过UART通道来扫描PSE芯片。如果通过UART通道扫描到了PSE芯片,则说明该PSE芯片使用的就是UART通道,那么就可以根据UART通道确定PSE芯片对应的驱动函数。
具体的,当设置的优先级为UART通道的优先级高于IIC通道,首先通过UART通道扫描PSE芯片,如果通过UART通道扫描到了PSE芯片,那么就通过UART通道确定PSE芯片对应的驱动函数;但如果通过UART通道没有扫描到PSE芯片,说明该PSE芯片使用的不是UART通道,那么就通过IIC通道来扫描PSE芯片。如果通过IIC通道扫描到了PSE芯片,则说明该PSE芯片使用的就是IIC通道,那么就可以根据IIC通道确定PSE芯片对应的驱动函数。
举例来说,如果A厂家生产的PSE芯片使用IIC通道,B厂家生产的PSE芯片使用UART通道。在整机启动的时候,CPU先使用IIC通道去探测IIC通道下是否有PSE芯片,若能扫描到PSE芯片,说明POE主板上使用的是A厂家PSE芯片,则调出适用A厂家的PSE模块,对该PSE芯片进行相应的初始化;然后挂载A厂家的PSE芯片的驱动函数,才能对PSE芯片进行相应的管理,挂载的驱动函数提供给POE功率管理模块调用,最终整机启动完成,POE正常对外供电,CPU通过IIC通道对PSE芯片进行控制。
若启动的时候通过IIC通道,不能扫描到PSE芯片,则CPU切换到UART的通道,通过UART通道去探测PSE芯片;若能扫描到PSE芯片,说明现在POE交换机主板上使用的是B厂家的PSE芯片,则调出适合B厂家的PSE模块,对该PSE芯片进行相应的初始化;然后软件挂载B厂家的PSE芯片的驱动函数,才能对PSE芯片进行相应的管理,挂载的驱动函数提供给POE功率管理模块调用,最终整机启动完成,POE正常对外供电,CPU通过UART通道对PSE芯片进行控制。
值得说明的是,本发明实施例需要把IIC通道和UART通道的驱动函数都加载到软件中,这样在上电扫描时,才能进行通道的切换。
进一步,如图4所示,在S102中,根据所述任一通道确定所述PSE芯片对应的驱动函数包括:
S141,根据扫描到的所述PSE芯片获取所述PSE芯片对应的版本信息;
S142,根据所述PSE芯片的版本信息,确定所述PSE芯片对应的驱动函数。
具体的,PSE芯片的内部寄存器中储存有该PSE芯片的版本信息,根据该版本信息可以确定该PSE芯片使用的驱动函数。所以,在具体实施过程中,首先根据扫描到PSE芯片获取PSE芯片对应的版本信息,然后根据获得的版本信息,确定PSE芯片对应的驱动函数。
值得说明的是,本发明实施例对于获取PSE芯片版本信息的具体方式,不作限制,只要通过获取的PSE芯片的版本信息可以确定该PSE芯片对应的驱动函数即可。
实施例二
如图5所示,本发明实施例二提供了一种兼容PSE芯片的装置,包括POE交换机主板201,所述POE交换机主板201上设置的接口与PSE芯片202连接,该装置还包括:
扫描模块203,用于依次通过POE交换机主板201上设置的接口对应的通道扫描PSE芯片202;POE交换机主板201上设置的接口对应的通道包括IIC通道和UART通道;
处理模块204,用于如果通过POE交换机主板201上设置的接口对应的通道中的任一通道扫描到PSE芯片202,则根据任一通道确定PSE芯片202对应的驱动函数;调用驱动函数并通过任一通道发送控制指令到PSE芯片202,完成对PSE芯片202的控制。
可选的,该装置还包括优先级设置模块205;
优先级设置模块205,用于设置POE交换机主板201上设置的接口对应的通道的优先级;其中,优先级用于选择先通过IIC通道或UART通道扫描PSE芯片。
可选的,当IIC通道的优先级高于UART通道的优先级时,扫描模块203具体用于通过IIC通道扫描PSE芯片,如果扫描到,则根据IIC通道确定PSE芯片对应的驱动函数;如果通过IIC通道不能扫描到PSE芯片,则通过UART通道扫描PSE芯片;如果通过UART通道扫描到PSE芯片,则根据UART通道确定PSE芯片对应的驱动函数。
可选的,当UART通道的优先级高于IIC通道的优先级时,扫描模块203具体用于通过UART通道扫描PSE芯片,如果扫描到,则根据UART通道确定PSE芯片对应的驱动函数;如果通过UART通道不能扫描到PSE芯片,则通过IIC通道扫描PSE芯片;如果通过IIC通道扫描到PSE芯片,则根据IIC通道确定PSE芯片对应的驱动函数。
该装置可以用于执行图1~图4所示的实施例所提供的方法,因此,对于该方法的流程等可参考图1~图4所示的实施例的描述,不多赘述。其中,优先级设置模块205在图5中一并示出,但需要知道的是,优先级设置模块205并不是必选的功能模块,因此在图5中以虚线示出。
实施例三
如图6所示,本发明实施例三还提供了一种兼容PSE芯片的装置,该装置包括:
POE交换机主板301,所述POE交换机主板上设置有CPU 302、IIC通道303、UART通道304、以及使所述IIC通道303、所述UART通道304与其他设备连接的接口;
所述CPU 302用于:依次通过与其他设备连接的接口对应的通道扫描PSE芯片306;如果通过与其他设备连接的接口对应的通道中的任一通道扫描到所述PSE芯片306,则根据所述任一通道确定所述PSE芯片306对应的驱动函数;调用所述驱动函数并通过所述任一通道发送控制指令到所述PSE芯片306,完成对所述PSE芯片306的控制;
PSE板305,该PSE板305上设置有PSE芯片306,所述PSE板305通过所述POE交换机主板上301的接口与所述POE交换机主板301活动连接。
具体的,POE交换机主板和PSE板活动连接可以是在使用的时候把PSE板***POE交换机主板上,但对于POE交换机主板和PSE板活动连接的具体方式,本发明实施例不作限制,只要POE交换机主板和PSE板活动连接可以实现不同接口的PSE芯片的切换即可。
值得说明的是,POE交换机主板和PSE板的大小需要适配,以便用户对POE交换机的使用。同时,为了让PSE板和POE交换机主板活动连接后,PSE芯片可以正常的工作,还需要保证PSE板上PSE芯片的引脚与POE交换机主板接口的引脚一一对应。
可选的,如图6所示,所述与其他设备连接的接口包括两个,两个接口分别与所述IIC通道、所述UART通道对应,使得所述IIC通道、所述UART通道与其他设备连接。
值得说明的是,本发明实施例中的方法及装置中,一种POE交换机主板对应一种PSE芯片,所以在图6中通过UART通道304与CPU 302连接的PSE板用虚线框标识,表示的是此时CPU 302通过IIC通道303与PSE板连接。但如果CPU是通过UART通道与PSE板连接,那么通过IIC通道与CPU连接的PSE板则用虚线框表示。值得说明的是,本发明实施例中图6只表示了上述其中一种情况,但本发明实施例不仅限于图6所示的情况。
本发明实施例提供了一种兼容PSE芯片的方法及装置,通过在POE交换机主板上同时设置IIC通道和UART通道,并通过IIC通道或UART通道扫描PSE芯片,如果通过IIC通道或UART通道中的任一通道扫描到PSE芯片,则确定PSE芯片对应的驱动函数,然后调用驱动函数,完成对所述PSE芯片的控制。本发明实施例可以实现在一块POE交换机主板上兼容不同的PSE芯片,解决了某种接口的PSE芯片停产后而导致使用该PSE芯片的POE交换机也停产的问题。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种兼容PSE芯片的方法,应用于POE交换机主板,所述POE交换机主板上设置的接口与PSE芯片连接,其特征在于,该方法包括:
中央处理器CPU依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片;所述POE交换机主板上设置的接口对应的通道包括IIC通道和UART通道;
如果通过所述POE交换机主板上设置的接口对应的通道中的任一通道扫描到所述PSE芯片,则根据所述任一通道确定所述PSE芯片对应的驱动函数;
所述CPU调用所述驱动函数并通过所述任一通道发送控制指令到所述PSE芯片,完成对所述PSE芯片的控制;
其中,在所述CPU依次通过所述POE交换机主板上设置的接口对应的通道扫描PSE芯片之前,所述方法还包括:
设置所述POE交换机主板上设置的接口对应的通道的优先级;其中,所述优先级用于选择先通过所述IIC通道或所述UART通道扫描所述PSE芯片。
2.如权利要求1所述的方法,其特征在于,当所述IIC通道的优先级高于所述UART通道的优先级时,则所述CPU依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片,包括:
通过所述IIC通道扫描所述PSE芯片,如果扫描到,则根据所述IIC通道确定所述PSE芯片对应的驱动函数;
如果通过IIC通道不能扫描到所述PSE芯片,则通过所述UART通道扫描所述PSE芯片;
如果通过所述UART通道扫描到所述PSE芯片,则根据所述UART通道确定所述PSE芯片对应的驱动函数。
3.如权利要求1所述的方法,其特征在于,当所述UART通道的优先级高于所述IIC通道的优先级时,则所述CPU依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片,包括:
通过所述UART通道扫描所述PSE芯片,如果扫描到,则根据所述UART通道确定所述PSE芯片对应的驱动函数;
如果通过UART通道不能扫描到所述PSE芯片,则通过所述IIC通道扫描所述PSE芯片;
如果通过所述IIC通道扫描到所述PSE芯片,则根据所述IIC通道确定所述PSE芯片对应的驱动函数。
4.一种兼容PSE芯片的装置,包括POE交换机主板,所述POE交换机主板上设置的接口与PSE芯片连接,其特征在于,该装置还包括:
扫描模块,用于依次通过POE交换机主板上设置的接口对应的通道扫描PSE芯片;所述POE交换机主板上设置的接口对应的通道包括IIC通道和UART通道;
处理模块,用于如果通过所述POE交换机主板上设置的接口对应的通道中的任一通道扫描到所述PSE芯片,则根据所述任一通道确定所述PSE芯片对应的驱动函数;调用所述驱动函数并通过所述任一通道发送控制指令到所述PSE芯片,完成对所述PSE芯片的控制;
其中,所述装置还包括优先级设置模块;
所述优先级设置模块,用于设置所述POE交换机主板上设置的接口对应的通道的优先级;其中,所述优先级用于选择先通过所述IIC通道或所述UART通道扫描所述PSE芯片。
5.如权利要求4所述的装置,其特征在于,当所述IIC通道的优先级高于所述UART通道的优先级时,所述扫描模块具体用于通过所述IIC通道扫描所述PSE芯片,如果扫描到,则根据所述IIC通道确定所述PSE芯片对应的驱动函数;如果通过IIC通道不能扫描到所述PSE芯片,则通过所述UART通道扫描所述PSE芯片;如果通过所述UART通道扫描到所述PSE芯片,则根据所述UART通道确定所述PSE芯片对应的驱动函数。
6.如权利要求4所述的装置,其特征在于,当所述UART通道的优先级高于所述IIC通道的优先级时,所述扫描模块具体用于通过所述UART通道扫描所述PSE芯片,如果扫描到,则根据所述UART通道确定所述PSE芯片对应的驱动函数;如果通过UART通道不能扫描到所述PSE芯片,则通过所述IIC通道扫描所述PSE芯片;如果通过所述IIC通道扫描到所述PSE芯片,则根据所述IIC通道确定所述PSE芯片对应的驱动函数。
7.一种兼容PSE芯片的装置,其特征在于,该装置包括:
POE交换机主板,所述POE交换机主板上设置有CPU、IIC通道、UART通道、以及使所述IIC通道、所述UART通道与其他设备连接的接口;所述CPU用于:依次通过所述与其他设备连接的接口对应的通道扫描PSE芯片;如果通过所述与其他设备连接的接口对应的通道中的任一通道扫描到所述PSE芯片,则根据所述任一通道确定所述PSE芯片对应的驱动函数;调用所述驱动函数并通过所述任一通道发送控制指令到所述PSE芯片,完成对所述PSE芯片的控制;
PSE板,该PSE板上设置有PSE芯片,所述PSE板通过所述POE交换机主板上的接口与所述POE交换机主板活动连接;
其中,所述CPU还用于:设置所述POE交换机主板上设置的接口对应的通道的优先级;其中,所述优先级用于选择先通过所述IIC通道或所述UART通道扫描所述PSE芯片。
8.如权利要求7所述的装置,其特征在于,所述与其他设备连接的接口包括两个,两个接口分别与所述IIC通道、所述UART通道对应,使得所述IIC通道、所述UART通道与其他设备连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711270212.1A CN108055212B (zh) | 2017-12-05 | 2017-12-05 | 一种兼容pse芯片的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711270212.1A CN108055212B (zh) | 2017-12-05 | 2017-12-05 | 一种兼容pse芯片的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108055212A CN108055212A (zh) | 2018-05-18 |
CN108055212B true CN108055212B (zh) | 2021-05-18 |
Family
ID=62122077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711270212.1A Active CN108055212B (zh) | 2017-12-05 | 2017-12-05 | 一种兼容pse芯片的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108055212B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115396243B (zh) * | 2022-10-27 | 2023-03-14 | 武汉思创易控科技有限公司 | 一种PoE供电控制方法、存储介质及终端 |
CN116795452B (zh) * | 2023-07-20 | 2024-04-02 | 龙芯中科(北京)信息技术有限公司 | 驱动程序兼容性的确定方法、装置及设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102109604A (zh) * | 2009-12-28 | 2011-06-29 | 中国科学院微电子研究所 | Gps/galileo导航基带处理芯片及导航接收机 |
CN203243343U (zh) * | 2013-04-27 | 2013-10-16 | 迈普通信技术股份有限公司 | 具有以太网络供电功能的网络设备 |
CN107301447A (zh) * | 2017-06-09 | 2017-10-27 | 深圳市科信通信技术股份有限公司 | 兼容两种不同芯片的智能电子标签、程序算法及管理*** |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7752472B2 (en) * | 2006-06-28 | 2010-07-06 | Broadcom Corporation | Protocol and interface between a LAN on motherboard (LOM) and a powered device (PD) for a personal computing device (PCD) |
-
2017
- 2017-12-05 CN CN201711270212.1A patent/CN108055212B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102109604A (zh) * | 2009-12-28 | 2011-06-29 | 中国科学院微电子研究所 | Gps/galileo导航基带处理芯片及导航接收机 |
CN203243343U (zh) * | 2013-04-27 | 2013-10-16 | 迈普通信技术股份有限公司 | 具有以太网络供电功能的网络设备 |
CN107301447A (zh) * | 2017-06-09 | 2017-10-27 | 深圳市科信通信技术股份有限公司 | 兼容两种不同芯片的智能电子标签、程序算法及管理*** |
Also Published As
Publication number | Publication date |
---|---|
CN108055212A (zh) | 2018-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11665007B2 (en) | PoE powered device with link layer startup processor | |
US7293118B1 (en) | Apparatus and method for dynamically providing hub or host operations | |
US8880752B2 (en) | Customizing and/or multiplexing universal serial bus pins | |
US20040088449A1 (en) | USB unit control method and a USB unit controller | |
US10681236B2 (en) | Information processing apparatus that controls power supply to different destinations, method of controlling the same, and storage medium | |
KR20070009250A (ko) | 통신시스템 | |
CN108055212B (zh) | 一种兼容pse芯片的方法及装置 | |
CN114623756B (zh) | 插接到位检测装置及电子设备 | |
JP2009033247A (ja) | 情報端末装置とそのオプションユニット | |
US20050091437A1 (en) | Multi-function universal serial bus wireless bridge | |
JP3937434B2 (ja) | ホストとデバイスのいずれの役割も選択的に設定することができる通信コントローラを備えた電子機器 | |
US20120036294A1 (en) | Computer integrated display integrated display and control method of the same | |
CN108701104B (zh) | 数据传输***、投影仪、和数据传输方法 | |
CN111030722B (zh) | 用于电池管理***的通信电路及通信方法 | |
US10235311B2 (en) | Data acquisition system, electronic device, and data acquisition terminal | |
CN111966195A (zh) | 一种启动控制电路及方法 | |
JP2004110145A (ja) | Usbコネクタ接続装置、usbコネクタ接続方法、usbコネクタ接続プログラムおよびusb接続プログラムを記録した媒体 | |
KR100940635B1 (ko) | 네트웍에 연결되는 피제어기기에 따라 기기 매니저를 가변적으로 운용하는 장치 및 그 방법 | |
TWI792840B (zh) | Usb晶片及其操作方法 | |
CN105426199B (zh) | 自动适配多模式数据卡设备的方法、装置及*** | |
US20160315780A1 (en) | Method and system for configuring pse polarity | |
US10966272B2 (en) | Wireless LAN connection device and non-transitory computer readable medium storing program | |
JP4133658B2 (ja) | Pcカードモデムおよびその動作状況取得方法 | |
CN116541331A (zh) | 接口装置及数据传输*** | |
KR20050102824A (ko) | Usb 접속제어버튼을 이용한 usb접속 제어장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |