JP3133732B2 - マルチスレーブバスラインシステム及びシリアル転送方法 - Google Patents
マルチスレーブバスラインシステム及びシリアル転送方法Info
- Publication number
- JP3133732B2 JP3133732B2 JP10349321A JP34932198A JP3133732B2 JP 3133732 B2 JP3133732 B2 JP 3133732B2 JP 10349321 A JP10349321 A JP 10349321A JP 34932198 A JP34932198 A JP 34932198A JP 3133732 B2 JP3133732 B2 JP 3133732B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- slave
- address
- master
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Memory System (AREA)
- Small-Scale Networks (AREA)
Description
デバイスによって複数のスレーブデバイスを制御するバ
スラインシステムに関し、特に、情報処理装置における
電圧や温度、カバーの開閉もしくはFANの回転数等の
状態監視を行うマネージメントシステム、LED(発光
ダイオード)、LCD(液晶ディスプレイ)等による状
態表示を行うマネージメントシステム、または装置もし
くはモジュール単位の版数管理を行うマネージメントシ
ステムに好適な、マルチスレーブバスラインシステム及
びシリアル転送方法に関する。
度、カバーの開閉もしくはFANの回転数等の状態監視
を行うマネージメントシステム、LED,LCD等によ
る状態表示を行うマネージメントシステム、または装置
もしくはモジュール単位の版数管理を行うマネージメン
トシステムに好適な、バスラインシステムの開発が盛ん
に進められている。
トシステムに使用されるシリアル転送バスには、一般的
に、シリアルデータライン(SDA)とシリアルクロッ
クライン(SCL)の2本のラインからなるI2Cバス
がよく用いられる。通常、1本のI2Cバスに、マネー
ジメントシステムの制御を行うマスタデバイスと、状態
監視のためのセンサ、状態表示を行うためのLED,L
CDコントローラ、版数管理を行うためのメモリ等の複
数のスレーブデバイスが接続される。
てバスの浮遊容量が増加し信号レベルの維持が困難にな
るため、接続デバイス数に制限が生じる。また、一般的
なスレーブデバイスは、選択可能なスレーブアドレスの
数に制限があり、その数以上の同種のスレーブデバイス
を同一バス上に接続することができない。
拡大に伴い、必要とするスレーブデバイスの数も増え、
伝送線路の特性の限界、またはスレーブアドレスの数の
制限を越えて、スレーブデバイスを接続することが要求
されている。
ば、特開平8−84154に開示されているようなもの
がある。図5は、従来技術のマルチスレーブバスライン
システムを説明するための機能ブロック図である。従来
技術は、図5に示すように、伝送線路の分割、またはス
レーブアドレスの重複を回避するよう、複数本のI2C
バスに分散してスレーブデバイスを接続し、マスタデバ
イス24が接続されるI2Cバス(以下、マスタバス)
と、スレーブデバイスが接続される複数本のI2Cバス
(以下、スレーブバス)とを、スイッチにより切り替
え、選択接続して、データ転送を実現するバスラインシ
ステム(以下、マルチスレーブバスラインシステム)で
ある。
ように、スレーブバス39,40,41,42を切り替
えるためのスイッチ26,27,28,29と、データ
転送先に対応して前記のスイッチをONまたはOFFす
るためのスイッチ制御回路25と、前記のスイッチ制御
回路25に対してデータの転送先を送出する機能を有し
たI2Cバスマスタインターフェース23を持つマスタ
デバイス24を備えている。
術では、例えば、マスタデバイス24からスレーブデバ
イス30に対してデータ転送を行う場合、マスタデバイ
ス24がマスタバス38に対してデータを送受信する前
に、あらかじめ、送受信先のスレーブバス39と、マス
タバス38とが接続されるよう、切り替えスイッチ26
をONにし、切り替えスイッチ27,28,29をOF
Fにする必要がある。そのため、マスタデバイス24に
は、I2Cバスに対してデータを送受信する機能に加え
て、スイッチ制御回路25に対してデータの送受信先の
スイッチ制御機能も併せて有するI2Cバスマスタイン
ターフェース23を設ける必要がある。その結果、バス
ラインシステムの実現のために一般的なマスタデバイス
24を利用することはできず、また、1本のI2Cバス
によって実現されるバスラインシステムとの、ソフトウ
ェアの互換性もなくなるという問題点があった。また、
マスタデバイスが複数接続されるシステムに対処してい
ないという問題点もあった。
のONまたはOFFは、I2Cバス38,39,40,
41,42がバスフリーの状態で行われなければならな
いため、マスタデバイス24は、データ転送前のバスフ
リーの状態からI2Cバス38、39,40,41,4
2を占有しなければならない。その結果、マスタデバイ
ス24を2個以上接続する場合、I2Cバスの通信調整
手順を機能させるため、各々のマスタデバイス24が持
つI2Cバスマスタインターフェース23に、各マスタ
デバイス24間の調停機能を別途設ける必要があり、非
常に複雑な回路が必要となるという問題点もあった。
のであり、その目的とするところは、現在使用されてい
る一般的なI2Cバスマスタデバイスとスレーブデバイ
スを利用しつつ、ソフトウェアの互換性を維持しなが
ら、より多くのスレーブデバイスを接続可能としたマル
チスレーブバスラインシステム及びシリアル転送方法を
提供する点にある。
載の発明の要旨は、少なくとも1つ以上のマスタデバイ
スによって複数のスレーブデバイスを制御するマルチス
レーブバスラインシステムであって、データの送受信を
制御するバスマスタインターフェースを有する少なくと
も1つ以上の前記マスタデバイスと、少なくとも1つ以
上の前記スレーブデバイスと、前記スレーブデバイスの
論理アドレス及び実アドレス、当該実アドレスに対応す
るスレーブバスのバスナンバーが少なくとも記述されて
いるアドレスデコードテーブルと、前記アドレスデコー
ドテーブルを参照してスレーブアドレスのデコード処理
を行うアドレスデコーダと、前記マスタデバイスから送
信される論理アドレスを、前記アドレスデコードテーブ
ルを参照し実アドレスに変換して前記スレーブデバイス
に送信するとともに、前記マスタデバイスと前記スレー
ブデバイスとの間でのデータ転送を制御するバス切り替
えシステムとを有し、前記バス切り替えシステムは、前
記スレーブアドレスのデコードするビット幅を所定幅に
限定し、前記マスタデバイスからマスタバス上に送信さ
れた、データの送受信の対象となる前記スレーブデバイ
スの論理アドレスを、前記アドレスデコードテーブルを
参照してデコードし、前記スレーブデバイスが接続され
たスレーブバスと前記マスタバスとが接続されるよう、
スイッチ制御を行い、前記スレーブデバイスの実アドレ
スに変換して前記スレーブバス上にスレーブアドレスを
送信し、データの送受信を行うという動作を実行するこ
とを特徴とするマルチスレーブバスラインシステムに存
する。また、この発明の請求項2に記載の発明の要旨
は、少なくとも1つ以上のマスタデバイスによって複数
のスレーブデバイスを制御するマルチスレーブバスライ
ンシステムであって、少なくとも1つ以上の前記マスタ
デバイスが接続されるマスタバスと、少なくとも1つ以
上の前記スレーブデバイスが接続される複数本のスレー
ブバスと、前記マスタバスと1個以上の複数本のスレー
ブバスとの接続をONまたはOFFする少なくとも1つ
以上のスイッチと、前記スレーブバスを切り替えるため
のスイッチをONまたはOFFするスイッチ制御回路
と、前記スレーブデバイスの論理アドレス及び実アドレ
ス、当該実アドレスに対応するスレー ブバスのバスナン
バーが少なくとも記述されているアドレスデコードテー
ブルと、前記アドレスデコードテーブルを参照してスレ
ーブアドレスのデコード処理を行うアドレスデコーダ
と、前記マスタデバイスから送信される論理アドレスに
基づいて前記アドレスデコードテーブルを参照し前記ア
ドレスデコーダから前記スイッチ制御回路にデータを供
給して前記スイッチを制御し、前記スレーブデバイスが
接続される複数本のバスを選択して切り替えるバス切り
替えシステムとを有し、前記バス切り替えシステムは、
前記スレーブアドレスのデコードするビット幅を所定幅
に限定し、前記マスタデバイスから前記マスタバス上に
送信された、データの送受信の対象となる前記スレーブ
デバイスの論理アドレスを、前記アドレスデコードテー
ブルを参照してデコードし、前記スレーブデバイスが接
続された前記スレーブバスと前記マスタバスとが接続さ
れるよう、スイッチ制御を行い、前記スレーブデバイス
の実アドレスに変換して前記スレーブバス上にスレーブ
アドレスを送信し、データの送受信を行うという動作を
実行することを特徴とするマルチスレーブバスラインシ
ステムに存する。また、この発明の請求項3に記載の発
明の要旨は、前記バス切り替えシステムは、前記スイッ
チ制御回路に供給するデータを、前記スレーブバス上に
設けた前記アドレスデコーダから供給することを特徴と
する請求項1または2に記載のマルチスレーブバスライ
ンシステムに存する。また、この発明の請求項4に記載
の発明の要旨は、前記バス切り替えシステムは、前記マ
スタデバイスから前記マスタバス上に送信された、デー
タの送受信の対象となる前記スレーブデバイスの論理ア
ドレスを、前記アドレスデコードテーブルを参照してデ
コードし、前記スレーブデバイスが接続されたスレーブ
バスと前記マスタバスとが接続されるように前記スイッ
チの制御を行い、前記スレーブデバイスの実アドレスに
変換して前記スレーブバス上にスレーブアドレスを送信
し、データの送受信を行うことを特徴とする請求項1乃
至3のいずれか一項に記載のマルチスレーブバスライン
システムに存する。また、この発明の請求項5に記載の
発明の要旨は、前記アドレスデコードテーブルを参照
し、前記マスタデバイスから送出される前記スレーブデ
バイスの論理アドレスに基づいて、接続する前記スレー
ブバスのバス番号及び/または前記スレーブデバイスの
実アドレスを生成するアドレスデコーダを有することを
特徴とする請求項1または2に記載のマルチスレーブバ
スラインシステムに存する。また、この発明の請求項6
に記載の発明の要旨は、前記アドレスデコーダは、前記
バス番号を前記スイッチ制御回路に送信し、前記スイッ
チをONまたはOFFすることを特徴とする請求項5に
記載のマルチスレーブバスラインシステムに存する。ま
た、この発明の請求項7に記載の発明の要旨は、データ
転送の対象となる前記スレーブデバイスが接続される前
記スレーブバスと前記マスタバスとが接続されたとき、
前記アドレスデコーダが当該マスタバスに対して実アド
レスを送信し、前記マスタデバイスと前記スレーブデバ
イスとがデータの送受信を行うことを特徴とする請求項
5に記載のマルチスレーブバスラインシステムに存す
る。また、この発明の請求項8に記載の発明の要旨は、
データの送受信を制御するバスマスタインターフェース
を有する少なくとも1つ以上のマスタデバイスと、少な
くとも1つ以上のスレーブデバイスと、前記スレーブデ
バイスの論理アドレス及び実アドレス、当該実アドレス
に対応するスレーブバスのバスナンバーが少なくとも記
述されているアドレスデコードテーブルと、前記アドレ
スデコードテーブルを参照してスレーブアドレスのデコ
ード処理を行うアドレスデコーダとを備えたマルチスレ
ーブバスラインシステムに対して、前記マスタデバイス
と前記スレーブデバイスとの間のデータ転送を制御する
工程を備えたシリアル転送方法であって、前記マスタデ
バイスから送信される論理アドレスを、前記アドレスデ
コードテーブルを参照し実アドレスに変換して前記スレ
ーブデバイスに送信するとともに、前記マスタデバイス
と前記スレーブデバイスとの間でのデータ転送を制御す
るバス切り替え工程を有し、前記バス切り替え工程は、
前記スレーブアドレスのデコードするビット幅を所定幅
に限定する工程と、前記マスタデバイスからマスタバス
上に送信された、データの送受信の対象となる前記スレ
ーブデバイスの論理アドレスを、前記アドレスデコード
テーブルを参照してデコードし、前記スレーブデバイス
が接続されたスレーブバスと前記マスタバスとが接続さ
れるよう、スイッチ制御を行い、前記スレーブデバイス
の実アドレスに変換して前記スレーブバス上にスレーブ
アドレスを送信し、データの送受信を行うという動作 を
実行する工程を有することを特徴とするシリアル転送方
法に存する。また、この発明の請求項9に記載の発明の
要旨は、少なくとも1つ以上の前記マスタデバイスが接
続されるマスタバスと、少なくとも1つ以上の前記スレ
ーブデバイスが接続される複数本のスレーブバスと、前
記マスタバスと1個以上の複数本のスレーブバスとの接
続をONまたはOFFする少なくとも1つ以上のスイッ
チと、前記スレーブバスを切り替えるためのスイッチを
ONまたはOFFするスイッチ制御回路と、前記スレー
ブデバイスの論理アドレス及び実アドレス、当該実アド
レスに対応するスレーブバスのバスナンバーが少なくと
も記述されているアドレスデコードテーブルと、前記ア
ドレスデコードテーブルを参照してスレーブアドレスの
デコード処理を行うアドレスデコーダとを備えたマルチ
スレーブバスラインシステムに対して、前記マスタデバ
イスと前記スレーブデバイスとの間のデータ転送を制御
する工程を備えたシリアル転送方法であって、前記マス
タデバイスから送信される論理アドレスに基づいて前記
アドレスデコードテーブルを参照し前記アドレスデコー
ダから前記スイッチ制御回路にデータを供給して前記ス
イッチを制御し、前記スレーブデバイスが接続される複
数本のバスを選択して切り替えるバス切り替え工程を有
し、前記バス切り替え工程は、前記スレーブアドレスの
デコードするビット幅を所定幅に限定する工程と、前記
マスタデバイスから前記マスタバス上に送信された、デ
ータの送受信の対象となる前記スレーブデバイスの論理
アドレスを、前記アドレスデコードテーブルを参照して
デコードし、前記スレーブデバイスが接続されたスレー
ブバスと前記マスタバスとが接続されるよう、スイッチ
制御を行い、前記スレーブデバイスの実アドレスに変換
して前記スレーブバス上にスレーブアドレスを送信し、
データの送受信を行うという動作を実行する工程を有す
ることを特徴とするシリアル転送方法に存する。また、
この発明の請求項10に記載の発明の要旨は、前記バス
切り替え工程は、前記スイッチ制御回路に供給するデー
タを、前記スレーブバス上に設けた前記アドレスデコー
ダから供給する工程を有することを特徴とする請求項8
または9に記載のシリアル転送方法に存する。また、こ
の発明の請求項11に記載の発明の要旨は、前記バス切
り替え工程は、前記マスタデバイスから前記マスタバス
上に送信された、データの送受信の対象となる前記スレ
ーブデバイスの論理アドレスを、前記アドレスデコード
テーブルを参照してデコードする工程と、前記スレーブ
デバイスが接続されたスレーブバスと前記マスタバスと
が接続されるように前記スイッチの制御を行う工程と、
前記スレーブデバイスの実アドレスに変換して前記スレ
ーブバス上にスレーブアドレスを送信し、データの送受
信を行う工程とを有することを特徴とする請求項8乃至
10のいずれか一項に記載のシリアル転送方法に存す
る。また、この発明の請求項12に記載の発明の要旨
は、前記アドレスデコードテーブルを参照し、前記マス
タデバイスから送出される前記スレーブデバイスの論理
アドレスに基づいて、接続する前記スレーブバスのバス
番号及び/または前記スレーブデバイスの実アドレスを
生成するバスアドレスデコーダ工程を有することを特徴
とする請求項8または9に記載のシリアル転送方法に存
する。また、この発明の請求項13に記載の発明の要旨
は、前記バスアドレスデコーダ工程は、前記バス番号を
前記スイッチ制御回路に送信し、前記スイッチをONま
たはOFFする工程を有することを特徴とする請求項1
0に記載のシリアル転送方法に存する。
に基づいて詳細に説明する。
目的、特徴および利点を明確にすべく、以下添付した図
面を参照しながら、本発明の実施形態を詳細に説明す
る。図1は、本発明のマルチスレーブバスラインシステ
ム100の一実施形態を説明するための機能ブロック図
である。図1を参照すると、マルチスレーブバスライン
システム100は、I2Cバスマスタインターフェース
1を有する1個のマスタデバイス2、4本のスレーブバ
ス19,20,21,22、スレーブデバイス10,1
1,12,13,14,15,16,17、バス切り替
えシステム70を有する。
システム100で用いられるアドレスデコードテーブル
3の一実施形態である。バス切り替えシステム70は、
アドレスデコードテーブル3と、I2Cバスアドレスデ
コーダ4と、スイッチ制御回路5、バス切り替えスイッ
チ6,7,8,9から構成されている。
ブデバイス10,11,12,13,14,15,1
6,17の論理アドレス及び実アドレス、実アドレスに
対応するスレーブバス19,20,21,22のバスナ
ンバーが少なくとも記述されている。
9,20,21または22を切り替えるためのスイッチ
6,7,8または9をONまたはOFFする。
は、このスイッチ制御回路5に供給するデータを、I2
Cバス上に設けたアドレスデコーダ4から供給する機能
を有している。
バイス10へデータを転送する場合、バス切り替えシス
テム70は、マスタデバイス2からマスタバス18上に
送信された、データの送受信の対象となるスレーブデバ
イス10の論理アドレスを、アドレスデコードテーブル
3を参照してデコードし、スレーブデバイス10が接続
されたスレーブバス19とマスタバス18とが接続され
るよう、スイッチ6,7,8,9の制御を行い、スレー
ブデバイス10の実アドレスに変換してスレーブバス1
9上にスレーブアドレスを送信し、データの送受信を行
うという動作を実行する。
には、スイッチ制御に必要なデータが含まれている。こ
のため、マスタデバイス2とスイッチ制御回路5とは、
インターフェースを持つ必要がない。また、スイッチ
6,7,8,9のONまたはOFFは、I2Cバスのデ
ータ転送手順の中で行われるため、I2Cバスの通信調
整手順が有効である。したがって、ソフトウェアの互換
性を維持しながら、2個以上の既存のマスタデバイス2
を使用して、多数のスレーブバスを有するスレーブバス
ラインシステムの実現が可能となる。
100が実行する本実施形態のシリアル転送方法を説明
する。
とも1つ以上のマスタデバイス2が接続されるマスタバ
ス18と、少なくとも1つ以上のスレーブデバイスが接
続される複数本のスレーブバス19,20,21,22
と、マスタバス18と1個以上の複数本のスレーブバス
との接続をONまたはOFFする少なくとも1つ以上の
スイッチ6(7,8,9)と、スレーブバス19,2
0,21または22を切り替えるためのスイッチ6,
7,8または9をONまたはOFFするスイッチ制御回
路5と、スレーブデバイス10〜17のアドレスデコー
ドテーブル3と、アドレスデコードテーブル3を参照し
てスレーブアドレスのデコード処理を行うアドレスデコ
ーダとを備えたマルチスレーブバスラインシステムに対
して、マスタデバイス2とスレーブデバイスとの間のデ
ータ転送を制御する工程を備えたシリアル転送方法であ
って、マスタデバイス2から送信される論理アドレスに
基づいてアドレスデコードテーブル3を参照しアドレス
デコーダからスイッチ制御回路5にデータを供給してス
イッチを制御し、スレーブデバイスが接続される複数本
のバスを選択して切り替えるバス切り替え工程、バスア
ドレスデコーダ工程を有する。
デコードするビット幅を所定幅に限定する工程を有して
いる。また、スイッチ制御回路5に供給するデータを、
スレーブバス上に設けたアドレスデコーダ4から供給す
る工程を有している。また、マスタデバイス2からマス
タバス18上に送信された、データの送受信の対象とな
るスレーブデバイス10の論理アドレスを、アドレスデ
コードテーブル3を参照してデコードする工程と、スレ
ーブデバイス10が接続されたスレーブバス19とマス
タバス18とが接続されるようにスイッチ6,7,8,
9の制御を行う工程と、スレーブデバイス10の実アド
レスに変換してスレーブバス19上にスレーブアドレス
を送信し、データの送受信を行う工程とを有している。
コードテーブル3を参照し、マスタデバイス2から送出
されるスレーブデバイス10の論理アドレスに基づい
て、接続するスレーブバス19のバス番号及び/または
スレーブデバイス10の実アドレスを生成する工程を有
している。また、バス番号をスイッチ制御回路5に送信
し、スイッチ6,7,8,9をONまたはOFFする工
程を有している。
行するマルチスレーブバスラインシステム100の動作
を説明する。I2Cバスアドレスデコーダ4は、マスタ
デバイス2から送出されるスレーブデバイス10の論理
アドレスから、アドレスデコードテーブル3を参照し
て、接続するI2Cバス19のバス番号と、スレーブデ
バイス10の実アドレスを生成する。これに応じてI2
Cバスアドレスデコーダ4が、バス番号をスイッチ制御
回路5に送信し、スイッチ6,7,8,9をONまたは
OFFする。これに応じてマスタデバイス2が接続され
るマスタバス18とデータ転送の対象となるスレーブデ
バイス10が接続されるI2Cバス19とを接続する。
これに応じてI2Cバスアドレスデコーダ4が、マスタ
バス18に対して実アドレスを送信し、その後、マスタ
デバイス2とスレーブデバイス10との間でデータの送
受信を行う。
スレーブデバイス10へのデータ転送を例に挙げ、以下
に説明する。I2Cバスアドレスデコーダ4は、マスタ
デバイス2から入力されたスレーブデバイス10の論理
アドレスに基づいて、アドレスデコードテーブル3を参
照して、スレーブバス19のバスナンバーとスレーブデ
バイス10の実アドレスの生成処理を実行する。
ブバス19のバスナンバー)は、スイッチ制御回路5に
送信される。これに応じてスイッチ制御回路5は、スレ
ーブバスナンバーの内容から判断して、バス切り替えス
イッチ6をONにするとともに、バス切り替えスイッチ
7,8,9をOFFにして、マスタバス18と、データ
の送受信先のスレーブバス19とを接続する。
にはスイッチ制御に必要なデータが含まれている。この
ため、マスタデバイス2のI2Cバスマスタインターフ
ェース1にはスイッチ制御を行うための特別なインター
フェースを設ける必要はない。
2,13,14,15,16,17の論理アドレスはI
2Cバスのアドレスフォーマットに従って設定されてい
る。このため、マスタデバイス2のI2Cバスマスタイ
ンターフェース1に特別なデータ転送プロトコルを設定
する必要はなく、スレーブアドレスが実アドレスではな
く論理アドレスであることを意識するだけでよい。
生成された実アドレスをスレーブバス19に送信する。
これに応じてスレーブデバイス10は、I2Cバスアド
レスデコーダ4から送信された実アドレスに基づいて、
送受信対象が自分であることを認識し、データの送受信
処理を開始する。
12,13,14,15,16,17に対しては、実ア
ドレスに基づいてデータの送受信が行われるので、特別
に意識する必要はない。
まず、I2Cバスアドレスデコーダ4の動作について、
図3のタイミングチャートを用いて説明する。図3は、
図1のマルチスレーブバスラインシステム100がマス
タバス18とスレーブバス間で実行するデータ転送の第
1実施形態を説明するためのタイミングチャートであ
る。
ン)18aとマスタバス18のSCL(マスタバス・シ
リアルクロックライン)18b上に開始条件信号43が
送信されると、開始条件信号43に続く7ビットとして
スレーブデバイスの論理アドレス45が送信される。
ると、I2Cバスアドレスデコーダ4は、マスタバス1
8のSCL(マスタバス・シリアルクロックライン)1
8bをLOWに保持し、I2Cバスのクロックの同期化
により、マスタデバイス2を待ち状態にする。次に、ア
ドレスデコードテーブル3を参照して、受信された論理
アドレス45を、スレーブバスナンバーと、スレーブデ
バイスの実アドレス46に変換処理する。
ッチ制御回路5に送信され、スイッチ制御回路5はスレ
ーブバスナンバーから判断して、スイッチ制御期間47
にスイッチ制御を行って、マスタバス18と、データの
送受信先のスレーブバスとを接続する。
バス18から開始条件信号44を受信し、マスタバス1
8とデータの送受信先となるスレーブバス19とが接続
されたことを確認すると、スレーブバス19に対して7
ビットの実アドレス46を送信する。
で、I2Cバスマスタインターフェース1は、マスタバ
ス18のSCL18bを解放し、マスタバス18の待ち
状態を解除する。
は、マスタバス18から次の開始条件信号44を受信す
るまで、マスタバス18とスレーブバスとの間のデータ
送受信に対して、何らの変換処理を行うことはない。
バスアドレスデコーダ4との間のデータ転送は、送信さ
れるスレーブアドレスが実アドレスではなく論理アドレ
スであるという違いはあるものの、I2Cバスのデータ
転送手順に従うことから、I2Cバスの通信調停手順が
有効である。したがって、マスタバス18に複数のマス
タデバイス2を接続した場合においても、上記の動作が
可能である。また、スレーブバスは、一般的なI2Cバ
スのデータ転送手順と同等の動作となる。
ンターフェースや特別な転送プロトコルを用いることの
ない、標準的なI2Cバスマスタインターフェース1を
持つ、少なくとも1つ以上のI2Cバスマスタデバイス
と、一般的な複数個のI2Cバススレーブデバイスによ
る、I2Cバスラインシステムという基本構成に基づ
き、スレーブアドレスのデコード処理による、複数本の
スレーブバスの選択切り替えを実現したバス切り替えシ
ステム70並びにマルチスレーブバスラインシステム1
00、及びシリアル転送方法を実現できる。更に、ソフ
トウェアの互換性を維持しながら、2個以上の既存のマ
スタデバイス2を使用して、多数のスレーブバスを有す
るスレーブバスラインシステムの実現が可能となる。
レーブバスラインシステム100がマスタバス18とス
レーブバス間で実行するデータ転送の第2実施形態を説
明するためのタイミングチャートである。本発明の第2
実施形態の基本的構成は、第1実施形態と同様である
が、スレーブアドレスのデコードビットの幅を少なくす
ることで、アドレスデコードテーブル3の容量を抑え、
デコード処理の時間短縮を図ることが可能となる。例え
ば、スレーブアドレスの下位3ビットを実アドレスと同
一とし、上位4ビットのみをデコードする場合、I2C
バスアドレスデコーダ4のタイミングチャートは図4の
ようになる。
データライン)18aとマスタバス18のSCL(マス
タバス・シリアルクロックライン)18bから開始条件
信号43が送信されると、開始条件信号43に続く4ビ
ットとして、スレーブデバイスの論理アドレス45の上
位4ビット48が送信される。
ブデバイスの論理アドレス45の上位4ビット48を受
信すると、マスタバス18のSCL18bをLOWに保
持し、I2Cバスのクロックの同期化により、マスタデ
バイス2を待ち状態にする。次に、受信された論理アド
レスの上位4ビット48を、アドレスデコードテーブル
3を参照して、スレーブバスナンバーと、スレーブデバ
イスの実アドレス46の上位4ビット49に変換処理す
る。
ッチ制御回路5に送信される。これに応じて、スイッチ
制御回路5は、スレーブバスナンバーに基づいて、スイ
ッチ制御期間47にスイッチ制御を行って、マスタバス
18とデータの送受信先のスレーブバス19とを接続す
る。
バス18から開始条件信号44を受信し、マスタバス1
8とデータの送受信先となるスレーブバス19とが接続
されたことを確認すると、スレーブバス19に対して実
アドレスの上位4ビット49を送信する。上位4ビット
49の送信を完了したところで、I2Cバスマスタイン
ターフェース1が、マスタバス18のSCL18bを解
放し、マスタデバイス2の待ち状態を解除する。
実アドレス46の下位3ビット以降を送信する。これ以
降、マスタバス18から次の開始条件信号44を受信す
るまで、I2Cバスアドレスデコーダ4は、マスタバス
18とスレーブバスとの間のデータ送受信に対して何ら
の変換処理を行うことはない。
ンターフェースや特別な転送プロトコルを用いることの
ない、標準的なI2Cバスマスタインターフェース1を
持つ、少なくとも1つ以上のI2Cバスマスタデバイス
と、一般的な複数個のI2Cバススレーブデバイスによ
る、I2Cバスラインシステムという基本構成に基づ
き、スレーブアドレスのデコード処理による、複数本の
スレーブバスの選択切り替えを実現したバス切り替えシ
ステム70並びにマルチスレーブバスラインシステム1
00、及びシリアル転送方法を実現できる。更に、ソフ
トウェアの互換性を維持しながら、2個以上の既存のマ
スタデバイス2を使用して、多数のスレーブバスを有す
るスレーブバスラインシステムの実現が可能となる。
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また、上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
で、バスに対する装置の接続数制限を越えて、装置を接
続するシリアル転送バスを実現できる。また、一般的な
I2Cバスマスタデバイスと、スレーブデバイスを利用
しつつ、ソフトウェアの互換性を維持しながら、より多
くのスレーブデバイスを接続できるようになるといった
効果を奏する。
一実施形態を説明するための機能ブロック図である。
いられるアドレスデコードテーブルの一実施形態であ
る。
スタバスとスレーブバス間で実行するデータ転送の第1
実施形態を説明するためのタイミングチャートである。
スタバスとスレーブバス間で実行するデータ転送の第2
実施形態を説明するためのタイミングチャートである。
を説明するための機能ブロック図である。
レーブデバイス 18…マスタバス 18a…マスタバス・シリアルデータライン(SDA) 18b…マスタバス・シリアルクロックライン(SC
L) 19,20,21,22…スレーブバス 19a…スレーブバス・シリアルデータライン(SD
A) 19b…スレーブバス・シリアルクロックライン(SC
L) 43,44…開始条件信号 45…スレーブデバイスの論理アドレス 46…スレーブデバイスの実アドレス 47…スイッチ制御期間 48…スレーブデバイスの論理アドレスの上位4ビット 49…スレーブデバイスの実アドレスの上位4ビット 70…バス切り替えシステム 100…マルチスレーブバスラインシステム
Claims (13)
- 【請求項1】 少なくとも1つ以上のマスタデバイスに
よって複数のスレーブデバイスを制御するマルチスレー
ブバスラインシステムであって、 データの送受信を制御するバスマスタインターフェース
を有する少なくとも1つ以上の前記マスタデバイスと、 少なくとも1つ以上の前記スレーブデバイスと、前記スレーブデバイスの論理アドレス及び実アドレス、
当該実アドレスに対応するスレーブバスのバスナンバー
が少なくとも記述されている アドレスデコードテーブル
と、 前記アドレスデコードテーブルを参照してスレーブアド
レスのデコード処理を行うアドレスデコーダと、 前記マスタデバイスから送信される論理アドレスを、前
記アドレスデコードテーブルを参照し実アドレスに変換
して前記スレーブデバイスに送信するとともに、前記マ
スタデバイスと前記スレーブデバイスとの間でのデータ
転送を制御するバス切り替えシステムとを有し、 前記バス切り替えシステムは、前記スレーブアドレスの
デコードするビット幅を所定幅に限定し、前記マスタデ
バイスからマスタバス上に送信された、データの送受信
の対象となる前記スレーブデバイスの論理アドレスを、
前記アドレスデコードテーブルを参照してデコードし、
前記スレーブデバイスが接続されたスレーブバスと前記
マスタバスとが接続されるよう、スイッチ制御を行い、
前記スレーブデバイスの実アドレスに変換して前記スレ
ーブバス上にスレーブアドレスを送信し、データの送受
信を行うという動作を実行する ことを特徴とするマルチ
スレーブバスラインシステム。 - 【請求項2】 少なくとも1つ以上のマスタデバイスに
よって複数のスレーブデバイスを制御するマルチスレー
ブバスラインシステムであって、 少なくとも1つ以上の前記マスタデバイスが接続される
マスタバスと、 少なくとも1つ以上の前記スレーブデバイスが接続され
る複数本のスレーブバスと、 前記マスタバスと1個以上の複数本のスレーブバスとの
接続をONまたはOFFする少なくとも1つ以上のスイ
ッチと、 前記スレーブバスを切り替えるためのスイッチをONま
たはOFFするスイッチ制御回路と、前記スレーブデバイスの論理アドレス及び実アドレス、
当該実アドレスに対応するスレーブバスのバスナンバー
が少なくとも記述されている アドレスデコードテーブル
と、 前記アドレスデコードテーブルを参照してスレーブアド
レスのデコード処理を行うアドレスデコーダと、 前記マスタデバイスから送信される論理アドレスに基づ
いて前記アドレスデコードテーブルを参照し前記アドレ
スデコーダから前記スイッチ制御回路にデータを供給し
て前記スイッチを制御し、前記スレーブデバイスが接続
される複数本のバスを選択して切り替えるバス切り替え
システムとを有し、 前記バス切り替えシステムは、前記スレーブアドレスの
デコードするビット幅を所定幅に限定し、前記マスタデ
バイスから前記マスタバス上に送信された、データの送
受信の対象となる前記スレーブデバイスの論理アドレス
を、前記アドレスデコードテーブルを参照してデコード
し、前記スレーブデバイスが接続された前記スレーブバ
スと前記マスタバスとが接続されるよう、スイッチ制御
を行い、前記スレーブデバイスの実アドレスに変換して
前記スレーブバス上にスレーブアドレスを送信し、デー
タの送受信を行うという動作を実行する ことを特徴とす
るマルチスレーブバスラインシステム。 - 【請求項3】 前記バス切り替えシステムは、前記スイ
ッチ制御回路に供給するデータを、前記スレーブバス上
に設けた前記アドレスデコーダから供給することを特徴
とする請求項1または2に記載のマルチスレーブバスラ
インシステム。 - 【請求項4】 前記バス切り替えシステムは、前記マス
タデバイスから前記マスタバス上に送信された、データ
の送受信の対象となる前記スレーブデバイスの論理アド
レスを、前記アドレスデコードテーブルを参照してデコ
ードし、前記スレーブデバイスが接続されたスレーブバ
スと前記マスタバスとが接続されるように前記スイッチ
の制御を行い、前記スレーブデバイスの実アドレスに変
換して前記スレーブバス上にスレーブアドレスを送信
し、データの送受信を行うことを特徴とする請求項1乃
至3のいずれか一項に記載のマルチスレーブバスライン
システム。 - 【請求項5】 前記アドレスデコードテーブルを参照
し、前記マスタデバイスから送出される前記スレーブデ
バイスの論理アドレスに基づいて、接続する前記スレー
ブバスのバス番号及び/または前記スレーブデバイスの
実アドレスを生成するアドレスデコーダを有することを
特徴とする請求項1または2に記載のマルチスレーブバ
スラインシステム。 - 【請求項6】 前記アドレスデコーダは、前記バス番号
を前記スイッチ制御回路に送信し、前記スイッチをON
またはOFFすることを特徴とする請求項5に記載のマ
ルチスレーブバスラインシステム。 - 【請求項7】 データ転送の対象となる前記スレーブデ
バイスが接続される前記スレーブバスと前記マスタバス
とが接続されたとき、 前記アドレスデコーダが当該マスタバスに対して実アド
レスを送信し、 前記マスタデバイスと前記スレーブデバイスとがデータ
の送受信を行うことを特徴とする請求項5に記載のマル
チスレーブバスラインシステム。 - 【請求項8】 データの送受信を制御するバスマスタイ
ンターフェースを有する少なくとも1つ以上のマスタデ
バイスと、少なくとも1つ以上のスレーブデバイスと、
前記スレーブデバイスの論理アドレス及び実アドレス、
当該実アドレスに対応するスレーブバスのバスナンバー
が少なくとも記述されているアドレスデコードテーブル
と、前記アドレスデコードテーブルを参照してスレーブ
アドレスのデコード処理を行うアドレスデコーダとを備
えたマルチスレーブバスラインシステムに対して、前記
マスタデバイスと前記スレーブデバイスとの間のデータ
転送を制御する工程を備えたシリアル転送方法であっ
て、 前記マスタデバイスから送信される論理アドレスを、前
記アドレスデコードテーブルを参照し実アドレスに変換
して前記スレーブデバイスに送信するとともに、前記マ
スタデバイスと前記スレーブデバイスとの間でのデータ
転送を制御するバス切り替え工程を有し、 前記バス切り替え工程は、 前記スレーブアドレスのデコードするビット幅を所定幅
に限定する工程と、 前記マスタデバイスからマスタバス上に送信された、デ
ータの送受信の対象となる前記スレーブデバイスの論理
アドレスを、前記アドレスデコードテーブルを参照して
デコードし、前記スレーブデバイスが接続されたスレー
ブバスと前記マスタバスとが接続されるよう、スイッチ
制御を行い、前記スレーブデバイスの実アドレスに変換
して前記スレーブバス上にスレーブアドレスを送信し、
データの送受信を行うという動作を実行する工程を有す
る ことを特徴とするシリアル転送方法。 - 【請求項9】 少なくとも1つ以上の前記マスタデバイ
スが接続されるマスタバスと、少なくとも1つ以上の前
記スレーブデバイスが接続される複数本のスレーブバス
と、前記マスタバスと1個以上の複数本のスレーブバス
との接続をONまたはOFFする少なくとも1つ以上の
スイッチと、前記スレーブバスを切り替えるためのスイ
ッチをONまたはOFFするスイッチ制御回路と、前記
スレーブデバイスの論理アドレス及び実アドレス、当該
実アドレスに対応するスレーブバスのバスナンバーが少
なくとも記述されているアドレスデコードテーブルと、
前記アドレスデコードテーブルを参照してスレーブアド
レスのデコード処理を行うアドレスデコーダとを備えた
マルチスレーブバスラインシステムに対して、前記マス
タデバイスと前記スレーブデバイスとの間のデータ転送
を制御する工程を備えたシリアル転送方法であって、 前記マスタデバイスから送信される論理アドレスに基づ
いて前記アドレスデコードテーブルを参照し前記アドレ
スデコーダから前記スイッチ制御回路にデータを供給し
て前記スイッチを制御し、前記スレーブデバイスが接続
される複数本のバスを選択して切り替えるバス切り替え
工程を有し、 前記バス切り替え工程は、 前記スレーブアドレスのデコードするビット幅を所定幅
に限定する工程と、 前記マスタデバイスから前記マスタバス上に送信され
た、データの送受信の対象となる前記スレーブデバイス
の論理アドレスを、前記アドレスデコードテーブルを参
照してデコードし、前記スレーブデバイスが接続された
スレーブバスと前 記マスタバスとが接続されるよう、ス
イッチ制御を行い、前記スレーブデバイスの実アドレス
に変換して前記スレーブバス上にスレーブアドレスを送
信し、データの送受信を行うという動作を実行する工程
を有する ことを特徴とするシリアル転送方法。 - 【請求項10】 前記バス切り替え工程は、前記スイッ
チ制御回路に供給するデータを、前記スレーブバス上に
設けた前記アドレスデコーダから供給する工程を有する
ことを特徴とする請求項8または9に記載のシリアル転
送方法。 - 【請求項11】 前記バス切り替え工程は、 前記マスタデバイスから前記マスタバス上に送信され
た、データの送受信の対象となる前記スレーブデバイス
の論理アドレスを、前記アドレスデコードテーブルを参
照してデコードする工程と、 前記スレーブデバイスが接続されたスレーブバスと前記
マスタバスとが接続されるように前記スイッチの制御を
行う工程と、 前記スレーブデバイスの実アドレスに変換して前記スレ
ーブバス上にスレーブアドレスを送信し、データの送受
信を行う工程とを有することを特徴とする請求項8乃至
10のいずれか一項に記載のシリアル転送方法。 - 【請求項12】 前記アドレスデコードテーブルを参照
し、前記マスタデバイスから送出される前記スレーブデ
バイスの論理アドレスに基づいて、接続する前記スレー
ブバスのバス番号及び/または前記スレーブデバイスの
実アドレスを生成するバスアドレスデコーダ工程を有す
ることを特徴とする請求項8または9に記載のシリアル
転送方法。 - 【請求項13】 前記バスアドレスデコーダ工程は、前
記バス番号を前記スイッチ制御回路に送信し、前記スイ
ッチをONまたはOFFする工程を有することを特徴と
する請求項10に記載のシリアル転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10349321A JP3133732B2 (ja) | 1998-11-25 | 1998-11-25 | マルチスレーブバスラインシステム及びシリアル転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10349321A JP3133732B2 (ja) | 1998-11-25 | 1998-11-25 | マルチスレーブバスラインシステム及びシリアル転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000165421A JP2000165421A (ja) | 2000-06-16 |
JP3133732B2 true JP3133732B2 (ja) | 2001-02-13 |
Family
ID=18402994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10349321A Expired - Fee Related JP3133732B2 (ja) | 1998-11-25 | 1998-11-25 | マルチスレーブバスラインシステム及びシリアル転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3133732B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101819235B1 (ko) * | 2011-06-08 | 2018-01-16 | 엘에스산전 주식회사 | 병렬 통신 장치 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100423998B1 (ko) * | 2001-07-05 | 2004-03-22 | 주식회사 휴로펙 | 필드 버스 통신 시스템 |
KR100975992B1 (ko) * | 2003-09-05 | 2010-08-17 | 매그나칩 반도체 유한회사 | 네트워크 인터페이스 장치 |
JP2005327223A (ja) * | 2004-05-13 | 2005-11-24 | Hiroshi Nakanishi | シリアルバスとバススイッチを使用した逐次命令実行型の計算機 |
US7493433B2 (en) | 2004-10-29 | 2009-02-17 | International Business Machines Corporation | System, method and storage medium for providing an inter-integrated circuit (I2C) slave with read/write access to random access memory |
JP2006295557A (ja) | 2005-04-11 | 2006-10-26 | Denso Corp | 通信装置 |
JP4631569B2 (ja) | 2005-07-12 | 2011-02-16 | パナソニック株式会社 | 通信システム、並びにこれに用いられるマスター装置及びスレーブ装置、通信方法 |
KR100696111B1 (ko) | 2005-07-15 | 2007-03-20 | 삼성전자주식회사 | 통신시스템 |
JP5103842B2 (ja) * | 2006-09-22 | 2012-12-19 | 富士ゼロックス株式会社 | シリアル通信制御装置及びシリアル通信方法 |
JP2008219707A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Telecom Networks Ltd | 分岐型シリアル通信システム |
JP4978421B2 (ja) * | 2007-10-24 | 2012-07-18 | セイコーエプソン株式会社 | データ通信システム及び通信制御装置 |
JP2009116378A (ja) * | 2007-11-01 | 2009-05-28 | Renesas Technology Corp | 半導体装置 |
US9239799B2 (en) * | 2008-06-26 | 2016-01-19 | Qualcomm Incorporated | Memory management unit directed access to system interfaces |
JP2012173963A (ja) * | 2011-02-21 | 2012-09-10 | Sumitomo Electric Ind Ltd | 光トランシーバ |
JP5871309B2 (ja) * | 2011-11-11 | 2016-03-01 | Necプラットフォームズ株式会社 | 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ |
JP6254517B2 (ja) * | 2014-12-22 | 2017-12-27 | 富士通フロンテック株式会社 | 媒体取扱装置 |
CN104935487B (zh) * | 2015-05-14 | 2018-04-20 | 珠海格力电器股份有限公司 | 总线上从机监控方法和装置 |
JP2018135060A (ja) * | 2017-02-23 | 2018-08-30 | 株式会社デンソー | 乗員保護システム |
CN114257468A (zh) * | 2021-12-10 | 2022-03-29 | 湖北迅迪科技有限公司 | 一种通过rs-485总线给从设备分配地址的实现***及其方法 |
-
1998
- 1998-11-25 JP JP10349321A patent/JP3133732B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101819235B1 (ko) * | 2011-06-08 | 2018-01-16 | 엘에스산전 주식회사 | 병렬 통신 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2000165421A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3133732B2 (ja) | マルチスレーブバスラインシステム及びシリアル転送方法 | |
EP1142210B1 (en) | Interface interlace | |
US5509126A (en) | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface | |
US7111097B2 (en) | One wire serial communication protocol method and circuit | |
CN102023954B (zh) | 具有多路i2c总线的装置、处理器、***主板及工控计算机 | |
JP2002232508A (ja) | 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法 | |
JP3843667B2 (ja) | データ転送制御装置及び電子機器 | |
JP2004516576A (ja) | 高速i2cバス通信のために選択icを切り離すi2cバス制御 | |
US20060200605A1 (en) | Electronic apparatus system with master node and slave node | |
JPH1083375A (ja) | Scsiシステム | |
US9817705B2 (en) | Method for enabling a communication between processes, processing system, integrated chip and module for such a chip | |
US6857028B1 (en) | Data transfer control device and electronic equipment | |
CA2336385A1 (en) | Improved inter-device serial bus protocol | |
CN116541329A (zh) | 一种数据传输方法、装置、设备及介质 | |
CN114996184B (zh) | 兼容实现spi或i2c从机的接口模块及数据传输方法 | |
KR20030033063A (ko) | I2c 환경에서 프로그램 가능한 주소를 갖는 집적회로 | |
JP2006304011A (ja) | インタフェース回路 | |
JP2001320390A (ja) | シリアルバス制御装置及び制御方法 | |
JP2009130684A (ja) | 制御信号通信方法、光トランシーバ装置 | |
US5797040A (en) | Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover | |
US6112259A (en) | Integrated circuit for direct memory access | |
JP4604956B2 (ja) | 情報処理装置 | |
KR100225531B1 (ko) | 교환기에 있어서 하위레벨프로세서와 디바이스간 정합장치 | |
JP2002215566A (ja) | データ伝送バスシステム | |
CN117033292A (zh) | 基于apb总线控制的i2c中断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |