JP3133732B2 - マルチスレーブバスラインシステム及びシリアル転送方法 - Google Patents
マルチスレーブバスラインシステム及びシリアル転送方法Info
- Publication number
- JP3133732B2 JP3133732B2 JP10349321A JP34932198A JP3133732B2 JP 3133732 B2 JP3133732 B2 JP 3133732B2 JP 10349321 A JP10349321 A JP 10349321A JP 34932198 A JP34932198 A JP 34932198A JP 3133732 B2 JP3133732 B2 JP 3133732B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- slave
- address
- master
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Memory System (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、１個以上のマスタ
デバイスによって複数のスレーブデバイスを制御するバ
スラインシステムに関し、特に、情報処理装置における
電圧や温度、カバーの開閉もしくはＦＡＮの回転数等の
状態監視を行うマネージメントシステム、ＬＥＤ（発光
ダイオード）、ＬＣＤ（液晶ディスプレイ）等による状
態表示を行うマネージメントシステム、または装置もし
くはモジュール単位の版数管理を行うマネージメントシ
ステムに好適な、マルチスレーブバスラインシステム及
びシリアル転送方法に関する。
デバイスによって複数のスレーブデバイスを制御するバ
スラインシステムに関し、特に、情報処理装置における
電圧や温度、カバーの開閉もしくはＦＡＮの回転数等の
状態監視を行うマネージメントシステム、ＬＥＤ（発光
ダイオード）、ＬＣＤ（液晶ディスプレイ）等による状
態表示を行うマネージメントシステム、または装置もし
くはモジュール単位の版数管理を行うマネージメントシ
ステムに好適な、マルチスレーブバスラインシステム及
びシリアル転送方法に関する。
【０００２】
【従来の技術】近年、情報処理装置における電圧や温
度、カバーの開閉もしくはＦＡＮの回転数等の状態監視
を行うマネージメントシステム、ＬＥＤ，ＬＣＤ等によ
る状態表示を行うマネージメントシステム、または装置
もしくはモジュール単位の版数管理を行うマネージメン
トシステムに好適な、バスラインシステムの開発が盛ん
に進められている。
度、カバーの開閉もしくはＦＡＮの回転数等の状態監視
を行うマネージメントシステム、ＬＥＤ，ＬＣＤ等によ
る状態表示を行うマネージメントシステム、または装置
もしくはモジュール単位の版数管理を行うマネージメン
トシステムに好適な、バスラインシステムの開発が盛ん
に進められている。
【０００３】このような、情報処理装置のマネージメン
トシステムに使用されるシリアル転送バスには、一般的
に、シリアルデータライン（ＳＤＡ）とシリアルクロッ
クライン（ＳＣＬ）の２本のラインからなるＩ２Ｃバス
がよく用いられる。通常、１本のＩ２Ｃバスに、マネー
ジメントシステムの制御を行うマスタデバイスと、状態
監視のためのセンサ、状態表示を行うためのＬＥＤ，Ｌ
ＣＤコントローラ、版数管理を行うためのメモリ等の複
数のスレーブデバイスが接続される。
トシステムに使用されるシリアル転送バスには、一般的
に、シリアルデータライン（ＳＤＡ）とシリアルクロッ
クライン（ＳＣＬ）の２本のラインからなるＩ２Ｃバス
がよく用いられる。通常、１本のＩ２Ｃバスに、マネー
ジメントシステムの制御を行うマスタデバイスと、状態
監視のためのセンサ、状態表示を行うためのＬＥＤ，Ｌ
ＣＤコントローラ、版数管理を行うためのメモリ等の複
数のスレーブデバイスが接続される。
【０００４】しかし、接続デバイスの数が増えるに従っ
てバスの浮遊容量が増加し信号レベルの維持が困難にな
るため、接続デバイス数に制限が生じる。また、一般的
なスレーブデバイスは、選択可能なスレーブアドレスの
数に制限があり、その数以上の同種のスレーブデバイス
を同一バス上に接続することができない。
てバスの浮遊容量が増加し信号レベルの維持が困難にな
るため、接続デバイス数に制限が生じる。また、一般的
なスレーブデバイスは、選択可能なスレーブアドレスの
数に制限があり、その数以上の同種のスレーブデバイス
を同一バス上に接続することができない。
【０００５】一方、大規模な情報処理装置では、規模の
拡大に伴い、必要とするスレーブデバイスの数も増え、
伝送線路の特性の限界、またはスレーブアドレスの数の
制限を越えて、スレーブデバイスを接続することが要求
されている。
拡大に伴い、必要とするスレーブデバイスの数も増え、
伝送線路の特性の限界、またはスレーブアドレスの数の
制限を越えて、スレーブデバイスを接続することが要求
されている。
【０００６】この要請に応える従来技術としては、例え
ば、特開平８−８４１５４に開示されているようなもの
がある。図５は、従来技術のマルチスレーブバスライン
システムを説明するための機能ブロック図である。従来
技術は、図５に示すように、伝送線路の分割、またはス
レーブアドレスの重複を回避するよう、複数本のＩ２Ｃ
バスに分散してスレーブデバイスを接続し、マスタデバ
イス２４が接続されるＩ２Ｃバス（以下、マスタバス）
と、スレーブデバイスが接続される複数本のＩ２Ｃバス
（以下、スレーブバス）とを、スイッチにより切り替
え、選択接続して、データ転送を実現するバスラインシ
ステム（以下、マルチスレーブバスラインシステム）で
ある。
ば、特開平８−８４１５４に開示されているようなもの
がある。図５は、従来技術のマルチスレーブバスライン
システムを説明するための機能ブロック図である。従来
技術は、図５に示すように、伝送線路の分割、またはス
レーブアドレスの重複を回避するよう、複数本のＩ２Ｃ
バスに分散してスレーブデバイスを接続し、マスタデバ
イス２４が接続されるＩ２Ｃバス（以下、マスタバス）
と、スレーブデバイスが接続される複数本のＩ２Ｃバス
（以下、スレーブバス）とを、スイッチにより切り替
え、選択接続して、データ転送を実現するバスラインシ
ステム（以下、マルチスレーブバスラインシステム）で
ある。
【０００７】従来技術に開示された手法は、図５に示す
ように、スレーブバス３９，４０，４１，４２を切り替
えるためのスイッチ２６，２７，２８，２９と、データ
転送先に対応して前記のスイッチをＯＮまたはＯＦＦす
るためのスイッチ制御回路２５と、前記のスイッチ制御
回路２５に対してデータの転送先を送出する機能を有し
たＩ２Ｃバスマスタインターフェース２３を持つマスタ
デバイス２４を備えている。
ように、スレーブバス３９，４０，４１，４２を切り替
えるためのスイッチ２６，２７，２８，２９と、データ
転送先に対応して前記のスイッチをＯＮまたはＯＦＦす
るためのスイッチ制御回路２５と、前記のスイッチ制御
回路２５に対してデータの転送先を送出する機能を有し
たＩ２Ｃバスマスタインターフェース２３を持つマスタ
デバイス２４を備えている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来技
術では、例えば、マスタデバイス２４からスレーブデバ
イス３０に対してデータ転送を行う場合、マスタデバイ
ス２４がマスタバス３８に対してデータを送受信する前
に、あらかじめ、送受信先のスレーブバス３９と、マス
タバス３８とが接続されるよう、切り替えスイッチ２６
をＯＮにし、切り替えスイッチ２７，２８，２９をＯＦ
Ｆにする必要がある。そのため、マスタデバイス２４に
は、Ｉ２Ｃバスに対してデータを送受信する機能に加え
て、スイッチ制御回路２５に対してデータの送受信先の
スイッチ制御機能も併せて有するＩ２Ｃバスマスタイン
ターフェース２３を設ける必要がある。その結果、バス
ラインシステムの実現のために一般的なマスタデバイス
２４を利用することはできず、また、１本のＩ２Ｃバス
によって実現されるバスラインシステムとの、ソフトウ
ェアの互換性もなくなるという問題点があった。また、
マスタデバイスが複数接続されるシステムに対処してい
ないという問題点もあった。
術では、例えば、マスタデバイス２４からスレーブデバ
イス３０に対してデータ転送を行う場合、マスタデバイ
ス２４がマスタバス３８に対してデータを送受信する前
に、あらかじめ、送受信先のスレーブバス３９と、マス
タバス３８とが接続されるよう、切り替えスイッチ２６
をＯＮにし、切り替えスイッチ２７，２８，２９をＯＦ
Ｆにする必要がある。そのため、マスタデバイス２４に
は、Ｉ２Ｃバスに対してデータを送受信する機能に加え
て、スイッチ制御回路２５に対してデータの送受信先の
スイッチ制御機能も併せて有するＩ２Ｃバスマスタイン
ターフェース２３を設ける必要がある。その結果、バス
ラインシステムの実現のために一般的なマスタデバイス
２４を利用することはできず、また、１本のＩ２Ｃバス
によって実現されるバスラインシステムとの、ソフトウ
ェアの互換性もなくなるという問題点があった。また、
マスタデバイスが複数接続されるシステムに対処してい
ないという問題点もあった。
【０００９】切り替えスイッチ２６，２７，２８，２９
のＯＮまたはＯＦＦは、Ｉ２Ｃバス３８，３９，４０，
４１，４２がバスフリーの状態で行われなければならな
いため、マスタデバイス２４は、データ転送前のバスフ
リーの状態からＩ２Ｃバス３８、３９，４０，４１，４
２を占有しなければならない。その結果、マスタデバイ
ス２４を２個以上接続する場合、Ｉ２Ｃバスの通信調整
手順を機能させるため、各々のマスタデバイス２４が持
つＩ２Ｃバスマスタインターフェース２３に、各マスタ
デバイス２４間の調停機能を別途設ける必要があり、非
常に複雑な回路が必要となるという問題点もあった。
のＯＮまたはＯＦＦは、Ｉ２Ｃバス３８，３９，４０，
４１，４２がバスフリーの状態で行われなければならな
いため、マスタデバイス２４は、データ転送前のバスフ
リーの状態からＩ２Ｃバス３８、３９，４０，４１，４
２を占有しなければならない。その結果、マスタデバイ
ス２４を２個以上接続する場合、Ｉ２Ｃバスの通信調整
手順を機能させるため、各々のマスタデバイス２４が持
つＩ２Ｃバスマスタインターフェース２３に、各マスタ
デバイス２４間の調停機能を別途設ける必要があり、非
常に複雑な回路が必要となるという問題点もあった。
【００１０】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、現在使用されてい
る一般的なＩ２Ｃバスマスタデバイスとスレーブデバイ
スを利用しつつ、ソフトウェアの互換性を維持しなが
ら、より多くのスレーブデバイスを接続可能としたマル
チスレーブバスラインシステム及びシリアル転送方法を
提供する点にある。
のであり、その目的とするところは、現在使用されてい
る一般的なＩ２Ｃバスマスタデバイスとスレーブデバイ
スを利用しつつ、ソフトウェアの互換性を維持しなが
ら、より多くのスレーブデバイスを接続可能としたマル
チスレーブバスラインシステム及びシリアル転送方法を
提供する点にある。
【００１１】
【課題を解決するための手段】この発明の請求項１に記
載の発明の要旨は、少なくとも１つ以上のマスタデバイ
スによって複数のスレーブデバイスを制御するマルチス
レーブバスラインシステムであって、データの送受信を
制御するバスマスタインターフェースを有する少なくと
も１つ以上の前記マスタデバイスと、少なくとも１つ以
上の前記スレーブデバイスと、前記スレーブデバイスの
論理アドレス及び実アドレス、当該実アドレスに対応す
るスレーブバスのバスナンバーが少なくとも記述されて
いるアドレスデコードテーブルと、前記アドレスデコー
ドテーブルを参照してスレーブアドレスのデコード処理
を行うアドレスデコーダと、前記マスタデバイスから送
信される論理アドレスを、前記アドレスデコードテーブ
ルを参照し実アドレスに変換して前記スレーブデバイス
に送信するとともに、前記マスタデバイスと前記スレー
ブデバイスとの間でのデータ転送を制御するバス切り替
えシステムとを有し、前記バス切り替えシステムは、前
記スレーブアドレスのデコードするビット幅を所定幅に
限定し、前記マスタデバイスからマスタバス上に送信さ
れた、データの送受信の対象となる前記スレーブデバイ
スの論理アドレスを、前記アドレスデコードテーブルを
参照してデコードし、前記スレーブデバイスが接続され
たスレーブバスと前記マスタバスとが接続されるよう、
スイッチ制御を行い、前記スレーブデバイスの実アドレ
スに変換して前記スレーブバス上にスレーブアドレスを
送信し、データの送受信を行うという動作を実行するこ
とを特徴とするマルチスレーブバスラインシステムに存
する。また、この発明の請求項２に記載の発明の要旨
は、少なくとも１つ以上のマスタデバイスによって複数
のスレーブデバイスを制御するマルチスレーブバスライ
ンシステムであって、少なくとも１つ以上の前記マスタ
デバイスが接続されるマスタバスと、少なくとも１つ以
上の前記スレーブデバイスが接続される複数本のスレー
ブバスと、前記マスタバスと１個以上の複数本のスレー
ブバスとの接続をＯＮまたはＯＦＦする少なくとも１つ
以上のスイッチと、前記スレーブバスを切り替えるため
のスイッチをＯＮまたはＯＦＦするスイッチ制御回路
と、前記スレーブデバイスの論理アドレス及び実アドレ
ス、当該実アドレスに対応するスレー ブバスのバスナン
バーが少なくとも記述されているアドレスデコードテー
ブルと、前記アドレスデコードテーブルを参照してスレ
ーブアドレスのデコード処理を行うアドレスデコーダ
と、前記マスタデバイスから送信される論理アドレスに
基づいて前記アドレスデコードテーブルを参照し前記ア
ドレスデコーダから前記スイッチ制御回路にデータを供
給して前記スイッチを制御し、前記スレーブデバイスが
接続される複数本のバスを選択して切り替えるバス切り
替えシステムとを有し、前記バス切り替えシステムは、
前記スレーブアドレスのデコードするビット幅を所定幅
に限定し、前記マスタデバイスから前記マスタバス上に
送信された、データの送受信の対象となる前記スレーブ
デバイスの論理アドレスを、前記アドレスデコードテー
ブルを参照してデコードし、前記スレーブデバイスが接
続された前記スレーブバスと前記マスタバスとが接続さ
れるよう、スイッチ制御を行い、前記スレーブデバイス
の実アドレスに変換して前記スレーブバス上にスレーブ
アドレスを送信し、データの送受信を行うという動作を
実行することを特徴とするマルチスレーブバスラインシ
ステムに存する。また、この発明の請求項３に記載の発
明の要旨は、前記バス切り替えシステムは、前記スイッ
チ制御回路に供給するデータを、前記スレーブバス上に
設けた前記アドレスデコーダから供給することを特徴と
する請求項１または２に記載のマルチスレーブバスライ
ンシステムに存する。また、この発明の請求項４に記載
の発明の要旨は、前記バス切り替えシステムは、前記マ
スタデバイスから前記マスタバス上に送信された、デー
タの送受信の対象となる前記スレーブデバイスの論理ア
ドレスを、前記アドレスデコードテーブルを参照してデ
コードし、前記スレーブデバイスが接続されたスレーブ
バスと前記マスタバスとが接続されるように前記スイッ
チの制御を行い、前記スレーブデバイスの実アドレスに
変換して前記スレーブバス上にスレーブアドレスを送信
し、データの送受信を行うことを特徴とする請求項１乃
至３のいずれか一項に記載のマルチスレーブバスライン
システムに存する。また、この発明の請求項５に記載の
発明の要旨は、前記アドレスデコードテーブルを参照
し、前記マスタデバイスから送出される前記スレーブデ
バイスの論理アドレスに基づいて、接続する前記スレー
ブバスのバス番号及び／または前記スレーブデバイスの
実アドレスを生成するアドレスデコーダを有することを
特徴とする請求項１または２に記載のマルチスレーブバ
スラインシステムに存する。また、この発明の請求項６
に記載の発明の要旨は、前記アドレスデコーダは、前記
バス番号を前記スイッチ制御回路に送信し、前記スイッ
チをＯＮまたはＯＦＦすることを特徴とする請求項５に
記載のマルチスレーブバスラインシステムに存する。ま
た、この発明の請求項７に記載の発明の要旨は、データ
転送の対象となる前記スレーブデバイスが接続される前
記スレーブバスと前記マスタバスとが接続されたとき、
前記アドレスデコーダが当該マスタバスに対して実アド
レスを送信し、前記マスタデバイスと前記スレーブデバ
イスとがデータの送受信を行うことを特徴とする請求項
５に記載のマルチスレーブバスラインシステムに存す
る。また、この発明の請求項８に記載の発明の要旨は、
データの送受信を制御するバスマスタインターフェース
を有する少なくとも１つ以上のマスタデバイスと、少な
くとも１つ以上のスレーブデバイスと、前記スレーブデ
バイスの論理アドレス及び実アドレス、当該実アドレス
に対応するスレーブバスのバスナンバーが少なくとも記
述されているアドレスデコードテーブルと、前記アドレ
スデコードテーブルを参照してスレーブアドレスのデコ
ード処理を行うアドレスデコーダとを備えたマルチスレ
ーブバスラインシステムに対して、前記マスタデバイス
と前記スレーブデバイスとの間のデータ転送を制御する
工程を備えたシリアル転送方法であって、前記マスタデ
バイスから送信される論理アドレスを、前記アドレスデ
コードテーブルを参照し実アドレスに変換して前記スレ
ーブデバイスに送信するとともに、前記マスタデバイス
と前記スレーブデバイスとの間でのデータ転送を制御す
るバス切り替え工程を有し、前記バス切り替え工程は、
前記スレーブアドレスのデコードするビット幅を所定幅
に限定する工程と、前記マスタデバイスからマスタバス
上に送信された、データの送受信の対象となる前記スレ
ーブデバイスの論理アドレスを、前記アドレスデコード
テーブルを参照してデコードし、前記スレーブデバイス
が接続されたスレーブバスと前記マスタバスとが接続さ
れるよう、スイッチ制御を行い、前記スレーブデバイス
の実アドレスに変換して前記スレーブバス上にスレーブ
アドレスを送信し、データの送受信を行うという動作 を
実行する工程を有することを特徴とするシリアル転送方
法に存する。また、この発明の請求項９に記載の発明の
要旨は、少なくとも１つ以上の前記マスタデバイスが接
続されるマスタバスと、少なくとも１つ以上の前記スレ
ーブデバイスが接続される複数本のスレーブバスと、前
記マスタバスと１個以上の複数本のスレーブバスとの接
続をＯＮまたはＯＦＦする少なくとも１つ以上のスイッ
チと、前記スレーブバスを切り替えるためのスイッチを
ＯＮまたはＯＦＦするスイッチ制御回路と、前記スレー
ブデバイスの論理アドレス及び実アドレス、当該実アド
レスに対応するスレーブバスのバスナンバーが少なくと
も記述されているアドレスデコードテーブルと、前記ア
ドレスデコードテーブルを参照してスレーブアドレスの
デコード処理を行うアドレスデコーダとを備えたマルチ
スレーブバスラインシステムに対して、前記マスタデバ
イスと前記スレーブデバイスとの間のデータ転送を制御
する工程を備えたシリアル転送方法であって、前記マス
タデバイスから送信される論理アドレスに基づいて前記
アドレスデコードテーブルを参照し前記アドレスデコー
ダから前記スイッチ制御回路にデータを供給して前記ス
イッチを制御し、前記スレーブデバイスが接続される複
数本のバスを選択して切り替えるバス切り替え工程を有
し、前記バス切り替え工程は、前記スレーブアドレスの
デコードするビット幅を所定幅に限定する工程と、前記
マスタデバイスから前記マスタバス上に送信された、デ
ータの送受信の対象となる前記スレーブデバイスの論理
アドレスを、前記アドレスデコードテーブルを参照して
デコードし、前記スレーブデバイスが接続されたスレー
ブバスと前記マスタバスとが接続されるよう、スイッチ
制御を行い、前記スレーブデバイスの実アドレスに変換
して前記スレーブバス上にスレーブアドレスを送信し、
データの送受信を行うという動作を実行する工程を有す
ることを特徴とするシリアル転送方法に存する。また、
この発明の請求項１０に記載の発明の要旨は、前記バス
切り替え工程は、前記スイッチ制御回路に供給するデー
タを、前記スレーブバス上に設けた前記アドレスデコー
ダから供給する工程を有することを特徴とする請求項８
または９に記載のシリアル転送方法に存する。また、こ
の発明の請求項１１に記載の発明の要旨は、前記バス切
り替え工程は、前記マスタデバイスから前記マスタバス
上に送信された、データの送受信の対象となる前記スレ
ーブデバイスの論理アドレスを、前記アドレスデコード
テーブルを参照してデコードする工程と、前記スレーブ
デバイスが接続されたスレーブバスと前記マスタバスと
が接続されるように前記スイッチの制御を行う工程と、
前記スレーブデバイスの実アドレスに変換して前記スレ
ーブバス上にスレーブアドレスを送信し、データの送受
信を行う工程とを有することを特徴とする請求項８乃至
１０のいずれか一項に記載のシリアル転送方法に存す
る。また、この発明の請求項１２に記載の発明の要旨
は、前記アドレスデコードテーブルを参照し、前記マス
タデバイスから送出される前記スレーブデバイスの論理
アドレスに基づいて、接続する前記スレーブバスのバス
番号及び／または前記スレーブデバイスの実アドレスを
生成するバスアドレスデコーダ工程を有することを特徴
とする請求項８または９に記載のシリアル転送方法に存
する。また、この発明の請求項１３に記載の発明の要旨
は、前記バスアドレスデコーダ工程は、前記バス番号を
前記スイッチ制御回路に送信し、前記スイッチをＯＮま
たはＯＦＦする工程を有することを特徴とする請求項１
０に記載のシリアル転送方法に存する。
載の発明の要旨は、少なくとも１つ以上のマスタデバイ
スによって複数のスレーブデバイスを制御するマルチス
レーブバスラインシステムであって、データの送受信を
制御するバスマスタインターフェースを有する少なくと
も１つ以上の前記マスタデバイスと、少なくとも１つ以
上の前記スレーブデバイスと、前記スレーブデバイスの
論理アドレス及び実アドレス、当該実アドレスに対応す
るスレーブバスのバスナンバーが少なくとも記述されて
いるアドレスデコードテーブルと、前記アドレスデコー
ドテーブルを参照してスレーブアドレスのデコード処理
を行うアドレスデコーダと、前記マスタデバイスから送
信される論理アドレスを、前記アドレスデコードテーブ
ルを参照し実アドレスに変換して前記スレーブデバイス
に送信するとともに、前記マスタデバイスと前記スレー
ブデバイスとの間でのデータ転送を制御するバス切り替
えシステムとを有し、前記バス切り替えシステムは、前
記スレーブアドレスのデコードするビット幅を所定幅に
限定し、前記マスタデバイスからマスタバス上に送信さ
れた、データの送受信の対象となる前記スレーブデバイ
スの論理アドレスを、前記アドレスデコードテーブルを
参照してデコードし、前記スレーブデバイスが接続され
たスレーブバスと前記マスタバスとが接続されるよう、
スイッチ制御を行い、前記スレーブデバイスの実アドレ
スに変換して前記スレーブバス上にスレーブアドレスを
送信し、データの送受信を行うという動作を実行するこ
とを特徴とするマルチスレーブバスラインシステムに存
する。また、この発明の請求項２に記載の発明の要旨
は、少なくとも１つ以上のマスタデバイスによって複数
のスレーブデバイスを制御するマルチスレーブバスライ
ンシステムであって、少なくとも１つ以上の前記マスタ
デバイスが接続されるマスタバスと、少なくとも１つ以
上の前記スレーブデバイスが接続される複数本のスレー
ブバスと、前記マスタバスと１個以上の複数本のスレー
ブバスとの接続をＯＮまたはＯＦＦする少なくとも１つ
以上のスイッチと、前記スレーブバスを切り替えるため
のスイッチをＯＮまたはＯＦＦするスイッチ制御回路
と、前記スレーブデバイスの論理アドレス及び実アドレ
ス、当該実アドレスに対応するスレー ブバスのバスナン
バーが少なくとも記述されているアドレスデコードテー
ブルと、前記アドレスデコードテーブルを参照してスレ
ーブアドレスのデコード処理を行うアドレスデコーダ
と、前記マスタデバイスから送信される論理アドレスに
基づいて前記アドレスデコードテーブルを参照し前記ア
ドレスデコーダから前記スイッチ制御回路にデータを供
給して前記スイッチを制御し、前記スレーブデバイスが
接続される複数本のバスを選択して切り替えるバス切り
替えシステムとを有し、前記バス切り替えシステムは、
前記スレーブアドレスのデコードするビット幅を所定幅
に限定し、前記マスタデバイスから前記マスタバス上に
送信された、データの送受信の対象となる前記スレーブ
デバイスの論理アドレスを、前記アドレスデコードテー
ブルを参照してデコードし、前記スレーブデバイスが接
続された前記スレーブバスと前記マスタバスとが接続さ
れるよう、スイッチ制御を行い、前記スレーブデバイス
の実アドレスに変換して前記スレーブバス上にスレーブ
アドレスを送信し、データの送受信を行うという動作を
実行することを特徴とするマルチスレーブバスラインシ
ステムに存する。また、この発明の請求項３に記載の発
明の要旨は、前記バス切り替えシステムは、前記スイッ
チ制御回路に供給するデータを、前記スレーブバス上に
設けた前記アドレスデコーダから供給することを特徴と
する請求項１または２に記載のマルチスレーブバスライ
ンシステムに存する。また、この発明の請求項４に記載
の発明の要旨は、前記バス切り替えシステムは、前記マ
スタデバイスから前記マスタバス上に送信された、デー
タの送受信の対象となる前記スレーブデバイスの論理ア
ドレスを、前記アドレスデコードテーブルを参照してデ
コードし、前記スレーブデバイスが接続されたスレーブ
バスと前記マスタバスとが接続されるように前記スイッ
チの制御を行い、前記スレーブデバイスの実アドレスに
変換して前記スレーブバス上にスレーブアドレスを送信
し、データの送受信を行うことを特徴とする請求項１乃
至３のいずれか一項に記載のマルチスレーブバスライン
システムに存する。また、この発明の請求項５に記載の
発明の要旨は、前記アドレスデコードテーブルを参照
し、前記マスタデバイスから送出される前記スレーブデ
バイスの論理アドレスに基づいて、接続する前記スレー
ブバスのバス番号及び／または前記スレーブデバイスの
実アドレスを生成するアドレスデコーダを有することを
特徴とする請求項１または２に記載のマルチスレーブバ
スラインシステムに存する。また、この発明の請求項６
に記載の発明の要旨は、前記アドレスデコーダは、前記
バス番号を前記スイッチ制御回路に送信し、前記スイッ
チをＯＮまたはＯＦＦすることを特徴とする請求項５に
記載のマルチスレーブバスラインシステムに存する。ま
た、この発明の請求項７に記載の発明の要旨は、データ
転送の対象となる前記スレーブデバイスが接続される前
記スレーブバスと前記マスタバスとが接続されたとき、
前記アドレスデコーダが当該マスタバスに対して実アド
レスを送信し、前記マスタデバイスと前記スレーブデバ
イスとがデータの送受信を行うことを特徴とする請求項
５に記載のマルチスレーブバスラインシステムに存す
る。また、この発明の請求項８に記載の発明の要旨は、
データの送受信を制御するバスマスタインターフェース
を有する少なくとも１つ以上のマスタデバイスと、少な
くとも１つ以上のスレーブデバイスと、前記スレーブデ
バイスの論理アドレス及び実アドレス、当該実アドレス
に対応するスレーブバスのバスナンバーが少なくとも記
述されているアドレスデコードテーブルと、前記アドレ
スデコードテーブルを参照してスレーブアドレスのデコ
ード処理を行うアドレスデコーダとを備えたマルチスレ
ーブバスラインシステムに対して、前記マスタデバイス
と前記スレーブデバイスとの間のデータ転送を制御する
工程を備えたシリアル転送方法であって、前記マスタデ
バイスから送信される論理アドレスを、前記アドレスデ
コードテーブルを参照し実アドレスに変換して前記スレ
ーブデバイスに送信するとともに、前記マスタデバイス
と前記スレーブデバイスとの間でのデータ転送を制御す
るバス切り替え工程を有し、前記バス切り替え工程は、
前記スレーブアドレスのデコードするビット幅を所定幅
に限定する工程と、前記マスタデバイスからマスタバス
上に送信された、データの送受信の対象となる前記スレ
ーブデバイスの論理アドレスを、前記アドレスデコード
テーブルを参照してデコードし、前記スレーブデバイス
が接続されたスレーブバスと前記マスタバスとが接続さ
れるよう、スイッチ制御を行い、前記スレーブデバイス
の実アドレスに変換して前記スレーブバス上にスレーブ
アドレスを送信し、データの送受信を行うという動作 を
実行する工程を有することを特徴とするシリアル転送方
法に存する。また、この発明の請求項９に記載の発明の
要旨は、少なくとも１つ以上の前記マスタデバイスが接
続されるマスタバスと、少なくとも１つ以上の前記スレ
ーブデバイスが接続される複数本のスレーブバスと、前
記マスタバスと１個以上の複数本のスレーブバスとの接
続をＯＮまたはＯＦＦする少なくとも１つ以上のスイッ
チと、前記スレーブバスを切り替えるためのスイッチを
ＯＮまたはＯＦＦするスイッチ制御回路と、前記スレー
ブデバイスの論理アドレス及び実アドレス、当該実アド
レスに対応するスレーブバスのバスナンバーが少なくと
も記述されているアドレスデコードテーブルと、前記ア
ドレスデコードテーブルを参照してスレーブアドレスの
デコード処理を行うアドレスデコーダとを備えたマルチ
スレーブバスラインシステムに対して、前記マスタデバ
イスと前記スレーブデバイスとの間のデータ転送を制御
する工程を備えたシリアル転送方法であって、前記マス
タデバイスから送信される論理アドレスに基づいて前記
アドレスデコードテーブルを参照し前記アドレスデコー
ダから前記スイッチ制御回路にデータを供給して前記ス
イッチを制御し、前記スレーブデバイスが接続される複
数本のバスを選択して切り替えるバス切り替え工程を有
し、前記バス切り替え工程は、前記スレーブアドレスの
デコードするビット幅を所定幅に限定する工程と、前記
マスタデバイスから前記マスタバス上に送信された、デ
ータの送受信の対象となる前記スレーブデバイスの論理
アドレスを、前記アドレスデコードテーブルを参照して
デコードし、前記スレーブデバイスが接続されたスレー
ブバスと前記マスタバスとが接続されるよう、スイッチ
制御を行い、前記スレーブデバイスの実アドレスに変換
して前記スレーブバス上にスレーブアドレスを送信し、
データの送受信を行うという動作を実行する工程を有す
ることを特徴とするシリアル転送方法に存する。また、
この発明の請求項１０に記載の発明の要旨は、前記バス
切り替え工程は、前記スイッチ制御回路に供給するデー
タを、前記スレーブバス上に設けた前記アドレスデコー
ダから供給する工程を有することを特徴とする請求項８
または９に記載のシリアル転送方法に存する。また、こ
の発明の請求項１１に記載の発明の要旨は、前記バス切
り替え工程は、前記マスタデバイスから前記マスタバス
上に送信された、データの送受信の対象となる前記スレ
ーブデバイスの論理アドレスを、前記アドレスデコード
テーブルを参照してデコードする工程と、前記スレーブ
デバイスが接続されたスレーブバスと前記マスタバスと
が接続されるように前記スイッチの制御を行う工程と、
前記スレーブデバイスの実アドレスに変換して前記スレ
ーブバス上にスレーブアドレスを送信し、データの送受
信を行う工程とを有することを特徴とする請求項８乃至
１０のいずれか一項に記載のシリアル転送方法に存す
る。また、この発明の請求項１２に記載の発明の要旨
は、前記アドレスデコードテーブルを参照し、前記マス
タデバイスから送出される前記スレーブデバイスの論理
アドレスに基づいて、接続する前記スレーブバスのバス
番号及び／または前記スレーブデバイスの実アドレスを
生成するバスアドレスデコーダ工程を有することを特徴
とする請求項８または９に記載のシリアル転送方法に存
する。また、この発明の請求項１３に記載の発明の要旨
は、前記バスアドレスデコーダ工程は、前記バス番号を
前記スイッチ制御回路に送信し、前記スイッチをＯＮま
たはＯＦＦする工程を有することを特徴とする請求項１
０に記載のシリアル転送方法に存する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１３】（第１実施形態）本発明の上記および他の
目的、特徴および利点を明確にすべく、以下添付した図
面を参照しながら、本発明の実施形態を詳細に説明す
る。図１は、本発明のマルチスレーブバスラインシステ
ム１００の一実施形態を説明するための機能ブロック図
である。図１を参照すると、マルチスレーブバスライン
システム１００は、Ｉ２Ｃバスマスタインターフェース
１を有する１個のマスタデバイス２、４本のスレーブバ
ス１９，２０，２１，２２、スレーブデバイス１０，１
１，１２，１３，１４，１５，１６，１７、バス切り替
えシステム７０を有する。
目的、特徴および利点を明確にすべく、以下添付した図
面を参照しながら、本発明の実施形態を詳細に説明す
る。図１は、本発明のマルチスレーブバスラインシステ
ム１００の一実施形態を説明するための機能ブロック図
である。図１を参照すると、マルチスレーブバスライン
システム１００は、Ｉ２Ｃバスマスタインターフェース
１を有する１個のマスタデバイス２、４本のスレーブバ
ス１９，２０，２１，２２、スレーブデバイス１０，１
１，１２，１３，１４，１５，１６，１７、バス切り替
えシステム７０を有する。
【００１４】図２は、図１のマルチスレーブバスライン
システム１００で用いられるアドレスデコードテーブル
３の一実施形態である。バス切り替えシステム７０は、
アドレスデコードテーブル３と、Ｉ２Ｃバスアドレスデ
コーダ４と、スイッチ制御回路５、バス切り替えスイッ
チ６，７，８，９から構成されている。
システム１００で用いられるアドレスデコードテーブル
３の一実施形態である。バス切り替えシステム７０は、
アドレスデコードテーブル３と、Ｉ２Ｃバスアドレスデ
コーダ４と、スイッチ制御回路５、バス切り替えスイッ
チ６，７，８，９から構成されている。
【００１５】アドレスデコードテーブル３には、スレー
ブデバイス１０，１１，１２，１３，１４，１５，１
６，１７の論理アドレス及び実アドレス、実アドレスに
対応するスレーブバス１９，２０，２１，２２のバスナ
ンバーが少なくとも記述されている。
ブデバイス１０，１１，１２，１３，１４，１５，１
６，１７の論理アドレス及び実アドレス、実アドレスに
対応するスレーブバス１９，２０，２１，２２のバスナ
ンバーが少なくとも記述されている。
【００１６】スイッチ制御回路５は、スレーブバス１
９，２０，２１または２２を切り替えるためのスイッチ
６，７，８または９をＯＮまたはＯＦＦする。
９，２０，２１または２２を切り替えるためのスイッチ
６，７，８または９をＯＮまたはＯＦＦする。
【００１７】本実施形態のバス切り替えシステム７０
は、このスイッチ制御回路５に供給するデータを、Ｉ２
Ｃバス上に設けたアドレスデコーダ４から供給する機能
を有している。
は、このスイッチ制御回路５に供給するデータを、Ｉ２
Ｃバス上に設けたアドレスデコーダ４から供給する機能
を有している。
【００１８】例えば、マスタデバイス２からスレーブデ
バイス１０へデータを転送する場合、バス切り替えシス
テム７０は、マスタデバイス２からマスタバス１８上に
送信された、データの送受信の対象となるスレーブデバ
イス１０の論理アドレスを、アドレスデコードテーブル
３を参照してデコードし、スレーブデバイス１０が接続
されたスレーブバス１９とマスタバス１８とが接続され
るよう、スイッチ６，７，８，９の制御を行い、スレー
ブデバイス１０の実アドレスに変換してスレーブバス１
９上にスレーブアドレスを送信し、データの送受信を行
うという動作を実行する。
バイス１０へデータを転送する場合、バス切り替えシス
テム７０は、マスタデバイス２からマスタバス１８上に
送信された、データの送受信の対象となるスレーブデバ
イス１０の論理アドレスを、アドレスデコードテーブル
３を参照してデコードし、スレーブデバイス１０が接続
されたスレーブバス１９とマスタバス１８とが接続され
るよう、スイッチ６，７，８，９の制御を行い、スレー
ブデバイス１０の実アドレスに変換してスレーブバス１
９上にスレーブアドレスを送信し、データの送受信を行
うという動作を実行する。
【００１９】マスタバス１８に送信される論理アドレス
には、スイッチ制御に必要なデータが含まれている。こ
のため、マスタデバイス２とスイッチ制御回路５とは、
インターフェースを持つ必要がない。また、スイッチ
６，７，８，９のＯＮまたはＯＦＦは、Ｉ２Ｃバスのデ
ータ転送手順の中で行われるため、Ｉ２Ｃバスの通信調
整手順が有効である。したがって、ソフトウェアの互換
性を維持しながら、２個以上の既存のマスタデバイス２
を使用して、多数のスレーブバスを有するスレーブバス
ラインシステムの実現が可能となる。
には、スイッチ制御に必要なデータが含まれている。こ
のため、マスタデバイス２とスイッチ制御回路５とは、
インターフェースを持つ必要がない。また、スイッチ
６，７，８，９のＯＮまたはＯＦＦは、Ｉ２Ｃバスのデ
ータ転送手順の中で行われるため、Ｉ２Ｃバスの通信調
整手順が有効である。したがって、ソフトウェアの互換
性を維持しながら、２個以上の既存のマスタデバイス２
を使用して、多数のスレーブバスを有するスレーブバス
ラインシステムの実現が可能となる。
【００２０】次に、マルチスレーブバスラインシステム
１００が実行する本実施形態のシリアル転送方法を説明
する。
１００が実行する本実施形態のシリアル転送方法を説明
する。
【００２１】本実施形態のシリアル転送方法は、少なく
とも１つ以上のマスタデバイス２が接続されるマスタバ
ス１８と、少なくとも１つ以上のスレーブデバイスが接
続される複数本のスレーブバス１９，２０，２１，２２
と、マスタバス１８と１個以上の複数本のスレーブバス
との接続をＯＮまたはＯＦＦする少なくとも１つ以上の
スイッチ６（７，８，９）と、スレーブバス１９，２
０，２１または２２を切り替えるためのスイッチ６，
７，８または９をＯＮまたはＯＦＦするスイッチ制御回
路５と、スレーブデバイス１０〜１７のアドレスデコー
ドテーブル３と、アドレスデコードテーブル３を参照し
てスレーブアドレスのデコード処理を行うアドレスデコ
ーダとを備えたマルチスレーブバスラインシステムに対
して、マスタデバイス２とスレーブデバイスとの間のデ
ータ転送を制御する工程を備えたシリアル転送方法であ
って、マスタデバイス２から送信される論理アドレスに
基づいてアドレスデコードテーブル３を参照しアドレス
デコーダからスイッチ制御回路５にデータを供給してス
イッチを制御し、スレーブデバイスが接続される複数本
のバスを選択して切り替えるバス切り替え工程、バスア
ドレスデコーダ工程を有する。
とも１つ以上のマスタデバイス２が接続されるマスタバ
ス１８と、少なくとも１つ以上のスレーブデバイスが接
続される複数本のスレーブバス１９，２０，２１，２２
と、マスタバス１８と１個以上の複数本のスレーブバス
との接続をＯＮまたはＯＦＦする少なくとも１つ以上の
スイッチ６（７，８，９）と、スレーブバス１９，２
０，２１または２２を切り替えるためのスイッチ６，
７，８または９をＯＮまたはＯＦＦするスイッチ制御回
路５と、スレーブデバイス１０〜１７のアドレスデコー
ドテーブル３と、アドレスデコードテーブル３を参照し
てスレーブアドレスのデコード処理を行うアドレスデコ
ーダとを備えたマルチスレーブバスラインシステムに対
して、マスタデバイス２とスレーブデバイスとの間のデ
ータ転送を制御する工程を備えたシリアル転送方法であ
って、マスタデバイス２から送信される論理アドレスに
基づいてアドレスデコードテーブル３を参照しアドレス
デコーダからスイッチ制御回路５にデータを供給してス
イッチを制御し、スレーブデバイスが接続される複数本
のバスを選択して切り替えるバス切り替え工程、バスア
ドレスデコーダ工程を有する。
【００２２】バス切り替え工程は、スレーブアドレスの
デコードするビット幅を所定幅に限定する工程を有して
いる。また、スイッチ制御回路５に供給するデータを、
スレーブバス上に設けたアドレスデコーダ４から供給す
る工程を有している。また、マスタデバイス２からマス
タバス１８上に送信された、データの送受信の対象とな
るスレーブデバイス１０の論理アドレスを、アドレスデ
コードテーブル３を参照してデコードする工程と、スレ
ーブデバイス１０が接続されたスレーブバス１９とマス
タバス１８とが接続されるようにスイッチ６，７，８，
９の制御を行う工程と、スレーブデバイス１０の実アド
レスに変換してスレーブバス１９上にスレーブアドレス
を送信し、データの送受信を行う工程とを有している。
デコードするビット幅を所定幅に限定する工程を有して
いる。また、スイッチ制御回路５に供給するデータを、
スレーブバス上に設けたアドレスデコーダ４から供給す
る工程を有している。また、マスタデバイス２からマス
タバス１８上に送信された、データの送受信の対象とな
るスレーブデバイス１０の論理アドレスを、アドレスデ
コードテーブル３を参照してデコードする工程と、スレ
ーブデバイス１０が接続されたスレーブバス１９とマス
タバス１８とが接続されるようにスイッチ６，７，８，
９の制御を行う工程と、スレーブデバイス１０の実アド
レスに変換してスレーブバス１９上にスレーブアドレス
を送信し、データの送受信を行う工程とを有している。
【００２３】バスアドレスデコーダ工程は、アドレスデ
コードテーブル３を参照し、マスタデバイス２から送出
されるスレーブデバイス１０の論理アドレスに基づい
て、接続するスレーブバス１９のバス番号及び／または
スレーブデバイス１０の実アドレスを生成する工程を有
している。また、バス番号をスイッチ制御回路５に送信
し、スイッチ６，７，８，９をＯＮまたはＯＦＦする工
程を有している。
コードテーブル３を参照し、マスタデバイス２から送出
されるスレーブデバイス１０の論理アドレスに基づい
て、接続するスレーブバス１９のバス番号及び／または
スレーブデバイス１０の実アドレスを生成する工程を有
している。また、バス番号をスイッチ制御回路５に送信
し、スイッチ６，７，８，９をＯＮまたはＯＦＦする工
程を有している。
【００２４】次に、本実施形態のシリアル転送方法を実
行するマルチスレーブバスラインシステム１００の動作
を説明する。Ｉ２Ｃバスアドレスデコーダ４は、マスタ
デバイス２から送出されるスレーブデバイス１０の論理
アドレスから、アドレスデコードテーブル３を参照し
て、接続するＩ２Ｃバス１９のバス番号と、スレーブデ
バイス１０の実アドレスを生成する。これに応じてＩ２
Ｃバスアドレスデコーダ４が、バス番号をスイッチ制御
回路５に送信し、スイッチ６，７，８，９をＯＮまたは
ＯＦＦする。これに応じてマスタデバイス２が接続され
るマスタバス１８とデータ転送の対象となるスレーブデ
バイス１０が接続されるＩ２Ｃバス１９とを接続する。
これに応じてＩ２Ｃバスアドレスデコーダ４が、マスタ
バス１８に対して実アドレスを送信し、その後、マスタ
デバイス２とスレーブデバイス１０との間でデータの送
受信を行う。
行するマルチスレーブバスラインシステム１００の動作
を説明する。Ｉ２Ｃバスアドレスデコーダ４は、マスタ
デバイス２から送出されるスレーブデバイス１０の論理
アドレスから、アドレスデコードテーブル３を参照し
て、接続するＩ２Ｃバス１９のバス番号と、スレーブデ
バイス１０の実アドレスを生成する。これに応じてＩ２
Ｃバスアドレスデコーダ４が、バス番号をスイッチ制御
回路５に送信し、スイッチ６，７，８，９をＯＮまたは
ＯＦＦする。これに応じてマスタデバイス２が接続され
るマスタバス１８とデータ転送の対象となるスレーブデ
バイス１０が接続されるＩ２Ｃバス１９とを接続する。
これに応じてＩ２Ｃバスアドレスデコーダ４が、マスタ
バス１８に対して実アドレスを送信し、その後、マスタ
デバイス２とスレーブデバイス１０との間でデータの送
受信を行う。
【００２５】次に図１を参照し、マスタデバイス２から
スレーブデバイス１０へのデータ転送を例に挙げ、以下
に説明する。Ｉ２Ｃバスアドレスデコーダ４は、マスタ
デバイス２から入力されたスレーブデバイス１０の論理
アドレスに基づいて、アドレスデコードテーブル３を参
照して、スレーブバス１９のバスナンバーとスレーブデ
バイス１０の実アドレスの生成処理を実行する。
スレーブデバイス１０へのデータ転送を例に挙げ、以下
に説明する。Ｉ２Ｃバスアドレスデコーダ４は、マスタ
デバイス２から入力されたスレーブデバイス１０の論理
アドレスに基づいて、アドレスデコードテーブル３を参
照して、スレーブバス１９のバスナンバーとスレーブデ
バイス１０の実アドレスの生成処理を実行する。
【００２６】生成されたスレーブバスナンバー（スレー
ブバス１９のバスナンバー）は、スイッチ制御回路５に
送信される。これに応じてスイッチ制御回路５は、スレ
ーブバスナンバーの内容から判断して、バス切り替えス
イッチ６をＯＮにするとともに、バス切り替えスイッチ
７，８，９をＯＦＦにして、マスタバス１８と、データ
の送受信先のスレーブバス１９とを接続する。
ブバス１９のバスナンバー）は、スイッチ制御回路５に
送信される。これに応じてスイッチ制御回路５は、スレ
ーブバスナンバーの内容から判断して、バス切り替えス
イッチ６をＯＮにするとともに、バス切り替えスイッチ
７，８，９をＯＦＦにして、マスタバス１８と、データ
の送受信先のスレーブバス１９とを接続する。
【００２７】マスタバス１８に送信される論理アドレス
にはスイッチ制御に必要なデータが含まれている。この
ため、マスタデバイス２のＩ２Ｃバスマスタインターフ
ェース１にはスイッチ制御を行うための特別なインター
フェースを設ける必要はない。
にはスイッチ制御に必要なデータが含まれている。この
ため、マスタデバイス２のＩ２Ｃバスマスタインターフ
ェース１にはスイッチ制御を行うための特別なインター
フェースを設ける必要はない。
【００２８】また、スレーブデバイス１０，１１，１
２，１３，１４，１５，１６，１７の論理アドレスはＩ
２Ｃバスのアドレスフォーマットに従って設定されてい
る。このため、マスタデバイス２のＩ２Ｃバスマスタイ
ンターフェース１に特別なデータ転送プロトコルを設定
する必要はなく、スレーブアドレスが実アドレスではな
く論理アドレスであることを意識するだけでよい。
２，１３，１４，１５，１６，１７の論理アドレスはＩ
２Ｃバスのアドレスフォーマットに従って設定されてい
る。このため、マスタデバイス２のＩ２Ｃバスマスタイ
ンターフェース１に特別なデータ転送プロトコルを設定
する必要はなく、スレーブアドレスが実アドレスではな
く論理アドレスであることを意識するだけでよい。
【００２９】一方、Ｉ２Ｃバスアドレスデコーダ４は、
生成された実アドレスをスレーブバス１９に送信する。
これに応じてスレーブデバイス１０は、Ｉ２Ｃバスアド
レスデコーダ４から送信された実アドレスに基づいて、
送受信対象が自分であることを認識し、データの送受信
処理を開始する。
生成された実アドレスをスレーブバス１９に送信する。
これに応じてスレーブデバイス１０は、Ｉ２Ｃバスアド
レスデコーダ４から送信された実アドレスに基づいて、
送受信対象が自分であることを認識し、データの送受信
処理を開始する。
【００３０】このとき、スレーブデバイス１０，１１，
１２，１３，１４，１５，１６，１７に対しては、実ア
ドレスに基づいてデータの送受信が行われるので、特別
に意識する必要はない。
１２，１３，１４，１５，１６，１７に対しては、実ア
ドレスに基づいてデータの送受信が行われるので、特別
に意識する必要はない。
【００３１】以下、本実施形態の動作につき説明する。
まず、Ｉ２Ｃバスアドレスデコーダ４の動作について、
図３のタイミングチャートを用いて説明する。図３は、
図１のマルチスレーブバスラインシステム１００がマス
タバス１８とスレーブバス間で実行するデータ転送の第
１実施形態を説明するためのタイミングチャートであ
る。
まず、Ｉ２Ｃバスアドレスデコーダ４の動作について、
図３のタイミングチャートを用いて説明する。図３は、
図１のマルチスレーブバスラインシステム１００がマス
タバス１８とスレーブバス間で実行するデータ転送の第
１実施形態を説明するためのタイミングチャートであ
る。
【００３２】ＳＤＡ（マスタバス・シリアルデータライ
ン）１８ａとマスタバス１８のＳＣＬ（マスタバス・シ
リアルクロックライン）１８ｂ上に開始条件信号４３が
送信されると、開始条件信号４３に続く７ビットとして
スレーブデバイスの論理アドレス４５が送信される。
ン）１８ａとマスタバス１８のＳＣＬ（マスタバス・シ
リアルクロックライン）１８ｂ上に開始条件信号４３が
送信されると、開始条件信号４３に続く７ビットとして
スレーブデバイスの論理アドレス４５が送信される。
【００３３】開始条件信号４３に続く７ビットを受信す
ると、Ｉ２Ｃバスアドレスデコーダ４は、マスタバス１
８のＳＣＬ（マスタバス・シリアルクロックライン）１
８ｂをＬＯＷに保持し、Ｉ２Ｃバスのクロックの同期化
により、マスタデバイス２を待ち状態にする。次に、ア
ドレスデコードテーブル３を参照して、受信された論理
アドレス４５を、スレーブバスナンバーと、スレーブデ
バイスの実アドレス４６に変換処理する。
ると、Ｉ２Ｃバスアドレスデコーダ４は、マスタバス１
８のＳＣＬ（マスタバス・シリアルクロックライン）１
８ｂをＬＯＷに保持し、Ｉ２Ｃバスのクロックの同期化
により、マスタデバイス２を待ち状態にする。次に、ア
ドレスデコードテーブル３を参照して、受信された論理
アドレス４５を、スレーブバスナンバーと、スレーブデ
バイスの実アドレス４６に変換処理する。
【００３４】変換されたスレーブバスナンバーは、スイ
ッチ制御回路５に送信され、スイッチ制御回路５はスレ
ーブバスナンバーから判断して、スイッチ制御期間４７
にスイッチ制御を行って、マスタバス１８と、データの
送受信先のスレーブバスとを接続する。
ッチ制御回路５に送信され、スイッチ制御回路５はスレ
ーブバスナンバーから判断して、スイッチ制御期間４７
にスイッチ制御を行って、マスタバス１８と、データの
送受信先のスレーブバスとを接続する。
【００３５】Ｉ２Ｃバスアドレスデコーダ４は、マスタ
バス１８から開始条件信号４４を受信し、マスタバス１
８とデータの送受信先となるスレーブバス１９とが接続
されたことを確認すると、スレーブバス１９に対して７
ビットの実アドレス４６を送信する。
バス１８から開始条件信号４４を受信し、マスタバス１
８とデータの送受信先となるスレーブバス１９とが接続
されたことを確認すると、スレーブバス１９に対して７
ビットの実アドレス４６を送信する。
【００３６】実アドレス４６の送信を完了したところ
で、Ｉ２Ｃバスマスタインターフェース１は、マスタバ
ス１８のＳＣＬ１８ｂを解放し、マスタバス１８の待ち
状態を解除する。
で、Ｉ２Ｃバスマスタインターフェース１は、マスタバ
ス１８のＳＣＬ１８ｂを解放し、マスタバス１８の待ち
状態を解除する。
【００３７】これ以降、Ｉ２Ｃバスアドレスデコーダ４
は、マスタバス１８から次の開始条件信号４４を受信す
るまで、マスタバス１８とスレーブバスとの間のデータ
送受信に対して、何らの変換処理を行うことはない。
は、マスタバス１８から次の開始条件信号４４を受信す
るまで、マスタバス１８とスレーブバスとの間のデータ
送受信に対して、何らの変換処理を行うことはない。
【００３８】以上のように、マスタデバイス２とＩ２Ｃ
バスアドレスデコーダ４との間のデータ転送は、送信さ
れるスレーブアドレスが実アドレスではなく論理アドレ
スであるという違いはあるものの、Ｉ２Ｃバスのデータ
転送手順に従うことから、Ｉ２Ｃバスの通信調停手順が
有効である。したがって、マスタバス１８に複数のマス
タデバイス２を接続した場合においても、上記の動作が
可能である。また、スレーブバスは、一般的なＩ２Ｃバ
スのデータ転送手順と同等の動作となる。
バスアドレスデコーダ４との間のデータ転送は、送信さ
れるスレーブアドレスが実アドレスではなく論理アドレ
スであるという違いはあるものの、Ｉ２Ｃバスのデータ
転送手順に従うことから、Ｉ２Ｃバスの通信調停手順が
有効である。したがって、マスタバス１８に複数のマス
タデバイス２を接続した場合においても、上記の動作が
可能である。また、スレーブバスは、一般的なＩ２Ｃバ
スのデータ転送手順と同等の動作となる。
【００３９】以上第１実施形態を要約すれば、特殊なイ
ンターフェースや特別な転送プロトコルを用いることの
ない、標準的なＩ２Ｃバスマスタインターフェース１を
持つ、少なくとも１つ以上のＩ２Ｃバスマスタデバイス
と、一般的な複数個のＩ２Ｃバススレーブデバイスによ
る、Ｉ２Ｃバスラインシステムという基本構成に基づ
き、スレーブアドレスのデコード処理による、複数本の
スレーブバスの選択切り替えを実現したバス切り替えシ
ステム７０並びにマルチスレーブバスラインシステム１
００、及びシリアル転送方法を実現できる。更に、ソフ
トウェアの互換性を維持しながら、２個以上の既存のマ
スタデバイス２を使用して、多数のスレーブバスを有す
るスレーブバスラインシステムの実現が可能となる。
ンターフェースや特別な転送プロトコルを用いることの
ない、標準的なＩ２Ｃバスマスタインターフェース１を
持つ、少なくとも１つ以上のＩ２Ｃバスマスタデバイス
と、一般的な複数個のＩ２Ｃバススレーブデバイスによ
る、Ｉ２Ｃバスラインシステムという基本構成に基づ
き、スレーブアドレスのデコード処理による、複数本の
スレーブバスの選択切り替えを実現したバス切り替えシ
ステム７０並びにマルチスレーブバスラインシステム１
００、及びシリアル転送方法を実現できる。更に、ソフ
トウェアの互換性を維持しながら、２個以上の既存のマ
スタデバイス２を使用して、多数のスレーブバスを有す
るスレーブバスラインシステムの実現が可能となる。
【００４０】（第２実施形態）図４は、図１のマルチス
レーブバスラインシステム１００がマスタバス１８とス
レーブバス間で実行するデータ転送の第２実施形態を説
明するためのタイミングチャートである。本発明の第２
実施形態の基本的構成は、第１実施形態と同様である
が、スレーブアドレスのデコードビットの幅を少なくす
ることで、アドレスデコードテーブル３の容量を抑え、
デコード処理の時間短縮を図ることが可能となる。例え
ば、スレーブアドレスの下位３ビットを実アドレスと同
一とし、上位４ビットのみをデコードする場合、Ｉ２Ｃ
バスアドレスデコーダ４のタイミングチャートは図４の
ようになる。
レーブバスラインシステム１００がマスタバス１８とス
レーブバス間で実行するデータ転送の第２実施形態を説
明するためのタイミングチャートである。本発明の第２
実施形態の基本的構成は、第１実施形態と同様である
が、スレーブアドレスのデコードビットの幅を少なくす
ることで、アドレスデコードテーブル３の容量を抑え、
デコード処理の時間短縮を図ることが可能となる。例え
ば、スレーブアドレスの下位３ビットを実アドレスと同
一とし、上位４ビットのみをデコードする場合、Ｉ２Ｃ
バスアドレスデコーダ４のタイミングチャートは図４の
ようになる。
【００４１】すなわち、ＳＤＡ（マスタバス・シリアル
データライン）１８ａとマスタバス１８のＳＣＬ（マス
タバス・シリアルクロックライン）１８ｂから開始条件
信号４３が送信されると、開始条件信号４３に続く４ビ
ットとして、スレーブデバイスの論理アドレス４５の上
位４ビット４８が送信される。
データライン）１８ａとマスタバス１８のＳＣＬ（マス
タバス・シリアルクロックライン）１８ｂから開始条件
信号４３が送信されると、開始条件信号４３に続く４ビ
ットとして、スレーブデバイスの論理アドレス４５の上
位４ビット４８が送信される。
【００４２】Ｉ２Ｃバスアドレスデコーダ４は、スレー
ブデバイスの論理アドレス４５の上位４ビット４８を受
信すると、マスタバス１８のＳＣＬ１８ｂをＬＯＷに保
持し、Ｉ２Ｃバスのクロックの同期化により、マスタデ
バイス２を待ち状態にする。次に、受信された論理アド
レスの上位４ビット４８を、アドレスデコードテーブル
３を参照して、スレーブバスナンバーと、スレーブデバ
イスの実アドレス４６の上位４ビット４９に変換処理す
る。
ブデバイスの論理アドレス４５の上位４ビット４８を受
信すると、マスタバス１８のＳＣＬ１８ｂをＬＯＷに保
持し、Ｉ２Ｃバスのクロックの同期化により、マスタデ
バイス２を待ち状態にする。次に、受信された論理アド
レスの上位４ビット４８を、アドレスデコードテーブル
３を参照して、スレーブバスナンバーと、スレーブデバ
イスの実アドレス４６の上位４ビット４９に変換処理す
る。
【００４３】変換されたスレーブバスナンバーは、スイ
ッチ制御回路５に送信される。これに応じて、スイッチ
制御回路５は、スレーブバスナンバーに基づいて、スイ
ッチ制御期間４７にスイッチ制御を行って、マスタバス
１８とデータの送受信先のスレーブバス１９とを接続す
る。
ッチ制御回路５に送信される。これに応じて、スイッチ
制御回路５は、スレーブバスナンバーに基づいて、スイ
ッチ制御期間４７にスイッチ制御を行って、マスタバス
１８とデータの送受信先のスレーブバス１９とを接続す
る。
【００４４】Ｉ２Ｃバスアドレスデコーダ４は、マスタ
バス１８から開始条件信号４４を受信し、マスタバス１
８とデータの送受信先となるスレーブバス１９とが接続
されたことを確認すると、スレーブバス１９に対して実
アドレスの上位４ビット４９を送信する。上位４ビット
４９の送信を完了したところで、Ｉ２Ｃバスマスタイン
ターフェース１が、マスタバス１８のＳＣＬ１８ｂを解
放し、マスタデバイス２の待ち状態を解除する。
バス１８から開始条件信号４４を受信し、マスタバス１
８とデータの送受信先となるスレーブバス１９とが接続
されたことを確認すると、スレーブバス１９に対して実
アドレスの上位４ビット４９を送信する。上位４ビット
４９の送信を完了したところで、Ｉ２Ｃバスマスタイン
ターフェース１が、マスタバス１８のＳＣＬ１８ｂを解
放し、マスタデバイス２の待ち状態を解除する。
【００４５】マスタデバイス２は、スレーブデバイスの
実アドレス４６の下位３ビット以降を送信する。これ以
降、マスタバス１８から次の開始条件信号４４を受信す
るまで、Ｉ２Ｃバスアドレスデコーダ４は、マスタバス
１８とスレーブバスとの間のデータ送受信に対して何ら
の変換処理を行うことはない。
実アドレス４６の下位３ビット以降を送信する。これ以
降、マスタバス１８から次の開始条件信号４４を受信す
るまで、Ｉ２Ｃバスアドレスデコーダ４は、マスタバス
１８とスレーブバスとの間のデータ送受信に対して何ら
の変換処理を行うことはない。
【００４６】以上第２実施形態を要約すれば、特殊なイ
ンターフェースや特別な転送プロトコルを用いることの
ない、標準的なＩ２Ｃバスマスタインターフェース１を
持つ、少なくとも１つ以上のＩ２Ｃバスマスタデバイス
と、一般的な複数個のＩ２Ｃバススレーブデバイスによ
る、Ｉ２Ｃバスラインシステムという基本構成に基づ
き、スレーブアドレスのデコード処理による、複数本の
スレーブバスの選択切り替えを実現したバス切り替えシ
ステム７０並びにマルチスレーブバスラインシステム１
００、及びシリアル転送方法を実現できる。更に、ソフ
トウェアの互換性を維持しながら、２個以上の既存のマ
スタデバイス２を使用して、多数のスレーブバスを有す
るスレーブバスラインシステムの実現が可能となる。
ンターフェースや特別な転送プロトコルを用いることの
ない、標準的なＩ２Ｃバスマスタインターフェース１を
持つ、少なくとも１つ以上のＩ２Ｃバスマスタデバイス
と、一般的な複数個のＩ２Ｃバススレーブデバイスによ
る、Ｉ２Ｃバスラインシステムという基本構成に基づ
き、スレーブアドレスのデコード処理による、複数本の
スレーブバスの選択切り替えを実現したバス切り替えシ
ステム７０並びにマルチスレーブバスラインシステム１
００、及びシリアル転送方法を実現できる。更に、ソフ
トウェアの互換性を維持しながら、２個以上の既存のマ
スタデバイス２を使用して、多数のスレーブバスを有す
るスレーブバスラインシステムの実現が可能となる。
【００４７】なお、本発明が上記各実施例に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また、上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また、上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００４８】
【発明の効果】本発明は以上のように構成されているの
で、バスに対する装置の接続数制限を越えて、装置を接
続するシリアル転送バスを実現できる。また、一般的な
Ｉ２Ｃバスマスタデバイスと、スレーブデバイスを利用
しつつ、ソフトウェアの互換性を維持しながら、より多
くのスレーブデバイスを接続できるようになるといった
効果を奏する。
で、バスに対する装置の接続数制限を越えて、装置を接
続するシリアル転送バスを実現できる。また、一般的な
Ｉ２Ｃバスマスタデバイスと、スレーブデバイスを利用
しつつ、ソフトウェアの互換性を維持しながら、より多
くのスレーブデバイスを接続できるようになるといった
効果を奏する。
【図１】本発明のマルチスレーブバスラインシステムの
一実施形態を説明するための機能ブロック図である。
一実施形態を説明するための機能ブロック図である。
【図２】図１のマルチスレーブバスラインシステムで用
いられるアドレスデコードテーブルの一実施形態であ
る。
いられるアドレスデコードテーブルの一実施形態であ
る。
【図３】図１のマルチスレーブバスラインシステムがマ
スタバスとスレーブバス間で実行するデータ転送の第１
実施形態を説明するためのタイミングチャートである。
スタバスとスレーブバス間で実行するデータ転送の第１
実施形態を説明するためのタイミングチャートである。
【図４】図１のマルチスレーブバスラインシステムがマ
スタバスとスレーブバス間で実行するデータ転送の第２
実施形態を説明するためのタイミングチャートである。
スタバスとスレーブバス間で実行するデータ転送の第２
実施形態を説明するためのタイミングチャートである。
【図５】従来技術のマルチスレーブバスラインシステム
を説明するための機能ブロック図である。
を説明するための機能ブロック図である。
１…Ｉ２Ｃバスマスタインターフェース ２…マスタデバイス ３…アドレスデコードテーブル ４…Ｉ２Ｃバスアドレスデコーダ ５…スイッチ制御回路 ６，７，８，９…スイッチ １０，１１，１２，１３，１４，１５，１６，１７…ス
レーブデバイス １８…マスタバス １８ａ…マスタバス・シリアルデータライン（ＳＤＡ） １８ｂ…マスタバス・シリアルクロックライン（ＳＣ
Ｌ） １９，２０，２１，２２…スレーブバス １９ａ…スレーブバス・シリアルデータライン（ＳＤ
Ａ） １９ｂ…スレーブバス・シリアルクロックライン（ＳＣ
Ｌ） ４３，４４…開始条件信号 ４５…スレーブデバイスの論理アドレス ４６…スレーブデバイスの実アドレス ４７…スイッチ制御期間 ４８…スレーブデバイスの論理アドレスの上位４ビット ４９…スレーブデバイスの実アドレスの上位４ビット ７０…バス切り替えシステム １００…マルチスレーブバスラインシステム
レーブデバイス １８…マスタバス １８ａ…マスタバス・シリアルデータライン（ＳＤＡ） １８ｂ…マスタバス・シリアルクロックライン（ＳＣ
Ｌ） １９，２０，２１，２２…スレーブバス １９ａ…スレーブバス・シリアルデータライン（ＳＤ
Ａ） １９ｂ…スレーブバス・シリアルクロックライン（ＳＣ
Ｌ） ４３，４４…開始条件信号 ４５…スレーブデバイスの論理アドレス ４６…スレーブデバイスの実アドレス ４７…スイッチ制御期間 ４８…スレーブデバイスの論理アドレスの上位４ビット ４９…スレーブデバイスの実アドレスの上位４ビット ７０…バス切り替えシステム １００…マルチスレーブバスラインシステム
Claims (13)
- 【請求項１】 少なくとも１つ以上のマスタデバイスに
よって複数のスレーブデバイスを制御するマルチスレー
ブバスラインシステムであって、 データの送受信を制御するバスマスタインターフェース
を有する少なくとも１つ以上の前記マスタデバイスと、 少なくとも１つ以上の前記スレーブデバイスと、前記スレーブデバイスの論理アドレス及び実アドレス、
当該実アドレスに対応するスレーブバスのバスナンバー
が少なくとも記述されている アドレスデコードテーブル
と、 前記アドレスデコードテーブルを参照してスレーブアド
レスのデコード処理を行うアドレスデコーダと、 前記マスタデバイスから送信される論理アドレスを、前
記アドレスデコードテーブルを参照し実アドレスに変換
して前記スレーブデバイスに送信するとともに、前記マ
スタデバイスと前記スレーブデバイスとの間でのデータ
転送を制御するバス切り替えシステムとを有し、 前記バス切り替えシステムは、前記スレーブアドレスの
デコードするビット幅を所定幅に限定し、前記マスタデ
バイスからマスタバス上に送信された、データの送受信
の対象となる前記スレーブデバイスの論理アドレスを、
前記アドレスデコードテーブルを参照してデコードし、
前記スレーブデバイスが接続されたスレーブバスと前記
マスタバスとが接続されるよう、スイッチ制御を行い、
前記スレーブデバイスの実アドレスに変換して前記スレ
ーブバス上にスレーブアドレスを送信し、データの送受
信を行うという動作を実行する ことを特徴とするマルチ
スレーブバスラインシステム。 - 【請求項２】 少なくとも１つ以上のマスタデバイスに
よって複数のスレーブデバイスを制御するマルチスレー
ブバスラインシステムであって、 少なくとも１つ以上の前記マスタデバイスが接続される
マスタバスと、 少なくとも１つ以上の前記スレーブデバイスが接続され
る複数本のスレーブバスと、 前記マスタバスと１個以上の複数本のスレーブバスとの
接続をＯＮまたはＯＦＦする少なくとも１つ以上のスイ
ッチと、 前記スレーブバスを切り替えるためのスイッチをＯＮま
たはＯＦＦするスイッチ制御回路と、前記スレーブデバイスの論理アドレス及び実アドレス、
当該実アドレスに対応するスレーブバスのバスナンバー
が少なくとも記述されている アドレスデコードテーブル
と、 前記アドレスデコードテーブルを参照してスレーブアド
レスのデコード処理を行うアドレスデコーダと、 前記マスタデバイスから送信される論理アドレスに基づ
いて前記アドレスデコードテーブルを参照し前記アドレ
スデコーダから前記スイッチ制御回路にデータを供給し
て前記スイッチを制御し、前記スレーブデバイスが接続
される複数本のバスを選択して切り替えるバス切り替え
システムとを有し、 前記バス切り替えシステムは、前記スレーブアドレスの
デコードするビット幅を所定幅に限定し、前記マスタデ
バイスから前記マスタバス上に送信された、データの送
受信の対象となる前記スレーブデバイスの論理アドレス
を、前記アドレスデコードテーブルを参照してデコード
し、前記スレーブデバイスが接続された前記スレーブバ
スと前記マスタバスとが接続されるよう、スイッチ制御
を行い、前記スレーブデバイスの実アドレスに変換して
前記スレーブバス上にスレーブアドレスを送信し、デー
タの送受信を行うという動作を実行する ことを特徴とす
るマルチスレーブバスラインシステム。 - 【請求項３】 前記バス切り替えシステムは、前記スイ
ッチ制御回路に供給するデータを、前記スレーブバス上
に設けた前記アドレスデコーダから供給することを特徴
とする請求項１または２に記載のマルチスレーブバスラ
インシステム。 - 【請求項４】 前記バス切り替えシステムは、前記マス
タデバイスから前記マスタバス上に送信された、データ
の送受信の対象となる前記スレーブデバイスの論理アド
レスを、前記アドレスデコードテーブルを参照してデコ
ードし、前記スレーブデバイスが接続されたスレーブバ
スと前記マスタバスとが接続されるように前記スイッチ
の制御を行い、前記スレーブデバイスの実アドレスに変
換して前記スレーブバス上にスレーブアドレスを送信
し、データの送受信を行うことを特徴とする請求項１乃
至３のいずれか一項に記載のマルチスレーブバスライン
システム。 - 【請求項５】 前記アドレスデコードテーブルを参照
し、前記マスタデバイスから送出される前記スレーブデ
バイスの論理アドレスに基づいて、接続する前記スレー
ブバスのバス番号及び／または前記スレーブデバイスの
実アドレスを生成するアドレスデコーダを有することを
特徴とする請求項１または２に記載のマルチスレーブバ
スラインシステム。 - 【請求項６】 前記アドレスデコーダは、前記バス番号
を前記スイッチ制御回路に送信し、前記スイッチをＯＮ
またはＯＦＦすることを特徴とする請求項５に記載のマ
ルチスレーブバスラインシステム。 - 【請求項７】 データ転送の対象となる前記スレーブデ
バイスが接続される前記スレーブバスと前記マスタバス
とが接続されたとき、 前記アドレスデコーダが当該マスタバスに対して実アド
レスを送信し、 前記マスタデバイスと前記スレーブデバイスとがデータ
の送受信を行うことを特徴とする請求項５に記載のマル
チスレーブバスラインシステム。 - 【請求項８】 データの送受信を制御するバスマスタイ
ンターフェースを有する少なくとも１つ以上のマスタデ
バイスと、少なくとも１つ以上のスレーブデバイスと、
前記スレーブデバイスの論理アドレス及び実アドレス、
当該実アドレスに対応するスレーブバスのバスナンバー
が少なくとも記述されているアドレスデコードテーブル
と、前記アドレスデコードテーブルを参照してスレーブ
アドレスのデコード処理を行うアドレスデコーダとを備
えたマルチスレーブバスラインシステムに対して、前記
マスタデバイスと前記スレーブデバイスとの間のデータ
転送を制御する工程を備えたシリアル転送方法であっ
て、 前記マスタデバイスから送信される論理アドレスを、前
記アドレスデコードテーブルを参照し実アドレスに変換
して前記スレーブデバイスに送信するとともに、前記マ
スタデバイスと前記スレーブデバイスとの間でのデータ
転送を制御するバス切り替え工程を有し、 前記バス切り替え工程は、 前記スレーブアドレスのデコードするビット幅を所定幅
に限定する工程と、 前記マスタデバイスからマスタバス上に送信された、デ
ータの送受信の対象となる前記スレーブデバイスの論理
アドレスを、前記アドレスデコードテーブルを参照して
デコードし、前記スレーブデバイスが接続されたスレー
ブバスと前記マスタバスとが接続されるよう、スイッチ
制御を行い、前記スレーブデバイスの実アドレスに変換
して前記スレーブバス上にスレーブアドレスを送信し、
データの送受信を行うという動作を実行する工程を有す
る ことを特徴とするシリアル転送方法。 - 【請求項９】 少なくとも１つ以上の前記マスタデバイ
スが接続されるマスタバスと、少なくとも１つ以上の前
記スレーブデバイスが接続される複数本のスレーブバス
と、前記マスタバスと１個以上の複数本のスレーブバス
との接続をＯＮまたはＯＦＦする少なくとも１つ以上の
スイッチと、前記スレーブバスを切り替えるためのスイ
ッチをＯＮまたはＯＦＦするスイッチ制御回路と、前記
スレーブデバイスの論理アドレス及び実アドレス、当該
実アドレスに対応するスレーブバスのバスナンバーが少
なくとも記述されているアドレスデコードテーブルと、
前記アドレスデコードテーブルを参照してスレーブアド
レスのデコード処理を行うアドレスデコーダとを備えた
マルチスレーブバスラインシステムに対して、前記マス
タデバイスと前記スレーブデバイスとの間のデータ転送
を制御する工程を備えたシリアル転送方法であって、 前記マスタデバイスから送信される論理アドレスに基づ
いて前記アドレスデコードテーブルを参照し前記アドレ
スデコーダから前記スイッチ制御回路にデータを供給し
て前記スイッチを制御し、前記スレーブデバイスが接続
される複数本のバスを選択して切り替えるバス切り替え
工程を有し、 前記バス切り替え工程は、 前記スレーブアドレスのデコードするビット幅を所定幅
に限定する工程と、 前記マスタデバイスから前記マスタバス上に送信され
た、データの送受信の対象となる前記スレーブデバイス
の論理アドレスを、前記アドレスデコードテーブルを参
照してデコードし、前記スレーブデバイスが接続された
スレーブバスと前 記マスタバスとが接続されるよう、ス
イッチ制御を行い、前記スレーブデバイスの実アドレス
に変換して前記スレーブバス上にスレーブアドレスを送
信し、データの送受信を行うという動作を実行する工程
を有する ことを特徴とするシリアル転送方法。 - 【請求項１０】 前記バス切り替え工程は、前記スイッ
チ制御回路に供給するデータを、前記スレーブバス上に
設けた前記アドレスデコーダから供給する工程を有する
ことを特徴とする請求項８または９に記載のシリアル転
送方法。 - 【請求項１１】 前記バス切り替え工程は、 前記マスタデバイスから前記マスタバス上に送信され
た、データの送受信の対象となる前記スレーブデバイス
の論理アドレスを、前記アドレスデコードテーブルを参
照してデコードする工程と、 前記スレーブデバイスが接続されたスレーブバスと前記
マスタバスとが接続されるように前記スイッチの制御を
行う工程と、 前記スレーブデバイスの実アドレスに変換して前記スレ
ーブバス上にスレーブアドレスを送信し、データの送受
信を行う工程とを有することを特徴とする請求項８乃至
１０のいずれか一項に記載のシリアル転送方法。 - 【請求項１２】 前記アドレスデコードテーブルを参照
し、前記マスタデバイスから送出される前記スレーブデ
バイスの論理アドレスに基づいて、接続する前記スレー
ブバスのバス番号及び／または前記スレーブデバイスの
実アドレスを生成するバスアドレスデコーダ工程を有す
ることを特徴とする請求項８または９に記載のシリアル
転送方法。 - 【請求項１３】 前記バスアドレスデコーダ工程は、前
記バス番号を前記スイッチ制御回路に送信し、前記スイ
ッチをＯＮまたはＯＦＦする工程を有することを特徴と
する請求項１０に記載のシリアル転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10349321A JP3133732B2 (ja) | 1998-11-25 | 1998-11-25 | マルチスレーブバスラインシステム及びシリアル転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10349321A JP3133732B2 (ja) | 1998-11-25 | 1998-11-25 | マルチスレーブバスラインシステム及びシリアル転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165421A JP2000165421A (ja) | 2000-06-16 |
| JP3133732B2 true JP3133732B2 (ja) | 2001-02-13 |
Family
ID=18402994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10349321A Expired - Fee Related JP3133732B2 (ja) | 1998-11-25 | 1998-11-25 | マルチスレーブバスラインシステム及びシリアル転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3133732B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101819235B1 (ko) * | 2011-06-08 | 2018-01-16 | 엘에스산전 주식회사 | 병렬 통신 장치 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423998B1 (ko) * | 2001-07-05 | 2004-03-22 | 주식회사 휴로펙 | 필드 버스 통신 시스템 |
| KR100975992B1 (ko) * | 2003-09-05 | 2010-08-17 | 매그나칩 반도체 유한회사 | 네트워크 인터페이스 장치 |
| JP2005327223A (ja) * | 2004-05-13 | 2005-11-24 | Hiroshi Nakanishi | シリアルバスとバススイッチを使用した逐次命令実行型の計算機 |
| US7493433B2 (en) | 2004-10-29 | 2009-02-17 | International Business Machines Corporation | System, method and storage medium for providing an inter-integrated circuit (I2C) slave with read/write access to random access memory |
| JP2006295557A (ja) | 2005-04-11 | 2006-10-26 | Denso Corp | 通信装置 |
| JP4631569B2 (ja) | 2005-07-12 | 2011-02-16 | パナソニック株式会社 | 通信システム、並びにこれに用いられるマスター装置及びスレーブ装置、通信方法 |
| KR100696111B1 (ko) | 2005-07-15 | 2007-03-20 | 삼성전자주식회사 | 통신시스템 |
| JP5103842B2 (ja) * | 2006-09-22 | 2012-12-19 | 富士ゼロックス株式会社 | シリアル通信制御装置及びシリアル通信方法 |
| JP2008219707A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Telecom Networks Ltd | 分岐型シリアル通信システム |
| JP4978421B2 (ja) * | 2007-10-24 | 2012-07-18 | セイコーエプソン株式会社 | データ通信システム及び通信制御装置 |
| JP2009116378A (ja) * | 2007-11-01 | 2009-05-28 | Renesas Technology Corp | 半導体装置 |
| US9239799B2 (en) * | 2008-06-26 | 2016-01-19 | Qualcomm Incorporated | Memory management unit directed access to system interfaces |
| JP2012173963A (ja) * | 2011-02-21 | 2012-09-10 | Sumitomo Electric Ind Ltd | 光トランシーバ |
| JP5871309B2 (ja) * | 2011-11-11 | 2016-03-01 | Ｎｅｃプラットフォームズ株式会社 | 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ |
| JP6254517B2 (ja) * | 2014-12-22 | 2017-12-27 | 富士通フロンテック株式会社 | 媒体取扱装置 |
| CN104935487B (zh) * | 2015-05-14 | 2018-04-20 | 珠海格力电器股份有限公司 | 总线上从机监控方法和装置 |
| JP2018135060A (ja) * | 2017-02-23 | 2018-08-30 | 株式会社デンソー | 乗員保護システム |
| CN114257468A (zh) * | 2021-12-10 | 2022-03-29 | 湖北迅迪科技有限公司 | 一种通过rs-485总线给从设备分配地址的实现***及其方法 |
-
1998
- 1998-11-25 JP JP10349321A patent/JP3133732B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101819235B1 (ko) * | 2011-06-08 | 2018-01-16 | 엘에스산전 주식회사 | 병렬 통신 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000165421A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133732B2 (ja) | マルチスレーブバスラインシステム及びシリアル転送方法 | |
| EP1142210B1 (en) | Interface interlace | |
| US5509126A (en) | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface | |
| US7111097B2 (en) | One wire serial communication protocol method and circuit | |
| CN102023954B (zh) | 具有多路i2c总线的装置、处理器、***主板及工控计算机 | |
| JP2002232508A (ja) | 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法 | |
| JP3843667B2 (ja) | データ転送制御装置及び電子機器 | |
| JP2004516576A (ja) | 高速ｉ２ｃバス通信のために選択ｉｃを切り離すｉ２ｃバス制御 | |
| US20060200605A1 (en) | Electronic apparatus system with master node and slave node | |
| JPH1083375A (ja) | Ｓｃｓｉシステム | |
| US9817705B2 (en) | Method for enabling a communication between processes, processing system, integrated chip and module for such a chip | |
| US6857028B1 (en) | Data transfer control device and electronic equipment | |
| CA2336385A1 (en) | Improved inter-device serial bus protocol | |
| CN116541329A (zh) | 一种数据传输方法、装置、设备及介质 | |
| CN114996184B (zh) | 兼容实现spi或i2c从机的接口模块及数据传输方法 | |
| KR20030033063A (ko) | Ｉ2ｃ 환경에서 프로그램 가능한 주소를 갖는 집적회로 | |
| JP2006304011A (ja) | インタフェース回路 | |
| JP2001320390A (ja) | シリアルバス制御装置及び制御方法 | |
| JP2009130684A (ja) | 制御信号通信方法、光トランシーバ装置 | |
| US5797040A (en) | Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover | |
| US6112259A (en) | Integrated circuit for direct memory access | |
| JP4604956B2 (ja) | 情報処理装置 | |
| KR100225531B1 (ko) | 교환기에 있어서 하위레벨프로세서와 디바이스간 정합장치 | |
| JP2002215566A (ja) | データ伝送バスシステム | |
| CN117033292A (zh) | 基于apb总线控制的i2c中断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |