JP4360199B2 - ディスプレイ装置、画素回路及び画素回路の駆動方法 - Google Patents
ディスプレイ装置、画素回路及び画素回路の駆動方法 Download PDFInfo
- Publication number
- JP4360199B2 JP4360199B2 JP2003428870A JP2003428870A JP4360199B2 JP 4360199 B2 JP4360199 B2 JP 4360199B2 JP 2003428870 A JP2003428870 A JP 2003428870A JP 2003428870 A JP2003428870 A JP 2003428870A JP 4360199 B2 JP4360199 B2 JP 4360199B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch circuit
- signal line
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
また請求項7の発明は、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置における画素回路に適用して、前記画素は、発光素子と前記画素回路とを有し、前記画素回路は、ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と、前記信号線用のスイッチ回路の制御信号により動作して、前記信号線用のスイッチ回路により前記信号レベル保持用のコンデンサの端子電圧を設定する期間に、前記トランジスタのソースを基準電圧に接続する第1の基準電圧用のスイッチ回路と、前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、前記信号線用のスイッチ回路より前記信号レベル保持用のコンデンサの前記端子電圧を設定する前に、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第2の基準電圧用のスイッチ回路と、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間で、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間に、前記トランジスタのゲートドレインを短絡させることにより、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する。
図2は、図20との対比により本発明の実施例1に係るディスプレイ装置を示すブロック図である。このディスプレイ装置41において、表示部42は、電流駆動による赤色、緑色、青色の画素(PXR、PXG、PXB)43がマトリックス状に配置され、これらの画素43に対して、4本の走査線SCN、SCN2R、SCN2G、SCN2Bがライン単位で水平方向に設けられる。またこれらの走査線SCN、SCN2R、SCN2G、SCN2Bと直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部42に対して、ディスプレイ装置41は、垂直駆動回路44により走査線SCN、SCN2R、SCN2G、SCN2Bを駆動して順次ライン単位で画素43に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路45により信号線SIGを駆動して各画素43の階調を設定する。なおこの実施例1は、本願の参考例を示すものである。
以上の構成において、このディスプレイ装置41は(図2)、垂直駆動回路44による走査線SCN、SCN2R、SCN2G、SCN2Bの駆動により順次ライン単位で表示部42の画素43が選択され、またこの画素43の選択により水平駆動回路45により駆動される信号線SIGの信号レベルが各画素43に設定される。ディスプレイ装置41は、この各画素43に設定した信号レベルにより各画素43が発光して所望の画像が表示される。
以上の構成によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、このトランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサの端子電圧を設定してこの発光素子の階調を設定するようにして、この階調設定の際にこのコンデンサのソース側端を基準電圧に接続するスイッチ回路と、このコンデンサを信号線に接続するスイッチ回路とを同一の制御信号により制御することにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができる。これにより簡易に高解像度化することができ、さらには垂直駆動回路等の構成を簡略化し、その分、全体構成を簡略化し、さらにはいわゆる狭額縁化することができる。
Claims (8)
- 電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置において、
前記画素が、
発光素子と、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
前記トランジスタのソースを基準電圧に接続する第1の基準電圧用のスイッチ回路と、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、
前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第2の基準電圧用のスイッチ回路と、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
前記信号線用のスイッチ回路と前記第1の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する
ディスプレイ装置。 - 前記画素は、
前記第2の基準電圧用のスイッチ回路により前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端の電位を基準電圧に設定し、
前記トランジスタ用のスイッチ回路により前記トランジスタのゲートドレインを短絡させ、
前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止することにより、
前記信号レベル保持用のコンデンサの端子電圧を、前記トランジスタのしきい値電圧に設定する
請求項1に記載のディスプレイ装置。 - 前記トランジスタ、前記第1の基準電圧用のスイッチ回路、前記信号線用のスイッチ回路、前記第2の基準電圧用のスイッチ回路、前記トランジスタ用のスイッチ回路、前記電源用のスイッチ回路がnチャンネルMOS型のトランジスタにより形成された
請求項1又は請求項2に記載のディスプレイ装置。 - 電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素が、
発光素子と、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と、
前記信号線用のスイッチ回路の制御信号により動作して、前記信号線用のスイッチ回路により前記信号レベル保持用のコンデンサの端子電圧を設定する期間に、前記トランジスタのソースを基準電圧に接続する第1の基準電圧用のスイッチ回路と、
前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記信号線用のスイッチ回路より前記信号レベル保持用のコンデンサの前記端子電圧を設定する前に、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第2の基準電圧用のスイッチ回路と、
前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間で、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間に、前記トランジスタのゲートドレインを短絡させることにより、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する
ディスプレイ装置。 - 前記発光素子が、
有機ELである
請求項1、請求項2、請求項3、又は請求項4に記載のディスプレイ装置。 - 電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置における画素回路において、
前記画素は、
発光素子と、前記画素回路とを有し、
前記画素回路は、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
前記トランジスタのソースを基準電圧に接続する第1の基準電圧用のスイッチ回路と、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、
前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第2の基準電圧用のスイッチ回路と、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
前記信号線用のスイッチ回路と前記第1の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する
画素回路。 - 電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置における画素回路において、
前記画素は、
発光素子と前記画素回路とを有し、
前記画素回路は、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と、
前記信号線用のスイッチ回路の制御信号により動作して、前記信号線用のスイッチ回路により前記信号レベル保持用のコンデンサの端子電圧を設定する期間に、前記トランジスタのソースを基準電圧に接続する第1の基準電圧用のスイッチ回路と、
前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記信号線用のスイッチ回路より前記信号レベル保持用のコンデンサの前記端子電圧を設定する前に、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第2の基準電圧用のスイッチ回路と、
前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間で、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間に、前記トランジスタのゲートドレインを短絡させることにより、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する
画素回路。 - 電流駆動による画素をマトリックス状に配置してなる表示部とを有するディスプレイ装置における画素回路の駆動方法において、
前記画素は、
発光素子と、前記画素回路とを有し、
前記画素回路は、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
前記トランジスタのソースを基準電圧に接続する第1の基準電圧用のスイッチ回路と、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、
前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第2の基準電圧用のスイッチ回路と、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
前記画素回路の駆動方法は、
前記第2の基準電圧用のスイッチ回路により前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端の電位を基準電圧に設定し、
前記トランジスタ用のスイッチ回路により前記トランジスタのゲートドレインを短絡させ、
前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止することにより、
前記信号レベル保持用のコンデンサの端子電圧を、前記トランジスタのしきい値電圧に設定した後、
前記信号線用のスイッチ回路と前記第1の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する
画素回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428870A JP4360199B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置、画素回路及び画素回路の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428870A JP4360199B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置、画素回路及び画素回路の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191783A JP2005191783A (ja) | 2005-07-14 |
JP4360199B2 true JP4360199B2 (ja) | 2009-11-11 |
Family
ID=34787701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428870A Expired - Fee Related JP4360199B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置、画素回路及び画素回路の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4360199B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5245220B2 (ja) * | 2006-07-26 | 2013-07-24 | ソニー株式会社 | 表示装置 |
KR101055928B1 (ko) * | 2009-01-13 | 2011-08-09 | 한양대학교 산학협력단 | 유기 발광 표시장치 및 그 구동방법 |
KR101186637B1 (ko) | 2011-05-02 | 2012-09-27 | 한양대학교 산학협력단 | 화소 및 이를 이용한 유기전계발광 표시장치 |
-
2003
- 2003-12-25 JP JP2003428870A patent/JP4360199B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005191783A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5612988B2 (ja) | 有機電界発光表示装置用画素及びこれを利用した有機電界発光表示装置 | |
JP5176522B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP5115180B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
JP4602946B2 (ja) | 電界発光素子 | |
US10186197B2 (en) | Display device and driving method thereof | |
JP4300492B2 (ja) | ディスプレイ装置 | |
JP4300491B2 (ja) | ディスプレイ装置 | |
JP2005189643A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP2005134880A (ja) | 画像表示装置,その駆動方法,及びプリチャージ電圧設定方法 | |
JP4590831B2 (ja) | 表示装置、および画素回路の駆動方法 | |
KR20090058255A (ko) | 화소 및 그를 이용한 유기전계발광표시장치 | |
JP4831392B2 (ja) | 画素回路及び表示装置 | |
KR101153349B1 (ko) | 전압보상방식 유기전계발광소자 및 그 구동방법 | |
JP2005189387A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
KR101641381B1 (ko) | 표시 장치 및 표시 구동 방법 | |
JP4552108B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2005172917A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
US20120001948A1 (en) | Display device, pixel circuit and display drive method thereof | |
JP4281018B2 (ja) | ディスプレイ装置 | |
JP4360199B2 (ja) | ディスプレイ装置、画素回路及び画素回路の駆動方法 | |
JP5789585B2 (ja) | 表示装置および電子機器 | |
JP4810790B2 (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
KR101613737B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090331 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |