JP4360199B2 - ディスプレイ装置、画素回路及び画素回路の駆動方法 - Google Patents

Description

本発明は、ディスプレイ装置、画素回路及び画素回路の駆動方法に関し、例えば有機ＥＬ（Electro Luminescence）によるディスプレイ装置等の電流駆動による自発光の表示装置に適用することができる。本発明は、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、このトランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサの端子電圧を設定してこの発光素子の階調を設定するようにして、この階調設定の際にこのコンデンサのソース側端を基準電圧に接続するスイッチ回路と、このコンデンサを信号線に接続するスイッチ回路とを同一の制御信号により制御することにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができるようにする。

従来、有機ＥＬの表示装置においては、例えばＵＳＰ５，６８４，３６５、特開平８−２３４６８３号公報等にディスプレイ装置への応用が種々に提案されるようになされている。

すなわち図１３に示すように、この種のディスプレイ装置１において、表示部２は、マトリックス状に配置されてなる画素（ＰＸ）３に対して、走査線ＳＣＮがライン単位で水平方向に設けられ、またこの走査線ＳＣＮと直交するように信号線ＳＩＧが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部２に対して、ディスプレイ装置１は、垂直駆動回路４により走査線ＳＣＮを駆動して順次ライン単位で表示部２の画素３を選択すると共に、この画素３の選択に対応するように水平駆動回路５により信号線ＳＩＧを駆動して各画素３の階調を設定するようになされている。

このため垂直駆動回路４は、ライトスキャン回路（ＷＳＣＮ）４Ａにより、各画素３への書き込みをライン単位で順次指示する書き込み信号ｗｓを生成し、この書き込み信号ｗｓを走査線ＳＣＮに出力して各画素３における階調の設定を制御するようになされている。また水平駆動回路５は、各画素３の階調を指示する階調データＤ１に応じて駆動信号を生成し、この駆動信号を水平セレクタ（ＨＳＥＬ）５Ａにより各信号線ＳＩＧに振り分けて出力し、これらによりディスプレイ装置１は、ライン単位で各画素３の階調を設定するようになされている。

有機ＥＬのディスプレイ装置においては、このようにして駆動される各画素３が、電流駆動による自発光型の素子である有機ＥＬ素子と、この有機ＥＬ素子を駆動する各画素の駆動回路（以下、画素回路と呼ぶ）とにより形成されるようになされている。

しかしてこのようにして形成されるディスプレイ装置においては、ｎチャンネルＭＯＳ型のＴＦＴ（Thin Film Transistor）により各画素回路を形成することにより、また有機ＥＬ素子のアノードをトランジスタに接続してこのトランジスタにより電流駆動することにより、アモルファスシリコンのプロセスを適用して有機ＥＬ素子と画素回路とをガラス基板上に一体に形成することができ、これにより図１４に示すように、ソースフォロワ回路構成により有機ＥＬ素子１２を駆動することが考えられる。

すなわちこの図１４に示すディスプレイ装置１１は、各画素３において、有機ＥＬ素子１２のアノードにソースを接続してなるソースフォロワ回路構成のトランジスタＴＲ２により有機ＥＬ素子１２を電流駆動するように形成され、このトランジスタＴＲ２のゲートに信号レベル保持用のコンデンサＣ１が設けられる。ここでこの信号レベル保持用のコンデンサＣ１は、一端がトランジスタＴＲ２のゲートに接続され、他端が基準電圧に接続され、この図６の例では、この基準電圧が電源電圧Ｖｃｃに設定される。ディスプレイ装置１１は、垂直駆動回路４に設けたライトスキャン回路４Ａから書き込み信号ｗｓを出力するようにして、この書き込み信号ｗｓによりオン動作するトランジスタＴＲ１によるスイッチ回路により、この信号レベル保持用のコンデンサＣ１が信号線ＳＩＧに接続され、これにより書き込み信号ｗｓに応動して信号線ＳＩＧに出力される駆動信号の信号レベルによりトランジスタＴＲ２のゲート電圧Ｖｇが設定される。これによりこのディスプレイ装置１１は、このように設定されたゲート電圧Ｖｇに応じた電流により有機ＥＬ素子１２を駆動し、階調データＤ１に応じた階調により各画素３の有機ＥＬ素子１２を発光させて所望の画像を表示できるようになされている。

しかしながら有機ＥＬ素子においては、図１５に示すように、使用により電流が流れ難くなる方向に電流電圧特性が変化する。なおこの図１５及び図１６において、符号Ｌ１が初期の特性を示し、符号Ｌ２が経時変化による特性を示すものである。これに対して図１４について上述したソーフフォロワ回路による駆動においては、図１６に示すように、トランジスタＴＲ２のドレインソース間電圧Ｖｄｓ−ドレインソース電流Ｉｄｓの特性曲線に対して、負荷による特性曲線が交差してなる交点が動作点となる。これにより有機ＥＬ素子において、電圧電流特性が変化すると、その分、有機ＥＬ素子に流れる電流が減少し、これらにより各画素の輝度が徐々に低下する問題がある。

この問題を解決する１つの方法として、このようなゲート電圧Ｖｇによる階調の設定に代えてゲートソース間電圧Ｖｇｓによる階調の設定により有機ＥＬ素子１２の駆動電流を制御する方法が考えられる。すなわちＴＦＴのドレイン電流Ｉｄｓにおいては、（１／２）×μ×（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２ ……（１）により表され、これによりゲートソース間電圧Ｖｇｓによる階調の設定により経時変化による駆動電流の変化を防止することができる。ここでμはキャリアの移動度、Ｗはゲート幅、Ｌはゲート長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｔｈはしきい値電圧である。

このため図１４との対比により図１７に示すように、各画素２３において、トランジスタＴＲ２のゲートへの信号レベル保持用のコンデンサＣ１の配置に代えて、このトランジスタＴＲ２のゲートソース間に信号レベル保持用のコンデンサＣ２を配置し、この信号レベル保持用のコンデンサＣ２の端子電圧を信号線ＳＩＧの信号レベルにより設定する。またドライブスキャン信号ｄｓによりオン動作するトランジスタＴＲ３によるスイッチ回路をトランジスタＴＲ２のソースに接続し、信号レベル保持用のコンデンサＣ２の端子電圧を信号線ＳＩＧの信号レベルにより設定する期間の間、このトランジスタＴＲ３によりトランジスタＴＲ２のソース電位を一定電位に設定する。なお図１７においては、この一定電位がアース電位の場合である。

またこのような画素２３による表示部２２の構成に対応して、垂直駆動回路２４においては、書き込み信号ｗｓを出力するライトスキャン回路２４Ａに加えて、このライトスキャン回路２４Ａによる書き込み信号ｗｓの出力に同期してドライブスキャン信号ｄｓ１を出力するドライブスキャン回路（ＤＳＣＮ）２４Ｂを設ける。また水平駆動回路２５においては、これらの構成に対応するように駆動信号を生成する。

またトランジスタＴＲ４によるスイッチ回路によりトランジスタＴＲ３のゲートを電源電圧Ｖｃｃに接続し、トランジスタＴＲ３によりトランジスタＴＲ２のソース電位を一定電位に設定している期間の間、このトランジスタＴＲ４の制御によりトランジスタＴＲ２の電源Ｖｃｃへの接続を中止し、これにより電源ＶｃｃからトランジスタＴＲ２、トランジスタＴＲ３を介してアースに流れる貫通電流を防止する。またこのような画素２３の構成に対応して、垂直駆動回路２４においては、さらに第２のドライブスキャン回路（ＤＳＣＮ２）２４Ｃを設け、ライトスキャン回路２４Ａによる書き込み信号ｗｓの出力に同期してトランジスタＴＲ４のオンオフ制御に供するドライブスキャン信号ｄｓ２を出力する。

しかしてこの図１７に示す構成によれば、図１８（Ａ）〜（Ｅ）に示すように、ドライブスキャン信号ｄｓ２によりトランジスタＴＲ４をオンオフ制御してトランジスタＴＲ２への電源供給を制御することにより、ドライブスキャン信号ｄｓ２によりこの画素の発光、非発光を制御することができる（図１８（Ｃ））。またこのトランジスタＴＲ４によりトランジスタＴＲ２への電源供給を停止すると、トランジスタＴＲ２のソース電位Ｖｓが有機ＥＬ素子１２を介した電荷の放電により有機ＥＬ素子１２のしきい値電圧にまで徐々に立ち下がり（図１８（Ｅ））、ここでドライブ信号ｄｓ１を立ち上げてトランジスタＴＲ３によりトランジスタＴＲ２のソース電位Ｖｓを基準電位であるアース電位に設定した後（図１８（Ｂ）及び（Ｅ））、書き込み信号ｗｓの立ち上げにより信号線ＳＩＧをトランジスタＴＲ２のゲートに接続することにより、信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの電位を正しく設定することができる（図１８（Ａ）、（Ｄ）、（Ｅ））。これにより順次書き込み信号ｗｓ、ドライブスキャン信号ｄｓ１、ドライブスキャン信号ｄｓ２を立ち下げて、信号レベル保持用のコンデンサＣ２に設定された信号線ＳＩＧの信号レベルに対応する駆動電流により有機ＥＬ素子１２を駆動することができ、有機ＥＬ素子１２の経時変化による輝度変化を防止することができる。なお図１９（Ａ）〜（Ｆ）は、図１８の各期間ＴＡ〜ＴＦに対応するトランジスタＴＲ１〜ＴＲ４の設定を示す接続図である。

しかしながら図２０に示すように、カラーによるディスプレイ装置においては、一般に、赤色、緑色、青色の画素（ＰＸＲ）、（ＰＸＧ）、（ＰＸＢ）２３毎に、発光、非発光の期間を制御してカラーバランスを設定することにより、このように書き込み信号ｗｓ、ドライブスキャン信号ｄｓ１、ドライブスキャン信号ｄｓ２により各画素２３の階調を制御する場合、各色の画素２３毎にドライブパルス信号ｄｓ２を供給することが必要になり、全体として５本の走査線ＳＣＮ、ＳＣＮ１、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂを設けることが必要になる。

これにより上述した構成においては、表示部２２において、走査線の数が増大し、これにより表示部２２のレイアウトが困難になり、高解像度化することが困難になる問題があった。特にアルモファスシリコンによりこれらのトランジスタを作成する場合にあっては、移動度が小さいことにより、一段と高解像度化が困難になる。

また図１７の構成について上述した（１）式により判るように、このようにして有機ＥＬ素子１２による経時変化を防止するようにしても、トランジスタＴＲ２のしきい値電圧Ｖｔｈがばらついた場合には、その分、各画素２３における駆動電流がばらつくようになり、これにより画質が劣化する。このようなトランジスタＴＲ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止する方法として、信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの信号レベルを設定する際に、事前に、トランジスタＴＲ２のしきい値電圧Ｖｔｈをこの信号レベル保持用のコンデンサＣ２にセットする方法が考えられる。

すなわちこの場合図１７との対比により図２１に示すように、トランジスタＴＲ２のゲートソース間に設ける信号レベル保持用のコンデンサＣｓ２に対して、コンデンサＣｓ１を介してトランジスタＴＲ１により信号線ＳＩＧの信号レベルを設定するようにして、トランジスタＴＲ２のゲートドレイン間を短絡させてトランジスタＴＲ２をダイオード接続に切り換えるトランジスタＴＲ５によるスイッチ回路、コンデンサＣｓ１のトランジスタＴＲ１側端を基準電位に設定するトランジスタＴＲ６によるスイッチ回路を設ける。これによりこのディスプレイ装置３１では、トランジスタＴＲ１によりコンデンサＣｓ１を介して信号線ＳＩＧの信号レベルＶｉｎにより信号レベル保持用のコンデンサＣｓ２の端子電圧を設定する。しかしてこの場合、コンデンサＣｓ１を介した信号線ＳＩＧへの接続により信号レベル保持用のコンデンサＣｓ２の端子間電圧は、信号線ＳＩＧの信号レベルＶｉｎをコンデンサＣｓ１、Ｃｓ２により分圧した電圧ΔＶｉｎ＝Ｖｉｎ（Ｃｓ１／（Ｃｓ１＋Ｃｓ２））だけ上昇することになる。これによりこの関係式を考慮して、水平駆動回路３５により信号線ＳＩＧが駆動される。

これにより図２２及び図２３に示すように、この場合も、画素３３においては、信号レベル保持用のコンデンサＣｓ２に設定された電圧によるゲートソース間電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２を駆動して、有機ＥＬ素子１２の経時変化による画質劣化が防止される（図２２（Ｄ）〜（Ｆ）及び図２３（Ａ））。

このように信号線ＳＩＧの信号レベルＶｉｎにより信号レベル保持用のコンデンサＣｓ２の端子電圧を設定する直前で、このディスプレイ装置３１は、制御信号ａｚによりトランジスタＴＲ５をオン状態に設定してトランジスタＴＲ２をダイオード接続すると共に、カップリング用のコンデンサＣｓ１の信号線側端を所定の基準電位に保持し（図２２（Ｂ）及び図２３（Ｂ））、その後、ドライブパルス信号ｄｓ１、ｄｓ２の切り換えにより、トランジスタＴＲ２のソースを基準電位に設定すると共に、トランジスタＴＲ２への電源の供給を停止する（図２２（Ｃ）、（Ｄ）及び図２３（Ｃ））。

これらによりトランジスタＴＲ２においては、一時的に立ち上がったゲート電圧Ｖｇが徐々に低下し、ゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈになると、ゲート電圧Ｖｇの低下が停止し、これにより信号レベル保持用のコンデンサＣｓ２にトランジスタＴＲ２のしきい値電圧Ｖｔｈが設定される（図２２（Ｅ）及び（Ｆ））。

これにより制御信号ａｚを切り換えてカップリング用コンデンサＣｓ１の信号線側端を基準電圧より切り離すと共に、トランジスタＴＲ２のダイオード接続を中止した後、書き込み信号ｗｓを立ち上げ、コンデンサＣｓ１を介して信号線ＳＩＧの信号レベルＶｉｎにより信号レベル保持用のコンデンサＣｓ２の端子電圧を設定する。これにより信号レベル保持用のコンデンサＣｓ２においては、トランジスタＴＲ２のしきい値電圧Ｖｔｈにより補正されて信号線ＳＩＧの信号レベルに対応する電圧が設定され、トランジスタＴＲ２においては、このコンデンサＣｓ２に設定された電圧によるゲートソース間電圧Ｖｇｓにより有機ＥＬ素子１２を電流駆動し（図２３（Ｅ））、トランジスタＴＲ２のしきい値電圧によるばらつきを防止することができる。

これらの画素３３の構成に対応して、ディスプレイ装置３１においては、垂直駆動回路３４に、書き込み信号ｗｓを出力するライトスキャン回路３４Ａ、ドライブスキャン信号ｄｓ１、ドライブスキャン信号ｄｓ２をそれぞれ出力するドライブスキャン回路２４Ｂ、２４Ｃを設け、さらにしきい値電圧Ｖｔｈの補正に係るトランジスタＴＲ５、ＴＲ６の制御信号ａｚを出力するオートゼロ回路（ＺＥＲＯ）３４Ｄを設けるようにする。また水平駆動回路３５においては、水平セレクタ３５Ａより各信号線ＳＩＧに駆動信号を出力する。

このようにすれば、有機ＥＬ素子１２を駆動するトランジスタＴＲ２のしきい値電圧Ｖｔｈがばらついた場合にあっても、このばらつきによる画質の劣化を防止することができる。しかしながらこの場合には、図２４に示すように、さらに走査線の数が増大することになる。
ＵＳＰ５，６８４，３６５ 特開平８−２３４６８３号

本発明は以上の点を考慮してなされたもので、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができるディスプレイ装置、画素回路及び画素回路の駆動方法を提案しようとするものである。

かかる課題を解決するため請求項１の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、 前記信号線用のスイッチ回路と前記第１の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する。

また請求項４の発明においては、電流駆動による画素をマトリックス状に配置してなるディスプレイ装置に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、トランジスタのゲートを信号線に接続して信号レベル保持用のコンデンサの端子電圧を信号線の信号レベルにより設定する信号線用のスイッチ回路と、信号線用のスイッチ回路の制御信号により動作して、信号線用のスイッチ回路により信号レベル保持用のコンデンサの端子電圧を設定する期間の間、トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、前記信号線用のスイッチ回路より前記信号レベル保持用のコンデンサの前記端子電圧を設定する前に、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間で、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間に、前記トランジスタのゲートドレインを短絡させることにより、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する。

また請求項６の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置における画素回路に適用して、前記画素は、発光素子と、前記画素回路とを有し、前記画素回路は、ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、前記トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、前記信号線用のスイッチ回路と前記第１の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する。
また請求項７の発明は、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置における画素回路に適用して、前記画素は、発光素子と前記画素回路とを有し、前記画素回路は、ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と、前記信号線用のスイッチ回路の制御信号により動作して、前記信号線用のスイッチ回路により前記信号レベル保持用のコンデンサの端子電圧を設定する期間に、前記トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、前記信号線用のスイッチ回路より前記信号レベル保持用のコンデンサの前記端子電圧を設定する前に、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間で、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間に、前記トランジスタのゲートドレインを短絡させることにより、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する。

また請求項８の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部とを有するディスプレイ装置における画素回路の駆動方法に適用して、前記画素は、発光素子と、前記画素回路とを有し、前記画素回路は、ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、前記トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、前記画素回路の駆動方法は、前記第２の基準電圧用のスイッチ回路により前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端の電位を基準電圧に設定し、前記トランジスタ用のスイッチ回路により前記トランジスタのゲートドレインを短絡させ、前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止することにより、前記信号レベル保持用のコンデンサの端子電圧を、前記トランジスタのしきい値電圧に設定した後、前記信号線用のスイッチ回路と前記第１の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する。

請求項１、請求項４、請求項６、請求項７、又は請求項８の構成によれば、発光素子の特性がばらつく場合にあっても、信号線の信号レベルに対応するゲートソース間電圧による駆動電流により発光素子を駆動することができる。このとき信号レベル保持用のコンデンサの端子電圧の設定において、信号線用のスイッチ回路と基準電圧用のスイッチ回路との制御を共通の制御信号により実行して、信号線用のスイッチ回路による信号線のトランジスタのゲートへの接続と、第１の基準電圧用スイッチ回路による基準電圧へのトランジスタのソースへの接続とを同時に実行すれば、１つの走査線により信号線用のスイッチ回路と基準電圧用のスイッチ回路とを制御し得、その分、走査線の数を少なくすることができる。

本発明によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例の構成
図２は、図２０との対比により本発明の実施例１に係るディスプレイ装置を示すブロック図である。このディスプレイ装置４１において、表示部４２は、電流駆動による赤色、緑色、青色の画素（ＰＸＲ、ＰＸＧ、ＰＸＢ）４３がマトリックス状に配置され、これらの画素４３に対して、４本の走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂがライン単位で水平方向に設けられる。またこれらの走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂと直交するように信号線ＳＩＧが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部４２に対して、ディスプレイ装置４１は、垂直駆動回路４４により走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂを駆動して順次ライン単位で画素４３に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路４５により信号線ＳＩＧを駆動して各画素４３の階調を設定する。なおこの実施例１は、本願の参考例を示すものである。

このため垂直駆動回路４４は、各画素４３への書き込みをライン単位で順次指示する書き込み信号ｗｓをライトスキャン回路（ＷＳＣＮ）４４Ａにより生成し、またこの書き込み信号ｗｓに同期して各画素４３の発光、非発光を制御するドライブスキャン信号ｄｓ２をドライブスキャン回路（ＤＳＣＮ２）４４Ｃにより生成し、これら書き込み信号ｗｓ、ドライブスキャン信号ｄｓ２を走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂに出力して各画素４３における階調の設定を制御するようになされている。またこのような制御において、ドライブスキャン信号ｄｓ２については、赤色、緑色、青色の画素４３毎に生成してそれぞれ対応する画素４３の走査線ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂに出力し、これによりこのディスプレイ装置４１では、赤色、緑色、青色の各画素４３における発光、非発光の制御により、カラーバランスを調整するようになされている。

また水平駆動回路４５においては、各画素４３の階調を指示する階調データＤ１に応じて駆動信号を生成し、この駆動信号を水平セレクタ（ＨＳＥＬ）４５Ａにより各信号線ＳＩＧに振り分けて出力するようになされている。

図１は、図１７との対比によりこのディスプレイ装置４１に係る各画素４３を示す接続図である。このディスプレイ装置４１に係る画素４３においては、トランジスタＴＲ１をオン状態に設定して信号線ＳＩＧの信号レベルにより信号レベル保持用のコンデンサＣ２の端子電圧を設定する書き込み信号ｗｓにより、併せてトランジスタＴＲ３を制御し、トランジスタＴＲ２のソースを基準電位に設定する。これによりこの実施例では、これら信号線ＳＩＧの信号レベルにより信号レベル保持用のコンデンサＣ２の端子電圧を設定する制御信号と、この設定のためにトランジスタＴＲ２のソースを基準電位に設定する制御信号とを共用化するようになされ、これにより走査線の数を低減して簡易に高解像度化できるようになされている。またこのように制御信号を共用化することにより、信号線ＳＩＧの信号レベルにより信号レベル保持用のコンデンサＣ２の両端電圧を設定する処理と、この設定のためにトランジスタＴＲ２のソースを基準電位に設定する処理とを同時並列的に実行するようになされている。なお画素４３を構成するトランジスタＴＲ１〜ＴＲ４は、ｎチャンネルＭＯＳ型のＴＦＴであり、水平駆動回路４４、垂直駆動回路４５と共にガラス基板上に、アモルファスプロセスにより一体に作成されるようになされている。

すなわち図３及び図４に示すように、このディスプレイ装置４１においては、トランジスタＴＲ４によりトランジスタＴＲ２を電源Ｖｃｃに接続することにより、信号レベル保持用のコンデンサＣ２の端子電圧によるゲートソース間電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２を電流駆動し（図４（Ａ））、ドライブスキャン信号ｄｓ２によるトランジスタＴＲ４の制御により、トランジスタＴＲ２の電源Ｖｃｃへの接続が絶たれる（図３（Ｂ）及び図４（Ｂ））。これによりトランジスタＴＲ２においては、有機ＥＬ素子１２のしきい値電圧Ｖｔｈまでソース電圧Ｖｓが徐々に低下し（図３（Ｃ））、これと連動してゲート電圧Ｖｇも徐々に低下する（図３（Ｄ））。

このようにして電源Ｖｃｃの供給を停止した状態で、対応する水平走査期間で、書き込み信号ｗｓが立ち上げられることにより（図３（Ａ））、ディスプレイ装置４１では、トランジスタＴＲ１がオン状態に切り換わり、信号線ＳＩＧにトランジスタＴＲ２のゲートが接続され、またトランジスタＴＲ３がオン状態に切り換わってトランジスタＴＲ２のソースが基準電位（この場合、アース電位である）に接続される（図４（Ｃ））。これによりこの画素４３においては、トランジスタＴＲ２のソース電圧Ｖｓが有機ＥＬ素子１２のしきい値電圧Ｖｔｈからアース電位まで立ち下がり、またトランジスタＴＲ２のゲート電圧Ｖｇが信号線ＳＩＧの信号レベルＶｉｎに変化し、これによりこのトランジスタＴＲ２のゲートソースに接続されている信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの信号レベルＶｉｎが正しく設定される。

これによりこの画素４３においては、続いてトランジスタＴＲ１、ＴＲ３をオフ状態に設定した後、トランジスタＴＲ４によりトランジスタＴＲ２を電源Ｖｃｃに接続して、信号レベル保持用のコンデンサＣ２に保持された信号線ＳＩＧの信号レベルＶｉｎに対応するゲートソース間電圧Ｖｇｓにより有機ＥＬ素子１２を駆動し、これにより有機ＥＬ素子１２の電圧電流特性が変化した場合でも、有機ＥＬ素子１２の輝度の変化を有効に回避し得、その分、走査線の数を低減して画質の劣化を防止することができる。

（２）実施例の動作
以上の構成において、このディスプレイ装置４１は（図２）、垂直駆動回路４４による走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂの駆動により順次ライン単位で表示部４２の画素４３が選択され、またこの画素４３の選択により水平駆動回路４５により駆動される信号線ＳＩＧの信号レベルが各画素４３に設定される。ディスプレイ装置４１は、この各画素４３に設定した信号レベルにより各画素４３が発光して所望の画像が表示される。

ディスプレイ装置４１では、各画素４３において、有機ＥＬ素子１２を駆動するソースフォロワ回路構成のトランジスタＴＲ２のゲートソース間に信号レベル保持用のコンデンサＣ２が設けられ、トランジスタＴＲ３によるスイッチ回路によりこのトランジスタＴＲ２のソースを基準電圧であるアース電位に設定し、またトランジスタＴＲ１によるスイッチ回路によりトランジスタＴＲ２のゲートを信号線ＳＩＧに接続することにより、このような信号線ＳＩＧの信号レベルがこの信号レベル保持用のコンデンサＣ２に設定される。またこのようにして設定した信号レベル保持用のコンデンサＣ２によるゲートソース間電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２が電流駆動される。

これによりこのディスプレイ装置４１では、有機ＥＬ素子１２の特性が経時変化した場合でも、階調データＤ１に応じた電流駆動により有機ＥＬ素子１２を駆動することができる。またｎチャンネルＭＯＳ型によるＴＦＴトランジスタを用いたソースフォロワ回路により有機ＥＬ素子１２をアノード側より電流駆動することができる。

このようにして信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの信号レベルを設定する際に、このディスプレイ装置４１では、トランジスタＴＲ２のソースの基準電位へのトランジスタＴＲ４による接続と、トランジスタＴＲ２のゲートの信号線ＳＩＧへのトランジスタＴＲ１による接続とが、トランジスタＴＲ１、ＴＲ４を共通の制御信号により制御して同時に実行され、これにより走査線の増大を防止して、確実に有機ＥＬ素子１２の経時変化により画質の劣化が防止される。

またこのようにして信号レベル保持用のコンデンサＣ２の端子電圧を信号線ＳＩＧの信号レベルＶｉｎにより設定する場合には、トランジスタＴＲ４によりトランジスタＴＲ２への電源Ｖｃｃの供給が停止され、これによりこのように信号レベル保持用のコンデンサＣ２の端子電圧を信号線ＳＩＧの信号レベルＶｉｎにより設定する期間の間、トランジスタＴＲ２による電流消費を防止し得、その分、消費電力を低減することができる。

（３）実施例の効果
以上の構成によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、このトランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサの端子電圧を設定してこの発光素子の階調を設定するようにして、この階調設定の際にこのコンデンサのソース側端を基準電圧に接続するスイッチ回路と、このコンデンサを信号線に接続するスイッチ回路とを同一の制御信号により制御することにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができる。これにより簡易に高解像度化することができ、さらには垂直駆動回路等の構成を簡略化し、その分、全体構成を簡略化し、さらにはいわゆる狭額縁化することができる。

またこのときトランジスタへの電源の供給を停止する電源用のスイッチ回路により、トランジスタへの電源の供給を停止した後、信号レベル保持用のコンデンサの端子電圧を設定することにより、発光素子を駆動していない期間の間の無駄な電力消費を防止して消費電力を低減することができる。

またトランジスタ、基準電圧用のスイッチ回路、信号線用のスイッチ回路をｎチャンネルＭＯＳ型のトランジスタにより形成することにより、ガラス基板上に一体に形成することができる。

図５は、図２２との対比により本発明の実施例２に係るディスプレイ装置を示すブロック図である。このディスプレイ装置５１において、表示部５２は、有機ＥＬ素子による赤色、緑色、青色の画素（ＰＸＲ、ＰＸＧ、ＰＸＢ）５３がマトリックス状に配置され、これらの画素５３に対して、５本の走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂ、ＳＣＮ３がライン単位で水平方向に設けられる。またこれらの走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂ、ＳＣＮ３と直交するように信号線ＳＩＧが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部４２に対して、ディスプレイ装置４１は、垂直駆動回路５４により走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂ、ＳＣＮ３を駆動して順次ライン単位で画素５３に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路５５により信号線ＳＩＧを駆動して各画素５３の階調を設定するようになされている。

このため垂直駆動回路５４は、各画素５３への書き込みをライン単位で順次指示する書き込み信号ｗｓをライトスキャン回路（ＷＳＣＮ）５４Ａにより生成し、またこの書き込み信号ｗｓに同期して各画素５３の発光、非発光を制御するドライブスキャン信号ｄｓ２、ＥＬ素子のしきい値電圧Ｖｔｈの補正を指示する制御信号ａｚをそれぞれドライブスキャン回路（ＤＳＣＮ２）５４Ｃ、オートゼロ回路（ＺＥＲＯ）５４Ｄにより生成し、これら書き込み信号ｗｓ、ドライブスキャン信号ｄｓ２、制御信号ａｚを走査線ＳＣＮ、ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂ、ＳＣＮ３に出力して各画素５３における階調の設定を制御するようになされている。またこのような制御において、ドライブスキャン信号ｄｓ２については、赤色、緑色、青色の画素５３毎に生成してそれぞれ対応する画素５３の走査線ＳＣＮ２Ｒ、ＳＣＮ２Ｇ、ＳＣＮ２Ｂに出力し、これによりこのディスプレイ装置５１では、赤色、緑色、青色の各画素５３における発光、非発光の制御により、カラーバランスを調整するようになされている。また水平駆動回路５５においては、各画素５３の階調を指示する階調データＤ１に応じて駆動信号を生成し、この駆動信号を水平セレクタ（ＨＳＥＬ）５５Ａにより各信号線ＳＩＧに振り分けて出力するようになされている。

図６は、図２１との対比によりこのディスプレイ装置５１に係る各画素５３を示す接続図である。このディスプレイ装置５１に係る画素５３においては、実施例１について上述した画素回路４３の構成に、図２１について上述したトランジスタＴＲ２のしきい値電圧を補正する構成が付加される。すなわち画素５３においては、実施例１について上述した画素４３の構成に加えて、トランジスタＴＲ２のゲートドレインを短絡させてこのトランジスタＴＲ２をダイオード接続とするトランジスタＴＲ５によるスイッチ回路が設けられる。また信号線用のトランジスタＴＲ１によるスイッチ回路とトランジスタＴＲ２のゲートとの間にカップリング用のコンデンサＣｓ１が設けられ、このカップリング用のコンデンサＣｓ１を介して信号線ＳＩＧの電圧Ｖｉｎにより信号レベル保持用のコンデンサＣｓ２の端子電圧が設定される。またこのコンデンサＣｓ１のトランジスタＴＲ１側端にトランジスタＴＲ６が設けられ、このトランジスタＴＲ６によりこのコンデンサＣｓ１の信号線側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路が形成される。なおこのコンデンサＣｓ１に係る基準電圧においても、アース電位が適用される。

これによりこの実施例においても、トランジスタＴＲ２のソース電位をアース電位に設定するトランジスタＴＲ３と、信号線ＳＩＧの信号レベルＶｉｎにより信号レベル保持用のコンデンサＣｓ２の端子電圧を設定するトランジスタＴＲ１とを、書き込み信号ｗｓにより制御し、その分、走査線の本数を低減するようになされている。

しかして図７及び図８に示すように、これによりこのディスプレイ装置５１においては、信号レベル保持用のコンデンサＣｓ２の端子電圧によるゲートソース間電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２を電流駆動して所望の階調により画素５４が発光し（図７（Ｃ）〜（Ｅ）及び図８（Ａ））、この信号レベル保持用のコンデンサＣｓ２の端子電圧を信号線ＳＩＧの信号レベルで設定する直前の所定のタイミングで、制御信号ａｚの立ち上げによりトランジスタＴＲ５及びＴＲ６をオン状態に設定する（図７（Ｂ）〜（Ｅ）及び図８（Ｂ））。これによりトランジスタＴＲ２がダイオード接続に切り換えられ、またカップリング用コンデンサＣｓ１の信号線側端が基準電圧に設定される。

その後、このディスプレイ装置５１においては、ドライブスキャン信号ｄｓ２によりトランジスタＴＲ４をオフ状態に設定してトランジスタＴＲ２への電源の供給を停止する（図７（Ｃ）及び図８（Ｃ））。これによりトランジスタＴＲ２においては、一時的に上昇したゲート電圧Ｖｇが徐々に低下し、またソース電圧Ｖｓにおいても徐々に低下し、有機ＥＬ素子１２がしきい値電圧により放電を停止すると、ソース電圧Ｖｓにおいては、この有機ＥＬ素子１２のしきい値電圧により電圧の低下が停止し、ゲート電圧Ｖｇにおいては、このソース電圧Ｖｓに対してトランジスタＴＲ２のしきい値電圧Ｖｔｈの分だけ電位差を保って電圧の低下が停止する。これによりこのディスプレイ装置５１においては、信号レベル保持用のコンデンサＣｓ２にトランジスタＴＲ２のしきい値電圧Ｖｔｈが設定される。

これによりディスプレイ装置５１では、制御信号ａｚを立ち下げてトランジスタＴＲ５、ＴＲ６を元の状態に戻した後、書き込み信号ｗｓの立ち上げにより、トランジスタＴＲ２のソースを基準電位に保持すると同時に、コンデンサＣｓ１を介して信号レベル保持用のコンデンサＣｓ２の端子電圧を信号線ＳＩＧの信号レベルＶｉｎにより設定し、これによりトランジスタＴＲ２のしきい値電圧Ｖｔｈにより信号線ＳＩＧの信号レベルＶｉｎが補正されて信号レベル保持用のコンデンサＣｓ２に設定される（図７（Ａ）及び図８（Ｄ））。これによりこのディスプレイ装置５１では、この信号レベル保持用のコンデンサＣｓ２に設定された電圧によりトランジスタＴＲ２で有機ＥＬ素子１２を電流駆動して（図８（Ｅ））、有機ＥＬ素子１２による経時変化、トランジスタＴＲ２のしきい値電圧のばらつきによる画質劣化が有効に回避される。

なおこの実施例においても、このような信号レベル保持用のコンデンサＣｓ２の電圧設定に対応するように、水平駆動回路５５で駆動信号が生成され、また垂直駆動回路５４により各種駆動信号が生成されるようになされている。またトランジスタＴＲ１〜ＴＲ６は、ｎチャンネルＭＯＳ型のＴＦＴにより形成され、水平駆動回路５４、垂直駆動回路５５と共にガラス基板上に、アモルファスプロセスにより一体に作成されるようになされている。

この実施例によれば、トランジスタのしきい値電圧のばらつきを補正する機構を設ける場合にあっても、このトランジスタのゲートソース間に設けられた信号保持用のコンデンサを信号線に接続するスイッチ回路と、このコンデンサのソース側端を基準電圧に接続するスイッチ回路とを同一の制御信号により制御することにより、走査線の数の増大を防止することができる。

図９は、図１との対比により本発明の実施例３に係るディスプレイ装置を示すブロック図である。このディスプレイ装置６１は、発光、非発光を制御するドライブスキャン信号ｄｓ２が赤色、緑色、青色の画素（ＰＸＲ、ＰＸＧ、ＰＸＢ）６３で共用化され、その分、走査線の数が低減される。またこれに対応して、図１０に示すように、赤色、緑色、青色の画素６３において、これら赤色、緑色、青色の画素が発光して所望するカラーバランスを確保できるように、それぞれ有機ＥＬ素子１２を電流駆動するトランジスタＴＲ２の大きさがカラーバランスに対応する比率により設定される。

このディスプレイ装置６１は、このドライブスキャン信号ｄｓ２の共用化に係る構成を除いて、実施例１に係るディスプレイ装置４１と同一に構成され、これにより一段と走査線の数を少なくして、簡易に高解像度化できるようになされている。

図１１は、図５との対比により本発明の実施例４に係るディスプレイ装置を示すブロック図である。このディスプレイ装置７１は、発光、非発光を制御するドライブスキャン信号ｄｓ２が赤色、緑色、青色の画素（ＰＸＲ、ＰＸＧ、ＰＸＢ）７３で共用化され、その分、走査線の数が低減される。またこれに対応して、図１２に示すように、赤色、緑色、青色の画素７３において、これら赤色、緑色、青色の画素が発光して所望するカラーバランスを確保できるように、それぞれ有機ＥＬ素子１２を電流駆動するトランジスタＴＲ２の大きさがカラーバランスに対応する比率により設定される。

このディスプレイ装置７１は、このドライブスキャン信号ｄｓ２の共用化に係る構成を除いて、実施例２に係るディスプレイ装置５１と同一に構成され、これにより一段と走査線の数を少なくして、簡易に高解像度化できるようになされている。

なお上述の実施例においては、非発光の期間のほぼ全ての期間でトランジスタＴＲ４によりトランジスタＴＲ２への電源の供給を停止する場合について述べたが、本発明はこれに限らず、この期間における消費電力を実用上無視できる場合には、必要に応じてこのトランジスタＴＲ４による制御を省略するようにして全体構成を一段と簡略化するようにしてもよい。

また上述の実施例においては、アモルファスシリコンのプロセスを適用してＥＬ素子と画素回路とをガラス基板上に一体に形成する場合について述べたが、本発明はこれに限らず、ポリシリコンによりトランジスタを作成する場合、さらには表示部と別体にシリコン基板により駆動回路と作成して表示部と接続、一体化する場合等にも広く適用することができる。

また上述の実施例においては、有機ＥＬ素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機ＥＬ表示装置等の電流駆動による自発光の表示装置に適用することができる。

本発明の実施例１に係るディスプレイ装置の画素回路を周辺構成と共に示す接続図である。 図１の画素回路によるディスプレイ装置を示すブロック図である。 図１の画素回路の動作の説明に供するタイムチャートである。 図３のタイムチャートの説明に供する接続図である。 本発明の実施例２に係るディスプレイ装置を示すブロック図である。 図５のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。 図６の画素回路の動作の説明に供するタイムチャートである。 図７のタイムチャートの説明に供する接続図である。 本発明の実施例３に係るディスプレイ装置を示すブロック図である。 図９のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。 本発明の実施例４に係るディスプレイ装置を示すブロック図である。 図１１のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。 ディスプレイ装置の構成を示すブロック図である。 図１３のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。 有機ＥＬ素子の特性を示す特性曲線図である。 有機ＥＬ素子の動作点の変化の説明に供する特性曲線図である。 ソースフォロワ回路構成による画素回路を周辺構成と共に示す接続図である。 図１７の画素回路の動作の説明に供するタイムチャートである。 図１８のタイムチャートの説明に供する接続図である。 図１７の画素回路によるディスプレイ装置を示すブロック図である。 しきい値電圧の補正に係る画素回路を周辺構成と共に示す接続図である。 図２１の画素回路の動作の説明に供するタイムチャートである。 図２２のタイムチャートの説明に供する接続図である。 図２１の画素回路によるディスプレイ装置を示すブロック図である。

符号の説明

１、１１、２１、３１、４１、５１、６１、７１……ディスプレイ装置、２、２２、３２、４２、５２、６２、７２……表示部、３、２３、３３、４３、５３、６３、７３……画素、４、２４、３４、４４、５４、６４、７４……垂直駆動回路、４Ａ、２４Ａ、３４Ａ、４４Ａ、５４Ａ、６４Ａ、７４Ａ……ライトスキャン回路、５、２５、３５、４５、５５、６５、７５……水平駆動回路、１２……有機ＥＬ素子、２４Ｂ、２４Ｃ、３４Ｂ、３４Ｃ、４４Ｂ、４４Ｃ、５４Ｃ、６４Ｃ、７４Ｃ……ドライブスキャン回路、３４Ｄ、５４Ｄ、７４Ｄ……オートゼロ回路、Ｃ１、Ｃ２、Ｃｓ１、Ｃｓ２……コンデンサ、ＴＲ１〜ＴＲ６……トランジスタ

Claims (8)

1. 電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置において、
   前記画素が、
   発光素子と、
   ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
   前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
   前記トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、
   前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
   前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、
   前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
   前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、
   前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
   前記信号線用のスイッチ回路と前記第１の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する
   ディスプレイ装置。
2. 前記画素は、
   前記第２の基準電圧用のスイッチ回路により前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端の電位を基準電圧に設定し、
   前記トランジスタ用のスイッチ回路により前記トランジスタのゲートドレインを短絡させ、
   前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止することにより、
   前記信号レベル保持用のコンデンサの端子電圧を、前記トランジスタのしきい値電圧に設定する
   請求項１に記載のディスプレイ装置。
3. 前記トランジスタ、前記第１の基準電圧用のスイッチ回路、前記信号線用のスイッチ回路、前記第２の基準電圧用のスイッチ回路、前記トランジスタ用のスイッチ回路、前記電源用のスイッチ回路がｎチャンネルＭＯＳ型のトランジスタにより形成された
   請求項１又は請求項２に記載のディスプレイ装置。
4. 電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、
   前記画素が、
   発光素子と、
   ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
   前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
   前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と、
   前記信号線用のスイッチ回路の制御信号により動作して、前記信号線用のスイッチ回路により前記信号レベル保持用のコンデンサの端子電圧を設定する期間に、前記トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、
   前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
   前記信号線用のスイッチ回路より前記信号レベル保持用のコンデンサの前記端子電圧を設定する前に、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、
   前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間で、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
   前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間に、前記トランジスタのゲートドレインを短絡させることにより、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する
   ディスプレイ装置。
5. 前記発光素子が、
   有機ＥＬである
   請求項１、請求項２、請求項３、又は請求項４に記載のディスプレイ装置。
6. 電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置における画素回路において、
   前記画素は、
   発光素子と、前記画素回路とを有し、
   前記画素回路は、
   ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
   前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
   前記トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、
   前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
   前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、
   前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
   前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、
   前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
   前記信号線用のスイッチ回路と前記第１の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する
   画素回路。
7. 電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置における画素回路において、
   前記画素は、
   発光素子と前記画素回路とを有し、
   前記画素回路は、
   ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
   前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
   前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と、
   前記信号線用のスイッチ回路の制御信号により動作して、前記信号線用のスイッチ回路により前記信号レベル保持用のコンデンサの端子電圧を設定する期間に、前記トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、
   前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
   前記信号線用のスイッチ回路より前記信号レベル保持用のコンデンサの前記端子電圧を設定する前に、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、
   前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間で、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
   前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続している期間に、前記トランジスタのゲートドレインを短絡させることにより、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する
   画素回路。
8. 電流駆動による画素をマトリックス状に配置してなる表示部とを有するディスプレイ装置における画素回路の駆動方法において、
   前記画素は、
   発光素子と、前記画素回路とを有し、
   前記画素回路は、
   ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
   前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
   前記トランジスタのソースを基準電圧に接続する第１の基準電圧用のスイッチ回路と、
   前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
   前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、
   前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
   前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する第２の基準電圧用のスイッチ回路と、
   前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
   前記画素回路の駆動方法は、
   前記第２の基準電圧用のスイッチ回路により前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端の電位を基準電圧に設定し、
   前記トランジスタ用のスイッチ回路により前記トランジスタのゲートドレインを短絡させ、
   前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止することにより、
   前記信号レベル保持用のコンデンサの端子電圧を、前記トランジスタのしきい値電圧に設定した後、
   前記信号線用のスイッチ回路と前記第１の基準電圧用のスイッチ回路との制御を共通の制御信号により実行する
   画素回路の駆動方法。

Images