JP4538998B2 - 放電灯装置 - Google Patents
放電灯装置 Download PDFInfo
- Publication number
- JP4538998B2 JP4538998B2 JP2001249343A JP2001249343A JP4538998B2 JP 4538998 B2 JP4538998 B2 JP 4538998B2 JP 2001249343 A JP2001249343 A JP 2001249343A JP 2001249343 A JP2001249343 A JP 2001249343A JP 4538998 B2 JP4538998 B2 JP 4538998B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge lamp
- voltage
- primary winding
- lighting
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/288—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without preheating electrodes, e.g. for high-intensity discharge lamps, high-pressure mercury or sodium lamps or low-pressure sodium lamps
- H05B41/2885—Static converters especially adapted therefor; Control thereof
- H05B41/2886—Static converters especially adapted therefor; Control thereof comprising a controllable preconditioner, e.g. a booster
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高圧放電灯を点灯する放電灯装置に関し、特に車両における放電灯を用いた前照灯装置に好適である。
【０００２】
【従来の技術】
放電灯装置としては、図１０に示す車両用放電灯装置がある。この種の放電灯装置１００は、図１０に示すように、フィルタ回路１１０、ＤＣ／ＤＣ変換回路１２０、インバータ回路１３０、始動回路１４０、および制御回路１５０を含んで構成されている。この放電灯装置１００は、点灯スイッチ２０がオン状態のとき、直流電源としてのバッテリ１０からの直流電圧をＤＣ／ＤＣ変換回路１２０により昇圧し、インバータ回路１３０にてその昇圧電圧を交流電圧に変換してランプ３０を点灯させるように構成されている。
【０００３】
なお、このランプ３０は、車両用前照灯であるメタルハライドランプ等の放電灯であって、始動時には、始動回路１４０によって絶縁破壊を生じさせる高電圧がランプ３０の電極間に印加され、絶縁破壊後は、不安定なグロー放電からアーク放電状態に転移することで安定点灯状態に移行する。
【０００４】
フィルタ回路１１０は、コイル１１１とコンデンサ１１２から構成され、雑音防止用として設けれている。
【０００５】
ＤＣ／ＤＣ変換回路１２０は、バッテリ１０側に配された一次巻線１２１ａとランプ３０側に配された二次巻線１２１ｂとを有するフライバックトランス１２１と、一次巻線１２１ａに接続された半導体スイッチング素子としてのＭＯＳトランジスタ（電解効果型トランジスタ）１２２と、二次巻線１２１ｂに接続された整流用ダイオード１２３および平滑用コンデンサ１２４とから構成され、バッテリ電圧を昇圧した昇圧電圧を出力する。すなわち、このＤＣ／ＤＣ変換回路１２０において、ＭＯＳトランジスタ１２２がオンすると、一次巻線１２１ａに一次電流が流れて一次巻線１２１ａにエネルギーが蓄えられ、ＭＯＳトランジスタ１２２がオフすると、一次巻線１２１ａのエネルギーが二次巻線１２１ｂに供給される。そして、このような動作を繰返すことにより、ダイオード１２３と平滑用コンデンサ１２４の接続点から高電圧を出力する。なお、フライバックトランス１２１は、図１０に示すように一次巻線１２１ａと二次巻線１２１ｂとが電気的に導通するように構成されている。
【０００６】
インバータ回路１３０は、Ｈブリッジ状に配置された半導体スイッチング素子をなすＭＯＳトランジスタ１３１〜１３４を有し、ランプ３０を交流にて点灯駆動するために設けられている。
【０００７】
始動回路１４０は、一次巻線１４１ａと二次巻線１４１ｂを有するトランス１４１と、コンデンサ１４２と、一方向性半導体素子をなすサイリスタ１４３から構成され、ランプ３０を点灯始動させる。すなわち、点灯スイッチ２０がオンすると、コンデサ１４２が充電され、この後、サイリスタ１４３がオンすると、コンデンサ１４２が放電し、トランス１４１を通じて、ランプ３０に高電圧（例えば２５ｋＶ）を印加する。その結果、ランプ３０が電極間で絶縁破壊し火花点火を生じる。
【０００８】
制御回路１５０は、図１０に図示しない検出回路から出力されるランプ電圧とランプ電流に相当する信号（ランプ電力相当信号）に基づいて、点灯初期時にランプ電力を最大電力（例えば６５Ｗ）に、安定点灯時にランプ電力を定常電力（例えば３５Ｗ）にするように、ＭＯＳトランジスタ１２２をＰＷＭ制御する。その結果、点灯初期、過渡状態、安定点灯におけるランプ電圧、ランプ電流、ランプ電力は、図１１に示すようになる。
【０００９】
上記の構成において、その作動の概略を以下、説明する。
【００１０】
点灯スイッチ２０がオンし、制御回路１５０がＭＯＳトランジスタ１２２をＰＷＭ制御すると、フライバックトランス１２１の作動によって、バッテリ電圧を昇圧した電圧がＤＣ／ＤＣ変換回路１２０から出力される。このＤＣ／ＤＣ変換回路から出力された昇圧電圧は、インバータ回路１３０を介して始動回路１４０のコンデンサ１４２に供給され、コンデンサ１４２が充電される。この後、サイリスタ１４３がオンすると、コンデンサ１４２が放電し、トランス１４１を通じて、ランプ３０に高電圧が印加される。その結果、ランプ３０が点灯開始する。
【００１１】
（点灯開始後）
この点灯開始後、トランジスタ１３１〜１３４が対角線の関係で交互にオンオフ（すなわち、トランジスタ１３１，１３４の組とトランジスタ１３２、１３３の組が交互にオンオフ）し、ランプ３０に印加される電圧の極性が交互に反転する。また、制御回路１５０は、ランプ電圧とランプ電流に相当する信号に基づいて、点灯開始時にはランプ電力が最大電力に、安定点灯時にはランプ電力が定常電力になるように、ＭＯＳトランジスタ１２２をＰＷＭ制御する。このような制御によって、ランプ３０は、点灯初期の状態から過渡状態を経て安定点灯状態に移行していく。
【００１２】
（点灯準備期間）
始動回路１４０により昇圧された高電圧がランプ３０に印加され、その結果、絶縁破壊が生じグロー放電が可能となる。このグロー放電の状態では、ＤＣ／ＤＣ変換回路１２０によって昇圧された電圧が点灯開始後のランプ電力で印加する電圧より高圧化（３００〜５００Ｖ）することで、アーク放電への転移が容易になる（転移確率が向上し、早期に安定点灯可能なアーク放電状態となる）。
【００１３】
すなわち、点灯スイッチ２０をオンしてから、ランプ３０に高電圧が印加されて電極間で絶縁破壊が生じるまでの点灯準備期間は、図１１に示すように、ランプ３０に高電圧（例えば４００Ｖ）が印加されるように、ＤＣ／ＤＣ変換回路１２０によって昇圧されている。
【００１４】
【発明が解決しようとする課題】
従来構成では、図１２のフライバックトランス１２１の一次巻線側の電圧Ｖ１と電流ｉ１の波形を示すように、上記したＰＷＭ制御によれば、デューティサイクルＴ２は一定で、オン期間（ＭＯＳトランジスタ１２２をオンする期間）Ｔ１が可変となって、ＭＯＳトランジスタ１２２のスイッチングに伴って電流波形と電圧波形がある値のところで交差し、スイッチング損失が生じてしまう。すなわち、従来の放電灯装置では、ＭＯＳトランジスタ１２２をハードスイッチングする構成となっている。
【００１５】
このスイッチング損失を低減するためには、共振を利用してＭＯＳトランジスタ１２２をソフトスイッチングすることが考えられる（特開平９−８１２３１２号公報）。特開平９−８１２３１２号公報には、スイッチング電源装置のＤＣ／ＤＣ変換回路において、フライバックトランスの一次巻線に接続されたＭＯＳトランジスタに並列にコンデンサを設け、そのコンデンサと一次巻線とにより共振を発生させて、ソフトスイッチングを行なうものが開示されている。
【００１６】
この技術を図１０に示すＤＣ／ＤＣ変換回路１２０に適用すると、図１３に示すように、ＭＯＳトランジスタ１２２に並列にコンデンサ１２５を設け、フライバックトランス１２１の一次巻線１２１ａと、ＭＯＳトランジスタ１２２に並列に接続されたコンデンサ１２５とにより共振を発生させて、ソウトスイッチングを行なう構成とすることができる。
【００１７】
このように構成された放電灯装置において、ＭＯＳトランジスタ１２２をＰＷＭ制御すると、ＭＯＳトランジスタ１２２の両端電圧Ｖ（Ｓ）および電流ｉ（Ｓ）は、図１５に示すように変化する。電圧Ｖ（Ｓ）が共振によって低下し０Ｖ以下になると、ＭＯＳトランジスタ１２２の寄生ダイオード１２２ａに電流が流れる。このときＭＯＳトランジスタ１２２をターンオンすれば、ゼロ電圧スイッチングが実現でき、ターンオン損失を低減することができる。なお、ＭＯＳトランジスタ１２２のターンオフ時の損失は、コンデンサスナバを利用したソフトスイッチングによって低減することができる。ここで、このコンデンサスナバを利用したソフトスイッチングについて簡単に説明する。図１４（ａ）において、スイッチがオンし通電している状態から、オフする場合を考える。オフした瞬間、それまで流れていた電流によりコンデンサが充電される。これにより、コンデンサが接続されていない場合（ハードスイッチング）と比較して、スイッチ両端の印加電圧のｄＶ／ｄｔが低減され、図１４（ｂ）に示すように、電流波形と電圧波形の重なりが低減され、スイッチング損失も低減されることになる。このようなスイッチングをスナバスイッチング（この場合はＣスナバスイッチング）という。
【００１８】
しかしながら、上記のように構成した場合、ターンオン損失、ターンオフ損失を低減することができるが、図１５に示すように、寄生ダイオードの導通期間が長く、これによって損失が生じてしまう。このダイオードの導通期間は、例えば、フライバックトランス１２１の一次巻線１２１ａのインダクタンスＬを変えることにより変化させることができるが、放電灯装置として適正に作動させる場合には、自ずと一次巻線１２１ａのインダクタンスＬの取り得る値の範囲が決まり、その範囲内で上述のダイオード導通期間による損失を所望値以下に低減することはできなかった。
【００１９】
本発明はこのような事情を考慮してなされたものであり、したがってその目的は、ＤＣ／ＤＣ変換回路のスイッチング素子を新規な構成でソフトスイッチングできる放電灯装置を提供することにある。
【００２０】
また、別の目的は、ＤＣ／ＤＣ変換回路のスイッチング損失を低減させるとともに、点灯準備期間中におけるＤＣ／ＤＣ変換回路の高電圧化が容易な放電灯装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の請求項１によると、直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、ＤＣ／ＤＣ変換回路は、直流電源側に配された一次巻線と放電灯側に配された二次巻線とを有するフライバックトランスと、一次巻線に接続された半導体スイッチング素子と、半導体スイッチング素子に並列に接続されたコンデンサとを有して、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成されており、半導体スイッチング素子を制御回路によりＰＦＭ制御して、放電灯の点灯準備期間中は半導体スイッチング素子を非ゼロ電圧スイッチングさせ、放電灯の点灯開始後は半導体スイッチング素子をゼロ電圧スイッチングさせるようにする。
【００２２】
すなわち、ＤＣ／ＤＣ変換回路のフライバックトランスの一次巻線に接続された半導体スイッチング素子に並列にコンデンサを設け、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成し、半導体スイッチング素子を制御回路によりＰＦＭ制御して、一次巻線側の共振電圧のターンオン時にはゼロ電圧スイッチングさせ、ターンオフ時にはコンデンサによりＣスナバスイッチングさせる。これにより、制御回路によりＰＦＭ制御される半導体スイッチング素子を、ゼロ電圧スイッチングおよびＣスナバスイッチングによるソフトスイッチングさせることができ、従ってスイッチング損失を低減できる。
【００２３】
一方、放電灯の点灯準備期間中には、共振電圧をゼロ電圧スイッチングするスイッチング周期に比べ、スイッチング周期が短縮可能な非ゼロ電圧スイッチングを行なう。これにより、点灯開始後におけるＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるその電圧に比較して高電圧化が可能である。しかも、点灯開始前は放電灯の電極間が絶縁状態となっているので、ＤＣ／ＤＣ変換回路の出力電力は必要とされないため、一次巻線側の共振電圧を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００２４】
本発明の請求項２によると、直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、ＤＣ／ＤＣ変換回路は、直流電源側に配された一次巻線と放電灯側に配された二次巻線とを有するフライバックトランスと、一次巻線に接続された半導体スイッチング素子と、一次巻線に並列に接続されたコンデンサとを設け、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成されており、半導体スイッチング素子を制御回路によりＰＦＭ制御して、放電灯の点灯準備期間中は半導体スイッチング素子を非ゼロ電圧スイッチングさせ、放電灯の点灯開始後は半導体スイッチング素子をゼロ電圧スイッチングさせるようにする。
【００２５】
すなわち、ＤＣ／ＤＣ変換回路のフライバックトランスの一次巻線に接続された半導体スイッチング素子と、一次巻線に並列にコンデンサを設け、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成し、半導体スイッチング素子を制御回路によりＰＦＭ制御して、一次巻線側の共振電圧のターンオン時にはゼロ電圧スイッチングさせ、ターンオフ時にはコンデンサによりＣスナバスイッチングさせる。これにより、制御回路によりＰＦＭ制御される半導体スイッチング素子を、ゼロ電圧スイッチングおよびＣスナバスイッチングによるソフトスイッチングさせることができ、従ってスイッチング損失を低減できる。
【００２６】
一方、放電灯の点灯準備期間中には、共振電圧をゼロ電圧スイッチングするスイッチング周期に比べ、スイッチング周期が短縮可能な非ゼロ電圧スイッチングを行なうので、点灯開始後におけるＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるその電圧に比較して高電圧化が可能であるとともに、一次巻線側の共振電圧を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００２７】
本発明の請求項３によると、放電灯点灯準備期間中の非ゼロ電圧スイッチングとは、一次巻線側の電圧がピーク値を越えた後にスイッチングすることである。
【００２８】
すなわち、フライバックトランスの一次巻線側の共振電圧のピーク値を越えた後にスイッチングするので、一次巻線側の電圧がピーク値としての高い電圧を確保できるとともに、このスイッチングにより一次巻線側の電流は大きく飛び上がって大きな遮断電流が実現できる。そのため、フライバックトランスの一次巻線側の電圧の波高値つまりピーク値自体を大きくできるので、二次巻線側の出力電圧が容易に高電圧化できる。
【００２９】
本発明の請求項４によると、請求項１から請求項３のいずれか一項に記載の放電灯装置において、フライバックトランスの漏れリアクトルのインダクタンスとコンデンサの容量は、ゼロ電圧スイッチングを可能とするとともにＰＦＭ制御におけるスイッチング周波数を設定された一定値にする条件を満たし、その条件を満たす中で漏れリアクトルのインダクタンスが最も小さくなるように、それぞれ設定することが望ましい。
【００３０】
上記スイッチング周波数は、請求項５に記載のように、点灯開始後における一次巻線側の電圧をゼロ電圧スイッチングするオフ期間に比べ、点灯準備期間中における一次巻線側の電圧がピーク値を越え零に達するまでの区間内をスイッチング終端とするオフ期間に短縮されることで高くなる。
【００３１】
一般に共振電圧のスイッチング周波数を下げることにより共振電圧の波高値を大きくすることが可能である。
【００３２】
これに対して本発明の放電灯装置は、一次巻線側の電圧がピーク値を越え零に達するまでの区間内をスイッチング終端とするオフ期間に短縮されることでスイッチング周波数を高めることができるので、点灯準備期間中において、その周波数を下げることなく、二次巻線側の出力電圧を容易に高電圧化できる。
【００３３】
本発明の請求項６によると、制御回路は、前記放電灯の電力に相当する信号に基づいて前記放電灯の電力が瞬時低下する状態を検出したとき、前記半導体スイッチング素子のオフ期間を長くして、前記電力の瞬時低下時においてもゼロ電圧スイッチングができるように構成されている。
【００３４】
すなわち、放電灯の電力の瞬時低下時においてもゼロ電圧スイッチングを行なうことができる。
【００３５】
本発明の請求項７によると、直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、ＤＣ／ＤＣ変換回路は、直流電源側に配された一次巻線と放電灯側に配された二次巻線とを有するフライバックトランスと、一次巻線に接続された半導体スイッチング素子と、二次巻線に接続された整流ダイオードと、一端が二次巻線とダイオードとの接続点に接続され他端が直流電源の負極側に接続されたコンデンサとを有して、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成されており、半導体スイッチング素子を制御回路によりＰＦＭ制御して、放電灯の点灯準備期間中は半導体スイッチング素子を非ゼロ電流スイッチングさせ、放電灯の点灯開始後は半導体スイッチング素子をゼロ電流スイッチングさせるようにする。
【００３６】
すなわち、ＤＣ／ＤＣ変換回路のフライバックトランスの一次巻線に接続された半導体スイッチング素子と、二次巻線に接続された整流ダイオードと、一端が二次巻線とダイオードとの接続点に接続され他端が直流電源の負極側に接続されたコンデンサとを設け、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成し、半導体スイッチング素子を制御回路によりＰＦＭ制御して、一次巻線側に流れる共振電流のターンオフ時にはゼロ電流スイッチングさせ、ターンオン時にはフライバックトランスの漏れリアクトルによりＬスナバスイッチングさせる。これにより、制御回路によりＰＦＭ制御される半導体スイッチング素子を、ゼロ電流スイッチングおよびＬスナバスイッチングによるソフトスイッチングさせることができ、従ってスイッチング損失を低減できる。
【００３７】
一方、放電灯の点灯準備期間中には、共振電流をゼロ電流スイッチングするスイッチング周期に比べ、スイッチング周期が短縮可能な非ゼロ電流スイッチングを行なうので、点灯開始後におけるＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるその電圧に比較して高電圧化が可能であるとともに、一次巻線側の共振電圧を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００３８】
本発明の請求項８によると、放電灯点灯準備期間中の非ゼロ電流スイッチングとは、一次巻線側の電流がピーク値を越えた後にスイッチングすることである。
【００３９】
すなわち、フライバックトランスの一次巻線側の共振電流のピーク値を越えた後にスイッチングするので、一次巻線側の電流がピーク値としての高い電圧を確保できるとともに、このスイッチングにより一次巻線側の電圧を大きく飛び上げさせることができる。
【００４０】
【発明の実施の形態】
本発明の放電灯装置を、車両用放電灯装置に適用し、具体化した実施形態を図面に従って説明する。
【００４１】
（第１の実施形態）
図１は、本実施形態の放電灯装置の概略を表す構成図である。なお、図１において、従来構成としての比較例である図１０に示したものと同一符号を付した部分は、同一もしくは均等なものを示している。
【００４２】
本実施形態は、比較例の図１０に示す構成と比較して、以下、構成の相違点、およびその構成による動作について説明する。
【００４３】
本実施形態において、図１０に示す構成と相違するところは、ＤＣ／ＤＣ変換回路１２０において、半導体スイッチング素子（例えば、ＭＯＳトランジスタ）１２２に並列にコンデンサ１２６を設け、フライバックトランス１２１の漏れリアクトル（図中には明示されない）とコンデンサ１２６とにより共振させるように構成し、かつＭＯＳトランジスタ１２２を制御回路１６０によってＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎの略語）制御するようにしたことである。
【００４４】
すなわち、ＤＣ／ＤＣ変換回路１２０のフライバックトランス１２１の一次巻線１２１ａに接続されたＭＯＳトランジスタ１２２に並列にコンデンサ１２６を設け、フライバックトランス１２１の漏れリアクトルとコンデンサ１２６とにより共振を発生させるように構成し、ＭＯＳトランジスタ１２２を制御回路１６０によりＰＦＭ制御して、一次巻線１２１ａ側の共振電圧Ｖ１（図２参照）のターンオン時にはゼロ電圧スイッチングさせ、ターンオフ時にはコンデンサ１２６によりスナバスイッチング（この場合は、Ｃスナバスイッチング）させる。
【００４５】
なお、制御回路１６０には、図１０に示す従来のものと同様、ランプ電圧とランプ電流に相当する信号が入力され、制御回路１６０は、ランプ電力を所望の値にするように、ＭＯＳトランジスタ１２２をＰＦＭ制御する。この本実施形態の制御回路１６０の具体的な構成については後述する。
【００４６】
まず、本実施形態の特徴であるフライバックトランス１２１の漏れリアクトルとコンデンサ１２６とにより共振を発生させるように構成し、ＭＯＳトランジスタ１２２を制御回路１６０によりＰＦＭ制御して、上記ターンオン時、ターンオフ時に、それぞれ、ゼロ電圧スイッチング、スナッバスイッチングによってソフトスイッチングさせることについて、以下図２に従って説明する。図２は、ＭＯＳトランジスタ１２２をＰＦＭ制御したときのフライバックトランス１２１の一次巻線１２１ａ側の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【００４７】
ＰＦＭ制御においてはＭＯＳトランジスタ１２２をスイッチングするためのスイッチング周波数ｆｓｗが変化するが、スイッチング周期（１／ｆｓｗ）においてＭＯＳトランジスタ１２２をオフする期間は一定（固定）となっている。フライバックトランス１２１の一次巻線１２１ａ側の電圧Ｖ１が共振によって低下し０Ｖ以下になると、ＭＯＳトランジスタ１２２の寄生ダイオードに電流が流れる。このときＭＯＳトランジスタ１２２をターンオンさせ、ゼロ電圧スイッチングを行なう。このゼロ電圧スイッチングによってターンオン損失を低減することができる。なお、ＭＯＳトランジスタ１２２のターンオフ時の損失は、図１３に示すものと同様、コンデンサ１２６を利用したスナッバスイッチング（この場合は、Ｃスナッバスイッチング）を実現できる。
【００４８】
したがって、ＭＯＳトランジスタ１２２をＰＦＭ制御して、ＭＯＳトランジスタ１２２のターンオン時、ターンオフ時、それぞれゼロ電圧スイッチング、Ｃスナッバスイッチングによるソフトスイッチングさせることができ、従ってスイッチング損失を低減できる。
【００４９】
ここで、上述したゼロ電圧スイッチングを実現するためには、フライバックトランス１２１の漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒをどのような値にするかが問題となる。この点について発明者等が行なった検討について、以下図３に従って説明する。図３は、フライバックトランス１２１の漏れリアクトルのインダクタンスＬｒとコンデサ１２６の容量Ｃｒについてシュミレーションを行なった結果を示すグラフである。
【００５０】
フライバックトランス１２１の漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒが、図３に示す領域（Ａ）における関係にあれば、ソフトスイッチングを行なうことができる。この領域（Ａ）は、コンデンサ１２６の容量Ｃｒの下限値と、ダイオード導通期間ｔｚｖｓ（図２参照）の下限値で規定される。
【００５１】
ここで、コンデンサ１２６の容量Ｃｒの下限値は、ＭＯＳトランジスタ１２２の寄生容量との関係で設定される。また、ダイオード導通期間ｔｚｖｓは、ＭＯＳトランジスタ１２２の寄生ダイオードに電流が流れる期間であるが、その期間中にＭＯＳトランジスタ１２２をターンオンさせるためには、ダイオード導通期間ｔｚｖｓを確保する必要がある。しかし、ダイオード導通期間ｔｚｖｓが長すぎるとそれによる損失が大きくなってしまう。そこで、放電灯装置の回路パラメータのバラツキ等を考慮し、ダイオード導通期間ｔｚｖｓ中にＭＯＳトランジスタ１２２を確実にターンオンできる最小の時間を、ダイオード導通期間ｔｚｖｓの下限値として設定している。
【００５２】
また、放電灯装置として適正に動作させるためにスイッチング周波数（一定値）ｆｓｗが設定されており、そのスイッチング周波数ｆｓｗを得るためには、漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒが、図３に示す曲線（Ｂ）の関係を満たす必要がある。
【００５３】
また、漏れリアクトルのインダクタンスＬｒが小さいほど、ＤＣ／ＤＣ変換回路１２０の損失が小さくなる。
【００５４】
したがって、以上の検討から、漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒを、図３に示す（Ｃ）点に設定すれば、ソフトスイッチングが実現でき、かつＤＣ／ＤＣ変換回路損失を最小とすることができる。
【００５５】
なお、上記（Ｃ）点つまり最適にそれぞれ漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒを設定するとは、ゼロ電圧スイッチングを可能とするとともにＰＦＭ制御におけるスイッチング周波数ｆｓｗを設定された一定値にする条件を満たし、その条件を満たす中で漏れリアクトルのインダクタンスＬｒが最も小さくなるように、それぞれ設定することである。
【００５６】
次に、そのような漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒを用いて、ＰＦＭ制御を行なう場合のスイッチング周波数ｆｓｗとランプ電力Ｐｏｕｔの関係について行なった検討について、以下図４、図５に従って説明する。図４は、ＰＦＭ制御を行なう場合のスイッチング周波数ｆｓｗとランプ電力Ｐｏｕｔの関係を示すグラフである。図５は、点灯開始後におけるランプ最適電力特性、およびスイッチング最適周波数特性を示す模式図であって、図５（ａ）は、ランプ最適電力を示す模式図、図５（ｂ）はランプ電力に応じたスイッチング最適周波数を示す模式図である。
【００５７】
図４に示すように、スイッチング周波数ｆｓｗが小さく設定するときにはランプ電力Ｐｏｕｔを大きくすることができ、スイッチング周波数ｆｓｗが大きく設定するときにはランプ電力Ｐｏｕｔを小さくすることができる。
【００５８】
したがって、図５（ａ）に示すようなランプ最適電力曲線を得るためには、図５（ｂ）に示すようにスイッチング周波数ｆｓｗを変化させればよい。
【００５９】
次に、制御回路１６０の構成を、以下図６に従って説明する。図６は、本実施形態に係わる制御回路１６０の構成を示すブロック図である。
【００６０】
この制御回路１６０は、図６に示すように、ランプ電圧とランプ電流に相当する信号からランプ電力を検知する電力検知回路１６１と、この電力検知回路１６１から出力されるランプ電力に応じた電圧を周波数に変換するＶ／Ｆ変換回路１６２と、Ｖ／Ｆ変換回路１６２から出力される信号に基づいて、ＭＯＳトランジスタ１２２のゲートに印加するゲートパルスを生成するゲートパルス生成回路１６３と、ゲートパルス生成回路１６３と、ゲートパルスをＭＯＳトランジスタ１２２のゲートに印加するドライバ回路１６４とを備えている。
【００６１】
このような構成により、図５（ａ）に示すように、点灯初期時にランプ電力を最大電力とし、過渡状態時にランプ電力を過渡特性に応じた電力にし、安定点灯時にランプ電力を定常電力にすることができる。
【００６２】
ここで、ランプ電力は、ランプ電流が図１１（ｂ）に示すように交互に極性反転することによって、周期的に低出力状態（ランプ電力が瞬時低下する状態）となる（図７参照）。このようにランプ電力が低出力状態になると、フライバックトランス１２１の一次巻線１２１ａ側の電圧Ｖ１が０Ｖ以下になるタイミングが遅くなる。この場合、それを考慮せずにＰＦＭ制御を行なうと、ダイオード導通期間ｔｚｖｓ中にＭＯＳトランジスタ１２２をターンオンさせることができなくなる。
【００６３】
そこで、本実施形態では、制御回路１６０において、ランプ電圧とランプ電流に相当する信号からランプ電力の変動を検知する電力変動検知回路１６５と、この電力変動検知回路１６５によってランプ電力の変動が検知されたときにＭＯＳトランジスタ１２２のオフ期間を長くする信号を出力するオフ期間可変回路１６６とを備え、ゲートパルス生成回路１６３は、Ｖ／Ｆ変換回路１６２から出力される信号とオフ期間可変回路１６６から出力される信号に基づいて、ＭＯＳトランジスタ１２２のオフ期間を長くするゲートパルスを生成する。このように構成することによって、ランプ電力が低出力状態になったときでも、ダイオード導通期間ｔｚｖｓ中にＭＯＳトランジスタ１２２をターンオンさせることができる。
【００６４】
（変形例）
変形例としては、点灯準備期間中つまり点灯スイッチ２０をオンしてから点灯開始するまでの期間において、ＭＯＳトランジスタ１２２を非ゼロ電圧スイッチングさせ、点灯開始後において、ＭＯＳトランジスタ１２２をゼロ電圧スイッチングさせるように、上述の実施形態に係わる制御回路１６０（詳しくは、図６）に、図８に示すように、点灯準備期間時オフ期間短縮回路１６０ａを追加する構成とする。なお、オフ期間短縮回路１６０ａの構成は後述する。
【００６５】
点灯準備期間においては、ランプ３０の電極間で絶縁破壊が生じて点灯開始した後、不安定なグロー放電状態から安定点灯可能なアーク放電状態へ早期に転移させるように、図１１（ａ）に示すランプ電圧と同様、ＤＣ／ＤＣ変換回路１２０によって昇圧される電圧は点灯開始後の電圧に比し高電圧化され、その高圧化された電圧をランプ３０に印加する必要がある。
【００６６】
これに対して、変形例では、制御回路１６０は、ＰＦＭ制御して、点灯開始後におけるＭＯＳトランジスタ１２２をオフするオフ期間Ｔｏｆｆ１（図９（ａ）参照）に比べて、短縮されたオフ期間Ｔｏｆｆ２（図９（ｂ）参照）することで非ゼロ電圧スイッチングさせるので、フライバックトランス１２１に残された残存磁気エネルギーが大きくなり、図９（ｂ）に示すように、一次巻線１２１ａ側の電流ｉ１は大きく飛び上げられて大きな遮断電流が実現できる（図９（ｂ）。
【００６７】
ここで、ＭＯＳトランジスタ１２２をゼロ電圧スイッチングするオフ期間Ｔｏｆｆ１を、点灯準備期間中、短縮する制御回路１６０のオフ期間短縮回路１６０ａの構成を、以下図８に従って説明する。
【００６８】
オフ期間短縮回路１６０ａは、点灯スイッチ２０（図１参照）のオン状態に切換わる信号が入力され、点灯スイッチ２０がオンすると所定の期間、点灯準備中であることを表わす信号を出力するタイマー回路１６７と、ランプ電流に相当する信号が入力され、そのランプ電流によってランプ３０が点灯したか否かを検出する点灯検出回路１６８と、タイマー回路１６７もしくは点灯検出回路１６８から出力される信号に基づいて点灯準備期間中か否かを判別する点灯準備期間判定回路１６９を備え、ゲートパルス生成回路１６３は、点灯準備期間判定回路１６９から出力される準備期間を表わす信号に基づいて、ＭＯＳトランジスタ１２２のオフ期間を短縮するゲートパルスを生成する。
【００６９】
なお、短縮されるオフ期間は、図９（ｂ）に示すように、一次巻線１２１ａ側の電圧Ｖ１がピーク値を越え０Ｖに達するまでの区間内をスイッチング終端とするオフ期間Ｔｏｆｆ２に制御回路１６０によって設定されることが望ましい。
【００７０】
このような構成にすることによって、一次巻線１２１ａ側の電圧Ｖ１の波高値をピーク値で高めることができるとともに、このスイッチングにより一次巻線１２１ａ側の電流ｉ１は大きな遮断電流となるので、その電圧Ｖ１の波高値つまりピーク電流値自体を大きくすることができる（図９（ｂ）参照）
したがって、一次巻線１２１ａ側の電圧Ｖ１がピーク値を越えた後でスイッチングすることで二次側１２１ｂ側から出力される電圧つまりＤＣ／ＤＣ変換回路１２０の出力電圧を高電圧化が容易にできる。
【００７１】
なお、点灯開始前はランプ３０の電極間が絶縁状態となっているので、ＤＣ／ＤＣ変換回路１２０の出力電力は必要とされないため、一次巻線１２１ａ側の共振電圧Ｖ１を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００７２】
（第２の実施形態）
第２の実施形態としては、第１の実施形態で説明したフライバックトランス１２１の漏れリアクトルとコンデンサ１２６とにより共振を発生させるようにした構成において、ＭＯＳトランジスタ１２２に並列に接続されるコンデンサ１２６の配置に換えて、図１６に示すように、一次巻線１２１に並列に接続されるコンデンサ１２６の配置とする構成とする。
【００７３】
本実施形態におけるソフトスイッチング方式は、ゼロ電圧スイッチングであり、動作波形は第１の実施形態と全く同じである。
【００７４】
また、制御回路１６０を第１の実施形態の変形例のような構成にすれば、制御回路１６０によりＰＦＭ制御して、点灯準備期間中はＭＯＳトランジスタ１２２を非ゼロ電圧スイッチングさせ、点灯開始後はＭＯＳトランジスタ１２２をゼロ電圧スイッチングさせるように構成できる。
【００７５】
これにより、変形例と同様に、一次巻線１２１ａ側の電圧Ｖ１がピーク値を越えた後でスイッチングすることで二次側１４１ｂ側から出力される電圧つまりＤＣ／ＤＣ変換回路１２０の出力電圧を高電圧化が容易にできるとともに、点灯開始前はランプ３０の電極間が絶縁状態となっているので、一次巻線１２１ａ側の共振電圧Ｖ１を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００７６】
（第３の実施形態）
第３の実施形態としては、図１７に示すように、コンデンサ１２６を、その一端がフライバックトランス１２１の二次巻線１２１ｂとダイオード１２３（リカバリー損失を低減させるためにもうけたもの）との接続点に接続され、他端がバッテリ１０の負極側に接続されたものであり、その他の構成は第１の実施形態と同じである。
【００７７】
本実施形態におけるソフトスイッチング方式は、二次巻線１２１ｂ側に接続したコンデンサ１２６と漏れリアクトルとにより共振を利用したゼロ電流スイッチングである。すなわち、一次巻線１２１ａ側の電圧Ｖ１、電流ｉ１の波形を示す図１８のように、ゼロ電流スイッチングは、ＭＯＳトランジスタに流れる共振電流を利用することにより、ＭＯＳトランジスタ１２２のゼロ電流状態でスイッチングを行なうものである。
【００７８】
図１８に示すダイオード導通期間ｔｚｃｓの期間は、ＭＯＳトランジスタ１２２に電流が流れない期間であって、この期間にターンオフを完了することにより、ゼロ電流スイッチングが実現できる。また、ターンオン時は、ソフトスイッチングの一方式である漏れリアクトルを利用したスナバスイッチング（この場合は、Ｌスナバスイッチング）によりスイッチング損失が低減できる。なお、これは、図１９の模式的説明図に示すように、スイッチに直列に配置されている共振のための漏れリアクトルが、ターンオン時に電流を限定し、ｄｉ／ｄｔが低減されるためである。
【００７９】
なお、本発明の実施形態では、オープンループでＭＯＳトランジスタ１２２をＰＦＭ制御するものを示したが、ＭＯＳトランジスタ１２２の寄生ダイオードに電流が流れている状態を電流検出手段（例えば、寄生ダイオードに流れる電流を検出する電流センサや、スイッチ手段としてのＭＯＳトランジスタ１２２の両端の電圧を検出する電圧センサ等）で検出し、それによってゼロ電圧スイッチングもしくはゼロ電流スイッチングを行なうようにしてもよい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の放電灯装置の概略を表す構成図である。
【図２】半導体スイッチング素子をＰＦＭ制御したときのフライバックトランスの一次巻線側の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【図３】フライバックトランスの漏れリアクトルのインダクタンスＬｒとコンデサの容量Ｃｒについてシュミレーションを行なった結果を示すグラフである。
【図４】ＰＦＭ制御を行なう場合のスイッチング周波数ｆｓｗとランプ電力Ｐｏｕｔの関係を示すグラフである。
【図５】点灯開始後におけるランプ最適電力特性、およびスイッチング最適周波数特性を示す模式図であって、図５（ａ）は、ランプ最適電力を示す模式図、図５（ｂ）はランプ電力に応じたスイッチング最適周波数を示す模式図である。
【図６】第１の実施形態に係わる制御回路の構成を示すブロック図である。
【図７】ランプ電力が周期的に低出力になる状態を表わす模式図である
【図８】第１の実施形態に係わる変形例の制御回路の構成を示すブロック図である。
【図９】変形例の半導体スイッチング素子をＰＦＭ制御したときのフライバックトランスの一次巻線側の電圧Ｖ１と電流ｉ１の波形を表わす模式図であって、図９（ａ）は、点灯開始後における電圧Ｖ１と電流ｉ１の波形を表わす模式図、図９（ｂ）は、点灯準備期間中の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【図１０】従来の車両用放電灯装置の概略を表わす構成図である。
【図１１】図１０の構成において、点灯準備期間、点灯初期、過渡状態、安定点灯の各状態におけるランプ電圧、ランプ電流、電力を示す模式図であって、図１１（ａ）はランプ電圧、図１１（ｂ）はランプ電流、図１１（ｃ）はランプ電力を示す模式図である。
【図１２】図１０の構成において、フライバックトランスの一次巻線側の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【図１３】図１０に示すＤＣ／ＤＣ変換回路において、フライバックトランスの一次巻線と、半導体スイッチング素子に並列に接続されたコンデンサとにより共振を発生させるようにした場合を表わす部分的構成図である。
【図１４】スナッバスイッチング、特にコンデンサを利用したＣスナッバスイッチングを説明する模式図である。
【図１５】図１３に示す構成にした場合の問題点を説明する模式図である。
【図１６】第２の実施形態の放電灯装置の概略を表す構成図である。
【図１７】第３の実施形態の放電灯装置の概略を表す構成図である。
【図１８】第３の実施形態に係わる半導体スイッチング素子をＰＦＭ制御したときのフライバックトランスの一次巻線側の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【図１９】第３の実施形態に係わるスナッバスイッチング、特にリアクトルを利用したＬスナッバスイッチングを説明する模式図である。
【符号の説明】
１０ バッテリ（直流電源）
２０ 点灯スイッチ
３０ ランプ（放電灯）
１００ 放電灯装置
１１０ フィルタ回路
１２０ ＤＣ／ＤＣ変換回路
１２１ フライバックトランス
１２１ａ、１２１ｂ 一次巻線、二次巻線
１２２ ＭＯＳトランジスタ（半導体スイッチング素子）
１２６ コンデンサ
１３０ インバータ回路
１４０ 始動回路
１６０ 制御回路
Ｌｒ フライバックトランス１２１の漏れリアクトルのインダクタンス
Ｃｒ コンデンサ１２６の容量
Ｖ１ 一次巻線１２１ａ側の電圧
ｉ１ 一次巻線１２１ａ側の電流
ｆｓｗ スイッチング周波数
Ｔｏｆｆ１、Ｔｏｆｆ２ ゼロ電圧スイッチングするオフ期間、非ゼロ電圧スイッチングするオフ期間
【発明の属する技術分野】
本発明は、高圧放電灯を点灯する放電灯装置に関し、特に車両における放電灯を用いた前照灯装置に好適である。
【０００２】
【従来の技術】
放電灯装置としては、図１０に示す車両用放電灯装置がある。この種の放電灯装置１００は、図１０に示すように、フィルタ回路１１０、ＤＣ／ＤＣ変換回路１２０、インバータ回路１３０、始動回路１４０、および制御回路１５０を含んで構成されている。この放電灯装置１００は、点灯スイッチ２０がオン状態のとき、直流電源としてのバッテリ１０からの直流電圧をＤＣ／ＤＣ変換回路１２０により昇圧し、インバータ回路１３０にてその昇圧電圧を交流電圧に変換してランプ３０を点灯させるように構成されている。
【０００３】
なお、このランプ３０は、車両用前照灯であるメタルハライドランプ等の放電灯であって、始動時には、始動回路１４０によって絶縁破壊を生じさせる高電圧がランプ３０の電極間に印加され、絶縁破壊後は、不安定なグロー放電からアーク放電状態に転移することで安定点灯状態に移行する。
【０００４】
フィルタ回路１１０は、コイル１１１とコンデンサ１１２から構成され、雑音防止用として設けれている。
【０００５】
ＤＣ／ＤＣ変換回路１２０は、バッテリ１０側に配された一次巻線１２１ａとランプ３０側に配された二次巻線１２１ｂとを有するフライバックトランス１２１と、一次巻線１２１ａに接続された半導体スイッチング素子としてのＭＯＳトランジスタ（電解効果型トランジスタ）１２２と、二次巻線１２１ｂに接続された整流用ダイオード１２３および平滑用コンデンサ１２４とから構成され、バッテリ電圧を昇圧した昇圧電圧を出力する。すなわち、このＤＣ／ＤＣ変換回路１２０において、ＭＯＳトランジスタ１２２がオンすると、一次巻線１２１ａに一次電流が流れて一次巻線１２１ａにエネルギーが蓄えられ、ＭＯＳトランジスタ１２２がオフすると、一次巻線１２１ａのエネルギーが二次巻線１２１ｂに供給される。そして、このような動作を繰返すことにより、ダイオード１２３と平滑用コンデンサ１２４の接続点から高電圧を出力する。なお、フライバックトランス１２１は、図１０に示すように一次巻線１２１ａと二次巻線１２１ｂとが電気的に導通するように構成されている。
【０００６】
インバータ回路１３０は、Ｈブリッジ状に配置された半導体スイッチング素子をなすＭＯＳトランジスタ１３１〜１３４を有し、ランプ３０を交流にて点灯駆動するために設けられている。
【０００７】
始動回路１４０は、一次巻線１４１ａと二次巻線１４１ｂを有するトランス１４１と、コンデンサ１４２と、一方向性半導体素子をなすサイリスタ１４３から構成され、ランプ３０を点灯始動させる。すなわち、点灯スイッチ２０がオンすると、コンデサ１４２が充電され、この後、サイリスタ１４３がオンすると、コンデンサ１４２が放電し、トランス１４１を通じて、ランプ３０に高電圧（例えば２５ｋＶ）を印加する。その結果、ランプ３０が電極間で絶縁破壊し火花点火を生じる。
【０００８】
制御回路１５０は、図１０に図示しない検出回路から出力されるランプ電圧とランプ電流に相当する信号（ランプ電力相当信号）に基づいて、点灯初期時にランプ電力を最大電力（例えば６５Ｗ）に、安定点灯時にランプ電力を定常電力（例えば３５Ｗ）にするように、ＭＯＳトランジスタ１２２をＰＷＭ制御する。その結果、点灯初期、過渡状態、安定点灯におけるランプ電圧、ランプ電流、ランプ電力は、図１１に示すようになる。
【０００９】
上記の構成において、その作動の概略を以下、説明する。
【００１０】
点灯スイッチ２０がオンし、制御回路１５０がＭＯＳトランジスタ１２２をＰＷＭ制御すると、フライバックトランス１２１の作動によって、バッテリ電圧を昇圧した電圧がＤＣ／ＤＣ変換回路１２０から出力される。このＤＣ／ＤＣ変換回路から出力された昇圧電圧は、インバータ回路１３０を介して始動回路１４０のコンデンサ１４２に供給され、コンデンサ１４２が充電される。この後、サイリスタ１４３がオンすると、コンデンサ１４２が放電し、トランス１４１を通じて、ランプ３０に高電圧が印加される。その結果、ランプ３０が点灯開始する。
【００１１】
（点灯開始後）
この点灯開始後、トランジスタ１３１〜１３４が対角線の関係で交互にオンオフ（すなわち、トランジスタ１３１，１３４の組とトランジスタ１３２、１３３の組が交互にオンオフ）し、ランプ３０に印加される電圧の極性が交互に反転する。また、制御回路１５０は、ランプ電圧とランプ電流に相当する信号に基づいて、点灯開始時にはランプ電力が最大電力に、安定点灯時にはランプ電力が定常電力になるように、ＭＯＳトランジスタ１２２をＰＷＭ制御する。このような制御によって、ランプ３０は、点灯初期の状態から過渡状態を経て安定点灯状態に移行していく。
【００１２】
（点灯準備期間）
始動回路１４０により昇圧された高電圧がランプ３０に印加され、その結果、絶縁破壊が生じグロー放電が可能となる。このグロー放電の状態では、ＤＣ／ＤＣ変換回路１２０によって昇圧された電圧が点灯開始後のランプ電力で印加する電圧より高圧化（３００〜５００Ｖ）することで、アーク放電への転移が容易になる（転移確率が向上し、早期に安定点灯可能なアーク放電状態となる）。
【００１３】
すなわち、点灯スイッチ２０をオンしてから、ランプ３０に高電圧が印加されて電極間で絶縁破壊が生じるまでの点灯準備期間は、図１１に示すように、ランプ３０に高電圧（例えば４００Ｖ）が印加されるように、ＤＣ／ＤＣ変換回路１２０によって昇圧されている。
【００１４】
【発明が解決しようとする課題】
従来構成では、図１２のフライバックトランス１２１の一次巻線側の電圧Ｖ１と電流ｉ１の波形を示すように、上記したＰＷＭ制御によれば、デューティサイクルＴ２は一定で、オン期間（ＭＯＳトランジスタ１２２をオンする期間）Ｔ１が可変となって、ＭＯＳトランジスタ１２２のスイッチングに伴って電流波形と電圧波形がある値のところで交差し、スイッチング損失が生じてしまう。すなわち、従来の放電灯装置では、ＭＯＳトランジスタ１２２をハードスイッチングする構成となっている。
【００１５】
このスイッチング損失を低減するためには、共振を利用してＭＯＳトランジスタ１２２をソフトスイッチングすることが考えられる（特開平９−８１２３１２号公報）。特開平９−８１２３１２号公報には、スイッチング電源装置のＤＣ／ＤＣ変換回路において、フライバックトランスの一次巻線に接続されたＭＯＳトランジスタに並列にコンデンサを設け、そのコンデンサと一次巻線とにより共振を発生させて、ソフトスイッチングを行なうものが開示されている。
【００１６】
この技術を図１０に示すＤＣ／ＤＣ変換回路１２０に適用すると、図１３に示すように、ＭＯＳトランジスタ１２２に並列にコンデンサ１２５を設け、フライバックトランス１２１の一次巻線１２１ａと、ＭＯＳトランジスタ１２２に並列に接続されたコンデンサ１２５とにより共振を発生させて、ソウトスイッチングを行なう構成とすることができる。
【００１７】
このように構成された放電灯装置において、ＭＯＳトランジスタ１２２をＰＷＭ制御すると、ＭＯＳトランジスタ１２２の両端電圧Ｖ（Ｓ）および電流ｉ（Ｓ）は、図１５に示すように変化する。電圧Ｖ（Ｓ）が共振によって低下し０Ｖ以下になると、ＭＯＳトランジスタ１２２の寄生ダイオード１２２ａに電流が流れる。このときＭＯＳトランジスタ１２２をターンオンすれば、ゼロ電圧スイッチングが実現でき、ターンオン損失を低減することができる。なお、ＭＯＳトランジスタ１２２のターンオフ時の損失は、コンデンサスナバを利用したソフトスイッチングによって低減することができる。ここで、このコンデンサスナバを利用したソフトスイッチングについて簡単に説明する。図１４（ａ）において、スイッチがオンし通電している状態から、オフする場合を考える。オフした瞬間、それまで流れていた電流によりコンデンサが充電される。これにより、コンデンサが接続されていない場合（ハードスイッチング）と比較して、スイッチ両端の印加電圧のｄＶ／ｄｔが低減され、図１４（ｂ）に示すように、電流波形と電圧波形の重なりが低減され、スイッチング損失も低減されることになる。このようなスイッチングをスナバスイッチング（この場合はＣスナバスイッチング）という。
【００１８】
しかしながら、上記のように構成した場合、ターンオン損失、ターンオフ損失を低減することができるが、図１５に示すように、寄生ダイオードの導通期間が長く、これによって損失が生じてしまう。このダイオードの導通期間は、例えば、フライバックトランス１２１の一次巻線１２１ａのインダクタンスＬを変えることにより変化させることができるが、放電灯装置として適正に作動させる場合には、自ずと一次巻線１２１ａのインダクタンスＬの取り得る値の範囲が決まり、その範囲内で上述のダイオード導通期間による損失を所望値以下に低減することはできなかった。
【００１９】
本発明はこのような事情を考慮してなされたものであり、したがってその目的は、ＤＣ／ＤＣ変換回路のスイッチング素子を新規な構成でソフトスイッチングできる放電灯装置を提供することにある。
【００２０】
また、別の目的は、ＤＣ／ＤＣ変換回路のスイッチング損失を低減させるとともに、点灯準備期間中におけるＤＣ／ＤＣ変換回路の高電圧化が容易な放電灯装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の請求項１によると、直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、ＤＣ／ＤＣ変換回路は、直流電源側に配された一次巻線と放電灯側に配された二次巻線とを有するフライバックトランスと、一次巻線に接続された半導体スイッチング素子と、半導体スイッチング素子に並列に接続されたコンデンサとを有して、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成されており、半導体スイッチング素子を制御回路によりＰＦＭ制御して、放電灯の点灯準備期間中は半導体スイッチング素子を非ゼロ電圧スイッチングさせ、放電灯の点灯開始後は半導体スイッチング素子をゼロ電圧スイッチングさせるようにする。
【００２２】
すなわち、ＤＣ／ＤＣ変換回路のフライバックトランスの一次巻線に接続された半導体スイッチング素子に並列にコンデンサを設け、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成し、半導体スイッチング素子を制御回路によりＰＦＭ制御して、一次巻線側の共振電圧のターンオン時にはゼロ電圧スイッチングさせ、ターンオフ時にはコンデンサによりＣスナバスイッチングさせる。これにより、制御回路によりＰＦＭ制御される半導体スイッチング素子を、ゼロ電圧スイッチングおよびＣスナバスイッチングによるソフトスイッチングさせることができ、従ってスイッチング損失を低減できる。
【００２３】
一方、放電灯の点灯準備期間中には、共振電圧をゼロ電圧スイッチングするスイッチング周期に比べ、スイッチング周期が短縮可能な非ゼロ電圧スイッチングを行なう。これにより、点灯開始後におけるＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるその電圧に比較して高電圧化が可能である。しかも、点灯開始前は放電灯の電極間が絶縁状態となっているので、ＤＣ／ＤＣ変換回路の出力電力は必要とされないため、一次巻線側の共振電圧を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００２４】
本発明の請求項２によると、直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、ＤＣ／ＤＣ変換回路は、直流電源側に配された一次巻線と放電灯側に配された二次巻線とを有するフライバックトランスと、一次巻線に接続された半導体スイッチング素子と、一次巻線に並列に接続されたコンデンサとを設け、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成されており、半導体スイッチング素子を制御回路によりＰＦＭ制御して、放電灯の点灯準備期間中は半導体スイッチング素子を非ゼロ電圧スイッチングさせ、放電灯の点灯開始後は半導体スイッチング素子をゼロ電圧スイッチングさせるようにする。
【００２５】
すなわち、ＤＣ／ＤＣ変換回路のフライバックトランスの一次巻線に接続された半導体スイッチング素子と、一次巻線に並列にコンデンサを設け、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成し、半導体スイッチング素子を制御回路によりＰＦＭ制御して、一次巻線側の共振電圧のターンオン時にはゼロ電圧スイッチングさせ、ターンオフ時にはコンデンサによりＣスナバスイッチングさせる。これにより、制御回路によりＰＦＭ制御される半導体スイッチング素子を、ゼロ電圧スイッチングおよびＣスナバスイッチングによるソフトスイッチングさせることができ、従ってスイッチング損失を低減できる。
【００２６】
一方、放電灯の点灯準備期間中には、共振電圧をゼロ電圧スイッチングするスイッチング周期に比べ、スイッチング周期が短縮可能な非ゼロ電圧スイッチングを行なうので、点灯開始後におけるＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるその電圧に比較して高電圧化が可能であるとともに、一次巻線側の共振電圧を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００２７】
本発明の請求項３によると、放電灯点灯準備期間中の非ゼロ電圧スイッチングとは、一次巻線側の電圧がピーク値を越えた後にスイッチングすることである。
【００２８】
すなわち、フライバックトランスの一次巻線側の共振電圧のピーク値を越えた後にスイッチングするので、一次巻線側の電圧がピーク値としての高い電圧を確保できるとともに、このスイッチングにより一次巻線側の電流は大きく飛び上がって大きな遮断電流が実現できる。そのため、フライバックトランスの一次巻線側の電圧の波高値つまりピーク値自体を大きくできるので、二次巻線側の出力電圧が容易に高電圧化できる。
【００２９】
本発明の請求項４によると、請求項１から請求項３のいずれか一項に記載の放電灯装置において、フライバックトランスの漏れリアクトルのインダクタンスとコンデンサの容量は、ゼロ電圧スイッチングを可能とするとともにＰＦＭ制御におけるスイッチング周波数を設定された一定値にする条件を満たし、その条件を満たす中で漏れリアクトルのインダクタンスが最も小さくなるように、それぞれ設定することが望ましい。
【００３０】
上記スイッチング周波数は、請求項５に記載のように、点灯開始後における一次巻線側の電圧をゼロ電圧スイッチングするオフ期間に比べ、点灯準備期間中における一次巻線側の電圧がピーク値を越え零に達するまでの区間内をスイッチング終端とするオフ期間に短縮されることで高くなる。
【００３１】
一般に共振電圧のスイッチング周波数を下げることにより共振電圧の波高値を大きくすることが可能である。
【００３２】
これに対して本発明の放電灯装置は、一次巻線側の電圧がピーク値を越え零に達するまでの区間内をスイッチング終端とするオフ期間に短縮されることでスイッチング周波数を高めることができるので、点灯準備期間中において、その周波数を下げることなく、二次巻線側の出力電圧を容易に高電圧化できる。
【００３３】
本発明の請求項６によると、制御回路は、前記放電灯の電力に相当する信号に基づいて前記放電灯の電力が瞬時低下する状態を検出したとき、前記半導体スイッチング素子のオフ期間を長くして、前記電力の瞬時低下時においてもゼロ電圧スイッチングができるように構成されている。
【００３４】
すなわち、放電灯の電力の瞬時低下時においてもゼロ電圧スイッチングを行なうことができる。
【００３５】
本発明の請求項７によると、直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、ＤＣ／ＤＣ変換回路は、直流電源側に配された一次巻線と放電灯側に配された二次巻線とを有するフライバックトランスと、一次巻線に接続された半導体スイッチング素子と、二次巻線に接続された整流ダイオードと、一端が二次巻線とダイオードとの接続点に接続され他端が直流電源の負極側に接続されたコンデンサとを有して、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成されており、半導体スイッチング素子を制御回路によりＰＦＭ制御して、放電灯の点灯準備期間中は半導体スイッチング素子を非ゼロ電流スイッチングさせ、放電灯の点灯開始後は半導体スイッチング素子をゼロ電流スイッチングさせるようにする。
【００３６】
すなわち、ＤＣ／ＤＣ変換回路のフライバックトランスの一次巻線に接続された半導体スイッチング素子と、二次巻線に接続された整流ダイオードと、一端が二次巻線とダイオードとの接続点に接続され他端が直流電源の負極側に接続されたコンデンサとを設け、フライバックトランスの漏れリアクトルとコンデンサとにより共振を発生させるように構成し、半導体スイッチング素子を制御回路によりＰＦＭ制御して、一次巻線側に流れる共振電流のターンオフ時にはゼロ電流スイッチングさせ、ターンオン時にはフライバックトランスの漏れリアクトルによりＬスナバスイッチングさせる。これにより、制御回路によりＰＦＭ制御される半導体スイッチング素子を、ゼロ電流スイッチングおよびＬスナバスイッチングによるソフトスイッチングさせることができ、従ってスイッチング損失を低減できる。
【００３７】
一方、放電灯の点灯準備期間中には、共振電流をゼロ電流スイッチングするスイッチング周期に比べ、スイッチング周期が短縮可能な非ゼロ電流スイッチングを行なうので、点灯開始後におけるＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるその電圧に比較して高電圧化が可能であるとともに、一次巻線側の共振電圧を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００３８】
本発明の請求項８によると、放電灯点灯準備期間中の非ゼロ電流スイッチングとは、一次巻線側の電流がピーク値を越えた後にスイッチングすることである。
【００３９】
すなわち、フライバックトランスの一次巻線側の共振電流のピーク値を越えた後にスイッチングするので、一次巻線側の電流がピーク値としての高い電圧を確保できるとともに、このスイッチングにより一次巻線側の電圧を大きく飛び上げさせることができる。
【００４０】
【発明の実施の形態】
本発明の放電灯装置を、車両用放電灯装置に適用し、具体化した実施形態を図面に従って説明する。
【００４１】
（第１の実施形態）
図１は、本実施形態の放電灯装置の概略を表す構成図である。なお、図１において、従来構成としての比較例である図１０に示したものと同一符号を付した部分は、同一もしくは均等なものを示している。
【００４２】
本実施形態は、比較例の図１０に示す構成と比較して、以下、構成の相違点、およびその構成による動作について説明する。
【００４３】
本実施形態において、図１０に示す構成と相違するところは、ＤＣ／ＤＣ変換回路１２０において、半導体スイッチング素子（例えば、ＭＯＳトランジスタ）１２２に並列にコンデンサ１２６を設け、フライバックトランス１２１の漏れリアクトル（図中には明示されない）とコンデンサ１２６とにより共振させるように構成し、かつＭＯＳトランジスタ１２２を制御回路１６０によってＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎの略語）制御するようにしたことである。
【００４４】
すなわち、ＤＣ／ＤＣ変換回路１２０のフライバックトランス１２１の一次巻線１２１ａに接続されたＭＯＳトランジスタ１２２に並列にコンデンサ１２６を設け、フライバックトランス１２１の漏れリアクトルとコンデンサ１２６とにより共振を発生させるように構成し、ＭＯＳトランジスタ１２２を制御回路１６０によりＰＦＭ制御して、一次巻線１２１ａ側の共振電圧Ｖ１（図２参照）のターンオン時にはゼロ電圧スイッチングさせ、ターンオフ時にはコンデンサ１２６によりスナバスイッチング（この場合は、Ｃスナバスイッチング）させる。
【００４５】
なお、制御回路１６０には、図１０に示す従来のものと同様、ランプ電圧とランプ電流に相当する信号が入力され、制御回路１６０は、ランプ電力を所望の値にするように、ＭＯＳトランジスタ１２２をＰＦＭ制御する。この本実施形態の制御回路１６０の具体的な構成については後述する。
【００４６】
まず、本実施形態の特徴であるフライバックトランス１２１の漏れリアクトルとコンデンサ１２６とにより共振を発生させるように構成し、ＭＯＳトランジスタ１２２を制御回路１６０によりＰＦＭ制御して、上記ターンオン時、ターンオフ時に、それぞれ、ゼロ電圧スイッチング、スナッバスイッチングによってソフトスイッチングさせることについて、以下図２に従って説明する。図２は、ＭＯＳトランジスタ１２２をＰＦＭ制御したときのフライバックトランス１２１の一次巻線１２１ａ側の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【００４７】
ＰＦＭ制御においてはＭＯＳトランジスタ１２２をスイッチングするためのスイッチング周波数ｆｓｗが変化するが、スイッチング周期（１／ｆｓｗ）においてＭＯＳトランジスタ１２２をオフする期間は一定（固定）となっている。フライバックトランス１２１の一次巻線１２１ａ側の電圧Ｖ１が共振によって低下し０Ｖ以下になると、ＭＯＳトランジスタ１２２の寄生ダイオードに電流が流れる。このときＭＯＳトランジスタ１２２をターンオンさせ、ゼロ電圧スイッチングを行なう。このゼロ電圧スイッチングによってターンオン損失を低減することができる。なお、ＭＯＳトランジスタ１２２のターンオフ時の損失は、図１３に示すものと同様、コンデンサ１２６を利用したスナッバスイッチング（この場合は、Ｃスナッバスイッチング）を実現できる。
【００４８】
したがって、ＭＯＳトランジスタ１２２をＰＦＭ制御して、ＭＯＳトランジスタ１２２のターンオン時、ターンオフ時、それぞれゼロ電圧スイッチング、Ｃスナッバスイッチングによるソフトスイッチングさせることができ、従ってスイッチング損失を低減できる。
【００４９】
ここで、上述したゼロ電圧スイッチングを実現するためには、フライバックトランス１２１の漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒをどのような値にするかが問題となる。この点について発明者等が行なった検討について、以下図３に従って説明する。図３は、フライバックトランス１２１の漏れリアクトルのインダクタンスＬｒとコンデサ１２６の容量Ｃｒについてシュミレーションを行なった結果を示すグラフである。
【００５０】
フライバックトランス１２１の漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒが、図３に示す領域（Ａ）における関係にあれば、ソフトスイッチングを行なうことができる。この領域（Ａ）は、コンデンサ１２６の容量Ｃｒの下限値と、ダイオード導通期間ｔｚｖｓ（図２参照）の下限値で規定される。
【００５１】
ここで、コンデンサ１２６の容量Ｃｒの下限値は、ＭＯＳトランジスタ１２２の寄生容量との関係で設定される。また、ダイオード導通期間ｔｚｖｓは、ＭＯＳトランジスタ１２２の寄生ダイオードに電流が流れる期間であるが、その期間中にＭＯＳトランジスタ１２２をターンオンさせるためには、ダイオード導通期間ｔｚｖｓを確保する必要がある。しかし、ダイオード導通期間ｔｚｖｓが長すぎるとそれによる損失が大きくなってしまう。そこで、放電灯装置の回路パラメータのバラツキ等を考慮し、ダイオード導通期間ｔｚｖｓ中にＭＯＳトランジスタ１２２を確実にターンオンできる最小の時間を、ダイオード導通期間ｔｚｖｓの下限値として設定している。
【００５２】
また、放電灯装置として適正に動作させるためにスイッチング周波数（一定値）ｆｓｗが設定されており、そのスイッチング周波数ｆｓｗを得るためには、漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒが、図３に示す曲線（Ｂ）の関係を満たす必要がある。
【００５３】
また、漏れリアクトルのインダクタンスＬｒが小さいほど、ＤＣ／ＤＣ変換回路１２０の損失が小さくなる。
【００５４】
したがって、以上の検討から、漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒを、図３に示す（Ｃ）点に設定すれば、ソフトスイッチングが実現でき、かつＤＣ／ＤＣ変換回路損失を最小とすることができる。
【００５５】
なお、上記（Ｃ）点つまり最適にそれぞれ漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒを設定するとは、ゼロ電圧スイッチングを可能とするとともにＰＦＭ制御におけるスイッチング周波数ｆｓｗを設定された一定値にする条件を満たし、その条件を満たす中で漏れリアクトルのインダクタンスＬｒが最も小さくなるように、それぞれ設定することである。
【００５６】
次に、そのような漏れリアクトルのインダクタンスＬｒとコンデンサ１２６の容量Ｃｒを用いて、ＰＦＭ制御を行なう場合のスイッチング周波数ｆｓｗとランプ電力Ｐｏｕｔの関係について行なった検討について、以下図４、図５に従って説明する。図４は、ＰＦＭ制御を行なう場合のスイッチング周波数ｆｓｗとランプ電力Ｐｏｕｔの関係を示すグラフである。図５は、点灯開始後におけるランプ最適電力特性、およびスイッチング最適周波数特性を示す模式図であって、図５（ａ）は、ランプ最適電力を示す模式図、図５（ｂ）はランプ電力に応じたスイッチング最適周波数を示す模式図である。
【００５７】
図４に示すように、スイッチング周波数ｆｓｗが小さく設定するときにはランプ電力Ｐｏｕｔを大きくすることができ、スイッチング周波数ｆｓｗが大きく設定するときにはランプ電力Ｐｏｕｔを小さくすることができる。
【００５８】
したがって、図５（ａ）に示すようなランプ最適電力曲線を得るためには、図５（ｂ）に示すようにスイッチング周波数ｆｓｗを変化させればよい。
【００５９】
次に、制御回路１６０の構成を、以下図６に従って説明する。図６は、本実施形態に係わる制御回路１６０の構成を示すブロック図である。
【００６０】
この制御回路１６０は、図６に示すように、ランプ電圧とランプ電流に相当する信号からランプ電力を検知する電力検知回路１６１と、この電力検知回路１６１から出力されるランプ電力に応じた電圧を周波数に変換するＶ／Ｆ変換回路１６２と、Ｖ／Ｆ変換回路１６２から出力される信号に基づいて、ＭＯＳトランジスタ１２２のゲートに印加するゲートパルスを生成するゲートパルス生成回路１６３と、ゲートパルス生成回路１６３と、ゲートパルスをＭＯＳトランジスタ１２２のゲートに印加するドライバ回路１６４とを備えている。
【００６１】
このような構成により、図５（ａ）に示すように、点灯初期時にランプ電力を最大電力とし、過渡状態時にランプ電力を過渡特性に応じた電力にし、安定点灯時にランプ電力を定常電力にすることができる。
【００６２】
ここで、ランプ電力は、ランプ電流が図１１（ｂ）に示すように交互に極性反転することによって、周期的に低出力状態（ランプ電力が瞬時低下する状態）となる（図７参照）。このようにランプ電力が低出力状態になると、フライバックトランス１２１の一次巻線１２１ａ側の電圧Ｖ１が０Ｖ以下になるタイミングが遅くなる。この場合、それを考慮せずにＰＦＭ制御を行なうと、ダイオード導通期間ｔｚｖｓ中にＭＯＳトランジスタ１２２をターンオンさせることができなくなる。
【００６３】
そこで、本実施形態では、制御回路１６０において、ランプ電圧とランプ電流に相当する信号からランプ電力の変動を検知する電力変動検知回路１６５と、この電力変動検知回路１６５によってランプ電力の変動が検知されたときにＭＯＳトランジスタ１２２のオフ期間を長くする信号を出力するオフ期間可変回路１６６とを備え、ゲートパルス生成回路１６３は、Ｖ／Ｆ変換回路１６２から出力される信号とオフ期間可変回路１６６から出力される信号に基づいて、ＭＯＳトランジスタ１２２のオフ期間を長くするゲートパルスを生成する。このように構成することによって、ランプ電力が低出力状態になったときでも、ダイオード導通期間ｔｚｖｓ中にＭＯＳトランジスタ１２２をターンオンさせることができる。
【００６４】
（変形例）
変形例としては、点灯準備期間中つまり点灯スイッチ２０をオンしてから点灯開始するまでの期間において、ＭＯＳトランジスタ１２２を非ゼロ電圧スイッチングさせ、点灯開始後において、ＭＯＳトランジスタ１２２をゼロ電圧スイッチングさせるように、上述の実施形態に係わる制御回路１６０（詳しくは、図６）に、図８に示すように、点灯準備期間時オフ期間短縮回路１６０ａを追加する構成とする。なお、オフ期間短縮回路１６０ａの構成は後述する。
【００６５】
点灯準備期間においては、ランプ３０の電極間で絶縁破壊が生じて点灯開始した後、不安定なグロー放電状態から安定点灯可能なアーク放電状態へ早期に転移させるように、図１１（ａ）に示すランプ電圧と同様、ＤＣ／ＤＣ変換回路１２０によって昇圧される電圧は点灯開始後の電圧に比し高電圧化され、その高圧化された電圧をランプ３０に印加する必要がある。
【００６６】
これに対して、変形例では、制御回路１６０は、ＰＦＭ制御して、点灯開始後におけるＭＯＳトランジスタ１２２をオフするオフ期間Ｔｏｆｆ１（図９（ａ）参照）に比べて、短縮されたオフ期間Ｔｏｆｆ２（図９（ｂ）参照）することで非ゼロ電圧スイッチングさせるので、フライバックトランス１２１に残された残存磁気エネルギーが大きくなり、図９（ｂ）に示すように、一次巻線１２１ａ側の電流ｉ１は大きく飛び上げられて大きな遮断電流が実現できる（図９（ｂ）。
【００６７】
ここで、ＭＯＳトランジスタ１２２をゼロ電圧スイッチングするオフ期間Ｔｏｆｆ１を、点灯準備期間中、短縮する制御回路１６０のオフ期間短縮回路１６０ａの構成を、以下図８に従って説明する。
【００６８】
オフ期間短縮回路１６０ａは、点灯スイッチ２０（図１参照）のオン状態に切換わる信号が入力され、点灯スイッチ２０がオンすると所定の期間、点灯準備中であることを表わす信号を出力するタイマー回路１６７と、ランプ電流に相当する信号が入力され、そのランプ電流によってランプ３０が点灯したか否かを検出する点灯検出回路１６８と、タイマー回路１６７もしくは点灯検出回路１６８から出力される信号に基づいて点灯準備期間中か否かを判別する点灯準備期間判定回路１６９を備え、ゲートパルス生成回路１６３は、点灯準備期間判定回路１６９から出力される準備期間を表わす信号に基づいて、ＭＯＳトランジスタ１２２のオフ期間を短縮するゲートパルスを生成する。
【００６９】
なお、短縮されるオフ期間は、図９（ｂ）に示すように、一次巻線１２１ａ側の電圧Ｖ１がピーク値を越え０Ｖに達するまでの区間内をスイッチング終端とするオフ期間Ｔｏｆｆ２に制御回路１６０によって設定されることが望ましい。
【００７０】
このような構成にすることによって、一次巻線１２１ａ側の電圧Ｖ１の波高値をピーク値で高めることができるとともに、このスイッチングにより一次巻線１２１ａ側の電流ｉ１は大きな遮断電流となるので、その電圧Ｖ１の波高値つまりピーク電流値自体を大きくすることができる（図９（ｂ）参照）
したがって、一次巻線１２１ａ側の電圧Ｖ１がピーク値を越えた後でスイッチングすることで二次側１２１ｂ側から出力される電圧つまりＤＣ／ＤＣ変換回路１２０の出力電圧を高電圧化が容易にできる。
【００７１】
なお、点灯開始前はランプ３０の電極間が絶縁状態となっているので、ＤＣ／ＤＣ変換回路１２０の出力電力は必要とされないため、一次巻線１２１ａ側の共振電圧Ｖ１を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００７２】
（第２の実施形態）
第２の実施形態としては、第１の実施形態で説明したフライバックトランス１２１の漏れリアクトルとコンデンサ１２６とにより共振を発生させるようにした構成において、ＭＯＳトランジスタ１２２に並列に接続されるコンデンサ１２６の配置に換えて、図１６に示すように、一次巻線１２１に並列に接続されるコンデンサ１２６の配置とする構成とする。
【００７３】
本実施形態におけるソフトスイッチング方式は、ゼロ電圧スイッチングであり、動作波形は第１の実施形態と全く同じである。
【００７４】
また、制御回路１６０を第１の実施形態の変形例のような構成にすれば、制御回路１６０によりＰＦＭ制御して、点灯準備期間中はＭＯＳトランジスタ１２２を非ゼロ電圧スイッチングさせ、点灯開始後はＭＯＳトランジスタ１２２をゼロ電圧スイッチングさせるように構成できる。
【００７５】
これにより、変形例と同様に、一次巻線１２１ａ側の電圧Ｖ１がピーク値を越えた後でスイッチングすることで二次側１４１ｂ側から出力される電圧つまりＤＣ／ＤＣ変換回路１２０の出力電圧を高電圧化が容易にできるとともに、点灯開始前はランプ３０の電極間が絶縁状態となっているので、一次巻線１２１ａ側の共振電圧Ｖ１を非ゼロ電圧スイッチングさせても入力電力の損失を小さく抑えることができる。
【００７６】
（第３の実施形態）
第３の実施形態としては、図１７に示すように、コンデンサ１２６を、その一端がフライバックトランス１２１の二次巻線１２１ｂとダイオード１２３（リカバリー損失を低減させるためにもうけたもの）との接続点に接続され、他端がバッテリ１０の負極側に接続されたものであり、その他の構成は第１の実施形態と同じである。
【００７７】
本実施形態におけるソフトスイッチング方式は、二次巻線１２１ｂ側に接続したコンデンサ１２６と漏れリアクトルとにより共振を利用したゼロ電流スイッチングである。すなわち、一次巻線１２１ａ側の電圧Ｖ１、電流ｉ１の波形を示す図１８のように、ゼロ電流スイッチングは、ＭＯＳトランジスタに流れる共振電流を利用することにより、ＭＯＳトランジスタ１２２のゼロ電流状態でスイッチングを行なうものである。
【００７８】
図１８に示すダイオード導通期間ｔｚｃｓの期間は、ＭＯＳトランジスタ１２２に電流が流れない期間であって、この期間にターンオフを完了することにより、ゼロ電流スイッチングが実現できる。また、ターンオン時は、ソフトスイッチングの一方式である漏れリアクトルを利用したスナバスイッチング（この場合は、Ｌスナバスイッチング）によりスイッチング損失が低減できる。なお、これは、図１９の模式的説明図に示すように、スイッチに直列に配置されている共振のための漏れリアクトルが、ターンオン時に電流を限定し、ｄｉ／ｄｔが低減されるためである。
【００７９】
なお、本発明の実施形態では、オープンループでＭＯＳトランジスタ１２２をＰＦＭ制御するものを示したが、ＭＯＳトランジスタ１２２の寄生ダイオードに電流が流れている状態を電流検出手段（例えば、寄生ダイオードに流れる電流を検出する電流センサや、スイッチ手段としてのＭＯＳトランジスタ１２２の両端の電圧を検出する電圧センサ等）で検出し、それによってゼロ電圧スイッチングもしくはゼロ電流スイッチングを行なうようにしてもよい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の放電灯装置の概略を表す構成図である。
【図２】半導体スイッチング素子をＰＦＭ制御したときのフライバックトランスの一次巻線側の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【図３】フライバックトランスの漏れリアクトルのインダクタンスＬｒとコンデサの容量Ｃｒについてシュミレーションを行なった結果を示すグラフである。
【図４】ＰＦＭ制御を行なう場合のスイッチング周波数ｆｓｗとランプ電力Ｐｏｕｔの関係を示すグラフである。
【図５】点灯開始後におけるランプ最適電力特性、およびスイッチング最適周波数特性を示す模式図であって、図５（ａ）は、ランプ最適電力を示す模式図、図５（ｂ）はランプ電力に応じたスイッチング最適周波数を示す模式図である。
【図６】第１の実施形態に係わる制御回路の構成を示すブロック図である。
【図７】ランプ電力が周期的に低出力になる状態を表わす模式図である
【図８】第１の実施形態に係わる変形例の制御回路の構成を示すブロック図である。
【図９】変形例の半導体スイッチング素子をＰＦＭ制御したときのフライバックトランスの一次巻線側の電圧Ｖ１と電流ｉ１の波形を表わす模式図であって、図９（ａ）は、点灯開始後における電圧Ｖ１と電流ｉ１の波形を表わす模式図、図９（ｂ）は、点灯準備期間中の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【図１０】従来の車両用放電灯装置の概略を表わす構成図である。
【図１１】図１０の構成において、点灯準備期間、点灯初期、過渡状態、安定点灯の各状態におけるランプ電圧、ランプ電流、電力を示す模式図であって、図１１（ａ）はランプ電圧、図１１（ｂ）はランプ電流、図１１（ｃ）はランプ電力を示す模式図である。
【図１２】図１０の構成において、フライバックトランスの一次巻線側の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【図１３】図１０に示すＤＣ／ＤＣ変換回路において、フライバックトランスの一次巻線と、半導体スイッチング素子に並列に接続されたコンデンサとにより共振を発生させるようにした場合を表わす部分的構成図である。
【図１４】スナッバスイッチング、特にコンデンサを利用したＣスナッバスイッチングを説明する模式図である。
【図１５】図１３に示す構成にした場合の問題点を説明する模式図である。
【図１６】第２の実施形態の放電灯装置の概略を表す構成図である。
【図１７】第３の実施形態の放電灯装置の概略を表す構成図である。
【図１８】第３の実施形態に係わる半導体スイッチング素子をＰＦＭ制御したときのフライバックトランスの一次巻線側の電圧Ｖ１と電流ｉ１の波形を表わす模式図である。
【図１９】第３の実施形態に係わるスナッバスイッチング、特にリアクトルを利用したＬスナッバスイッチングを説明する模式図である。
【符号の説明】
１０ バッテリ（直流電源）
２０ 点灯スイッチ
３０ ランプ（放電灯）
１００ 放電灯装置
１１０ フィルタ回路
１２０ ＤＣ／ＤＣ変換回路
１２１ フライバックトランス
１２１ａ、１２１ｂ 一次巻線、二次巻線
１２２ ＭＯＳトランジスタ（半導体スイッチング素子）
１２６ コンデンサ
１３０ インバータ回路
１４０ 始動回路
１６０ 制御回路
Ｌｒ フライバックトランス１２１の漏れリアクトルのインダクタンス
Ｃｒ コンデンサ１２６の容量
Ｖ１ 一次巻線１２１ａ側の電圧
ｉ１ 一次巻線１２１ａ側の電流
ｆｓｗ スイッチング周波数
Ｔｏｆｆ１、Ｔｏｆｆ２ ゼロ電圧スイッチングするオフ期間、非ゼロ電圧スイッチングするオフ期間
Claims (8)
- 直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、該ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、
前記ＤＣ／ＤＣ変換回路は、前記直流電源側に配された一次巻線と前記放電灯側に配された二次巻線とを有するフライバックトランスと、前記一次巻線に接続された半導体スイッチング素子と、該半導体スイッチング素子に並列に接続されたコンデンサとを有して、前記フライバックトランスの漏れリアクトルと前記コンデンサとにより共振を発生させるように構成されており、
前記半導体スイッチング素子を制御回路によりＰＦＭ制御して、前記放電灯の点灯準備期間中は前記半導体スイッチング素子を非ゼロ電圧スイッチングさせ、前記放電灯の点灯開始後は前記半導体スイッチング素子をゼロ電圧スイッチングさせるようにしたことを特徴とする放電灯装置。 - 直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、該ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、
前記ＤＣ／ＤＣ変換回路は、前記直流電源側に配された一次巻線と前記放電灯側に配された二次巻線とを有するフライバックトランスと、前記一次巻線に接続された半導体スイッチング素子と、前記一次巻線に並列に接続されたコンデンサとを有して、前記フライバックトランスの漏れリアクトルと前記コンデンサとにより共振を発生させるように構成されており、
前記半導体スイッチング素子を制御回路によりＰＦＭ制御して、前記放電灯の点灯準備期間中は前記半導体スイッチング素子を非ゼロ電圧スイッチングさせ、前記放電灯の点灯開始後は前記半導体スイッチング素子をゼロ電圧スイッチングさせるようにしたことを特徴とする放電灯装置。 - 前記放電灯点灯準備期間中の非ゼロ電圧スイッチングとは、前記一次巻線側の電圧がピーク値を越えた後にスイッチングすることであることを特徴とする請求項１または請求項２に記載の放電灯装置。
- 前記フライバックトランスの漏れリアクトルのインダクタンスと前記コンデンサの容量は、前記ゼロ電圧スイッチングを可能とするとともに前記ＰＦＭ制御におけるスイッチング周波数を設定された一定値にする条件を満たし、その条件を満たす中で前記漏れリアクトルのインダクタンスが最も小さくなるように、それぞれ設定されていることを特徴とする請求項１から請求項３のいずれか一項に記載の放電灯装置。
- 前記スイッチング周波数は、前記点灯開始後における前記一次巻線側の電圧を前記ゼロ電圧スイッチングするオフ期間に比べ、前記点灯準備期間中、前記一次巻線側の電圧がピーク値を越え零に達するまでの区間内をスイッチング終端とするオフ期間に短縮されることで大きくなることを特徴とする請求項４に記載の放電灯装置。
- 前記制御回路は、前記放電灯の電力に相当する信号に基づいて前記放電灯の電力が瞬時低下する状態を検出したとき、前記半導体スイッチング素子のオフ期間を長くして、前記電力の瞬時低下時においてもゼロ電圧スイッチングができるように構成されていることを特徴とする請求項４に記載の放電灯装置。
- 直流電源からの直流電圧を昇圧するＤＣ／ＤＣ変換回路を備え、該ＤＣ／ＤＣ変換回路によって昇圧された電圧に基づいて放電灯を点灯させるようにした放電灯装置において、
前記ＤＣ／ＤＣ変換回路は、前記直流電源側に配された一次巻線と前記放電灯側に配された二次巻線とを有するフライバックトランスと、前記一次巻線に接続された半導体スイッチング素子と、前記二次巻線に接続された整流ダイオードと、一端が前記二次巻線と前記ダイオードとの接続点に接続され他端が前記直流電源の負極側に接続されたコンデンサとを有して、前記フライバックトランスの漏れリアクトルと前記コンデンサとにより共振を発生させるように構成されており、
前記半導体スイッチング素子を制御回路によりＰＦＭ制御して、前記放電灯の点灯準備期間中は前記半導体スイッチング素子を非ゼロ電流スイッチングさせ、前記放電灯の点灯開始後は前記半導体スイッチング素子をゼロ電流スイッチングさせるようにしたことを特徴とする放電灯装置。 - 前記放電灯点灯準備期間中の非ゼロ電流スイッチングとは、前記一次巻線側の電流がピーク値を越えた後にスイッチングすることであることを特徴とする請求項７に記載の放電灯装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001249343A JP4538998B2 (ja) | 2001-08-20 | 2001-08-20 | 放電灯装置 |
| EP02018118A EP1286573B1 (en) | 2001-08-20 | 2002-08-13 | Discharge lamp ballast circuit |
| US10/216,826 US6720740B2 (en) | 2001-08-20 | 2002-08-13 | Discharge lamp ballast circuit having snubber circuit |
| DE60223971T DE60223971T2 (de) | 2001-08-20 | 2002-08-13 | Vorschaltgerät für eine Entladungslampe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001249343A JP4538998B2 (ja) | 2001-08-20 | 2001-08-20 | 放電灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003059688A JP2003059688A (ja) | 2003-02-28 |
| JP4538998B2 true JP4538998B2 (ja) | 2010-09-08 |
Family
ID=19078359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001249343A Expired - Fee Related JP4538998B2 (ja) | 2001-08-20 | 2001-08-20 | 放電灯装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6720740B2 (ja) |
| EP (1) | EP1286573B1 (ja) |
| JP (1) | JP4538998B2 (ja) |
| DE (1) | DE60223971T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4342810B2 (ja) * | 2003-02-25 | 2009-10-14 | ハリソン東芝ライティング株式会社 | 高圧金属蒸気放電ランプ点灯装置および自動車用前照灯装置 |
| CN1778149B (zh) * | 2003-04-23 | 2010-06-09 | 松下电工株式会社 | 放电灯照明控制装置 |
| WO2005032219A1 (en) * | 2003-09-26 | 2005-04-07 | Vicious Power Pty Ltd | Arc lamp improvements |
| US20070076445A1 (en) * | 2003-10-13 | 2007-04-05 | Koninklijke Philips Electronics N.V. | Power converter |
| NO322474B1 (no) * | 2003-10-21 | 2006-10-09 | Fontenoy Philippe | Lysrorarmatur samt fremgangsmate for drift av lysror i slik armatur |
| CN100576708C (zh) | 2005-08-24 | 2009-12-30 | 三菱电机株式会社 | Dc/dc变换器装置及放电灯点灯装置 |
| CN101313632B (zh) * | 2005-12-12 | 2012-04-25 | 三菱电机株式会社 | 发光二极管照明装置和使用该装置的车辆用灯具照明装置 |
| JP4862392B2 (ja) * | 2005-12-22 | 2012-01-25 | パナソニック電工株式会社 | 高圧放電灯点灯装置及び画像表示装置 |
| US7642727B2 (en) * | 2006-12-29 | 2010-01-05 | General Electric Company | Automotive high intensity discharge ballast |
| JP2008243629A (ja) | 2007-03-27 | 2008-10-09 | Matsushita Electric Works Ltd | 放電灯点灯装置及び照明器具及び照明システム |
| KR101248807B1 (ko) * | 2011-08-05 | 2013-04-01 | 주식회사 동부하이텍 | Ｌｅｄ 구동장치를 위한 절연형 플라이백 변환회로 |
| JP2014176226A (ja) * | 2013-03-11 | 2014-09-22 | Sumitomo Electric Ind Ltd | Ｄｃ／ｄｃ変換装置及び分散電源システム |
| JP6673651B2 (ja) * | 2015-06-30 | 2020-03-25 | ダイハツ工業株式会社 | プラズマリアクタ用電源装置 |
| CN106028611A (zh) * | 2016-07-09 | 2016-10-12 | 广东昌胜照明科技有限公司 | 一种智能定时可变功率的氙气灯控制电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124790A (ja) * | 1992-01-27 | 1994-05-06 | Mitsubishi Electric Corp | 高圧放電灯点灯装置及び放電灯点灯装置 |
| JPH09260076A (ja) * | 1996-03-22 | 1997-10-03 | Toko Inc | 冷陰極蛍光灯の点灯調光回路 |
| JPH10144488A (ja) * | 1996-11-15 | 1998-05-29 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JP2000092832A (ja) * | 1998-09-18 | 2000-03-31 | Kimigafuchi Gakuen | フォワード型ｄｃ−ｄｃコンバータ装置 |
| JP2000133490A (ja) * | 1998-10-29 | 2000-05-12 | Canon Inc | 蛍光灯点灯回路 |
| JP2000340385A (ja) * | 1999-05-26 | 2000-12-08 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JP2001218455A (ja) * | 2000-02-07 | 2001-08-10 | Nipron Co Ltd | 無停電性スイッチングレギュレータ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365152A (en) * | 1991-09-09 | 1994-11-15 | Matsushita Electric Industrial Co. Ltd. | Apparatus for controlling the power to a discharge-lamp |
| US5583398A (en) * | 1994-09-15 | 1996-12-10 | Magnetek, Inc. | Powerfactor correcting flyback arrangement having a resonant capacitor element connected across the switching element |
| JP3547837B2 (ja) * | 1995-03-31 | 2004-07-28 | ミネベア株式会社 | インバ−タ装置 |
| JP3440667B2 (ja) * | 1995-12-27 | 2003-08-25 | 株式会社デンソー | 放電灯点灯装置 |
| JP3379325B2 (ja) | 1996-02-19 | 2003-02-24 | 株式会社デンソー | 放電灯点灯装置 |
| JP3521602B2 (ja) * | 1996-03-06 | 2004-04-19 | 株式会社デンソー | 放電灯点灯装置 |
| US5912712A (en) * | 1997-05-14 | 1999-06-15 | Texas Instruments Incorporated | Time expansion of pulse width modulation sequences by clock dropping |
-
2001
- 2001-08-20 JP JP2001249343A patent/JP4538998B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-13 EP EP02018118A patent/EP1286573B1/en not_active Expired - Fee Related
- 2002-08-13 DE DE60223971T patent/DE60223971T2/de not_active Expired - Lifetime
- 2002-08-13 US US10/216,826 patent/US6720740B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124790A (ja) * | 1992-01-27 | 1994-05-06 | Mitsubishi Electric Corp | 高圧放電灯点灯装置及び放電灯点灯装置 |
| JPH09260076A (ja) * | 1996-03-22 | 1997-10-03 | Toko Inc | 冷陰極蛍光灯の点灯調光回路 |
| JPH10144488A (ja) * | 1996-11-15 | 1998-05-29 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JP2000092832A (ja) * | 1998-09-18 | 2000-03-31 | Kimigafuchi Gakuen | フォワード型ｄｃ−ｄｃコンバータ装置 |
| JP2000133490A (ja) * | 1998-10-29 | 2000-05-12 | Canon Inc | 蛍光灯点灯回路 |
| JP2000340385A (ja) * | 1999-05-26 | 2000-12-08 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JP2001218455A (ja) * | 2000-02-07 | 2001-08-10 | Nipron Co Ltd | 無停電性スイッチングレギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1286573A3 (en) | 2004-04-14 |
| DE60223971T2 (de) | 2008-11-27 |
| EP1286573A2 (en) | 2003-02-26 |
| DE60223971D1 (de) | 2008-01-24 |
| US20030034744A1 (en) | 2003-02-20 |
| US6720740B2 (en) | 2004-04-13 |
| EP1286573B1 (en) | 2007-12-12 |
| JP2003059688A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6477220B2 (ja) | 共振コンバータおよびスイッチング電源装置 | |
| JP4538998B2 (ja) | 放電灯装置 | |
| US6181076B1 (en) | Apparatus and method for operating a high intensity gas discharge lamp ballast | |
| JP2003324956A (ja) | 直列共振型ブリッジインバータ回路の制御方法及び直列共振型ブリッジインバータ回路 | |
| US20080043506A1 (en) | Dc-ac converter | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| EP2269293A1 (en) | Method of operating a resonant power converter and a controller therefor | |
| JP5264713B2 (ja) | ランプの駆動回路 | |
| JP6481464B2 (ja) | 電流共振型コンバータ | |
| JP6708175B2 (ja) | 電力変換装置 | |
| KR100887102B1 (ko) | 듀얼모드 클럭 생성기 | |
| JP5237756B2 (ja) | 放電灯点灯装置及び照明器具 | |
| JP4764980B2 (ja) | 直流−直流変換装置 | |
| WO2010098486A1 (ja) | Ｄｃ－ｄｃコンバータ | |
| JP2001338789A (ja) | 放電灯点灯装置 | |
| JP3758305B2 (ja) | 照明用点灯装置 | |
| JP6458235B2 (ja) | スイッチング電源装置 | |
| US20080037299A1 (en) | Method for driving dc-ac converter | |
| JP4432248B2 (ja) | 放電灯装置 | |
| JP4370844B2 (ja) | 直流変換装置 | |
| US20230131143A1 (en) | Power converter modulation sequence | |
| JP3820902B2 (ja) | 放電灯点灯装置 | |
| JP5870315B2 (ja) | 高圧放電灯点灯装置及び照明器具 | |
| WO2020053615A1 (ja) | 電力変換装置および電力変換装置の制御方法 | |
| KR100865178B1 (ko) | 영전류 스위칭을 이용한 고효율 동기 제어형 직류/직류컨버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070918 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |