JP4501823B2 - 割り込み信号制御装置、割り込み信号制御方法及び割り込み信号制御プログラム - Google Patents

Description

本発明は、割り込み信号制御装置、割り込み信号制御方法及び割り込み信号制御プログラムに関し、特に、32．768KHzの発振周波数のクロックを用いて、割り込み信号の発生周期を制御する割り込み信号制御装置、割り込み信号制御方法及び割り込み信号制御プログラムに関するものである。

従来、タイマの満了を検出するための仕組みとして、任意のタイマの値を設定し、発振周波数（ｆ）の逆数であるクロック周期Ｔ（１／ｆ）毎にカウンタをインクリメントし、これが上記設定した任意のタイマの値に達した際に、ＣＰＵに割り込み信号を通知し、該通知した割り込み信号が規定値に達した際に、タイマの満了を検出するという仕組みがとられていた。

しかしながら、発振周波数（ｆ）の値によっては、目的とするタイマの値が、クロック周期Ｔ、ひいては、割り込み信号通知周期の整数倍とはならず、多少の誤差を発生させてしまい、厳密なタイマの満了を検知することが困難であった。

このようなことから、本発明より先に出願された技術文献として、第１のカウント手段でソフトウェア・タイマへ第１の設置値の回数分割り込みをかけ、次に、第２のカウント手段でソフトウェア・タイマへ第２の設定値の回数分割り込みをかける。そして、第１のカウント手段と第２のカウント手段とを切り替えて使用し、誤差を解消する回路が開示された文献がある（例えば、特許文献１参照）。

また、割り込み信号を受信する制御回路１と、プロセッサクロック９と、プロセッサクロックにより歩進する周波数カウンタ２と、の割り込み間隔に応じた周波数カウント値を保持する定数レジスタ３と、前回の割り込み時の周波数カウンタの値を格納する保持レジスタ４と、定数レジスタと周波数カウンタと保持レジスタから補正値を生成する補正値生成回路５と、補正値を格納する補正値レジスタ６と、周波数カウンタと補正値レジスタから実時間を生成する実時間変換回路７と、実時間の変換結果を格納する時刻格納レジスタ８と、実時間を読み出す実時間読み出し回路１１から構成し、外部からの割り込みをトリガとして補正値を生成することで実時間の誤差を少なくする時刻補正制御回路が開示された文献がある（例えば、特許文献２参照）。
特開平３−８８０１０号公報 特開２００５−７０９３２号公報

しかしながら、上記特許文献１の回路では、ハードウェア構成として、４ビットカウンタを４つ使用した構成となっており、部品コストが大きくなる問題点がある。

また、上記特許文献１の回路を使用した場合には、10msec毎に割り込みが常に発生し、10msec毎にＣＰＵが起動し、消費電力が大きくなってしまう。このため、例えば、携帯電話機などの装置に搭載されるバッテリ駆動回路に上記特許文献１の回路を適用した場合には、10msec毎にＣＰＵが動作することになり、電力消費が増大してしまうことになる。

本発明は上記事情に鑑みてなされたものであり、ソフトウェア的な処理により割り込み信号の発生周期を制御する割り込み信号制御装置、割り込み信号制御方法及び割り込み信号制御プログラムを提供することを目的とするものである。

かかる目的を達成するために、本発明は以下の特徴を有することとする。

本発明にかかる割り込み信号制御装置は、
クロック信号の発振周波数の逆数であるクロック周期毎にカウントするカウンタと、
前記カウンタでカウントしたカウント値が、予め定めた基準周期を１クロック分超した第１のカウンタ値になった場合に、第１の割り込み信号を発生し、前記カウンタでカウントしたカウント値が、予め定めた基準周期を１クロック分超さない第２のカウンタ値になった場合に、第２の割り込み信号を発生する割り込み信号発生手段と、
（前記割り込み信号発生手段が前記第１の割り込み信号を発生するまでに前記カウンタでカウントした第１のカウンタ値×前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生手段が前記第２の割り込み信号を発生するまでに前記カウンタでカウントした第２のカウンタ値×前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数）＝（基準周期の任意倍数（前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数）の周期に一致するカウンタ値）の関係となるように、前記第１の割り込み信号の発生回数と、前記第２の割り込み信号の発生回数と、を設定し、前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数が、前記設定した前記第１の割り込み信号の発生回数に達した場合に、前記第２のカウンタ値を前記割り込み信号発生手段に設定し、前記割り込み信号発生手段が前記第２の割り込み信号を発生するように切り替え、前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数が、前記設定した前記第２の割り込み信号の発生回数に達した場合に、前記第１のカウンタ値を前記割り込み信号発生手段に設定し、前記割り込み信号発生手段が前記第１の割り込み信号を発生するように切り替え、前記割り込み信号発生手段が発生する前記第１の割り込み信号及び前記第２の割り込み信号の発生周期を制御する制御手段と、を有する割り込み信号制御装置であって、
前記制御手段は、
前記割り込み信号制御装置内に設定されているタイマを監視し、最も早くタイムアウトするタイマを取得し、該取得したタイマのexpire時間を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を前記割り込み信号発生手段に設定し、
前記割り込み信号発生手段は、
前記制御手段により設定されたexpire時間の値が経過した際に、前記制御手段により設定された前記第１のカウンタ値または前記第２のカウンタ値に応じて前記第１の割り込み信号または前記第２の割り込み信号を発生し、
前記制御手段は、
前記割り込み信号発生手段が前記第１の割り込み信号または前記第２の割り込み信号を発生した場合に、アイドル状態から起動状態に遷移することを特徴とする。

本発明にかかる割り込み信号制御方法は、
カウンタと、割り込み信号発生手段と、制御手段と、を有する割り込み信号制御装置で行う割り込み信号制御方法であって、
前記カウンタは、
クロック信号の発振周波数の逆数であるクロック周期毎にカウントする工程を有し、
前記割り込み信号発生手段は、
前記カウンタでカウントしたカウント値が、予め定めた基準周期を１クロック分超した第１のカウンタ値になった場合に、第１の割り込み信号を発生し、前記カウンタでカウントしたカウント値が、予め定めた基準周期を１クロック分超さない第２のカウンタ値になった場合に、第２の割り込み信号を発生する工程を有し、
前記制御手段は、
（前記割り込み信号発生手段が前記第１の割り込み信号を発生するまでに前記カウンタでカウントした第１のカウンタ値×前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生手段が前記第２の割り込み信号を発生するまでに前記カウンタでカウントした第２のカウンタ値×前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数）＝（基準周期の任意倍数（前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数）の周期に一致するカウンタ値）の関係となるように、前記第１の割り込み信号の発生回数と、前記第２の割り込み信号の発生回数と、を設定し、前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数が、前記設定した前記第１の割り込み信号の発生回数に達した場合に、前記第２のカウンタ値を前記割り込み信号発生手段に設定し、前記割り込み信号発生手段が前記第２の割り込み信号を発生するように切り替え、前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数が、前記設定した前記第２の割り込み信号の発生回数に達した場合に、前記第１のカウンタ値を前記割り込み信号発生手段に設定し、前記割り込み信号発生手段が前記第１の割り込み信号を発生するように切り替え、前記割り込み信号発生手段が発生する前記第１の割り込み信号及び前記第２の割り込み信号の発生周期を制御する工程を有し、
前記制御手段は、
前記割り込み信号制御装置内に設定されているタイマを監視し、最も早くタイムアウトするタイマを取得し、該取得したタイマのexpire時間を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を前記割り込み信号発生手段に設定し、
前記割り込み信号発生手段は、
前記制御手段により設定されたexpire時間の値が経過した際に、前記制御手段により設定された前記第１のカウンタ値または前記第２のカウンタ値に応じて前記第１の割り込み信号または前記第２の割り込み信号を発生し、
前記制御手段は、
前記割り込み信号発生手段が前記第１の割り込み信号または前記第２の割り込み信号を発生した場合に、アイドル状態から起動状態に遷移することを特徴とする。

本発明にかかる割り込み信号制御プログラムは、
クロック信号の発振周波数の逆数であるクロック周期毎にカウントするカウント処理と、
前記カウンタ処理によりカウントしたカウント値が、予め定めた基準周期を１クロック分超した第１のカウンタ値になった場合に、第１の割り込み信号を発生し、前記カウンタ処理によりカウントしたカウント値が、予め定めた基準周期を１クロック分超さない第２のカウンタ値になった場合に、第２の割り込み信号を発生する割り込み信号発生処理と、
（前記割り込み信号発生処理が前記第１の割り込み信号を発生するまでに前記カウンタ処理によりカウントした第１のカウンタ値×前記割り込み信号発生処理が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生処理が前記第２の割り込み信号を発生するまでに前記カウンタ処理によりカウントした第２のカウンタ値×前記割り込み信号発生処理が発生した前記第２の割り込み信号の発生回数）＝（基準周期の任意倍数（前記割り込み信号発生処理が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生処理が発生した前記第２の割り込み信号の発生回数）の周期に一致するカウンタ値）の関係となるように、前記第１の割り込み信号の発生回数と、前記第２の割り込み信号の発生回数と、を設定し、前記割り込み信号発生処理が発生した前記第１の割り込み信号の発生回数が、前記設定した前記第１の割り込み信号の発生回数に達した場合に、前記第２のカウンタ値を設定し、前記割り込み信号発生処理が前記第２の割り込み信号を発生するように切り替え、前記割り込み信号発生処理が発生した前記第２の割り込み信号の発生回数が、前記設定した前記第２の割り込み信号の発生回数に達した場合に、前記第１のカウンタ値を設定し、前記割り込み信号発生処理が前記第１の割り込み信号を発生するように切り替え、前記割り込み信号発生処理が発生する前記第１の割り込み信号及び前記第２の割り込み信号の発生周期を制御する制御処理と、を情報処理装置に実行させ、
前記制御処理は、
前記情報処理装置内に設定されているタイマを監視し、最も早くタイムアウトするタイマを取得し、該取得したタイマのexpire時間を基に、前記制御処理がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を設定し、
前記割り込み信号発生処理は、
前記制御処理により設定されたexpire時間の値が経過した際に、前記制御処理により設定された前記第１のカウンタ値または前記第２のカウンタ値に応じて前記第１の割り込み信号または前記第２の割り込み信号を発生し、
前記制御処理は、
前記割り込み信号発生処理が前記第１の割り込み信号または前記第２の割り込み信号を発生した場合に、アイドル状態から起動状態に遷移することを特徴とする。

本発明によれば、ソフトウェア的な処理により、割り込み信号の発生周期を制御することが可能となる。

まず、図１を参照しながら、本実施形態における割り込み信号制御装置の特徴について説明する。

本実施形態における割り込み信号制御装置は、クロック信号の発振周波数の逆数であるクロック周期毎にカウントし、予め定めた基準周期を１クロック分超した第１のカウンタ値までカウントして第１の割り込み信号を発生する第１の割り込み信号発生手段（４）と、クロック信号の発振周波数の逆数であるクロック周期毎にカウントし、予め定めた基準周期を１クロック分超さない第２のカウンタ値までカウントして第２の割り込み信号を発生する第２の割り込み信号発生手段（４）と、（第１の割り込み信号を発生するまでにカウントした第１のカウンタ値×第１の割り込み信号の発生回数＋第２の割り込み信号を発生するまでにカウントした第２のカウンタ値×第２の割り込み信号の発生回数）＝（基準周期の任意倍数（第１の割り込み信号の発生回数＋第２の割り込み信号の発生回数）の周期に一致するカウンタ値）の関係となるように、第１の割り込み信号の発生回数と、第２の割り込み信号の発生回数と、を設定する設定手段（５）と、を有し、第１の割り込み信号の発生回数が、設定手段（５）により設定した第１の割り込み信号の発生回数に達したと判断した際に、第２のカウンタ値を設定し、第２の割り込み信号発生手段（４）に切り替え、第２の割り込み信号の発生回数が、設定手段（５）により設定した第２の割り込み信号の発生回数に達したと判断した際に、第１のカウンタ値を設定し、第１の割り込み信号発生手段（４）に切り替え、割り込み信号の発生周期を制御することを特徴とするものである。これにより、ソフトウェア的な処理により、割り込み信号の発生周期を制御することが可能となる。以下、添付図面を参照しながら、本実施形態における割り込み信号制御装置について詳細に説明する。

（第１の実施形態）
まず、図１を参照しながら、本実施形態における割り込み信号制御装置の構成について説明する。

本実施形態における割り込み信号制御装置は、クロック発生器（１）と、レジスタ（２）と、カウンタ（３）と、比較器（４）と、ＣＰＵ（５）と、を有して構成される。

クロック発生器（１）は、32.768KHzのクロック信号をカウンタ（３）に出力するものである。

レジスタ（２）は、ＣＰＵ（５）から設定される任意の設定値を格納管理するものである。

カウンタ（３）は、クロック発生器（１）が発振するクロック信号をカウントするものである。

比較器（４）は、レジスタ（２）に格納管理された設定値と、カウンタ（３）にてカウントされたカウンタ値と、を32.768KHzの１クロック信号毎に比較し、レジスタ（２）に格納管理された設定値と、カウンタ（３）にてカウントされたカウンタ値と、が一致したと判断した場合に、割り込み信号をＣＰＵ（５）に出力するものである。

ＣＰＵ（５）は、本実施形態における割り込み信号制御プログラムを実行するものであり、比較器（４）から出力された割り込み信号の出力回数に応じて、任意のカウンタ値をレジスタ（２）に設定し、比較器（４）から出力される割り込み信号の出力タイミングを調節し、割り込み信号の発生周期を制御することになる。

次に、図２を参照しながら、本実施形態の割り込み信号制御装置を構成するカウンタ（３）における処理動作について説明する。なお、図２は、図１に示すカウンタ（３）での制御動作を示したものである。

本実施形態におけるカウンタ（３）は、図２に示すように、カウンタ（３）に入力されたクロック信号の立ち上がりでカウンタ値をインクリメントし、クロック発生器（１）が発振するクロック信号の発振周波数ｆの逆数であるクロック周期Ｔ（１／ｆ）毎にカウント値をカウントすることになる。なお、図２では、クロック信号の立ち上がりでカウンタ値をインクリメントすることにしたが、クロック信号の立下りでカウンタ値をインクリメントするように構築することも可能である。

次に、図１、図２を参照しながら、本実施形態における割り込み信号制御装置の制御動作について説明する。

クロック発生器（１）は、発振周波数ｆ＝32.768KHzのクロック信号をカウンタ（３）に対して出力することになるため、カウンタ（３）は、図２に示すように、発振周波数ｆ＝32.768KHzの逆数であるクロック周期Ｔ（＝１／ｆ）毎にカウンタ値をインクリメントし、カウンタ値を比較器（４）に出力することになる。

比較器（４）は、カウンタ（３）からカウンタ値が入力された際に、該入力されたカウンタ値と、レジスタ（２）に設定された任意の設定値と、を比較し、カウンタ（３）から入力されたカウンタ値が、レジスタ（２）に設定されている設定値と一致したと判断した場合に、割り込み信号をＣＰＵ（５）に通知する。

ＣＰＵ（５）は、比較器（４）から通知された割り込み信号を基に、レジスタ（２）に設定した任意の設定値を変更し、比較器（４）から通知される割り込み信号の発生周期を調節し、規定回数の割り込み信号が比較器（４）から通知された際に、タイマの満了と判断し、割り込み信号制御プログラムを終了することになる。

次に、図３を参照しながら、上述した制御処理について詳細に説明する。なお、図３は、クロック発生器（１）が発振するクロック信号の発振周波数ｆをｆ＝32.768[KHz]クロックとし、基準周期10msecのソフトウェア・タイマを行う場合のタイマ誤差を示す図である。

クロック周期Ｔ＝１／ｆ＝１／32.768[ms]＝30.52[μs]であることから、このクロック周期Ｔで10[ms]をカウントしたときのカウンタ値は、10[ms]／30.52[μs]＝327.654という計算結果から、327、328を算出することになる。

なお、327回の割り込み信号の発生に費やされる時間は、Ｔ327＝Ｔ×327となる。また、328回の割り込み信号の発生に費やされる時間は、Ｔ328＝Ｔ×328となる。

また、上記で算出したＴ327、Ｔ328と、基準周期10[ms]と、の時間差Ｄ327、Ｄ328は、図３に示すように、それぞれ以下のようになる。

Ｄ327＝10[ms]−Ｔ327＝10[ms]−327×Ｔ[ms]＝20．75[μs]
Ｄ328＝Ｔ328−10[ms]＝328×Ｔ[ms]−10[ms]＝9．77[μs]

この結果、Ｄ327とＤ328との比を確認すると、（10[ms]−Ｄ327）：（Ｄ328−10[ms]）＝17：8となり、クロック信号を327回検出した割り込み信号を8回、クロック信号を328回検出した割り込み信号を17回検出することで、250msecの周期でタイマ誤差の発生を抑制することが可能となる。

なお、図４を参照すると、クロック信号の発振周波数ｆが32.768［KHz］クロックで基準周期10msecのソフトウェア・タイマを行った場合、250msecの周期でタイマ誤差が無くなることが判明する。なお、図４は、発振周波数ｆ＝32.768[KHz]クロックで10msecタイマを生成した際のタイマ誤差を補正する際の例を示す図である。

次に、図５を参照しながら、本実施形態における割り込み信号制御装置の制御動作について説明する。

まず、初期設定処理を行う（ステップＳ１）。なお、初期設定処理としては、現時点の32．768KHzカウンタ（３）のカウンタ値（値Ｘ）を読み出す（ステップＳ１Ａ）。そして、その読み出したカウンタ値（値Ｘ）に対して基準周期10msec相当のカウンタ値328を加算し（ステップＳ１Ｂ）、該加算した加算値（値Ｙ）をレジスタ（２）に設定することになる（ステップＳ１Ｃ）。

また、10msecタイマ割り込み信号発生回数フラグを0に初期化し（ステップＳ１Ｄ）、タイマ割り込み発生許可設定を行うことになる（ステップＳ１Ｅ）。

この上記の初期設定処理を行うことにより、10msecタイマ割り込み信号の発生待ち状態に移行することが可能となる（ステップＳ２）。

次に、比較器（４）から割り込み信号が通知された際に、10msecタイマ割り込み信号発生回数フラグをインクリメントし（ステップＳ３）、10msecタイマ割り込み信号発生回数フラグが17回以下か否かを判断することになる（ステップＳ４）。

上記判定により、10msecタイマ割り込み信号発生回数フラグが17回以下であると判断した場合には（ステップＳ４／Ｙｅｓ）、現在レジスタ（２）に設定されている設定値に対して328（１０進数）を加算した加算値をレジスタ（２）に設定し、レジスタ（２）に設定されている設定値を更新することになる（ステップＳ５）。

また、上記判定により、10msecタイマ割り込み信号発生回数フラグが17回以下ではないと判断した場合には（ステップＳ４／Ｎｏ）、10msecタイマ割り込み信号発生回数フラグが25回であるか否かを判断することになる（ステップＳ６）。

上記判定により、10msecタイマ割り込み信号発生回数フラグが25回であると判断した場合には（ステップＳ６／Ｙｅｓ）、10msecタイマ割り込み信号発生回数フラグを0に初期化し、現在レジスタ（２）に設定されている設定値に対して328（10進数）を加算した加算値をレジスタ（２）に設定し、レジスタ（２）に設定されている設定値を更新することになる（ステップＳ７）。

また、上記判定により、10msecタイマ割り込み信号発生回数フラグが25回ではないと判断した場合には（ステップＳ６／Ｎｏ）、現在レジスタ（２）に設定されている設定値に対して327（１０進数）を加算した加算値をレジスタ（２）に設定し、レジスタ（２）に設定されている設定値を更新することになる（ステップＳ８）。

このように、本実施形態における割り込み信号制御装置は、クロック信号の発振周波数の逆数であるクロック周期毎にカウントし、予め定めた基準周期を１クロック分超した第１のカウンタ値までカウントして第１の割り込み信号を発生し、ＣＰＵ（５）に通知する。また、クロック信号の発振周波数の逆数であるクロック周期毎にカウントし、予め定めた基準周期を１クロック分超さない第２のカウンタ値までカウントして第２の割り込み信号を発生し、ＣＰＵ（５）に通知することになる。そして、ＣＰＵ（５）は、（第１の割り込み信号を発生するまでにカウントした第１のカウンタ値×第１の割り込み信号の発生回数＋第２の割り込み信号を発生するまでにカウントした第２のカウンタ値×第２の割り込み信号の発生回数）＝（基準周期の任意倍数（第１の割り込み信号の発生回数＋第２の割り込み信号の発生回数）の周期に一致するカウンタ値）の関係となるように、第１の割り込み信号の発生回数と、第２の割り込み信号の発生回数と、を設定し、第１の割り込み信号の発生回数が、ＣＰＵ（５）により設定した第１の割り込み信号の発生回数に達したと判断した際に、ＣＰＵ（５）は、第２のカウンタ値を設定し、第２の割り込み信号の発生回数が、ＣＰＵ（５）により設定した第２の割り込み信号の発生回数に達したと判断した際に、第１のカウンタ値を設定し、割り込み信号の発生周期を制御することになる。これにより、ソフトウェア的な処理により、基準周期（10msec）をまたぐ前後のカウンタ値（第１のカウンタ値、第２のカウンタ値）を用いた際の、基準周期の差分の比率を考慮し、割り込み信号の発生周期を制御し、タイマの誤差を相殺させることが可能となる。

また、本実施形態における割り込み信号制御装置は、ソフトウェア的な処理により、タイマの誤差を相殺させることで、装置自体のコストを低減させることが可能となる。

（第２の実施形態）
次に、第２の実施形態について説明する。

第２の実施形態における割り込み信号制御装置は、装置内に設定されているタイマをＣＰＵ（５）が監視し、最も早くタイムアウトするタイマを検索取得し、該検索取得したタイマのexpire時間を基に、ＣＰＵ（５）を再度起動する際のタイマ値を算出し、該算出したタイマ値をレジスタ（２）に設定し、アイドル状態に移行することを特徴とするものである。これにより、比較器（４）は、レジスタ（２）に設定されたタイマ値（カウンタ値）になるまで、割り込み信号をＣＰＵ（５）に通知することがないため、比較器（４）から周期的（10msec毎）に割り込み信号を発生させないようにすることが可能となる。

このため、本実施形態における割り込み信号制御装置を、携帯電話機などのコンピュータシステムのシステムタイマ（コンピュータ内の時刻管理に使用するタイマ）として使用し、本実施形態の割り込み信号制御装置におけるＣＰＵ制御が不要な場合には、ＣＰＵ制御を停止させることで、ＣＰＵ制御による消費電力を低減させ、バッテリライフを長期化させることが可能となる。以下、図６〜図１０を参照しながら、第２の実施形態における割り込み信号制御装置について説明する。

なお、本実施形態における割り込み信号制御装置は、図６に示す管理テーブルをＣＰＵ（５）が保持し、システムタイマとして使用する際に、図６に示す管理テーブルにて管理する２５個のインデックス値を基に、250msec周期のどの場所に位置するのかを判断することになる。

（ＣＰＵアイドル状態移行時）
まず、図７を参照しながら、ＣＰＵアイドル状態移行時の処理動作について説明する。なお、図７は、ＣＰＵアイドル状態移行時の処理動作を示すフロチャートである。

まず、ＣＰＵ（５）は、装置内に設定されているタイマを監視し、最も早くタイムアウトするタイマを検索取得し、該検索取得したタイマのexpire時間を算出する（ステップＳ１１）、その算出したexpire時間がカウンタ（３）のオーバーフロー前かオーバーフロー後かを判断する（ステップＳ１２）。

ＣＰＵ（５）は、上記算出したexpire時間がカウンタ（３）のオーバーフロー前であると判断した場合は（ステップＳ１２／前）、上記算出したexpire時間を、図６に示す管理テーブルにて管理するインデックス値２５で除算し（expire時間／２５）、商（Ｍ）と、余り（Ｎ）と、を求めることになる（ステップＳ１３）。

そして、上記で求めた商（Ｍ）と、余り（Ｎ）と、を基に、以下の（式１）にて、ＣＰＵ（５）が再度起動した際に行うシステム時刻の更新処理に用いるＣＰＵ起動用タイマのexpire時間を求めることになる（ステップＳ１４）。

ＣＰＵ起動用タイマのexpire時間＝８１９２×Ｍ＋（管理テーブルのＮ番目の累計カウント）・・・（式１）

そして、上記（式１）にて求めたＣＰＵ起動用タイマのexpire時間の値をレジスタ（２）にセットし（ステップＳ１５）、ＣＰＵアイドル状態に遷移することになる（ステップＳ１６）。

また、ステップＳ１２において、ＣＰＵ（５）は、算出したexpire時間がカウンタ（３）のオーバーフロー後であると判断した場合は（ステップＳ１２／後）、現在のシステム時刻から、カウンタ（３）がオーバーフローになるまでのタイマ値を算出し（ステップＳ１７）、該算出したカウンタ（３）がオーバーフローになるまでのタイマ値と、ステップＳ１１にて算出したexpire時間と、を基に、オーバーフロー後の残タイマ値を以下の（式２）から算出する（ステップＳ１８）。

残タイマ値＝expire時間−カウンタ（３）がオーバーフローになるまでのタイマ値・・・（式２）

次に、上記（式２）により算出した残タイマ値を、図６に示す管理テーブルで管理するインデックス値２５で除算し（残タイマ値／２５）、商（Ｍ）と、余り（Ｎ）と、を求めることになる（ステップＳ１９）。

そして、上記で求めた商（Ｍ）と、余り（Ｎ）と、を基に、以下の（式１）にて、ＣＰＵ（５）が再度起動した際に行うシステム時刻の更新処理に用いるＣＰＵ起動用タイマのexpire時間を求めることになる（ステップＳ２０）。

ＣＰＵ起動用タイマのexpire時間＝８１９２×Ｍ＋（管理テーブルのＮ番目の累計カウント）・・・（式１）

そして、上記（式１）にて求めたＣＰＵ起動用タイマのexpire時間の値をレジスタ（２）にセットし（ステップＳ１５）、ＣＰＵアイドル状態に遷移することになる（ステップＳ１６）。

このように、本実施形態における割り込み信号制御装置は、装置内に設定されているタイマをＣＰＵ（５）が監視し、最も早くタイムアウトするタイマを検索取得し、該検索取得したタイマのexpire時間を基に、ＣＰＵアイドル状態から、次回ＣＰＵ起動状態に遷移する迄のＣＰＵ起動用タイマのexpire時間を求め、該求めたＣＰＵ起動用タイマのexpire時間（10msec単位）をレジスタ（２）に設定する。これにより、カウンタ（３）のオーバーフローに関わらず、レジスタ（２）に設定したＣＰＵ起動用タイマのexpire時間が経過した際に、比較器（４）から割り込み信号がＣＰＵ（５）に通知され、ＣＰＵ（５）が起動状態に移行することになる。

（ＣＰＵ起動状態移行時）
次に、図８〜図１０を参照しながら、ＣＰＵ起動状態移行時の処理動作について説明する。なお、本実施形態における割り込み信号制御装置は、ＣＰＵ起動状態遷移時に、次に発生する割り込み信号の発生タイミングを求め、該求めた発生タイミングを基に、システムタイマの再スタート処理を行うことになる。なお、図８は、ＣＰＵ起動状態移行時の処理動作を示すフロチャートであり、図９は、割り込み要因『比較器（４）からＣＰＵ（５）に通知された割り込み信号の発生要因』がＣＰＵアイドル状態移行時にレジスタ（２）に設定したＣＰＵ起動用タイマでない場合の処理を示す図であり、図１０は、割り込み要因『比較器（４）からＣＰＵ（５）に通知された割り込み信号の発生要因』がＣＰＵアイドル状態移行時にレジスタ（２）に設定したＣＰＵ起動用タイマである場合の処理を示す図である。

まず、ＣＰＵ（５）は、割り込み要因『比較器（４）からＣＰＵ（５）に通知された割り込み信号の発生要因』がＣＰＵアイドル状態移行時にレジスタ（２）に設定したＣＰＵ起動用タイマであるか否かを判断する（ステップＳ２１）。

ＣＰＵ（５）は、割り込み要因がＣＰＵアイドル状態移行時にレジスタ（２）に設定したＣＰＵ起動用タイマでないと判断した場合は（ステップＳ２１／Ｎｏ）、図９に示すように、ＣＰＵ（５）は、ＣＰＵ起動状態直後のカウンタ（３）のカウンタ値（Ｙ）を保存する（ステップＳ２２）。そして、その保存したカウンタ値（Ｙ）を基に、以下の（式３）により、商（Ｍ'）と、余り（Ｎ'）と、を求めることになる（ステップＳ２３）。なお、ＣＰＵ起動用タイマ以外の割り込み要因としては、ペリフェラル回路（キー入力デバイス、電源監視デバイス等）からの割り込みや、電話着信、メール着信などによる無線制御部からの割り込みが挙げられる。

（Ｙ）／８１９２＝８１９２×Ｍ’＋余りＮ’（余りＮ’：250msec周期のどの場所に位置するのかを示す値）・・・（式３）

次に、上記（式３）により求めた余りＮ’を基に、図６に示す管理テーブルから現在のインデックスＮ’を求め、ＣＰＵ起動状態時のインデックスＮ'が250msec周期のどの場所に位置するのかを求めることになる。そして、その求めたインデックスＮ’に更新する。

次に、上記（式３）により求めた商（Ｍ'）と、余り（Ｎ'）と、を基に、以下の（式４）にて、ＣＰＵ（５）が再度起動した際に行うシステム時刻の更新処理に用いるＣＰＵ起動用タイマのexpire時間を求め、該求めたＣＰＵ起動用タイマのexpire時間を基にレジスタ（２）を更新することになる（ステップＳ２５）。

ＣＰＵ起動用タイマのexpire時間＝８１９２×Ｍ’＋（管理テーブルのＮ’番目の累計カウント＋Ｎ’番目のセット値）・・・（式４）

次に、上記（式３）により求めた商（Ｍ'）と、余り（Ｎ'）と、を基に、以下の（式５）にて、ＣＰＵアイドル時間を求め、該求めたＣＰＵアイドル時間を基に、以下の（式６）にて、システム時刻を更新し（ステップＳ２６）。アイドル状態に移行することになる（ステップＳ２７）。

ＣＰＵアイドル時間＝２５０×Ｍ'＋Ｎ’（ｍｓｅｃ）・・・（式５）
システム時刻＝ＣＰＵアイドル遷移直前のシステム時刻＋ＣＰＵアイドル時間（ｍｓｅｃ）・・・（式６）

また、上記ステップＳ２１において、割り込み要因がＣＰＵアイドル状態移行時にレジスタ（２）に設定したＣＰＵ起動用タイマであると判断した場合は（ステップＳ２１／Ｙｅｓ）、図１０に示すように、ＣＰＵアイドル状態移行時に算出した余りＮを基に、インデックスＮに更新する（ステップＳ２８）。

次に、ＣＰＵアイドル状態移行時に算出した商（Ｍ）と、余り（Ｎ）と、を基に、以下の（式１）にて、ＣＰＵ（５）が再度起動した際に行うシステム時刻の更新処理に用いるＣＰＵ起動用タイマのexpire時間を求め、該求めたＣＰＵ起動用タイマのexpire時間を基にレジスタ（２）を更新することになる（ステップＳ２９）。

ＣＰＵ起動用タイマのexpire時間＝８１９２×Ｍ＋（管理テーブルのＮ番目の累計カウント）・・・（式１）

次に、ＣＰＵアイドル状態移行時に算出したＣＰＵアイドル時間を基に、以下の（式７）にて、システム時刻を更新し（ステップＳ２６）。アイドル状態に移行することになる（ステップＳ２７）。

システム時刻＝ＣＰＵアイドル遷移直前のシステム時刻＋ＣＰＵアイドル状態移行時に算出したＣＰＵ起動用タイマのexpire時間・・・（式７）

このように、第２の実施形態における割り込み信号制御装置は、ＣＰＵ（５）を再度起動する際のタイマ値をレジスタ（２）に設定することで、周期的（10msec毎）に比較器（４）から割り込み信号を発生させることがなく、ある別の事象（割り込み等）により、ＣＰＵ（５）が起動した際に、ＣＰＵ（５）が停止していた間に経過したタイマカウント値から正確な時刻を設定することが可能となるため、装置（携帯電話機などのコンピュータシステム）のシステムタイマ（コンピュータ内の時刻管理に使用するタイマ）として使用することが可能となる。

また、本実施形態における割り込み信号制御装置は、周期的（10msec毎）に比較器（４）から割り込み信号を発生させることがないため、ＣＰＵ（５）の起動を低減させ、装置（携帯電話機などのコンピュータシステム）のバッテリライフを長期化させることが可能となる。

また、ＣＰＵ（５）が長時間アイドル状態に移行していた場合でも、ＣＰＵ起動時に32.768KHzのカウンタ値から、32.768KHzクロック誤差を解消した正確なシステムタイマを設定することが可能となる。

なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。例えば、上述した本実施形態の割り込み信号制御装置における処理動作は、ハード構成ではなく、コンピュータプログラム等のソフトウェアにより実行することも可能であり、また、上記のプログラムは、光記録媒体、磁気記録媒体、光磁気記録媒体、または半導体等の記録媒体に記録し、その記録媒体からプログラムを割り込み信号制御装置に読み込ませることで、上述した処理動作を割り込み信号制御装置において実行させることも可能である。また、所定のネットワークを介して接続されている外部機器からプログラムを割り込み信号制御装置に読み込ませることで、上述した処理動作を割り込み信号制御装置において実行させることも可能である。

本実施形態における割り込み信号制御装置、割り込み信号制御方法及び割り込み信号制御プログラムは、32．768KHzの発振周波数のクロックを用いて、割り込み信号の発生周期を制御する制御装置に好適である。

本実施形態における割り込み信号制御装置の構成を示す図である。 本実施形態におけるカウンタ（３）におけるタイマカウンタの制御動作を説明するための図である。 発振周波数ｆ＝32.768[KHz]クロックで10msecタイマを生成した際のタイマ誤差を説明するための図である。 発振周波数ｆ＝32.768[KHz]クロックで10msecタイマを生成した際のタイマ誤差を補正する際の動作を説明するための図である。 本実施形態における割り込み信号制御装置の制御動作を説明するための図である。 発振周波数ｆ＝32.768[KHz]クロックで10msecタイマを生成した際のタイマ誤差を補正する際に使用する管理テーブルの構成を示す図である。 ＣＰＵアイドル状態移行時の処理動作を示すフロチャートである。 ＣＰＵ起動状態移行時の処理動作を示すフロチャートである。 割り込み要因『比較器（４）からＣＰＵ（５）に通知された割り込み信号の発生要因』がＣＰＵアイドル状態移行時にレジスタ（２）に設定したＣＰＵ起動用タイマでない場合の処理を示す図である。 割り込み要因『比較器（４）からＣＰＵ（５）に通知された割り込み信号の発生要因』がＣＰＵアイドル状態移行時にレジスタ（２）に設定したＣＰＵ起動用タイマである場合の処理を示す図である。

符号の説明

１ クロック発生器
２ レジスタ
３ カウンタ
４ 比較器
５ ＣＰＵ

Claims (10)

1. クロック信号の発振周波数の逆数であるクロック周期毎にカウントするカウンタと、
   前記カウンタでカウントしたカウント値が、予め定めた基準周期を１クロック分超した第１のカウンタ値になった場合に、第１の割り込み信号を発生し、前記カウンタでカウントしたカウント値が、予め定めた基準周期を１クロック分超さない第２のカウンタ値になった場合に、第２の割り込み信号を発生する割り込み信号発生手段と、
   （前記割り込み信号発生手段が前記第１の割り込み信号を発生するまでに前記カウンタでカウントした第１のカウンタ値×前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生手段が前記第２の割り込み信号を発生するまでに前記カウンタでカウントした第２のカウンタ値×前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数）＝（基準周期の任意倍数（前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数）の周期に一致するカウンタ値）の関係となるように、前記第１の割り込み信号の発生回数と、前記第２の割り込み信号の発生回数と、を設定し、前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数が、前記設定した前記第１の割り込み信号の発生回数に達した場合に、前記第２のカウンタ値を前記割り込み信号発生手段に設定し、前記割り込み信号発生手段が前記第２の割り込み信号を発生するように切り替え、前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数が、前記設定した前記第２の割り込み信号の発生回数に達した場合に、前記第１のカウンタ値を前記割り込み信号発生手段に設定し、前記割り込み信号発生手段が前記第１の割り込み信号を発生するように切り替え、前記割り込み信号発生手段が発生する前記第１の割り込み信号及び前記第２の割り込み信号の発生周期を制御する制御手段と、を有する割り込み信号制御装置であって、
   前記制御手段は、
   前記割り込み信号制御装置内に設定されているタイマを監視し、最も早くタイムアウトするタイマを取得し、該取得したタイマのexpire時間を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を前記割り込み信号発生手段に設定し、
   前記割り込み信号発生手段は、
   前記制御手段により設定されたexpire時間の値が経過した際に、前記制御手段により設定された前記第１のカウンタ値または前記第２のカウンタ値に応じて前記第１の割り込み信号または前記第２の割り込み信号を発生し、
   前記制御手段は、
   前記割り込み信号発生手段が前記第１の割り込み信号または前記第２の割り込み信号を発生した場合に、アイドル状態から起動状態に遷移することを特徴とする割り込み信号制御装置。
2. 前記制御手段は、
   前記取得したタイマのexpire時間が、前記カウンタのオーバーフロー前であるか前記カウンタのオーバーフロー後であるかを判定し、
   前記取得したタイマのexpire時間が、前記カウンタのオーバーフロー前である場合は、前記取得したタイマのexpire時間を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、
   前記取得したタイマのexpire時間が、前記カウンタのオーバーフロー後である場合は、前記カウンタがオーバーフローになるまでのタイマ値を算出し、前記取得したタイマのexpire時間から前記算出したタイマ値を減算し、オーバーフロー後の残タイマ値を算出し、該算出したオーバーフロー後の残タイマ値を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出することを特徴とする請求項１記載の割り込み信号制御装置。
3. 前記制御手段は、
   前記起動状態に遷移した場合に、前記割り込み信号発生手段が前記第１の割り込み信号または前記第２の割り込み信号を発生した要因が、前記制御手段が前記割り込み信号発生手段に設定したexpire時間の値であるか否かを判定し、
   前記要因が、前記expire時間の値でない場合は、前記起動状態に遷移した直後の前記カウンタのカウンタ値を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を前記割り込み信号発生手段に設定し、
   前記要因が、前記expire時間の値である場合は、前記expire時間の値を算出した時に使用したexpire時間を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を前記割り込み信号発生手段に設定することを特徴とする請求項１または２記載の割り込み信号制御装置。
4. 前記制御手段により設定されたexpire時間の値は、カウンタ値であり、
   前記割り込み信号発生手段は、
   前記カウンタでカウントしたカウント値が、前記制御手段により設定されたexpire時間の値となるカウンタ値になった場合に、前記制御手段により設定された前記第１のカウンタ値または前記第２のカウンタ値に応じて前記第１の割り込み信号または前記第２の割り込み信号を発生することを特徴とする請求項１から３の何れか１項に記載の割り込み信号制御装置。
5. カウンタと、割り込み信号発生手段と、制御手段と、を有する割り込み信号制御装置で行う割り込み信号制御方法であって、
   前記カウンタは、
   クロック信号の発振周波数の逆数であるクロック周期毎にカウントする工程を有し、
   前記割り込み信号発生手段は、
   前記カウンタでカウントしたカウント値が、予め定めた基準周期を１クロック分超した第１のカウンタ値になった場合に、第１の割り込み信号を発生し、前記カウンタでカウントしたカウント値が、予め定めた基準周期を１クロック分超さない第２のカウンタ値になった場合に、第２の割り込み信号を発生する工程を有し、
   前記制御手段は、
   （前記割り込み信号発生手段が前記第１の割り込み信号を発生するまでに前記カウンタでカウントした第１のカウンタ値×前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生手段が前記第２の割り込み信号を発生するまでに前記カウンタでカウントした第２のカウンタ値×前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数）＝（基準周期の任意倍数（前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数）の周期に一致するカウンタ値）の関係となるように、前記第１の割り込み信号の発生回数と、前記第２の割り込み信号の発生回数と、を設定し、前記割り込み信号発生手段が発生した前記第１の割り込み信号の発生回数が、前記設定した前記第１の割り込み信号の発生回数に達した場合に、前記第２のカウンタ値を前記割り込み信号発生手段に設定し、前記割り込み信号発生手段が前記第２の割り込み信号を発生するように切り替え、前記割り込み信号発生手段が発生した前記第２の割り込み信号の発生回数が、前記設定した前記第２の割り込み信号の発生回数に達した場合に、前記第１のカウンタ値を前記割り込み信号発生手段に設定し、前記割り込み信号発生手段が前記第１の割り込み信号を発生するように切り替え、前記割り込み信号発生手段が発生する前記第１の割り込み信号及び前記第２の割り込み信号の発生周期を制御する工程を有し、
   前記制御手段は、
   前記割り込み信号制御装置内に設定されているタイマを監視し、最も早くタイムアウトするタイマを取得し、該取得したタイマのexpire時間を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を前記割り込み信号発生手段に設定し、
   前記割り込み信号発生手段は、
   前記制御手段により設定されたexpire時間の値が経過した際に、前記制御手段により設定された前記第１のカウンタ値または前記第２のカウンタ値に応じて前記第１の割り込み信号または前記第２の割り込み信号を発生し、
   前記制御手段は、
   前記割り込み信号発生手段が前記第１の割り込み信号または前記第２の割り込み信号を発生した場合に、アイドル状態から起動状態に遷移することを特徴とする割り込み信号制御方法。
6. 前記制御手段は、
   前記取得したタイマのexpire時間が、前記カウンタのオーバーフロー前であるか前記カウンタのオーバーフロー後であるかを判定し、
   前記取得したタイマのexpire時間が、前記カウンタのオーバーフロー前である場合は、前記取得したタイマのexpire時間を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、
   前記取得したタイマのexpire時間が、前記カウンタのオーバーフロー後である場合は、前記カウンタがオーバーフローになるまでのタイマ値を算出し、前記取得したタイマのexpire時間から前記算出したタイマ値を減算し、オーバーフロー後の残タイマ値を算出し、該算出したオーバーフロー後の残タイマ値を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出することを特徴とする請求項５記載の割り込み信号制御方法。
7. 前記制御手段は、
   前記起動状態に遷移した場合に、前記割り込み信号発生手段が前記第１の割り込み信号または前記第２の割り込み信号を発生した要因が、前記制御手段が前記割り込み信号発生手段に設定したexpire時間の値であるか否かを判定し、
   前記要因が、前記expire時間の値でない場合は、前記起動状態に遷移した直後の前記カウンタのカウンタ値を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を前記割り込み信号発生手段に設定し、
   前記要因が、前記expire時間の値である場合は、前記expire時間の値を算出した時に使用したexpire時間を基に、前記制御手段がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を前記割り込み信号発生手段に設定することを特徴とする請求項５または６記載の割り込み信号制御方法。
8. クロック信号の発振周波数の逆数であるクロック周期毎にカウントするカウント処理と、
   前記カウンタ処理によりカウントしたカウント値が、予め定めた基準周期を１クロック分超した第１のカウンタ値になった場合に、第１の割り込み信号を発生し、前記カウンタ処理によりカウントしたカウント値が、予め定めた基準周期を１クロック分超さない第２のカウンタ値になった場合に、第２の割り込み信号を発生する割り込み信号発生処理と、
   （前記割り込み信号発生処理が前記第１の割り込み信号を発生するまでに前記カウンタ処理によりカウントした第１のカウンタ値×前記割り込み信号発生処理が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生処理が前記第２の割り込み信号を発生するまでに前記カウンタ処理によりカウントした第２のカウンタ値×前記割り込み信号発生処理が発生した前記第２の割り込み信号の発生回数）＝（基準周期の任意倍数（前記割り込み信号発生処理が発生した前記第１の割り込み信号の発生回数＋前記割り込み信号発生処理が発生した前記第２の割り込み信号の発生回数）の周期に一致するカウンタ値）の関係となるように、前記第１の割り込み信号の発生回数と、前記第２の割り込み信号の発生回数と、を設定し、前記割り込み信号発生処理が発生した前記第１の割り込み信号の発生回数が、前記設定した前記第１の割り込み信号の発生回数に達した場合に、前記第２のカウンタ値を設定し、前記割り込み信号発生処理が前記第２の割り込み信号を発生するように切り替え、前記割り込み信号発生処理が発生した前記第２の割り込み信号の発生回数が、前記設定した前記第２の割り込み信号の発生回数に達した場合に、前記第１のカウンタ値を設定し、前記割り込み信号発生処理が前記第１の割り込み信号を発生するように切り替え、前記割り込み信号発生処理が発生する前記第１の割り込み信号及び前記第２の割り込み信号の発生周期を制御する制御処理と、を情報処理装置に実行させ、
   前記制御処理は、
   前記情報処理装置内に設定されているタイマを監視し、最も早くタイムアウトするタイマを取得し、該取得したタイマのexpire時間を基に、前記制御処理がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を設定し、
   前記割り込み信号発生処理は、
   前記制御処理により設定されたexpire時間の値が経過した際に、前記制御処理により設定された前記第１のカウンタ値または前記第２のカウンタ値に応じて前記第１の割り込み信号または前記第２の割り込み信号を発生し、
   前記制御処理は、
   前記割り込み信号発生処理が前記第１の割り込み信号または前記第２の割り込み信号を発生した場合に、アイドル状態から起動状態に遷移することを特徴とする割り込み信号制御プログラム。
9. 前記制御処理は、
   前記取得したタイマのexpire時間が、前記カウンタ処理のオーバーフロー前であるか前記カウンタ処理のオーバーフロー後であるかを判定し、
   前記取得したタイマのexpire時間が、前記カウンタ処理のオーバーフロー前である場合は、前記取得したタイマのexpire時間を基に、前記制御処理がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、
   前記取得したタイマのexpire時間が、前記カウンタ処理のオーバーフロー後である場合は、前記カウンタ処理がオーバーフローになるまでのタイマ値を算出し、前記取得したタイマのexpire時間から前記算出したタイマ値を減算し、オーバーフロー後の残タイマ値を算出し、該算出したオーバーフロー後の残タイマ値を基に、前記制御処理がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出することを特徴とする請求項８記載の割り込み信号制御プログラム。
10. 前記制御処理は、
    前記起動状態に遷移した場合に、前記割り込み信号発生処理が前記第１の割り込み信号または前記第２の割り込み信号を発生した要因が、前記制御処理が設定したexpire時間の値であるか否かを判定し、
    前記要因が、前記expire時間の値でない場合は、前記起動状態に遷移した直後の前記カウンタ処理のカウンタ値を基に、前記制御処理がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を設定し、
    前記要因が、前記expire時間の値である場合は、前記expire時間の値を算出した時に使用したexpire時間を基に、前記制御処理がアイドル状態から起動状態に遷移する迄のexpire時間の値を算出し、該算出したexpire時間の値を設定することを特徴とする請求項８または９記載の割り込み信号制御プログラム。

Images