JP4484400B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4484400B2 JP4484400B2 JP2001184608A JP2001184608A JP4484400B2 JP 4484400 B2 JP4484400 B2 JP 4484400B2 JP 2001184608 A JP2001184608 A JP 2001184608A JP 2001184608 A JP2001184608 A JP 2001184608A JP 4484400 B2 JP4484400 B2 JP 4484400B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- igbts
- igbt
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、大電流の制御に好適な半導体装置に関し、特に、スイッチング素子の制御電極の電位に現れる発振現象を抑制するための改良に関する。
【０００２】
【従来の技術】
図２８は、この発明の背景となる従来の半導体装置のベース部分の平面断面図である。この半導体装置１５０は、複数のパワー半導体素子を備えるパワーモジュールとして形成されている。図２８が示すように、半導体装置１５０は、その底部に基板６２を備えている。基板６２の主面の上には、互いに孤立した複数の配線パターン８１〜８５が島状に配設されている。配線パターン８１の上には、上アーム７０に属する２個のＩＧＢＴ６３および２個のダイオード６４が配置されており、配線パターン８２の上には、下アーム７１に属する２個のＩＧＢＴ６３および２個のダイオード６４が配置されている。
【０００３】
４個のＩＧＢＴ６３および４個のダイオード６４は、いずれもベアチップとして形成されている。それにより、上アーム７０に属する２個のＩＧＢＴ６３のコレクタ電極および２個のダイオード６４のカソード電極は、配線パターン８１を通じて電気的に互いに接続されている。同様に、下アーム７１に属する２個のＩＧＢＴ６３のコレクタ電極および２個のダイオード６４のカソード電極は、配線パターン８２を通じて電気的に互いに接続されている。
【０００４】
上アーム７０に属する２個のＩＧＢＴ６３のエミッタ電極と配線パターン８２とが、多数の導体ワイヤ７５によって互いに接続されている。また、上アーム７０に属する２個のダイオード６４のアノード電極と配線パターン８２とが、多数の導体ワイヤ７６によって互いに接続されている。同様に、下アーム７１に属する２個のＩＧＢＴ６３のエミッタ電極と配線パターン８３とが、多数の導体ワイヤ７５によって互いに接続されている。また、下アーム７１に属する２個のダイオード６４のアノード電極と配線パターン８３とが、多数の導体ワイヤ７６によって互いに接続されている。
【０００５】
なお、図２８においては、煩雑を避けるために、上アーム７０については、導体ワイヤ７５の図示を略し、下アーム７１については、導体ワイヤ７６の図示を略している。
【０００６】
配線パターン８４と上アーム７０に属する２個のＩＧＢＴ６３のゲート電極とは、導体ワイヤ７７によって接続されている。同様に、配線パターン８５と下アーム７１に属する２個のＩＧＢＴ６３のゲート電極とは、導体ワイヤ７７によって接続されている。
【０００７】
配線パターン８１〜８５には、高電源電位が供給される外部端子ＣＣ、低電源電位が供給される外部端子ＥＥ、負荷が接続される外部端子ＯＵＴ、および駆動回路が接続される外部端子Ｇ１，Ｇ２，Ｓ１，Ｓ２が接続されている。なお、図２８では、各配線パターンと外部端子との接続部を、ハッチングを付して示している。
【０００８】
以上のように、半導体装置１５０では、直列に接続された上アーム７０と下アーム７１とが、高電源電位と低電源電位との間に介挿され、外部端子Ｇ１（およびＧ２）へ入力される駆動信号に応答して、上アーム７０（および下アーム７１）に属する２個のＩＧＢＴ６３がオン・オフする。
【０００９】
【発明が解決しようとする課題】
半導体装置１５０の例が示すように、定格電流が大きい（例えば、１００Ａ以上の）パワーモジュールでは、大きな電流を分担するように複数のパワースイッチング素子が並列に接続される。しかしながら、パワーモジュールでは、負荷に不測の短絡が生じたときには、定格電流の約５倍〜約１０倍の大きさの短絡電流が流れる。複数のパワースイッチング素子を備えるパワーモジュールでは、短絡電流が流れるときに、各スイッチング素子の制御電極（ＩＧＢＴではゲート電極）の電位が発振する場合がある。パワーモジュールの定格電流が大きいほど発振が生じ易いという傾向が認められる。
【００１０】
また、上アームおよび下アームのそれぞれに、１個のスイッチング素子のみが配設されている場合であっても、スイッチング素子の主電極が、互いに仕切られた複数のボンディングパッド（図２８において、ＩＧＢＴ６３の中に描かれる複数の帯状部分）を有する場合には、短絡電流が流れたときに同様の発振が生じる場合がある。
【００１１】
発振が生じると、パワーモジュールを利用した応用機器の通常動作へ影響が現れる場合も想定され、また、ノイズの発生要因ともなり得る。さらに、スイッチング素子がＩＧＢＴであれば、ゲート絶縁膜への影響も想定される。
【００１２】
この発明は、従来の装置における上記した問題点を解消するためになされたもので、スイッチング素子の制御電極の電位に現れる発振現象を抑制することのできる半導体装置を得ることを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明の装置は、半導体装置であって、主面を有する基板と、互いに電気的に絶縁されて前記主面の上に配設された第１配線パターン及び第２配線パターンと、前記第１配線パターンの上に配置されることにより、一方主電極どうしが互いに電気的に接続された複数のスイッチング素子と、前記複数のスイッチング素子の他方主電極に一端が接続され、前記第２配線パターンへ他端が接続された複数の第１導体ワイヤと、前記第２配線パターンに接続され、前記複数のスイッチング素子の前記他方主電極と外部とを、前記第２配線パターンを通じて電気的に接続する外部端子と、前記複数のスイッチング素子の前記他方主電極どうしを、前記第２配線パターンを中継することなく電気的に接続する導電体と、を備える。
【００１４】
さらに、第１の発明の装置において、前記導電体が、前記第１配線パターン及び前記第２配線パターンから孤立し、前記第１配線パターン及び前記第２配線パターンに対して電気的に絶縁されて前記主面の上に配設された第３配線パターンと、前記複数のスイッチング素子の前記他方主電極に一端が接続され、前記第３配線パターンへ他端が接続された複数の第２導体ワイヤと、を備える。
【００１５】
さらに、第１の発明の装置において、前記第２配線パターンが、前記複数のスイッチング素子の配列方向に沿って延在しており、前記第３配線パターンが、前記複数のスイッチング素子を挟んで前記第２配線パターンとは反対側に、前記複数のスイッチング素子の配列方向に沿って延在している。
【００１６】
さらに、第１の発明の装置において、前記第３配線パターンが、他の配線パターンを挟むことなく前記複数のスイッチング素子に隣接している。
【００１７】
第２の発明の装置では、第１の発明の半導体装置において、前記第３配線パターンが反復する屈曲部を有する。
【００２１】
第３の発明の装置は、第１又は第２の発明の半導体装置において、前記主面の上に配設された第４配線パターンと、前記複数のスイッチング素子の制御電極に一端が接続され、前記第４配線パターンへ他端が接続された複数の第４導体ワイヤと、前記第３配線パターンに一端が接続され、前記４配線パターンに他端が接続された電圧クランプ素子と、をさらに備える。
【００２７】
第４の発明の装置では、第１ないし第３のいずれかの発明の半導体装置において、前記複数のスイッチング素子の各々が、絶縁ゲート型のスイッチング素子である。
【００４３】
【発明の実施の形態】
実施の形態の概略．
図２８の半導体装置１５０を例とする複数のスイッチング素子を備えるパワーモジュールが、短絡電流に起因して発振を引き起こす現象を防止する技術、あるいは発振現象を緩和する技術として、本願発明者は、つぎの３通りのアプローチを想定した。(1)並列接続されたスイッチング素子の間の制御電極（ＩＧＢＴの例では、ゲート電極）の電位の基準電位、すなわち一方主電極（ＩＧＢＴの例では、エミッタ電極）の電位を均一化させる。(2)発振が生じたときに、その発振を吸収する素子を設ける。(3)短絡電流を低減する。
【００４４】
短絡電流が流れるときには主電流（ＩＧＢＴの例ではエミッタ電流）Ｉの増加率（＝ｄＩ／ｄｔ）が、通常のスイッチング動作の下での主電流Ｉの増加率よりも高くなる。この主電流の変化により、パワーモジュールの内部に寄生的に存在する内部インダクタンスＬにより誘導起電力Ｖ（＝−Ｌ×ｄＩ／ｄｔ）が発生し、この誘導起電力Ｖが制御電極の電位に重畳される。この誘導起電力Ｖは、制御電極の電位を持ち上げる方向、すなわち主電流を増大させる方向に印加される。制御電極の電位の上昇率が、ある限度を超えると、制御電極の電位に振動が発生する。
【００４５】
誘導起電力Ｖは、並列接続された複数のスイッチング素子の各々に印加されるが、各スイッチング素子は過渡状態においては独立に動作する。このため、複数のスイッチング素子の間にわずかに存在する特性上の差異のために、複数のスイッチング素子の間で、振動のやりとりが引き起こされ、それが発振を拡大する方向に作用する。したがって、発振の拡大を抑えるためには、複数のスイッチング素子の間で、基準電位が均一となるようにすることが有効となる。
【００４６】
複数のスイッチング素子の間で、基準電位を均一化するためには、複数のスイッチング素子の半導体チップに形成されている一方主電極どうしを、できるだけ近接した位置で、かつ、主電流の影響を受けない導電体で接続することが有効な手段となる。このような手段が施されたパワーモジュールでは、短絡電流が流れたときの主電流の増加率（＝ｄＩ／ｄｔ）により各スイッチング素子の間に作用する誘導起動力Ｖが自動的にバランシングされ、その結果、発振現象を抑制ないし防止することが可能となる。これが第１のアプローチである。
【００４７】
第２のアプローチでは、並列接続されている複数のスイッチング素子の制御電極と一方主電極との間に、電圧クランプ素子が介挿される。それによって、発振が生じても、制御電極の電位を、ある限度以下に抑えることができる。すなわち、発振現象の強度を緩和することができる。スイッチング素子がＩＧＢＴ等の絶縁ゲート型のスイッチング素子である場合には、発振現象の強度が緩和されることによって、ゲート絶縁膜への影響を防止することが可能となる。
【００４８】
発振現象を抑制するには、制御電極に印加される誘導起動力Ｖを低減することが有効である。しかしながら、パワーモジュール内に寄生的に存在する内部インダクタンスＬは、図２８の半導体装置１５０を含めて現在の技術においては、すでに限界レベルまで低減されている。したがって、誘導起動力Ｖを低減するには、電流の増加率（＝ｄＩ／ｄｔ）を抑えることが必要となる。電流の増加率（＝ｄＩ／ｄｔ）は、複数のスイッチング素子の制御電極の電位を低く抑えることで、低減することが可能である。
【００４９】
負荷が短絡したときには、主電流が流れる配線パターンには、大きな短絡電流が流れる。このとき、配線パターンには、その部分に固有のインダクタンスによる誘導起動力が発生する。この誘導起電力によって、一方主電極の電位が持ち上げられ、その結果、一方主電極を基準とした制御電極の電位が引き下げられ、各スイッチング素子の主電流の増加が抑制される。これが、第３のアプローチである。
【００５０】
また、すでに述べたように、上アームおよび下アームのそれぞれに、１個のスイッチング素子のみが配設されている場合であっても、スイッチング素子の主電極が、互いに仕切られた複数のボンディングパッドを有する場合には、短絡電流が流れたときに発振が生じる場合がある。この発振を抑制する上でも、複数のボンディングパッドを複数のスイッチング素子の主電極と見立てて、上記した第１ないし第３のアプローチを想定することができる。
【００５１】
以下において、これら３通りのアプローチにもとづく好ましい実施の形態を詳細に説明する。実施の形態１〜４，８〜１５は、第１のアプローチにもとづいており、実施の形態５は第１および第２のアプローチにもとづき、さらに、実施の形態６，７は第１および第３のアプローチにもとづいている。また、実施の形態１６，１７は第３のアプローチにもとづいている。
【００５２】
実施の形態１．
図１は、実施の形態１による半導体装置の回路図である。図２は、図１の半導体装置１０１の外観斜視図であり、図３は、図２のＸ−Ｘ切断線に沿った半導体装置１０１の断面図である。
【００５３】
図１が示すように、半導体装置１０１は、２個のＩＧＢＴ３および２個のダイオード４を有する上アーム１０と、同様に２個のＩＧＢＴ３および２個のダイオード４を有する下アーム１１とを備えている。ＩＧＢＴ３として、パワーＩＧＢＴが用いられ、ダイオード４としてパワーダイオードが用いられている。すなわち、半導体装置１０１は、複数のパワー半導体素子を備えるパワーモジュールとして形成されている。
【００５４】
上アーム１０および下アームのいずれにおいても、２個のＩＧＢＴ３の間では、エミッタ電極どうし、コレクタ電極どうし、およびゲート電極どうしが接続されている。すなわち、２個のＩＧＢＴ３はあたかも１個のＩＧＢＴとして機能するように、互いに並列に接続されている。２個のダイオード４は、フリーホイールダイオードとして機能するように、２個のＩＧＢＴ３とは、順電流が還流する向きに並列接続されている。すなわち、ダイオード４のアノード電極はＩＧＢＴ３のエミッタ電極に接続され、カソード電極はＩＧＢＴ３のコレクタ電極に接続されている。
【００５５】
上アーム１０と下アーム１１とは、互いに直列に接続されている。上アーム１０の２個のＩＧＢＴ３のコレクタ電極は外部端子ＣＣに接続され、ゲート電極は外部端子Ｇ１に接続され、エミッタ電極は外部端子ＯＵＴおよび外部端子Ｓ１に接続されている。下アーム１１の２個のＩＧＢＴ３のコレクタ電極は外部端子ＯＵＴに接続され、ゲート電極は外部端子Ｇ２に接続され、エミッタ電極は外部端子ＥＥおよび外部端子Ｓ２に接続されている。
【００５６】
図２が示すように、これらの外部端子は、ケース１の上面から外部へ突出しており、それによって図示しない外部装置への接続が可能となっている。図１へ戻って、外部端子ＣＣには高電源電位（図１の例では、正の電源電位）が供給され、外部端子ＥＥには低電源電位（図１の例では、接地電位）が供給される。外部端子ＯＵＴには負荷９３が接続される。
【００５７】
外部端子Ｇ１および外部端子Ｓ１には、駆動回路９０が接続される。駆動回路９０は、外部端子Ｓ１の電位を基準とした駆動信号を外部端子Ｇ１へ供給する。上アーム１０のＩＧＢＴ３は、外部端子Ｇ１を通じて入力される駆動信号に応答してオン・オフする。同様に、外部端子Ｇ２および外部端子Ｓ２には、駆動回路９１が接続される。駆動回路９１は、外部端子Ｓ２の電位を基準とした駆動信号を外部端子Ｇ２へ供給する。下アーム１１のＩＧＢＴ３は、外部端子Ｇ２を通じて入力される駆動信号に応答してオン・オフする。
【００５８】
図３が示すように、半導体装置１０１は、その底部に基板２を備えている。基板２の主面の上には、互いに孤立した複数の配線パターン２１〜２７が島状に配設されている。複数の配線パターン２１〜２７は互いに電気的に絶縁されている。そのためには、例えば基板２の主面が絶縁体であればよい。あるいは、各配線パターン２１〜２７と基板２の間に絶縁体が介挿されていてもよい。配線パターン２１の上には、上アーム１０に属する２個のＩＧＢＴ３および２個のダイオード４が配置されており、配線パターン２２の上には、下アーム１１に属する２個のＩＧＢＴ３および２個のダイオード４が配置されている。
【００５９】
４個のＩＧＢＴ３および４個のダイオード４は、いずれもベアチップとして形成されている。それにより、上アーム１０に属する２個のＩＧＢＴ３のコレクタ電極および２個のダイオード４のカソード電極は、配線パターン２１を通じて電気的に互いに接続されている。同様に、下アーム１１に属する２個のＩＧＢＴ３のコレクタ電極および２個のダイオード４のカソード電極は、配線パターン２２を通じて電気的に互いに接続されている。
【００６０】
互いに並列接続される２個のダイオード４と２個のＩＧＢＴ３とは、一対一の関係をもって互いに隣接するように配置されている。すなわち、１個のＩＧＢＴ３に１個のダイオード４が隣接するように配置がなされている。それによって、ダイオード４とＩＧＢＴ３との間の抵抗およびインダクタンスが低減され、フリーホイールダイオードとしてのダイオード４のＩＧＢＴ３に対する保護機能が高められる。
【００６１】
配線パターン２１には外部端子ＣＣが接続されている。すなわち、外部端子ＣＣは配線パターン２１を通じて、上アーム１０に属する２個のＩＧＢＴ３のコレクタ電極および２個のダイオード４のカソード電極に電気的に接続されている。同様に、配線パターン２２には外部端子ＯＵＴが接続されている。すなわち、外部端子ＯＵＴは配線パターン２２を通じて、下アーム１０に属する２個のＩＧＢＴ３のコレクタ電極および２個のダイオード４のカソード電極に電気的に接続されている。なお、図３（および、以下の各図）では、各配線パターンと外部端子との接続部を、ハッチングを付して示している。
【００６２】
上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極と配線パターン２２とは、多数の導体ワイヤ１５によって互いに接続されている。また、上アーム１０に属する２個のダイオード４のアノード電極と配線パターン２２とが、多数の導体ワイヤ１６によって互いに接続されている。同様に、下アーム１１に属する２個のＩＧＢＴ３のエミッタ電極と配線パターン２３とが、多数の導体ワイヤ１５によって互いに接続されている。また、下アーム１１に属する２個のダイオード４のアノード電極と配線パターン２３とが、多数の導体ワイヤ１６によって互いに接続されている。導体ワイヤ１５，１６、および以下に述べる各導体ワイヤとして、例えばアルミニウムワイヤが用いられる。
【００６３】
なお、図３（および、以下の各図）においては、煩雑を避けるために、上アーム１０については導体ワイヤ１５の図示を略し、下アーム１１については導体ワイヤ１６の図示を略する。
【００６４】
さらに、配線パターン２２は、上アーム１０に属する２個のＩＧＢＴ３の配列方向に沿って延在し、配線パターン２３は、下アーム１１に属する２個のＩＧＢＴ３の配列方向に沿って延在している。そして、上アーム１０および下アーム１１の各々において、並列接続される２個のＩＧＢＴ３のエミッタ電極と配線パターン２２（または２３）とを接続する導体ワイヤ１５は、最短となるように２個のＩＧＢＴ３の配列方向に略直交する方向に配設されている。
【００６５】
同様に、並列接続される２個のダイオード４のアノード電極と配線パターン２２（または２３）とを接続する導体ワイヤ１６は、最短となるように２個のＩＧＢＴ３の配列方向に略直交する方向に配設されている。その結果、並列接続される２個のＩＧＢＴ３のエミッタ電極と２個のダイオード４のアノード電極とが、低い抵抗および低いインダクタンスを通じて、配線パターン２２（または２３）へ接続される。
【００６６】
配線パターン２２には、外部端子ＯＵＴに加えて、外部端子Ｓ１が接続されており、配線パターン２３には、外部端子ＥＥおよび外部端子Ｓ２が接続されている。それにより、上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極および２個のダイオード４のアノード電極は、導体ワイヤ１５，１６および配線パターン２２を通じて、外部端子ＯＵＴと外部端子Ｓ１との双方に電気的に接続されている。同様に、下アーム１１に属する２個のＩＧＢＴ３のエミッタ電極および２個のダイオード４のアノード電極は、導体ワイヤ１５，１６および配線パターン２３を通じて、外部端子ＥＥと外部端子Ｓ２との双方に電気的に接続されている。
【００６７】
配線パターン２４には外部端子Ｇ１が接続されており、配線パターン２４と上アーム１０に属する２個のＩＧＢＴ３のゲート電極とは、導体ワイヤ１７によって接続されている。すなわち、外部端子Ｇ１とこれらのＩＧＢＴ３のゲート電極とは、導体ワイヤ１７および配線パターン２４を通じて互いに電気的に接続されている。同様に、配線パターン２５には外部端子Ｇ２が接続されており、配線パターン２５と下アーム１１に属する２個のＩＧＢＴ３のゲート電極とは、導体ワイヤ１７によって接続されている。すなわち、外部端子Ｇ２とこれらのＩＧＢＴ３のゲート電極とは、導体ワイヤ１７および配線パターン２５を通じて互いに電気的に接続されている。
【００６８】
配線パターン２６と上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極とは、導体ワイヤＷ１，Ｗ２によって接続されている。これによって、上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極どうしは、配線パターン２２を中継しない経路であり、外部端子ＯＵＴを通じて流れるエミッタ電流が流れない経路である、導体ワイヤＷ１，Ｗ２および配線パターン２６によって、互いに電気的に接続される。その結果、上アーム１０に属する２個のＩＧＢＴ３のエミッタ電位が均一化されるので、負荷９３が短絡したときにおいても、２個のＩＧＢＴ３のゲート電極の電位における発振現象が抑制される。
【００６９】
同様に、配線パターン２７と下アーム１１に属する２個のＩＧＢＴ３のエミッタ電極とは、導体ワイヤＷ３，Ｗ４によって接続されている。これによって、下アーム１１に属する２個のＩＧＢＴ３のエミッタ電極どうしは、配線パターン２３を中継しない経路であり、外部端子ＥＥを通じて流れるエミッタ電流が流れない経路である、導体ワイヤＷ３，Ｗ４および配線パターン２７によって、互いに電気的に接続される。その結果、下アーム１１に属する２個のＩＧＢＴ３のエミッタ電位が均一化されるので、負荷９３が短絡したときにおいても、２個のＩＧＢＴ３のゲート電極の電位における発振現象が抑制される。
【００７０】
また、エミッタ電位を均一化させるための２個のＩＧＢＴ３のエミッタ電極どうしの接続が、各エミッタ電極と配線パターン２６（または２７）とを導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）で接続することによって、簡単に実現する。すなわち、製造工程が容易であるという利点が得られる。しかも、導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）の一端は、配線パターン２６（または２７）に接続されるので、導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を配設する工程において、ワイヤカットをＩＧＢＴ３の上で行う必要がない。このため、ＩＧＢＴ３の損傷を防止するための特別の手だてを要することなく、容易に導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を配設することが可能である。
【００７１】
さらに、配線パターン２２が、上アーム１０に属する２個のＩＧＢＴ３の配列方向に沿って延在し、配線パターン２６は、これらのＩＧＢＴ３を挟んで配線パターン２２とは反対側に、同じくＩＧＢＴ３の配列方向に沿って延在している。このため、導体ワイヤ１５と干渉することなく、導体ワイヤＷ１，Ｗ２を容易に配設することが可能である。さらに、導体ワイヤ１５と、導体ワイヤＷ１，Ｗ２との間の誘導結合を低減させることができるので、発振を抑制する効果を高めることができる。
【００７２】
同様に、配線パターン２３が、下アーム１１に属する２個のＩＧＢＴ３の配列方向に沿って延在し、配線パターン２７は、これらのＩＧＢＴ３を挟んで配線パターン２３とは反対側に、同じくＩＧＢＴ３の配列方向に沿って延在している。したがって、下アーム１１についても、上アームに関する上記と同様の効果が得られる。
【００７３】
さらに、上アーム１０および下アーム１１の各々において、２個のダイオード４が２個のＩＧＢＴ３と配線パターン２２（または２３）との間に配置されているので、２個のダイオード４のアノード電極と配線パターン２２（または２３）とを接続する導体ワイヤ１６とも干渉することなく、導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を容易に配設することが可能である。
【００７４】
また、配線パターン２６が、他の配線パターンを挟むことなく、上アーム１０に属する２個のＩＧＢＴ３に隣接している。このため、導体ワイヤＷ１，Ｗ２を短く設定することが可能である。それにより、上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極どうしを電気的に接続する経路のインダクタンスが低減されるので、エミッタ電極の電位を均一化する効果をさらに高めることができる。同様に、配線パターン２７が、他の配線パターンを挟むことなく、下アーム１１に属する２個のＩＧＢＴ３に隣接している。したがって、下アーム１１についても、上アームに関する上記と同様の効果が得られる。
【００７５】
なお、図１〜図３には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。
【００７６】
実施の形態２．
図４は、実施の形態２による半導体装置の平面断面図である。この半導体装置１０２の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図４は図２の半導体装置１０１を半導体装置１０２としたときのＸ−Ｘ切断線に沿った断面図に相当する。なお、以下の各図において、図１〜図３に示した半導体装置１０１と同一部分または相当部分（同一の機能をもつ部分）については、同一符号を付してその詳細な説明を略する。
【００７７】
半導体装置１０２は、配線パターン２６，２７の各々が、反復する屈曲部を有する点において、図３の半導体装置１０１とは特徴的に異なっている。互いに並列接続される２個のＩＧＢＴ３のエミッタ電極どうしを、配線パターン２２（または２３）を中継することなく接続する経路のインダクタンスには、発振を抑制する上で最適値が存在することが、実験により確認されている。半導体装置１０２では、配線パターン２６，２７の各々が、反復する屈曲部を有するので、導体ワイヤＷ１〜Ｗ４の接続位置を変更することによって、並列接続される２個のＩＧＢＴ３のエミッタ電極どうしを電気的に接続する経路のインダクタンスを、自在に調節することができる。それにより、半導体装置１０２の製造工程の最終段階で、配線パターン２６，２７の各々のインダクタンスを、最適な値へと微調整することが可能となる。
【００７８】
なお、図４には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。
【００７９】
実施の形態３．
図５は、実施の形態３による半導体装置の平面断面図である。この半導体装置１０３の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図５は図２の半導体装置１０１を半導体装置１０３としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【００８０】
半導体装置１０３は、配線パターン２６，２７および導体ワイヤＷ１〜Ｗ４が設けられず、代わりに、並列接続される２個のＩＧＢＴ３のエミッタ電極どうしが、導体ワイヤＷ５（またはＷ６）によって直接に接続される点において、図３の半導体装置１０１とは特徴的に異なっている。配線パターン２６，２７を必要としないので、製造工程が容易化されるとともに、基板２の面積を縮小化し、半導体装置１０３を小型化することができる。
【００８１】
また、図５が示すように、上アーム１０および下アーム１１の各々において、導体ワイヤＷ５（またはＷ６）は、並列接続される２個のＩＧＢＴ３の配列方向に沿って配設されている。その結果、導体ワイヤＷ５（またはＷ６）は、並列接続される２個のＩＧＢＴ３と配線パターン２２（または２３）とを接続する導体ワイヤ１５とは、おおよそ直交する。それにより、導体ワイヤ１５と導体ワイヤＷ５（またはＷ６）の間の誘導結合が低く抑えられ、発振を抑制する効果がさらに高められる。
【００８２】
さらに、上アーム１０および下アーム１１の各々において、導体ワイヤＷ５（またはＷ６）は、導体ワイヤ１５の一端よりも配線パターン２２（または２３）から遠い部分において、２個のＩＧＢＴ３のエミッタ電極に接続されている。このため、導体ワイヤ１５と導体ワイヤＷ５（またはＷ６）との間の誘導結合がさらに低く抑えられ、それにより発振を抑制する効果がさらに高められる。また、導体ワイヤ１５と導体ワイヤＷ５（またはＷ６）とを、互いに干渉することなく、容易に配設することができる。
【００８３】
なお、図５には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。このとき、並列接続される複数のＩＧＢＴ３のうち、隣接する２個の間でエミッタ電極どうしが導体ワイヤで個別に接続されてもよく、導体ワイヤの中間部を含む３箇所以上をエミッタ電極に接続することにより、３個以上のＩＧＢＴ３のエミッタ電極が単一の導体ワイヤで接続されてもよい。
【００８４】
実施の形態４．
図６は、実施の形態４による半導体装置の平面断面図である。この半導体装置１０４の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図６は図２の半導体装置１０１を半導体装置１０４としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【００８５】
半導体装置１０４は、配線パターン２６，２７および導体ワイヤＷ１〜Ｗ４が設けられず、代わりに、並列接続される２個のＩＧＢＴ３のエミッタ電極が、導体ワイヤＷ７，Ｗ８（またはＷ９，Ｗ１０）によって、２個のダイオード４の一方のアノード電極、および配線パターン２２（または２３）へ接続される点において、図３の半導体装置１０１とは特徴的に異なっている。すなわち、導体ワイヤＷ７，Ｗ８（またはＷ９，Ｗ１０）の一端は、並列接続される２個のＩＧＢＴ３のエミッタ電極にそれぞれ接続され、中間部は２個のダイオード４の一方のアノード電極に接続され、他端は配線パターン２２（または２３）に接続されている。
【００８６】
したがって、並列接続される２個のＩＧＢＴ３のエミッタ電極どうしが、エミッタ電流が流れる配線パターン２２（または２３）を経由することなく、導体ワイヤＷ７（またはＷ９）、ダイオード４のアノード電極、および導体ワイヤＷ８（またはＷ１０）を通じて、互いに電気的に接続される。その結果、半導体装置１０１（図３）と同様に、並列接続される２個のＩＧＢＴ３のエミッタ電極の電位が均一化されるので、発振現象を抑制する効果が得られる。
【００８７】
さらに、導体ワイヤＷ７，Ｗ８（またはＷ９，Ｗ１０）の他端は第２配線パターンに接続されるので、導体ワイヤＷ７，Ｗ８（またはＷ９，Ｗ１０）を配設する工程で、ワイヤカットをＩＧＢＴ３およびダイオード４のいずれの上で行う必要もない。したがって、製造工程の中で、ＩＧＢＴ３およびダイオード４の損傷を防止するための手だてを必要としない。すなわち、製造工程を簡素化することができるという利点が得られる。
【００８８】
なお、図６には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。このとき、すべてのＩＧＢＴ３のエミッタ電極どうしが、配線パターン２２（または２３）を経由することなく、単一ないし複数のダイオード４のアノード電極および複数の導体ワイヤを通じて電気的に接続されるように、複数の導体ワイヤが配設される。この場合においても、各導体ワイヤの一端がＩＧＢＴ３のエミッタ電極に接続され、中間部がダイオード４のアノード電極に接続され、他端が配線パターン２２（または２３）に接続される。複数のＩＧＢＴ３のすべてに対して、少なくとも１本の導体ワイヤの一端が接続されるが、複数のダイオード４にはその一部にのみ導体ワイヤの中間部が接続される形態を採ることも可能である。
【００８９】
実施の形態５．
図７は、実施の形態５による半導体装置の平面断面図である。図８は、この半導体装置１０５の一部を示す回路図である。半導体装置１０５の外観斜視図は、実施の形態１の図２と同一であり、図７は図２の半導体装置１０１を半導体装置１０５としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【００９０】
半導体装置１０５は、配線パターン２４（または２５）と配線パターン２６（または２７）との間に、順電流の向きが逆となるように互いに直列に接続された２個のツェナーダイオード９が介挿されている点において、図３の半導体装置１０１とは特徴的に異なっている。２個のツェナーダイオード９は、基板２の上に配設された配線パターン３１を介して互いに接続されている。直列接続された２個のツェナーダイオード９は、電圧クランプ素子３０を形成する。
【００９１】
電圧クランプ素子３０は、並列接続される２個のＩＧＢＴ３のゲート電極とエミッタ電極の間の電位差が一定限度を超えて大きくなることを防止する。したがって、万一に発振が生じても、その振幅が一定限度を超えないように抑制される。
【００９２】
なお、図７には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。また、図７では、図３の半導体装置１０１にクランプ素子３０が設けられた例を示したが、図４の半導体装置１０２にクランプ素子３０を設けることも可能である。
【００９３】
また、図７において、配線パターン２６（または２７）および導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を設けることなく、並列接続される複数のＩＧＢＴ３のエミッタ電極とゲート電極との間に、クランプ素子３０を電気的に接続してもよい。例えば、配線パターン２２（または２３）と配線パターン２４（または２５）の間に、クランプ素子３０を接続しても良い。この形態では、発振現象の発生を抑制することはできないが、発生した発振の振幅を一定限度以下に抑えることは可能である。
【００９４】
実施の形態６．
図９は、実施の形態６による半導体装置の平面断面図である。この半導体装置１０６の外観斜視図は、実施の形態１の図２と同一であり、図９は図２の半導体装置１０１を半導体装置１０６としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【００９５】
半導体装置１０６は、並列接続される２個のＩＧＢＴ３の配列方向に沿って延在する配線パターン２２（または２３）に、スリット４０（または４１）が形成されている点において、図７の半導体装置１０５とは特徴的に異なっている。スリット４０（または４１）は、上記配列方向の一端側に連結部を残し他端側に連結部を残さないように上記配列方向に沿って延びている。すなわち、スリット４０（または４１）は、一端側に連結部を残すように、上記他端側から上記一端側へ向かって延びている。
【００９６】
図１０に配線パターン２３の例を模式的に示すように、導体ワイヤ１５（および１６）は、配線パターン２２（または２３）の中で、スリット４０（または４１）よりも２個のＩＧＢＴ３に近い第１部分２３ａに接続されている。外部端子ＯＵＴ（またはＥＥ）は、配線パターン２２（または２３）の中の上記一端側の連結部に接続されている。さらに、外部端子Ｓ１（またはＳ２）は、配線パターン２２（または２３）の中で、スリット４０（または４１）よりも２個のＩＧＢＴ３から遠い第２部分２３ｂの上記他端側に接続されている。したがって、並列接続される２個のＩＧＢＴ３、外部端子ＯＵＴ（またはＥＥ）、および外部端子Ｓ１（またはＳ２）の間の関係は、図１１の回路図で表される。
【００９７】
エミッタ電流は第１部分２３ａを通過して外部端子ＯＵＴ（またはＥＥ）へ流れるので、負荷９３の短絡等によりエミッタ電流が急激に増加すると、第１部分２３ａのインダクタンスＬ１に起因して、ＩＧＢＴ３のエミッタ電極と外部端子ＯＵＴ（またはＥＥ）との間には逆起電力が発生する。すなわち、外部端子ＯＵＴ（またはＥＥ）の電位を基準としたＩＧＢＴ３のエミッタ電極の電位が上昇する。しかしながら、外部端子Ｓ１（またはＳ２）の電位は、外部端子ＯＵＴ（またはＥＥ）の電位と同等の高さを保持するので、ＩＧＢＴ３のゲート電極とエミッタ電極との間に印加されるゲート電圧は、エミッタ電極の電位が上昇した分だけ引き下げられる。その結果、エミッタ電流の増加が抑制され、発振現象の抑制効果がさらに高められる。
【００９８】
なお、図９には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。また、図９には、図７の半導体装置１０５にスリット４０，４１が形成された例を示したが、半導体装置１０１〜１０４に対しても、スリット４０，４１を設けることが可能であり、同様に発振現象の抑制効果を高めることができる。
【００９９】
また、配線パターン２６（または２７）および導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を設けることなく、また、導体ワイヤＷ５，Ｗ６を設けることもなく、配線パターン２２（または２３）にスリット４０（または４１）を設けてもよい。この形態においても、発振現象の発生を抑制する効果は、相応に得られる。
【０１００】
実施の形態７．
図１２は、実施の形態７による半導体装置の平面断面図である。この半導体装置１０７の外観斜視図は、実施の形態１の図２と同一であり、図１２は図２の半導体装置１０１を半導体装置１０７としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１０１】
半導体装置１０７は、配線パターン２２（または２３）に形成されたスリット４０（または４１）を挟んで対向する第１部分２３ａおよび第２部分２３ｂとが、導体ワイヤ５０（または５１）で接続されている点において、図９の半導体装置１０６とは特徴的に異なっている。図１３に配線パターン２３の例を模式的に示すように、スリット４１の開口端から距離ａの位置に導体ワイヤ５１が配設されることは、外部端子ＥＥの電位と外部端子Ｓ２の電位との間の関係において、スリット４１の深さｂが、図１４に示すように距離ａと同一の深さａへと変更されたことと略同等である。同様のことは、配線パターン２２に設置される導体ワイヤ５０についても云える。したがって、導体ワイヤ５０（または５１）が配設されるときには、並列接続される２個のＩＧＢＴ３、外部端子ＯＵＴ（またはＥＥ）、および外部端子Ｓ１（またはＳ２）の間の関係は、図１５の回路図で表される。
【０１０２】
すなわち、導体ワイヤ５０（または５１）を配設する位置を変えることによって、外部端子Ｓ１（またはＳ２）の電位を、ＩＧＢＴ３のエミッタ電極の電位から外部端子ＯＵＴ（またはＥＥ）の電位の間で、自在に調節することができるという利点が得られる。それにより、量産される半導体装置１０７の個体間で、特性が均一となるように、製造工程の最終段階で微調整することが可能となる。
【０１０３】
各実施の形態におけるＩＧＢＴの構造．
図１６は、上記した実施の形態１〜７による半導体装置１０１〜１０７、および以下に述べる実施の形態８〜１７による半導体装置１０８〜１１７の各々が備えるＩＧＢＴ３の平面図である。ＩＧＢＴ３は、その上面に、ゲート配線３２、ゲートパッド３３、および複数のエミッタパッド３４を備えている。ゲート配線３２はゲートパッド３３に接続されている。ゲートパッド３３には、例えば図３に示した導体ワイヤ１７が接続される。すなわちゲートパッド３３は、ゲート電極のボンディングパッドである。複数のエミッタパッド３４は、ＩＧＢＴ３の上面の大半部を覆うエミッタ電極のうち、導体ワイヤを接続可能な部分である。すなわちエミッタパッド３４は、エミッタ電極のボンディングパッドである。
【０１０４】
ＩＧＢＴ３の内部（図示を略する）には、多数（例えば約１０万個）のユニットセルと称される基本単位（それ自体がＩＧＢＴとして機能する最小単位）が、互いに並列接続されている。各ユニットセルのゲート電極は、ゲート配線３２を通じてゲートパッド３３へ接続されており、ＩＧＢＴ３の上面の大半部を覆うエミッタ電極は、すべてのユニットセルに共通に接続されている。ＩＧＢＴ３では、これら多数のユニットセルをできるだけ均等に動作させるために、導体ワイヤ１７（図３）を通じてゲート電圧を受信するゲートパッド３３から分岐した形態で、ゲート配線３２が配設されている。ゲート配線３２は、その形状からゲートフィンガーとも称される。このため、ＩＧＢＴ３の上面の大半部を覆うエミッタ電極は、ゲート配線３２によって複数の領域、すなわち複数のエミッタパッド３４に仕切られている。
【０１０５】
複数のエミッタパッド３４は、エミッタ電極のうち、ゲート配線３２の隙間に相当する架橋部分３５を通じて、互いに一体的に連結されている。架橋部分３５は、導体ワイヤを接続できないほどに狭い部分である点において、導体ワイヤを接続可能なエミッタパッド３４からは区別される。ＩＧＢＴ３の通常動作においては、ＩＧＢＴ３のエミッタ電流が各エミッタパッド３４を個別に流れ、架橋部分３５をほとんど流れないように、各エミッタパッド３４には導体ワイヤが均等に接続される。その結果、架橋部分３５が十分に狭いにもかかわらず、通常動作においては複数のエミッタパッド３４の間で、電位が均等に保たれる。
【０１０６】
しかしながら、短絡電流が流れるときには、架橋部分３５を流れる電流の大きさが無視できず、複数のエミッタパッド３４の間で、電位の不均一が発生する場合がある。その結果、上アーム１０および下アーム１１（図１）のそれぞれに、１個のＩＧＢＴ３のみが設けられる半導体装置においても、ＩＧＢＴ３に発振現象が現れる場合がある。以下の実施の形態８〜１７では、複数のエミッタパッド３４の間での電位の不均一に由来する発振現象を抑制することのできる半導体装置について説明する。
【０１０７】
実施の形態８．
図１７は、実施の形態８による半導体装置の平面断面図である。この半導体装置１０８の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図１７は図２の半導体装置１０１を半導体装置１０８としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１０８】
配線パターン２６，２７が、対応するＩＧＢＴ３ごとに分割されており、各ＩＧＢＴ３の複数のエミッタパッド３４のすべてと、対応する配線パターン２６または２７とが、各々が複数本である導体ワイヤＷ１〜Ｗ４のいずれかによって接続されている点において、半導体装置１０８は、実施の形態１による半導体装置１０１とは特徴的に異なっている。例えば、上アーム１０に属する２個のＩＧＢＴ３のうちの１個（図１７の左端に位置するＩＧＢＴ３）に設けられた６個のエミッタパッド３４のすべてに、６本の導体ワイヤＷ１の一端が個別に接続され、それらの導体ワイヤＷ１の他端は配線パターン２６に接続されている。
【０１０９】
各ＩＧＢＴ３のエミッタ電極と配線パターン２２または２３とを接続する複数の導体ワイヤ１５は、各ＩＧＢＴ３が有する複数のエミッタパッド３４のすべてに接続されている。このため、すでに述べたように半導体装置１０８の通常動作においては、図１６の架橋部分３５には電流がほとんど流れない。図１７の例では、各ＩＧＢＴ３の複数のエミッタパッド３４の各々には、２本の導体ワイヤ１５の一端が接続され、それらの他端は配線パターン２２または２３に接続されている。各ＩＧＢＴ３の複数のエミッタパッド３４の各々が、２本の導体ワイヤ１５を通じて配線パターン２２または２３に接続されている点は、実施の形態１〜７による半導体装置１０１〜１０７を例示した各図においても同様であり、実施の形態１６および１７を除く、以下の実施の形態９〜１５による半導体装置１０９〜１１５を例示する各図においても同様である。
【０１１０】
半導体装置１０８では上記のように、各ＩＧＢＴ３の複数のエミッタパッド３４のすべてが、配線パターン２２，２３を中継しない導電体、すなわちエミッタ電流が流れない導電体である、導体ワイヤＷ１〜Ｗ４のいずれかと配線パターン２６，２７のいずれかとを通じて、互いに電気的に接続されている。このため、複数のエミッタパッド３４の間で電位が均一化される。その結果、半導体装置１０８の負荷が短絡したとき、すなわち各ＩＧＢＴ３に過大な短絡電流が流れるときにおいても、各ＩＧＢＴ３のゲート電極の電位における発振現象が抑制される。
【０１１１】
図１７の例では、各ＩＧＢＴ３の各エミッタパッド３４には、導体ワイヤＷ１〜Ｗ４のいずれかが、１本ずつ接続されているが、一般には１本以上ずつが接続されておればよい。ただし、１本ずつ接続された図１７の形態では、導体ワイヤＷ１〜Ｗ４の本数を最小にし、かつ導体ワイヤＷ１〜Ｗ４の接続を容易にすると同時に、各ＩＧＢＴ３の発振を効果的に抑制できるという利点が得られる。
【０１１２】
半導体装置１０８ではさらに、各ＩＧＢＴ３のエミッタパッド３４が一方向に沿って配列しており、対応する配線パターン２２または２３と、配線パターン２６または２７とは、対応するＩＧＢＴ３を挟んで互いに配設され、しかもエミッタパッド３４の配列方向に沿って延在している。このため、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４とを、互いに干渉することなく、容易に配設することができる。さらに、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４との間の誘導結合を低減させ、それにより発振を抑制する効果を高めることができる。
【０１１３】
半導体装置１０８では、また、配線パターン２６および２７の各々が、他の配線パターンを挟むことなく、対応するＩＧＢＴ３に隣接している。このため、導体ワイヤＷ１〜Ｗ４を短く設定することが可能である。それにより、エミッタパッド３４どうしを電気的に接続する導電体のインダクタンスが低減されるので、エミッタパッド３４の間で、さらに効果的に電位を均一化することができる。また、配線パターン２６および２７の各々が、対応するＩＧＢＴ３ごとに、分割されているので、ＩＧＢＴ３のレイアウトに関する制約が少ないという利点がある。
【０１１４】
なお、半導体装置１０８として、上アーム１０および下アーム１１の各々が、互いに並列に接続された２個のＩＧＢＴ３を備えた例を示したが、互いに並列に接続された３個以上のＩＧＢＴ３を備えていてもよく、また単一のＩＧＢＴ３のみを備えてもよい。いずれの場合においても、各ＩＧＢＴ３の複数のエミッタパッド３４のすべてが、配線パターン２２，２３を中継しない導電体を通じて、互いに電気的に接続されるので、ＩＧＢＴ３の発振を抑制することができる。
【０１１５】
実施の形態９．
図１８は、実施の形態９による半導体装置の平面断面図である。この半導体装置１０９の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図１８は図２の半導体装置１０１を半導体装置１０９としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１１６】
各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部であって、２個以上（図１８の例では４個）のエミッタパッド３４にのみ、導体ワイヤＷ１〜Ｗ４が接続されている点において、半導体装置１０９は、実施の形態８による半導体装置１０８とは特徴的に異なっている。例えば、上アーム１０に属する２個のＩＧＢＴ３のうちの１個（図１７の左端に位置するＩＧＢＴ３）に設けられた６個のエミッタパッド３４のうち、４個のエミッタパッド３４にのみ、４本の導体ワイヤＷ１の一端が個別に接続され、それらの導体ワイヤＷ１の他端は配線パターン２６に接続されている。
【０１１７】
半導体装置１０９では、各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部（ただし２個以上）のエミッタパッド３４どうしが、配線パターン２２，２３を中継しない導電体（すなわち、導体ワイヤＷ１〜Ｗ４のいずれか、および配線パターン２６，２７のいずれか）によって互いに電気的に接続されるので、ＩＧＢＴ３の短絡時の発振を抑制する効果が、相応に得られる。また、導体ワイヤＷ１〜Ｗ４どうしの間隔を広く確保することができるので、これらの導体ワイヤＷ１〜Ｗ４の接続が容易であるという利点が得られる。
【０１１８】
各ＩＧＢＴ３が有する複数のエミッタパッド３４のうち、導体ワイヤＷ１〜Ｗ４のいずれかが接続されるエミッタパッド３４が占める比率は、１／２以上（図１８のＩＧＢＴ３の例では、３個以上）であることが望ましい。これは、上記比率が１／２以上であれば、発振を抑制する効果が、相当顕著に現れることによる。
【０１１９】
実施の形態１０．
図１９は、実施の形態１０による半導体装置の平面断面図である。この半導体装置１１０の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図１９は図２の半導体装置１０１を半導体装置１１０としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１２０】
上アーム１０および下アーム１１の各々において、並列接続された２個以上（図１９の例では２個）のＩＧＢＴ３に対応する配線パターン２６または２７が、対応するＩＧＢＴ３ごとに分割されず、一体的に連結している点において、半導体装置１１０は、実施の形態８による半導体装置１０８とは特徴的に異なっている。このため、各ＩＧＢＴ３の中で、エミッタパッド３４どうしが、導体ワイヤＷ１〜Ｗ４のいずれか、および配線パターン２６，２７のいずれかを通じて接続されるだけでなく、並列接続されるＩＧＢＴ３の間でも、エミッタパッド３４どうしが、それらの導電体を通じて互いに接続される。その結果、各ＩＧＢＴ３の発振を抑制する効果が、実施の形態８の半導体装置１０８に比べて、さらに高められる。
【０１２１】
また、半導体装置１１０では、互いに並列接続されるＩＧＢＴ３のエミッタパッド３４が一方向に沿って配列するように、各ＩＧＢＴ３が配置されており、配線パターン２６および２７は、対応するエミッタパッド３４の配列方向に沿って延在している。このため、導体ワイヤＷ１〜Ｗ４を、容易に配設することができる。
【０１２２】
実施の形態１１．
図２０は、実施の形態１１による半導体装置の平面断面図である。この半導体装置１１１の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２０は図２の半導体装置１０１を半導体装置１１１としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１２３】
上アーム１０および下アーム１１の各々において、並列接続された２個以上（図１９の例では２個）のＩＧＢＴ３に対応する配線パターン２６または２７が、対応するＩＧＢＴ３ごとに分割されず、一体的に連結している点において、半導体装置１１１は、実施の形態９による半導体装置１０９とは特徴的に異なっている。このため、各ＩＧＢＴ３の中で、一部のエミッタパッド３４どうしが、導体ワイヤＷ１〜Ｗ４のいずれか、および配線パターン２６，２７のいずれかを通じて接続されるだけでなく、並列接続されるＩＧＢＴ３の間でも、一部のエミッタパッド３４どうしが、それらの導電体を通じて互いに接続される。このため、各ＩＧＢＴ３の発振を抑制する効果が、実施の形態９の半導体装置１０９に比べて、さらに高められる。また、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうち、導体ワイヤＷ１〜Ｗ４のいずれかが接続されるエミッタパッド３４が占める比率が、１／２以上であることがより望ましい点については、実施の形態９の半導体装置１０９と同様である。
【０１２４】
半導体装置１１１では、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうちで、導体ワイヤＷ１〜Ｗ４のいずれかが接続される２個の以上のエミッタパッド３４は、比較的均等に割り当てられている。図２０の例では、導体ワイヤＷ１〜Ｗ４のいずれかが接続される４個のエミッタパッド３４は、両端部と中央部とに割り当てられている。半導体装置１０９（図１８）についても同様である。それによって、各ＩＧＢＴ３に属する複数のエミッタパッド３４の間で、電位の均一化がより効果的に達成されるので、発振がより効果的に抑制される。
【０１２５】
これに対して、図２１が示す半導体装置１１１ａのように、互いに並列接続され、互いに隣接し合うＩＧＢＴ３の間で、互いに最近接するエミッタパッド３４に、導体ワイヤＷ１〜Ｗ４のいずれかを接続してもよい。図２１の例では、各ＩＧＢＴ３ごとに、３個のエミッタパッド３４に導体ワイヤＷ１〜Ｗ４のいずれかが接続されているが、一般には１個のエミッタパッド３４に導体ワイヤＷ１〜Ｗ４のいずれかが接続されていても良い。３個以上のＩＧＢＴ３が互いに並列接続される場合には、両端に位置するＩＧＢＴ３を除くＩＧＢＴ３については、その両端に位置するエミッタパッド３４を含む少なくとも２個のエミッタパッド３４に、導体ワイヤＷ１〜Ｗ４のいずれかが接続される。
【０１２６】
半導体装置１１１ａにおいても、各ＩＧＢＴ３の中で、一部のエミッタパッド３４どうしが、導体ワイヤＷ１〜Ｗ４のいずれか、および配線パターン２６，２７のいずれかを通じて接続されるだけでなく、並列接続されるＩＧＢＴ３の間でも、一部のエミッタパッド３４どうしが、それらの導電体を通じて互いに接続される。このため、ＩＧＢＴ３の発振を抑制する効果は、相応に得られる。特に、互いに並列接続される複数のＩＧＢＴ３の配列方向に沿った配線パターン２６または２７の長さを小さく抑えることができる。このことは、半導体装置１１１ａの小型化に寄与する。
【０１２７】
なお、半導体装置１１１ａにおいても、半導体装置１０９，１１１と同様に、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうち、導体ワイヤＷ１〜Ｗ４のいずれかが接続されるエミッタパッド３４が占める比率は、１／２以上であることがより望ましい。図２１の例では、上記比率は１／２に設定されている。
【０１２８】
実施の形態１２．
図２２は、実施の形態１２による半導体装置の平面断面図である。この半導体装置１１２の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２２は図２の半導体装置１０１を半導体装置１１２としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１２９】
配線パターン２６，２７が設けられず、各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部であって、２個以上（図２２の例では４個）のエミッタパッド３４どうしが、導体ワイヤＷ１〜Ｗ４のいずれかによって直接に接続される点において、半導体装置１１２は実施の形態９による半導体装置１０９とは特徴的に異なっている。半導体装置１１２においても、半導体装置１０９と同様に、各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部（ただし２個以上）のエミッタパッド３４どうしが、配線パターン２２，２３を中継しない導電体（すなわち、導体ワイヤＷ１〜Ｗ４のいずれか）によって互いに電気的に接続されるので、ＩＧＢＴ３の短絡時の発振を抑制する効果が、相応に得られる。実施の形態９の半導体装置１０９と同様に、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうち、導体ワイヤＷ１〜Ｗ４のいずれかが接続されるエミッタパッド３４が占める比率は、１／２以上であることがより望ましい。
【０１３０】
半導体装置１１２では、配線パターン２６，２７を必要としないので、製造工程が容易化されるとともに、基板２の面積を縮小化し、半導体装置１１２を小型化することができる。さらに、導体ワイヤＷ１〜Ｗ４の各々は、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうちの一部にのみ接続されるので、各エミッタパッド３４の幅が狭い場合でも、導体ワイヤＷ１〜Ｗ４をエミッタパッド３４に容易に接続することができる。
【０１３１】
また、図２２が示すように、導体ワイヤＷ１〜Ｗ４の各々は、各ＩＧＢＴ３の複数のエミッタパッド３４の配列方向に沿って配設されている。その結果、導体ワイヤＷ１〜Ｗ４は、導体ワイヤ１５とは、おおよそ直交する。それにより、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４の間の誘導結合が低く抑えられ、発振を抑制する効果がさらに高められる。
【０１３２】
さらに、各ＩＧＢＴ３に関して、導体ワイヤＷ１〜Ｗ４は、導体ワイヤ１５の一端よりも配線パターン２２または２３から遠い部分において、２個以上のエミッタパッド３４に接続されている。このため、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４との間の誘導結合がさらに低く抑えられ、それにより発振を抑制する効果がさらに高められる。さらに、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４とを、互いに干渉することなく、容易に配設することができる。
【０１３３】
なお図２２には、２個のＩＧＢＴ３が並列接続される例を示したが、３個以上のＩＧＢＴ３が並列接続されても良い。また、上アーム１０および下アーム１１の各々が、単一のＩＧＢＴ３のみを備えてもよい。いずれの場合においても、各ＩＧＢＴ３の複数のエミッタパッド３４の一部が、配線パターン２２，２３を中継しない導電体を通じて、互いに電気的に接続されるので、ＩＧＢＴ３の発振を抑制する効果が相応に得られる。
【０１３４】
実施の形態１３．
図２３は、実施の形態１３による半導体装置の平面断面図である。この半導体装置１１３の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２３は図２の半導体装置１０１を半導体装置１１３としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１３５】
各ＩＧＢＴ３が有する複数のエミッタパッド３４のすべてが、導体ワイヤＷ１〜Ｗ４のいずれかによって互いに接続されている点において、半導体装置１１３は実施の形態１２による半導体装置１１２とは特徴的に異なっている。このため、半導体装置１１３では、各ＩＧＢＴ３の発振がより効果的に抑制される。
【０１３６】
実施の形態１４．
図２４は、実施の形態１４による半導体装置の平面断面図である。この半導体装置１１４の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２４は図２の半導体装置１０１を半導体装置１１４としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１３７】
各ＩＧＢＴ３が有する複数のエミッタパッド３４のすべてが、導体ワイヤＷ１またはＷ３によって互いに接続されるだけでなく、互いに並列接続される２個以上（図２５の例では２個）のＩＧＢＴ３の間でも、エミッタパッド３４が導体ワイヤＷ１またはＷ３で互いに接続されている点において、半導体装置１１４は、実施の形態１３による半導体装置１１３とは特徴的に異なっている。このため、半導体装置１１４では、各ＩＧＢＴ３の発振を抑制する効果が、実施の形態１３の半導体装置１１３に比べて、さらに高められる。また、互いに並列接続される２個以上のＩＧＢＴ３の間で、すべてのエミッタパッド３４が一方向に配列するので、導体ワイヤＷ１およびＷ３を、当該一方向に沿って容易に配設することができる。
【０１３８】
実施の形態１５．
図２５は、実施の形態１５による半導体装置の平面断面図である。この半導体装置１１５の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２５は図２の半導体装置１０１を半導体装置１１５としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１３９】
各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部どうしが、導体ワイヤＷ１またはＷ３によって接続されるだけでなく、互いに並列接続される２個以上（図２５の例では２個）のＩＧＢＴ３の間でも、エミッタパッド３４が導体ワイヤＷ１またはＷ３で互いに接続されている点において、半導体装置１１５は、実施の形態１２による半導体装置１１２とは特徴的に異なっている。このため、各ＩＧＢＴ３の発振を抑制する効果が、実施の形態１２の半導体装置１１２に比べて、さらに高められる。
【０１４０】
実施の形態１６．
図２６は、実施の形態１６による半導体装置の平面断面図である。この半導体装置１１６の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２６は図２の半導体装置１０１を半導体装置１１６としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１４１】
各ＩＧＢＴ３が有する複数のエミッタパッド３４の各々が、１本の導体ワイヤ１５のみを通じて配線パターン２２または２３へ接続されている点において、半導体装置１１６は従来技術による半導体装置１５０とは特徴的に異なっている。このため、半導体装置１１６の負荷が短絡することにより、各ＩＧＢＴ３に過大な短絡電流が流れたときにおいても、各ＩＧＢＴ３を流れるエミッタ電流の大きさが、導体ワイヤ１５の抵抗によって制限されるので、各ＩＧＢＴ３のゲート電極の電位における発振現象が抑制される。また、各ＩＧＢＴ３の複数のエミッタパッド３４が一方向に沿って配列しており、対応する配線パターン２２または２３が、上記一方向に沿って延在しているので、複数の導体ワイヤ１５を互いに干渉することなく、容易に配設することができる。
【０１４２】
実施の形態１７．
図２７は、実施の形態１７による半導体装置の平面断面図である。この半導体装置１１７の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２７は図２の半導体装置１０１を半導体装置１１７としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１４３】
各ＩＧＢＴ３に接続される各導体ワイヤ１５の中間部が、対応するダイオード４のアノード電極に接続されている点において、半導体装置１１７は実施の形態１６による半導体装置１１６とは、特徴的に異なっている。このため、半導体装置１１７では、対応するＩＧＢＴ３とダイオード４との間を接続するための導体ワイヤを別途に配設する必要がない。すなわち、半導体装置１１７の全体における導体ワイヤの本数を低減して、製造工程数および製造コストを節減することができる。
【０１４４】
変形例．
(1)以上の各実施の形態では、半導体装置がＩＧＢＴ３を備える例を示したが、本発明は、主電流（例えばエミッタ電流、ドレイン電流など）が流れる一対の主電極、および駆動信号を受信しそれに応答して主電流を制御する制御電極を有するスイッチング素子を備える半導体装置に広く適用可能である。スイッチング素子は、例えば、ＭＯＳＦＥＴあるいはバイポーラトランジスタであってもよい。一般のスイッチング素子では、ゲート配線３２は、制御電極配線へ拡張され、ゲートパッド３３は、制御電極のボンディングパッドへ拡張され、エミッタパッド３４は、主電極のボンディグパッドへ拡張される。
【０１４５】
ただし、各実施の形態による半導体装置１０１〜１１７は、本来において発振を起こし易い絶縁ゲート型のスイッチング素子であるＩＧＢＴ３を用いているにも関わらず、その発振を抑制することができ、制御が容易であるという絶縁ゲート型のスイッチング素子の利点を生かして、大電流を制御する応用装置への利用に幅広く供することができる。また、絶縁ゲート型のスイッチング素子では、ゲート絶縁膜の保護の必要性が高いため、その意味でも本発明が特に有用である。
【０１４６】
(2)一般に、複数のＩＧＢＴ３（一般には複数のスイッチング素子）のエミッタ電極（一般には主電極）どうしを、エミッタ電流（一般には主電流）が流れる配線パターン２２（または２３）を中継することなく電気的に接続する何らかの導電体が設けられておれば、半導体装置１０１〜１０７と同様に、エミッタ電極（一般には主電極）の電位の均一性を高めることができ、それによって発振現象を抑制することができる。半導体装置１０１，１０２では、配線パターン２６（または２７）および導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）が導電体に相当し、半導体装置１０３では、導体ワイヤＷ５（またはＷ６）が導電体に相当する。
【０１４７】
【発明の効果】
第１の発明の装置では、互いに並列接続された複数のスイッチング素子の他方主電極どうしが、第２配線パターンを中継しない導電体、すなわち主電流が流れない導電体を通じて、互いに電気的に接続されているので、複数のスイッチング素子の間で他方主電極の電位が均一化される。その結果、複数のスイッチング素子の負荷が短絡したときにおいても、複数のスイッチング素子の制御電極の電位における発振現象が抑制される。
【０１４８】
さらに、第１の発明の装置では、複数のスイッチング素子の他方主電極どうしの電気的接続が、第３配線パターンと第２導体ワイヤとを通じて簡単に実現する。しかも、第２導体ワイヤを配設する工程で、ワイヤカットをスイッチング素子の上で行う必要がないので、スイッチング素子の損傷を防止するための手だてを必要としない。
【０１４９】
さらに、第１の発明の装置では、第２および第３配線パターンが、複数のスイッチング素子を挟んで互いに反対側に配設され、かつ複数のスイッチング素子の配列方向に沿って延在しているので、第１導体ワイヤと第２導体ワイヤとを互いに干渉することなく、容易に配設することができる。さらに、第１導体ワイヤと第２導体ワイヤとの間の誘導結合を低減させ、それにより発振を抑制する効果を高めることができる。
【０１５０】
さらに、第１の発明の装置では、第３配線パターンが、他の配線パターンを挟むことなく複数のスイッチング素子に隣接しているので、第２導体ワイヤを短く設定することが可能である。それにより、複数のスイッチング素子の他方主電極どうしを電気的に接続する導電体のインダクタンスが低減されるので、他方主電極の電位を均一化する効果を高めることができる。
【０１５１】
第２の発明の装置では、第３配線パターンが反復する屈曲部を有するので、複数のスイッチング素子の他方主電極どうしを電気的に接続する導電体のインダクタンスを、発振を抑制する上で最適な値に調整することができる。
【０１５５】
第３の発明の装置では、複数のスイッチング素子の制御電極と第３配線パターンとの間に電圧クランプ素子が介挿されるので、制御電極の電位の発振現象が仮に生じても、その振幅が低く抑えられる。
【０１６１】
第４の発明の装置では、複数のスイッチング素子の各々が、本来において発振を起こし易い絶縁ゲート型のスイッチング素子であるにも関わらず、その発振が抑制されるので、制御が容易であるという絶縁ゲート型のスイッチング素子の利点を生かして、大電流を制御する応用装置への利用に幅広く供することができる。
【図面の簡単な説明】
【図１】 実施の形態１の装置の回路図である。
【図２】 実施の形態１の装置の外観斜視図である。
【図３】 実施の形態１の装置の平面断面図である。
【図４】 実施の形態２の装置の平面断面図である。
【図５】 実施の形態３の装置の平面断面図である。
【図６】 実施の形態４の装置の平面断面図である。
【図７】 実施の形態５の装置の平面断面図である。
【図８】 実施の形態５の装置の一部の回路図である。
【図９】 実施の形態６の装置の平面断面図である。
【図１０】 実施の形態６の装置の一部の模式図である。
【図１１】 実施の形態６の装置の一部の回路図である。
【図１２】 実施の形態７の装置の平面断面図である。
【図１３】 実施の形態７の装置の一部の模式図である。
【図１４】 実施の形態７の装置の一部の模式図である。
【図１５】 実施の形態７の装置の一部の回路図である。
【図１６】 各実施の形態のＩＧＢＴの平面図である。
【図１７】 実施の形態８の装置の平面断面図である。
【図１８】 実施の形態９の装置の平面断面図である。
【図１９】 実施の形態１０の装置の平面断面図である。
【図２０】 実施の形態１１の装置の平面断面図である。
【図２１】 実施の形態１１の別の例による装置の平面断面図である。
【図２２】 実施の形態１２の装置の平面断面図である。
【図２３】 実施の形態１３の装置の平面断面図である。
【図２４】 実施の形態１４の装置の平面断面図である。
【図２５】 実施の形態１５の装置の平面断面図である。
【図２６】 実施の形態１６の装置の平面断面図である。
【図２７】 実施の形態１７の装置の平面断面図である。
【図２８】 従来の装置の平面断面図である。
【符号の説明】
２ 基板、３ ＩＧＢＴ（スイッチング素子）、４ ダイオード、１５ 導体ワイヤ（第１導体ワイヤ）、１７ 導体ワイヤ（第４導体ワイヤ）、２１ 配線パターン（第１配線パターン）、２２ 配線パターン（第１配線パターン，第２配線パターン）、２３ 配線パターン（第２配線パターン）、２３ａ 第１部分、２３ｂ 第２部分、２４，２５ 配線パターン（第４配線パターン）、２６，２７ 配線パターン（第３配線パターン）、３０ 電圧クランプ素子、３２ ゲート配線（制御電極配線）、３４ エミッタパッド（ボンディングパッド）、４０，４１ スリット、５０，５１ 導体ワイヤ（第５導体ワイヤ）、ＥＥ，ＯＵＴ 外部端子、Ｓ１，Ｓ２ 外部端子、Ｗ１〜Ｗ４ 導体ワイヤ（第２導体ワイヤ）、Ｗ５〜Ｗ１０ 導体ワイヤ（第３導体ワイヤ）。
【発明の属する技術分野】
この発明は、大電流の制御に好適な半導体装置に関し、特に、スイッチング素子の制御電極の電位に現れる発振現象を抑制するための改良に関する。
【０００２】
【従来の技術】
図２８は、この発明の背景となる従来の半導体装置のベース部分の平面断面図である。この半導体装置１５０は、複数のパワー半導体素子を備えるパワーモジュールとして形成されている。図２８が示すように、半導体装置１５０は、その底部に基板６２を備えている。基板６２の主面の上には、互いに孤立した複数の配線パターン８１〜８５が島状に配設されている。配線パターン８１の上には、上アーム７０に属する２個のＩＧＢＴ６３および２個のダイオード６４が配置されており、配線パターン８２の上には、下アーム７１に属する２個のＩＧＢＴ６３および２個のダイオード６４が配置されている。
【０００３】
４個のＩＧＢＴ６３および４個のダイオード６４は、いずれもベアチップとして形成されている。それにより、上アーム７０に属する２個のＩＧＢＴ６３のコレクタ電極および２個のダイオード６４のカソード電極は、配線パターン８１を通じて電気的に互いに接続されている。同様に、下アーム７１に属する２個のＩＧＢＴ６３のコレクタ電極および２個のダイオード６４のカソード電極は、配線パターン８２を通じて電気的に互いに接続されている。
【０００４】
上アーム７０に属する２個のＩＧＢＴ６３のエミッタ電極と配線パターン８２とが、多数の導体ワイヤ７５によって互いに接続されている。また、上アーム７０に属する２個のダイオード６４のアノード電極と配線パターン８２とが、多数の導体ワイヤ７６によって互いに接続されている。同様に、下アーム７１に属する２個のＩＧＢＴ６３のエミッタ電極と配線パターン８３とが、多数の導体ワイヤ７５によって互いに接続されている。また、下アーム７１に属する２個のダイオード６４のアノード電極と配線パターン８３とが、多数の導体ワイヤ７６によって互いに接続されている。
【０００５】
なお、図２８においては、煩雑を避けるために、上アーム７０については、導体ワイヤ７５の図示を略し、下アーム７１については、導体ワイヤ７６の図示を略している。
【０００６】
配線パターン８４と上アーム７０に属する２個のＩＧＢＴ６３のゲート電極とは、導体ワイヤ７７によって接続されている。同様に、配線パターン８５と下アーム７１に属する２個のＩＧＢＴ６３のゲート電極とは、導体ワイヤ７７によって接続されている。
【０００７】
配線パターン８１〜８５には、高電源電位が供給される外部端子ＣＣ、低電源電位が供給される外部端子ＥＥ、負荷が接続される外部端子ＯＵＴ、および駆動回路が接続される外部端子Ｇ１，Ｇ２，Ｓ１，Ｓ２が接続されている。なお、図２８では、各配線パターンと外部端子との接続部を、ハッチングを付して示している。
【０００８】
以上のように、半導体装置１５０では、直列に接続された上アーム７０と下アーム７１とが、高電源電位と低電源電位との間に介挿され、外部端子Ｇ１（およびＧ２）へ入力される駆動信号に応答して、上アーム７０（および下アーム７１）に属する２個のＩＧＢＴ６３がオン・オフする。
【０００９】
【発明が解決しようとする課題】
半導体装置１５０の例が示すように、定格電流が大きい（例えば、１００Ａ以上の）パワーモジュールでは、大きな電流を分担するように複数のパワースイッチング素子が並列に接続される。しかしながら、パワーモジュールでは、負荷に不測の短絡が生じたときには、定格電流の約５倍〜約１０倍の大きさの短絡電流が流れる。複数のパワースイッチング素子を備えるパワーモジュールでは、短絡電流が流れるときに、各スイッチング素子の制御電極（ＩＧＢＴではゲート電極）の電位が発振する場合がある。パワーモジュールの定格電流が大きいほど発振が生じ易いという傾向が認められる。
【００１０】
また、上アームおよび下アームのそれぞれに、１個のスイッチング素子のみが配設されている場合であっても、スイッチング素子の主電極が、互いに仕切られた複数のボンディングパッド（図２８において、ＩＧＢＴ６３の中に描かれる複数の帯状部分）を有する場合には、短絡電流が流れたときに同様の発振が生じる場合がある。
【００１１】
発振が生じると、パワーモジュールを利用した応用機器の通常動作へ影響が現れる場合も想定され、また、ノイズの発生要因ともなり得る。さらに、スイッチング素子がＩＧＢＴであれば、ゲート絶縁膜への影響も想定される。
【００１２】
この発明は、従来の装置における上記した問題点を解消するためになされたもので、スイッチング素子の制御電極の電位に現れる発振現象を抑制することのできる半導体装置を得ることを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明の装置は、半導体装置であって、主面を有する基板と、互いに電気的に絶縁されて前記主面の上に配設された第１配線パターン及び第２配線パターンと、前記第１配線パターンの上に配置されることにより、一方主電極どうしが互いに電気的に接続された複数のスイッチング素子と、前記複数のスイッチング素子の他方主電極に一端が接続され、前記第２配線パターンへ他端が接続された複数の第１導体ワイヤと、前記第２配線パターンに接続され、前記複数のスイッチング素子の前記他方主電極と外部とを、前記第２配線パターンを通じて電気的に接続する外部端子と、前記複数のスイッチング素子の前記他方主電極どうしを、前記第２配線パターンを中継することなく電気的に接続する導電体と、を備える。
【００１４】
さらに、第１の発明の装置において、前記導電体が、前記第１配線パターン及び前記第２配線パターンから孤立し、前記第１配線パターン及び前記第２配線パターンに対して電気的に絶縁されて前記主面の上に配設された第３配線パターンと、前記複数のスイッチング素子の前記他方主電極に一端が接続され、前記第３配線パターンへ他端が接続された複数の第２導体ワイヤと、を備える。
【００１５】
さらに、第１の発明の装置において、前記第２配線パターンが、前記複数のスイッチング素子の配列方向に沿って延在しており、前記第３配線パターンが、前記複数のスイッチング素子を挟んで前記第２配線パターンとは反対側に、前記複数のスイッチング素子の配列方向に沿って延在している。
【００１６】
さらに、第１の発明の装置において、前記第３配線パターンが、他の配線パターンを挟むことなく前記複数のスイッチング素子に隣接している。
【００１７】
第２の発明の装置では、第１の発明の半導体装置において、前記第３配線パターンが反復する屈曲部を有する。
【００２１】
第３の発明の装置は、第１又は第２の発明の半導体装置において、前記主面の上に配設された第４配線パターンと、前記複数のスイッチング素子の制御電極に一端が接続され、前記第４配線パターンへ他端が接続された複数の第４導体ワイヤと、前記第３配線パターンに一端が接続され、前記４配線パターンに他端が接続された電圧クランプ素子と、をさらに備える。
【００２７】
第４の発明の装置では、第１ないし第３のいずれかの発明の半導体装置において、前記複数のスイッチング素子の各々が、絶縁ゲート型のスイッチング素子である。
【００４３】
【発明の実施の形態】
実施の形態の概略．
図２８の半導体装置１５０を例とする複数のスイッチング素子を備えるパワーモジュールが、短絡電流に起因して発振を引き起こす現象を防止する技術、あるいは発振現象を緩和する技術として、本願発明者は、つぎの３通りのアプローチを想定した。(1)並列接続されたスイッチング素子の間の制御電極（ＩＧＢＴの例では、ゲート電極）の電位の基準電位、すなわち一方主電極（ＩＧＢＴの例では、エミッタ電極）の電位を均一化させる。(2)発振が生じたときに、その発振を吸収する素子を設ける。(3)短絡電流を低減する。
【００４４】
短絡電流が流れるときには主電流（ＩＧＢＴの例ではエミッタ電流）Ｉの増加率（＝ｄＩ／ｄｔ）が、通常のスイッチング動作の下での主電流Ｉの増加率よりも高くなる。この主電流の変化により、パワーモジュールの内部に寄生的に存在する内部インダクタンスＬにより誘導起電力Ｖ（＝−Ｌ×ｄＩ／ｄｔ）が発生し、この誘導起電力Ｖが制御電極の電位に重畳される。この誘導起電力Ｖは、制御電極の電位を持ち上げる方向、すなわち主電流を増大させる方向に印加される。制御電極の電位の上昇率が、ある限度を超えると、制御電極の電位に振動が発生する。
【００４５】
誘導起電力Ｖは、並列接続された複数のスイッチング素子の各々に印加されるが、各スイッチング素子は過渡状態においては独立に動作する。このため、複数のスイッチング素子の間にわずかに存在する特性上の差異のために、複数のスイッチング素子の間で、振動のやりとりが引き起こされ、それが発振を拡大する方向に作用する。したがって、発振の拡大を抑えるためには、複数のスイッチング素子の間で、基準電位が均一となるようにすることが有効となる。
【００４６】
複数のスイッチング素子の間で、基準電位を均一化するためには、複数のスイッチング素子の半導体チップに形成されている一方主電極どうしを、できるだけ近接した位置で、かつ、主電流の影響を受けない導電体で接続することが有効な手段となる。このような手段が施されたパワーモジュールでは、短絡電流が流れたときの主電流の増加率（＝ｄＩ／ｄｔ）により各スイッチング素子の間に作用する誘導起動力Ｖが自動的にバランシングされ、その結果、発振現象を抑制ないし防止することが可能となる。これが第１のアプローチである。
【００４７】
第２のアプローチでは、並列接続されている複数のスイッチング素子の制御電極と一方主電極との間に、電圧クランプ素子が介挿される。それによって、発振が生じても、制御電極の電位を、ある限度以下に抑えることができる。すなわち、発振現象の強度を緩和することができる。スイッチング素子がＩＧＢＴ等の絶縁ゲート型のスイッチング素子である場合には、発振現象の強度が緩和されることによって、ゲート絶縁膜への影響を防止することが可能となる。
【００４８】
発振現象を抑制するには、制御電極に印加される誘導起動力Ｖを低減することが有効である。しかしながら、パワーモジュール内に寄生的に存在する内部インダクタンスＬは、図２８の半導体装置１５０を含めて現在の技術においては、すでに限界レベルまで低減されている。したがって、誘導起動力Ｖを低減するには、電流の増加率（＝ｄＩ／ｄｔ）を抑えることが必要となる。電流の増加率（＝ｄＩ／ｄｔ）は、複数のスイッチング素子の制御電極の電位を低く抑えることで、低減することが可能である。
【００４９】
負荷が短絡したときには、主電流が流れる配線パターンには、大きな短絡電流が流れる。このとき、配線パターンには、その部分に固有のインダクタンスによる誘導起動力が発生する。この誘導起電力によって、一方主電極の電位が持ち上げられ、その結果、一方主電極を基準とした制御電極の電位が引き下げられ、各スイッチング素子の主電流の増加が抑制される。これが、第３のアプローチである。
【００５０】
また、すでに述べたように、上アームおよび下アームのそれぞれに、１個のスイッチング素子のみが配設されている場合であっても、スイッチング素子の主電極が、互いに仕切られた複数のボンディングパッドを有する場合には、短絡電流が流れたときに発振が生じる場合がある。この発振を抑制する上でも、複数のボンディングパッドを複数のスイッチング素子の主電極と見立てて、上記した第１ないし第３のアプローチを想定することができる。
【００５１】
以下において、これら３通りのアプローチにもとづく好ましい実施の形態を詳細に説明する。実施の形態１〜４，８〜１５は、第１のアプローチにもとづいており、実施の形態５は第１および第２のアプローチにもとづき、さらに、実施の形態６，７は第１および第３のアプローチにもとづいている。また、実施の形態１６，１７は第３のアプローチにもとづいている。
【００５２】
実施の形態１．
図１は、実施の形態１による半導体装置の回路図である。図２は、図１の半導体装置１０１の外観斜視図であり、図３は、図２のＸ−Ｘ切断線に沿った半導体装置１０１の断面図である。
【００５３】
図１が示すように、半導体装置１０１は、２個のＩＧＢＴ３および２個のダイオード４を有する上アーム１０と、同様に２個のＩＧＢＴ３および２個のダイオード４を有する下アーム１１とを備えている。ＩＧＢＴ３として、パワーＩＧＢＴが用いられ、ダイオード４としてパワーダイオードが用いられている。すなわち、半導体装置１０１は、複数のパワー半導体素子を備えるパワーモジュールとして形成されている。
【００５４】
上アーム１０および下アームのいずれにおいても、２個のＩＧＢＴ３の間では、エミッタ電極どうし、コレクタ電極どうし、およびゲート電極どうしが接続されている。すなわち、２個のＩＧＢＴ３はあたかも１個のＩＧＢＴとして機能するように、互いに並列に接続されている。２個のダイオード４は、フリーホイールダイオードとして機能するように、２個のＩＧＢＴ３とは、順電流が還流する向きに並列接続されている。すなわち、ダイオード４のアノード電極はＩＧＢＴ３のエミッタ電極に接続され、カソード電極はＩＧＢＴ３のコレクタ電極に接続されている。
【００５５】
上アーム１０と下アーム１１とは、互いに直列に接続されている。上アーム１０の２個のＩＧＢＴ３のコレクタ電極は外部端子ＣＣに接続され、ゲート電極は外部端子Ｇ１に接続され、エミッタ電極は外部端子ＯＵＴおよび外部端子Ｓ１に接続されている。下アーム１１の２個のＩＧＢＴ３のコレクタ電極は外部端子ＯＵＴに接続され、ゲート電極は外部端子Ｇ２に接続され、エミッタ電極は外部端子ＥＥおよび外部端子Ｓ２に接続されている。
【００５６】
図２が示すように、これらの外部端子は、ケース１の上面から外部へ突出しており、それによって図示しない外部装置への接続が可能となっている。図１へ戻って、外部端子ＣＣには高電源電位（図１の例では、正の電源電位）が供給され、外部端子ＥＥには低電源電位（図１の例では、接地電位）が供給される。外部端子ＯＵＴには負荷９３が接続される。
【００５７】
外部端子Ｇ１および外部端子Ｓ１には、駆動回路９０が接続される。駆動回路９０は、外部端子Ｓ１の電位を基準とした駆動信号を外部端子Ｇ１へ供給する。上アーム１０のＩＧＢＴ３は、外部端子Ｇ１を通じて入力される駆動信号に応答してオン・オフする。同様に、外部端子Ｇ２および外部端子Ｓ２には、駆動回路９１が接続される。駆動回路９１は、外部端子Ｓ２の電位を基準とした駆動信号を外部端子Ｇ２へ供給する。下アーム１１のＩＧＢＴ３は、外部端子Ｇ２を通じて入力される駆動信号に応答してオン・オフする。
【００５８】
図３が示すように、半導体装置１０１は、その底部に基板２を備えている。基板２の主面の上には、互いに孤立した複数の配線パターン２１〜２７が島状に配設されている。複数の配線パターン２１〜２７は互いに電気的に絶縁されている。そのためには、例えば基板２の主面が絶縁体であればよい。あるいは、各配線パターン２１〜２７と基板２の間に絶縁体が介挿されていてもよい。配線パターン２１の上には、上アーム１０に属する２個のＩＧＢＴ３および２個のダイオード４が配置されており、配線パターン２２の上には、下アーム１１に属する２個のＩＧＢＴ３および２個のダイオード４が配置されている。
【００５９】
４個のＩＧＢＴ３および４個のダイオード４は、いずれもベアチップとして形成されている。それにより、上アーム１０に属する２個のＩＧＢＴ３のコレクタ電極および２個のダイオード４のカソード電極は、配線パターン２１を通じて電気的に互いに接続されている。同様に、下アーム１１に属する２個のＩＧＢＴ３のコレクタ電極および２個のダイオード４のカソード電極は、配線パターン２２を通じて電気的に互いに接続されている。
【００６０】
互いに並列接続される２個のダイオード４と２個のＩＧＢＴ３とは、一対一の関係をもって互いに隣接するように配置されている。すなわち、１個のＩＧＢＴ３に１個のダイオード４が隣接するように配置がなされている。それによって、ダイオード４とＩＧＢＴ３との間の抵抗およびインダクタンスが低減され、フリーホイールダイオードとしてのダイオード４のＩＧＢＴ３に対する保護機能が高められる。
【００６１】
配線パターン２１には外部端子ＣＣが接続されている。すなわち、外部端子ＣＣは配線パターン２１を通じて、上アーム１０に属する２個のＩＧＢＴ３のコレクタ電極および２個のダイオード４のカソード電極に電気的に接続されている。同様に、配線パターン２２には外部端子ＯＵＴが接続されている。すなわち、外部端子ＯＵＴは配線パターン２２を通じて、下アーム１０に属する２個のＩＧＢＴ３のコレクタ電極および２個のダイオード４のカソード電極に電気的に接続されている。なお、図３（および、以下の各図）では、各配線パターンと外部端子との接続部を、ハッチングを付して示している。
【００６２】
上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極と配線パターン２２とは、多数の導体ワイヤ１５によって互いに接続されている。また、上アーム１０に属する２個のダイオード４のアノード電極と配線パターン２２とが、多数の導体ワイヤ１６によって互いに接続されている。同様に、下アーム１１に属する２個のＩＧＢＴ３のエミッタ電極と配線パターン２３とが、多数の導体ワイヤ１５によって互いに接続されている。また、下アーム１１に属する２個のダイオード４のアノード電極と配線パターン２３とが、多数の導体ワイヤ１６によって互いに接続されている。導体ワイヤ１５，１６、および以下に述べる各導体ワイヤとして、例えばアルミニウムワイヤが用いられる。
【００６３】
なお、図３（および、以下の各図）においては、煩雑を避けるために、上アーム１０については導体ワイヤ１５の図示を略し、下アーム１１については導体ワイヤ１６の図示を略する。
【００６４】
さらに、配線パターン２２は、上アーム１０に属する２個のＩＧＢＴ３の配列方向に沿って延在し、配線パターン２３は、下アーム１１に属する２個のＩＧＢＴ３の配列方向に沿って延在している。そして、上アーム１０および下アーム１１の各々において、並列接続される２個のＩＧＢＴ３のエミッタ電極と配線パターン２２（または２３）とを接続する導体ワイヤ１５は、最短となるように２個のＩＧＢＴ３の配列方向に略直交する方向に配設されている。
【００６５】
同様に、並列接続される２個のダイオード４のアノード電極と配線パターン２２（または２３）とを接続する導体ワイヤ１６は、最短となるように２個のＩＧＢＴ３の配列方向に略直交する方向に配設されている。その結果、並列接続される２個のＩＧＢＴ３のエミッタ電極と２個のダイオード４のアノード電極とが、低い抵抗および低いインダクタンスを通じて、配線パターン２２（または２３）へ接続される。
【００６６】
配線パターン２２には、外部端子ＯＵＴに加えて、外部端子Ｓ１が接続されており、配線パターン２３には、外部端子ＥＥおよび外部端子Ｓ２が接続されている。それにより、上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極および２個のダイオード４のアノード電極は、導体ワイヤ１５，１６および配線パターン２２を通じて、外部端子ＯＵＴと外部端子Ｓ１との双方に電気的に接続されている。同様に、下アーム１１に属する２個のＩＧＢＴ３のエミッタ電極および２個のダイオード４のアノード電極は、導体ワイヤ１５，１６および配線パターン２３を通じて、外部端子ＥＥと外部端子Ｓ２との双方に電気的に接続されている。
【００６７】
配線パターン２４には外部端子Ｇ１が接続されており、配線パターン２４と上アーム１０に属する２個のＩＧＢＴ３のゲート電極とは、導体ワイヤ１７によって接続されている。すなわち、外部端子Ｇ１とこれらのＩＧＢＴ３のゲート電極とは、導体ワイヤ１７および配線パターン２４を通じて互いに電気的に接続されている。同様に、配線パターン２５には外部端子Ｇ２が接続されており、配線パターン２５と下アーム１１に属する２個のＩＧＢＴ３のゲート電極とは、導体ワイヤ１７によって接続されている。すなわち、外部端子Ｇ２とこれらのＩＧＢＴ３のゲート電極とは、導体ワイヤ１７および配線パターン２５を通じて互いに電気的に接続されている。
【００６８】
配線パターン２６と上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極とは、導体ワイヤＷ１，Ｗ２によって接続されている。これによって、上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極どうしは、配線パターン２２を中継しない経路であり、外部端子ＯＵＴを通じて流れるエミッタ電流が流れない経路である、導体ワイヤＷ１，Ｗ２および配線パターン２６によって、互いに電気的に接続される。その結果、上アーム１０に属する２個のＩＧＢＴ３のエミッタ電位が均一化されるので、負荷９３が短絡したときにおいても、２個のＩＧＢＴ３のゲート電極の電位における発振現象が抑制される。
【００６９】
同様に、配線パターン２７と下アーム１１に属する２個のＩＧＢＴ３のエミッタ電極とは、導体ワイヤＷ３，Ｗ４によって接続されている。これによって、下アーム１１に属する２個のＩＧＢＴ３のエミッタ電極どうしは、配線パターン２３を中継しない経路であり、外部端子ＥＥを通じて流れるエミッタ電流が流れない経路である、導体ワイヤＷ３，Ｗ４および配線パターン２７によって、互いに電気的に接続される。その結果、下アーム１１に属する２個のＩＧＢＴ３のエミッタ電位が均一化されるので、負荷９３が短絡したときにおいても、２個のＩＧＢＴ３のゲート電極の電位における発振現象が抑制される。
【００７０】
また、エミッタ電位を均一化させるための２個のＩＧＢＴ３のエミッタ電極どうしの接続が、各エミッタ電極と配線パターン２６（または２７）とを導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）で接続することによって、簡単に実現する。すなわち、製造工程が容易であるという利点が得られる。しかも、導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）の一端は、配線パターン２６（または２７）に接続されるので、導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を配設する工程において、ワイヤカットをＩＧＢＴ３の上で行う必要がない。このため、ＩＧＢＴ３の損傷を防止するための特別の手だてを要することなく、容易に導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を配設することが可能である。
【００７１】
さらに、配線パターン２２が、上アーム１０に属する２個のＩＧＢＴ３の配列方向に沿って延在し、配線パターン２６は、これらのＩＧＢＴ３を挟んで配線パターン２２とは反対側に、同じくＩＧＢＴ３の配列方向に沿って延在している。このため、導体ワイヤ１５と干渉することなく、導体ワイヤＷ１，Ｗ２を容易に配設することが可能である。さらに、導体ワイヤ１５と、導体ワイヤＷ１，Ｗ２との間の誘導結合を低減させることができるので、発振を抑制する効果を高めることができる。
【００７２】
同様に、配線パターン２３が、下アーム１１に属する２個のＩＧＢＴ３の配列方向に沿って延在し、配線パターン２７は、これらのＩＧＢＴ３を挟んで配線パターン２３とは反対側に、同じくＩＧＢＴ３の配列方向に沿って延在している。したがって、下アーム１１についても、上アームに関する上記と同様の効果が得られる。
【００７３】
さらに、上アーム１０および下アーム１１の各々において、２個のダイオード４が２個のＩＧＢＴ３と配線パターン２２（または２３）との間に配置されているので、２個のダイオード４のアノード電極と配線パターン２２（または２３）とを接続する導体ワイヤ１６とも干渉することなく、導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を容易に配設することが可能である。
【００７４】
また、配線パターン２６が、他の配線パターンを挟むことなく、上アーム１０に属する２個のＩＧＢＴ３に隣接している。このため、導体ワイヤＷ１，Ｗ２を短く設定することが可能である。それにより、上アーム１０に属する２個のＩＧＢＴ３のエミッタ電極どうしを電気的に接続する経路のインダクタンスが低減されるので、エミッタ電極の電位を均一化する効果をさらに高めることができる。同様に、配線パターン２７が、他の配線パターンを挟むことなく、下アーム１１に属する２個のＩＧＢＴ３に隣接している。したがって、下アーム１１についても、上アームに関する上記と同様の効果が得られる。
【００７５】
なお、図１〜図３には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。
【００７６】
実施の形態２．
図４は、実施の形態２による半導体装置の平面断面図である。この半導体装置１０２の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図４は図２の半導体装置１０１を半導体装置１０２としたときのＸ−Ｘ切断線に沿った断面図に相当する。なお、以下の各図において、図１〜図３に示した半導体装置１０１と同一部分または相当部分（同一の機能をもつ部分）については、同一符号を付してその詳細な説明を略する。
【００７７】
半導体装置１０２は、配線パターン２６，２７の各々が、反復する屈曲部を有する点において、図３の半導体装置１０１とは特徴的に異なっている。互いに並列接続される２個のＩＧＢＴ３のエミッタ電極どうしを、配線パターン２２（または２３）を中継することなく接続する経路のインダクタンスには、発振を抑制する上で最適値が存在することが、実験により確認されている。半導体装置１０２では、配線パターン２６，２７の各々が、反復する屈曲部を有するので、導体ワイヤＷ１〜Ｗ４の接続位置を変更することによって、並列接続される２個のＩＧＢＴ３のエミッタ電極どうしを電気的に接続する経路のインダクタンスを、自在に調節することができる。それにより、半導体装置１０２の製造工程の最終段階で、配線パターン２６，２７の各々のインダクタンスを、最適な値へと微調整することが可能となる。
【００７８】
なお、図４には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。
【００７９】
実施の形態３．
図５は、実施の形態３による半導体装置の平面断面図である。この半導体装置１０３の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図５は図２の半導体装置１０１を半導体装置１０３としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【００８０】
半導体装置１０３は、配線パターン２６，２７および導体ワイヤＷ１〜Ｗ４が設けられず、代わりに、並列接続される２個のＩＧＢＴ３のエミッタ電極どうしが、導体ワイヤＷ５（またはＷ６）によって直接に接続される点において、図３の半導体装置１０１とは特徴的に異なっている。配線パターン２６，２７を必要としないので、製造工程が容易化されるとともに、基板２の面積を縮小化し、半導体装置１０３を小型化することができる。
【００８１】
また、図５が示すように、上アーム１０および下アーム１１の各々において、導体ワイヤＷ５（またはＷ６）は、並列接続される２個のＩＧＢＴ３の配列方向に沿って配設されている。その結果、導体ワイヤＷ５（またはＷ６）は、並列接続される２個のＩＧＢＴ３と配線パターン２２（または２３）とを接続する導体ワイヤ１５とは、おおよそ直交する。それにより、導体ワイヤ１５と導体ワイヤＷ５（またはＷ６）の間の誘導結合が低く抑えられ、発振を抑制する効果がさらに高められる。
【００８２】
さらに、上アーム１０および下アーム１１の各々において、導体ワイヤＷ５（またはＷ６）は、導体ワイヤ１５の一端よりも配線パターン２２（または２３）から遠い部分において、２個のＩＧＢＴ３のエミッタ電極に接続されている。このため、導体ワイヤ１５と導体ワイヤＷ５（またはＷ６）との間の誘導結合がさらに低く抑えられ、それにより発振を抑制する効果がさらに高められる。また、導体ワイヤ１５と導体ワイヤＷ５（またはＷ６）とを、互いに干渉することなく、容易に配設することができる。
【００８３】
なお、図５には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。このとき、並列接続される複数のＩＧＢＴ３のうち、隣接する２個の間でエミッタ電極どうしが導体ワイヤで個別に接続されてもよく、導体ワイヤの中間部を含む３箇所以上をエミッタ電極に接続することにより、３個以上のＩＧＢＴ３のエミッタ電極が単一の導体ワイヤで接続されてもよい。
【００８４】
実施の形態４．
図６は、実施の形態４による半導体装置の平面断面図である。この半導体装置１０４の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図６は図２の半導体装置１０１を半導体装置１０４としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【００８５】
半導体装置１０４は、配線パターン２６，２７および導体ワイヤＷ１〜Ｗ４が設けられず、代わりに、並列接続される２個のＩＧＢＴ３のエミッタ電極が、導体ワイヤＷ７，Ｗ８（またはＷ９，Ｗ１０）によって、２個のダイオード４の一方のアノード電極、および配線パターン２２（または２３）へ接続される点において、図３の半導体装置１０１とは特徴的に異なっている。すなわち、導体ワイヤＷ７，Ｗ８（またはＷ９，Ｗ１０）の一端は、並列接続される２個のＩＧＢＴ３のエミッタ電極にそれぞれ接続され、中間部は２個のダイオード４の一方のアノード電極に接続され、他端は配線パターン２２（または２３）に接続されている。
【００８６】
したがって、並列接続される２個のＩＧＢＴ３のエミッタ電極どうしが、エミッタ電流が流れる配線パターン２２（または２３）を経由することなく、導体ワイヤＷ７（またはＷ９）、ダイオード４のアノード電極、および導体ワイヤＷ８（またはＷ１０）を通じて、互いに電気的に接続される。その結果、半導体装置１０１（図３）と同様に、並列接続される２個のＩＧＢＴ３のエミッタ電極の電位が均一化されるので、発振現象を抑制する効果が得られる。
【００８７】
さらに、導体ワイヤＷ７，Ｗ８（またはＷ９，Ｗ１０）の他端は第２配線パターンに接続されるので、導体ワイヤＷ７，Ｗ８（またはＷ９，Ｗ１０）を配設する工程で、ワイヤカットをＩＧＢＴ３およびダイオード４のいずれの上で行う必要もない。したがって、製造工程の中で、ＩＧＢＴ３およびダイオード４の損傷を防止するための手だてを必要としない。すなわち、製造工程を簡素化することができるという利点が得られる。
【００８８】
なお、図６には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。このとき、すべてのＩＧＢＴ３のエミッタ電極どうしが、配線パターン２２（または２３）を経由することなく、単一ないし複数のダイオード４のアノード電極および複数の導体ワイヤを通じて電気的に接続されるように、複数の導体ワイヤが配設される。この場合においても、各導体ワイヤの一端がＩＧＢＴ３のエミッタ電極に接続され、中間部がダイオード４のアノード電極に接続され、他端が配線パターン２２（または２３）に接続される。複数のＩＧＢＴ３のすべてに対して、少なくとも１本の導体ワイヤの一端が接続されるが、複数のダイオード４にはその一部にのみ導体ワイヤの中間部が接続される形態を採ることも可能である。
【００８９】
実施の形態５．
図７は、実施の形態５による半導体装置の平面断面図である。図８は、この半導体装置１０５の一部を示す回路図である。半導体装置１０５の外観斜視図は、実施の形態１の図２と同一であり、図７は図２の半導体装置１０１を半導体装置１０５としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【００９０】
半導体装置１０５は、配線パターン２４（または２５）と配線パターン２６（または２７）との間に、順電流の向きが逆となるように互いに直列に接続された２個のツェナーダイオード９が介挿されている点において、図３の半導体装置１０１とは特徴的に異なっている。２個のツェナーダイオード９は、基板２の上に配設された配線パターン３１を介して互いに接続されている。直列接続された２個のツェナーダイオード９は、電圧クランプ素子３０を形成する。
【００９１】
電圧クランプ素子３０は、並列接続される２個のＩＧＢＴ３のゲート電極とエミッタ電極の間の電位差が一定限度を超えて大きくなることを防止する。したがって、万一に発振が生じても、その振幅が一定限度を超えないように抑制される。
【００９２】
なお、図７には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。また、図７では、図３の半導体装置１０１にクランプ素子３０が設けられた例を示したが、図４の半導体装置１０２にクランプ素子３０を設けることも可能である。
【００９３】
また、図７において、配線パターン２６（または２７）および導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を設けることなく、並列接続される複数のＩＧＢＴ３のエミッタ電極とゲート電極との間に、クランプ素子３０を電気的に接続してもよい。例えば、配線パターン２２（または２３）と配線パターン２４（または２５）の間に、クランプ素子３０を接続しても良い。この形態では、発振現象の発生を抑制することはできないが、発生した発振の振幅を一定限度以下に抑えることは可能である。
【００９４】
実施の形態６．
図９は、実施の形態６による半導体装置の平面断面図である。この半導体装置１０６の外観斜視図は、実施の形態１の図２と同一であり、図９は図２の半導体装置１０１を半導体装置１０６としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【００９５】
半導体装置１０６は、並列接続される２個のＩＧＢＴ３の配列方向に沿って延在する配線パターン２２（または２３）に、スリット４０（または４１）が形成されている点において、図７の半導体装置１０５とは特徴的に異なっている。スリット４０（または４１）は、上記配列方向の一端側に連結部を残し他端側に連結部を残さないように上記配列方向に沿って延びている。すなわち、スリット４０（または４１）は、一端側に連結部を残すように、上記他端側から上記一端側へ向かって延びている。
【００９６】
図１０に配線パターン２３の例を模式的に示すように、導体ワイヤ１５（および１６）は、配線パターン２２（または２３）の中で、スリット４０（または４１）よりも２個のＩＧＢＴ３に近い第１部分２３ａに接続されている。外部端子ＯＵＴ（またはＥＥ）は、配線パターン２２（または２３）の中の上記一端側の連結部に接続されている。さらに、外部端子Ｓ１（またはＳ２）は、配線パターン２２（または２３）の中で、スリット４０（または４１）よりも２個のＩＧＢＴ３から遠い第２部分２３ｂの上記他端側に接続されている。したがって、並列接続される２個のＩＧＢＴ３、外部端子ＯＵＴ（またはＥＥ）、および外部端子Ｓ１（またはＳ２）の間の関係は、図１１の回路図で表される。
【００９７】
エミッタ電流は第１部分２３ａを通過して外部端子ＯＵＴ（またはＥＥ）へ流れるので、負荷９３の短絡等によりエミッタ電流が急激に増加すると、第１部分２３ａのインダクタンスＬ１に起因して、ＩＧＢＴ３のエミッタ電極と外部端子ＯＵＴ（またはＥＥ）との間には逆起電力が発生する。すなわち、外部端子ＯＵＴ（またはＥＥ）の電位を基準としたＩＧＢＴ３のエミッタ電極の電位が上昇する。しかしながら、外部端子Ｓ１（またはＳ２）の電位は、外部端子ＯＵＴ（またはＥＥ）の電位と同等の高さを保持するので、ＩＧＢＴ３のゲート電極とエミッタ電極との間に印加されるゲート電圧は、エミッタ電極の電位が上昇した分だけ引き下げられる。その結果、エミッタ電流の増加が抑制され、発振現象の抑制効果がさらに高められる。
【００９８】
なお、図９には、並列接続されるＩＧＢＴ３およびダイオード４がそれぞれ２個である例を示したが、３個以上のＩＧＢＴ３およびダイオード４が並列接続されても良い。また、図９には、図７の半導体装置１０５にスリット４０，４１が形成された例を示したが、半導体装置１０１〜１０４に対しても、スリット４０，４１を設けることが可能であり、同様に発振現象の抑制効果を高めることができる。
【００９９】
また、配線パターン２６（または２７）および導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）を設けることなく、また、導体ワイヤＷ５，Ｗ６を設けることもなく、配線パターン２２（または２３）にスリット４０（または４１）を設けてもよい。この形態においても、発振現象の発生を抑制する効果は、相応に得られる。
【０１００】
実施の形態７．
図１２は、実施の形態７による半導体装置の平面断面図である。この半導体装置１０７の外観斜視図は、実施の形態１の図２と同一であり、図１２は図２の半導体装置１０１を半導体装置１０７としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１０１】
半導体装置１０７は、配線パターン２２（または２３）に形成されたスリット４０（または４１）を挟んで対向する第１部分２３ａおよび第２部分２３ｂとが、導体ワイヤ５０（または５１）で接続されている点において、図９の半導体装置１０６とは特徴的に異なっている。図１３に配線パターン２３の例を模式的に示すように、スリット４１の開口端から距離ａの位置に導体ワイヤ５１が配設されることは、外部端子ＥＥの電位と外部端子Ｓ２の電位との間の関係において、スリット４１の深さｂが、図１４に示すように距離ａと同一の深さａへと変更されたことと略同等である。同様のことは、配線パターン２２に設置される導体ワイヤ５０についても云える。したがって、導体ワイヤ５０（または５１）が配設されるときには、並列接続される２個のＩＧＢＴ３、外部端子ＯＵＴ（またはＥＥ）、および外部端子Ｓ１（またはＳ２）の間の関係は、図１５の回路図で表される。
【０１０２】
すなわち、導体ワイヤ５０（または５１）を配設する位置を変えることによって、外部端子Ｓ１（またはＳ２）の電位を、ＩＧＢＴ３のエミッタ電極の電位から外部端子ＯＵＴ（またはＥＥ）の電位の間で、自在に調節することができるという利点が得られる。それにより、量産される半導体装置１０７の個体間で、特性が均一となるように、製造工程の最終段階で微調整することが可能となる。
【０１０３】
各実施の形態におけるＩＧＢＴの構造．
図１６は、上記した実施の形態１〜７による半導体装置１０１〜１０７、および以下に述べる実施の形態８〜１７による半導体装置１０８〜１１７の各々が備えるＩＧＢＴ３の平面図である。ＩＧＢＴ３は、その上面に、ゲート配線３２、ゲートパッド３３、および複数のエミッタパッド３４を備えている。ゲート配線３２はゲートパッド３３に接続されている。ゲートパッド３３には、例えば図３に示した導体ワイヤ１７が接続される。すなわちゲートパッド３３は、ゲート電極のボンディングパッドである。複数のエミッタパッド３４は、ＩＧＢＴ３の上面の大半部を覆うエミッタ電極のうち、導体ワイヤを接続可能な部分である。すなわちエミッタパッド３４は、エミッタ電極のボンディングパッドである。
【０１０４】
ＩＧＢＴ３の内部（図示を略する）には、多数（例えば約１０万個）のユニットセルと称される基本単位（それ自体がＩＧＢＴとして機能する最小単位）が、互いに並列接続されている。各ユニットセルのゲート電極は、ゲート配線３２を通じてゲートパッド３３へ接続されており、ＩＧＢＴ３の上面の大半部を覆うエミッタ電極は、すべてのユニットセルに共通に接続されている。ＩＧＢＴ３では、これら多数のユニットセルをできるだけ均等に動作させるために、導体ワイヤ１７（図３）を通じてゲート電圧を受信するゲートパッド３３から分岐した形態で、ゲート配線３２が配設されている。ゲート配線３２は、その形状からゲートフィンガーとも称される。このため、ＩＧＢＴ３の上面の大半部を覆うエミッタ電極は、ゲート配線３２によって複数の領域、すなわち複数のエミッタパッド３４に仕切られている。
【０１０５】
複数のエミッタパッド３４は、エミッタ電極のうち、ゲート配線３２の隙間に相当する架橋部分３５を通じて、互いに一体的に連結されている。架橋部分３５は、導体ワイヤを接続できないほどに狭い部分である点において、導体ワイヤを接続可能なエミッタパッド３４からは区別される。ＩＧＢＴ３の通常動作においては、ＩＧＢＴ３のエミッタ電流が各エミッタパッド３４を個別に流れ、架橋部分３５をほとんど流れないように、各エミッタパッド３４には導体ワイヤが均等に接続される。その結果、架橋部分３５が十分に狭いにもかかわらず、通常動作においては複数のエミッタパッド３４の間で、電位が均等に保たれる。
【０１０６】
しかしながら、短絡電流が流れるときには、架橋部分３５を流れる電流の大きさが無視できず、複数のエミッタパッド３４の間で、電位の不均一が発生する場合がある。その結果、上アーム１０および下アーム１１（図１）のそれぞれに、１個のＩＧＢＴ３のみが設けられる半導体装置においても、ＩＧＢＴ３に発振現象が現れる場合がある。以下の実施の形態８〜１７では、複数のエミッタパッド３４の間での電位の不均一に由来する発振現象を抑制することのできる半導体装置について説明する。
【０１０７】
実施の形態８．
図１７は、実施の形態８による半導体装置の平面断面図である。この半導体装置１０８の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図１７は図２の半導体装置１０１を半導体装置１０８としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１０８】
配線パターン２６，２７が、対応するＩＧＢＴ３ごとに分割されており、各ＩＧＢＴ３の複数のエミッタパッド３４のすべてと、対応する配線パターン２６または２７とが、各々が複数本である導体ワイヤＷ１〜Ｗ４のいずれかによって接続されている点において、半導体装置１０８は、実施の形態１による半導体装置１０１とは特徴的に異なっている。例えば、上アーム１０に属する２個のＩＧＢＴ３のうちの１個（図１７の左端に位置するＩＧＢＴ３）に設けられた６個のエミッタパッド３４のすべてに、６本の導体ワイヤＷ１の一端が個別に接続され、それらの導体ワイヤＷ１の他端は配線パターン２６に接続されている。
【０１０９】
各ＩＧＢＴ３のエミッタ電極と配線パターン２２または２３とを接続する複数の導体ワイヤ１５は、各ＩＧＢＴ３が有する複数のエミッタパッド３４のすべてに接続されている。このため、すでに述べたように半導体装置１０８の通常動作においては、図１６の架橋部分３５には電流がほとんど流れない。図１７の例では、各ＩＧＢＴ３の複数のエミッタパッド３４の各々には、２本の導体ワイヤ１５の一端が接続され、それらの他端は配線パターン２２または２３に接続されている。各ＩＧＢＴ３の複数のエミッタパッド３４の各々が、２本の導体ワイヤ１５を通じて配線パターン２２または２３に接続されている点は、実施の形態１〜７による半導体装置１０１〜１０７を例示した各図においても同様であり、実施の形態１６および１７を除く、以下の実施の形態９〜１５による半導体装置１０９〜１１５を例示する各図においても同様である。
【０１１０】
半導体装置１０８では上記のように、各ＩＧＢＴ３の複数のエミッタパッド３４のすべてが、配線パターン２２，２３を中継しない導電体、すなわちエミッタ電流が流れない導電体である、導体ワイヤＷ１〜Ｗ４のいずれかと配線パターン２６，２７のいずれかとを通じて、互いに電気的に接続されている。このため、複数のエミッタパッド３４の間で電位が均一化される。その結果、半導体装置１０８の負荷が短絡したとき、すなわち各ＩＧＢＴ３に過大な短絡電流が流れるときにおいても、各ＩＧＢＴ３のゲート電極の電位における発振現象が抑制される。
【０１１１】
図１７の例では、各ＩＧＢＴ３の各エミッタパッド３４には、導体ワイヤＷ１〜Ｗ４のいずれかが、１本ずつ接続されているが、一般には１本以上ずつが接続されておればよい。ただし、１本ずつ接続された図１７の形態では、導体ワイヤＷ１〜Ｗ４の本数を最小にし、かつ導体ワイヤＷ１〜Ｗ４の接続を容易にすると同時に、各ＩＧＢＴ３の発振を効果的に抑制できるという利点が得られる。
【０１１２】
半導体装置１０８ではさらに、各ＩＧＢＴ３のエミッタパッド３４が一方向に沿って配列しており、対応する配線パターン２２または２３と、配線パターン２６または２７とは、対応するＩＧＢＴ３を挟んで互いに配設され、しかもエミッタパッド３４の配列方向に沿って延在している。このため、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４とを、互いに干渉することなく、容易に配設することができる。さらに、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４との間の誘導結合を低減させ、それにより発振を抑制する効果を高めることができる。
【０１１３】
半導体装置１０８では、また、配線パターン２６および２７の各々が、他の配線パターンを挟むことなく、対応するＩＧＢＴ３に隣接している。このため、導体ワイヤＷ１〜Ｗ４を短く設定することが可能である。それにより、エミッタパッド３４どうしを電気的に接続する導電体のインダクタンスが低減されるので、エミッタパッド３４の間で、さらに効果的に電位を均一化することができる。また、配線パターン２６および２７の各々が、対応するＩＧＢＴ３ごとに、分割されているので、ＩＧＢＴ３のレイアウトに関する制約が少ないという利点がある。
【０１１４】
なお、半導体装置１０８として、上アーム１０および下アーム１１の各々が、互いに並列に接続された２個のＩＧＢＴ３を備えた例を示したが、互いに並列に接続された３個以上のＩＧＢＴ３を備えていてもよく、また単一のＩＧＢＴ３のみを備えてもよい。いずれの場合においても、各ＩＧＢＴ３の複数のエミッタパッド３４のすべてが、配線パターン２２，２３を中継しない導電体を通じて、互いに電気的に接続されるので、ＩＧＢＴ３の発振を抑制することができる。
【０１１５】
実施の形態９．
図１８は、実施の形態９による半導体装置の平面断面図である。この半導体装置１０９の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図１８は図２の半導体装置１０１を半導体装置１０９としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１１６】
各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部であって、２個以上（図１８の例では４個）のエミッタパッド３４にのみ、導体ワイヤＷ１〜Ｗ４が接続されている点において、半導体装置１０９は、実施の形態８による半導体装置１０８とは特徴的に異なっている。例えば、上アーム１０に属する２個のＩＧＢＴ３のうちの１個（図１７の左端に位置するＩＧＢＴ３）に設けられた６個のエミッタパッド３４のうち、４個のエミッタパッド３４にのみ、４本の導体ワイヤＷ１の一端が個別に接続され、それらの導体ワイヤＷ１の他端は配線パターン２６に接続されている。
【０１１７】
半導体装置１０９では、各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部（ただし２個以上）のエミッタパッド３４どうしが、配線パターン２２，２３を中継しない導電体（すなわち、導体ワイヤＷ１〜Ｗ４のいずれか、および配線パターン２６，２７のいずれか）によって互いに電気的に接続されるので、ＩＧＢＴ３の短絡時の発振を抑制する効果が、相応に得られる。また、導体ワイヤＷ１〜Ｗ４どうしの間隔を広く確保することができるので、これらの導体ワイヤＷ１〜Ｗ４の接続が容易であるという利点が得られる。
【０１１８】
各ＩＧＢＴ３が有する複数のエミッタパッド３４のうち、導体ワイヤＷ１〜Ｗ４のいずれかが接続されるエミッタパッド３４が占める比率は、１／２以上（図１８のＩＧＢＴ３の例では、３個以上）であることが望ましい。これは、上記比率が１／２以上であれば、発振を抑制する効果が、相当顕著に現れることによる。
【０１１９】
実施の形態１０．
図１９は、実施の形態１０による半導体装置の平面断面図である。この半導体装置１１０の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図１９は図２の半導体装置１０１を半導体装置１１０としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１２０】
上アーム１０および下アーム１１の各々において、並列接続された２個以上（図１９の例では２個）のＩＧＢＴ３に対応する配線パターン２６または２７が、対応するＩＧＢＴ３ごとに分割されず、一体的に連結している点において、半導体装置１１０は、実施の形態８による半導体装置１０８とは特徴的に異なっている。このため、各ＩＧＢＴ３の中で、エミッタパッド３４どうしが、導体ワイヤＷ１〜Ｗ４のいずれか、および配線パターン２６，２７のいずれかを通じて接続されるだけでなく、並列接続されるＩＧＢＴ３の間でも、エミッタパッド３４どうしが、それらの導電体を通じて互いに接続される。その結果、各ＩＧＢＴ３の発振を抑制する効果が、実施の形態８の半導体装置１０８に比べて、さらに高められる。
【０１２１】
また、半導体装置１１０では、互いに並列接続されるＩＧＢＴ３のエミッタパッド３４が一方向に沿って配列するように、各ＩＧＢＴ３が配置されており、配線パターン２６および２７は、対応するエミッタパッド３４の配列方向に沿って延在している。このため、導体ワイヤＷ１〜Ｗ４を、容易に配設することができる。
【０１２２】
実施の形態１１．
図２０は、実施の形態１１による半導体装置の平面断面図である。この半導体装置１１１の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２０は図２の半導体装置１０１を半導体装置１１１としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１２３】
上アーム１０および下アーム１１の各々において、並列接続された２個以上（図１９の例では２個）のＩＧＢＴ３に対応する配線パターン２６または２７が、対応するＩＧＢＴ３ごとに分割されず、一体的に連結している点において、半導体装置１１１は、実施の形態９による半導体装置１０９とは特徴的に異なっている。このため、各ＩＧＢＴ３の中で、一部のエミッタパッド３４どうしが、導体ワイヤＷ１〜Ｗ４のいずれか、および配線パターン２６，２７のいずれかを通じて接続されるだけでなく、並列接続されるＩＧＢＴ３の間でも、一部のエミッタパッド３４どうしが、それらの導電体を通じて互いに接続される。このため、各ＩＧＢＴ３の発振を抑制する効果が、実施の形態９の半導体装置１０９に比べて、さらに高められる。また、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうち、導体ワイヤＷ１〜Ｗ４のいずれかが接続されるエミッタパッド３４が占める比率が、１／２以上であることがより望ましい点については、実施の形態９の半導体装置１０９と同様である。
【０１２４】
半導体装置１１１では、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうちで、導体ワイヤＷ１〜Ｗ４のいずれかが接続される２個の以上のエミッタパッド３４は、比較的均等に割り当てられている。図２０の例では、導体ワイヤＷ１〜Ｗ４のいずれかが接続される４個のエミッタパッド３４は、両端部と中央部とに割り当てられている。半導体装置１０９（図１８）についても同様である。それによって、各ＩＧＢＴ３に属する複数のエミッタパッド３４の間で、電位の均一化がより効果的に達成されるので、発振がより効果的に抑制される。
【０１２５】
これに対して、図２１が示す半導体装置１１１ａのように、互いに並列接続され、互いに隣接し合うＩＧＢＴ３の間で、互いに最近接するエミッタパッド３４に、導体ワイヤＷ１〜Ｗ４のいずれかを接続してもよい。図２１の例では、各ＩＧＢＴ３ごとに、３個のエミッタパッド３４に導体ワイヤＷ１〜Ｗ４のいずれかが接続されているが、一般には１個のエミッタパッド３４に導体ワイヤＷ１〜Ｗ４のいずれかが接続されていても良い。３個以上のＩＧＢＴ３が互いに並列接続される場合には、両端に位置するＩＧＢＴ３を除くＩＧＢＴ３については、その両端に位置するエミッタパッド３４を含む少なくとも２個のエミッタパッド３４に、導体ワイヤＷ１〜Ｗ４のいずれかが接続される。
【０１２６】
半導体装置１１１ａにおいても、各ＩＧＢＴ３の中で、一部のエミッタパッド３４どうしが、導体ワイヤＷ１〜Ｗ４のいずれか、および配線パターン２６，２７のいずれかを通じて接続されるだけでなく、並列接続されるＩＧＢＴ３の間でも、一部のエミッタパッド３４どうしが、それらの導電体を通じて互いに接続される。このため、ＩＧＢＴ３の発振を抑制する効果は、相応に得られる。特に、互いに並列接続される複数のＩＧＢＴ３の配列方向に沿った配線パターン２６または２７の長さを小さく抑えることができる。このことは、半導体装置１１１ａの小型化に寄与する。
【０１２７】
なお、半導体装置１１１ａにおいても、半導体装置１０９，１１１と同様に、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうち、導体ワイヤＷ１〜Ｗ４のいずれかが接続されるエミッタパッド３４が占める比率は、１／２以上であることがより望ましい。図２１の例では、上記比率は１／２に設定されている。
【０１２８】
実施の形態１２．
図２２は、実施の形態１２による半導体装置の平面断面図である。この半導体装置１１２の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２２は図２の半導体装置１０１を半導体装置１１２としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１２９】
配線パターン２６，２７が設けられず、各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部であって、２個以上（図２２の例では４個）のエミッタパッド３４どうしが、導体ワイヤＷ１〜Ｗ４のいずれかによって直接に接続される点において、半導体装置１１２は実施の形態９による半導体装置１０９とは特徴的に異なっている。半導体装置１１２においても、半導体装置１０９と同様に、各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部（ただし２個以上）のエミッタパッド３４どうしが、配線パターン２２，２３を中継しない導電体（すなわち、導体ワイヤＷ１〜Ｗ４のいずれか）によって互いに電気的に接続されるので、ＩＧＢＴ３の短絡時の発振を抑制する効果が、相応に得られる。実施の形態９の半導体装置１０９と同様に、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうち、導体ワイヤＷ１〜Ｗ４のいずれかが接続されるエミッタパッド３４が占める比率は、１／２以上であることがより望ましい。
【０１３０】
半導体装置１１２では、配線パターン２６，２７を必要としないので、製造工程が容易化されるとともに、基板２の面積を縮小化し、半導体装置１１２を小型化することができる。さらに、導体ワイヤＷ１〜Ｗ４の各々は、各ＩＧＢＴ３が有する複数のエミッタパッド３４のうちの一部にのみ接続されるので、各エミッタパッド３４の幅が狭い場合でも、導体ワイヤＷ１〜Ｗ４をエミッタパッド３４に容易に接続することができる。
【０１３１】
また、図２２が示すように、導体ワイヤＷ１〜Ｗ４の各々は、各ＩＧＢＴ３の複数のエミッタパッド３４の配列方向に沿って配設されている。その結果、導体ワイヤＷ１〜Ｗ４は、導体ワイヤ１５とは、おおよそ直交する。それにより、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４の間の誘導結合が低く抑えられ、発振を抑制する効果がさらに高められる。
【０１３２】
さらに、各ＩＧＢＴ３に関して、導体ワイヤＷ１〜Ｗ４は、導体ワイヤ１５の一端よりも配線パターン２２または２３から遠い部分において、２個以上のエミッタパッド３４に接続されている。このため、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４との間の誘導結合がさらに低く抑えられ、それにより発振を抑制する効果がさらに高められる。さらに、導体ワイヤ１５と導体ワイヤＷ１〜Ｗ４とを、互いに干渉することなく、容易に配設することができる。
【０１３３】
なお図２２には、２個のＩＧＢＴ３が並列接続される例を示したが、３個以上のＩＧＢＴ３が並列接続されても良い。また、上アーム１０および下アーム１１の各々が、単一のＩＧＢＴ３のみを備えてもよい。いずれの場合においても、各ＩＧＢＴ３の複数のエミッタパッド３４の一部が、配線パターン２２，２３を中継しない導電体を通じて、互いに電気的に接続されるので、ＩＧＢＴ３の発振を抑制する効果が相応に得られる。
【０１３４】
実施の形態１３．
図２３は、実施の形態１３による半導体装置の平面断面図である。この半導体装置１１３の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２３は図２の半導体装置１０１を半導体装置１１３としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１３５】
各ＩＧＢＴ３が有する複数のエミッタパッド３４のすべてが、導体ワイヤＷ１〜Ｗ４のいずれかによって互いに接続されている点において、半導体装置１１３は実施の形態１２による半導体装置１１２とは特徴的に異なっている。このため、半導体装置１１３では、各ＩＧＢＴ３の発振がより効果的に抑制される。
【０１３６】
実施の形態１４．
図２４は、実施の形態１４による半導体装置の平面断面図である。この半導体装置１１４の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２４は図２の半導体装置１０１を半導体装置１１４としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１３７】
各ＩＧＢＴ３が有する複数のエミッタパッド３４のすべてが、導体ワイヤＷ１またはＷ３によって互いに接続されるだけでなく、互いに並列接続される２個以上（図２５の例では２個）のＩＧＢＴ３の間でも、エミッタパッド３４が導体ワイヤＷ１またはＷ３で互いに接続されている点において、半導体装置１１４は、実施の形態１３による半導体装置１１３とは特徴的に異なっている。このため、半導体装置１１４では、各ＩＧＢＴ３の発振を抑制する効果が、実施の形態１３の半導体装置１１３に比べて、さらに高められる。また、互いに並列接続される２個以上のＩＧＢＴ３の間で、すべてのエミッタパッド３４が一方向に配列するので、導体ワイヤＷ１およびＷ３を、当該一方向に沿って容易に配設することができる。
【０１３８】
実施の形態１５．
図２５は、実施の形態１５による半導体装置の平面断面図である。この半導体装置１１５の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２５は図２の半導体装置１０１を半導体装置１１５としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１３９】
各ＩＧＢＴ３が有する複数のエミッタパッド３４の一部どうしが、導体ワイヤＷ１またはＷ３によって接続されるだけでなく、互いに並列接続される２個以上（図２５の例では２個）のＩＧＢＴ３の間でも、エミッタパッド３４が導体ワイヤＷ１またはＷ３で互いに接続されている点において、半導体装置１１５は、実施の形態１２による半導体装置１１２とは特徴的に異なっている。このため、各ＩＧＢＴ３の発振を抑制する効果が、実施の形態１２の半導体装置１１２に比べて、さらに高められる。
【０１４０】
実施の形態１６．
図２６は、実施の形態１６による半導体装置の平面断面図である。この半導体装置１１６の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２６は図２の半導体装置１０１を半導体装置１１６としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１４１】
各ＩＧＢＴ３が有する複数のエミッタパッド３４の各々が、１本の導体ワイヤ１５のみを通じて配線パターン２２または２３へ接続されている点において、半導体装置１１６は従来技術による半導体装置１５０とは特徴的に異なっている。このため、半導体装置１１６の負荷が短絡することにより、各ＩＧＢＴ３に過大な短絡電流が流れたときにおいても、各ＩＧＢＴ３を流れるエミッタ電流の大きさが、導体ワイヤ１５の抵抗によって制限されるので、各ＩＧＢＴ３のゲート電極の電位における発振現象が抑制される。また、各ＩＧＢＴ３の複数のエミッタパッド３４が一方向に沿って配列しており、対応する配線パターン２２または２３が、上記一方向に沿って延在しているので、複数の導体ワイヤ１５を互いに干渉することなく、容易に配設することができる。
【０１４２】
実施の形態１７．
図２７は、実施の形態１７による半導体装置の平面断面図である。この半導体装置１１７の回路図および外観斜視図は、実施の形態１の図１および図２と同一であり、図２７は図２の半導体装置１０１を半導体装置１１７としたときのＸ−Ｘ切断線に沿った断面図に相当する。
【０１４３】
各ＩＧＢＴ３に接続される各導体ワイヤ１５の中間部が、対応するダイオード４のアノード電極に接続されている点において、半導体装置１１７は実施の形態１６による半導体装置１１６とは、特徴的に異なっている。このため、半導体装置１１７では、対応するＩＧＢＴ３とダイオード４との間を接続するための導体ワイヤを別途に配設する必要がない。すなわち、半導体装置１１７の全体における導体ワイヤの本数を低減して、製造工程数および製造コストを節減することができる。
【０１４４】
変形例．
(1)以上の各実施の形態では、半導体装置がＩＧＢＴ３を備える例を示したが、本発明は、主電流（例えばエミッタ電流、ドレイン電流など）が流れる一対の主電極、および駆動信号を受信しそれに応答して主電流を制御する制御電極を有するスイッチング素子を備える半導体装置に広く適用可能である。スイッチング素子は、例えば、ＭＯＳＦＥＴあるいはバイポーラトランジスタであってもよい。一般のスイッチング素子では、ゲート配線３２は、制御電極配線へ拡張され、ゲートパッド３３は、制御電極のボンディングパッドへ拡張され、エミッタパッド３４は、主電極のボンディグパッドへ拡張される。
【０１４５】
ただし、各実施の形態による半導体装置１０１〜１１７は、本来において発振を起こし易い絶縁ゲート型のスイッチング素子であるＩＧＢＴ３を用いているにも関わらず、その発振を抑制することができ、制御が容易であるという絶縁ゲート型のスイッチング素子の利点を生かして、大電流を制御する応用装置への利用に幅広く供することができる。また、絶縁ゲート型のスイッチング素子では、ゲート絶縁膜の保護の必要性が高いため、その意味でも本発明が特に有用である。
【０１４６】
(2)一般に、複数のＩＧＢＴ３（一般には複数のスイッチング素子）のエミッタ電極（一般には主電極）どうしを、エミッタ電流（一般には主電流）が流れる配線パターン２２（または２３）を中継することなく電気的に接続する何らかの導電体が設けられておれば、半導体装置１０１〜１０７と同様に、エミッタ電極（一般には主電極）の電位の均一性を高めることができ、それによって発振現象を抑制することができる。半導体装置１０１，１０２では、配線パターン２６（または２７）および導体ワイヤＷ１，Ｗ２（またはＷ３，Ｗ４）が導電体に相当し、半導体装置１０３では、導体ワイヤＷ５（またはＷ６）が導電体に相当する。
【０１４７】
【発明の効果】
第１の発明の装置では、互いに並列接続された複数のスイッチング素子の他方主電極どうしが、第２配線パターンを中継しない導電体、すなわち主電流が流れない導電体を通じて、互いに電気的に接続されているので、複数のスイッチング素子の間で他方主電極の電位が均一化される。その結果、複数のスイッチング素子の負荷が短絡したときにおいても、複数のスイッチング素子の制御電極の電位における発振現象が抑制される。
【０１４８】
さらに、第１の発明の装置では、複数のスイッチング素子の他方主電極どうしの電気的接続が、第３配線パターンと第２導体ワイヤとを通じて簡単に実現する。しかも、第２導体ワイヤを配設する工程で、ワイヤカットをスイッチング素子の上で行う必要がないので、スイッチング素子の損傷を防止するための手だてを必要としない。
【０１４９】
さらに、第１の発明の装置では、第２および第３配線パターンが、複数のスイッチング素子を挟んで互いに反対側に配設され、かつ複数のスイッチング素子の配列方向に沿って延在しているので、第１導体ワイヤと第２導体ワイヤとを互いに干渉することなく、容易に配設することができる。さらに、第１導体ワイヤと第２導体ワイヤとの間の誘導結合を低減させ、それにより発振を抑制する効果を高めることができる。
【０１５０】
さらに、第１の発明の装置では、第３配線パターンが、他の配線パターンを挟むことなく複数のスイッチング素子に隣接しているので、第２導体ワイヤを短く設定することが可能である。それにより、複数のスイッチング素子の他方主電極どうしを電気的に接続する導電体のインダクタンスが低減されるので、他方主電極の電位を均一化する効果を高めることができる。
【０１５１】
第２の発明の装置では、第３配線パターンが反復する屈曲部を有するので、複数のスイッチング素子の他方主電極どうしを電気的に接続する導電体のインダクタンスを、発振を抑制する上で最適な値に調整することができる。
【０１５５】
第３の発明の装置では、複数のスイッチング素子の制御電極と第３配線パターンとの間に電圧クランプ素子が介挿されるので、制御電極の電位の発振現象が仮に生じても、その振幅が低く抑えられる。
【０１６１】
第４の発明の装置では、複数のスイッチング素子の各々が、本来において発振を起こし易い絶縁ゲート型のスイッチング素子であるにも関わらず、その発振が抑制されるので、制御が容易であるという絶縁ゲート型のスイッチング素子の利点を生かして、大電流を制御する応用装置への利用に幅広く供することができる。
【図面の簡単な説明】
【図１】 実施の形態１の装置の回路図である。
【図２】 実施の形態１の装置の外観斜視図である。
【図３】 実施の形態１の装置の平面断面図である。
【図４】 実施の形態２の装置の平面断面図である。
【図５】 実施の形態３の装置の平面断面図である。
【図６】 実施の形態４の装置の平面断面図である。
【図７】 実施の形態５の装置の平面断面図である。
【図８】 実施の形態５の装置の一部の回路図である。
【図９】 実施の形態６の装置の平面断面図である。
【図１０】 実施の形態６の装置の一部の模式図である。
【図１１】 実施の形態６の装置の一部の回路図である。
【図１２】 実施の形態７の装置の平面断面図である。
【図１３】 実施の形態７の装置の一部の模式図である。
【図１４】 実施の形態７の装置の一部の模式図である。
【図１５】 実施の形態７の装置の一部の回路図である。
【図１６】 各実施の形態のＩＧＢＴの平面図である。
【図１７】 実施の形態８の装置の平面断面図である。
【図１８】 実施の形態９の装置の平面断面図である。
【図１９】 実施の形態１０の装置の平面断面図である。
【図２０】 実施の形態１１の装置の平面断面図である。
【図２１】 実施の形態１１の別の例による装置の平面断面図である。
【図２２】 実施の形態１２の装置の平面断面図である。
【図２３】 実施の形態１３の装置の平面断面図である。
【図２４】 実施の形態１４の装置の平面断面図である。
【図２５】 実施の形態１５の装置の平面断面図である。
【図２６】 実施の形態１６の装置の平面断面図である。
【図２７】 実施の形態１７の装置の平面断面図である。
【図２８】 従来の装置の平面断面図である。
【符号の説明】
２ 基板、３ ＩＧＢＴ（スイッチング素子）、４ ダイオード、１５ 導体ワイヤ（第１導体ワイヤ）、１７ 導体ワイヤ（第４導体ワイヤ）、２１ 配線パターン（第１配線パターン）、２２ 配線パターン（第１配線パターン，第２配線パターン）、２３ 配線パターン（第２配線パターン）、２３ａ 第１部分、２３ｂ 第２部分、２４，２５ 配線パターン（第４配線パターン）、２６，２７ 配線パターン（第３配線パターン）、３０ 電圧クランプ素子、３２ ゲート配線（制御電極配線）、３４ エミッタパッド（ボンディングパッド）、４０，４１ スリット、５０，５１ 導体ワイヤ（第５導体ワイヤ）、ＥＥ，ＯＵＴ 外部端子、Ｓ１，Ｓ２ 外部端子、Ｗ１〜Ｗ４ 導体ワイヤ（第２導体ワイヤ）、Ｗ５〜Ｗ１０ 導体ワイヤ（第３導体ワイヤ）。
Claims (4)
- 主面を有する基板と、
互いに電気的に絶縁されて前記主面の上に配設された第１配線パターン及び第２配線パターンと、
前記第１配線パターンの上に配置されることにより、一方主電極どうしが互いに電気的に接続された複数のスイッチング素子と、
前記複数のスイッチング素子の他方主電極に一端が接続され、前記第２配線パターンへ他端が接続された複数の第１導体ワイヤと、
前記第２配線パターンに接続され、前記複数のスイッチング素子の前記他方主電極と外部とを、前記第２配線パターンを通じて電気的に接続する外部端子と、
前記複数のスイッチング素子の前記他方主電極どうしを、前記第２配線パターンを中継することなく電気的に接続する導電体と、を備える半導体装置であって、
前記導電体が、
前記第１配線パターン及び前記第２配線パターンから孤立し、前記第１配線パターン及び前記第２配線パターンに対して電気的に絶縁されて前記主面の上に配設された第３配線パターンと、
前記複数のスイッチング素子の前記他方主電極に一端が接続され、前記第３配線パターンへ他端が接続された複数の第２導体ワイヤと、を備え、
前記第２配線パターンが、前記複数のスイッチング素子の配列方向に沿って延在しており、
前記第３配線パターンが、前記複数のスイッチング素子を挟んで前記第２配線パターンとは反対側に、前記複数のスイッチング素子の配列方向に沿って延在しており、
さらに、前記第３配線パターンが、他の配線パターンを挟むことなく前記複数のスイッチング素子に隣接している、半導体装置。 - 前記第３配線パターンが反復する屈曲部を有する、請求項１に記載の半導体装置。
- 前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンに対して電気的に絶縁されて前記主面の上に配設された第４配線パターンと、
前記複数のスイッチング素子の制御電極に一端が接続され、前記第４配線パターンへ他端が接続された複数の第４導体ワイヤと、
前記第３配線パターンに一端が接続され、前記４配線パターンに他端が接続された電圧クランプ素子と、をさらに備える請求項１又は請求項２に記載の半導体装置。 - 前記複数のスイッチング素子の各々が、絶縁ゲート型のスイッチング素子である、請求項１ないし請求項３のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184608A JP4484400B2 (ja) | 2000-08-28 | 2001-06-19 | 半導体装置 |
| US09/939,746 US6552429B2 (en) | 2000-08-28 | 2001-08-28 | Power switching semiconductor device with suppressed oscillation |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000257227 | 2000-08-28 | ||
| JP2000-257227 | 2000-08-28 | ||
| JP2001184608A JP4484400B2 (ja) | 2000-08-28 | 2001-06-19 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010010934A Division JP4955077B2 (ja) | 2000-08-28 | 2010-01-21 | 半導体装置 |
| JP2010010935A Division JP4955078B2 (ja) | 2000-08-28 | 2010-01-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002153079A JP2002153079A (ja) | 2002-05-24 |
| JP4484400B2 true JP4484400B2 (ja) | 2010-06-16 |
Family
ID=26598576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184608A Expired - Lifetime JP4484400B2 (ja) | 2000-08-28 | 2001-06-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4484400B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2541596A1 (en) | 2011-06-29 | 2013-01-02 | Hitachi, Ltd. | Power semiconductor module |
| DE112018004893T5 (de) | 2017-09-04 | 2020-06-10 | Mitsubishi Electric Corporation | Halbleitermodul und Leistungswandlervorrichtung |
| US11605613B2 (en) | 2020-05-08 | 2023-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159197A (ja) * | 2003-11-28 | 2005-06-16 | Mitsubishi Electric Corp | 半導体モジュール及び半導体装置 |
| JP2006049341A (ja) | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4517901B2 (ja) * | 2005-03-14 | 2010-08-04 | 三菱電機株式会社 | 電力用半導体モジュールおよびその駆動回路 |
| WO2010131679A1 (ja) * | 2009-05-14 | 2010-11-18 | ローム株式会社 | 半導体装置 |
| JP2011228719A (ja) * | 2011-05-23 | 2011-11-10 | Renesas Electronics Corp | Ｄｃ／ｄｃコンバータ用半導体装置 |
| JP5930954B2 (ja) * | 2012-12-14 | 2016-06-08 | 三菱電機株式会社 | パワーモジュール |
| JP6041770B2 (ja) * | 2013-08-26 | 2016-12-14 | カルソニックカンセイ株式会社 | 半導体装置 |
| JP6406815B2 (ja) * | 2013-11-29 | 2018-10-17 | 株式会社東芝 | 半導体装置 |
| JP7099075B2 (ja) * | 2017-08-15 | 2022-07-12 | 富士電機株式会社 | 半導体モジュール |
| JP6819540B2 (ja) * | 2017-10-23 | 2021-01-27 | 三菱電機株式会社 | 半導体装置 |
| DE112019000112T5 (de) | 2018-04-18 | 2020-05-14 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| CN111801795A (zh) * | 2018-09-14 | 2020-10-20 | 富士电机株式会社 | 半导体装置 |
| JP7491043B2 (ja) | 2020-05-13 | 2024-05-28 | 富士電機株式会社 | 半導体モジュール |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19549011A1 (de) * | 1995-12-28 | 1997-07-03 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips |
| JP2973799B2 (ja) * | 1993-04-23 | 1999-11-08 | 富士電機株式会社 | パワートランジスタモジュール |
-
2001
- 2001-06-19 JP JP2001184608A patent/JP4484400B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2973799B2 (ja) * | 1993-04-23 | 1999-11-08 | 富士電機株式会社 | パワートランジスタモジュール |
| DE19549011A1 (de) * | 1995-12-28 | 1997-07-03 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2541596A1 (en) | 2011-06-29 | 2013-01-02 | Hitachi, Ltd. | Power semiconductor module |
| DE112018004893T5 (de) | 2017-09-04 | 2020-06-10 | Mitsubishi Electric Corporation | Halbleitermodul und Leistungswandlervorrichtung |
| US11063025B2 (en) | 2017-09-04 | 2021-07-13 | Mitsubishi Electric Corporation | Semiconductor module and power conversion device |
| US11605613B2 (en) | 2020-05-08 | 2023-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002153079A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4955077B2 (ja) | 半導体装置 | |
| JP4484400B2 (ja) | 半導体装置 | |
| CN103051312B (zh) | 低阻抗栅极控制方法和设备 | |
| JP4125567B2 (ja) | 近接して結合された高電圧出力及びオフラインのトランジスタ対を有する集積回路 | |
| EP3442020B1 (en) | Power semiconductor module | |
| CN107851637B (zh) | 功率半导体模块 | |
| US10049968B2 (en) | Semiconductor device | |
| US6249024B1 (en) | Power module with repositioned positive and reduced inductance and capacitance | |
| EP2862202B1 (en) | Substrate for mounting multiple power transistors thereon and power semiconductor module | |
| JP4164810B2 (ja) | 電力用半導体モジュール | |
| US6552429B2 (en) | Power switching semiconductor device with suppressed oscillation | |
| JP7438021B2 (ja) | 半導体装置 | |
| US11158569B2 (en) | Semiconductor component and semiconductor package | |
| US6717258B2 (en) | Power semiconductor device | |
| KR20120012407A (ko) | 전력반도체 모듈 및 서브모듈 | |
| US5892268A (en) | Inductive load driving and control circuits inside isolation regions | |
| JP2782647B2 (ja) | 半導体装置 | |
| CN114079446A (zh) | 开关装置及用于制造开关装置的方法 | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| KR20040010128A (ko) | 파워모듈의 게이트 구동회로 | |
| CN111769723A (zh) | 具有附加发射极/源极路径的并联功率模块 | |
| JP3048790B2 (ja) | 半導体集積回路装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JP4073621B2 (ja) | パワーモジュール | |
| JP2003152183A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061117 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100323 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4484400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |