CN114079446A - 开关装置及用于制造开关装置的方法 - Google Patents

开关装置及用于制造开关装置的方法 Download PDF

Info

Publication number
CN114079446A
CN114079446A CN202110924135.7A CN202110924135A CN114079446A CN 114079446 A CN114079446 A CN 114079446A CN 202110924135 A CN202110924135 A CN 202110924135A CN 114079446 A CN114079446 A CN 114079446A
Authority
CN
China
Prior art keywords
sub
modules
transistor switch
transistor
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110924135.7A
Other languages
English (en)
Inventor
克里斯蒂安·罗伯特·穆勒
安德烈莎·科尔维罗***
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114079446A publication Critical patent/CN114079446A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了开关装置及用于制造开关装置的方法。其中描述了一种包括第一晶体管开关和第二晶体管开关的开关装置。第一晶体管开关和第二晶体管开关中的每一个包括多个子模块。第一晶体管开关的至少一个子模块在空间上被布置成相比于距离第一晶体管开关的其他子模块，更靠近第二晶体管开关的至少两个子模块。

Description

开关装置及用于制造开关装置的方法
技术领域
本发明涉及电子学领域，并且具体地涉及开关装置及用于制造开关装置的方法。
背景技术
如今在各种应用中，在功率半导体开关装置中使用如太阳能电池整流器或电机驱动器拓扑，其中使用三个或更多个输入电压，通过切换开关装置的开关，这些输入电压可以选择性地耦合至一个输出或若干个输出。示例包括中性点钳位拓扑(NPC)(如NPC1或NPC2)以及有源中性点钳位拓扑(ANPC)(如ANPC1、ANPC2或ANPC3)。
这样的开关装置包括由一个或更多个晶体管实现的多个开关。根据实现方式，这样的开关装置的开关可能需要具有不同的特性。例如，一些开关可以被设计成低切换损耗(也称为快速开关)，而对其他开关可以优化低导通损耗(也称为慢速开关)。为了在这样的开关装置中实现低损耗，必须满足取决于开关装置的各种标准。这些标准可以包括将负载端子彼此靠近放置、通过减少致使寄生杂散电感的键合线的数目来优化换向路径、相等的电流分配和优化的热扩散。
鉴于此，需要优化这样的开关装置中的布局。
发明内容
提供了开关装置和用于制造开关装置的方法。
在实施方式中，提供了一种开关装置，该开关装置包括：多个晶体管开关，所述多个晶体管开关包括第一晶体管开关和至少一个第二晶体管开关，其中，第一晶体管开关包括多个第一子模块，每个第一子模块包括第一晶体管开关的一个或更多个第一晶体管，其中，至少一个第二晶体管开关包括多个第二子模块，每个第二子模块包括至少一个第二晶体管开关的一个或更多个第二晶体管，并且其中，第一子模块中的至少一个在空间上被布置成使得其相比于距离除了第一子模块中的至少一个之外的其他第一子模块，更靠近第二子模块中的至少两个。
在另一实施方式中，提供了一种用于制造开关装置的方法，该方法包括：设置多个晶体管开关，所述多个晶体管开关包括第一晶体管开关和至少一个第二晶体管开关，其中，第一晶体管开关包括多个第一子模块，每个第一子模块包括第一晶体管开关的一个或更多个第一晶体管，其中，至少一个第二晶体管开关包括多个第二子模块，每个第二子模块包括至少一个第二晶体管开关的一个或更多个第二晶体管，以及在空间上布置第一子模块中的至少一个，使得其相比于距离除了第一子模块中的至少一个之外的其他第一子模块，更靠近第二子模块中的至少两个。
上面的概述仅是对一些实施方式的简要概述，并且不被解释为限制，因为其他实施方式可以包括除了上面明确给出的特征之外的其他特征。
附图说明
图1是根据实施方式的开关装置的示意性顶视图。
图2是根据比较性示例的开关装置的示意性顶视图。
图3是根据实施方式的开关装置的示意性顶视图。
图4是根据比较性示例的开关装置的示意性顶视图。
图5是根据实施方式的开关装置的示意性顶视图。
图6是根据比较性示例的开关装置的示意性顶视图。
图7是根据实施方式的开关装置的示意性顶视图。
图8是根据实施方式的开关装置的布局的示意性视图。
图9至图11示出了可以使用各种实施方式实现的各种开关装置的拓扑。
图12是示出根据实施方式的方法的流程图。
具体实施方式
在下文中，将参照附图详细描述各种实施方式。这些实施方式仅通过示例的方式给出并且不被解释为限制。
可以将来自不同实施方式的特征进行组合以形成另一实施方式。关于实施方式中的一个所描述的变化和修改也适用于其他实施方式，并且因此不再进行重复描述。
除了明确示出和描述的特征或元件之外，还可以提供常规特征或元件，例如在常规开关装置中使用的特征或元件。
参照附图时使用的任何方向术语，如上、下、左、右、顶部、底部等用于易于引用附图中的部分，并且不被解释为指示示出开关装置的实现方式必须在空间中排列的方向，因为它们可以沿任意方向放置。
在下文中，讨论了开关装置的各种实施方式。开关装置通常包括多个(即，两个或更多个)晶体管开关，晶体管开关可以被控制成选择性地将开关装置的一个或更多个输入耦合至开关装置的一个或更多个输出。开关装置可以例如包括集成在不同芯片上和/或不同模块中的一个或更多个晶体管开关或者集成在单个芯片上的一个或更多个晶体管开关。
这样的开关装置的各个晶体管开关可以包括多个(即两个或更多个)晶体管。例如，对于高电流应用，多个晶体管可以并联耦合，使得晶体管开关的每个晶体管仅承载一部分电流，或者在高电压应用的情况下，多个晶体管可以串联耦合，使得可以在各个晶体管之间分配总电压降。
晶体管开关和各个晶体管在本文中被描述为具有两个负载端子和控制端子。控制端子用于导通或关断晶体管开关或晶体管。在导通状态下，晶体管开关或晶体管在其负载端子之间提供低欧姆连接(在这种情况下，电阻通常称为导通电阻Ron)，并且在关断状态下，晶体管开关或晶体管本质上提供了其负载端子之间的电隔离(取决于设计，除了可能小的漏电流之外)。
可以使用各种类型的晶体管来实现晶体管开关，例如场效应晶体管，如MOSFET、双极结型晶体管(BJT)、绝缘栅双极晶体管(IGBT)或反向导通装置(RCD)如RC-IGBT。在场效应晶体管的情况下，上述负载端子对应于源极和漏极端子，并且控制端子对应于栅极端子。在双极结型晶体管的情况下，负载端子对应于集电极和发射极端子，并且控制端子对应于基极端子。在绝缘栅双极晶体管的情况下，负载端子对应于集电极和发射极端子，并且控制端子对应于栅极端子。在关于附图描述的以下实施方式中，使用场效应晶体管作为示例，但是要理解，也可以使用其他类型的晶体管。
各种半导体材料可以用于实现晶体管，例如硅(Si)、碳化硅(SiC)或氮化镓(GaN)。开关装置中的不同晶体管或晶体管开关可以是相同类型的晶体管和/或基于相同的半导体材料，但是也可以是不同的晶体管类型和/或基于不同的半导体材料。
当晶体管开关包括如上所述的多个晶体管时，这些晶体管是共同控制的，即它们连带地导通和关断，并且如上所提及，晶体管的负载端子并联或串联连接以维持更高的电流或电压。
形成晶体管开关的晶体管可以被划分为多个子模块。每个子模块然后可以包括一个或更多个晶体管。各个子模块可以集成在单个芯片上，而不同的子模块可以设置在不同的芯片上。在其他实施方式中，不同的子模块可以设置在同一芯片的不同区域中。
在以下讨论的实施方式中，开关装置包括第一晶体管开关和至少一个第二晶体管开关。第一晶体管开关包括多个第一子模块，并且至少一个第二晶体管开关包括多个第二子模块。第一子模块中的至少一个可以在空间上布置成使得其相比于距离除了第一子模块中的至少一个之外的其他第一子模块，更靠近第二子模块中的至少两个。“更靠近”可以指示第一子模块中的至少一个与第二子模块中的至少两个之间的最短距离或第一子模块中的至少一个与第二子模块中的至少两个的中心之间的距离小于第一子模块中的至少一个与其他第一子模块之间的对应距离(最短距离或中心距离)。在一些实施方式中，“更靠近”可以指示在第二子模块中的至少两个与第一子模块中的至少一个之间可以不放置其他子模块。应当注意，除了第一子模块中的至少一个之外的其他第一子模块(例如在第一子模块和第二子模块的布置的***处的第一子模块)相比于距离第一子模块中的其他第一子模块，可以更靠近仅第二子模块中的至少一个，或者可以以其他方式布置。在一些实施方式中，第一子模块中的每一个相比于距离其他第一子模块，可以更靠近第二子模块中的至少一个。还应当注意，布置还可以包括多于一个的第二晶体管开关。作为示例，至少一个第二晶体管开关可以包括两个第二晶体管开关。在这种情况下，例如不同的第二晶体管开关的子模块可以定位成相比于第一子模块中的其他子模块，更靠近第一子模块中的至少一个。现在将参照附图和比较性示例来讨论这样的布置的各种示例。
在以下示例中，使用了两个晶体管开关，每个晶体管开关包括两个子模块。然而，所讨论的相同布置也可以用于更多晶体管开关或包括更多子模块的晶体管开关。此外，在下面讨论的实施方式中，两个晶体管开关并联耦合，并且子模块也并联耦合，使用相同的源电极和漏电极，但是使用不同的栅电极。这样的布置可以用于在如NPC拓扑或ANPC拓扑的开关装置拓扑中实现单个开关。在其他实施方式中，可以以其他方式电耦合两个晶体管开关。
还应当注意，为了实现晶体管开关的子模块，或者实现晶体管开关，可以使用不同类型的晶体管或相同类型的晶体管。例如，在一些实现方式中，子模块中的所有晶体管可以是相同的类型，而在其他实现方式中，子模块中的所有晶体管可以是不同的类型。在一些实现方式中，晶体管开关的所有子模块包括相同类型的晶体管，而在其他情况下，晶体管开关的所有子模块可以包括不同类型的晶体管。
在以下对附图的描述中，相同的元件用相同的附图标记表示，并且因此不再重复进行详细描述。
图1示出了根据实施方式的开关装置的顶视图。开关装置包括：第一晶体管开关，该第一晶体管开关具有子模块15A和15B；以及第二晶体管开关，该第二晶体管开关包括子模块16A和16B。每个子模块15A、15B、16A、16B可以包括一个或更多个晶体管，在本示例的情况下为场效应晶体管。子模块15A、15B、16A、16B表示为方形。每个子模块的漏极端子位于底侧(在图1的顶视图中不可见)，源极端子设置在顶侧上方(在图1中可见)，并且相应的栅极端子表示为每个子模块的中间处的小方形。此表示仅作为示意。例如，栅极端子、源极端子和漏极端子的其他放置也是可以的。
晶体管开关被设置成选择性地将漏电极12耦合至源电极11，漏电极12可以经由触点DC+耦合至正DC电压，源电极11在表示为S的触点处接触。经由栅电极13来控制第一晶体管开关，栅电极13可以通过经由触点G1连接至一些控制电路，并且第二晶体管开关经由栅电极14控制，栅电极14可以经由触点G2耦合至控制电路。
如所示，第一子模块15A、15B的栅极端子经由相应的键合线与栅电极13耦合，并且第二子模块16A、16B的栅极端子也经由相应的键合线耦合至栅电极14。因此，第一晶体管开关和第二晶体管开关可以经由相应的栅电极13、14独立地进行切换，但是同一晶体管开关装置的子模块一起进行切换。
子模块15A、15B、16A和16B的源极端子经由如所示的键合线耦合至源电极11，并且子模块的漏极端子(例如使用导电焊料或其他导电安装技术)安装至漏电极12。图1中示出的键合线的数目仅为示例，并且不被解释为以任何方式进行限制。利用图1中电极的形式，提供了源极的感应负反馈耦合。在其他实施方式中，例如可以向第一子模块和第二子模块提供单独的源极端子11。
以上关于子模块及其与电极11、12、13和14的连接的说明也适用于图2至图7，并且因此将不会对每个图进行重复。
在图1中，电流通常从右侧(DC+)流向左侧(S)。
在图1中，以交替的方式设置第一晶体管开关的子模块15A、15B和第二晶体管开关的子模块16A、16B，例如在第一晶体管开关的第一子模块15A、15B之间设置有第二晶体管开关的子模块16A，反之亦然。因此，例如第一子模块15B相比于其距离另一第一子模块15A，更靠近第二子模块16A、16B两者。
图2示出了比较性示例以更好地说明图1的实施方式的特性。在图2中，第一子模块15A、15B彼此相邻布置，并且第二子模块16A、16B彼此相邻布置。因此，例如在这种情况下，第一子模块15B与其距离第一子模块15A一样靠近第二子模块16A，并且远离第二子模块16B。
在一些实施方式中，图1的布置具有以下优点：
当两个晶体管开关由经由栅极端子13、14提供的对应信号导通时，在图1和图2中更靠近右侧布置的子模块倾向于比更靠近左侧布置的子模块承载更多的电流，因为右侧的子模块更靠近供应电流的DC+触点。因此，在图1中，子模块16B倾向于比子模块15B承载更多的电流，子模块15B倾向于比子模块16A承载更多的电流，子模块16A进而倾向于比子模块15A承载更多的电流。在图2中，第二子模块16A、16B比第一子模块15A、15B承载更多的电流。换言之，在这种情况下，第二晶体管开关的两个子模块比第一晶体管开关的子模块承载更多的电流。
由此可以看出，图1中的第一晶体管开关和第二晶体管开关的子模块的交替布置有助于更好地平衡第一晶体管开关与第二晶体管开关之间的电流。因此，在一些实现方式中，可以在晶体管开关之间更好地平衡电流。应当注意，晶体管开关之间的电流分配的剩余差异可以通过修改子模块的控制来减少或补偿，例如通过对每个晶体管开关使用不同的栅极电阻。此外，在图1中，在一些实现方式中，电流可以更好地分配在可用区域上。例如，来自图1右侧的旨在当子模块16A、16B被导通时流动通过子模块16A的电流相较于在图2的情况下被分配到电极12的更大一部分上。这可能导致在一些实现方式中减少杂散电感。
此外，如果仅导通带有子模块15A和15B的第一晶体管开关并且关断带有子模块16A和16B的第二晶体管开关，反之亦然(第二晶体管开关导通并且第一晶体管开关关断)，在图1的情况下导通的子模块比在图2的情况下间隔得更远。在一些实现方式中，这可以促进散热，并且然后通常交替布置可以帮助确保用于第一晶体管开关和第二晶体管开关两者的类似热行为。
图3示出了根据另一实施方式的开关装置。在图3的实施方式中，电流从右上(DC+)流向左侧。另外地，图3的实施方式对应于图1的实施方式，其中以交替方式布置第一晶体管开关的子模块15A、15B和第二晶体管开关的子模块16A、16B。图4示出了对应的比较性示例，其中第一子模块15A、15B彼此并排布置，并且第二子模块16A、16B也彼此并排布置。此外在此，在图4的比较性示例中的一些实现方式中，与图3相比，当两个晶体管开关导通时发生较不均匀的电流分配，并且此外，在一些实现方式中，与图4相比，当仅一个晶体管开关导通时图3中的散热得到了改善。
图5示出了根据另一实施方式的开关装置。此处，源电极11设置在开关装置的底部处，使得电流基本上从右上(触点DC+)流向左下(触点S)。在图5的实施方式中，同样以交替方式布置第一晶体管开关的子模块15A、15B和第二晶体管开关的子模块16A、16B。
图6示出了对应的比较性示例，其中开关模块15A、15B彼此相邻布置，并且开关模块16A、16B也彼此相邻布置。
同样在这种情况下，图5的实施方式在一些实现方式中可以提供比图6的比较性示例更好的电流分配，并且在晶体管开关中的仅一个导通的情况下，图5的实施方式可以提供比图6的参照例更好的散热。
在图1、图3和图5的实施方式中，子模块以彼此相邻的线性方式布置。其他布置也是可以的。例如，作为示例，图7示出了根据实施方式的开关装置，其中电极11至14的布置类似于图1的布置。然而，在这种情况下，子模块15A、15B、16A、16B以棋盘方式布置在两个维度中。此外在这种情况下，例如子模块16B、16A比子模块15B更靠近子模块15A。例如，子模块的中心(例如栅电极)之间(子模块15A与子模块16B之间以及子模块15A与子模块16A之间)的距离比子模块15A与子模块15B之间的距离短。
此外，在这种情况下，在一些实现方式中，可以实现比图2的参照例更均匀的电流分配和更好的散热。
图8示出了对应于图1的实施方式的这种实施方式的布局示例。其中，子模块16A、15A、16B和15B以交替方式布置，并且每个子模块包括两个晶体管。与图1相比，图8中到源极的键合线比图1中的分布地更均匀(图1中仅从子模块15A、15B、16A、16B向下分布，图8中向左侧和右侧两者分布)，这在一些实现方式中可能有助于减少杂散电感。
如本文所讨论的，开关装置可以用于各种开关装置拓扑中。举一些示例来说，图9示出了具有四个开关T1至T4的中性点钳位(NPC)1拓扑，图10示出了具有四个开关T1至T4的NPC2拓扑，并且图11示出了具有六个开关T1至T6的有源中性点钳位拓扑(ANPC)。开关T1至T6在本文中与二极管D1至D6一起被表示为场效应晶体管。
在一些实现方式中，可以如参照图1至图8所讨论的那样实现图9至图11中的开关T1至T6中的每一个，即，例如包括两个或更多个晶体管开关，每个晶体管开关具有像例如图1、图3、图5或图7一样布置的子模块。在其他实施方式中，可以利用如所示布置的子模块来实现T1至T6中的两个或更多个开关。例如，T1可以由两个或更多个子模块组成，并且T2可以由两个或更多个子模块组成，子模块的布置如上所述(与图1、图3、图5和图7相比修改了漏极/源极连接以反映开关的不同连接)。此外，在一些实现方式中，开关T1至T6中的一些可以如本文所讨论的那样实现，而其他开关可以以常规方式实现。作为图9至图11的拓扑，本身是常规的拓扑，将不对其进行详细讨论。然而，与常规的实现方式形成对照，在图9至图11中，根据实施方式，使用以上讨论的技术来实现开关中的一些或所有开关。
基于开关的特性来做出使用本文讨论的技术来实现哪些开关的决定。此外，为了优化这样的拓扑的布局，以及开关的尺寸和针对开关的晶体管的选择，识别不同电流和电压条件的主要换向路径是有帮助的，因为沿着这些路径，最重要的开关的切换发生了。换言之，根据操作，一些开关更频繁地进行切换，而其他开关可以在至少大部分操作期间保持其状态(导通或关断)。
例如，对于图11的ANPC拓扑，各种调制原理是可以的。在所谓的ANPC1方法中，T1至T4是快速开关并且T5和T6是慢速开关。在ANPC2拓扑中，T5和T6是快速开关并且T1至T4是慢速开关。不同的开关可以被设置在不同的基板上。例如，在ANPC1拓扑中，可以在一个基板上实现T1、D1、T2、D2和T5、D5以及对应的子模块，可以在另一基板上实现T3/D3、T4/D4和T6/D6以及对应的子模块。
在一些实施方式中，对于ANPC1拓扑，T1和T4可以如上面讨论的例如关于图1、图3、图5或图7那样实现，例如使用碳化硅MOSFET，以具有对称的电流分布。通过提供如上所讨论的单独的栅电极，切换速度的适配是可以的。其余开关(T2、T3、T5、T6)可以以常规方式实现，例如使用硅IGBT。可以针对不同的电压设计不同的开关以优化损耗。这可以使得能够在没有同步整流的情况下进行运行，这是因为SiC MOSFET的体二极管在换向时没有压力。
如本示例所示，不同类型的晶体管和实现方式可以在拓扑中混合。
针对给定拓扑如图9至图11中的拓扑的单个开关，使用具有单独栅极的多个晶体管开关可以启用不同的操作策略。例如，可以进行依赖于电流的操作，其中对于负载电流，晶体管开关中的仅一个被激活，而另一晶体管开关关断。当负载电流(漏极与源极之间的电流)达到预定水平时，同时切换两个晶体管开关。这可以帮助降低装置温度并且可以帮助避免热过载。
在其他实施方式中，可以使用开关装置的两个晶体管开关的并联操作，其中所有子模块已经处于相同的切换状态。通过设置单独的栅极，可以提供对不同晶体管开关的切换速度的适配，这可以通过感应负反馈补偿栅极中的不对称或不对称。
此外，在其他实施方式中，交错操作是可以的，即晶体管开关以交替方式使用以进行切换。
图12是示出根据实施方式的用于制造开关装置的方法的流程图，该方法可以用于制造如上参照图1至图11所讨论的开关装置或其他类似的开关装置。为了避免重复，将参照前面的说明来说明图12的方法。
在130处，该方法包括设置晶体管开关，如上所述，每个晶体管开关包括子模块。
在131处，该方法包括如上面所说明的在空间上布置子模块，即，使得晶体管开关中的一个的至少一个子模块相比于其距离所述一个晶体管开关的其他子模块，更靠近晶体管开关中的另一晶体管开关的至少两个子模块。
通过以下示例来限定一些实施方式：
示例1.一种开关装置，包括：
多个晶体管开关，所述多个晶体管开关包括第一晶体管开关和至少一个第二晶体管开关，
其中，所述第一晶体管开关包括多个第一子模块，每个第一子模块包括所述第一晶体管开关的一个或更多个第一晶体管，
其中，所述至少一个第二晶体管开关包括多个第二子模块，每个第二子模块包括所述至少一个第二晶体管开关的一个或更多个第二晶体管，并且
其中，所述第一子模块中的至少一个在空间上布置成使得其相比于距离除了所述第一子模块中的所述至少一个之外的其他第一子模块，更靠近所述第二子模块中的至少两个。
示例2.根据示例1所述的开关装置，其中，所述第一子模块中的所述至少一个在空间上被布置在所述第二子模块中的所述至少两个之间。
示例3.根据示例2所述的开关装置，其中，在空间上沿第一方向以交替方式布置所述第一子模块和所述第二子模块。
示例4.根据示例3所述的开关装置，其中，所述第一晶体管开关和所述至少一个第二晶体管开关被布置成沿所述第一方向切换电流。
示例5.根据示例3所述的开关装置，其中，所述第一晶体管开关和所述至少一个第二晶体管开关被布置成沿不同于所述第一方向的第二方向切换电流。
示例6.根据示例5所述的开关装置，其中，所述第二方向基本上垂直于所述第一方向。
示例7.根据示例1所述的开关装置，其中，在空间上沿第一方向和垂直于所述第一方向的第二方向以交替方式布置所述多个第一子模块和所述多个第二子模块。
示例8.根据示例1至7中任一项所述的开关装置，其中，所述多个晶体管开关还包括至少一个第三晶体管开关，所述第三晶体管开关包括多个第三子模块，每个第三子模块包括所述第三晶体管开关的一个或更多个第三晶体管，其中，在空间上沿至少一个方向以交替方式布置所述第一子模块、所述第二子模块和所述第三子模块。
示例9.根据示例1至8中任一项所述的开关装置，其中，所述开关装置包括至少三个输入和至少一个输出。
示例10.根据示例9所述的开关装置，其中，所述多个晶体管开关以从由中性点钳位NPC和有源中性点钳位ANPC拓扑组成的组中选择的拓扑布置。
示例11.根据示例1至10中任一项所述的开关装置，其中，所述第一晶体管开关的第一负载端子耦合至所述至少一个第二晶体管开关的第一负载端子，所述第一晶体管开关的第二负载端子耦合至所述至少一个第二晶体管开关的第二负载端子，并且所述第一晶体管开关的控制端子独立于所述至少一个第二晶体管开关的控制端子可控。
示例12.根据示例1至11中任一项所述的开关装置，其中，所述第一子模块中的每一个相比于距离除了相应的第一子模块之外的其他第一子模块，更靠近所述第二子模块中的至少一个。
示例13.一种用于制造开关装置的方法，包括：
设置多个晶体管开关，所述多个晶体管开关包括第一晶体管开关和至少一个第二晶体管开关，
其中，所述第一晶体管开关包括多个第一子模块，每个第一子模块(15A，15B)包括所述第一晶体管开关的一个或更多个第一晶体管，
其中，所述至少一个第二晶体管开关包括多个第二子模块，每个第二子模块包括所述至少一个第二晶体管开关的一个或更多个第二晶体管，以及
在空间上布置所述第一子模块中的至少一个，使得其相比于距离除了所述第一子模块中的所述至少一个之外的其他第一子模块，更靠近所述第二子模块中的至少两个。
示例14.根据示例13所述的方法，其中，所述方法被配置成制造根据示例1至12中任一项所述的开关装置。
尽管本文已经示出和描述了特定实施方式，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，可以用各种替选和/或等同的实现方式代替所示出和所描述的特定实施方式。本申请旨在涵盖本文所讨论的特定实施方式的任何修改或变型。因此，本发明旨在仅由权利要求及其等效物限制。

Claims (14)

1.一种开关装置，包括：
多个晶体管开关，所述多个晶体管开关包括第一晶体管开关和至少一个第二晶体管开关，
其中，所述第一晶体管开关包括多个第一子模块(15A，15B)，每个第一子模块(15A，15B)包括所述第一晶体管开关的一个或更多个第一晶体管，
其中，所述至少一个第二晶体管开关包括多个第二子模块(16A，16B)，每个第二子模块(16A，16B)包括所述至少一个第二晶体管开关的一个或更多个第二晶体管，并且
其中，所述第一子模块(15A，15B)中的至少一个在空间上布置成使得其相比于距离除了所述第一子模块(15A，15B)中的所述至少一个之外的其他第一子模块(15A，15B)，更靠近所述第二子模块(16A，16B)中的至少两个。
2.根据权利要求1所述的开关装置，其中，所述第一子模块(15A，15B)中的所述至少一个在空间上布置在所述第二子模块(16A，16B)中的所述至少两个之间。
3.根据权利要求2所述的开关装置，其中，在空间上沿第一方向以交替方式布置所述第一子模块和所述第二子模块(15A，15B，16A，16B)。
4.根据权利要求3所述的开关装置，其中，所述第一晶体管开关和所述至少一个第二晶体管开关被布置成沿所述第一方向切换电流。
5.根据权利要求3所述的开关装置，其中，所述第一晶体管开关和所述至少一个第二晶体管开关被布置成沿不同于所述第一方向的第二方向切换电流。
6.根据权利要求5所述的开关装置，其中，所述第二方向基本上垂直于所述第一方向。
7.根据权利要求1所述的开关装置，其中，在空间上沿第一方向和垂直于所述第一方向的第二方向以交替方式布置所述多个第一子模块(15A，15B)和所述多个第二子模块(16A，16B)。
8.根据权利要求1至7中任一项所述的开关装置，其中，所述多个晶体管开关还包括至少一个第三晶体管开关，所述第三晶体管开关包括多个第三子模块，每个第三子模块包括所述第三晶体管开关的一个或更多个第三晶体管，其中，在空间上沿至少一个方向以交替方式布置所述第一子模块、所述第二子模块和所述第三子模块(15A、15B、16A、16B)。
9.根据权利要求1至8中任一项所述的开关装置，其中，所述开关装置包括至少三个输入和至少一个输出。
10.根据权利要求9所述的开关装置，其中，所述多个晶体管开关以从由中性点钳位NPC拓扑和有源中性点钳位ANPC拓扑组成的组中选择的拓扑布置。
11.根据权利要求1至10中任一项所述的开关装置，其中，所述第一晶体管开关的第一负载端子耦合至所述至少一个第二晶体管开关的第一负载端子，所述第一晶体管开关的第二负载端子耦合至所述至少一个第二晶体管开关的第二负载端子，并且所述第一晶体管开关的控制端子独立于所述至少一个第二晶体管开关的控制端子可控。
12.根据权利要求1至11中任一项所述的开关装置，其中，所述第一子模块(15A，15B)中的每一个相比于距离除了相应的第一子模块(15A，15B)之外的其他第一子模块，更靠近所述第二子模块(16A，16B)中的至少一个。
13.一种用于制造开关装置的方法，包括：
设置多个晶体管开关，所述多个晶体管开关包括第一晶体管开关和至少一个第二晶体管开关，
其中，所述第一晶体管开关包括多个第一子模块(15A，15B)，每个第一子模块(15A，15B)包括所述第一晶体管开关的一个或更多个第一晶体管，
其中，所述至少一个第二晶体管开关包括多个第二子模块(16A，16B)，每个第二子模块包括所述至少一个第二晶体管开关的一个或更多个第二晶体管，以及
在空间上布置所述第一子模块(15A，15B)中的至少一个，使得其相比于距离除了所述第一子模块(15A，15B)中的所述至少一个之外的其他第一子模块(15A，15B)，更靠近所述第二子模块(16A，16B)中的至少两个。
14.根据权利要求13所述的方法，其中，所述方法被配置成制造根据权利要求1至12中任一项所述的开关装置。
CN202110924135.7A 2020-08-14 2021-08-12 开关装置及用于制造开关装置的方法 Pending CN114079446A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20191121.1 2020-08-14
EP20191121.1A EP3955290A1 (en) 2020-08-14 2020-08-14 Switch device and method for manufacturing the switch device

Publications (1)

Publication Number Publication Date
CN114079446A true CN114079446A (zh) 2022-02-22

Family

ID=72087958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110924135.7A Pending CN114079446A (zh) 2020-08-14 2021-08-12 开关装置及用于制造开关装置的方法

Country Status (2)

Country Link
EP (1) EP3955290A1 (zh)
CN (1) CN114079446A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022133675A1 (de) 2022-12-16 2024-06-27 Infineon Technologies Ag Halbleitermodulanordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3832711B1 (en) * 2013-05-14 2023-12-20 Wolfspeed, Inc. High performance power module
DE202016102722U1 (de) * 2016-05-23 2016-06-20 Danfoss Silicon Power Gmbh Umrichteranordnung

Also Published As

Publication number Publication date
EP3955290A1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US9818686B2 (en) Semiconductor modules and methods of forming the same
JP7056836B2 (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
JP4955078B2 (ja) 半導体装置
US20150109031A1 (en) Rc-igbt with freewheeling sic diode
US20230253891A1 (en) Switching components
JP2019017112A (ja) パワー回路
KR20050081845A (ko) 절연게이트 바이폴라 트랜지스터 모듈
JP7438021B2 (ja) 半導体装置
US8023276B2 (en) Circuit arrangement comprising having plurality of half bridges
JP2002153079A (ja) 半導体装置
CN114079446A (zh) 开关装置及用于制造开关装置的方法
WO2016000840A1 (en) Power semiconductor module
CN111509996B (zh) 半导体装置
CN113035818A (zh) 电子电路、半导体模块以及半导体装置
CN111769723A (zh) 具有附加发射极/源极路径的并联功率模块
EP3396839B1 (en) Semiconductor arrangement with controllable semiconductor elements
WO2024111190A1 (ja) パワー半導体装置
US20240006330A1 (en) High-symmetrical semiconductor arrangement
US11398418B2 (en) Semiconductor module
JP2013504999A (ja) パワー半導体モジュール、および、パワー半導体回路装置
US20170033705A1 (en) Semiconductor device
JP7076398B2 (ja) 半導体装置
US20240088796A1 (en) Semiconductor module
JP2021040478A (ja) ゲート駆動装置、半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination