JP4470499B2 - 多層配線基板の製造方法及び多層配線基板 - Google Patents

多層配線基板の製造方法及び多層配線基板 Download PDF

Info

Publication number
JP4470499B2
JP4470499B2 JP2004012888A JP2004012888A JP4470499B2 JP 4470499 B2 JP4470499 B2 JP 4470499B2 JP 2004012888 A JP2004012888 A JP 2004012888A JP 2004012888 A JP2004012888 A JP 2004012888A JP 4470499 B2 JP4470499 B2 JP 4470499B2
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring pattern
pattern
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004012888A
Other languages
English (en)
Other versions
JP2005209775A (ja
Inventor
正孝 前原
直人 大野
浩二 市川
浩希 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2004012888A priority Critical patent/JP4470499B2/ja
Publication of JP2005209775A publication Critical patent/JP2005209775A/ja
Application granted granted Critical
Publication of JP4470499B2 publication Critical patent/JP4470499B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、複数の樹脂絶縁層と配線層とが交互に積層され、上下の配線層間を導電物質により層間接続してなる多層配線基板に係わり、さらに詳しくは、セミアディティブ法によって配線層を形成する多層配線基板の製造方法であって、微細な配線層の配線形状の保護を可能とする多層配線基板の製造方法及び多層配線基板に関するものである。
半導体の性能が飛躍的に発展し半導体が多端子化しており、半導体から伝送される信号も高周波化してきている。一方で、コンピューターのハードディスク内のプリント基板や携帯電話に代表される携帯端末機におけるプリント基板は搭載面積が限られ、さらには製品自体が短薄軽小の傾向に発展しているため、半導体を実装する配線基板(半導体パッケージやプリント基板)も同様の傾向にある。
そこで半導体の高性能化に対応するためには、微細な配線回路を有する高精度な多層配線基板が要求されている。多端子の半導体の信号伝送の際の反射や遅延といった伝送劣化を最小限にとどめ、かつ限られた実装面積内に納めようとすると、配線の細線化と配線層の複数化をする必要がある。その結果、高精度に制御された寸法を有する多層配線基板が要求される。細線化には量産時の歩留まりを考慮すると15μmが限界であるため、配線層を多層化するこで細線化を緩和する対策が一般的である。
配線基板を多層化することには、高周波の信号伝送する上で電磁気的なノイズを安定させる目的を含むことがある。数百MHzやGHz帯の信号伝送時は、信号線の周りに強力な電磁場が発生し、反射や遅延といった信号線の特性インピーダンスに直接影響し信号伝送不良の原因になる。伝送劣化を抑制するために、接地層(グランド層)を設けたストリップライン構造やそれに派生する構造があるが、どの構造も絶縁層を介在した上下もしくは2層以上の配線層が必要である。すなわち多層配線基板である。
多層配線基板の製造方法にはビルドアップ法が公知である(例えば、特許文献1参照)。この方法は中心回路基板内をスルーホールにより電気的に接続し、中心回路基板上に絶縁層及び配線層を順次積層し、層間接続処理を施した後に配線層をフォトエッチング法により配線回路に形成するものである。層間接続には例えば、めっき法や印刷法により、孔内および基板全面に導電体層を形成する。その後、導電体層を所望の膜厚に調整する必要がある。膜厚を増やすならめっき法、膜厚を減らすなら研磨法が一般的である。
層間接続工程と配線形成工程を同時に行う方法(例えば、特許文献2)が提案されているが、孔底から配線上面までの高アスペクト構造と、粗密分布のある配線回路を面内で均一に制御するには化学的な添加剤、適用する電解分布、製造ラインの最適化が非常に困難である。また、同時に行う方法を実施しても、めっき膜厚の面内均一性を確保するための製造条件の管理はさらに困難である。そのため層間接続工程後に整面工程を経て配線形成工程に移行する場合がある。
めっき法による配線形成は、アルカリ可溶型レジストを配線導体上に塗布、パターニングして電解めっき法により配線化する(例えば、特許文献3および4参照)。めっき法により配線パターンを形成後にレジストを剥離し、給電層であった不要な配線導体を、例えば、フラッシュエッチング等で除去し配線化を完成させる。レジストの解像度に配線精度が依存するため、化学的なフォトエッチング法では達成が非常に困難な15μm以下の配線幅を実現できる。また、レジスト間にめっき金属を析出させる工法のため、配線の断面
形状は長方形である。一般的にめっき法により金属を析出させ配線としているため、セミアディティブ工法と呼ばれている。
セミアディティブ工法における配線形成時では電気めっきの給電層が不可欠になる。しかしながら配線形成のめっき終了後には適用範囲が基板全面のフラッシュエッチングにて給電層は完全に除去しなければならない。もちろん配線形成された箇所もエッチングされるため、配線の断面形状維持の観点からはフラッシュエッチングは短時間、もしくは弱研磨である必要がある。ここで給電層の膜厚均一性が問題になる。給電層は電気めっき時の給電に支障がなければ薄膜であっても問題ない。
しかし、層間接続工程にて、給電層となる導体の厚さを層間接続と同時に高精度に制御することは困難である。一方、層間接続工程後の整面工程にて均一な薄膜を得ることも困難である。バフローラのような物理研磨であれば厚い箇所から選択的に研磨されるが、他方で基板自体に歪みをもたせ寸法変形の原因になる可能性が否めないからである。
また、応力歪みを基板に内在させ、反りの原因になる可能性も否めない。
特に、ビルドアップ法で用いられる絶縁樹脂は、配線層との密着力(剥離強度)を向上させるためにその表面には粗面化処理が施されている。表面に物理的な凹凸を形成する粗面化処理はフラッシュエッチングでの配線化の際に金属粒子を残存させ、絶縁信頼性の確保が困難な原因になりかねない。
最も膜厚の厚い凹部での給電層厚を基準にフラッシュエッチングの製造条件を設定しなければならず、めっきにより形成された配線が過剰エッチングされ配線形状の保護が難しい。樹脂表面の凹凸に加え、基板の面内均一性に乏しい給電層ではますますに配線の形状維持が困難になってくる。
特開平4−148590号公報 特開平10−163637号公報 特開2002−324968号公報 特開平11−163516公報
本発明は、上記問題を解決するためになされたものであり、15μm以下の配線層の巾を実現できるセミアディティブ法によって配線層を形成する多層配線基板の製造方法であって、微細な配線層の配線形状の保護を可能とする多層配線基板の製造方法及び多層配線基板を提供することを課題とするものである。
本発明の請求項1は、複数の樹脂絶縁層と配線層とが交互に積層され、上下の配線層間を導電物質により層間接続してなる多層配線基板の製造方法において、
1)樹脂絶縁層の両面に金属導体が設けられた絶縁樹脂基板の該金属導体の片面上に第一のレジストパターン、及び他面上に第二のレジストパターンを形成する工程、
2)該金属導体を給電層として、めっき法により金属導体の該片面上に第一の配線パターン、及び該他面上に第二の配線パターンを形成する工程、
3)第一の配線パターン及び第二の配線パターンを、耐アルカリ性もしくは耐酸性の耐薬品性を有し、紫外線領域の波長により発振されるレーザ光により接続孔を形成することが可能な保護層で被覆し、該保護層、配線パターン、金属導体、樹脂絶縁層を貫通する第一の接続孔を形成する工程、
4)該第一の接続孔内及び保護層上に導電化皮膜を形成し、第一の接続孔に導電物質をめっき法により充填して層間接続を行う工程、
5)保護層上の導電化皮膜、及び保護層を除去し、第一の配線パターン及び第二の配線パターン以外の部分の金属導体を除去し、第一の配線層、及び第二の配線層を形成する工程、
を具備することを特徴とする多層配線基板の製造方法である。
本発明の請求項2は、前記第一の配線パターン〜第二の配線パターンのめっき法、及び層間接続のめっき法が、化学的に金属が析出する無電解めっき、又は/及び電気的に金属が析出する電解めっきであることを特徴とする請求項1に記載の多層配線基板の製造方法である。
本発明における多層配線基板の製造方法によれば、配線層と絶縁層が交互に積層している多層配線構造において、配線/スペース=10/10μmのような配線層を、より細線化が可能なセミアディティブ法により形成するので、高密度な配線を有する多層配線基板の製造が可能となる。
さらには、特定の配線層に限定されず、必要であれば全配線層で高密度配線を形成できる。
以下、本発明の多層配線基板の製造方法について図面を参照し説明する。
飛躍的な半導体性能の向上に伴い、半導体パッケージ基板にも半導体性能を単に引き出す以上の付加価値が求められるようになってきた。例えば、半導体の出力ピン数が増加すれば、格子状のフリップチップ接続が優位になる。また数百〜数千というピン数は、1平面での配線設計ではプリント基板(例えば、マザーボード)に接続することは不可能になる。そこで2層以上の配線層を半導体パッケージ基板が備えれば、プリント基板に接続できるピン数を増やすことが可能になる。
また、半導体との接続パッド同士間に可能な限り配線を設計することによって、配線層数を低減することができる。パッド間に設計できる配線数は高精度の配線形成技術が必要である。また、パッド間に設計できる配線数が多ければ同一平面内で半導体からの出力ピンをファンアウトすることができる。その結果、配線層数を低減することができ、生産歩留まりの向上およびコスト低減につながる。
高精度の配線形成技術は配線の高密度化を可能し、生産性の観点から非常に重要である。
セミアディティブ法により形成される配線には給電層の膜厚均一性が大きく影響し、フラッシュエッチング工程下で配線形状を保護することは配線設計の精度の観点から非常に重要である。
本発明による多層配線基板の製造方法は、金属導体付き樹脂基板を用い、もともと形成さ
れている金属導体自体を利用し均一な給電層とし、始めにセミアディティブ法による微細な配線形成を行い、次いで層間接続することにより多層配線基板を得る多層配線基板の製造方法である。
本発明による多層配線基板の製造方法を図1及び図2を用いて説明する。図1は、本発明の実施の形態の一例を示す2層配線基板の製造工程を説明する断面図である。図1(a)では第一の樹脂絶縁層1の両面に金属導体2を備える第一の絶縁樹脂基板31を示す。同図では金属導体2が薄膜化されてある。後工程で不要の給電層をフラッシュエッチングにより除去する必要があるために、金属導体は薄膜であることが望ましい。好ましくは0.5〜5.0μmが最も望ましい。
薄膜の金属導体を得るには購入時の基材の金属導体から研磨等で形成することや、絶縁層上に薄膜の金属導体を、例えば、めっき法やスパッタリング法により形成してもかまわない。いずれの手法でも基板面内の膜厚均一性を考慮して薄膜を形成すべきである。例えば、購入時の膜厚バラツキが10%であれば、その均一性をそのまま活用する研磨法等を採用した方が望ましい。
図1(b)では、第一のレジストパターン4と反転状態に形成した第一の配線パターン3、及び第二のレジストパターン4’と反転状態に形成した第二の配線パターン3’を示す。レジストパターンとして用いるフォトレジストの例としては、形態がフィルムタイプもしくは液体状であって、ポジタイプまたはネガタイプの感光性を有するものであればよく、以降のめっき工程での酸耐性を有するものが好ましい。
公知の露光、現像工程により金属導体2上に第一のレジストパターン4及び第二のレジストパターン4’を形成する。レジスト厚は所望の配線厚以上である方が好ましい。また、生産性を考慮すれば両面同時の処理を行った方が良い。レジストパターンの配線密度は用いるレジスト材料の解像度と製造精度に依存するが、配線幅/スペース幅を10μm/10μmに実現することが可能である。ただし金属導体2の除去のために行うフラッシュエッチング時には配線幅も同様にエッチングされるので、これを加味し補正したレジストパターンを形成する場合が必要になることもある。
また、図1(b)での第一の配線パターン3及び第二の配線パターン3’には金属導体2を給電層として電解めっきにより析出される材料を用いてある。めっき法により析出する金属としてはCu、Ni、Cr、Au、Al、Zn、Sn、Pb、Agなどの金属もしくはこれらの金属を含む合金が挙げられるが、これらに限定されるものではない。
電解めっき法にはDC(Directed Current)法やPR(Pulsed Reverse)法があるが、通電させ溶液内のイオンまたは電荷の帯電している粒子を析出し配線パターンを形成するものであればめっき法に何ら限定されるものではない。
図1(c)では第一のレジストパターン4及び第二のレジストパターン4’が除去された形態を示す。同図においては配線幅の製造精度はレジストパターンの精度に依存するため、第一の樹脂絶縁層1の両面の第一の配線パターン3及び第二の配線パターン3’を10μm/10μmレベルで形成でき、高密度な配線を設計できる。
図1(d)では図1(c)で形成された両面の第一の配線パターン3及び第二の配線パターン3’を保護層(保護フィルム)5で保護している。保護する材料は特に限定されるものではない。安価で適当な絶縁性を有している材料であれば問題ない。また剥離層6を両面に備えている構成(剥離層/保護フィルム/剥離層)が望ましい。これは剥離層のみを剥離し、保護フィルムのみ活用する工程が後にあるためである。
図1(e)では他面の、剥離層6、保護フィルム5、第二の配線パターン3’、金属導体2、及び第一の樹脂絶縁層1を貫通した第一の接続孔7を示す。接続孔の形成には炭酸ガスレーザ、紫外線レーザ、エキシマレーザ等を用いることが可能である。また、接続孔の箇所にマスクパターンを別途配設し、例えば、プラズマエッチング等により一括で孔形成を行ってもよい。種々の孔形成法があるがコストおよびスループットを考慮して適宜選択されるべきである。
ただし同図に示すように、他面の第二の配線パターン3’での盲孔(第一の接続孔7)を形成するので、汎用の加工性を有するレーザが好ましい。機械ドリルで全層を貫通し導通処理を行っても問題ないが、機械ドリルではφ100μm程度が微小化の限界でありレーザの加工精度には遠く及ばない。レーザが選択されるのであればφ20μm〜φ100μmが形成可能である。
また、レーザが有用である理由には、他面の剥離層6、保護フィルム5、第二の配線パターン3’、金属導体2、第一の樹脂絶縁層1等を最も効率よく孔加工できる条件設定が可能である。
一般的に加工点でのエネルギー密度(J/cm2 )をそれぞれの材料に対し設定することで、品質のよい形状(真円度、開口径精度、径バラツキ等)を形成できる。またエネルギー密度は各材料において重複してもよい。
図1(e)で形成された第一の接続孔7は通常残渣が存在する。残渣は接続孔の形成時に生成され、その成分は絶縁層種に依存する。例えば、有機樹脂絶縁層であると炭素の化合物を主とする有機物残渣が生成され、そのままではビアホールの導通阻害、さらには接続信頼性を低下させる原因になる。そこで残渣除去(デスミア)を行う必要があり、乾式法ならびに湿式法がある。
ここで湿式残渣除去の場合は、過マンガン酸カリウム等の強アルカリ溶液に浸漬処理させ、残渣を分解させなければならない。しかし、例えば、保護フィルムがレジスト類であるとアルカリ溶液中では溶解もしくは剥離してしまう。ここで耐アルカリ性を有する剥離層6に保護フィルム5が被覆されていれば強アルカリ溶液浸漬時でも耐久性を求めることができる。一般的なPETフィルムであっても耐アルカリ性は高い。乾式残渣除去の場合では、レーザにより分子鎖が崩壊した残渣を選択的に除去するため保護フィルム5への損傷が懸念されることはない。
図2(a)では第一の接続孔7内に導電化処理を施した図を示す。なぜならば次工程で電解めっき法を用いる場合、孔内に導電化処理が施されていなければ孔内に空隙(ボイド)が発生してしまう。導電化皮膜8は3μm以下程度の薄膜でよく、例えば、スパッタリング法、無電解銅めっき法、イオンプレーティング法、蒸着法などが挙げられるが、これらに限定されるものではない。
また、層間接続をスクリーン印刷法により行う場合はこの工程を省略することができる。剥離層6は後の工程で除去されるために導通化皮膜8が剥離層6上に形成されても問題ない。
電解めっき法では給電対象である金属部にはすべてめっき金属が析出するため、図2(a)の形態では第一の接続孔7内の導通化皮膜8上および剥離層6上にめっき金属が析出する。また剥離層6のみを電解めっき前に剥離してもかまわない。すなわち第一の接続孔7のみ露出させておき、選択的にめっき金属を析出させる。
これが図2(b)の形態である。同図中では完全充填のフィルドビアホール形態であるが、用途により孔壁に一定の金属膜を被覆するコンフォーマルビア形状であってもよい。
ここでは第一の接続孔7のみにめっき金属が充填されるが、第一の配線パターン3及び第二の配線パターン3’は保護フィルム5により被覆されているために、めっき金属の付着が抑止される。すなわち第一の配線パターン3及び第二の配線パターン3’が保護されたまま第一の層間接続9を形成することができる。
図2(c)では保護フィルム5を剥離した形態を示す。剥離層6が事前に剥離されていればアルカリ性を示す溶液に浸漬することで容易に剥離できる。
保護フィルム5の剥離後、給電層として用いた金属導体2において、第一の配線パターン3及び第二の配線パターン3’以外の金属導体を除去することで、図2(d)に示す、第一の配線層23及び第二の配線層24を有する2層配線基板が完成する。不要な金属導体2は厚さが薄いため短時間のフラッシュエッチングで除去可能である。
一方でフラッシュエッチングにより配線パターンの形状(配線幅寸法、配線高さ、配線断面形状)が損なわれる場合がある。前述した補正した配線パターンの設計を施すことの他に、工程数は増えるが、フラッシュエッチング時のバリア層となる薄膜金属で第二の配線パターン3’を被覆することも考えられる。
バリア層として推奨される金属は、例えば、Sn、Pb、Ni、Auが挙げられる。バリア層として機能するためにはフラッシュエッチングで用いる処理液に対する耐性があれば選択される金属は何ら限定される必要はない。
以上の工程により、第一の配線パターン3及び第二の配線パターン3’がセミアディティブ法により形成され、後工程にて層間接続された2層配線基板が完成した。
また、図示はしていないが、図1(c)での第一のレジストパターン4及び第二のレジストパターン4’の剥離の後に第一の接続孔7を形成し、残渣除去を施し、導通化皮膜8を接続孔7内および基板全面に形成してもよい。
アルカリ溶液を浸漬する工程を行った後に、例えば、保護フィルム5のように電解めっき時の耐酸性を有する材料を基板両面に形成し、接続孔7と同じ座標に再度孔をレーザおよび公知のフォトリソグラフィにより形成し、同様に図2(b)において電解めっきを行う工法も考えられる。ただし工程数の増加による生産性の低下が懸念されるが、本発明における実施の形態の1つである。
さらに4層配線基板の製造方法について説明する。図3(a)は図2(d)に示す配線基板である。第一の配線層23上に、第二の樹脂絶縁層10および給電層となる金属導体11からなる第三の絶縁樹脂基板33、及び第二の配線層24上に、第三の樹脂絶縁層10’および給電層となる金属導体11からなる第四の絶縁樹脂基板34を積層する。積層方式はラミネート法、プレス法等があるが特に限定されるものではない。
また、層間剥離を払拭するために高い接着機能をもった絶縁層を用いてもよく、さらには2層以上に樹脂絶縁層があってもよい。特性インピーダンスの制御が高精度に要求される場合であれば、第一の樹脂絶縁層1と第二の樹脂絶縁層10の厚さは同じであることが好ましい。
図3(c)では図1(c)同様に、金属導体11上に第三のレジストパターン22及び第四のレジストパターン22’を形成し、金属導体11を給電層として第三の配線パターン12及び第四の配線パターン12’となるめっき金属をめっき法により析出させる。その後第三のレジストパターン22及び第四のレジストパターン22’を剥離する。生産性向上のために両面同時処理を行うことが好ましい。
図3(d)では図1(d)および(e)同様に、第三の配線パターン12及び第四の配
線パターン12’を剥離層付き保護層(保護フィルム)15により被覆し、保護フィルム越しに第二の接続孔13を形成する。保護フィルムには剥離層を有していても有していなくともどちらでもよいが、後の電解めっき金属の余剰析出を抑止するため剥離層を有している方が好ましい。
次に、図2(a)同様に、第二の接続孔13内に導通化皮膜14を形成する。導通化皮膜形成後、金属導体11を給電層として第二の接続孔13内に図4(a)のような電解めっきを施す。電解めっきにより第二の層間接続16が形成される。保護フィルム15が存在するため第三の配線パターン12及び第四の配線パターン12’は保護され、第二の接続孔13内のみに電解めっきを析出させることができる。
図4(b)では図2(d)同様に、保護フィルム15を剥離した形態を示す。また図4(c)ではフラッシュエッチングにて金属導体11が除去され、外側の第三の配線層25及び第四の配線層26が完成する。その後、例えば、ソルダーマスクおよびNi/Auめっきを施すことにより、すべての配線層がセミアディティブ法により形成された4層配線基板が完成する。また、図3及び図4では4層配線基板の製造方法であるが、必要に応じて更に配線層数を増やすことも可能である。
また、図3では図2で示した配線基板を用いているが、化学的エッチング法により形成された一般的なサブトラクティブ法による配線基板を用いて、積層された配線層が本発明に準じたセミアディティブ法による配線層である基板でもよい。
以上から、本発明による2層配線基板もしくは4層配線基板における少なくとも1つの配線層はセミアディティブ法により形成される。また、最も高密度な配線設計がされている配線層に適用されるべきである。例えば、図5に配線設計を示す。
図5は半導体装置の搭載面において信号入出力用の接続パッド20,21間に、配線を2本外周に引き出す(ファンアウト)高密度な設計が要求される箇所を示す。φ100μm径の接続パッドが150μmの間隔で配設されている場合、パッド間は50μmのスペースが存在する。このスペースに図示したように配線が2本設計(配線17、18)されるためには配線幅(L1、L2)が10μmである必要がある。さらには配線間には絶縁信頼性の観点から間隙(スペースS1、S2、S3)が必要である。
一方で、L1が20μmである場合には両側に間隙が15μmずつのみを考えることしかできず2本の配線を設計することが不可能になる。すなわち引き出すことのできる配線数はパッド間で倍違うことになる。半導体装置の入出力端子数が多い場合に、1平面での引き出す配線数が少なければ、引き出せない配線は直下の配線層で引き出さざるをえない。その結果、配線基板の配線層数が増え生産性とコスト面で不利になる。
また、最も高密度に配線設計される配線層が半導体装置の搭載面でない場合も考えられる。電磁気特性を考慮した配線基板の構成では、信号伝送を担う配線層に対し両面に絶縁層を介在した電源層もしくは零電位の接地層を具備する必要がある。このような構成では信号伝送の際に、電磁気的な放射ノイズ等を画期的に低減でき、高周波の信号伝送が要求される半導体装置に応用できる。
すなわち、半導体装置の搭載面から1段下の配線層が高密度な配線設計を要求されることになる。本発明の構成では高密度の配線層がどの層であっても適用可能であり、必要であれば複数層にまたがって配線設計が可能である。
以下に本発明の実施例を具体的に説明する。
膜厚安定性が高いフィルムタイプの基板(フレキシブルテープ基板)を用い、以下の工程
にて本発明の多層配線基板を作製した。三井化学(株)製の両面銅箔付きフレキシブルテープ基板(銅/ポリイミド/銅:12/25/12μmの膜厚)を用い、両面の銅箔を全面エッチングにて膜厚1.5μmに減膜し給電層(金属導体)を形成した(図1(a))。これは配線形成および層間接続完了後のフラッシュエッチングにおいて、比較的短時間の処理でエッチングが可能になる膜厚である。また購入時の銅箔厚みバラツキは12±0.3μmであり、減膜後では1.5±0.3μmであった。
次に、薄膜銅上にニチゴーモートン社製ドライフィルム(膜厚15μm)をラミネートし、約50mJ/cm2の紫外線で配線パターンに合わせた選択的露光を行い、30℃1%の炭酸ナトリウム溶液で現像することで第一のレジストパタ−ン4及び第二のレジストパタ−ン4’を形成した(図1(b))。
レジストパターン形成後、アトテック社製の酸性クリーナー溶液に40℃4分間浸漬し、酸洗浄後に電解銅めっき法でPR電解めっきを行い、第一のレジストパタ−ン4及び第二のレジストパタ−ン4’の溝内に銅膜厚10μmを析出させた(第一の配線パターン3及び第二の配線パターン3’(図1(b))。
電解銅めっき浴の組成は硫酸銅70g/L、硫酸180g/L、塩素50mg/Lである。印加条件は正/負印加を1:3の電流密度で行い、印加時間を正/負で20:1とした。その後第一のレジストパタ−ン4及び第二のレジストパタ−ン4’を50℃3%水酸化ナトリウム溶液にて剥離した。以上の工程でポリイミド(第一の樹脂絶縁層1)の両側に第一の配線パターン3及び第一の配線パターン3’が形成された。また、特に図1(c)の上側配線層では配線/スペース間が10μm/10μmである20mm配線長の絶縁検証パターンを設計した。
次に、再度ニチゴーモートン社製ドライフィルムを両側の配線パターンにラミネートした。用いたドライフィルムはカバーフィルム/ドライフィルム/キャリアフィルム(30μm/15μm/20μm)の3層構造を有する。キャリアフィルムは透明なPETフィルムであり耐薬品性が高い。片側のキャリアフィルム(剥離層6)をドライフィルム(保護層5)上に残したままラミネートした。
次に、第一の接続孔7形成として、盲孔加工(ブラインドビア加工)を波長355nmの紫外線レーザーを使用し、φ40μmの加工径を形成した(図1(e))。盲孔加工とはキャリアフィルム、ドライフィルム、配線パターン、金属導体、ポリイミドの順に孔形成し片側の配線上で加工を終了する加工である。
キャリアフィルム、ドライフィルム、配線パターンは20J/cm2のエネルギー密度を適用し、ポリイミドには2J/cm2のエネルギー密度を有するレーザー光を照射し孔加工した。エネルギー密度が低い場合には過剰照射しても配線パターンが加工されないため盲穴加工を実現できる。また、キャリアフィルムおよびドライフィルムは低エネルギー密度でも加工可能であり、かつ高いエネルギー密度においても同様に加工可能である。
第一の接続孔7を形成後、過マンガン酸塩を主成分とする残渣処理および無電解銅めっきを行うことで孔内クリーニングと薄膜銅(導電化皮膜8)を基板全面に形成した(図2(a))。アルカリ可溶性のドライフィルムはキャリアフィルムで覆われているため剥離することはなかった。またキャリアフィルム上への薄膜銅は密着力が弱いことが懸念されるが、あらかじめ表面粗度の高いキャリアフィルムであったため薄膜銅の剥離は認められなかった。
その後、キャリアフィルムのみを剥離し層間接続のための電解めっきを施した。浴温25℃、電流密度2A/dm2において40分間DC電解めっきを行い第一の接続孔7を完
全充填し(フィルドビア)、第1の層間接続9を形成した。
電解銅めっき浴の組成は硫酸銅200g/L、硫酸80g/L、塩素50mg/L、添加剤微少量であり、添加剤の効果によりフィルドビアを形成できる。配線部はドライフィルムで覆われているために、接続孔のみが選択的に電解めっきされコスト的に優位である。フィルドビアである場合はビア径自体を微小径(例えば、φ50μm以下程度)に設計できる。すなわち接続パッド径も小径に設計できるため、配線の高密度化に寄与できる。またパッド径はレーザによる孔形成時の位置精度のバラツキを考慮した寸法で設計する必要がある。通常は所望のビア径+40μm以上のパッド径を設計する。
第一の層間接続9の形成後に50℃3%水酸化ナトリウム溶液にてドライフィルムを剥離した。その後、荏原電産(株)製の過酸化水素水と硫酸からなるソフトエッチング液で金属導体2(ここでは1.5μm厚の銅層)をフラッシュエッチングにより除去した。エッチング時間は10秒である。第一の配線パターン3及び第二の配線パターン3’の仕上がり寸法は最も狭幅な部分で配線/スペース:10/10μmであった。以上の工程により2層配線板が完成した。フラッシュエッチング後に図2(d)の2層配線基板が完成した。さらに図示はしていないが基板表面処理としてソルダーマスクを形成後、無電解Ni/Auめっきを施した。
次に、4層配線基板における実施例を示す。実施例1で作製した2層配線板の第一の配線層及び第二の配線層の両面上に三井化学社製の片面銅箔付きフレキシブルテープ基板(銅/ポリイミド→1.5/13μmの膜厚)を、エポキシ系の熱硬化性接着フィルム(厚さ15μm)を用い積層した(図3(b))。ただし積層に用いたテープ基板の銅箔厚みは購入時に12μmあった。積層する事前に全面エッチングによって減膜し給電層(金属導体)11とした。減膜後の厚みバラツキは1.5±0.3μmであった。
2層配線基板作製時と同様に、ドライフィルムを給電層上に両面ラミネートし、第三の配線パターン12及び第四の配線パターン12’に合わせた選択的露光を行うことで第三のレジストパターン22及び第四のレジストパターン22’を形成した。その後、同様の電解めっき法により第三の配線パターン12及び第四の配線パターン12’を形成した(図3(b))。
第三のレジストパターン22及び第四のレジストパターン22’を剥離し、第三の配線パターン12及び第四の配線パターン12’の両面上にキャリアフィルムの付いたドライフィルム15を積層し、紫外線レーザーにより第一の配線層23との第二の接続孔13を形成した。第二の接続孔はφ40μmで加工した。第一の層間接続9は完全充填のフィルドビア形態であるために、第一の層間接続9上に接続孔を形成可能である。この形態はスタックビアと呼ばれ、接続孔の座標を下層の孔からずらす必要がない。すなわち配線設計の自由度が向上する。
第二の接続孔13を形成後、同様に過マンガン酸塩を主成分とする残渣処理および無電解銅めっきを行うことで孔内クリーニングと薄膜銅(導電化皮膜14)を第二の接続孔13内および基板全面に形成し、添加剤含有のDC電解銅めっきにて第二の層間接続16を形成した。孔形成後の処理は両面同時で行うことで生産性を向上させた。なおキャリアフィルムは電解銅めっき処理前に剥離しておいた。
また、同様に水酸化ナトリウム溶液にてドライフィルムを剥離した。その後、同様のソフトエッチング液で金属導体11をフラッシュエッチングにより除去した。第三の配線パターン12及び第四の配線パターン12’の仕上がり寸法は最も狭幅な部分で配線/スペース=10/10μmであった。以上の工程により4層配線板が完成した(図4(c)。
さらに、図示はしていないが基板表面処理としてソルダーマスクを形成後、無電解Ni/Auめっきを施した。
実施例1および実施例2において作製した2層配線基板および4層配線板について、基板レベルと実装レベルにおいて配線間の各種信頼性試験を行った結果を表1に整理する。実装時のICチップと配線基板との接続ははんだボールによるフリップチップ接続である。
尚、基板仕様は、以下の通りである。
・第一の配線パターン 配線/スペース=10μm/10μm
・第二の配線パターン 配線/スペース=10μm/10μm
・層間接続孔/接続パッド径 40μm/100μm
・はんだボール径 120μm
・絶縁性試験パターン 配線長20mm,配線間スペース10μm、
配線数10本
・接続信頼性試験パターン 各配線層階段接続、はんだボール部チェーンパ
ターン
・接続孔数 1000
Figure 0004470499
本実施例では配線パターンをセミアディティブ法により形成し、配線パターンを保護した後に層間接続を行うことで2層配線板および4層配線板を作製した。なぜならば給電層となる金属導体が膜厚バラツキを±0.3μmに制御された層で構成であるためにフラッシュエッチングが短時間で済み、基板全面に形成された配線/スペース間が10μm/10μmの精度であることを実現できる。
また,作製した配線基板は各種の信頼性試験で良好な結果を示し、十分な機能を有するものであることを実証した。
(a)〜(e)は、本発明の係る2層配線基板の製造方法を説明する断面図である。 (a)〜(d)は、本発明の係る2層配線基板の製造方法を説明する断面図である。 (a)〜(d)は、本発明の係る4層配線基板の製造方法を説明する断面図である。 (a)〜(c)は、本発明の係る4層配線基板の製造方法を説明する断面図である。 本発明の係る配線設計の一例を示す説明図である。
符号の説明
1…第一の樹脂絶縁層
2、11…金属導体(給電層)
3…第一の配線パターン
3’…第二の配線パターン
4…第一のレジストパターン
4’…第二のレジストパターン
5、15…保護層(保護フィルム)
6…剥離層
7…第一の接続孔
8、14…導電化皮膜
9…第一の層間接続
10…第二の樹脂絶縁層
10’…第三の樹脂絶縁層
12…第三の配線パターン
12’…第四の配線パターン
13…第二の接続孔
16…第二の層間接続
17、18、19…配線
20、21…接続パッド
22…第三のレジストパターン
22’…第四のレジストパターン
23…第一の配線層
24…第二の配線層
25…第三の配線層
26…第四の配線層
31…第一の絶縁樹脂基板
33…第三の絶縁樹脂基板
34…第四の絶縁樹脂基板

Claims (2)

  1. 複数の樹脂絶縁層と配線層とが交互に積層され、上下の配線層間を導電物質により層間接続してなる多層配線基板の製造方法において、
    1)樹脂絶縁層の両面に金属導体が設けられた絶縁樹脂基板の該金属導体の片面上に第一のレジストパターン、及び他面上に第二のレジストパターンを形成する工程、
    2)該金属導体を給電層として、めっき法により金属導体の該片面上に第一の配線パターン、及び該他面上に第二の配線パターンを形成する工程、
    3)第一の配線パターン及び第二の配線パターンを、耐アルカリ性もしくは耐酸性の耐薬品性を有し、紫外線領域の波長により発振されるレーザ光により接続孔を形成することが可能な保護層で被覆し、該保護層、配線パターン、金属導体、樹脂絶縁層を貫通する第一の接続孔を形成する工程、
    4)該第一の接続孔内及び保護層上に導電化皮膜を形成し、第一の接続孔に導電物質をめっき法により充填して層間接続を行う工程、
    5)保護層上の導電化皮膜、及び保護層を除去し、第一の配線パターン及び第二の配線パターン以外の部分の金属導体を除去し、第一の配線層、及び第二の配線層を形成する工程、
    を具備することを特徴とする多層配線基板の製造方法。
  2. 前記第一の配線パターン〜第二の配線パターンのめっき法、及び層間接続のめっき法が、化学的に金属が析出する無電解めっき、又は/及び電気的に金属が析出する電解めっきであることを特徴とする請求項1に記載の多層配線基板の製造方法。
JP2004012888A 2004-01-21 2004-01-21 多層配線基板の製造方法及び多層配線基板 Expired - Fee Related JP4470499B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004012888A JP4470499B2 (ja) 2004-01-21 2004-01-21 多層配線基板の製造方法及び多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004012888A JP4470499B2 (ja) 2004-01-21 2004-01-21 多層配線基板の製造方法及び多層配線基板

Publications (2)

Publication Number Publication Date
JP2005209775A JP2005209775A (ja) 2005-08-04
JP4470499B2 true JP4470499B2 (ja) 2010-06-02

Family

ID=34899133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004012888A Expired - Fee Related JP4470499B2 (ja) 2004-01-21 2004-01-21 多層配線基板の製造方法及び多層配線基板

Country Status (1)

Country Link
JP (1) JP4470499B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042495B2 (ja) * 2005-12-26 2012-10-03 京セラSlcテクノロジー株式会社 配線基板の製造方法
JPWO2007111268A1 (ja) * 2006-03-24 2009-08-13 宇部興産株式会社 銅配線ポリイミドフィルムの製造方法および銅配線ポリイミドフィルム
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
KR101960247B1 (ko) * 2007-11-22 2019-03-21 아지노모토 가부시키가이샤 다층 프린트 배선판의 제조 방법
JP4876272B2 (ja) * 2008-04-02 2012-02-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板及びその製造方法
KR101037544B1 (ko) * 2008-11-27 2011-05-26 삼성전기주식회사 측면 컨택홀 패드를 갖는 인쇄회로기판의 제조방법
JP2017041475A (ja) * 2015-08-17 2017-02-23 凸版印刷株式会社 配線基板及び多層配線基板、配線基板の製造方法
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
JP7087759B2 (ja) * 2018-07-18 2022-06-21 住友金属鉱山株式会社 銅張積層板

Also Published As

Publication number Publication date
JP2005209775A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
TWI271136B (en) Flexible multi-layered wiring substrate and its manufacturing method
US7802361B2 (en) Method for manufacturing the BGA package board
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US8436252B2 (en) Printed wiring board and method for manufacturing the same
US20070207607A1 (en) Ball grid array substrate having window and method of fabricating same
KR20040033070A (ko) 다층 회로배선판, ic 패키지, 및 다층 회로배선판의 제조 방법
US7169313B2 (en) Plating method for circuitized substrates
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP2006287034A (ja) 電解めっきを利用した配線基板の製造方法
US20240121903A1 (en) Printed wiring board and manufacturing method for printed wiring board
KR100633855B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
JP4470499B2 (ja) 多層配線基板の製造方法及び多層配線基板
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JPH1187931A (ja) プリント配線板の製造方法
JP2010034430A (ja) 配線基板及びその製造方法
JP4974119B2 (ja) 回路基板の製造方法
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
TWI715214B (zh) 印刷配線板及印刷配線板之製造方法
KR100548612B1 (ko) 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
JP2005136282A (ja) 多層配線基板及びその製造方法
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
US20240237221A9 (en) Method for manufacturing wiring substrate
US20240138071A1 (en) Method for manufacturing wiring substrate
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4470499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees