JP4463680B2 - 半導体メモリのワード線ラッチ - Google Patents
半導体メモリのワード線ラッチ Download PDFInfo
- Publication number
- JP4463680B2 JP4463680B2 JP2004519785A JP2004519785A JP4463680B2 JP 4463680 B2 JP4463680 B2 JP 4463680B2 JP 2004519785 A JP2004519785 A JP 2004519785A JP 2004519785 A JP2004519785 A JP 2004519785A JP 4463680 B2 JP4463680 B2 JP 4463680B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- signal
- memory cell
- clock signal
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 3
- 230000015654 memory Effects 0.000 claims description 143
- 230000004044 response Effects 0.000 claims description 26
- 230000000630 rising effect Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 7
- 230000000737 periodic effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 13
- 230000001960 triggered effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
Description
Claims (18)
- データを収容するためのメモリセルと、
前記メモリセルにデータを書き込み、前記メモリセルからデータを読み出すビット線と、
ワード線信号に応答し、前記ビット線に前記メモリセルへのデータの書き込みを行わせる、前記メモリセルと結合したワード線と、
クロック信号とアドレス信号に応答してアドレス情報を受信及びデコードし、メモリセルへの書き込みのためにワード線を選択する、前記ワード線と結合したデコーダと、
前記デコーダと前記ワード線の間に結合されるラッチ回路とを備えており、
前記ラッチ回路は、前記クロック信号に応答してワード線信号を送信する第1ゲートと、前記第1ゲートの入力と結合した出力と、前記ワード線と結合した第1入力を有し、第2入力に送信されるライト−イネーブル信号および前記第1入力に送信される前記ワード線信号に応答して前記第1ゲートに信号を送信する第2ゲートとを含んでいる、メモリシステム。 - 前記第1ゲートは、OAI(OR-AND-Invert)ゲートであり、前記第2ゲートは、NANDゲートである、請求項1記載のメモリシステム。
- 前記クロック信号および書き込み開始信号を受信して、前記クロック信号に応答して前記ライト−イネーブル信号を送信するように結合したライトイネーブル回路を備える、請求項1記載のメモリシステム。
- リード−イネーブル信号に応答して前記メモリセルからのデータを読み出す、前記ビット線と結合した検出回路と、
前記クロック信号を受信して、読み出し開始信号および前記クロック信号に応答して前記リード−イネーブル信号を送信する、前記検出回路と結合したリード−イネーブル回路とを備える、請求項1記載のメモリシステム。 - 前記クロック信号を送信するクロックを含み、前記クロック信号は、各周期毎に立ち上がり及び立ち下がりエッジを有する周期信号である、請求項1記載のメモリシステム。
- データを収容するためのメモリセルと、
前記メモリセルにデータを書き込み、前記メモリセルからデータを読み出すビット線と、
ワード線信号に応答し、前記ビット線に前記メモリセルへのデータの書き込みを行わせるワード線と、
クロック信号とアドレス信号に応答してアドレス情報を受信及びデコードし、メモリセルへの書き込みのためにワード線を選択するデコーダと、
前記クロック信号に応答して前記メモリセルへの前記書き込みのために前記ワード線信号を前記選択されたワード線に送信し、且つ前記メモリセルへの書き込み完了時に前記ワード線信号を前記選択されたワード線から除去するラッチ回路とを備えており、
前記デコーダは立ち上がり及び立ち下がりエッジを有した前記クロック信号に応答し、前記立ち上がりエッジに応答してデコードを開始し、前記立ち下がりエッジに応答してデコードを停止し、
前記ラッチ回路は前記立ち下がりエッジとライト−イネーブル信号に応答し、前記メモリセルへの前記書き込みのために前記選択されたワード線上に前記ワード線信号をラッチし、前記ラッチ回路は前記選択されたワード線から前記ワード線信号をアンラッチするために第2の前記立ち上がりエッジに応答するメモリシステム。 - 前記ビット線と結合され、前記メモリセルからのデータを読み出すために前記クロック信号の前記立ち下がりエッジとリード−イネーブル信号に応答する検出回路を含む、請求項6記載のメモリシステム。
- クロック信号を送信するクロックを含み、立ち上がり及び立ち下がりエッジを有した前記クロック信号は、
デコーダが前記立ち上がりエッジの開始時に応答しデコードを開始し、前記立ち下がりエッジの開始時に応答しデコードを停止し、
前記ラッチ回路は前記立ち下がりエッジの中心とライトイネーブル信号に応答し、前記メモリセルへの書き込みのために前記選択されたワード線上にワード線信号をラッチし、前記ラッチ回路は前記第2立ち上がりエッジの中心に応答し、前記選択されたワード線から前記ワード線信号をアンラッチする、請求項6記載のメモリシステム。 - 前記ラッチ回路は、前記メモリセルの読み出しのために前記ワード線信号を前記選択されたワード線へ送信し、且つ前記メモリセルの読み出し完了時に前記ワード線信号を前記選択されたワード線から除去する回路を含む、請求項6ないし8のいずれかの項記載のメモリシステム。
- データを収容するためのメモリセルを提供する段階と、
前記ビット線上の前記メモリセルにデータを書き込み、前記メモリセルからデータを読み出す段階と、
前記ビット線に前記メモリセルへのデータの書き込みを行わせることにより前記ワード線上のワード線信号に応答する段階と、
デコーダを用いてクロック信号およびアドレス信号に応答してアドレス情報を受信およびデコードするため、メモリセルへの書き込みのためのワード線を選択する段階と、
前記デコーダと前記ワード線の間に結合される第1ゲートを用いて、前記第1ゲートの第1入力に送信される前記クロック信号に応答して、前記第1ゲートの出力に送信されるワード線信号を送信するワード線を選択する段階と、
第2ゲートを用いて、前記第2ゲートの第2入力に送信されるライト−イネーブル信号および前記第2ゲートの第1入力に送信される前記ワード線信号に応答して前記第1ゲートの第2入力に送信されるラッチ信号を送信する段階とを含む、メモリシステムの動作方法。 - 前記クロック信号に応答してワード線信号を送信するワード線を選択する段階は、OAI(OR-AND-Invert)ゲートを備える前記第1ゲートを用いており、
前記ライト−イネーブル信号および前記ワード線信号に応答する段階は、NANDゲートを備える前記第2ゲートを用いる、請求項10記載のメモリシステムの動作方法。 - 前記ライト−イネーブル信号に応答する段階は、前記クロック信号および書き込み開始信号を受信して前記ライト−イネーブル信号を送信するライトイネーブル回路を用いる、請求項10記載のメモリシステムの動作方法。
- 前記ビット線と結合した検出回路を用いてリード−イネーブル信号に応答して前記メモリセルからのデータを読み出す段階と、
前記検出回路と結合したリード−イネーブル回路を用いて前記クロック信号および読み出し開始信号を受信して、前記リード−イネーブル信号を送信する段階とを含む、請求項10記載のメモリシステムの動作方法。 - 各周期毎に立ち上がり及び立ち下がりエッジを有する周期信号を送信する前記クロック信号を送信する段階を含む、請求項10記載のメモリシステムの動作方法。
- データを収容するためのメモリセルを提供する段階と、
ビット線上の前記メモリセルにデータを書き込み、前記メモリセルからデータを読み出す段階と、
前記ビット線に前記メモリセルへのデータ書き込みを行わせることによりワード線上のワード線信号に応答する段階と、
デコーダを用いてクロック信号およびアドレス信号に応答してアドレス情報を受信およびデコードするため、メモリセルへの書き込みのためのワード線を選択する段階と、
前記クロック信号に応答して前記メモリセルへの前記書き込みのための前記ワード線信号を前記選択されたワード線へ送信しワード線信号をラッチする段階と、
前記メモリセルへの前記書き込み完了時に前記選択されたワード線から前記ワード線信号をアンラッチする段階とを含み、
前記ワード線を選択する段階は、前記デコーダにより前記クロック信号の立ち上がりエッジに応答しデコードを開始する段階と前記クロック信号の立ち下がりエッジに応答してデコードを停止する段階を含み、
前記ワード線信号をラッチする段階は、
前記メモリセルに書き込むために選択されたワード線上にワード線信号をラッチすることによりライトイネーブル信号と前記クロック信号の立ち下がりエッジに応答する段階と、
前記ワード線信号を前記選択されたワード線からアンラッチすることにより第2の前記クロック信号の立ち上がりエッジに応答する段階とを含む、メモリシステムの動作方法。 - 前記ワード線を選択する段階は立ち上がり及び立ち下がりエッジを有するクロック信号に応答し、前記立ち上がりエッジ上にデコードを開始し、前記立ち下がりエッジ上にデコードを停止する段階を含み、さらに
前記メモリセルから検出回路によりデータを読み出すためにリードイネーブル信号と前記立ち下がりエッジに応答する段階を含む、請求項15記載のメモリシステムの動作方法。 - 立ち上がり及び立ち下がりエッジを有する前記クロック信号を送信する段階は、
デコーダにより、デコードを開始するために前記立ち上がりエッジの中心に応答する段階とデコードを停止するために前記立ち下がりエッジの中心に応答する段階と、
前記メモリセルへの書き込みのために前記選択されたワード線上にワード線信号をラッチするために前記立ち下がりエッジに中心とライト−イネーブル信号に応答する段階と、
前記ワード線信号を前記選択されたワード線からアンラッチするため、前記第2立ち上がりエッジの中心に応答する段階とを含む、請求項15記載のメモリシステムの動作方法。 - 前記メモリセルを読み出すために前記ワード線信号を前記選択されたワード線へ送信し、前記メモリセルの読み出し完了時に前記ワード線信号を前記選択されたワード線から除去する段階を含む、請求項15ないし17のいずれかの項記載のメモリシステムの動作方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/190,372 US6798712B2 (en) | 2002-07-02 | 2002-07-02 | Wordline latching in semiconductor memories |
PCT/US2003/020872 WO2004006261A2 (en) | 2002-07-02 | 2003-07-02 | Wordline latching in semiconductor memories |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005532653A JP2005532653A (ja) | 2005-10-27 |
JP2005532653A5 JP2005532653A5 (ja) | 2007-02-22 |
JP4463680B2 true JP4463680B2 (ja) | 2010-05-19 |
Family
ID=29999865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004519785A Expired - Fee Related JP4463680B2 (ja) | 2002-07-02 | 2003-07-02 | 半導体メモリのワード線ラッチ |
Country Status (9)
Country | Link |
---|---|
US (1) | US6798712B2 (ja) |
EP (1) | EP1518244B1 (ja) |
JP (1) | JP4463680B2 (ja) |
KR (1) | KR100984373B1 (ja) |
CN (1) | CN100476990C (ja) |
AU (1) | AU2003281431A1 (ja) |
DE (1) | DE60316945T2 (ja) |
TW (1) | TWI310192B (ja) |
WO (1) | WO2004006261A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7545702B2 (en) | 2006-07-21 | 2009-06-09 | Freescale Semiconductor, Inc. | Memory pipelining in an integrated circuit memory device using shared word lines |
US7623404B2 (en) * | 2006-11-20 | 2009-11-24 | Freescale Semiconductor, Inc. | Memory device having concurrent write and read cycles and method thereof |
CN101719378B (zh) * | 2009-12-07 | 2012-10-03 | 钰创科技股份有限公司 | 数据感测装置与方法 |
US20110149661A1 (en) * | 2009-12-18 | 2011-06-23 | Rajwani Iqbal R | Memory array having extended write operation |
CN102446550B (zh) * | 2010-09-30 | 2014-08-13 | 北京兆易创新科技股份有限公司 | 一种异步存储器跟踪计时的方法和装置 |
KR20130136343A (ko) * | 2012-06-04 | 2013-12-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
CN105097031A (zh) * | 2014-05-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器的数据读取方法、电路及非易失性存储器 |
CN111128262B (zh) * | 2019-12-17 | 2021-02-23 | 海光信息技术股份有限公司 | 存储器电路、电路控制方法、集成电路器件及处理器 |
CN113470711B (zh) | 2020-03-30 | 2023-06-16 | 长鑫存储技术有限公司 | 存储块以及存储器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2239541B (en) | 1989-12-29 | 1994-05-18 | Intel Corp | Dual port static memory with one cycle read-modify-write operation |
US5031141A (en) | 1990-04-06 | 1991-07-09 | Intel Corporation | Apparatus for generating self-timing for on-chip cache |
JPH0574167A (ja) | 1991-09-17 | 1993-03-26 | Nec Corp | 半導体記憶装置 |
JPH05121369A (ja) | 1991-10-24 | 1993-05-18 | Oki Electric Ind Co Ltd | 半導体装置のコンタクトホールエツチング方法 |
JPH07169276A (ja) * | 1993-12-13 | 1995-07-04 | Toshiba Corp | 同期型メモリ |
US5530677A (en) | 1994-08-31 | 1996-06-25 | International Business Machines Corporation | Semiconductor memory system having a write control circuit responsive to a system clock and/or a test clock for enabling and disabling a read/write latch |
US5994780A (en) | 1997-12-16 | 1999-11-30 | Advanced Micro Devices, Inc. | Semiconductor device with multiple contact sizes |
US6380087B1 (en) | 2000-06-19 | 2002-04-30 | Chartered Semiconductor Manufacturing Inc. | CMP process utilizing dummy plugs in damascene process |
-
2002
- 2002-07-02 US US10/190,372 patent/US6798712B2/en not_active Expired - Fee Related
-
2003
- 2003-06-25 TW TW092117214A patent/TWI310192B/zh not_active IP Right Cessation
- 2003-07-02 JP JP2004519785A patent/JP4463680B2/ja not_active Expired - Fee Related
- 2003-07-02 KR KR1020047021648A patent/KR100984373B1/ko not_active IP Right Cessation
- 2003-07-02 AU AU2003281431A patent/AU2003281431A1/en not_active Abandoned
- 2003-07-02 WO PCT/US2003/020872 patent/WO2004006261A2/en active IP Right Grant
- 2003-07-02 EP EP03742405A patent/EP1518244B1/en not_active Expired - Lifetime
- 2003-07-02 CN CNB038156946A patent/CN100476990C/zh not_active Expired - Fee Related
- 2003-07-02 DE DE60316945T patent/DE60316945T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6798712B2 (en) | 2004-09-28 |
DE60316945D1 (de) | 2007-11-29 |
AU2003281431A8 (en) | 2004-01-23 |
EP1518244B1 (en) | 2007-10-17 |
EP1518244A2 (en) | 2005-03-30 |
TWI310192B (en) | 2009-05-21 |
WO2004006261A3 (en) | 2004-04-15 |
WO2004006261A2 (en) | 2004-01-15 |
KR100984373B1 (ko) | 2010-09-30 |
TW200401306A (en) | 2004-01-16 |
AU2003281431A1 (en) | 2004-01-23 |
JP2005532653A (ja) | 2005-10-27 |
CN100476990C (zh) | 2009-04-08 |
KR20050016699A (ko) | 2005-02-21 |
US20040004901A1 (en) | 2004-01-08 |
DE60316945T2 (de) | 2008-08-07 |
CN1666291A (zh) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243575A (en) | Address transition detection to write state machine interface circuit for flash memory | |
US20060224789A1 (en) | Flash memories and processing systems including the same | |
US20100088483A1 (en) | Detection circuit for mixed asynchronous and synchronous memory operation | |
US7304908B2 (en) | SRAM device capable of performing burst operation | |
JP2013168211A (ja) | ページ消去機能におけるアドレス変化検出によるデコーディング制御 | |
US7613070B2 (en) | Interleaved input signal path for multiplexed input | |
KR100855580B1 (ko) | 프로세서 리셋 기능을 갖는 반도체 메모리 장치 및 그를 채용한 멀티 프로세서 시스템과 그에 따른 프로세서 리셋 제어방법 | |
JP4463680B2 (ja) | 半導体メモリのワード線ラッチ | |
US7106637B2 (en) | Asynchronous interface circuit and method for a pseudo-static memory device | |
US11392516B2 (en) | Memory devices and methods having instruction acknowledgement | |
US8441885B2 (en) | Methods and apparatus for memory word line driver | |
US6188623B1 (en) | Voltage differential sensing circuit and methods of using same | |
US20130073790A1 (en) | Magnetic random access memory with burst access | |
US7082049B2 (en) | Random access memory having fast column access | |
KR100587873B1 (ko) | 반도체 기억 장치 | |
US6839807B2 (en) | Multi-way set associative cache memory | |
JP2000322887A (ja) | 書込みインタラプト書込み機能を有する同期式dram半導体装置 | |
US7813189B2 (en) | Array data input latch and data clocking scheme | |
WO2005013282A1 (en) | Wordline latching in semiconductor memories | |
US7505358B2 (en) | Synchronous semiconductor memory device | |
US6580656B2 (en) | Semiconductor memory device having memory cell block activation control circuit and method for controlling activation of memory cell blocks thereof | |
US8649234B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090508 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |