JP4458048B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4458048B2 JP4458048B2 JP2006046072A JP2006046072A JP4458048B2 JP 4458048 B2 JP4458048 B2 JP 4458048B2 JP 2006046072 A JP2006046072 A JP 2006046072A JP 2006046072 A JP2006046072 A JP 2006046072A JP 4458048 B2 JP4458048 B2 JP 4458048B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- thin film
- ohmic contact
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010408 film Substances 0.000 claims description 174
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 72
- 230000001681 protective effect Effects 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 55
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 36
- 239000011787 zinc oxide Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 4
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 24
- 239000000758 substrate Substances 0.000 description 22
- 239000000243 solution Substances 0.000 description 21
- 239000011521 glass Substances 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 10
- 239000007864 aqueous solution Substances 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000003792 electrolyte Substances 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Description
この発明は薄膜トランジスタの製造方法に関する。
例えば、アクティブマトリクス型液晶表示装置のスイッチング素子として用いられる薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体薄膜が設けられ、半導体薄膜の上面中央部にチャネル保護膜が設けられ、チャネル保護膜の上面両側およびその両側における半導体薄膜の上面にｎ型アモルファスシリコンからなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献１参照）。
ところで、最近では、アモルファスシリコンの代わりに、それよりも高い移動度が得られることから、酸化亜鉛（ＺｎＯ）を用いることが考えられている。このような酸化亜鉛を用いた薄膜トランジスタの製造方法としては、例えば、ゲート絶縁膜上に真性酸化亜鉛からなる半導体薄膜形成用層を成膜し、半導体薄膜形成用層の上面に窒化シリコンからなるチャネル保護膜をパターン形成し、チャネル保護膜を含む半導体薄膜形成用層の上面にｎ型酸化亜鉛からなるオーミックコンタクト層形成用層を成膜し、オーミックコンタクト層形成用層および半導体薄膜形成用層を連続してパターニングして、デバイスエリアにオーミックコンタクト層および半導体薄膜を形成し、各オーミックコンタクト層の上面にソース・ドレイン電極をパターン形成することが考えられる。
しかしながら、上記製造方法では、酸化亜鉛が酸にもアルカリにも溶けやすく、エッチング耐性が極めて低いため、デバイスエリアに形成された酸化亜鉛からなる半導体薄膜およびオーミックコンタクト層に後工程で比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうということが分かった。
そこで、この発明は、加工精度を良くすることができる薄膜トランジスタの製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、ソース・ドレイン電極上に、該ソース・ドレイン電極に対応した平面形状にパターニングされたオーミックコンタクト層形成用層を形成する工程と、前記オーミックコンタクト層形成用層を覆うようにして酸化亜鉛を含む半導体薄膜形成用膜を成膜し、その後、前記半導体薄膜形成用膜上に絶縁材料からなる保護膜形成用膜を成膜する工程と、反応ガスに六フッ化イオウを用いた反応性プラズマエッチングで前記保護膜形成用膜を所定の平面形状にパターニングすることにより保護膜を形成する工程と、水酸化ナトリウムをエッチング液に用いるとともに前記保護膜をマスクとして用いて前記半導体薄膜形成用膜と前記オーミックコンタクト層形成用層とをパターニングすることにより、半導体薄膜とオーミックコンタクト層とを形成する工程と、前記保護膜上に絶縁材料からなるゲート絶縁膜を成膜し、前記ゲート絶縁膜上にゲート電極を形成する工程と、を有することを特徴とする。
この発明によれば、薄膜トランジスタの加工精度を良くすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図２（Ａ）は図１の一部の拡大透過平面図を示し、図２（Ｂ）は図２（Ａ）のIIB −IIB 線に沿う断面図を示す。この液晶表示装置はガラス基板１を備えている。
図１はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図２（Ａ）は図１の一部の拡大透過平面図を示し、図２（Ｂ）は図２（Ａ）のIIB −IIB 線に沿う断面図を示す。この液晶表示装置はガラス基板１を備えている。
まず、図１を参照して説明する。ガラス基板１の上面側には走査ライン２およびデータライン３がマトリクス状に設けられ、両ライン２、３で囲まれた領域内には画素電極４が薄膜トランジスタ５を介して走査ライン２およびデータライン３に接続されて設けられ、さらに格子状の補助容量電極６が走査ライン２およびデータライン３と平行して設けられている。ここで、図１を含む図面全体において，その平面構成を明確にする目的で、画素電極４の縁部に斜めの短い実線のハッチングが記入されている。
画素電極４の図１における左下角部は切り欠かれ、この切り欠かれた領域に薄膜トランジスタ５の主要部が配置されている。画素電極４の全周辺部は、その周囲に配置された格子状の補助容量電極６と重ね合わされている。格子状の補助容量電極６は、データライン３と重ね合わされた部分を含む第１の補助容量電極部６ａと、走査ライン２と重ね合わされた部分を含む第２の補助容量電極部６ｂと、薄膜トランジスタ５の主要部と重ね合わされた部分を含む第３の補助容量電極部６ｃとからなっている。この場合、後で説明するが、補助容量電極６は走査ライン２と別の層上に設けられ、且つ、そのうちの特に第１の補助容量電極部６ａは、厚さ方向において、すなわち、図１における紙面垂直方向において、データライン３と画素電極４との間にそれぞれ絶縁膜を介して設けられている。
そして、第１の補助容量電極部６ａの幅はデータライン３の幅よりもある程度大きくなっている。これにより、第１の補助容量電極部６ａは、データライン３と直交する方向の位置ずれがあっても、データライン３が画素電極４と直接対向しないように、データライン３を確実に覆うようになっている。また、第１の補助容量電極部６ａはデータライン３の配置領域のほぼ全域に亘って配置されている。これにより、第１の補助容量電極部６ａは、画素電極４に対し、データライン３と平行な方向の位置ずれがあっても、画素電極４の左右辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。
第２の補助容量電極部６ｂの幅は走査ライン２の幅よりもある程度大きくなっている。これにより、第２の補助容量電極部６ｂは、走査ライン２と直交する方向の位置ずれがあっても、走査ライン２を確実に覆うようになっている。また、第２の補助容量電極部６ｂは走査ライン２の配置領域のほぼ全域に亘って配置されている。これにより、第２の補助容量電極部６ｂは、画素電極４に対し、走査ライン２と平行な方向の位置ずれがあっても、画素電極４の上下辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。
次に、この液晶表示装置の具体的な構造について、図２（Ａ）、（Ｂ）を参照して説明する。ガラス基板１の上面の各所定の箇所にはアルミニウム、クロム、ＩＴＯなどからなるソース電極１１、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン３が設けられている。ソース電極１１の上面のドレイン電極１２側にはｎ型酸化亜鉛からなる一方のオーミックコンタクト層１３が設けられている。データライン３の一部を含むドレイン電極１２の上面のソース電極１１側にはｎ型酸化亜鉛からなる他方のオーミックコンタクト層１４が設けられている。この場合、オーミックコンタクト層１３、１４の互いに対向する端面１３ａ、１４ａはソース電極１１およびドレイン電極１２の互いに対向する端面１１ａ、１２ａと同一形状となっている。なお，ここで，酸化亜鉛とは，ＺｎＯのみならず，ＺｎＯの他，Ｍｇ，Ｃｄ等を含むＺｎＯ系全体を意味するものである。
２つのオーミックコンタクト層１３、１４の上面全体およびその間のガラス基板１の上面には真性酸化亜鉛からなる半導体薄膜１５が設けられている。半導体薄膜１５の上面全体には窒化シリコンからなる保護膜１６が設けられている。ここで、半導体薄膜１５と保護膜１６とは、図２（Ａ）に図示される如く、平面形状が同一である。また、２つのオーミックコンタクト層１３、１４は、互いに対向する端面１３ａ、１４ａを除く周端面が半導体薄膜１５および保護膜１６の周端面と同一形状となっている。そして、２つのオーミックコンタクト層１３、１４間の端面１３ａと１４ａの間隔がチャネル長Ｌとなっており、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなっている。
保護膜１６、ソース電極１１およびデータライン３を含むガラス基板１の上面には窒化シリコンからなる絶縁膜１７が設けられている。絶縁膜１７の上面の所定の箇所にはアルミニウム、クロム、ＩＴＯなどからなるゲート電極１８および該ゲート電極１８に接続された走査ライン２が設けられている。
ここで、ソース電極１１、ドレイン電極１２、オーミックコンタクト層１３、１４、半導体薄膜１５、保護膜１６、絶縁膜１７およびゲート電極１８により、トツプゲート構造の薄膜トランジスタ５が構成されている。この場合、薄膜トランジスタ５のゲート絶縁膜は、保護膜１６および絶縁膜１７によって形成されている。
ゲート電極１８および走査ライン２を含む絶縁膜１７の上面には窒化シリコンからなる上層絶縁膜１９が設けられている。上層絶縁膜１９の上面の所定の箇所にはアルミニウム、クロムなどの遮光性金属からなるほぼ格子状の補助容量電極６が設けられている。補助容量電極６を含む上層絶縁膜１９の上面には窒化シリコンからなるオーバーコート膜２０が設けられている。ソース電極１１の所定の箇所に対応する部分におけるオーバーコート膜２０、上層絶縁膜１９および絶縁膜１７にはコンタクトホール２１が設けられている。オーバーコート膜２０の上面の所定の箇所にはＩＴＯなどの透明導電材料からなる画素電極４がコンタクトホール２１を介してソース電極１１に接続されて設けられている。
次に、この液晶表示装置における薄膜トランジスタ５の部分の製造方法の一例について説明する。まず、図３（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１１、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン３を形成する。
次に、ソース電極１１、ドレイン電極１２およびデータライン３を含むガラス基板１の上面に、対向ターゲット方式のスパッタリングにより、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層３１を成膜する。この場合、インジウムおよび亜鉛をターゲットとして、若しくは、ガリウムおよび亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより形成することができる。また、インジウム−亜鉛酸化物（ＩｎＺｎＯ）やガリウム−亜鉛酸化物（ＧａＺｎＯ）をターゲットとして形成してもよい。
次に、第１のオーミックコンタクト層形成用層３１の上面の各所定の箇所に、裏面露光（ガラス基板１の下面側からの露光）を含むフォトリソグラフィ法により、レジストパターン３２ａ、３２ｂを形成する。この場合、裏面露光であるため、一方のレジストパターン３２ａはソース電極１１上に形成され、他方のレジストパターン３２ｂはドレイン電極１２およびデータライン３上に形成される。
次に、レジストパターン３２ａ、３２ｂをマスクとして、第１のオーミックコンタクト層形成用層３１をエッチングすると、図４（Ａ）、（Ｂ）に示すように、レジストパターン３２ａ、３２ｂ下に第２のオーミックコンタクト層形成用層３１ａ、３１ｂが形成される。この場合、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層３１のエッチング液としては、アルカリ水溶液を用いる。例えば、水酸化ナトリウム（ＮａＯＨ）３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％水溶液を用いる。エッチング液の温度は、５〜４０℃、好ましくは室温（２２〜２３℃）とする。
そして、エッチング液として水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液（温度は室温（２２〜２３℃））を用いたところ、エッチング速度は約８０ｎｍ／分であった。ところで、エッチング速度は、加工の制御性を考慮した場合、余り大きいと膜厚や密度などのばらつきの要因のためエッチング終了の制御が難しく、勿論、小さすぎれば生産性が低下する。そこで、エッチング速度は、一般的に、１００〜２００ｎｍ／分程度が好ましいと言われている。エッチング速度が約８０ｎｍ／分の水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液は、一応、満足できる範囲と言える。
しかし、更に、生産効率を上げるために、ナトリウムの濃度を大きくしてもよい。また、エッチング液としてリン酸水溶液などの速度が大きいものを使用する場合、０．０５％程度と極めて低濃度にしなければならないが、このように低濃度のものを用いる場合、使用時における変質速度が大きいので、やはり制御が困難となる。従って、水酸化ナトリウム水溶液の場合、３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％程度の水溶液を適用することができるので、このような面で極めて有効である。なお、ウエットエッチングによる第１のオーミックコンタクト層形成用層３１のサイドエッチング量がオーミックコンタクト層１３、１４間の端面１３ａと１４ａの間隔、すなわち、チャネル長Ｌに影響を及ぼす場合には、ドライエッチングとしてもよい。
次に、レジストパターン３２ａ、３２ｂをレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。この場合、レジスト剥離液は、ｎ型酸化亜鉛からなる第２のオーミックコンタクト層形成用層３１ａ、３１ｂをエッチングするが、その場合のサイドエッチング量はそれ程大きくなく、チャネル長Ｌに影響を及ぼすに影響を与える程ではない。また、レジスト剥離液により第２のオーミックコンタクト層形成用層３１ａ、３１ｂの上面がエッチングされるが、オーミックコンタクト層の膜減りは、薄膜トランジスタの特性に影響を与えることがないので、問題はない。なお、オーミックコンタクト層として、ｎ型酸化亜鉛に代えてＩＴＯを用いることもできる。
次に、図５（Ａ）、（Ｂ）に示すように、第２のオーミックコンタクト層形成用層３１ａ、３１ｂを含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜形成用膜１５ａおよび窒化シリコンからなる保護膜形成用膜１６ａを連続して成膜する。次に、保護膜形成用膜１６ａの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン３３を形成する。
次に、レジストパターン３３をマスクとして、保護膜形成用膜１６ａをエッチングすると、図６（Ａ）、（Ｂ）に示すように、レジストパターン３３下に保護膜１６が形成される。この場合、レジストパターン３３下以外の領域における半導体薄膜形成用膜１５ａの表面が露出される。そこで、窒化シリコンからなる保護膜形成用膜１６ａのエッチング方法としては、保護膜形成用膜１６ａのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用膜１５ａをなるべく侵さないようにするために、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
次に、レジストパターン３３をレジスト剥離液を用いて剥離する。この場合、保護膜１６下以外の領域における半導体薄膜形成用膜１５ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、オーミックコンタクト層の場合と異なり、チャネル領域のサイドエッチングおよびチャネル領域の上面のエッチングは薄膜トランジスタの特性に大きな影響を与える。しかしながら、本発明においては、保護膜１６下の半導体薄膜形成用膜１５ａは保護膜１６によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いてもよい。
次に、保護膜１６をマスクとして、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂを連続してエッチングすると、図７（Ａ）、（Ｂ）に示すように、保護膜１６下に半導体薄膜１５が形成され、半導体薄膜１５下の両側にオーミックコンタクト層１３、１４が形成される。
この場合、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂは真性酸化亜鉛およびｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、２つのオーミックコンタクト層１３、１４間の間隔がチャネル長Ｌとなり、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなる。
なお、上記では、レジストパターン３３を剥離した後、保護膜１６をマスクとして、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂをエッチングする順序としているが、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂをエッチングした後、レジストパターン３３を剥離するようにしてもよい。
次に、図８（Ａ）、（Ｂ）に示すように、保護膜１６、ソース電極１１およびデータライン３を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなる絶縁膜１７を成膜する。次に、絶縁膜１７の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極１８および該ゲート電極１８に接続された走査ライン２を形成する。
次に、図９（Ａ）、（Ｂ）に示すように、ゲート電極１８および走査ライン２を含む絶縁膜１７の上面に、プラズマＣＶＤ法により、窒化シリコンからなる上層絶縁膜１９を成膜する。次に、上層絶縁膜１９の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウムなどからなる遮光性金属膜をフォトリソグラフィ法によりパターニングすることにより、補助容量電極６を形成する。
次に、図２（Ａ）、（Ｂ）に示すように、補助容量電極６を含む上層絶縁膜１９の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜２０を成膜する。次に、ソース電極１５の所定の箇所に対応する部分におけるオーバーコート膜２０、上層絶縁膜１９および絶縁膜１７に、フォトリソグラフィ法により、コンタクトホール２１を連続して形成する。次に、オーバーコート膜２０の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯなどの透明導電材料からなる画素電極形成用膜をフォトリソグラフィ法によりパターニングすることにより、画素電極４をコンタクトホール２１を介してソース電極１１に接続させて形成する。かくして、図２（Ａ）、（Ｂ）に示す液晶表示装置が得られる。
以上のように、上記製造方法では、酸化亜鉛を含む半導体薄膜形成用膜および保護膜形成用膜を連続して成膜して前記保護膜形成用膜をエッチングして保護膜を形成し、この後、前記保護膜をマスクとして前記半導体薄膜形成用膜をエッチングするので、半導体薄膜形成用膜１５ａの上面に保護膜１６を形成するためのレジストパターン３３を剥離するとき、保護膜１６下の半導体薄膜形成用膜１５ａを保護膜１６で保護し、次いで保護膜１６をマスクとして半導体薄膜形成用膜１５ａおよび第２のオーミックコトタクト層形成用層３１ａ、３１ｂを連続してエッチングすることにより、保護膜１６下に半導体薄膜１５を形成し、半導体薄膜１５下の両側にオーミックコトタクト層１３、１４を形成し、そして半導体薄膜１５の上面全体に保護膜１６をそのまま残しているので、加工精度を良くすることができる。
また、上記製造方法により得られた薄膜トランジスタ５では、２つのオーミックコンタクト層１３、１４間の間隔がチャネル長Ｌとなり、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなるので、その寸法をボトムゲート構造でチャネルエッチ型の薄膜トランジスタの寸法と同等とすることができ、ひいては小型化することができる。
さらに、上記製造方法により得られた液晶表示装置では、画素電極４と走査ライン２およびデータライン３との間に走査ライン２およびデータライン３の幅よりも広い幅を有する第１、第２の補助容量電極部６ａ、６ｂを設けているので、この第１、第２の補助容量電極部６ａ、６ｂにより、画素電極４と走査ライン２およびデータライン３との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
なお、当初の工程において、ガラス基板１の上面にソース・ドレイン電極形成用膜および第１のオーミックコンタクト層形成用層３１を連続して成膜し、第１のオーミックコンタクト層形成用層３１の上面に例えば図３（Ａ）、（Ｂ）に示すようなレジストパターン３２ａ、３２ｂを形成し、レジストパターン３２ａ、３２ｂをマスクとして第１のオーミックコンタクト層形成用層３１およびソース・ドレイン電極形成用膜を連続してエッチングすることにより、例えば図４（Ａ）、（Ｂ）に示すように、レジストパターン３２ａ、３２ｂ下に第２のオーミックコンタクト層形成用層３１ａ、３１ｂを形成し、第２のオーミックコンタクト層形成用層３１ａ、３１ｂ下にソース電極１１およびドレイン電極１２を形成するようにしてもよい。
（第２実施形態）
図１０（Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図１０（Ｂ）は図１０（Ａ）のＸB −ＸB 線に沿う断面図を示す。この液晶表示装置において、図２（Ａ）、（Ｂ）に示す液晶表示装置と異なる点は、ソース電極１１の上面のドレイン電極１２側の所定の箇所およびその近傍のガラス基板１の上面に一方のオーミックコンタクト層１３を設け、データライン３の一部を含むドレイン電極１２の上面のソース電極１１側の所定の箇所およびその近傍のガラス基板１の上面に他方のオーミックコンタクト層１４を設けた点である。すなわち、ソース電極１１およびドレイン電極１２の各上面にはそれぞれオーミックコンタクト層１３、１４がその互いに対向する端面１３ａ、１４ａをソース電極１１およびドレイン電極１２の互いに対向する端面１１ａ、１２ａから突出されて設けられている。
図１０（Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図１０（Ｂ）は図１０（Ａ）のＸB −ＸB 線に沿う断面図を示す。この液晶表示装置において、図２（Ａ）、（Ｂ）に示す液晶表示装置と異なる点は、ソース電極１１の上面のドレイン電極１２側の所定の箇所およびその近傍のガラス基板１の上面に一方のオーミックコンタクト層１３を設け、データライン３の一部を含むドレイン電極１２の上面のソース電極１１側の所定の箇所およびその近傍のガラス基板１の上面に他方のオーミックコンタクト層１４を設けた点である。すなわち、ソース電極１１およびドレイン電極１２の各上面にはそれぞれオーミックコンタクト層１３、１４がその互いに対向する端面１３ａ、１４ａをソース電極１１およびドレイン電極１２の互いに対向する端面１１ａ、１２ａから突出されて設けられている。
次に、この液晶表示装置における薄膜トランジスタ５の部分の製造方法の一例について説明する。まず、図１１（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１１、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン３を形成する。
次に、ソース電極１１、ドレイン電極１２およびデータライン３を含むガラス基板１の上面に、対向ターゲット方式のスパッリングにより、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層３１を成膜する。次に、第１のオーミックコンタクト層形成用層３１の上面の各所定の箇所に、フォトリソグラフィ法により、レジストパターン３２ａ、３２ｂを形成する。
この場合、一方のレジストパターン３２ａは、ソース電極１１よりもある程度大きめで、ソース電極１１を完全に覆うように形成する。他方のレジストパターン３２ｂは、データライン３の一部を含むドレイン電極１２よりもある程度大きめで、データライン３の一部を含むドレイン電極１２を完全に覆うように形成する。
レジストパターン３２ａ、３２ｂをこのように形成するのは、図１０（Ａ）、（Ｂ）を参照して説明すると、例えば、ソース電極１１の端面１１ａと一方のオーミックコンタクト層１３の端面１３ａとの間隔がこれらの端面１１ａ、１３ａの位置関係を所望の関係に保つためのマージンであり、加工精度にもよるが、一般的に、１〜４μｍ必要であるからである。
次に、レジストパターン３２ａ、３２ｂをマスクとして、第１のオーミックコンタクト層形成用層３１をエッチングすると、図１２（Ａ）、（Ｂ）に示すように、レジストパターン２１下に第２のオーミックコンタクト層形成用層３１ａ、３１ｂが形成される。この場合、第１のオーミックコンタクト層形成用層３１はｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウムを用いると、加工の制御性を良好とすることができる。
次に、レジストパターン３２ａ、３２ｂをレジスト剥離液を用いて剥離する。この場合、第２のオーミックコンタクト層形成用層３１ａ、３１ｂの表面が露出される。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる。
次に、図１３（Ａ）、（Ｂ）に示すように、第２のオーミックコンタクト層形成用層３１ａ、３１ｂおよびデータライン３を含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜形成用膜１５ａおよび窒化シリコンからなる保護膜形成用膜１６ａを連続して成膜する。次に、保護膜形成用膜１６ａの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン３３を形成する。
次に、レジストパターン３３をマスクとして、保護膜形成用膜１６ａをエッチングすると、図１４（Ａ）、（Ｂ）に示すように、レジストパターン３３下に保護膜１６が形成される。この場合、レジストパターン３３下以外の領域における半導体薄膜形成用膜１５ａの表面が露出される。したがって、窒化シリコンからなる保護膜１６を形成するためのエッチング方法としては、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
次に、レジストパターン３３をレジスト剥離液を用いて剥離する。この場合、保護膜１６下以外の領域における半導体薄膜形成用膜１５ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、保護膜１６下の半導体薄膜形成用膜１５ａは保護膜１６によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いてもよい。
次に、保護膜１６をマスクとして、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂを連続してエッチングすると、図１５（Ａ）、（Ｂ）に示すように、保護膜１６下に半導体薄膜１５が形成され、半導体薄膜１５下の両側にオーミックコンタクト層１３、１４が形成される。
この場合、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂは真性酸化亜鉛およびｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、２つのオーミックコンタクト層１３、１４間の間隔がチャネル長Ｌとなり、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなる。以下、上記第１実施形態の場合と同様の工程を経ると、図１０（Ａ）、（Ｂ）に示す液晶表示装置が得られる。
（第３実施形態）
図１６（Ａ）はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図１６（Ｂ）は図１６（Ａ）のXVIB −XVIB 線に沿う断面図を示す。この液晶表示装置において、図２（Ａ）、（Ｂ）に示す液晶表示装置と異なる点は、上層絶縁膜１６を設けずに、絶縁膜１７の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極１８、該ゲート電極１８に接続された走査ライン２および補助容量電極６を設けた点である。
図１６（Ａ）はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図１６（Ｂ）は図１６（Ａ）のXVIB −XVIB 線に沿う断面図を示す。この液晶表示装置において、図２（Ａ）、（Ｂ）に示す液晶表示装置と異なる点は、上層絶縁膜１６を設けずに、絶縁膜１７の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極１８、該ゲート電極１８に接続された走査ライン２および補助容量電極６を設けた点である。
この場合、補助容量電極６は、データライン３の一部と重ね合わされた部分を含む第１の補助容量電極部６ｄと、走査ライン２の近傍に走査ライン２と平行に配置された第２の補助容量電極部６ｅと、画素電極４の所定の縁部に沿って配置された第３の補助容量電極部６ｆとからなっている。
この液晶表示装置の薄膜トランジスタ５の部分の製造方法では、絶縁膜１７の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極１８、該ゲート電極１８に接続された走査ライン２および補助容量電極６を同時に形成することができるので、図２（Ａ）、（Ｂ）に示す場合と比較して、上層絶縁膜を成膜する工程、補助容量電極形成用膜を成膜する工程、補助容量電極形成用のレジストパターンを形成する工程、レジストパターンをマスクとして補助容量電極形成用膜をエッチングして補助容量電極を形成する工程、レジストパターンを剥離する工程を省略することができ、工程数を低減することができる。
（その他の実施形態）
半導体薄膜形成用膜１５ａおよびオーミックコンタクト層形成用層３１の成膜は、プラズマＣＶＤ法に限らず、スパッタ法、蒸着法、キャスト法、メッキ法などであってもよい。また、オーミックコンタクト層１３、１４は、ｎ型酸化亜鉛に限らず、ｐ型酸化亜鉛であってもよく、また酸素欠損を生じさせて導電率を変化させた酸化亜鉛であってもよい。
半導体薄膜形成用膜１５ａおよびオーミックコンタクト層形成用層３１の成膜は、プラズマＣＶＤ法に限らず、スパッタ法、蒸着法、キャスト法、メッキ法などであってもよい。また、オーミックコンタクト層１３、１４は、ｎ型酸化亜鉛に限らず、ｐ型酸化亜鉛であってもよく、また酸素欠損を生じさせて導電率を変化させた酸化亜鉛であってもよい。
また、ガラス基板１とソース電極１１およびドレイン電極１２との間に下地絶縁膜を設けるようにしてもよい。例えば、下地絶縁膜をイオンバリア性材料によって形成した場合には、ガラス基板１からの不純物拡散を抑制することができ、またガラス基板１と酸化亜鉛膜との反応を抑制することができる。下地絶縁膜の材質として、格子定数や結晶構造が酸化亜鉛に近いものを選択した場合には、酸化亜鉛膜の結晶性を向上させることができる。
１ ガラス基板
２ 走査ライン
３ データライン
４ 画素電極
５ 薄膜トランジスタ
６ 補助容量電極
１１ ソース電極
１２ ドレイン電極
１３、１４ オーミックコンタクト層
１５ 半導体薄膜
１６ 保護膜
１７ 絶縁膜
１８ ゲート電極
１９ 上層絶縁膜
２０ オーバーコート膜
２１ コンタクトホール
２ 走査ライン
３ データライン
４ 画素電極
５ 薄膜トランジスタ
６ 補助容量電極
１１ ソース電極
１２ ドレイン電極
１３、１４ オーミックコンタクト層
１５ 半導体薄膜
１６ 保護膜
１７ 絶縁膜
１８ ゲート電極
１９ 上層絶縁膜
２０ オーバーコート膜
２１ コンタクトホール
Claims (12)
- ソース・ドレイン電極上に、該ソース・ドレイン電極に対応した平面形状にパターニングされたオーミックコンタクト層形成用層を形成する工程と、
前記オーミックコンタクト層形成用層を覆うようにして酸化亜鉛を含む半導体薄膜形成用膜を成膜し、その後、前記半導体薄膜形成用膜上に絶縁材料からなる保護膜形成用膜を成膜する工程と、
反応ガスに六フッ化イオウを用いた反応性プラズマエッチングで前記保護膜形成用膜を所定の平面形状にパターニングすることにより保護膜を形成する工程と、
水酸化ナトリウムをエッチング液に用いるとともに前記保護膜をマスクとして用いて前記半導体薄膜形成用膜と前記オーミックコンタクト層形成用層とをパターニングすることにより、半導体薄膜とオーミックコンタクト層とを形成する工程と、
前記保護膜上に絶縁材料からなるゲート絶縁膜を成膜し、前記ゲート絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。 - 請求項１に記載の発明において、
前記ゲート絶縁膜は、前記保護膜から露出されている前記オーミックコンタクト層の端面を覆うように成膜することを特徴とする薄膜トランジスタの製造方法。 - 請求項２に記載の発明において、
前記保護膜から露出されている前記オーミックコンタクト層の端面が前記ゲート絶縁膜に覆われた状態で前記ゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。 - 請求項１から３のいずれかに記載の発明において、
前記ゲート絶縁膜は、前記保護膜から露出されている前記半導体薄膜の端面を覆うように成膜することを特徴とする薄膜トランジスタの製造方法。 - 請求項４に記載の発明において、
前記保護膜から露出されている前記半導体薄膜の端面が前記ゲート絶縁膜により覆われた状態で前記ゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。 - 請求項１から５のいずれかに記載の発明において、
前記保護膜形成用膜上にパターニングされたレジストを剥離した後に、前記半導体薄膜形成用膜と前記オーミックコンタクト層形成用層とをパターニングすることを特徴とする薄膜トランジスタの製造方法。 - 請求項６に記載の発明において、
前記保護膜形成用膜上にパターニングされたレジストをマスクとして前記保護膜形成用膜をパターニングすることにより、前記保護膜を形成することを特徴とする薄膜トランジスタの製造方法。 - 請求項１から７のいずれかに記載の発明において、
前記オーミックコンタクト層形成用層はｎ型酸化亜鉛からなることを特徴とする薄膜トランジスタの製造方法。 - 請求項１から８のいずれかに記載の発明において、
前記ゲート電極を覆う絶縁膜を成膜した後に、前記オーミックコンタクト層の形成領域を避けるように且つ前記ソース・ドレイン電極の一部が露出するように前記絶縁膜と前記ゲート絶縁膜とにコンタクトホールを形成することを特徴とする薄膜トランジスタの製造方法。 - 請求項１から９のいずれかに記載の発明において、
前記ソース・ドレイン電極は、遮光性の金属からなることを特徴とする薄膜トランジスタの製造方法。 - 請求項１から１０のいずれかに記載の発明において、
前記半導体薄膜の平面形状が前記保護膜の平面形状と等しくなるように前記保護膜をマスクとして前記半導体薄膜形成用膜をパターニングすることを特徴とする薄膜トランジスタの製造方法。 - 請求項１から１０のいずれかに記載の発明において、
前記保護膜及び前記ゲート絶縁膜は窒化シリコンからなることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006046072A JP4458048B2 (ja) | 2006-02-23 | 2006-02-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006046072A JP4458048B2 (ja) | 2006-02-23 | 2006-02-23 | 薄膜トランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005170348A Division JP2006344849A (ja) | 2005-06-10 | 2005-06-10 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006344926A JP2006344926A (ja) | 2006-12-21 |
| JP4458048B2 true JP4458048B2 (ja) | 2010-04-28 |
Family
ID=37641627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006046072A Active JP4458048B2 (ja) | 2006-02-23 | 2006-02-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4458048B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI500160B (zh) * | 2008-08-08 | 2015-09-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| KR102244389B1 (ko) * | 2010-01-22 | 2021-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20230141883A (ko) | 2010-02-05 | 2023-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
| KR102008902B1 (ko) | 2012-03-05 | 2019-10-21 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조 방법 |
| KR102169861B1 (ko) * | 2013-11-07 | 2020-10-26 | 엘지디스플레이 주식회사 | 어레이기판 및 이의 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252973A (ja) * | 1986-04-25 | 1987-11-04 | Nec Corp | 順スタガ−ド型薄膜トランジスタ |
| JP2939818B2 (ja) * | 1990-06-20 | 1999-08-25 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| JP2000195794A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 多結晶シリコン膜の作製方法 |
| JP2001264740A (ja) * | 2000-03-16 | 2001-09-26 | Seiko Epson Corp | 液晶装置とその製造方法および電子機器 |
| JP2003037268A (ja) * | 2001-07-24 | 2003-02-07 | Minolta Co Ltd | 半導体素子及びその製造方法 |
| JP4108633B2 (ja) * | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
-
2006
- 2006-02-23 JP JP2006046072A patent/JP4458048B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006344926A (ja) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006344849A (ja) | 薄膜トランジスタ | |
| JP5333160B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7385224B2 (en) | Thin film transistor having an etching protection film and manufacturing method thereof | |
| JP2006269469A (ja) | 薄膜トランジスタおよびその製造方法 | |
| WO2019114834A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| KR101530459B1 (ko) | 어레이 기판의 제조방법, 어레이 기판 및 디스플레이 | |
| JP5413549B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| KR20100024569A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP5332091B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4569295B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20140175423A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| JP4458048B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20230074461A (ko) | 박막 트랜지스터 및 표시 장치 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN115312546A (zh) | 阵列基板及其制备方法、显示面板 | |
| JP5228295B2 (ja) | 半導体装置の製造方法 | |
| KR20110056899A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20090129824A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080005767A (ko) | 박막트랜지스터 기판 및 그 제조방법 | |
| US20230163145A1 (en) | Array substrate and manufacturing method thereof | |
| CN113745156A (zh) | 显示面板及其制备方法 | |
| KR20140148031A (ko) | 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4458048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |