KR20100024569A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100024569A
KR20100024569A KR1020080083184A KR20080083184A KR20100024569A KR 20100024569 A KR20100024569 A KR 20100024569A KR 1020080083184 A KR1020080083184 A KR 1020080083184A KR 20080083184 A KR20080083184 A KR 20080083184A KR 20100024569 A KR20100024569 A KR 20100024569A
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
oxide semiconductor
copper
drain electrode
Prior art date
Application number
KR1020080083184A
Other languages
English (en)
Other versions
KR101499239B1 (ko
Inventor
정종현
김봉균
이병진
홍선영
윤필상
박홍식
양동주
최영주
서남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080083184A priority Critical patent/KR101499239B1/ko
Priority to US12/504,483 priority patent/US20100051934A1/en
Publication of KR20100024569A publication Critical patent/KR20100024569A/ko
Application granted granted Critical
Publication of KR101499239B1 publication Critical patent/KR101499239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

절연 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 산화물 반도체층, 제1 배리어층, 제1 구리층을 적층하는 단계, 상기 산화물 반도체층, 제1 배리어층, 제1 구리층을 사진 식각하여 소스 전극을 포함하는 데이터선, 드레인 전극 및 산화물 반도체 패턴을 형성하는 단계, 상기 데이터선 및 드레인 전극 위에 상기 드레인 전극을 노출하는 접촉 구멍을 가지는 보호막을 형성하는 단계, 상기 보호막 위에 상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 데이터선, 드레인 전극 및 산화물 반도체 패턴을 형성하는 단계는 상기 제1 구리층을 습식 식각한 후 상기 제1 배리어층과 상기 산화물 반도체층을 습식 식각하는 단계를 포함한다.
산화물 반도체, 구리, 공정 간소화

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선을 가지며, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터를 포함한다.
액정 표시 장치의 대형화 및 고정세화로 인해서 박막 트랜지스터 표시판에 형성되는 게이트 배선 및 데이터 배선과 같은 금속 배선의 저항이 증가되어 RC 지연이 발생한다. 이러한 금속 배선의 저항을 감소시키기 위한 방법으로 저저항 금속인 구리를 이용하는 방법이 개발되고 있다.
한편, 박막 트랜지스터의 반도체로써 일반적으로 사용되고 있는 비정질 규소에 비하여 모빌리티(mobility)가 10~100배 가까이 크고, 온오프 전류비가 105~107 으로 큰 산화물 반도체를 박막 트랜지스터의 반도체로써 적용하려는 연구가 진행되고 있다. 산화물 반도체는 가시광에 의한 광전자 발생량도 적어, 가시광에 의한 누설 전류도 적은 장점이 있다.
그러나 산화물 반도체를 박막 트랜지스터의 반도체로써 사용하고 구리를 배선 재료로 적용함에 있어서, 이들의 식각 특성이 기존의 비정질 규소나 배선 재료와는 차이가 있어서, 기존의 제조 방법을 그대로 사용하지 못한다.
따라서 본 발명이 해결하고자 하는 기술적 과제는 산화물 반도체를 박막 트랜지스터의 반도체로써 사용하고 구리를 배선 재료로 적용하여 박막 트랜지스터 표시판을 제조함에 있어서 그 제조 방법을 간소화하는 것이다
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 산화물 반도체, 상기 산화물 반도체 위에 형성되어 있으며 소스 전극을 포함하는 데이터선, 상기 산화물 반도체 위에 형성되어 있으며 상기 게이트 전극과 대응하는 위치에서 상기 소스 전극과 마주하고 있는 드레인 전극, 상기 데이터선과 상기 드레인 전극 위에 형성되어 있으며 상기 드레인 전극을 노출하는 접촉 구멍을 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 상기 데이터선과 상기 드레인 전극은 제1 배리어층과 상기 제1 배리어층 위에 형성되어 있는 제1 구리층을 포함하며, 상기 데이터선과 상기 드레인 전극은 상기 산화물 반도체의 외곽선 안쪽에 놓여 있다.
상기 제1 배리어층은 상기 소스 전극과 상기 드레인 전극이 마주하는 부분에서 상기 제1 구리층을 벗어나서 위 표면이 노출되어 있을 수 있다.
상기 제1 배리어층은 티타늄(Ti), 몰리브덴(Mo), 몰리브덴니오븀(MoNb), 몰리브덴 합금(Mo alloy) 중의 적어도 하나를 포함할 수 있다.
상기 게이트선은 제2 배리어층과 상기 제2 배리어층 위의 제2 구리층을 포함할 수 있다.
상기 제2 배리어층은 티타늄(Ti), 몰리브덴(Mo), 몰리브덴니오븀(MoNb), 몰리브덴 합금(Mo alloy) 중의 적어도 하나를 포함할 수 있다.
상기 제1 구리층과 상기 제2 구리층의 두께는 2,000~30,000일 수 있다.
상기 산화물 반도체의 두께는 300~2000이고, 상기 제1 배리어층의 두께는 100~400일 수 있다.
상기 산화물 반도체는 Zn, In, Ga, Sn 및 이들의 혼합물의 산화물 중 어느 하나를 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 산화물 반도체층, 제1 배리어층, 제1 구리층을 적층하는 단계, 상기 산화물 반도체층, 제1 배리어층, 제1 구리층을 사진 식각하여 소스 전극을 포함하는 데이터선, 드레인 전 극 및 산화물 반도체 패턴을 형성하는 단계, 상기 데이터선 및 드레인 전극 위에 상기 드레인 전극을 노출하는 접촉 구멍을 가지는 보호막을 형성하는 단계, 상기 보호막 위에 상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 데이터선, 드레인 전극 및 산화물 반도체 패턴을 형성하는 단계는 상기 제1 구리층을 습식 식각한 후 상기 제1 배리어층과 상기 산화물 반도체층을 습식 식각하는 단계를 포함한다.
상기 데이터선, 드레인 전극 및 산화물 반도체 패턴을 형성하는 단계는 상기 제1 구리층 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 하여 상기 제1 구리층을 습식 식각하는 단계, 상기 제1 감광막 패턴을 마스크로 하여 상기 제1 배리어층과 상기 산화물 반도체층을 습식 식각하는 단계, 상기 제1 감광막 패턴을 에치백하여 상기 제2 부분을 제거함으로써 제2 감광막 패턴을 형성하는 단계, 상기 제2 부분이 제거되어 노출된 상기 제1 구리층을 습식 식각하는 단계, 상기 제1 구리층을 습식 식각하여 노출된 상기 제1 배리어층을 건식 식각하는 단계, 상기 제2 감광막 패턴을 제거하는 단계를 포함할 수 있다
상기 제1 구리층의 습식 식각은 물, 질산 및 APS(Ammonium per sulfate)를 포함하는 비과수계 구리 식각제를 사용하여 진행하거나, H2O와 H2O2를 필수로 포함하고, 산과 첨가물을 포함하는 과수계 식각제를 사용하여 진행할 수 있다.
상기 제1 배리어층과 상기 산화물 반도체층의 습식 식각은 불산(HF)을 포함하는 식각제를 사용하여 진행할 수 있다.
상기 불산을 포함하는 식각제는 물과 불산을 1000:1 내지 20:1의 농도비로 포함할 수 있다
상기 제1 배리어층과 상기 산화물 반도체층의 습식 식각은 10~90초 동안 진행할 수 있다.
상기 게이트선 위에 게이트 절연막, 산화물 반도체층, 제1 배리어층, 제1 구리층을 적층하는 단계에서 상기 산화물 반도체층은 Ar과 O2를 각각 30~100sccm과 10~90sccm의 유량으로 흘리고, 증착 압력을 0.12~0.5pa를 가하며, 1~3KW의 파워를 공급하여 증착할 수 있다.
상기 제1 배리어층을 건식 식각하는 단계에서는 Cl2와 BCl3를 식각 가스로 사용할 수 있다.
상기 제1 배리어층을 건식 식각하는 단계는 Cl2와 BCl3를 각각 20~100sccm와 50~200sccm의 유량으로 흘리고, 500~1500W의 소스 파워와 200~500W의 바이어스 파워를 공급하여 진행할 수 있다.
상기 제1 배리어층은 티타늄(Ti)을 포함할 수 있다.
절연 기판 위에 게이트선을 형성하는 단계는 제2 배리어층을 형성하는 단계, 상기 제2 배리어층 위에 제2 구리층을 형성하는 단계, 상기 제2 구리층 위에 제3 감광막 패턴을 형성하는 단계, 상기 제3 감광막 패턴을 마스크로 하여 상기 제2 구리층을 습식 식각하는 단계, 상기 제3 감광막 패턴을 마스크로 하여 상기 제2 배리어층을 습식 식각하는 단계를 포함할 수 있다.
상기 제2 구리층의 습식 식각은 물, 질산 및 APS(Ammonium per sulfate)를 포함하는 비과수계 구리 식각제를 사용하거나, H2O와 H2O2를 필수로 포함하고, 산과 첨가물을 포함하는 과수계 식각제를 사용하여 진행하고, 상기 제2 배리어층의 습식 식각은 불산 수용액을 사용하여 진행할 수 있다.
이상 설명한 바와 같이, 본 발명의 실시예에 따르면 구리층을 습식 식각한 후 배리어층과 산화물 반도체층을 함께 습식 식각할 수 있어서 제조 공정을 간소화할 수 있고, 제조 비용을 절감할 수 있다.
또한, 구리층과 그 배리어층을 모두 습식 식각할 수 있어서 배선의 프로파일이 개선되고 제조 공정도 간소화할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치에 대해서 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
먼저 박막 트랜지스터 표시판(100)에 대하여 설명한다.
도 1 및 도 2에 도시한 바와 같이, 투명 기판(110) 위에 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있으며, 다른 층 또는 외부 구동 회로와의 접속을 위해 넓은 끝 부분을 포함할 수 있다. 게이트선(121)은 하부 배리어층(121p, 124p)과 상부 구리층(121q, 124q)을 포함하며, 이들은 스퍼터 또는 도금법으로 형성할 수 있다. 배리어층(121p, 124p)은 티타늄(Ti), 몰리브덴(Mo), 몰리브덴니오븀(MoNb), 몰리브덴 합급(Mo alloy) 등으로 형성할 수 있다. 구리층(121q, 124q)의 두께는 2,000~30,000 일 수 있다.
게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 산화규소 또는 질화규소 등의 무기 절연 물질로 형성할 수 있다.
게이트 절연막(140) 위에는 산화물 반도체(154)가 형성되어 있다. 산화물 반도체(154)는 ZnO, InGaZnO4, Zn-In-O, Zn-Sn-O 등의 Zn, In, Ga, Sn 및 이들의 혼합물의 산화물로 이루어 질 수 있다. 예를 들어, 산화 아연(Zn Oxide)을 기본으로 하고In, Cu, Hf, Ga, Ge, Si, Zr, Ta, Sn, Sb, W, Mo, Te, Ce, Nb, Mn, Th, P 원소 중의 적어도 1종의 산화물을 함유하는 N형 또는 P형 산화물 반도체일 수 있 다. 산화물 반도체(154)는 비정질 규소에 비하여 모빌리티(mobility)가 10~100배 가까이 크고, 온오프 전류비가 105~107으로 커서 고성능의 박막 트랜지스터를 제조할 수 있으며, 밴드갭(band gap)도 3.2~3.4eV여서 가시광에 누설 전류도 적은 장점이 있다. 산화물 반도체(154)는 세로 방향으로 길게 형성되어 있고, 복수의 돌출부가 있는 모양을 가질 수 있다. 산화물 반도체(154)의 두께는 300~2000일 수 있다.
산화물 반도체(154) 위에는 소스 전극(173)을 가지는 데이터선(171)과 소스 전극(173)과 분리되어 마주하고 있는 드레인 전극(175)이 형성되어 있다. 데이터선(171)은 데이터 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 다른 층 및 외부 구동 회로와의 접속을 위한 넓은 끝 부분을 포함할 수 있다. 데이터선(171)과 드레인 전극(175)은 하부 배리어층(173p, 175p)과 상부 구리층(173q, 175q)을 포함한다. 배리어층(173p, 175p)은 티타늄(Ti), 몰리브덴(Mo), 몰리브덴니오븀(MoNb), 몰리브덴 합급(Mo alloy) 등으로 형성할 수 있고, 두께는 100~400 일 수 있다. 구리층(173q, 175q)의 두께는 2,000~30,000 일 수 있다. 데이터선(171)과 드레인 전극(175)의 모든 부분이 산화물 반도체(154)의 외곽선 안에 위치한다. 배리어층(173p, 175p)은 소스 전극(173)과 드레인 전극(175)이 마주하는 부분에서 구리층(173q, 175q)을 벗어나서 위 표면이 노출된 부분을 가질 수 있다. 이는 구리층(173q, 175q)은 습식 식각하여 패터닝하기 때문에 등방성 식각이 이루어지는데 반하여 배리어층(173p, 175p)은 건식 식각하여 패터닝하기 때문에 이방성 식각이 이루어지는 데서 기인한다. 소스 전극(173)과 드레인 전극(175)이 마주하는 부분 이외의 부분에서도 배리어층(173p, 175p)의 위 표면이 구리층(173q, 175q)을 벗어나서 노출되어 있을 수 있으나, 노출된 위 표면의 폭이 소스 전극(173)과 드레인 전극(175)이 마주보는 부분에서 가장 넓다. 이는 소스 전극(173)과 드레인 전극(175)이 마주보는 부분 이외의 부분에서는 구리층(173q, 175q)과 배리어층(173p, 175p)을 모두 습식 식각으로 패터닝하기 때문이다.
데이터선(171)과 드레인 전극(175) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연 물질 또는 레진 등의 유기 절연 물질로 형성할 수 있다. 보호막(180)은 무기 절연 물질층과 유기 절연 물질층의 이중층으로 형성할 수도 있다. 보호막(180)은 드레인 전극(175)을 노출하는 접촉 구멍(181)을 가진다.
보호막(180) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(181)을 통해 드레인 전극(175)과 연결되어 있다. 화소 전극(191)은 ITO(indium tin oxide), IZO(indium zinc oxide) 등의 투명 도전막으로 형성할 수 있고, 절개 패턴 또는 슬릿을 가질 수 있다.
절연 기판(110) 위에는 화소 전극(191)과 중첩하여 유지 축전기를 형성하는 유지 전극선 등이 더 형성될 수 있다.
다음, 공통 전극 표시판(200)에 대하여 설명한다.
절연 기판(210) 위에 차광 부재(220)가 형성되어 있고, 차광 부재(220) 위에 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)가 구획하는 영역 내에 대부분이 위치하고 차광 부재(220)와도 일부 중첩한다. 차광 부재(220)와 색필 터(230) 위에는 오버코트막(250)이 형성되어 있고, 오버코트막(250) 위에는 공통 전극(270)이 형성되어 있다. 오버코트막(250)은 공통 전극(270)에 평탄한 바닥면을 제공하기 위하여 형성할 수 있으며, 공통 전극(270)이 절개 패턴(도시하지 않음)을 가지는 경우에는 절개 패턴을 통해 색필터(230)가 액정층(3)에 노출되는 것을 방지한다. 오버코트막(250)은 생략할 수 있다. 공통 전극(270)은ITO(indium tin oxide), IZO(indium zinc oxide) 등의 투명 도전막으로 형성할 수 있다.
공통 전극 표시판(200)과 박막 트랜지스터 표시판(100) 사이에는 액정층(3)이 형성되어 있다.
그러면 이러한 액정 표시 장치의 박막 트랜지스터 표시판을 제조하는 방법을 도 3 내지 도 6 및 기 설명한 도 1 및 도 2를 참조하여 설명한다.
도 3 내지 도 6은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 중간 단계를 도시한 단면도이다.
먼저, 도 3에 도시한 바와 같이, 기판(110) 위에 티타늄 등의 하부 금속층과 구리로 이루어진 상부 금속층을 연속 증착하고, 이들을 함께 사진 식각하여 배리어층(121p, 124p)과 구리층(121q, 124q)을 포함하는 게이트선(121)을 형성한다. 하부 금속층과 상부 금속층의 사진 식각은 상부 금속층 위에 감광막을 도포하고 사진 공정을 사용하여 감광막 패턴(PR1)을 형성한 후, 감광막 패턴(PR1)을 마스크로 하여 구리로 이루어진 상부 금속층을 습식 식각한다. 이 때, 식각제로는 물 85%와 질산 및 APS(Ammonium per sulfate)를 포함하는 비과수계 구리 식각제를 사용할 수 있다. 이러한 비과수계 구리 식각제(Non-hydro-peroxide type Etchant)는 구리층을 약 4500/분의 속도로 식각하고, 티타늄 등의 배리어 금속은 거의 식각하지 않는다. 구리 식각제로는 H2O와 H2O2를 필수로 포함하고, 시트르산(Citric Acid) 등의 산과 벤조트리아졸(Benzotriazole) 등의 첨가물을 포함하는 과수계 식각제(Hydro-peroxide type Etchant)를 사용할 수도 있다. 다음, 감광막 패턴(PR1)을 마스크로 하여 티타늄 등의 배리어 금속으로 이루어진 하부 금속층을 습식 식각한다. 이 때, 식각제로는 물과 불산(HF)을 1000:1 내지 20:1의 농도비로 포함하는 HF 수용액을 사용한다.
이와 같이, 구리로 이루어진 상부 금속층과 티타늄 등의 배리어 금속으로 이루어진 하부 금속층을 모두 습식 식각으로 패터닝(patterning)하면, 기존에 습식 식각과 건식 식각을 혼합하여 사용하는 경우에 비하여 공정이 간소화되고, 개구율을 향상할 수 있으며, 워터폴(waterfall) 불량을 방지할 수 있다. 즉, 습식 식각과 건식 식각을 혼합하여 사용하는 경우에는 습식 식각 이후에 등방성 식각으로 인한 언더컷(undercut)의 발생량을 고려하여 감광막 패턴의 에치백(etch back) 공정이 필요하고, 또한 이를 위하여 감광막의 두께를 두껍게 해야 한다. 그러나 습식 식각만을 사용하게 되면 감광막 패턴의 에치백(etch back) 공정이 불필요하게 되어 공정이 간소화된다. 또한, 습식 식각과 건식 식각을 혼합하여 사용하는 경우에는 배리어 금속으로 이루어진 하부 금속층이 돌출하여 개구율을 저하시키고 워터폴 불량 등을 야기할 수 있으나, 습식 식각만을 사용하게 되면 이러한 문제들이 발생하지 않는다. 도 7을 참고하면, 본 발명의 실시예에 따라 구리층(121q, 124q)과 배리어층(121p, 124p)을 모두 습식 식각으로 패터닝하였을 때, 기판(110)에 손상을 주지 않고, 배리어층(121p, 124p)이 돌출되지 않은 깨끗한 프로파일을 가지는 게이트선(121)을 형성할 수 있음을 알 수 있다.
다음, 도 4에 도시한 바와 같이. 게이트선(121) 위에 게이트 절연막(140), 산화물 반도체층(150), 티타늄 등의 배리어 금속으로 이루어진 하부 금속층(170p), 구리로 이루어진 상부 금속층(170q)를 연속하여 적층한다. 이 때 산화물 반도체층(150)은 Ar과 O2를 각각 30~100sccm과 10~90sccm의 유량으로 흘리고, 증착 압력을 0.12~0.5pa를 가하며, 1~3KW의 파워를 공급하여 300~2000의 두께로 증착할 수 있다.
이어서, 상부 금속층(170q) 위에 감광막(PR)을 도포하고 하프톤 마스크(400)를 사용하여 노광한다. 이 때, 하프톤 마스크(400)는 투명한 기판(410)과 차광층(420)을 포함하고, 차광층(420)은 슬릿 영역을 가진다. 하프톤 마스크(400)의 슬릿 영역 즉, 반투과 영역은 게이트 전극(124)이 중앙과 대응하는 위치에 배치되고, 차광 영역은 데이터선(171)과 드레인 전극(175)이 형성될 위치에 배치되며, 투과 영역은 나머지 부분에 배치된다. 본 실시예에서는 양성 감광막을 사용하는 경우를 예시한 것이고, 음성 감광막을 사용하는 경우에는 투과 영역과 차광 영역의 위치가 서로 뒤바뀐다. 하프톤 마스크(400)의 반투과 영역은 슬릿 대신 반투명막을 이용하여 형성할 수도 있다.
다음, 도 5에 나타낸 바와 같이, 노광된 감광막을 현상하여 감광막 패턴(PR2)을 형성하고, 감광막 패턴(PR2)를 마스크로 하여 구리로 이루어진 상부 금속층(170q)을 습식 식각한다. 이 때, 식각제로는 물 85%와 질산 및 APS(Ammonium per sulfate)를 포함하는 비과수계 구리 식각제를 사용할 수 있다. 구리 식각제로는 H2O와 H2O2를 필수로 포함하고, 시트르산(Citric Acid) 등의 산과 벤조트리아졸(Benzotriazole) 등의 첨가물을 포함하는 과수계 식각제(Hydro-peroxide type Etchant)를 사용할 수도 있다.
이어서, 노출된 하부 금속층(170p)과 산화물 반도체층(150)을 함께 습식 식각하여 소스 전극(173)과 드레인 전극(175)이 연결되어 있는 상태의 데이터선(171)과 그 아래의 산화물 반도체(154)를 형성한다. 이 때, 식각제로는 물과 불산(HF)을 1000:1 내지 20:1의 농도비로 포함하는 불산 수용액을 사용하고, 습식 식각은 10~90초 동안 진행할 수 있다.
아래의 표 1은 산화물 반도체 중 하나인 Hf를 포함하는 IZO(이하 'XIZO'라 한다. IZO: Indium Zinc Oxide), 배리어 금속 중 하나인 티타늄막 그리고 구리층를 증착한 상태에서 구리층을 패터닝 한 후에 티타늄막과 XIZO를 불산 수용액을 사용하여 다양한 조건으로 일괄 식각한 결과를 보여주는 표이다.
<표 1>
Figure 112008060594950-PAT00001
위 표 1의 실험에서 XIZO는 Ar과 O2를 50:10의 비율로 흘리면서 증착하였다.
표 1에 의하면, XIZO층의 두께가 700이고 티타늄층의 두께가 300일 때 1:400으로 희석된 HF 수용액에 30초 동안 접액하여 티타늄층과 XIZO층을 식각하거나, XIZO층의 두께가 1000이고 티타늄층의 두께가 300일 때 1:400으로 희석된 HF 수용액에 60초 동안 접액하여 티타늄층과 XIZO층을 식각하면, 도 8 및 도 9에 나타난 바와 같이, 구리층의 들뜸(lifting)이 없이 양호하게 식각되는 것을 알 수 있다. 도 8은 XIZO층의 두께가 700이고 티타늄층의 두께가 300일 때 1:400으로 희석된 HF 수용액에 30초 동안 접액하여 식각한 경우의 전자 현미경 사진이고, 도 9는 XIZO층의 두께가 1000이고 티타늄층의 두께가 300일 때 1:400으로 희석된 HF 수용액에 60초 동안 접액하여 식각한 경우의 전자 현미경 사진이다.
XIZO층의 두께가 700이고 티타늄층의 두께가 300일 때 1:400으로 희석된 HF 수용액에 60초 이상 접액한 경우나, XIZO층의 두께가 1000이고 티타늄층의 두께가 300일 때 1:400으로 희석된 HF 수용액에 90초 이상 접액한 경우에는, 도 10 및 도 11에 나타난 바와 같이, 구리층이 들뜨게 되었다. 도 10은 XIZO층의 두께가 700이고 티타늄층의 두께가 300일 때 1:400으로 희석된 HF 수용액에 60초 동안 접액하여 식각한 경우의 전자 현미경 사진이고, 도 11은 XIZO층의 두께가 1000이고 티타늄층의 두께가 300일 때 1:400으로 희석된 HF 수용액에 90초 동안 접액하여 식각한 경우의 전자 현미경 사진이다.
XIZO층과 티타늄층을 불산 수용액으로 식각함에 있어서 불산 수용액의 희석비와 접액 시간 이외에도 XIZO층의 두께가 구리층의 들뜸 여부를 결정하는 요소임을 알 수 있다. 이는 HF 수용액에 의하여 식각되는 속도가 티타늄층에 비하여 XIZO층이 빨라서 XIZO층이 과도하게 식각될 경우 언더컷이 심해지고, 이로 인해 구리층이 들뜨게 된다는 원인 분석과 부합하는 것이다. 따라서, XIZO층의 두께를 두껍게 하고, 티타늄층의 두께를 얇게 하면, 구리층의 들뜸을 유발하지 않으면서 XIZO층과 티타늄층을 식각할 수 있는 식각 조건의 마진(margin)을 증가시킬 수 있다. 예를 들어, XIZO층의 두께를 1000~2000로 하고 티타늄층의 두께를 100~200로 하면, 희석비 1:400의 불산 수용액으로 30~90초간 접액하여 식각하더라도 구리층의 들뜸없이 XIZO층과 티타늄층을 일괄 식각할 수 있다.
이상과 같이, 구리층을 습식 식각한 후 배리어층과 산화물 반도체층을 함께 습식 식각하면 제조 공정을 간소화할 수 있고, 제조 비용을 절감할 수 있다.
다음, 도 6에 도시한 바와 같이, 감광막 패턴(PR2)를 에치백하여 소스 전극(173)과 드레인 전극(175) 사이의 구리층(173q, 175q)을 노출하는 감광막 패턴(PR2')을 형성한다.
이어서, 감광막 패턴(PR2')을 마스크로 하여 노출된 구리층(173q, 175q)을 습식 식각한다. 이 때, 식각제로는 물 85%와 질산 및 APS(Ammonium per sulfate)를 포함하는 비과수계 구리 식각제를 사용할 수 있다. 구리 식각제로는 H2O와 H2O2를 필수로 포함하고, 시트르산(Citric Acid) 등의 산과 벤조트리아졸(Benzotriazole) 등의 첨가물을 포함하는 과수계 식각제(Hydro-peroxide type Etchant)를 사용할 수도 있다.
다음, 감광막 패턴(PR2')을 마스크로 하여 노출된 배리어층(173p, 175p)를 건식 식각한다. 이 때, 건식 식각은 Cl2와 BCl3를 각각 20~100sccm와 50~200sccm의 유량으로 흘리고, 500~1500W의 소스 파워와 200~500W의 바이어스 파워를 공급하며, 기체 압력을 10mT로 하여 진행할 수 있다.
이렇게 하면, 배리어층(173p, 175p)은 소스 전극(173)과 드레인 전극(175)이 마주하는 부분에서 구리층(173q, 175q)을 벗어나서 위 표면이 노출된 부분을 가질 수 있다. 그러나 구리층(173q, 175q)의 습식 식각 이후에 감광막 패턴(PR2')을 추가로 에치백하여 구리층(173q, 175q) 위로 오버행(overhang)되어 있는 감광막 패턴 부분을 제거한 이후에 배리어층(173p, 175p)을 건식 식각함으로써 배리어층(173p, 175p)이 구리층(173q, 175q)을 벗어나서 노출되는 것을 방지할 수도 있다.
다음, 도 2에 도시한 바와 같이, 감광막 패턴(PR2')을 제거하고, 보호 막(180)을 적층하고 사진 식각하여 접촉 구멍(181)을 형성한다.
이어서, 보호막(180) 위에 투명한 도전막을 형성하고 사진 식각하여 화소 전극(191)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 도 6은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 중간 단계를 도시한 단면도이다.
도 7은 본 발명의 실시예에 따라 박막 트랜지스터 표시판을 제조함에 있어서 구리층과 배리어층을 모두 습식 식각으로 패터닝한 후의 전자 현미경 사진이다.
도 8 내지 도 11은 배리어층과 산화물 반도체층을 여러 다양한 조건의 습식 식각으로 패터닝한 후의 전자 현미경 사진이다.
<도면 부호의 설명>
110, 210: 절연 기판
121: 게이트선 124: 게이트 전극
140: 게이트절연막 154: 반도체
171: 데이터선 175: 드레인 전극
173: 소스 전극 180: 보호막
191: 화소 전극

Claims (25)

  1. 절연 기판,
    절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 산화물 반도체,
    상기 산화물 반도체 위에 형성되어 있으며 소스 전극을 포함하는 데이터선,
    상기 산화물 반도체 위에 형성되어 있으며 상기 게이트 전극과 대응하는 위치에서 상기 소스 전극과 마주하고 있는 드레인 전극,
    상기 데이터선과 상기 드레인 전극 위에 형성되어 있으며 상기 드레인 전극을 노출하는 접촉 구멍을 가지는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하고, 상기 데이터선과 상기 드레인 전극은 제1 배리어층과 상기 제1 배리어층 위에 형성되어 있는 제1 구리층을 포함하며, 상기 데이터선과 상기 드레인 전극은 상기 산화물 반도체의 외곽선 안쪽에 놓여 있는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 배리어층은 상기 소스 전극과 상기 드레인 전극이 마주하는 부분에 서 상기 제1 구리층을 벗어나서 위 표면이 노출되어 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 배리어층은 티타늄(Ti), 몰리브덴(Mo), 몰리브덴니오븀(MoNb), 몰리브덴 합금(Mo alloy) 중의 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 게이트선은 제2 배리어층과 상기 제2 배리어층 위의 제2 구리층을 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제2 배리어층은 티타늄(Ti), 몰리브덴(Mo), 몰리브덴니오븀(MoNb), 몰리브덴 합금(Mo alloy) 중의 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제1 구리층과 상기 제2 구리층의 두께는 2,000~30,000인 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 산화물 반도체의 두께는 300~2000이고, 상기 제1 배리어층의 두께는 100~400인 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 산화물 반도체는 Zn, In, Ga, Sn 및 이들의 혼합물의 산화물 중 어느 하나를 포함하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 게이트선은 제2 배리어층과 상기 제2 배리어층 위의 제2 구리층을 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제2 배리어층은 티타늄(Ti), 몰리브덴(Mo), 몰리브덴니오븀(MoNb), 몰리브덴 합금(Mo alloy) 중의 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 산화물 반도체의 두께는 300~2000이고, 상기 제1 배리어층의 두께는 100~400인 박막 트랜지스터 표시판.
  12. 절연 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막, 산화물 반도체층, 제1 배리어층, 제1 구 리층을 적층하는 단계,
    상기 산화물 반도체층, 제1 배리어층, 제1 구리층을 사진 식각하여 소스 전극을 포함하는 데이터선, 드레인 전극 및 산화물 반도체 패턴을 형성하는 단계,
    상기 데이터선 및 드레인 전극 위에 상기 드레인 전극을 노출하는 접촉 구멍을 가지는 보호막을 형성하는 단계,
    상기 보호막 위에 상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하고, 상기 데이터선, 드레인 전극 및 산화물 반도체 패턴을 형성하는 단계는 상기 제1 구리층을 습식 식각한 후 상기 제1 배리어층과 상기 산화물 반도체층을 습식 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 데이터선, 드레인 전극 및 산화물 반도체 패턴을 형성하는 단계는
    상기 제1 구리층 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 하여 상기 제1 구리층을 습식 식각하는 단계,
    상기 제1 감광막 패턴을 마스크로 하여 상기 제1 배리어층과 상기 산화물 반도체층을 습식 식각하는 단계,
    상기 제1 감광막 패턴을 에치백하여 상기 제2 부분을 제거함으로써 제2 감광 막 패턴을 형성하는 단계,
    상기 제2 부분이 제거되어 노출된 상기 제1 구리층을 습식 식각하는 단계,
    상기 제1 구리층을 습식 식각하여 노출된 상기 제1 배리어층을 건식 식각하는 단계,
    상기 제2 감광막 패턴을 제거하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 제1 구리층의 습식 식각은 물, 질산 및 APS(Ammonium per sulfate)를 포함하는 비과수계 구리 식각제를 사용하여 진행하거나, H2O와 H2O2를 필수로 포함하고, 산과 첨가물을 포함하는 과수계 식각제를 사용하여 진행하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 제1 배리어층과 상기 산화물 반도체층의 습식 식각은 불산(HF)을 포함하는 식각제를 사용하여 진행하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 불산을 포함하는 식각제는 물과 불산을 1000:1 내지 20:1의 농도비로 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 제1 배리어층과 상기 산화물 반도체층의 습식 식각은 10~90초 동안 진행하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 게이트선 위에 게이트 절연막, 산화물 반도체층, 제1 배리어층, 제1 구리층을 적층하는 단계에서 상기 산화물 반도체층은 Ar과 O2를 각각 30~100sccm과 10~90sccm의 유량으로 흘리고, 증착 압력을 0.12~0.5pa를 가하며, 1~3KW의 파워를 공급하여 증착하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 제1 배리어층을 건식 식각하는 단계에서는 Cl2와 BCl3를 식각 가스로 사용하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 제1 배리어층을 건식 식각하는 단계는 Cl2와 BCl3를 각각 20~100sccm와 50~200sccm의 유량으로 흘리고, 500~1500W의 소스 파워와 200~500W의 바이어스 파워를 공급하여 진행하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제20항에서,
    상기 제1 배리어층은 티타늄(Ti)을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  22. 제20항에서,
    상기 절연 기판 위에 게이트선을 형성하는 단계는
    제2 배리어층을 형성하는 단계,
    상기 제2 배리어층 위에 제2 구리층을 형성하는 단계,
    상기 제2 구리층 위에 제3 감광막 패턴을 형성하는 단계,
    상기 제3 감광막 패턴을 마스크로 하여 상기 제2 구리층을 습식 식각하는 단계,
    상기 제3 감광막 패턴을 마스크로 하여 상기 제2 배리어층을 습식 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  23. 제22항에서,
    상기 제2 구리층의 습식 식각은 물, 질산 및 APS(Ammonium per sulfate)를 포함하는 비과수계 구리 식각제를 사용하여 진행하거나, H2O와 H2O2를 필수로 포함하고, 산과 첨가물을 포함하는 과수계 식각제를 사용하여 진행하고, 상기 제2 배리어층의 습식 식각은 불산 수용액을 사용하여 진행하는 박막 트랜지스터 표시판의 제조 방법.
  24. 제12항에서,
    상기 절연 기판 위에 게이트선을 형성하는 단계는
    제2 배리어층을 형성하는 단계,
    상기 제2 배리어층 위에 제2 구리층을 형성하는 단계,
    상기 제2 구리층 위에 제3 감광막 패턴을 형성하는 단계,
    상기 제3 감광막 패턴을 마스크로 하여 상기 제2 구리층을 습식 식각하는 단계,
    상기 제3 감광막 패턴을 마스크로 하여 상기 제2 배리어층을 습식 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  25. 제24항에서,
    상기 제2 구리층의 습식 식각은 물, 질산 및 APS(Ammonium per sulfate)를 포함하는 비과수계 구리 식각제를 사용하여 진행하거나, H2O와 H2O2를 필수로 포함하고, 산과 첨가물을 포함하는 과수계 식각제를 사용하여 진행하고, 상기 제2 배리어층의 습식 식각은 불산 수용액을 사용하여 진행하는 박막 트랜지스터 표시판의 제조 방법.
KR1020080083184A 2008-08-26 2008-08-26 박막 트랜지스터 표시판 및 그 제조 방법 KR101499239B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080083184A KR101499239B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 표시판 및 그 제조 방법
US12/504,483 US20100051934A1 (en) 2008-08-26 2009-07-16 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083184A KR101499239B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100024569A true KR20100024569A (ko) 2010-03-08
KR101499239B1 KR101499239B1 (ko) 2015-03-06

Family

ID=41723950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083184A KR101499239B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20100051934A1 (ko)
KR (1) KR101499239B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015170A (ko) * 2011-08-02 2013-02-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8383437B2 (en) 2011-04-01 2013-02-26 Samsung Display Co., Ltd. Echtant and method for manufacturing display device using the same
US9564531B2 (en) 2010-03-22 2017-02-07 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI626731B (zh) 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102598278B (zh) 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101346874B1 (ko) * 2010-08-30 2014-01-02 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
US8765600B2 (en) * 2010-10-28 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure for reducing gate resistance and method of making the same
JP5745964B2 (ja) * 2011-07-22 2015-07-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び半導体製造装置
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR102004398B1 (ko) * 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN103295970B (zh) * 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
JP6278633B2 (ja) * 2013-07-26 2018-02-14 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法
JP2017510090A (ja) 2014-03-07 2017-04-06 エイチ．シー． スターク インコーポレイテッド 電子デバイスにおける金属被覆法のためのエッチング化学
CN106952948A (zh) * 2016-01-06 2017-07-14 中华映管股份有限公司 主动元件及其制作方法
CN107359203A (zh) * 2017-05-12 2017-11-17 惠科股份有限公司 显示面板和显示装置
CN108198756B (zh) * 2017-12-26 2020-08-28 深圳市华星光电技术有限公司 薄膜晶体管的制备方法、阵列基板的制备方法
CN109037315B (zh) * 2018-06-26 2020-07-28 浙江大学 一种用于薄膜晶体管的沟道层材料及其制备方法与应用
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101373735B1 (ko) * 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564531B2 (en) 2010-03-22 2017-02-07 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
US8383437B2 (en) 2011-04-01 2013-02-26 Samsung Display Co., Ltd. Echtant and method for manufacturing display device using the same
KR20130015170A (ko) * 2011-08-02 2013-02-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR101499239B1 (ko) 2015-03-06
US20100051934A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR20100024569A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101593443B1 (ko) 어레이 기판의 제조방법
KR101968115B1 (ko) 어레이 기판 및 이의 제조방법
TWI438851B (zh) 陣列基板及製造該陣列基板的方法
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
KR20100078593A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9418861B2 (en) Method of manufacturing a display substrate using two etch masks
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
WO2019114834A1 (zh) 阵列基板及其制造方法和显示装置
JP2011166135A (ja) 薄膜トランジスタパネルおよびそれの製造方法
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
KR20110053739A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101300183B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
CN108447916B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN113687548A (zh) 阵列基板及其制作方法、以及显示面板
KR20130066247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150141452A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6