JP4455840B2 - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法 Download PDFInfo
- Publication number
- JP4455840B2 JP4455840B2 JP2003184707A JP2003184707A JP4455840B2 JP 4455840 B2 JP4455840 B2 JP 4455840B2 JP 2003184707 A JP2003184707 A JP 2003184707A JP 2003184707 A JP2003184707 A JP 2003184707A JP 4455840 B2 JP4455840 B2 JP 4455840B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- transparent
- black matrix
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Optical Filters (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、導電性カラーフィルターを含むＣＯＴ（ｃｏｌｏｒ ｆｉｌｔｅｒ ｏｎ ＴＦＴ）構造の液晶表示装置とその製造方法に関する。
【０００２】
【関連技術】
一般的に、液晶表示装置は液晶分子の光学的異方性と複屈折特性を利用して画像を表現するものであって、電界が印加されると液晶の配列が変わって、変わった液晶の配列方向によって光が透過する特性も変わる。
一般的に、液晶表示装置は、電界生成電極が各々形成されている二枚の基板を電極が形成されている面が向かい合うように配置して、両基板間に液晶物質を注入した後に、両電極間に電圧を印加して生成される電界により液晶分子を動くようにして、これにより変わる光の透過率により画像を表現する装置である。
【０００３】
図１は、一般的な液晶表示装置を概略的に示した図面である。
図示したように、一般的なカラー液晶表示装置１１は、上部基板５と下部基板２２と両基板間に挿入された液晶１４を含んでいる。上部基板５は赤、緑、青色のカラーフィルター８と各カラーフィルター８間に構成されたブラックマトリックス６を含んでおり、前記カラーフィルター８及びブラックマトリックス６の上部には共通電極１８が蒸着により形成されている。
【０００４】
下部基板２２にはゲート配線１３及びデータ配線１５が交差して画素領域Ｐが定義されており、画素領域Ｐには画素電極１７とスイッチング素子である薄膜トランジスタＴがマトリックス形態で配置されている。すなわち、前記下部基板２２はアレイ基板とも称するが、アレイ基板にはスイッチング素子である薄膜トランジスタＴをマトリックス形態で配置して、このような多数の薄膜トランジスタＴに交差してゲート配線１３とデータ配線１５が形成される。画素領域Ｐに形成される画素電極１７にはインジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−ジンク−オキサイド（ＩＺＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
【０００５】
また、アレイ基板には前記画素電極１７と並列に接続したストレージキャパシターＣがゲート配線１３の上部に構成され、このストレージキャパシターＣの第１電極としてゲート配線１３の一部を用い、また、第２電極としてソース電極及びドレイン電極と同一物質で同一層に形成されたアイランド状のキャパシター金属層３０を用いる。この時、前記キャパシター金属層３０は画素電極１７と接触させて画素電極の信号を受けるように構成される。
【０００６】
前述したようにカラーフィルター基板としての上部基板５とアレイ基板としての下部基板２２とを合着して液晶パネルを製作する場合には、上部基板５と下部基板２２の合着誤差による光漏れ不良などが発生する確率が非常に高い。
【０００７】
以下、図２を参照して説明する。図２は図１のII−IIに沿って切断した断面図である。
先に図１で説明した通り、アレイ基板である下部基板２２とカラーフィルター基板である上部基板５は離隔されて構成されており、上部基板５及び下部基板２２間には液晶層１４を配置する。アレイ基板２２の上部にはゲート電極３２とアクティブ層３４とソース電極３６とドレイン電極３８を含む薄膜トランジスタＴと、前記薄膜トランジスタＴの上部にはこれを保護する保護膜４０が構成される。ゲート電極３２とアクティブ層３４間にはゲート絶縁膜１６が形成されている。ゲート電極３２はゲート配線１３から延びて形成されていて、ソース電極３６はデータ配線１５から延びて形成されている。また、ゲート電極３２、ソース電極３６及びドレイン電極３８はすべて金属物質で形成してあり、アクティブ層３４はシリコンで形成する。
【０００８】
画素領域Ｐには前記薄膜トランジスタＴのドレイン電極３８と接触する透明画素電極１７が構成されていて、画素電極１７と並列に連結したストレージキャパシターＣがゲート配線１３の上部に構成される。ストレージキャパシターＣはゲート配線１３とキャパシター金属層３０及びこれらの間に挿入されたゲート絶縁膜１６で構成されている。ゲート配線１３はストレージキャパシターＣの第１電極の役割をして、キャパシター金属層３０はストレージキャパシターＣの第２電極の役割を遂行し、挿入されたゲート絶縁膜１６は誘電層の役割を遂行する。
【０００９】
前記上部基板５には前記ゲート配線１３とデータ配線１５と薄膜トランジスタＴに対応してブラックマトリックス６が構成されており、下部基板２２の画素領域Ｐに対応してカラーフィルター８が構成される。ブラックマトリックス６は図１のように上部基板５の全面に形成されてカラーフィルター８が画素領域Ｐに対応できるように開口部を持っている形状となっている。ブラックマトリックス６は液晶表示装置において光漏れ現象を防止して、薄膜トランジスタＴに入射する外部光を遮断して光電流の発生を防止する役割をする。カラーフィルター８は各々赤、緑、青色を有しており、カラーフィルター８の下部には透明導電性物質からなる共通電極１８を配置する。
【００１０】
一方、透明画素電極１７は、それぞれの赤、緑、青カラーフィルター８に一対で対応する。また、一般的なアレイ基板の構成は垂直クロストーク（ｃｒｏｓｓｔａｌｋ）を防止するために、画素電極１７をデータ配線１５と第１間隔Ａだけ離隔して構成し、また、ゲート配線１３とも第２間隔Ｂだけ離隔して構成する。
【００１１】
データ配線１５と画素電極１７及びゲート配線１３と画素電極１７間の離隔間隔Ａ、Ｂは、光漏れ現象が発生する領域であるために、上部カラーフィルター基板５に構成したブラックマトリックス６がこの部分を遮るように構成する。また、前記薄膜トランジスタＴの上部に構成されたブラックマトリックス６は外部から照射された光が保護膜４０を過ぎてアクティブ層３４に影響を与えないようにするために光を遮断する役割をする。
ところが、前記上部基板５と下部基板２２を合着する工程において中合着誤差（ｍｉｓａｌｉｇｎ）が発生する場合があるので、これを勘案して前記ブラックマトリックス６を設計する時に一定の値のマージンをおいて設計するために、それだけ液晶表示装置の開口率が低下する場合が発生する。また、マージンを越えた合着誤差が発生する場合、光漏れ領域Ａ、Ｂがブラックマトリックス６にすべて遮られない光漏れ不良が発生する場合がたびたびある。このような場合には前記光漏れが外部に現れるために液晶表示装置の画質を低下させる問題がある。
【００１２】
【発明が解決しようとする課題】
本発明は前述したような問題を解決するために提案されたものであって、本発明を要約すればカラーフィルターを下部基板に構成してカラーフィルター間領域すなわち、薄膜トランジスタとゲート配線及びデータ配線の上部にブラックマトリックスを構成するものである。このような構成は高開口率の具現と同時に、工程の単純化による収率改善を目的とする。
【００１３】
【課題を解決するための手段】
前述した目的を達成するための本発明による液晶表示装置用アレイ基板は、基板上に相互に交差して画素領域を定義するゲート配線及びデータ配線と；前記ゲート配線とデータ配線の交差地点に構成されてゲート電極とアクティブ層とソース電極とドレイン電極を含む薄膜トランジスタと；前記薄膜トランジスタとデータ配線とゲート配線の上部に構成された、前記ドレイン電極の一部を露出する不透明な有機膜であるブラックマトリックスと；前記露出されたドレイン電極と接触していて前記画素領域に構成された第１透明電極と；前記第１透明電極の上部の画素領域に構成されたカラーフィルターと；前記第１透明電極と接触していて前記カラーフィルターの上部に構成された第２透明電極を含むことを特徴とする。
【００１４】
本発明の液晶表示装置用アレイ基板は、前記ゲート電極とアクティブ層間に形成された第１絶縁膜をさらに含み、前記薄膜トランジスタ上部及びブラックマトリックス上部から選択された一ケ所に第２絶縁層をさらに含むことを特徴とする。また、液晶表示装置用アレイ基板において、前記第１絶縁膜は無機絶縁物質で構成されており、この無機絶縁物質は窒化シリコン（ＳｉＮｘ）及び酸化シリコン（ＳｉＯ２）のうちから選択された一つであることを特徴とする。本発明の液晶表示装置用アレイ基板は前記ゲート配線上部の前記第１絶縁膜上にキャパシター金属層をさらに含み、前記第１透明電極は前記キャパシター金属層にブラックマトリックスに形成されたストレージコンタクトホールを通して接触する。また、前記第１透明電極は前記ブラックマトリックスに形成されたドレインコンタクトホールを通してドレイン電極に接触させることができる。
【００１５】
前記ブラックマトリックスは、前記ドレイン電極の一側を完全に露出するようにパターニングされて前記第１透明電極がドレイン電極と側面接触するようにすることもできる。
また、本発明の液晶表示装置用アレイ基板は、前記アクティブ層と前記ソース電極及びドレイン電極間にオーミックコンタクト層をさらに含む。また、前記第１透明電極は前記基板と直接接触するように形成することもできる。
【００１６】
本発明の特徴による液晶表示装置用アレイ基板の製造方法は、基板上に相互に交差して画素領域を定義するゲート配線とデータ配線を形成する段階と；前記ゲート配線とデータ配線の交差地点に構成されていて、ゲート電極とアクティブ層とソース電極とドレイン電極を含む薄膜トランジスタを形成する段階と；前記薄膜トランジスターとデータ配線及びゲート配線の上部に配置して、ドレイン電極の一部を露出する不透明な有機膜であるブラックマトリックスを形成する段階と；前記露出されたドレイン電極と接触する第１透明電極を画素領域に形成する段階と；前記第１透明電極上部の画素領域に対応する部分にカラーフィルターを形成する段階と；前記第１透明電極層の一部と接触させてカラーフィルター上部に第２透明電極を形成する段階を含むことを特徴とする。
【００１７】
本発明の液晶表示装置用アレイ基板製造方法は、前記ゲート電極と前記アクティブ層間に第１絶縁膜を形成する段階をさらに含み、前記薄膜トランジスタ上部及びブラックマトリックス上部から選択された一ケ所に第２絶縁層を形成する段階をさらに含むことを特徴とする。
【００１８】
本発明の液晶表示装置用アレイ基板製造方法は、前記薄膜トランジスタ上部及びブラックマトリックス上部すべてに絶縁層を形成する段階をさらに含み、前記第１絶縁膜は無機絶縁物質からなることを特徴とする。前記無機絶縁物質は窒化シリコン（ＳｉＮｘ）及び酸化シリコン（ ＳｉＯ２）のうちから選択された一つである。
【００１９】
本発明による液晶表示装置用アレイ基板製造方法は、前記ゲート配線上部の前記第１絶縁膜上にキャパシター金属層を形成する段階をさらに含む。前記第１透明電極は前記キャパシター金属層をブラックマトリックスに形成されたストレージコンタクトホールを通して接触し、または前記第１透明電極は前記ブラックマトリックスに形成されたドレインコンタクトホールを通してドレイン電極に接触する。
前記ブラックマトリックスは、前記ドレイン電極の一側を完全に露出するようにパターニングされて前記第１透明電極がドレイン電極と側面接触するように形成できる。また、本発明の液晶表示装置用アレイ基板製造方法は前記アクティブ層と前記ソース及びドレイン電極間にオーミックコンタクト層を形成する段階をさらに含むことを特徴とする。
【００２０】
また、本発明の液晶表示装置用アレイ基板製造方法では前記第１透明電極は前記基板に直接接触することを特徴とする。また本液晶表示装置用アレイ基板製造方法において、前記第１透明電極及び第２透明電極を形成する段階は、基板の全面に第１透明導電性物質を蒸着する段階と；前記第１透明導電性物質の上部に第２透明導電性物質を蒸着する段階と；前記第１透明導電性物質及び第２透明導電性物質を同時にパターニングする段階を含むことを特徴とする。
【００２１】
【発明の実施の形態】
以下、添附した図面を参照しながら、本発明による望ましい実施例を説明する。
【００２２】
−−第１実施例−−
図３は、本発明による液晶表示装置用アレイ基板の構成を概略的に示した図面である。図３に示したように、ゲート配線１０２とデータ配線１１６を基板１００上に交差させて構成している。ゲート配線１０２とデータ配線１１６の交差地点にはゲート電極１０４とアクティブ層１０８とソース電極１１２及びドレイン電極１１４を含む薄膜トランジスタＴを構成する。前記ゲート配線１０２、データ配線１１６が交差して定義される画素領域Ｐにはドレイン電極１１４と接触する二重層の透明電極１２６、１３０と赤、緑、青色のカラーフィルター１２８ａ、１２８ｂ、１２８ｃを構成する。
前記透明電極１２６、１３０は、二重層で構成され、このうち第１電極１２６はドレイン電極１１４と接触しながらカラーフィルター１２８ａ、１２８ｂ、１２８ｃの下部に構成し、第２電極１３０はカラーフィルター１２８ａ、１２８ｂ、１２８ｃの上部に構成する。すなわち、前記第２電極１３０は前記第１電極１２６を通してドレイン電極１１４と間接的に接触する形状である。また、前記第１透明電極１２６及び第２透明電極１３０はゲート配線１０２の上部に構成されたストレージキャパシターＣと並列に連結する。ここで、ストレージキャパシターＣはゲート配線１０２の一部を第１電極として、前記第１透明電極１２６及び第２透明電極１３０と連結しながら前記ソース電極１１２、ドレイン電極１１４と同一物質で同一層に形成されたキャパシター金属層１１８を第２電極とする。
【００２３】
本発明によるＣＯＴ構造においては図示したように、前記薄膜トランジスタＴのアレイの上部にブラックマトリックス１２０が構成され、画素領域Ｐに赤、緑、青色のカラーフィルター１２８ａ、１２８ｂ、１２８ｃが構成された形態である。ブラックマトリックス１２０は光漏れ領域を遮る役割をし、ゲート配線１０２及びデータ配線１１６と薄膜トランジスタＴに対応して構成する。前記ブラックマトリックス１２０は不透明な有機物質を塗布して形成し、光を遮断する役割と一緒に薄膜トランジスタＴを保護する保護膜の役割をする。前述した構成において、前記第１透明電極１２６はカラーフィルター１２８ａ、１２８ｂ、１２８ｃをパターニングする薬液から下部のゲート配線１０２を保護するために構成するものである。
【００２４】
以下、図４Ａないし図４Ｇを参照して本発明の第１実施例による液晶表示装置用アレイ基板の製造方法を説明する。図４Ａないし図４Ｇは図３のＩＶ−ＩＶに沿って切断して本発明の第１実施例による工程順序によって示した工程断面図である。図４Ａと図４Ｂはアレイ部を形成する工程であって、図４Ｃないし図４Ｇはアレイ部の上部にカラーフィルターを形成する工程である。
【００２５】
図４Ａに示したように、基板１００の上部に導電性第１金属を蒸着してからパターニングして、ゲート配線１０２とゲート電極１０４を形成する。前記ゲート配線１０２とゲート電極１０４が形成された基板１００の全面に窒化シリコン（ＳｉＮｘ）と酸化シリコン（ ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して第１絶縁層であるゲート絶縁膜１０６を形成する。前記ゲート絶縁膜１０６上に純粋非晶質シリコン（ａ−Ｓｉ：Ｈ）と不純物が含まれた非晶質シリコン（ｎ+ａ−Ｓｉ：Ｈ）を蒸着してからパターニングして、ゲート電極１０４上部のゲート絶縁膜１０６上にアクティブ層１０８とオーミックコンタクト層１１０を形成する。
【００２６】
次に図４Ｂに示したように、前記アクティブ層１０８とオーミックコンタクト層１１０が形成された基板１００の全面にクロム（Ｃｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）等を含む導電性金属グループのうちから選択された一つを蒸着して第２金属層をパターニングにより形成して、前記オーミックコンタクト層１１０と各々接触するソース電極１１２とドレイン電極１１４を形成する。同時に、ソース電極１１２と連結したデータ配線１１６を形成して、前記ゲート配線１０２の上部にアイランド状のキャパシター金属層１１８を形成する。前記ソース電極１１２は図３に示したようにデータ配線１１６から延びて形成されており、ドレイン電極１１４はアクティブ層１０８を挟んでソース電極１１２と一定間隔離隔されて形成されている。第２金属層をパターニングした後には、ソース電極１１２とドレイン電極１１４間に現れたオーミックコンタクト層１１０をエッチングしてチャンネル領域（ｃｈａｎｎｅｌｒｅｇｉｏｎ）を形成する。
【００２７】
したがって、薄膜トランジスタＴは、ゲート電極１０４、アクティブ層１０８、オーミックコンタクト層１１０、ソース電極１１２及びドレイン電極１１４を含むようになり、ストレージキャパシターＣはゲート配線１０２の一部とキャパシター金属層１１８及びその間のゲート絶縁膜１０６を含むようになる。
【００２８】
前記ソース電極１１２及びドレイン電極１１４が形成された基板１００の全面に窒化シリコン（ＳｉＮ２）と酸化シリコン（ ＳｉＯ２）を含んだ無機絶縁物質グループのうちから選択された一つを蒸着して第２絶縁膜１１９を形成する。この時、第２絶縁膜１１９の機能は以後に形成される有機膜（図示せず）と前記アクティブ層１０８間に発生する接触不良を防止するための機能をする。第２絶縁膜１１９は前記有機膜とアクティブ層１０８間に接触不良が発生しないならばあえて形成する必要はない。
【００２９】
前述したような工程を通して薄膜トランジスタアレイ部を形成する工程が完了したならば以下、図４Ｃないし図４Ｇの工程を通してカラーフィルターを形成する。
【００３０】
図４Ｃに示したように、前記第２絶縁膜１１９上部に誘電率が低い不透明な有機物質を塗布して有機層１２０ａを形成する。前記有機層１２０ａは黒色顔料を含んでいて以後工程でブラックマトリックスとなる。
【００３１】
図４Ｄに示したように、塗布された有機層１２０ａをパターニングして、前記薄膜トランジスタＴとデータ配線１１６及びゲート配線１０２の上部にブラックマトリックス１２０を形成する。ブラックマトリックス１２０は有機物であるために、薄膜トランジスタＴを保護する役割をする。この時、前記薄膜トランジスタＴを保護する保護膜としてブラックマトリックス１２０を用いないで誘電率が低い透明有機絶縁物質または無機絶縁物質を用いることができ、このような場合には上部基板に別途のブラックマトリックスを形成する。前述した薄膜トランジスタＴを形成する工程において、前記薄膜トランジスタＴのドレイン電極１１４を露出するドレインコンタクトホール１２２が形成され、画素領域Ｐに対応する部分はゲート絶縁膜１０６まで除去できるが、この部分のゲート絶縁膜は除去出来なくて残っている場合がある。また、この時キャパシター金属層１１８の一部を露出するストレージコンタクトホール１２４を形成する。
一方、図面上に図示しなかったが、ブラックマトリックス１２０上部には無機絶縁層を形成することができ、この無機絶縁層が形成されればドレイン電極を露出させるために別途のパターニング工程が追加される。
【００３２】
次に、図４Ｅに示したように、前記ブラックマトリックス１２０が形成された基板１００の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含んだ透明導電性金属物質グループのうちから選択された一つを蒸着して第１透明電極層１２６を形成する。前記第１透明電極層１２６はドレインコンタクトホール１２２を通して露出されたドレイン電極１１４と接触して、同時にストレージコンタクトホール１２４を通してキャパシター金属層１１８と接触するように構成される。
第１透明電極層１２６は、以後に形成されるカラーフィルター（図示せず）をパターニングする薬液が下部のゲート絶縁膜１０６に浸透して、ゲート配線１０２及びゲート電極１０４に触れることを防止するためのものであって工程安全性のために形成するものである。前記薬液がゲート配線１０２及びゲート電極１０４に流れ込んでしまう理由はゲート絶縁膜１０６の蒸着不良のためであり、ゲート配線１０２及びゲート電極１０４の段差部分でゲート絶縁膜１０６の蒸着不良が頻繁に発生するようになるので、この部分にカラーフィルター（図示せず）をパターニングする薬液が流れ込んでしまう。すなわち、ゲート絶縁膜１０６に形成されることがあるピンホールやクラックを通してカラーフィルターを形成するために使われる薬液が入り込むことができ、この薬液はゲート配線１０２及びゲート電極１０４を腐蝕させる。これを防止するために第１透明電極層１２６をカラーフィルター形成前に前もって基板１００の全面に形成するものである。
【００３３】
前記第１透明電極層１２６を形成した後に図４Ｆに示したように、カラー樹脂を塗布して、多数の画素領域Ｐに赤色と緑色と青色のカラーフィルター１２８ａ、１２８ｂ、１２８ｃを各々形成する。次に、前記カラーフィルター１２８ａ、１２８ｂ、１２８ｃが形成された基板１００の全面に前述したＩＴＯまたはＩＺＯのような透明導電性金属物質で第２透明電極層１３０を形成する。前記第２透明電極層１３０はカラーフィルター１２８ａ、１２８ｂ、１２８ｃが存在しない部分では下部の第１透明電極層１２６と接触して構成される。したがって、前記第２透明電極層１３０は第１透明電極層１２６を通して前記ドレイン電極１１４とキャパシター電極１１８と間接接触する形となる。
【００３４】
次に、図４Ｇに示したように、前記第１透明電極層１２６と第２透明電極層１３０を同時にパターニングして画素領域ごとに独立的に構成された二重層の画素電極を形成する。すなわち、二重層の画素電極は第１画素電極１２６ａと第２画素電極１３０ａで構成された二重層構造であり、その間にはカラーフィルター１２８ａ、１２８ｂ、１２８ｃが挿入された形状である。
上の説明では第１透明電極層１２６と第２透明電極層１３０が同時にパターニングされて二重層の画素電極を形成する例を説明したが、第１透明電極層１２６及び第２透明電極層１３０は各々別にパターニングすることができ、この時第１画素電極１２６ａと第２画素電極１３０ａは別々に形成される方式を取る。
【００３５】
前述したような工程を通して本発明の第１実施例による液晶表示装置用アレイ基板を製作できる。本発明の第１実施例によるアレイ基板は従来と違ってブラックマトリックスとカラーフィルターを含んでいて高い開口率を有する液晶表示装置を形成できるようにする。また、二重層の画素電極を形成して、アレイ基板を製作する工程で工程安全性を向上させることができる。
【００３６】
以下、第１実施例の変形例を第２実施例を通して説明する。
−−第２実施例−−
本発明の第２実施例は、前述した第１実施例の構成において、前記ドレイン電極と透明電極層の接触面積を広げるために（接触不良を防止するために）ドレイン電極の一部を完全に露出することを特徴とする。以下、図５Ａないし図５Ｆを参照して説明する。
【００３７】
図５Ａに示したように、基板２００の上部に導電性金属を蒸着してからパターニングして、ゲート配線２０２とゲート電極２０４を形成する。前記ゲート配線２０４とゲート電極２０２が形成された基板２００の全面に窒化シリコン（ＳｉＮｘ）と酸化シリコン（ ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して、第１絶縁層であるゲート絶縁膜２０６を形成する。
前記ゲート絶縁膜２０６上に純粋非晶質シリコン（ａ−Ｓｉ：Ｈ）と不純物が含まれた非晶質シリコン（ｎ+ａ−Ｓｉ：Ｈ）を蒸着してからパターニングして、ゲート電極２０４上部のゲート絶縁膜２０６上にアクティブ層２０８とオーミックコンタクト層２１０を形成する。
【００３８】
次に図５Ｂに示したように、前記アクティブ層２０８とオーミックコンタクト層２１０が形成された基板２００の全面にクロム（Ｃｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）等を含む導電性金属グループのうちから選択された一つを蒸着してからパターニングして、前記オーミックコンタクト層２１０と各々接触するソース電極２１２とドレイン電極２１４を形成する。また、ソース電極２１２と接触するデータ配線２１６を形成して、前記ゲート配線２０２の上部にアイランド状のキャパシター金属層２１８を形成する。
【００３９】
前記ソース電極２１２は、図３に示したようにデータ配線２１６から延びて形成されていて、ドレイン電極２１４はアクティブ層２０８を挟んでソース電極２１２と一定間隔離隔されて形成されている。第２金属層をパターニングした後には、ソース電極２１２とドレイン電極２１４間に現れたオーミックコンタクト層２１０をエッチングしてチャンネル領域を形成する。
上のような工程により薄膜トランジスタＴとストレージキャパシターＣを完成する。薄膜トランジスタＴはゲート電極２０４、アクティブ層２０８、オーミックコンタクト層２１０、ソース電極２１２及びドレイン電極２１４を含むようになり、ストレージキャパシターＣはゲート配線２０２の一部とキャパシター金属層２１８及びその間のゲート絶縁膜２０６を含むようになる。
前記ソース電極２１２及びドレイン電極２１４が形成された基板２００の全面に窒化シリコン（ＳｉＮ２）と酸化シリコン（ ＳｉＯ２）を含んだ無機絶縁物質グループのうちから選択された一つを蒸着して第２絶縁膜２１９を形成する。この時、第２絶縁膜２１９の機能は以後に形成される有機膜（図示せず）と前記アクティブ層２０８間に発生する接触不良を防止するための機能をする。前記第２絶縁膜２１９は有機膜とアクティブ層２０８との接触不良が発生しないならばあえて形成する必要はない。
【００４０】
前述したような工程を通して薄膜トランジスタアレイ部を形成する工程が完了したならば以下、図５Ｃないし図５Ｆの工程を通してカラーフィルターを形成する。
図５Ｃに示したように、前記第２絶縁膜２１９上部に不透明な有機物質を塗布して有機層２２０ａを形成する。前記有機層２２０ａは黒色顔料を含んでいて、以後の工程によりブラックマトリックスとなる。前記有機層２２０ａは前記薄膜トランジスタＴ及びストレージキャパシターＣを外部環境及び衝撃から保護する役割を遂行する。この時、前記薄膜トランジスタＴを保護する保護膜として有機層２２０ａを用いないで誘電率が低い透明有機絶縁物質または無機絶縁物質を用いることができるが、このような場合には上部基板に別途のブラックマトリックスを形成する工程が必要になる。
【００４１】
以後図５Ｄに示したように、前記有機層２２０ａをパターニングして、前記薄膜トランジスタＴとデータ配線２１６及びゲート配線２０２の上部にブラックマトリックス２２０を形成する。本発明の第２実施例においては前記ブラックマトリックス２２０形成時、図５Ｄのように薄膜トランジスタＴのドレイン電極２１４は一部が完全に露出されるようにする。また、前記キャパシター金属層２１８の一部を露出するストレージコンタクトホール２２４を形成し、画素領域Ｐには第１絶縁膜及び第２絶縁膜までパターニングして基板２００が露出されるようにする。ドレインコンタクトホール代わりにドレイン電極の一部を完全に露出させることによって、以後に形成される透明電極とドレイン電極との接触特性を大幅に向上させることができる。図５Ｄにおいては画素領域のゲート絶縁膜２０６までパターニングされるが、ゲート絶縁膜２０６はパターニング出来なくて画素領域にそのまま残っている場合がある。
【００４２】
一方、図面上に図示しなかったが、ブラックマトリックス１２０上部には無機絶縁層を形成することができ、この無機絶縁層が形成されればドレイン電極を露出させるために別途のパターニング工程が追加される。
次に、前記ブラックマトリックス２２０が形成された基板２００の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含んだ透明導電性物質グループのうちから選択された一つを蒸着して第１透明電極層２２６を形成する。この時、前記第１透明電極層２２６は一部が完全に露出されたドレイン電極２１４と接触して、同時にストレージコンタクトホール２２４を通してキャパシター金属層２１８と接触しながら構成される。前記ドレイン電極２１４は一部が完全に露出された形状であるので第１実施例の構成のように一部だけ露出するコンタクトホールを形成する工程より前記ドレイン電極２１４と第１透明電極層２２６の接触特性が安定的である。
【００４３】
詳細に説明すれば、一般的に不透明樹脂またはカラーフィルターをパターニングする工程のうち問題になることは、微少なコンタクトホールを形成することにおいて、他の物質とは違った工程上の難しさがある。したがって、コンタクトホールが詰まるコンタクトホール不良が頻繁に発生して、これを解決するために前で説明したようにドレイン電極２１４の一側面を全部露出する方法を用いればコンタクト不良を防止する良い方法になる。
【００４４】
前記第１透明電極層２２６は、前に説明したように、以後に形成されるカラーフィルター（図示せず）をパターニングする薬液が下部のゲート絶縁膜２０６を浸透してゲート配線２０２及びゲート電極２０４に触れることを防止するためのものであって工程安全性のために形成するものである。前の第１実施例においても説明したように、前記薬液がゲート配線２０２及びゲート電極２０４に流れ込んでしまう理由はゲート絶縁膜２０６の蒸着不良のためであり、ゲート配線２０２及びゲート電極２０４の段差部分でゲート絶縁膜２０６の蒸着不良が頻繁に発生するため、この部分にカラーフィルター（図示せず）をパターニングする薬液が流れ込んでしまう。すなわち、ゲート絶縁膜２０６に形成されることがあるピンホールやクラックを通してカラーフィルターを形成するために使われる薬液が入り込むことができ、この薬液はゲート配線２０２及びゲート電極２０４を腐蝕させることができる。これを防止するために第１透明電極層２２６をカラーフィルター形成前に前もって基板２００の全面に形成するものである。
【００４５】
前記第１透明電極層２２６を形成した次に図５Ｅに示したように、カラー樹脂を塗布して多数の画素領域Ｐに赤色と緑色と青色のカラーフィルター２２８ａ、２２８ｂ、２２８ｃを各々形成する。次に、前記カラーフィルター２２８ａ、２２８ｂ、２２８ｃが形成された基板２００の全面に前述したＩＴＯ及びＩＺＯのような透明導電性金属物質のうちから選択された一つで第２透明電極層２３０を形成する。前記第２透明電極層２３０はカラーフィルター２２８ａ、２２８ｂ、２２８ｃが存在しない部分では下部の第１透明電極層２２６と接触して構成される。したがって、前記第２透明電極層２３０は第１透明電極層２２６を通して前記ドレイン電極２１４とキャパシター金属層２１８と接触するようになる。
【００４６】
次に、図５Ｆに示したように、前記第１透明電極層２２６と第２透明電極層２３０を同時にパターニングして画素領域ごとに独立的にパターニングされた二重層の画素電極を形成する。すなわち、二重層の画素電極は第１透明電極層２２６でパターニングされた第１画素電極２２６ａと第２透明電極層２３０でパターニングされた第２画素電極２３０ａで構成されている。
【００４７】
上の第２実施例の説明では第１透明電極層２２６と第２透明電極層２３０が同時にパターニングされて二重層の画素電極を形成する例を説明したが、第１透明電極層２２６及び第２透明電極層２３０は各々別にパターニングすることができ、この時第１画素電極２２６ａと第２画素電極２３０ａは別々に形成される方式を取る。
【００４８】
前述した第１実施例と第２実施例の工程において、これまでとは違って前記薄膜トランジスタの上部に別途のマスク工程を必要とする保護膜を省略する代わりにブラックマトリックスを通して保護膜に代わるようにするために工程が単純化される長所がある。
【００４９】
【発明の効果】
本発明によるＣＯＴ構造の液晶表示装置は、アレイ基板にカラーフィルターを形成するが、薄膜トランジスタを保護する保護膜を別途に形成することなく不透明な有機物質を用いて保護膜とブラックマトリックスを同時に具現するようにして、工程単純化と一緒に費用を節減する効果がある。また、ブラックマトリックスを設計する時の合着誤差のための工程マージンをおく必要がないので開口率を改善する効果がある。
【図面の簡単な説明】
【図１】一般的な液晶表示装置の構成を概略的に示した図面である。
【図２】図１のＩＩ−ＩＩ線に沿って切断して示した液晶表示装置の断面図である。
【図３】本発明によるＣＯＴ構造の液晶表示装置用アレイ基板の一部を概略的に示した平面図である。
【図４Ａ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｂ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｃ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｄ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｅ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｆ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｇ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図５Ａ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｂ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｃ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｄ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｅ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｆ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【符号の説明】
１００：基板
１０２：ゲート配線
１０４：ゲート電極
１０６：ゲート絶縁膜（第１絶縁膜）
１０８：アクティブ層
１１０：オーミックコンタクト層
１１２：ソース電極
１１４：ドレイン電極
１１６：データ配線
１１８：キャパシター金属層
１１９：第２絶縁膜
１２０：ブラックマトリックス
１２６：第１透明電極層
１２８ａ、１２８ｂ、１２８ｃ：カラーフィルター
１３０：第２透明電極層
【発明の属する技術分野】
本発明は液晶表示装置に係り、導電性カラーフィルターを含むＣＯＴ（ｃｏｌｏｒ ｆｉｌｔｅｒ ｏｎ ＴＦＴ）構造の液晶表示装置とその製造方法に関する。
【０００２】
【関連技術】
一般的に、液晶表示装置は液晶分子の光学的異方性と複屈折特性を利用して画像を表現するものであって、電界が印加されると液晶の配列が変わって、変わった液晶の配列方向によって光が透過する特性も変わる。
一般的に、液晶表示装置は、電界生成電極が各々形成されている二枚の基板を電極が形成されている面が向かい合うように配置して、両基板間に液晶物質を注入した後に、両電極間に電圧を印加して生成される電界により液晶分子を動くようにして、これにより変わる光の透過率により画像を表現する装置である。
【０００３】
図１は、一般的な液晶表示装置を概略的に示した図面である。
図示したように、一般的なカラー液晶表示装置１１は、上部基板５と下部基板２２と両基板間に挿入された液晶１４を含んでいる。上部基板５は赤、緑、青色のカラーフィルター８と各カラーフィルター８間に構成されたブラックマトリックス６を含んでおり、前記カラーフィルター８及びブラックマトリックス６の上部には共通電極１８が蒸着により形成されている。
【０００４】
下部基板２２にはゲート配線１３及びデータ配線１５が交差して画素領域Ｐが定義されており、画素領域Ｐには画素電極１７とスイッチング素子である薄膜トランジスタＴがマトリックス形態で配置されている。すなわち、前記下部基板２２はアレイ基板とも称するが、アレイ基板にはスイッチング素子である薄膜トランジスタＴをマトリックス形態で配置して、このような多数の薄膜トランジスタＴに交差してゲート配線１３とデータ配線１５が形成される。画素領域Ｐに形成される画素電極１７にはインジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−ジンク−オキサイド（ＩＺＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
【０００５】
また、アレイ基板には前記画素電極１７と並列に接続したストレージキャパシターＣがゲート配線１３の上部に構成され、このストレージキャパシターＣの第１電極としてゲート配線１３の一部を用い、また、第２電極としてソース電極及びドレイン電極と同一物質で同一層に形成されたアイランド状のキャパシター金属層３０を用いる。この時、前記キャパシター金属層３０は画素電極１７と接触させて画素電極の信号を受けるように構成される。
【０００６】
前述したようにカラーフィルター基板としての上部基板５とアレイ基板としての下部基板２２とを合着して液晶パネルを製作する場合には、上部基板５と下部基板２２の合着誤差による光漏れ不良などが発生する確率が非常に高い。
【０００７】
以下、図２を参照して説明する。図２は図１のII−IIに沿って切断した断面図である。
先に図１で説明した通り、アレイ基板である下部基板２２とカラーフィルター基板である上部基板５は離隔されて構成されており、上部基板５及び下部基板２２間には液晶層１４を配置する。アレイ基板２２の上部にはゲート電極３２とアクティブ層３４とソース電極３６とドレイン電極３８を含む薄膜トランジスタＴと、前記薄膜トランジスタＴの上部にはこれを保護する保護膜４０が構成される。ゲート電極３２とアクティブ層３４間にはゲート絶縁膜１６が形成されている。ゲート電極３２はゲート配線１３から延びて形成されていて、ソース電極３６はデータ配線１５から延びて形成されている。また、ゲート電極３２、ソース電極３６及びドレイン電極３８はすべて金属物質で形成してあり、アクティブ層３４はシリコンで形成する。
【０００８】
画素領域Ｐには前記薄膜トランジスタＴのドレイン電極３８と接触する透明画素電極１７が構成されていて、画素電極１７と並列に連結したストレージキャパシターＣがゲート配線１３の上部に構成される。ストレージキャパシターＣはゲート配線１３とキャパシター金属層３０及びこれらの間に挿入されたゲート絶縁膜１６で構成されている。ゲート配線１３はストレージキャパシターＣの第１電極の役割をして、キャパシター金属層３０はストレージキャパシターＣの第２電極の役割を遂行し、挿入されたゲート絶縁膜１６は誘電層の役割を遂行する。
【０００９】
前記上部基板５には前記ゲート配線１３とデータ配線１５と薄膜トランジスタＴに対応してブラックマトリックス６が構成されており、下部基板２２の画素領域Ｐに対応してカラーフィルター８が構成される。ブラックマトリックス６は図１のように上部基板５の全面に形成されてカラーフィルター８が画素領域Ｐに対応できるように開口部を持っている形状となっている。ブラックマトリックス６は液晶表示装置において光漏れ現象を防止して、薄膜トランジスタＴに入射する外部光を遮断して光電流の発生を防止する役割をする。カラーフィルター８は各々赤、緑、青色を有しており、カラーフィルター８の下部には透明導電性物質からなる共通電極１８を配置する。
【００１０】
一方、透明画素電極１７は、それぞれの赤、緑、青カラーフィルター８に一対で対応する。また、一般的なアレイ基板の構成は垂直クロストーク（ｃｒｏｓｓｔａｌｋ）を防止するために、画素電極１７をデータ配線１５と第１間隔Ａだけ離隔して構成し、また、ゲート配線１３とも第２間隔Ｂだけ離隔して構成する。
【００１１】
データ配線１５と画素電極１７及びゲート配線１３と画素電極１７間の離隔間隔Ａ、Ｂは、光漏れ現象が発生する領域であるために、上部カラーフィルター基板５に構成したブラックマトリックス６がこの部分を遮るように構成する。また、前記薄膜トランジスタＴの上部に構成されたブラックマトリックス６は外部から照射された光が保護膜４０を過ぎてアクティブ層３４に影響を与えないようにするために光を遮断する役割をする。
ところが、前記上部基板５と下部基板２２を合着する工程において中合着誤差（ｍｉｓａｌｉｇｎ）が発生する場合があるので、これを勘案して前記ブラックマトリックス６を設計する時に一定の値のマージンをおいて設計するために、それだけ液晶表示装置の開口率が低下する場合が発生する。また、マージンを越えた合着誤差が発生する場合、光漏れ領域Ａ、Ｂがブラックマトリックス６にすべて遮られない光漏れ不良が発生する場合がたびたびある。このような場合には前記光漏れが外部に現れるために液晶表示装置の画質を低下させる問題がある。
【００１２】
【発明が解決しようとする課題】
本発明は前述したような問題を解決するために提案されたものであって、本発明を要約すればカラーフィルターを下部基板に構成してカラーフィルター間領域すなわち、薄膜トランジスタとゲート配線及びデータ配線の上部にブラックマトリックスを構成するものである。このような構成は高開口率の具現と同時に、工程の単純化による収率改善を目的とする。
【００１３】
【課題を解決するための手段】
前述した目的を達成するための本発明による液晶表示装置用アレイ基板は、基板上に相互に交差して画素領域を定義するゲート配線及びデータ配線と；前記ゲート配線とデータ配線の交差地点に構成されてゲート電極とアクティブ層とソース電極とドレイン電極を含む薄膜トランジスタと；前記薄膜トランジスタとデータ配線とゲート配線の上部に構成された、前記ドレイン電極の一部を露出する不透明な有機膜であるブラックマトリックスと；前記露出されたドレイン電極と接触していて前記画素領域に構成された第１透明電極と；前記第１透明電極の上部の画素領域に構成されたカラーフィルターと；前記第１透明電極と接触していて前記カラーフィルターの上部に構成された第２透明電極を含むことを特徴とする。
【００１４】
本発明の液晶表示装置用アレイ基板は、前記ゲート電極とアクティブ層間に形成された第１絶縁膜をさらに含み、前記薄膜トランジスタ上部及びブラックマトリックス上部から選択された一ケ所に第２絶縁層をさらに含むことを特徴とする。また、液晶表示装置用アレイ基板において、前記第１絶縁膜は無機絶縁物質で構成されており、この無機絶縁物質は窒化シリコン（ＳｉＮｘ）及び酸化シリコン（ＳｉＯ２）のうちから選択された一つであることを特徴とする。本発明の液晶表示装置用アレイ基板は前記ゲート配線上部の前記第１絶縁膜上にキャパシター金属層をさらに含み、前記第１透明電極は前記キャパシター金属層にブラックマトリックスに形成されたストレージコンタクトホールを通して接触する。また、前記第１透明電極は前記ブラックマトリックスに形成されたドレインコンタクトホールを通してドレイン電極に接触させることができる。
【００１５】
前記ブラックマトリックスは、前記ドレイン電極の一側を完全に露出するようにパターニングされて前記第１透明電極がドレイン電極と側面接触するようにすることもできる。
また、本発明の液晶表示装置用アレイ基板は、前記アクティブ層と前記ソース電極及びドレイン電極間にオーミックコンタクト層をさらに含む。また、前記第１透明電極は前記基板と直接接触するように形成することもできる。
【００１６】
本発明の特徴による液晶表示装置用アレイ基板の製造方法は、基板上に相互に交差して画素領域を定義するゲート配線とデータ配線を形成する段階と；前記ゲート配線とデータ配線の交差地点に構成されていて、ゲート電極とアクティブ層とソース電極とドレイン電極を含む薄膜トランジスタを形成する段階と；前記薄膜トランジスターとデータ配線及びゲート配線の上部に配置して、ドレイン電極の一部を露出する不透明な有機膜であるブラックマトリックスを形成する段階と；前記露出されたドレイン電極と接触する第１透明電極を画素領域に形成する段階と；前記第１透明電極上部の画素領域に対応する部分にカラーフィルターを形成する段階と；前記第１透明電極層の一部と接触させてカラーフィルター上部に第２透明電極を形成する段階を含むことを特徴とする。
【００１７】
本発明の液晶表示装置用アレイ基板製造方法は、前記ゲート電極と前記アクティブ層間に第１絶縁膜を形成する段階をさらに含み、前記薄膜トランジスタ上部及びブラックマトリックス上部から選択された一ケ所に第２絶縁層を形成する段階をさらに含むことを特徴とする。
【００１８】
本発明の液晶表示装置用アレイ基板製造方法は、前記薄膜トランジスタ上部及びブラックマトリックス上部すべてに絶縁層を形成する段階をさらに含み、前記第１絶縁膜は無機絶縁物質からなることを特徴とする。前記無機絶縁物質は窒化シリコン（ＳｉＮｘ）及び酸化シリコン（ ＳｉＯ２）のうちから選択された一つである。
【００１９】
本発明による液晶表示装置用アレイ基板製造方法は、前記ゲート配線上部の前記第１絶縁膜上にキャパシター金属層を形成する段階をさらに含む。前記第１透明電極は前記キャパシター金属層をブラックマトリックスに形成されたストレージコンタクトホールを通して接触し、または前記第１透明電極は前記ブラックマトリックスに形成されたドレインコンタクトホールを通してドレイン電極に接触する。
前記ブラックマトリックスは、前記ドレイン電極の一側を完全に露出するようにパターニングされて前記第１透明電極がドレイン電極と側面接触するように形成できる。また、本発明の液晶表示装置用アレイ基板製造方法は前記アクティブ層と前記ソース及びドレイン電極間にオーミックコンタクト層を形成する段階をさらに含むことを特徴とする。
【００２０】
また、本発明の液晶表示装置用アレイ基板製造方法では前記第１透明電極は前記基板に直接接触することを特徴とする。また本液晶表示装置用アレイ基板製造方法において、前記第１透明電極及び第２透明電極を形成する段階は、基板の全面に第１透明導電性物質を蒸着する段階と；前記第１透明導電性物質の上部に第２透明導電性物質を蒸着する段階と；前記第１透明導電性物質及び第２透明導電性物質を同時にパターニングする段階を含むことを特徴とする。
【００２１】
【発明の実施の形態】
以下、添附した図面を参照しながら、本発明による望ましい実施例を説明する。
【００２２】
−−第１実施例−−
図３は、本発明による液晶表示装置用アレイ基板の構成を概略的に示した図面である。図３に示したように、ゲート配線１０２とデータ配線１１６を基板１００上に交差させて構成している。ゲート配線１０２とデータ配線１１６の交差地点にはゲート電極１０４とアクティブ層１０８とソース電極１１２及びドレイン電極１１４を含む薄膜トランジスタＴを構成する。前記ゲート配線１０２、データ配線１１６が交差して定義される画素領域Ｐにはドレイン電極１１４と接触する二重層の透明電極１２６、１３０と赤、緑、青色のカラーフィルター１２８ａ、１２８ｂ、１２８ｃを構成する。
前記透明電極１２６、１３０は、二重層で構成され、このうち第１電極１２６はドレイン電極１１４と接触しながらカラーフィルター１２８ａ、１２８ｂ、１２８ｃの下部に構成し、第２電極１３０はカラーフィルター１２８ａ、１２８ｂ、１２８ｃの上部に構成する。すなわち、前記第２電極１３０は前記第１電極１２６を通してドレイン電極１１４と間接的に接触する形状である。また、前記第１透明電極１２６及び第２透明電極１３０はゲート配線１０２の上部に構成されたストレージキャパシターＣと並列に連結する。ここで、ストレージキャパシターＣはゲート配線１０２の一部を第１電極として、前記第１透明電極１２６及び第２透明電極１３０と連結しながら前記ソース電極１１２、ドレイン電極１１４と同一物質で同一層に形成されたキャパシター金属層１１８を第２電極とする。
【００２３】
本発明によるＣＯＴ構造においては図示したように、前記薄膜トランジスタＴのアレイの上部にブラックマトリックス１２０が構成され、画素領域Ｐに赤、緑、青色のカラーフィルター１２８ａ、１２８ｂ、１２８ｃが構成された形態である。ブラックマトリックス１２０は光漏れ領域を遮る役割をし、ゲート配線１０２及びデータ配線１１６と薄膜トランジスタＴに対応して構成する。前記ブラックマトリックス１２０は不透明な有機物質を塗布して形成し、光を遮断する役割と一緒に薄膜トランジスタＴを保護する保護膜の役割をする。前述した構成において、前記第１透明電極１２６はカラーフィルター１２８ａ、１２８ｂ、１２８ｃをパターニングする薬液から下部のゲート配線１０２を保護するために構成するものである。
【００２４】
以下、図４Ａないし図４Ｇを参照して本発明の第１実施例による液晶表示装置用アレイ基板の製造方法を説明する。図４Ａないし図４Ｇは図３のＩＶ−ＩＶに沿って切断して本発明の第１実施例による工程順序によって示した工程断面図である。図４Ａと図４Ｂはアレイ部を形成する工程であって、図４Ｃないし図４Ｇはアレイ部の上部にカラーフィルターを形成する工程である。
【００２５】
図４Ａに示したように、基板１００の上部に導電性第１金属を蒸着してからパターニングして、ゲート配線１０２とゲート電極１０４を形成する。前記ゲート配線１０２とゲート電極１０４が形成された基板１００の全面に窒化シリコン（ＳｉＮｘ）と酸化シリコン（ ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して第１絶縁層であるゲート絶縁膜１０６を形成する。前記ゲート絶縁膜１０６上に純粋非晶質シリコン（ａ−Ｓｉ：Ｈ）と不純物が含まれた非晶質シリコン（ｎ+ａ−Ｓｉ：Ｈ）を蒸着してからパターニングして、ゲート電極１０４上部のゲート絶縁膜１０６上にアクティブ層１０８とオーミックコンタクト層１１０を形成する。
【００２６】
次に図４Ｂに示したように、前記アクティブ層１０８とオーミックコンタクト層１１０が形成された基板１００の全面にクロム（Ｃｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）等を含む導電性金属グループのうちから選択された一つを蒸着して第２金属層をパターニングにより形成して、前記オーミックコンタクト層１１０と各々接触するソース電極１１２とドレイン電極１１４を形成する。同時に、ソース電極１１２と連結したデータ配線１１６を形成して、前記ゲート配線１０２の上部にアイランド状のキャパシター金属層１１８を形成する。前記ソース電極１１２は図３に示したようにデータ配線１１６から延びて形成されており、ドレイン電極１１４はアクティブ層１０８を挟んでソース電極１１２と一定間隔離隔されて形成されている。第２金属層をパターニングした後には、ソース電極１１２とドレイン電極１１４間に現れたオーミックコンタクト層１１０をエッチングしてチャンネル領域（ｃｈａｎｎｅｌｒｅｇｉｏｎ）を形成する。
【００２７】
したがって、薄膜トランジスタＴは、ゲート電極１０４、アクティブ層１０８、オーミックコンタクト層１１０、ソース電極１１２及びドレイン電極１１４を含むようになり、ストレージキャパシターＣはゲート配線１０２の一部とキャパシター金属層１１８及びその間のゲート絶縁膜１０６を含むようになる。
【００２８】
前記ソース電極１１２及びドレイン電極１１４が形成された基板１００の全面に窒化シリコン（ＳｉＮ２）と酸化シリコン（ ＳｉＯ２）を含んだ無機絶縁物質グループのうちから選択された一つを蒸着して第２絶縁膜１１９を形成する。この時、第２絶縁膜１１９の機能は以後に形成される有機膜（図示せず）と前記アクティブ層１０８間に発生する接触不良を防止するための機能をする。第２絶縁膜１１９は前記有機膜とアクティブ層１０８間に接触不良が発生しないならばあえて形成する必要はない。
【００２９】
前述したような工程を通して薄膜トランジスタアレイ部を形成する工程が完了したならば以下、図４Ｃないし図４Ｇの工程を通してカラーフィルターを形成する。
【００３０】
図４Ｃに示したように、前記第２絶縁膜１１９上部に誘電率が低い不透明な有機物質を塗布して有機層１２０ａを形成する。前記有機層１２０ａは黒色顔料を含んでいて以後工程でブラックマトリックスとなる。
【００３１】
図４Ｄに示したように、塗布された有機層１２０ａをパターニングして、前記薄膜トランジスタＴとデータ配線１１６及びゲート配線１０２の上部にブラックマトリックス１２０を形成する。ブラックマトリックス１２０は有機物であるために、薄膜トランジスタＴを保護する役割をする。この時、前記薄膜トランジスタＴを保護する保護膜としてブラックマトリックス１２０を用いないで誘電率が低い透明有機絶縁物質または無機絶縁物質を用いることができ、このような場合には上部基板に別途のブラックマトリックスを形成する。前述した薄膜トランジスタＴを形成する工程において、前記薄膜トランジスタＴのドレイン電極１１４を露出するドレインコンタクトホール１２２が形成され、画素領域Ｐに対応する部分はゲート絶縁膜１０６まで除去できるが、この部分のゲート絶縁膜は除去出来なくて残っている場合がある。また、この時キャパシター金属層１１８の一部を露出するストレージコンタクトホール１２４を形成する。
一方、図面上に図示しなかったが、ブラックマトリックス１２０上部には無機絶縁層を形成することができ、この無機絶縁層が形成されればドレイン電極を露出させるために別途のパターニング工程が追加される。
【００３２】
次に、図４Ｅに示したように、前記ブラックマトリックス１２０が形成された基板１００の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含んだ透明導電性金属物質グループのうちから選択された一つを蒸着して第１透明電極層１２６を形成する。前記第１透明電極層１２６はドレインコンタクトホール１２２を通して露出されたドレイン電極１１４と接触して、同時にストレージコンタクトホール１２４を通してキャパシター金属層１１８と接触するように構成される。
第１透明電極層１２６は、以後に形成されるカラーフィルター（図示せず）をパターニングする薬液が下部のゲート絶縁膜１０６に浸透して、ゲート配線１０２及びゲート電極１０４に触れることを防止するためのものであって工程安全性のために形成するものである。前記薬液がゲート配線１０２及びゲート電極１０４に流れ込んでしまう理由はゲート絶縁膜１０６の蒸着不良のためであり、ゲート配線１０２及びゲート電極１０４の段差部分でゲート絶縁膜１０６の蒸着不良が頻繁に発生するようになるので、この部分にカラーフィルター（図示せず）をパターニングする薬液が流れ込んでしまう。すなわち、ゲート絶縁膜１０６に形成されることがあるピンホールやクラックを通してカラーフィルターを形成するために使われる薬液が入り込むことができ、この薬液はゲート配線１０２及びゲート電極１０４を腐蝕させる。これを防止するために第１透明電極層１２６をカラーフィルター形成前に前もって基板１００の全面に形成するものである。
【００３３】
前記第１透明電極層１２６を形成した後に図４Ｆに示したように、カラー樹脂を塗布して、多数の画素領域Ｐに赤色と緑色と青色のカラーフィルター１２８ａ、１２８ｂ、１２８ｃを各々形成する。次に、前記カラーフィルター１２８ａ、１２８ｂ、１２８ｃが形成された基板１００の全面に前述したＩＴＯまたはＩＺＯのような透明導電性金属物質で第２透明電極層１３０を形成する。前記第２透明電極層１３０はカラーフィルター１２８ａ、１２８ｂ、１２８ｃが存在しない部分では下部の第１透明電極層１２６と接触して構成される。したがって、前記第２透明電極層１３０は第１透明電極層１２６を通して前記ドレイン電極１１４とキャパシター電極１１８と間接接触する形となる。
【００３４】
次に、図４Ｇに示したように、前記第１透明電極層１２６と第２透明電極層１３０を同時にパターニングして画素領域ごとに独立的に構成された二重層の画素電極を形成する。すなわち、二重層の画素電極は第１画素電極１２６ａと第２画素電極１３０ａで構成された二重層構造であり、その間にはカラーフィルター１２８ａ、１２８ｂ、１２８ｃが挿入された形状である。
上の説明では第１透明電極層１２６と第２透明電極層１３０が同時にパターニングされて二重層の画素電極を形成する例を説明したが、第１透明電極層１２６及び第２透明電極層１３０は各々別にパターニングすることができ、この時第１画素電極１２６ａと第２画素電極１３０ａは別々に形成される方式を取る。
【００３５】
前述したような工程を通して本発明の第１実施例による液晶表示装置用アレイ基板を製作できる。本発明の第１実施例によるアレイ基板は従来と違ってブラックマトリックスとカラーフィルターを含んでいて高い開口率を有する液晶表示装置を形成できるようにする。また、二重層の画素電極を形成して、アレイ基板を製作する工程で工程安全性を向上させることができる。
【００３６】
以下、第１実施例の変形例を第２実施例を通して説明する。
−−第２実施例−−
本発明の第２実施例は、前述した第１実施例の構成において、前記ドレイン電極と透明電極層の接触面積を広げるために（接触不良を防止するために）ドレイン電極の一部を完全に露出することを特徴とする。以下、図５Ａないし図５Ｆを参照して説明する。
【００３７】
図５Ａに示したように、基板２００の上部に導電性金属を蒸着してからパターニングして、ゲート配線２０２とゲート電極２０４を形成する。前記ゲート配線２０４とゲート電極２０２が形成された基板２００の全面に窒化シリコン（ＳｉＮｘ）と酸化シリコン（ ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して、第１絶縁層であるゲート絶縁膜２０６を形成する。
前記ゲート絶縁膜２０６上に純粋非晶質シリコン（ａ−Ｓｉ：Ｈ）と不純物が含まれた非晶質シリコン（ｎ+ａ−Ｓｉ：Ｈ）を蒸着してからパターニングして、ゲート電極２０４上部のゲート絶縁膜２０６上にアクティブ層２０８とオーミックコンタクト層２１０を形成する。
【００３８】
次に図５Ｂに示したように、前記アクティブ層２０８とオーミックコンタクト層２１０が形成された基板２００の全面にクロム（Ｃｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）等を含む導電性金属グループのうちから選択された一つを蒸着してからパターニングして、前記オーミックコンタクト層２１０と各々接触するソース電極２１２とドレイン電極２１４を形成する。また、ソース電極２１２と接触するデータ配線２１６を形成して、前記ゲート配線２０２の上部にアイランド状のキャパシター金属層２１８を形成する。
【００３９】
前記ソース電極２１２は、図３に示したようにデータ配線２１６から延びて形成されていて、ドレイン電極２１４はアクティブ層２０８を挟んでソース電極２１２と一定間隔離隔されて形成されている。第２金属層をパターニングした後には、ソース電極２１２とドレイン電極２１４間に現れたオーミックコンタクト層２１０をエッチングしてチャンネル領域を形成する。
上のような工程により薄膜トランジスタＴとストレージキャパシターＣを完成する。薄膜トランジスタＴはゲート電極２０４、アクティブ層２０８、オーミックコンタクト層２１０、ソース電極２１２及びドレイン電極２１４を含むようになり、ストレージキャパシターＣはゲート配線２０２の一部とキャパシター金属層２１８及びその間のゲート絶縁膜２０６を含むようになる。
前記ソース電極２１２及びドレイン電極２１４が形成された基板２００の全面に窒化シリコン（ＳｉＮ２）と酸化シリコン（ ＳｉＯ２）を含んだ無機絶縁物質グループのうちから選択された一つを蒸着して第２絶縁膜２１９を形成する。この時、第２絶縁膜２１９の機能は以後に形成される有機膜（図示せず）と前記アクティブ層２０８間に発生する接触不良を防止するための機能をする。前記第２絶縁膜２１９は有機膜とアクティブ層２０８との接触不良が発生しないならばあえて形成する必要はない。
【００４０】
前述したような工程を通して薄膜トランジスタアレイ部を形成する工程が完了したならば以下、図５Ｃないし図５Ｆの工程を通してカラーフィルターを形成する。
図５Ｃに示したように、前記第２絶縁膜２１９上部に不透明な有機物質を塗布して有機層２２０ａを形成する。前記有機層２２０ａは黒色顔料を含んでいて、以後の工程によりブラックマトリックスとなる。前記有機層２２０ａは前記薄膜トランジスタＴ及びストレージキャパシターＣを外部環境及び衝撃から保護する役割を遂行する。この時、前記薄膜トランジスタＴを保護する保護膜として有機層２２０ａを用いないで誘電率が低い透明有機絶縁物質または無機絶縁物質を用いることができるが、このような場合には上部基板に別途のブラックマトリックスを形成する工程が必要になる。
【００４１】
以後図５Ｄに示したように、前記有機層２２０ａをパターニングして、前記薄膜トランジスタＴとデータ配線２１６及びゲート配線２０２の上部にブラックマトリックス２２０を形成する。本発明の第２実施例においては前記ブラックマトリックス２２０形成時、図５Ｄのように薄膜トランジスタＴのドレイン電極２１４は一部が完全に露出されるようにする。また、前記キャパシター金属層２１８の一部を露出するストレージコンタクトホール２２４を形成し、画素領域Ｐには第１絶縁膜及び第２絶縁膜までパターニングして基板２００が露出されるようにする。ドレインコンタクトホール代わりにドレイン電極の一部を完全に露出させることによって、以後に形成される透明電極とドレイン電極との接触特性を大幅に向上させることができる。図５Ｄにおいては画素領域のゲート絶縁膜２０６までパターニングされるが、ゲート絶縁膜２０６はパターニング出来なくて画素領域にそのまま残っている場合がある。
【００４２】
一方、図面上に図示しなかったが、ブラックマトリックス１２０上部には無機絶縁層を形成することができ、この無機絶縁層が形成されればドレイン電極を露出させるために別途のパターニング工程が追加される。
次に、前記ブラックマトリックス２２０が形成された基板２００の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含んだ透明導電性物質グループのうちから選択された一つを蒸着して第１透明電極層２２６を形成する。この時、前記第１透明電極層２２６は一部が完全に露出されたドレイン電極２１４と接触して、同時にストレージコンタクトホール２２４を通してキャパシター金属層２１８と接触しながら構成される。前記ドレイン電極２１４は一部が完全に露出された形状であるので第１実施例の構成のように一部だけ露出するコンタクトホールを形成する工程より前記ドレイン電極２１４と第１透明電極層２２６の接触特性が安定的である。
【００４３】
詳細に説明すれば、一般的に不透明樹脂またはカラーフィルターをパターニングする工程のうち問題になることは、微少なコンタクトホールを形成することにおいて、他の物質とは違った工程上の難しさがある。したがって、コンタクトホールが詰まるコンタクトホール不良が頻繁に発生して、これを解決するために前で説明したようにドレイン電極２１４の一側面を全部露出する方法を用いればコンタクト不良を防止する良い方法になる。
【００４４】
前記第１透明電極層２２６は、前に説明したように、以後に形成されるカラーフィルター（図示せず）をパターニングする薬液が下部のゲート絶縁膜２０６を浸透してゲート配線２０２及びゲート電極２０４に触れることを防止するためのものであって工程安全性のために形成するものである。前の第１実施例においても説明したように、前記薬液がゲート配線２０２及びゲート電極２０４に流れ込んでしまう理由はゲート絶縁膜２０６の蒸着不良のためであり、ゲート配線２０２及びゲート電極２０４の段差部分でゲート絶縁膜２０６の蒸着不良が頻繁に発生するため、この部分にカラーフィルター（図示せず）をパターニングする薬液が流れ込んでしまう。すなわち、ゲート絶縁膜２０６に形成されることがあるピンホールやクラックを通してカラーフィルターを形成するために使われる薬液が入り込むことができ、この薬液はゲート配線２０２及びゲート電極２０４を腐蝕させることができる。これを防止するために第１透明電極層２２６をカラーフィルター形成前に前もって基板２００の全面に形成するものである。
【００４５】
前記第１透明電極層２２６を形成した次に図５Ｅに示したように、カラー樹脂を塗布して多数の画素領域Ｐに赤色と緑色と青色のカラーフィルター２２８ａ、２２８ｂ、２２８ｃを各々形成する。次に、前記カラーフィルター２２８ａ、２２８ｂ、２２８ｃが形成された基板２００の全面に前述したＩＴＯ及びＩＺＯのような透明導電性金属物質のうちから選択された一つで第２透明電極層２３０を形成する。前記第２透明電極層２３０はカラーフィルター２２８ａ、２２８ｂ、２２８ｃが存在しない部分では下部の第１透明電極層２２６と接触して構成される。したがって、前記第２透明電極層２３０は第１透明電極層２２６を通して前記ドレイン電極２１４とキャパシター金属層２１８と接触するようになる。
【００４６】
次に、図５Ｆに示したように、前記第１透明電極層２２６と第２透明電極層２３０を同時にパターニングして画素領域ごとに独立的にパターニングされた二重層の画素電極を形成する。すなわち、二重層の画素電極は第１透明電極層２２６でパターニングされた第１画素電極２２６ａと第２透明電極層２３０でパターニングされた第２画素電極２３０ａで構成されている。
【００４７】
上の第２実施例の説明では第１透明電極層２２６と第２透明電極層２３０が同時にパターニングされて二重層の画素電極を形成する例を説明したが、第１透明電極層２２６及び第２透明電極層２３０は各々別にパターニングすることができ、この時第１画素電極２２６ａと第２画素電極２３０ａは別々に形成される方式を取る。
【００４８】
前述した第１実施例と第２実施例の工程において、これまでとは違って前記薄膜トランジスタの上部に別途のマスク工程を必要とする保護膜を省略する代わりにブラックマトリックスを通して保護膜に代わるようにするために工程が単純化される長所がある。
【００４９】
【発明の効果】
本発明によるＣＯＴ構造の液晶表示装置は、アレイ基板にカラーフィルターを形成するが、薄膜トランジスタを保護する保護膜を別途に形成することなく不透明な有機物質を用いて保護膜とブラックマトリックスを同時に具現するようにして、工程単純化と一緒に費用を節減する効果がある。また、ブラックマトリックスを設計する時の合着誤差のための工程マージンをおく必要がないので開口率を改善する効果がある。
【図面の簡単な説明】
【図１】一般的な液晶表示装置の構成を概略的に示した図面である。
【図２】図１のＩＩ−ＩＩ線に沿って切断して示した液晶表示装置の断面図である。
【図３】本発明によるＣＯＴ構造の液晶表示装置用アレイ基板の一部を概略的に示した平面図である。
【図４Ａ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｂ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｃ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｄ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｅ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｆ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図４Ｇ】図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１実施例による工程順序によって示した工程断面図である。
【図５Ａ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｂ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｃ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｄ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｅ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【図５Ｆ】本発明の第２実施例によって図３のアレイ基板を製作する工程断面図を工程順序によって示した断面図である。
【符号の説明】
１００：基板
１０２：ゲート配線
１０４：ゲート電極
１０６：ゲート絶縁膜（第１絶縁膜）
１０８：アクティブ層
１１０：オーミックコンタクト層
１１２：ソース電極
１１４：ドレイン電極
１１６：データ配線
１１８：キャパシター金属層
１１９：第２絶縁膜
１２０：ブラックマトリックス
１２６：第１透明電極層
１２８ａ、１２８ｂ、１２８ｃ：カラーフィルター
１３０：第２透明電極層
Claims (12)
- 基板上に相互に交差して画素領域を定義するゲート配線とデータ配線を形成する段階と；
前記ゲート配線とデータ配線の交差地点に構成された、ゲート電極とアクティブ層とソース電極とドレイン電極を含む薄膜トランジスタを形成する段階と；
前記薄膜トランジスタとデータ配線及びゲート配線の上部に配置した、ドレイン電極の一部を露出する不透明な有機膜であるブラックマトリックスを形成する段階と；
第１透明金属電極層を、前記ブラックマトリックスを有する基板の全面に蒸着する段階と；
前記第１透明金属電極層上部の画素領域に対応する部分にカラーフィルターを形成する段階と；
前記第１透明金属電極層の表面全体であり且つ前記カラーフィルター上部に第２透明金属電極層を蒸着する段階と、
第１及び第２の透明電極を形成するために、前記第１及び第２透明金属電極層を単一のマスク処理を用いて同時にパターンニングする段階とを含み、
前記第１透明電極は前記基板に直接接触し、そして前記第１及び第２透明電極は前記カラーフィルターを取り囲むことを特徴とする液晶表示装置用アレイ基板製造方法。 - 前記ゲート電極と前記アクティブ層間に第１絶縁膜を形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板製造方法。
- 前記薄膜トランジスタ上部及び前記ブラックマトリックス上部のいずれかに第２絶縁層を形成する段階をさらに含むことを特徴とする請求項２に記載の液晶表示装置用アレイ基板製造方法。
- 前記薄膜トランジスタ上部及び前記ブラックマトリックス上部の双方に絶縁層を形成する段階をさらに含むことを特徴とする請求項２に記載の液晶表示装置用アレイ基板製造方法。
- 前記第１絶縁膜は、無機絶縁物質からなることを特徴とする請求項２に記載の液晶表示装置用アレイ基板製造方法。
- 前記無機絶縁物質は、窒化シリコン（ＳｉＮｘ）及び酸化シリコン（ＳｉＯ２）のうちから選択された一つであることを特徴とする請求項５に記載の液晶表示装置用アレイ基板製造方法。
- 前記ゲート配線上部の前記第１絶縁膜上にキャパシター金属層を形成する段階をさらに含むことを特徴とする請求項２に記載の液晶表示装置用アレイ基板製造方法。
- 前記第１透明電極は、前記キャパシター金属層にブラックマトリックスに形成されたストレージコンタクトホールを通して接触することを特徴とする請求項７に記載の液晶表示装置用アレイ基板製造方法。
- 前記第１透明電極は、前記ブラックマトリックスに形成されたドレインコンタクトホールを通してドレイン電極に接触することを特徴とする請求項１に記載の液晶表示装置用アレイ基板製造方法。
- 前記ブラックマトリックスは、前記ドレイン電極の一側を完全に露出するようにパターニングされて前記第１透明電極がドレイン電極と側面接触するよう形成することを特徴とする請求項１に記載の液晶表示装置用アレイ基板製造方法。
- 前記アクティブ層と前記ソース電極及びドレイン電極間にオーミックコンタクト層を形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板製造方法。
- 前記第１透明電極は、前記基板を直接接触することを特徴とする請求項１に記載の液晶表示装置用アレイ基板製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020036998A KR100857133B1 (ko) | 2002-06-28 | 2002-06-28 | 액정표시장치용 어레이기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004094206A JP2004094206A (ja) | 2004-03-25 |
| JP4455840B2 true JP4455840B2 (ja) | 2010-04-21 |
Family
ID=29774973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184707A Expired - Fee Related JP4455840B2 (ja) | 2002-06-28 | 2003-06-27 | 液晶表示装置とその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6873382B2 (ja) |
| JP (1) | JP4455840B2 (ja) |
| KR (1) | KR100857133B1 (ja) |
| CN (1) | CN100460965C (ja) |
| TW (1) | TWI254181B (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4014710B2 (ja) * | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US6279015B1 (en) * | 1997-12-23 | 2001-08-21 | Ricoh Company, Ltd. | Method and apparatus for providing a graphical user interface for creating and editing a mapping of a first structural description to a second structural description |
| GB2396244B (en) * | 2002-12-09 | 2006-03-22 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same |
| KR100916603B1 (ko) * | 2002-12-09 | 2009-09-14 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100870700B1 (ko) * | 2002-12-09 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100887671B1 (ko) * | 2002-12-23 | 2009-03-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP4181905B2 (ja) * | 2003-03-25 | 2008-11-19 | アルプス電気株式会社 | 液晶表示パネルおよび液晶表示装置 |
| KR101001963B1 (ko) * | 2003-05-15 | 2010-12-17 | 삼성전자주식회사 | 액정표시장치 |
| KR101198819B1 (ko) * | 2003-06-25 | 2012-11-07 | 엘지디스플레이 주식회사 | 씨오티 구조 액정표시장치 및 그 제조방법 |
| KR100938887B1 (ko) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100659912B1 (ko) * | 2003-12-03 | 2006-12-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100995020B1 (ko) * | 2003-12-27 | 2010-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP3924758B2 (ja) * | 2004-01-23 | 2007-06-06 | 下山 勲 | 発色構造体及び表示装置 |
| KR100942265B1 (ko) * | 2004-05-31 | 2010-02-16 | 엘지디스플레이 주식회사 | 씨오티 구조 액정표시장치 및 제조방법 |
| KR101049001B1 (ko) * | 2004-05-31 | 2011-07-12 | 엘지디스플레이 주식회사 | 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치 |
| KR101012496B1 (ko) * | 2004-06-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| TWI284246B (en) * | 2004-08-13 | 2007-07-21 | Au Optronics Corp | Pixel structure of a liquid crystal display and fabricating method thereof and liquid crystal display panel |
| KR101189266B1 (ko) * | 2004-09-24 | 2012-10-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN100516906C (zh) * | 2004-12-28 | 2009-07-22 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板检测装置和检测方法 |
| KR101066404B1 (ko) * | 2005-01-06 | 2011-09-21 | 삼성전자주식회사 | 표시 패널과 이를 갖는 표시 장치 |
| CN1327480C (zh) * | 2005-01-26 | 2007-07-18 | 广辉电子股份有限公司 | 一种像素结构与薄膜晶体管及其制造方法 |
| KR20060090523A (ko) * | 2005-02-07 | 2006-08-11 | 삼성전자주식회사 | 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판 |
| JP4622955B2 (ja) | 2005-08-25 | 2011-02-02 | セイコーエプソン株式会社 | カラーフィルタ基板の製造方法、カラーフィルタ基板、表示装置 |
| KR101221261B1 (ko) * | 2006-02-15 | 2013-01-11 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR101331901B1 (ko) * | 2006-06-30 | 2013-11-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP4818839B2 (ja) * | 2006-07-19 | 2011-11-16 | 株式会社 日立ディスプレイズ | 液晶表示装置及びその製造方法 |
| KR101335276B1 (ko) * | 2006-09-20 | 2013-11-29 | 삼성디스플레이 주식회사 | 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법 |
| KR101297566B1 (ko) * | 2006-09-29 | 2013-08-20 | 삼성디스플레이 주식회사 | 표시 기판과, 이의 제조 방법 및 표시 장치 |
| KR101430526B1 (ko) * | 2006-12-28 | 2014-08-19 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 갖는 표시 장치 |
| KR101423970B1 (ko) | 2008-04-15 | 2014-08-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101472280B1 (ko) * | 2008-04-15 | 2014-12-15 | 삼성디스플레이 주식회사 | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 |
| KR20090126765A (ko) * | 2008-06-05 | 2009-12-09 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| TWI328862B (en) * | 2008-07-07 | 2010-08-11 | Au Optronics Corp | Method for fabricating pixel structure |
| KR101542399B1 (ko) | 2008-08-26 | 2015-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101492538B1 (ko) * | 2008-09-12 | 2015-02-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101490489B1 (ko) * | 2008-11-28 | 2015-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101541794B1 (ko) * | 2008-12-09 | 2015-08-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101652867B1 (ko) * | 2009-10-22 | 2016-09-01 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| KR101657055B1 (ko) * | 2009-12-28 | 2016-09-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR20120024241A (ko) | 2010-09-06 | 2012-03-14 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| CN102681243B (zh) * | 2011-09-21 | 2014-09-17 | 京东方科技集团股份有限公司 | 一种显示器、显示模块及其制作方法 |
| CN105549258B (zh) * | 2016-02-18 | 2019-02-01 | 武汉华星光电技术有限公司 | 彩膜基板及其制造方法 |
| CN107195640A (zh) * | 2017-06-28 | 2017-09-22 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示装置 |
| JP7043204B2 (ja) | 2017-09-12 | 2022-03-29 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02153325A (ja) * | 1988-12-05 | 1990-06-13 | Sharp Corp | 表示電極基板の製造方法 |
| JPH0772473A (ja) * | 1993-09-01 | 1995-03-17 | Sony Corp | カラー液晶表示装置 |
| JP3240858B2 (ja) * | 1994-10-19 | 2001-12-25 | ソニー株式会社 | カラー表示装置 |
| JPH09179110A (ja) * | 1995-12-26 | 1997-07-11 | Casio Comput Co Ltd | 液晶表示素子 |
| JPH09292633A (ja) * | 1996-02-27 | 1997-11-11 | Canon Inc | カラー液晶表示装置の製造方法 |
| JPH1039292A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Electron Eng Corp | 液晶表示素子 |
| JP3264364B2 (ja) * | 1997-01-21 | 2002-03-11 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JP3085530B2 (ja) * | 1998-11-18 | 2000-09-11 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| JP2000162625A (ja) * | 1998-11-26 | 2000-06-16 | Sanyo Electric Co Ltd | カラー反射型液晶表示装置及びその製造方法 |
| JP3267271B2 (ja) * | 1998-12-10 | 2002-03-18 | 日本電気株式会社 | 液晶表示装置およびその製造法 |
| KR100623980B1 (ko) * | 1999-07-22 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2001066417A (ja) * | 1999-06-25 | 2001-03-16 | Fuji Xerox Co Ltd | 画素電極一体型カラーフィルターの製造方法 |
| US6466281B1 (en) * | 1999-08-23 | 2002-10-15 | Industrial Technology Research Institute | Integrated black matrix/color filter structure for TFT-LCD |
| JP2001066617A (ja) * | 1999-08-27 | 2001-03-16 | Nec Corp | 液晶表示装置およびその製造方法 |
| JP4011304B2 (ja) * | 2000-05-12 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2001326360A (ja) * | 2000-05-18 | 2001-11-22 | Sharp Corp | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法 |
| JP2002127636A (ja) * | 2000-10-26 | 2002-05-08 | Techsya:Kk | 書籍端面研磨装置 |
| US6515428B1 (en) * | 2000-11-24 | 2003-02-04 | Industrial Technology Research Institute | Pixel structure an organic light-emitting diode display device and its manufacturing method |
| JP2002169182A (ja) * | 2000-12-05 | 2002-06-14 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| KR100643561B1 (ko) * | 2000-12-08 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 어레이기판의 제조방법 |
-
2002
- 2002-06-28 KR KR1020020036998A patent/KR100857133B1/ko active IP Right Grant
-
2003
- 2003-04-24 US US10/421,707 patent/US6873382B2/en not_active Expired - Lifetime
- 2003-05-29 TW TW092114543A patent/TWI254181B/zh not_active IP Right Cessation
- 2003-05-30 CN CNB031406491A patent/CN100460965C/zh not_active Expired - Fee Related
- 2003-06-27 JP JP2003184707A patent/JP4455840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI254181B (en) | 2006-05-01 |
| US6873382B2 (en) | 2005-03-29 |
| CN1469174A (zh) | 2004-01-21 |
| JP2004094206A (ja) | 2004-03-25 |
| TW200400401A (en) | 2004-01-01 |
| KR100857133B1 (ko) | 2008-09-05 |
| KR20040001695A (ko) | 2004-01-07 |
| US20040001170A1 (en) | 2004-01-01 |
| CN100460965C (zh) | 2009-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4455840B2 (ja) | 液晶表示装置とその製造方法 | |
| US7750999B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4266793B2 (ja) | 液晶表示装置用アレイ基板 | |
| JP3995159B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4566838B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100476366B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100469310B1 (ko) | 액정표시장치 | |
| KR100938887B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US20020042167A1 (en) | Thin film transistor array substrate for liquid crystal display device and method of manufacturing the same | |
| US7995162B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US8599336B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US20080124825A1 (en) | Manufacturing method of liquid crystal display device | |
| KR19990007472A (ko) | 컬러 표시 장치 | |
| JP2004212972A (ja) | 液晶表示装置とその製造方法及び液晶表示装置用アレイ基板の製造方法 | |
| JP2007086738A (ja) | 液晶表示装置及びその製造方法 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR101350609B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7345727B2 (en) | Substrate for a liquid crystal display device and fabricating method thereof | |
| US7167218B1 (en) | Liquid crystal display and method of manufacture | |
| KR101405367B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR100930918B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100531486B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법용 마스크 | |
| KR101200883B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100924750B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061227 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070327 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080620 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4455840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |