JP4455584B2 - 機能のコンフィギュレーション可能な論理回路デバイスを有する構成要素 - Google Patents
機能のコンフィギュレーション可能な論理回路デバイスを有する構成要素 Download PDFInfo
- Publication number
- JP4455584B2 JP4455584B2 JP2006504849A JP2006504849A JP4455584B2 JP 4455584 B2 JP4455584 B2 JP 4455584B2 JP 2006504849 A JP2006504849 A JP 2006504849A JP 2006504849 A JP2006504849 A JP 2006504849A JP 4455584 B2 JP4455584 B2 JP 4455584B2
- Authority
- JP
- Japan
- Prior art keywords
- data line
- switching element
- resistance
- switching
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/80—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using non-linear magnetic devices; using non-linear dielectric devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
2 TMRセル
3 情報層
4 電子的バリア層
5 参照層
6 回路デバイス
7 データ線
8 パス・トランジスタ
9 コンフィギュレーション電流導体路
10 接続
11 結合導体
12 電流供給部
13 接続
14 ゲートの入力端
15 ゲート
16 ソース領域
17 ドレイン領域
18 トランジスタ
19 データ線
20 プルアップ抵抗
21 プルダウン抵抗
Claims (12)
- 機能のコンフィギュレーション可能な論理回路デバイスを有し複数のデータ線(7)を
含む構成要素において、
データ線(7)の少なくとも1つの部分に、相異なる離散的な抵抗を有する2つの状態を持ちこの2つの状態を切換可能な少なくとも1つの切換要素(1)が対応付けられており、
該切換要素(1)を介して切換えられた状態に応じてデータ線(7)が開通または遮断され、
その際、該切換要素(1)の切換状態が不揮発的に迅速に切換可能であることを特徴とする構成要素。 - 切換要素(1)が磁気抵抗効果を示す要素であることを特徴とする請求項1記載の構成要素。
- 切換要素(1)がTMRセルであることを特徴とする請求項2記載の構成要素。
- 切換要素(1)が切換の際に発生される非晶質状態から結晶状態への相変化による抵抗変化を示すことを特徴とする請求項1記載の構成要素。
- 切換要素(1)がOUMセルであることを特徴とする請求項4記載の構成要素。
- 切換要素(1)を介してデータ線(7)中に接続されているパス・トランジスタ(8)が遮断または開通されることを特徴とする請求項1ないし5のいずれか1つに記載の構成要素。
- パス・トランジスタ(8)を駆動するために、単に1つの切換要素(1)または2つの互いに結合され並列に作動する切換要素(1)が設けられていることを特徴とする請求項6記載の構成要素。
- 逆に駆動される2つのTMRセル(2)が設けられていることを特徴とする請求項7記
載の構成要素。 - 両切換要素(1)としての両TMRセル(2)が、状態に関係付けられる2つの抵抗間の抵抗比として1:2またはそれよりも大きい抵抗比を有することを特徴とする請求項8記載の構成要素。
- 切換要素(1)が直接的にデータ線中に接続されており、またデータ線を直接的に開くか遮断し、または要素がデータ線に対して並列に接続されており、またデータ線を短絡するか又は透過状態となることを特徴とする請求項1ないし5のいずれか1つに記載の構成要素。
- 切換要素(1)としてTMRセル(2)またはOUMセルを選んだ場合、状態に関係付けられる2つの抵抗間の抵抗比が、1:5またはそれよりも大きい抵抗比を有することを特徴とする請求項1ないし10のいずれか1つに記載の構成要素。
- 切換要素の抵抗を切換えるための切換時間が≦5nsであることを特徴とする請求項1ないし11のいずれか1つに記載の構成要素。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10320701A DE10320701A1 (de) | 2003-05-08 | 2003-05-08 | Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung, insbesondere Logikschaltungsanordnung |
PCT/EP2004/003134 WO2004100170A1 (de) | 2003-05-08 | 2004-03-24 | Bauelement mit einer in ihrer funktionalität konfigurierbaren logikschaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006526907A JP2006526907A (ja) | 2006-11-24 |
JP4455584B2 true JP4455584B2 (ja) | 2010-04-21 |
Family
ID=33426708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006504849A Expired - Fee Related JP4455584B2 (ja) | 2003-05-08 | 2004-03-24 | 機能のコンフィギュレーション可能な論理回路デバイスを有する構成要素 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7933144B2 (ja) |
EP (1) | EP1620858B1 (ja) |
JP (1) | JP4455584B2 (ja) |
DE (1) | DE10320701A1 (ja) |
WO (1) | WO2004100170A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005036066B3 (de) * | 2005-08-01 | 2006-09-21 | Siemens Ag | Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung |
US7397277B2 (en) * | 2005-10-17 | 2008-07-08 | Northern Lights Semiconductor Corp. | Magnetic transistor circuit with the EXOR function |
US7539046B2 (en) | 2007-01-31 | 2009-05-26 | Northern Lights Semiconductor Corp. | Integrated circuit with magnetic memory |
US7847586B2 (en) * | 2007-08-20 | 2010-12-07 | Northern Lights Semiconductor Corp. | Integrate circuit chip with magnetic devices |
JP2009059884A (ja) * | 2007-08-31 | 2009-03-19 | Tokyo Institute Of Technology | 電子回路 |
US8243502B2 (en) | 2007-12-14 | 2012-08-14 | Nec Corporation | Nonvolatile latch circuit and logic circuit using the same |
JP5573850B2 (ja) * | 2010-01-15 | 2014-08-20 | 独立行政法人国立高等専門学校機構 | 論理回路および集積回路 |
JP5664105B2 (ja) | 2010-10-12 | 2015-02-04 | 富士通株式会社 | 半導体メモリおよびシステム |
US8373438B2 (en) | 2010-10-29 | 2013-02-12 | Alexander Mikhailovich Shukh | Nonvolatile logic circuit |
JP5651632B2 (ja) * | 2012-03-26 | 2015-01-14 | 株式会社東芝 | プログラマブルロジックスイッチ |
JP5969109B2 (ja) * | 2012-03-29 | 2016-08-10 | インテル コーポレイション | 磁気状態素子及び回路 |
US9704576B2 (en) * | 2014-02-28 | 2017-07-11 | Rambus Inc. | Complementary RRAM applications for logic and ternary content addressable memory (TCAM) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3700311A (en) * | 1971-11-22 | 1972-10-24 | American Optical Corp | Eight component 100x microscope objective |
US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US5469299A (en) * | 1990-05-15 | 1995-11-21 | Olympus Optical Co., Ltd. | Objective lens system |
US5925904A (en) * | 1996-04-03 | 1999-07-20 | Altera Corporation | Two-terminal electrically-reprogrammable programmable logic element |
US6542000B1 (en) * | 1999-07-30 | 2003-04-01 | Iowa State University Research Foundation, Inc. | Nonvolatile programmable logic devices |
US6314014B1 (en) * | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
DE10053206C1 (de) | 2000-10-26 | 2002-01-17 | Siemens Ag | Logikschaltungsanordnung |
JP2002299584A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 磁気ランダムアクセスメモリ装置および半導体装置 |
DE10144384C1 (de) * | 2001-09-10 | 2003-01-02 | Siemens Ag | Logikbaustein |
DE10144385C2 (de) * | 2001-09-10 | 2003-07-24 | Siemens Ag | Standardzellenanordnung für ein magneto-resistives Bauelement und hierauf aufbauende elektronisch magneto-resistive Bauelemente |
DE10144395C1 (de) * | 2001-09-10 | 2002-10-10 | Siemens Ag | Baustein der programmierbaren magnetischen Logik |
JP2003174149A (ja) * | 2001-12-07 | 2003-06-20 | Mitsubishi Electric Corp | 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置 |
FR2834348B1 (fr) | 2001-12-28 | 2004-02-27 | Mauna Kea Technologies | Tete optique de focalisation miniaturisee, notamment pour endoscope |
DE60307425T2 (de) | 2002-01-28 | 2006-12-14 | Rohm Co., Ltd., Kyoto | Schaltung für logische operationen und verfahren für logische operationen |
JP2004133990A (ja) * | 2002-10-09 | 2004-04-30 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
KR100479810B1 (ko) | 2002-12-30 | 2005-03-31 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
US7684134B2 (en) | 2003-01-21 | 2010-03-23 | The General Hospital Corporation | Microscope objectives |
JP4383080B2 (ja) * | 2003-04-15 | 2009-12-16 | オリンパス株式会社 | 対物レンズ |
-
2003
- 2003-05-08 DE DE10320701A patent/DE10320701A1/de not_active Ceased
-
2004
- 2004-03-24 WO PCT/EP2004/003134 patent/WO2004100170A1/de active Application Filing
- 2004-03-24 JP JP2006504849A patent/JP4455584B2/ja not_active Expired - Fee Related
- 2004-03-24 EP EP04722859A patent/EP1620858B1/de not_active Expired - Fee Related
- 2004-03-24 US US10/552,657 patent/US7933144B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE10320701A1 (de) | 2004-12-23 |
WO2004100170A1 (de) | 2004-11-18 |
JP2006526907A (ja) | 2006-11-24 |
US7933144B2 (en) | 2011-04-26 |
EP1620858B1 (de) | 2012-01-04 |
US20070164781A1 (en) | 2007-07-19 |
EP1620858A1 (de) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8773896B2 (en) | Nonvolatile latch circuit | |
CN108538328B (zh) | 一种磁性存储器的数据写入方法 | |
US11004479B2 (en) | Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array | |
US7755389B2 (en) | Reconfigurable logic structures | |
WO2018189964A1 (ja) | 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子 | |
JP4455584B2 (ja) | 機能のコンフィギュレーション可能な論理回路デバイスを有する構成要素 | |
US20150381181A1 (en) | Non-volatile logic device based on phase-change magnetic materials and logic operation method thereof | |
JP5002401B2 (ja) | 抵抗変化メモリ | |
Suzuki et al. | Fabrication of a nonvolatile lookup-table circuit chip using magneto/semiconductor-hybrid structure for an immediate-power-up field programmable gate array | |
JP2011501420A (ja) | 低電流密度を有する磁気要素 | |
US7436694B2 (en) | Nonvolatile memory cell | |
CN105845173B (zh) | 一种基于磁场触发的超晶格相变单元的逻辑门电路 | |
US7855911B2 (en) | Reconfigurable magnetic logic device using spin torque | |
US10741246B2 (en) | Method, system and device for integration of volatile and non-volatile memory bitcells | |
US20190051339A1 (en) | Complementary magnetic memory cell | |
US20190287706A1 (en) | Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and magnetic memory | |
US20080094874A1 (en) | Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof | |
WO2017052565A1 (en) | Self-aligned memory array | |
US20140159770A1 (en) | Nonvolatile Logic Circuit | |
WO2010087271A1 (ja) | 不揮発ロジック回路 | |
CN112259139B (zh) | 存储单元、存储器以及存储器的初始化方法 | |
JP2009059884A (ja) | 電子回路 | |
WO2012008349A1 (ja) | 磁気抵抗素子、磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP2006508484A (ja) | 逐次プログラム式mram用電流経路変更方式 | |
Onkaraiah et al. | A CBRAM-based compact interconnect switch for non-volatile reconfigurable logic circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081002 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |