JP2009059884A - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP2009059884A
JP2009059884A JP2007225698A JP2007225698A JP2009059884A JP 2009059884 A JP2009059884 A JP 2009059884A JP 2007225698 A JP2007225698 A JP 2007225698A JP 2007225698 A JP2007225698 A JP 2007225698A JP 2009059884 A JP2009059884 A JP 2009059884A
Authority
JP
Japan
Prior art keywords
electronic circuit
tunnel junction
ferromagnetic tunnel
effect transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007225698A
Other languages
English (en)
Inventor
Satoshi Sugawara
聡 菅原
Shuichiro Yamamoto
修一郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2007225698A priority Critical patent/JP2009059884A/ja
Priority to PCT/JP2008/063786 priority patent/WO2009028297A1/ja
Publication of JP2009059884A publication Critical patent/JP2009059884A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Networks Using Active Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】製造が容易であり、かつ擬似的にスピントランジスタの動作が可能な電子回路を提供すること。
【解決手段】本発明は、電界効果トランジスタ２０と、電界効果トランジスタ２０のソースＳに接続された磁気抵抗素子１０と、を具備する電子回路である。本発明によれば、磁気抵抗素子１０の磁化状態により、電界効果トランジスタ２０のゲート−ソース間に印加される電圧を制御できる。電界効果トランジスタ２０の電流駆動能力をの磁化状態で制御できることから擬似的にスピントランジスタとしての動作が可能となる。また、電界効果トランジスタ２０と磁気抵抗素子１０から電子回路を構成するため、容易に製造することができる。
【選択図】図１

Description

本発明は、電子回路に関し、特に電界効果トランジスタと磁気抵抗素子とを有する電子回路に関する。
非特許文献１には、スピントランジスタが開示されている。スピントランジスタは、強磁性体と半導体との接合を用いて半導体中にスピンを注入し、注入されたスピンによる電流を用いてトランジスタ動作させる。また、スピン状態に依存する磁気抵抗効果等を利用し、出力電流を制御することができる。このようなスピントランジスタを用いることにより様々な機能を有する電子回路を実現することができる。例えば、特許文献１には、スピントランジスタの磁化状態を平行磁化と反平行磁化に変化させることにより不揮発に機能を再構成できる論理回路が開示されている。
電子情報通信学会誌 Ｖｏｌ．８８． Ｎｏ．７． ２００５ Ｐ５４１−５５０ 再表２００４／０８６６２５号明細書
しかしながら、高効率のスピン注入が可能な強磁性体と半導体との接合を形成することは容易ではなく、スピントランジスタを実現することは難しい。また、スピントランジスタにおける磁気電流比と呼ばれる平行磁化と反平行磁化における出力電流の変化率は、トランジスタに加える電圧に依存する場合が多く、論理回路への応用上の課題となる。例えば、特許文献１の図５（Ａ）および図５（Ｂ）のように、論理回路に用いるには、平行磁化と反平行磁化とで電流−電圧特性が相似形に変化することが好ましい。
本発明は上記課題に鑑み、製造が容易であり、かつ擬似的にスピントランジスタの動作が可能な電子回路を提供することを目的とする。
本発明は、電界効果トランジスタと、一端が前記電界効果トランジスタのソースに接続された磁気抵抗素子と、を具備することを特徴とする電子回路である。本発明によれば、磁気抵抗素子の磁化状態により、電界効果トランジスタのゲート−ソース間に印加される電圧を制御できる。電界効果トランジスタの電流駆動能力を磁気抵抗素子の磁化状態で制御できることから擬似的にスピントランジスタとしての動作が可能となる。また、電界効果トランジスタと強磁性トンネル接合から電子回路を構成するため、容易に製造することができる。
上記構成において、前記電界効果トランジスタのソースから前記磁気抵抗素子に流れる電流による前記磁気抵抗素子の電圧降下により、前記電界効果トランジスタのゲート−ソース間に印加される電圧を制御できる構成とすることができる。
上記構成において、前記磁気抵抗素子は、強磁性トンネル接合である構成とすることができる。また、上記構成において、前記強磁性トンネル接合の磁化状態により、電流駆動能力を制御できる構成とすることができる。
上記構成において、前記強磁性トンネル接合素子が反平行磁化の場合の前記電界効果トランジスタのドレイン電流は、前記強磁性トンネル接合の他端に対する前記電界効果トランジシタのドレインの電圧である擬似ドレイン−ソース間電圧が大きくなった場合に、前記強磁性トンネル接合素子が平行磁化の場合の前記電界効果トランジスタのドレイン電流に漸近しない構成とすることができる。
上記構成において、前記磁気抵抗素子は、前記磁気抵抗素子に電流を流すことにより磁化状態を制御できる構成とすることができる。
本発明は、２つの電源線の間に接続されたドライバーとロードとを有し、前記ドライバーと前記ロードとのうち少なくとも一方が前記電子回路であることを特徴とする電子回路である。本発明によれば、電源を遮断してもデータを不揮発性に保持できる不揮発性メモリや不揮発的に論理機能を保持できる構成可能論理回路などを構成できる。
上記構成において、前記ドライバーと前記ロードとから構成された相補型インバータを具備する構成とすることができる。また、上記構成において、前記相補型インバータは、前記磁気抵抗素子の磁化状態により論理閾値が可変である構成とすることができる。この構成によれば、相補型インバータを利用して、磁気抵抗素子の磁化状態で論理機能を再構成し、この論理機能を不揮発に保持することを特徴とする再構成可能論理回路を構成できる。
上記構成において、前記相補型インバータを有する双安定回路を具備する構成とすることができる。さらに、上記構成において、前記磁気抵抗素子は、磁化状態によって、前記双安定回路の状態を不揮発的に記憶できる構成とすることができる。
本発明は、２つの電源線の間に接続されたドライバーとロードとを有し、前記ドライバーと前記ロードとのうち少なくとも一方が前記電子回路であり、前記電子回路の強磁性トンネル接合の磁化状態で論理機能を再構成し、前記強磁性トンネル接合は、前記論理機能を不揮発的に記憶することを特徴とする電子回路である。
本発明は、前記電子回路の前記電界効果トランジスタのゲートに接続されたワード線と、前記電界効果トランジスタのドレインに接続されたビット線と、を具備することを特徴とする電子回路である。本発明によれば、ＭＲＡＭを構成することができる。
本発明によれば、磁気抵抗素子の磁化状態により、電界効果トランジスタのゲート−ソース間に印加される電圧を制御できる。したがって、電界効果トランジスタの電流駆動能力を磁気抵抗素子の磁化状態で制御できることから擬似的にスピントランジスタとしての動作が可能となる。また、電界効果トランジスタと強磁性トンネル接合から電子回路を構成するため、容易に製造することができる。
以下、本発明の実施例について図面を参照に説明する。
スピントランジスタと同様の機能を実現するため、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）と強磁性トンネル接合を用いることを検討した。ＭＯＳＦＥＴと強磁性トンネル接合との集積化は、例えばＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の技術を用いれば容易に実現することができる。ＭＯＳＦＥＴと強磁性トンネル接合を用いる場合、ＭＯＳＦＥＴのソース側に強磁性トンネル接合を接続する場合と、ＭＯＳＦＥＴのドレイン側に強磁性トンネル接合を接続する場合が考えられる。実施例１では、ＭＯＳＦＥＴのソースに強磁性トンネル接合の一端が接続され、比較例では、ＭＯＳＦＥＴのドレインに強磁性トンネル接合が接続されている。
図１は、実施例１の回路図である。図１を参照に、ＭＯＳＦＥＴ２０のソースＳに強磁性トンネル接合１０の一端（図１では強磁性電極の自由磁化層１６側）が接続されている。ＭＯＳＦＥＴ２０のドレインＤは第３端子Ｔ３に、ゲートＧは第２端子Ｔ２に接続されている。強磁性トンネル接合１０の他端（図１では固定磁化層１２側）は第１端子Ｔ１に接続されている。なお、強磁性電極の自由磁化層１６側が第１端子に接続され、強磁性電極の固定磁化層１２側がＭＯＳＦＥＴ２０のソースＳに接続されてもよい。
ＭＯＳＦＥＴ２０は、不図示のシリコン基板、ゲート酸化膜、ゲート電極、ソースおよびドレインを有している。ｎ型ＭＯＳＦＥＴの場合では、シリコン基板内のｐ型ウエル上にゲート酸化膜を介しゲート電極が設けられている。ゲート電極両側のシリコン基板内にｎ型拡散領域であるソースおよびドレインが設けられている。このように、以下ｎ型ＭＯＳＦＥＴを例に説明するが、ＭＯＳＦＥＴ２０はｐ型ＭＯＳＦＥＴでもよい。
強磁性トンネル接合１０は、強磁性電極のピン層である固定磁化層１２、トンネル障壁層１４および強磁性電極のフリー層である自由磁化層１６が積層して構成されている。固定磁化層１２および自由磁化層１６としては、強磁性体金属またはハーフメタル強磁性体を用いることができる。例えば、フルホイスラー合金やＣｏＦｅＢなどを用いることができる。トンネル障壁層１４には、ＭｇＯまたはＡｌ２Ｏ３等の絶縁膜を用いることができる。固定磁化層１２は磁化方向を変更できない層であり、自由磁化層１６は磁化方向を変更可能な層である。固定磁化層１２と自由磁化層１６の磁化方向が同じ（平行磁化）場合、強磁性トンネル接合１０の抵抗は低抵抗値Ｒｐとなる。強磁性電極の固定磁化層１２と強磁性電極の自由磁化層１６の磁化方向が反対（反平行磁化）の場合、強磁性トンネル接合１０の抵抗は高抵抗値Ｒａｐとなる。ここで、一般的には、Ｒｐ＜Ｒａｐである。
ＭＯＳＦＥＴ型のスピントランジスタとして、スピンＭＯＳＦＥＴがあるが、図１の回路は擬似的にスピンＭＯＳＦＥＴと同等の動作をすることから、ここでは、擬似的にスピンＭＯＳＦＥＴ（擬似スピンＭＯＳＦＥＴ）と呼ぶ。第１端子Ｔ１に対し第３端子Ｔ３に加わる電圧を擬似ドレイン−ソース間電圧ＶＤ、第３端子Ｔ３から第１端子Ｔ１に流れる電流をドレイン電流ＩＤ、第１端子Ｔ１に対し第２端子Ｔ２に加わる電圧を擬似ゲート−ソース間電圧ＶＧとする。ＭＯＳＦＥＴ２０のソースＳに対し第２端子Ｔ２に加わる電圧をゲート−ソース間電圧ＶＧＳ０とする。
強磁性トンネル接合１０のトンネル磁気抵抗比ＴＭＲは、以下のように定義する。
ＴＭＲ＝（Ｒａｐ−Ｒｐ）／Ｒｐ
一般的に強磁性トンネル接合１０に印加される電圧が小さいほどＴＭＲは大きくなる。零近傍の非常に小さな印加電圧におけるＴＭＲは、印加電圧とともに小さくなり、ＴＭＲがちょうど１／２になる印加電圧をＶｈａｌｆといい、ＴＭＲの印加電圧依存性の指標に用いる。
磁気電流比γＭＣは、以下のように定義する。
γＭＣ＝（ＩＤ Ｐ−ＩＤ ＡＰ）／ＩＤ ＡＰ
ここで、ＩＤ Ｐは平行磁化の場合のドレイン電流、ＩＤ ＡＰは反平行磁化の場合のドレイン電流である。
図２は、比較例の回路図である。実施例１の図１に対し、ＭＯＳＦＥＴ２０ａのドレイン側に強磁性トンネル接合１０ａが接続されている。その他の構成は実施例１と同じである。
図３は、実施例１における強磁性トンネル接合１０を負荷とみなした場合の負荷曲線の模式図を示す。図３において、実線がＭＯＳＦＥＴ２０のドレイン電流ＩＤ−ゲート−ソース間電圧ＶＧＳ０特性に対応する。破線は強磁性トンネル接合１０が平行磁化のとき（抵抗値がＲｐ）の強磁性トンネル接合１０の電流−電圧特性に対応する。点線は強磁性トンネル接合１０が反平行磁化のとき（抵抗値がＲａｐ）に対応する。ここでは、簡単のため強磁性トンネル接合の抵抗は平行磁化と反平行磁化のそれぞれで印加電圧によらず一定値の抵抗値をとるとした。強磁性トンネル接合の抵抗値が印加電圧依存性を持っていても、同様に解析できる。実線と破線との交点が平行磁化の場合の動作点Ｖｐであり、実線と点線との交点が反平行磁化の場合の動作点Ｖａｐである。ＭＯＳＦＥＴ２０のゲートＧに同じ擬似ゲート−ソース間電圧ＶＧを加えても、ＭＯＳＦＥＴ２０のゲート−ソース間に実際に印加されるゲート−ソース間電圧ＶＧＳ０は強磁性トンネル接合１０の磁化状態に依存して、平行磁化の場合ではＶｐ、反平行磁化の場合ではＶａｐとなる。したがって，ＭＯＳＦＥＴ２０を流れるドレイン電流ＩＤは，平行磁化と反平行磁化では異なり、強磁性トンネル接合１０の磁化状態でＭＯＳＦＥＴ２０の電流駆動能力を制御できる。
図４（ａ）および図４（ｂ）は、それぞれ実施例１および比較例において擬似ドレイン−ソース間電圧ＶＤに対するドレイン電流ＩＤをシミュレーションした結果を示す図である。シミュレーションは、ＭＯＳＦＥＴ２０のチャネル長が７０ｎｍ、チャネル幅が１μｍ、ゲート絶縁膜厚が１．６ｎｍ（以下のシミュレーションも同じ）、磁気抵抗比ＴＭＲが１０００％、Ｖｈａｌｆが１Ｖについて行った。図４（ａ）および図４（ｂ）においては、擬似ゲート−ソース間電圧が０Ｖから１Ｖまで０．２Ｖステップで変化する場合を図示している。破線は平行磁化、点線は反平行磁化の場合を示している。図４（ａ）のように、実施例１においては、強磁性トンネル接合１０を平行磁化と反平行磁化とに変化させることにより、ＭＯＳＦＥＴ２０の電流駆動能力を変化させることができる。また、反平行磁化の場合の出力特性は平行磁化における出力特性をほぼ相似状に縮小した特性となっている。
図４（ｂ）のように、比較例においては擬似ゲート−ソース間電圧ＶＧが小さい場合、平行磁化と反平行磁化のドレイン電流ＩＤ ＰとＩＤ ＡＰはほぼ一致している。このため、強磁性トンネル接合１０の磁化状態によってＭＯＳＦＥＴの電流駆動能力を制御することはできない。したがって，スピントランジスタとして機能しない。擬似ゲート−ソース間電圧ＶＧを大きくすると、スピントランジスタとして機能するようになる。しかし、擬似ドレイン−ソース間電圧ＶＤが大きい場合は、平行磁化と反平行磁化のドレイン電流の差ＩＤ Ｐ−ＩＤ ＡＰは小さくなってしまう。このように、比較例においては、限られた擬似ゲート−ソース間電圧ＶＧおよび擬似ドレイン−ソース間電圧ＶＤの範囲においてのみ強磁性トンネル接合１０の磁化状態で大きく電流駆動能力を制御できる。したがって、比較例では、反平行磁化の場合の出力特性が平行磁化における出力特性をほぼ相似に縮小した理想的なスピントランジスタの特性は得られない。
別の見方をすれば、比較例においては、図４（ｂ）のように反平行磁化の場合のドレイン電流ＩＤ ＡＰは、擬似ゲート−ソース間電圧ＶＤが大きくなった場合に、平行磁化の場合のドレイン電流ＩＤ Ｐに漸近するが、実施例１においては、図４（ａ）のように反平行磁化の場合のドレイン電流ＩＤ ＡＰは、擬似ゲート−ソース間電圧ＶＤが大きくなった場合に、平行磁化の場合のドレイン電流ＩＤ Ｐに漸近しない。
図５は、実施例１における磁気抵抗比ＴＭＲに対する磁気電流比γＭＣをシミュレーションした結果を示す図である。シミュレーションは、ＭＯＳＦＥＴ２０のチャネル長が７０ｎｍ、チャネル幅が１μｍ、擬似ゲート−ソース間電圧ＶＧが１Ｖ、擬似ドレイン−ソース間電圧ＶＤが１Ｖ、Ｖｈａｌｆが１Ｖについて行った。磁気電流比γＭＣは、磁気抵抗比ＴＭＲとともに大きくなる。また、平行磁化での抵抗Ｒｐが大きいほど大きくなる。以下のように、抵抗Ｒｐの大きさは、磁気電流比γＭＣの大きさとドレイン電流ＩＤの大きさとから定めることができる。
図６は、実施例１における強磁性トンネル接合１０の平行磁化での抵抗Ｒｐに対する磁気電流比γＭＣおよびドレイン電流ＩＤ Ｐ、ＩＤ ＡＰをシミュレーションした結果である。ＭＯＳＦＥＴ２０のチャネル長が７０ｎｍ、チャネル幅が１μｍ、擬似ゲート−ソース間電圧ＶＧが１Ｖ、擬似ドレイン−ソース間電圧ＶＤが１Ｖ、磁気抵抗比ＴＭＲが１０００％、Ｖｈａｌｆが１Ｖについて行った。抵抗Ｒｐが大きくなるに従い、磁気電流比γＭＣは大きくなるものの、ドレイン電流ＩＤ ＰおよびＩＤ ＡＰは小さくなる。このように、抵抗Ｒｐが大きくなるとドレイン電流が低減してしまう。よって、抵抗Ｒｐは、磁気電流比γＭＣとドレイン電流との兼ね合いを勘案して決定される。例えば、実用上は、磁気電流比γＭＣが１００％程度あれば十分であり、チャネル長が７０ｎｍ、チャネル幅が１μｍのＭＯＳＦＥＴであれば、この磁気電流比γＭＣは抵抗Ｒｐが＝０．１ｋΩ程度でも十分実現できる。
図７は、実施例１および比較例における擬似ドレイン−ソース間電圧ＶＤに対する磁気電流比γＭＣをシミュレーションした図である。ＭＯＳＦＥＴ２０のチャネル長が７０ｎｍ、チャネル幅が１μｍ、擬似ゲート−ソース間電圧ＶＧが１Ｖ、磁気抵抗比ＴＭＲが１０００％、Ｖｈａｌｆが１Ｖについて行った。実線および破線は、それぞれ実施例１および比較例の結果である。比較例においては、擬似ドレイン−ソース間電圧ＶＤが高くなると、擬似ドレイン−ソース間電圧ＶＤとともに磁気電流比γＭＣが小さくなる。一方、実施例１においては、擬似ドレイン−ソース間電圧ＶＤが高くなっても、擬似ドレイン−ソース間電圧ＶＤが０．５Ｖ以上では磁気電流比γＭＣはほぼ一定である。このように磁気電流比γＭＣが略一定となるのは、擬似ドレイン−ソース間電圧ＶＤが大きくなっても、ＭＯＳＦＥＴ２０のソースから強磁性トンネル接合１０に流れる電流による強磁性トンネル接合１０の電圧降下による負帰還効果によって強磁性トンネル接合１０の擬似ドレイン−ソース間電圧ＶＤ依存性を小さく抑えることができるためである。これは、強磁性トンネル接合１０の電圧降下による負帰還効果によってＭＯＳＦＥＴ２０のゲート−ソース間に印加される電圧ＶＧＳ０を制御することができるためである。
以上のように、比較例においては、実用的な擬似ドレイン−ソース間電圧ＶＤでは磁気電流比γＭＣが小さくなってしまいスピントランジスタの代替としての機能を十分に発揮できない。一方、実施例１は、高い擬似ドレイン−ソース間電圧ＶＤにおいても高い磁気電流比γＭＣを実現することができスピントランジスタの代替としての機能を十分に発揮することができる。
図８は、実施例１および比較例におけるＶｈａｌｆに対する磁気電流比γＭＣをシミュレーションした図である。ＭＯＳＦＥＴ２０のチャネル長が７０ｎｍ、チャネル幅が１μｍ、擬似ゲート−ソース間電圧ＶＧが１Ｖ、擬似ドレイン−ソース間電圧ＶＤが１Ｖ、磁気抵抗比ＴＭＲが１０００％について行った。実線および破線は、それぞれ実施例１および比較例の結果である。比較例では、Ｖｈａｌｆを小さくすると一様に磁気電流比γＭＣが減少する。一方、実施例１では、磁気電流比γＭＣのＶｈａｌｆに対する依存性は小さく、Ｖｈａｌｆがある程度小さくなっても磁気電流比γＭＣを高い状態に維持できる。図８の場合では、Ｖｈａｌｆ＝０．３Vであっても、十分な磁気電流比γＭＣが得られている。
以上のように、実施例１においては、図４（ａ）のように、強磁性トンネル接合１０の磁化状態により、擬似スピンＭＯＳＦＥＴの電流駆動能力を変化させることができる。また，強磁性トンネル接合１０が反平行磁化のとき、擬似スピンＭＯＳＦＥＴの出力特性は平行磁化の場合の出力特性をほぼ比例縮小した特性が得られる。
実施例１では、図４（ａ）のように強磁性トンネル接合が反平行磁化のとき、平行磁化の場合と同様に良好な飽和特性を有する出力特性が得られる。したがって、図７のように磁気電流比γＭＣの擬似ドレイン−ソース間電圧ＶＤにほとんど依存しない範囲（ＶＤ＞０．６Ｖの範囲）を有し，大きな擬似ドレイン−ソース間電圧ＶＤであっても磁気電流比γＭＣを高く維持することができる。
さらに、実施例１では図８のように、Ｖｈａｌｆ依存が小さく、小さなＶｈａｌｆの強磁性トンネル接合を用いることができる．このように、実施例１を用いることにより、スピントランジスタの代替が容易に可能となる。
なお、実施例１において、磁気抵抗素子として強磁性トンネル接合を用いたが、磁気抵抗素子は磁化状態により抵抗値を不揮発に変化可能であればよい。しかしながら、大きな磁気抵抗比を得るためには磁気抵抗素子として強磁性トンネル接合を用いることが好ましい。また、磁気抵抗素子としては、スピン磁化反転法のように、電流を流すことにより磁化状態を制御できる素子であることが好ましい。
さらに、実施例１に係る擬似スピンＭＯＳＦＥＴは、ＭＯＳＦＥＴ２０と強磁性トンネル接合１０とを集積化することで実現できるため、ＭＲＡＭの製造技術を用い、シリコン基板にＭＯＳＦＥＴを作製し、配線層に強磁性トンネル接合１０を作製することにより、容易に実現することができる。なお、実施例１はＭＯＳＦＥＴを例に説明したが、ＦＥＴであればＭＯＳＦＥＴ以外のＦＥＴを用いることもできる。
実施例２は、実施例１に係る擬似スピンＭＯＳＦＥＴを用いた論理閾値可変インバータ回路の例である。図９は実施例２に係るインバータ回路を示す回路図である。インバータ回路５０は２つの電源線ＶＤＤとＶＳＳとの間にｐ型ＭＯＳＦＥＴ２０ｃと実施例１の擬似スピンＭＯＳＦＥＴ３０ｂとが接続されている。ｐ型ＭＯＳＦＥＴ２０ｃとｎ型ＭＯＳＦＥＴ２０ｂとのゲートは共通に入力ＶＩＮに接続され、ｐ型ＭＯＳＦＥＴ２０ｃとｎ型ＭＯＳＦＥＴ２０ｂとのドレインは共通に出力ＶＯＵＴに接続されている。図１０は、実施例２に係るインバータ回路の入出力特性の模式図である。強磁性トンネル接合１０ｂの磁化状態を変化させることにより、インバータ回路５０の論理閾値を変化させることができる。また、強磁性トンネル接合１０ｂは、この論理閾値を不揮発的に記憶することができる。このように、強磁性トンネル接合１０ｂの磁化状態により論理閾値等の論理機能を切り替えることができる。また、強磁性トンネル接合１０ｂは、この論理機能を不揮発的に記憶することができる。
実施例３は、強磁性トンネル接合１０ｂの磁化状態をスピン注入磁化反転法を用いて電気的に変化させるためのＭＯＳＦＥＴを有する例である。図１１は実施例３に係る電子回路の例である。実施例２のインバータ回路５０の出力ＶＯＵＴと制御線ＣＴＲＬとの間にｎ型ＭＯＳＦＥＴ３５が接続されている。ＦＥＴ３５のゲートはスイッチ線ＳＴに接続されている。電源線ＶＳＳと制御線ＣＴＲＬに相補的に正と零（または２値の電圧値）の電圧を印加し、スイッチ線ＳＴによりＦＥＴ３５を導通状態とする。これにより、強磁性トンネル接合１０ｂにＦＥＴ３５から電源線ＶＳＳに向かう方向またはこれと反対の方向に電流を流すこととなり、スピン注入磁化反転法を用い強磁性トンネル接合１０ａの自由磁化層１６の磁化状態を変化させることができる。
実施例２および実施例３においては、２つの電源線ＶＤＤおよびＶＳＳの間に接続されたドライバーとして擬似トランジスタ３０ｂとロードとしてＦＥＴ２０ｃを有し、ドライバーが実施例１に係る擬似スピンＭＯＳＦＥＴ３０ｂである例を示した。ロードがｐ型ＭＯＳＦＥＴと強磁性トンネル接合を用いた擬似スピンＭＯＳＦＥＴでもよい。さらに、ドライバーおよびロードが両方強磁性トンネル接合を有する擬似スピンＭＯＳＦＥＴでもよい。
実施例２および実施例３においては、ドライバーとロードとから構成された相補型インバータ回路を例に説明したが、エンハンスメントモードＦＥＴとディプリッションモードＦＥＴとからなる電子回路、またはＦＥＴと抵抗とからなる電子回路であってもよい。
実施例４は、不揮発性ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の例である。図１２は、実施例４に係る記憶回路の回路図である。実施例２または実施例３に係る論理閾値可変インバータ回路５０とインバータ回路５２とから双安定回路６０が形成されている。双安定回路６０には、ｎ型ＭＯＳＦＥＴ４０および４２を介しそれぞれデータ線ＤａｔａおよびＤａｔａＢが接続されている。ＦＥＴ４０および４２のゲートはワード線ＷＬに接続されている。ワード線ＷＬに正の電圧が印加されると、ＦＥＴ４０および４２が導通し、双安定回路６０にデータ線ＤａｔａおよびＤａｔａＢのデータを出力することができる。
実施例４によれば、インバータ回路５０の論理閾値を変えることにより、インバータループで構成される双安定回路６０の動作点を不揮発的に保持することができる。このように、インバータ回路５０内の強磁性トンネル接合は、磁化状態によって、双安定回路６０の状態を不揮発的に記憶することができる。
実施例４は双安定回路６０を構成する２つのインバータ回路のうち１つが論理閾値可変インバータ回路の例を説明したが、双安定回路６０を構成する両方のインバータ回路が論理閾値可変インバータ回路でもよい。
実施例５は、ＡＮＤ／ＯＲ再構成可能論理回路の例である。図１３は実施例５に係る回路図である。インバータ回路７２および７４には信号ＡおよびＢが入力される。インバータ回路７２および７４の出力は、実施例２または実施例３の論理閾値可変インバータ回路７０を構成するＭＯＳＦＥＴの共通のゲートに入力される。論理閾値可変インバータ回路７０の出力は信号Ｃとして出力される。このような構成により、論理閾値可変インバータ回路７０が有する強磁性トンネル接合の磁化状態により、ＡＮＤまたはＯＲの論理機能を再構成することができる。また、再構成したＡＮＤまたはＯＲ機能を不揮発に保持できる。このように、実施例２または実施例３の論理閾値可変インバータ回路を用いることにより、２入力対称関数機能を再構成し、論理機能を不揮発に保持することができる。
実施例６は、実施例１に係る電子回路をＭＲＡＭのメモリセルに用いた例である。図１４を参照に、ＭＲＡＭのメモリセル８０は、ＭＯＳＦＥＴ２０と強磁性トンネル接合１０とからなり、ＭＯＳＦＥＴ２０のゲートＧにワード線ＷＬがドレインＤにビット線ＢＬが接続されている。強磁性トンネル接合１０には制御線ＣＴＲＬが接続されている。メモリセル８０にデータを書き込む際は、ワード線ＷＬに正の電圧を印加し、ビット線ＢＬと制御線ＣＴＲＬとの間に電圧を印加する。これにより、スピン注入磁化反転法により強磁性トンネル接合１０の抵抗を低抵抗Ｒｐまたは高抵抗Ｒａｐとすることができる。メモリセル８０のデータを読み出す際は、ワード線ＷＬに正電圧を印加し、ビット線ＢＬと制御線ＣＴＲＬとの間を流れる電流を検知する。
ＭＯＳＦＥＴ２０ａのドレインに強磁性トンネル接合１０ａを接続した図２の比較例の電子回路を用いたＭＲＡＭメモリセルにおいては、以下の課題がある。磁気抵抗比ＴＭＲが大きく、Ｖｈａｌｆの大きな強磁性トンネル接合１０ａにスピン注入磁化反転法を用いた場合、平行磁化から反平行磁化へ変更する場合と反平行磁化から平行磁化へ変更する場合とで、磁化反転に必要な電流密度に大きな差がなくても強磁性トンネル接合１０へ印加する電圧に大きな差が生じる。これにより、回路の構成上課題を生じる可能性がある。このようなスピン注入磁化反転法を用いた場合の印加電圧のアンバランスを少なくするためには、Ｖｈａｌｆを小さくすることが考えられるが、Ｖｈａｌｆを小さくすると読み出し速度の低下を招く。
実施例６においては、ＭＯＳＦＥＴ２０のソース側に強磁性トンネル接合１０を接続しているため、図８のように、Ｖｈａｌｆの小さな強磁性トンネル接合１０でも十分に磁気電流比γＭＣを実現できる。このことから、スピン注入磁化反転法を用いるＭＲＡＭ（またはスピンＲＡＭ）)においても、平行磁化から反平行磁化へ変更する場合と反平行磁化から平行磁化へ変更する場合とで強磁性トンネル接合１０へ印加する電圧があまり変わらず、かつ読み出し速度の低下のともなわないＭＲＡＭ（またはスピンＲＡＭ）を実現することができる。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は、実施例１の回路図である。 図２は、比較例の回路図である。 図３は、負荷曲線を示す図である。 図４（ａ）および図４（ｂ）は、それぞれ実施例１および比較例のドレイン特性を示す図である。 図５は、実施例１の磁気抵抗比に対する磁気電流比を示す図である。 図６は、実施例１の抵抗Ｒｐに対する磁気電流比を示す図である。 図７は、実施例１および比較例のドレイン電流に対する磁気電流比を示す図である。 図８は、実施例１および比較例のＶｈａｌｆに対する磁気電流比を示す図である。 図９は実施例２に係るインバータ回路の回路図である。 図１０はインバータ回路の入出力特性の模式図である。 図１１は実施例３に係る電子回路の回路図である。 図１２は実施例４に係る記憶回路の回路図である。 図１３は実施例５に係る論理回路の回路図である。 図１４は実施例６に係る論理回路の回路図である。
符号の説明
１０ 強磁性トンネル接合
１２ 固定磁化層
１４ トンネル障壁層
１６ 自由磁化層
２０ ＭＯＳＦＥＴ
３０ 擬似スピンＭＯＳＦＥＴ
５０ 論理閾値可変インバータ回路
５２ インバータ回路
６０ 双安定回路

Claims (13)

  1. 電界効果トランジスタと、
    一端が前記電界効果トランジスタのソースに接続された磁気抵抗素子と、
    を具備することを特徴とする電子回路。
  2. 前記電界効果トランジスタのソースから前記磁気抵抗素子に流れる電流による前記磁化抵抗素子の電圧降下により、前記電界効果トランジスタのゲート−ソース間に印加される電圧を制御できることを特徴とする請求項１記載の電子回路。
  3. 前記磁気抵抗素子は、強磁性トンネル接合であることを特徴とする請求項１または２記載の電子回路。
  4. 前記強磁性トンネル接合の磁化状態により、電流駆動能力を制御できることを特徴とする請求項３記載の電子回路。
  5. 前記強磁性トンネル接合素子が反平行磁化の場合の前記電界効果トランジスタのドレイン電流は、前記強磁性トンネル接合の他端に対する前記電界効果トランジシタのドレインの電圧である擬似ドレイン−ソース間電圧が大きくなった場合に、前記強磁性トンネル接合素子が平行磁化の場合の前記電界効果トランジスタのドレイン電流に漸近しないことを特徴とする請求項３または４記載の電子回路。
  6. 前記磁気抵抗素子は、前記磁気抵抗素子に電流を流すことにより磁化状態を制御できることを特徴とする請求項１または２記載の電子回路。
  7. ２つの電源線の間に接続されたドライバーとロードとを有し、
    前記ドライバーと前記ロードとのうち少なくとも一方が請求項１から６のいずれか一項記載の電子回路であることを特徴とする電子回路。
  8. 前記ドライバーと前記ロードとから構成された相補型インバータを具備することを特徴とする請求項７記載の電子回路。
  9. 前記相補型インバータは、前記磁気抵抗素子の磁化状態により論理閾値が可変であることを特徴とする請求項８記載の電子回路。
  10. 前記相補型インバータを有する双安定回路を具備することを特徴とする請求項８または９記載の電子回路。
  11. 前記磁気抵抗素子は、磁化状態によって、前記双安定回路の状態を不揮発的に記憶できることを特徴とする請求項１０記載の電子回路。
  12. ２つの電源線の間に接続されたドライバーとロードとを有し、
    前記ドライバーと前記ロードとのうち少なくとも一方が請求項３から５のいずれか一項記載の電子回路であり、
    請求項３から５のいずれか一項記載の電子回路の強磁性トンネル接合の磁化状態で論理機能を再構成し、
    前記強磁性トンネル接合は、前記論理機能を不揮発的に記憶することを特徴とする電子回路。
  13. 請求項１記載の電子回路の前記電界効果トランジスタのゲートに接続されたワード線と、
    前記電界効果トランジスタのドレインに接続されたビット線と、を具備することを特徴とする電子回路。
JP2007225698A 2007-08-31 2007-08-31 電子回路 Pending JP2009059884A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007225698A JP2009059884A (ja) 2007-08-31 2007-08-31 電子回路
PCT/JP2008/063786 WO2009028297A1 (ja) 2007-08-31 2008-07-31 電子回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225698A JP2009059884A (ja) 2007-08-31 2007-08-31 電子回路

Publications (1)

Publication Number Publication Date
JP2009059884A true JP2009059884A (ja) 2009-03-19

Family

ID=40387024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225698A Pending JP2009059884A (ja) 2007-08-31 2007-08-31 電子回路

Country Status (2)

Country Link
JP (1) JP2009059884A (ja)
WO (1) WO2009028297A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239751A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 半導体集積回路
JP2010232959A (ja) * 2009-03-27 2010-10-14 Tokyo Institute Of Technology 電子回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566541A (en) * 1979-06-28 1981-01-23 Nec Corp Semiconductor logic circuit
JP3985432B2 (ja) * 2000-06-19 2007-10-03 日本電気株式会社 磁気ランダムアクセスメモリ
JP3834787B2 (ja) * 2001-11-22 2006-10-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 不揮発性ラッチ回路
JP2003281878A (ja) * 2002-03-22 2003-10-03 Tdk Corp 抵抗素子を用いたデータ記憶素子及びその製造方法
KR100506060B1 (ko) * 2002-12-16 2005-08-05 주식회사 하이닉스반도체 낸드형 자기저항 램
DE10320701A1 (de) * 2003-05-08 2004-12-23 Siemens Ag Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung, insbesondere Logikschaltungsanordnung
KR100682967B1 (ko) * 2006-02-22 2007-02-15 삼성전자주식회사 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239751A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 半導体集積回路
JP4516137B2 (ja) * 2008-03-27 2010-08-04 株式会社東芝 半導体集積回路
JP2010232959A (ja) * 2009-03-27 2010-10-14 Tokyo Institute Of Technology 電子回路

Also Published As

Publication number Publication date
WO2009028297A1 (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
Kawahara et al. 2 Mb SPRAM (SPin-transfer torque RAM) with bit-by-bit bi-directional current write and parallelizing-direction current read
US8194438B2 (en) nvSRAM having variable magnetic resistors
KR101363656B1 (ko) 반도체 집적 회로 및 프로세서
JP5725485B2 (ja) 磁気ビットセル素子のための非対称書込み方式
US7894248B2 (en) Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US11004490B2 (en) Spin orbit torque magnetoresistive random access memory device
WO2009011484A1 (en) Magnetic memory cell
JP2002216468A (ja) 半導体記憶装置
US8634233B2 (en) Systems and methods for direct communication between magnetic tunnel junctions
US20240005974A1 (en) Self-reference storage structure and storage and calculation integrated circuit
JP2012190515A (ja) 半導体記憶装置
WO2007067832A2 (en) Mram with a write driver and method therefor
JP5365813B2 (ja) 不揮発ロジック回路
US8427199B2 (en) Magnetic logic gate
JP2010003850A (ja) 磁気素子及び集積回路並びに磁気ランダムアクセスメモリ
Mahmoudi et al. Design and applications of magnetic tunnel junction based logic circuits
Lee et al. A novel macro-model for spin-transfer-torque based magnetic-tunnel-junction elements
JP2010027178A (ja) 記憶装置
JP2009059884A (ja) 電子回路
US8427197B2 (en) Configurable reference circuit for logic gates
TWI626652B (zh) 存儲電路
JP5231029B2 (ja) 磁気論理素子
Zeinali et al. Sensing of spintronic memories
US20080019168A1 (en) Memory structure and data writing method thereof
KR100782944B1 (ko) 저전력용 자기 메모리소자