JP4454454B2

JP4454454B2 - 半導体素子及びこの半導体素子を実装した半導体素子実装基板

Info

Publication number: JP4454454B2
Application number: JP2004281699A
Authority: JP
Inventors: 善男下赤
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2004-06-29
Filing date: 2004-09-28
Publication date: 2010-04-21
Anticipated expiration: 2024-09-28
Also published as: JP2006049791A

Description

本発明は、回路基板上にフェースダウンボンディングにて実装されるフリップチップ型ＩＣ等の半導体素子及びこの半導体素子を搭載した半導体素子実装基板に関するものである。

従来、ＩＣを搭載した半導体素子実装基板においては、回路パターンを有した回路基板の上面にＩＣをフェースダウンボンディングすること、すなわちＩＣの集積回路形成面を回路基板と対面させた状態でＩＣを回路基板上に実装することが行われている。

このフェースダウンボンディングに用いられるＩＣはフリップチップ型ＩＣと呼ばれ、その端子を回路基板上の回路パターンに対し半田等の導電材料を介して接続させるようにしたものが一般的であった。

フリップチップ型ＩＣ等の半導体素子としては、集積回路が設けられている半導体基板２１の一主面に被着されたニッケル等から成る複数の下地金属層２３上に半田バンプ２５を選択的に形成した構造のものが知られている。かかる半導体素子を回路基板上に実装する場合、半田バンプ２５が回路基板上の対応する回路パターンと対向するようにして半導体素子を回路基板上に載置させた状態でこれらをリフロー炉に入れて加熱処理する。これにより半田バンプ２５を溶融させて、半導体素子の半田バンプ２５が回路基板上の回路パターンに接合される。

ところで、上述した半導体素子を回路基板上に搭載した場合の半田接合の信頼性は、半田バンプ２５の高さに依存するところが大きく、一般に半田バンプ２５が高い方が好ましいとされている。

そのため、図４に示すように半田バンプ２５を２層構造にしてその高さを高くすることが行われる。このような半田バンプ２５としては、下地金属層２３上に形成される球状の下層バンプ２５ｘと、該下層バンプ２５ｘ上に形成される球状の上層バンプ２５ｙとから構成されるものが知られている。そして下層バンプ２５ｘは、その頂部以外の周囲の表面がレジスト層２７により被覆される。

このような半田バンプ２５は、まず下地金属層２３の所定位置に下層バンプ２５ｘを球状に形成し、次にこの下層バンプ２５ｘを覆うようにレジスト層２７の液状前駆体を塗布してこれを硬化させ、更に下層バンプ２５ｘの上部が露出するようにレジスト層２７及び下層バンプ２５ｘの上部を研削し、最後に露出した下層バンプ２５ｘ上に球状の上層バンプ２５ｙを形成することにより作成される。

そして、下層バンプ２５ｘと上層バンプ２５ｙとはともに略球状であることから、これら球状のバンプ同士の接合部は括れた形状となっており、塗布されたレジスト層２７はこのような半田バンプ２５の外形に対応してレジスト層２７の先端が下層バンプ２５ｘと上層バンプ２５ｙとの接合部に突き刺さるような楔（くさび）状となっている。
特開２００１−２４４３７２号公報

ところで、一般に半田バンプ２５とレジスト層２７との体積膨張率は異なることから、下層バンプ２５ｘと上層バンプ２５ｙとの接合部には、この半導体素子が搭載された半導体素子実装基板の晒される環境温度の変化により種々の影響を受けることとなる。

例えば、この半導体素子実装基板が低温環境下におかれた場合、レジスト層２７の体積膨張率が半田バンプ２５の体積膨張率よりも大きいことから、周囲のレジスト層２７が下層バンプ２５ｘを締め付けるように押圧する熱応力を生じる。

ところが半田バンプ２５の接合部では、上述したようにレジスト層２７の先端がこの接合部に突き刺さるような楔（くさび）状になっているために、この接合部はレジスト層２７と下層バンプ２５ｘとが当接する他の箇所と比べて大きな応力を受けることになる。

特に、レジスト層２７から下層バンプ２５ｘが露出するようにレジスト層２７の上面と下層バンプ２５ｘの上面を研削することにより半導体素子を製作した場合にはレジスト層２７の先端が鋭くなり、接合部が受ける応力がより大きくなる。

また半導体素子の回路基板Ｋへの実装は、前述の上層バンプ２５ｙを回路基板Ｋ上面に形成されたパッド部ｐに接続することによって行われる。この半導体素子実装基板の晒される環境温度が変化すると、回路基板Ｋと半導体基板２１との体積膨張率の差に応じて各基板の伸縮に差を生じる結果、下層バンプ２５ｘは半導体基板１に引っ張られ、上層バンプ２５ｙは回路基板Ｋに引っ張られることから、半田バンプ内で下層バンプ２５ｘと上層バンプ２５ｙとで逆向きの応力、即ち剪断応力を受けることとなる。

更に半導体素子を回路基板Ｋ上に実装した後、レジスト層２７と回路基板Ｋとの間に封止樹脂ｆを充填することが行われる。これにより下層バンプ２５ｘはレジスト層２７により封止される一方で、上層バンプ２５ｙはこの封止樹脂ｆにより封止されることとなる。このような半田バンプ２５では、下層バンプ２５ｘと上層バンプ２５ｙとの接合部が、レジスト層２７と封止樹脂ｆとの当接界面とほぼ同一面内に存在することとなるから、温度環境の変化に伴い、レジスト層２７と封止樹脂ｆとの体積膨張率の差に応じて両者間に剪断応力が発生すると、この剪断応力は下層バンプ２５ｘと上層バンプ２５ｙとの接合部に集中することとなる。

そして、半導体素子が搭載された半導体素子実装基板は、上述した温度サイクルが経年とともに繰り返され、これにより種々の応力変化が繰り返されると、下層バンプ２５ｘと上層バンプ２５ｙとの接合部にクラックや剥れが入るという問題を生じていた。

また、上述した下層バンプ２５ｘと上層バンプ２５ｙとの接合部は、その形状が括れていることから、このような温度サイクルが繰り返されるとこの接合部に金属疲労によるクラックを生じることもあった。

本発明は上記問題点に鑑み案出されたものであり、その目的は下層バンプ２５ｘと上層バンプ２５ｙとの接合部でクラックや剥離が生じることを抑制することにある。

本発明の半導体素子は、半導体基板上に形成された下地金属層と、該下地金属層上に形成された下層バンプと、該下層バンプ上に接合された柱状部及び該柱状部上に該柱状部と一体で形成されたバンプ露出部からなる上層バンプと、前記半導体基板上に形成されたレジスト層とを備え、前記下層バンプは、山状の断面形状を有しており、前記上層バンプの前記柱状部及び前記下層バンプが前記レジスト層に埋設されているとともに、前記上層バンプの前記バンプ露出部が前記レジスト層から突出していることを特徴とするものである。
また、本発明の半導体素子は、前記レジスト層が、前記上層バンプの前記柱状部の側面及び前記下層バンプの側面に当接していることを特徴とする。

本発明の半導体素子実装基板は、回路基板上に、前記半導体素子を実装するためのパッド部が設けられており、該パッド部と前記半導体素子の上層バンプとが接合されることにより、前記半導体素子が前記回路基板上に実装されていることを特徴とするものである。

また、本発明の半導体素子実装基板は、前記回路基板と前記半導体素子との間隙に封止樹脂が充填されていてもよい。

本発明の半導体素子によれば、半導体素子を搭載した半導体素子実装基板が環境温度変化の繰り返しに晒されて、レジスト層の体積膨張率と半田バンプとの体積膨張率の差によりレジスト層が下層バンプを押圧する応力の変化が繰り返されても、接合部と当接するレジスト層は鋭く尖った形状ではなく上層バンプの柱状部の側面の略全体と面当接する形状であることから、接合部を押圧する応力が局所的に高くなることはなく、従って接合部にクラックや上層バンプの剥れが生じることを助長しない。

また、半導体素子を搭載した半導体素子実装基板が環境温度変化の繰り返しに晒されて、回路基板と半導体基板との体積膨張率の差に応じて各基板の伸縮量に差が生じるときに、下層バンプは半導体基板に引っ張られ、上層バンプは回路基板に引っ張られることから、下層バンプと上層バンプとで互いに逆向きの応力を受けることとなっても、下層バンプと上層バンプとの接合部が括れた形状ではなく柱状となっていることから、下層バンプと上層バンプの接合部にクラックが入りにくい。

本発明の半導体素子実装基板によれば、前記下層バンプ周囲及び上層バンプの柱状部周囲を被覆する前記レジスト層と前記回路基板との間隙に封止樹脂を充填した場合であっても、前記レジスト層と前記封止樹脂との当接界面が、前記下層バンプと前記上層バンプとの接合部とは高さ方向においてずれていることから、レジスト層と封止樹脂との当接界面に生じる剪断応力が直接に下層バンプと上層バンプとの接合部に印加されることがない。これによっても下層バンプと上層バンプの接合部にクラックが入ることを抑制できる。

以下、本発明を添付図面に基づいて詳細に説明する。

まず本発明の半導体素子について図１を用いて詳細に説明する。

図１は本発明の製造方法により製造された半導体素子の断面図であり、図１に示す半導体素子は、半導体基板１上に回路配線２や下地金属層３，パッシベーション層４，半田バンプ５等が設けられた構成となっている。

半導体基板１は、単結晶シリコン等の半導体材料から成り、その上面にトランジスタ等の機能素子（図示せず）や回路配線２、下地金属層３、パッシベーション層４、半田バンプ５、レジスト層７等が被着され、これらを支持する支持母材として機能する。

このような半導体基板１は、例えば従来周知のチョコラルスキー法（引き上げ法）等によって形成された単結晶シリコンのインゴット（塊）を所定厚みにスライスして板体を得るとともに、その表面を研磨し、しかる後、従来周知の熱酸化法によって板体表面全体に絶縁膜を形成することによって製作される。

また半導体基板１上に形成される回路配線２は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属材料により０．５μｍ〜１．５μｍの厚みに被着されており、図示しないトランジスタ等の機能素子に外部からの電源電力や電気信号等を供給するための給電配線として機能する。

このような回路配線２の一部上面には複数の下地金属層３が半導体基板１の端部に沿って直線状に配列されるように点在している。

下地金属層３は、半導体素子を回路基板Ｋ上に実装する際、下地金属層３上に設けられる半田バンプ５の溶融に伴って回路配線２を形成するアルミニウム等が浸蝕されるのを有効に防止するためのものであり、半田バンプ５を構成する材料に対して濡れ性が良好となるような構造を有している。具体的には、半導体基板１側から亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）を順次積層させた３層構造、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）の２層構造、もしくは、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、金（Ａｕ）の３層構造、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）の２層構造等となっている。

尚、回路配線２は、従来周知のスパッタリング、フォトリソグラフィー技術、エッチング技術を採用することにより半導体基板１の上面に所定パターンに形成される。また下地金属層３は、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）の３層構造である場合、例えば、後述するパッシベーション層４を形成した後、該パッシベーション層４より露出した回路配線２の一部上面に、従来周知の無電解メッキ法等を採用することにより、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）を基板側より順次積層して円柱状を成すように形成される。

一方、下地金属層３の非形成領域には、窒化珪素（Ｓｉ_３Ｎ_４）や酸化珪素（ＳｉＯ_２）、ポリイミド等の電気絶縁材料から成るパッシベーション層４が回路配線２や図示しない機能素子を被覆するように被着されている。

かかるパッシベーション層４は、機能素子や回路配線２を大気と良好に遮断することで、機能素子や回路配線２が大気中に含まれている水分等の接触により腐食するのを有効に防止するためのものであり、その一部は下地金属層３の外周上面を被覆していることが好ましい。

尚、パッシベーション層４は、従来周知のスパッタリング、フォトリソグラフィー技術、エッチング技術等を採用することによって半導体基板１の上面に０．５μｍ〜３．０μｍの厚みに形成される。

そして、先に述べた下地金属層３の上面には半田バンプ５が形成されている。

この半田バンプ５は、下地金属層３の上面に形成された下層バンプ５ｘと、該下層バンプ５ｘ上に形成された上層バンプ５ｙとからなり、この上層バンプ５ｙは、更に柱状部５ｙ_１とバンプ露出部５ｙ_２とからなる。

半田バンプ５は、半導体素子を回路基板Ｋ上に実装する際、加熱されることによって溶融し、半導体素子の下地金属層３と回路基板Ｋ上の回路パターンとを電気的・機械的に接続するためのものである。半田バンプ５は、例えば錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）とを９６．５：３．０：０．５の比率で溶融・固化させた半田等の導電材料によりトータルの高さが２０μｍ〜１００μｍの高さに形成される。

半田バンプ５の下層バンプ５ｘは下地金属層３上に形成されており、その形状は断面山状や球状をなしている。この下層バンプ５ｘは、上層バンプ５ｙとの接合部以外の斜面や側面等が、後述するレジスト層７により被覆される。

そして、このように斜面が被覆されることで、半導体素子を搭載した回路基板が環境温度変化の繰り返しに晒されて、回路基板と半導体基板との体積膨張率の差に応じて各基板の伸縮に差が生じる結果、回路基板Ｋと半導体素子との間に生じる熱応力により下層バンプ５ｘが下地金属層３から引き剥がされることを、レジスト層７が下層バンプ５ｘを上側から押さえつけることにより抑制することが可能となる。

尚、この下層バンプ５ｘは、その形状を断面山状にすることが望ましい。これは、下層バンプ５ｘを球状にした場合、この球の下面側にもレジスト層７の一部が入り込んでいることから、半導体素子を回路基板Ｋへ搭載した後、使用時に回路基板Ｋが高温となった際に、この入り込んでいるレジスト層７が熱膨張して下層バンプ５ｘを下面側から持ち上げる力が働き、これにより下地金属層３と下層バンプ５ｘとの間にクラックや剥れを生じる恐れがあるのに対して、下層バンプ５ｘを断面山状にすれば、この下層バンプ５ｘの直下にはレジスト層７が存在しないため、レジスト層７が熱により膨張しても、下層バンプ５ｘが球状のときのように下層バンプ５ｘの下面がレジスト層７により突き上げるように押圧されることはなく、従って下地金属層３と下層バンプ５ｘとの間の剥れやクラックの発生を助長することもないからである。

またレジスト層７に被覆されない下層バンプ５ｘの頂部は上層バンプ５ｙとの接合部となり、この頂部から上層バンプ５ｙの柱状部５ｙ_１が立設している。更にこの柱状部５ｙ_１は、その側面がレジスト層７と面当接している。従って実質的にレジスト層７に柱状部５ｙ_１が埋設していることとなる。尚、この柱状部５ｙ_１は、その高さ方向の厚みが、２μｍ〜１０μｍ程度に設定されている。

これにより半導体素子を搭載した回路基板Ｋが環境温度変化の繰り返しに晒されて、レジスト層７の体積膨張率と半田バンプ５との体積膨張率の差によりレジスト層７が下層バンプ５ｘを押圧する応力の変化が繰り返されても、接合部と当接するレジスト層７は鋭く尖った形状ではなく、上層バンプ５ｙの柱状部５ｙ_１の側面の略全体と面当接する形状であることから、この柱状部５ｙ_１の側面の略全体でレジスト層7からの応力を受けとめることができる。これにより下層バンプ５ｘと上層バンプ５ｙとの接合部にのみ熱応力が集中することはなく、従って接合部にかかる応力が局所的に高くなるようなことはない。このため下層バンプ５ｘと上層バンプ５ｙとの接合部にかかる応力を低減できる。それ故、接合部にクラックを生じるという問題の発生を半田バンプの接合部に当接するレジスト層７が助長することが抑制できる。

また、下層バンプ５ｘと上層バンプ５ｙとの接合部が括れた形状となっておらず、上層バンプ５ｙの柱状部５ｙ_１となっており、柱状部５ｙ_１は実質的にレジスト層７に埋設されていることから、半導体素子を搭載した回路基板Ｋが環境温度変化の繰り返しに晒されて、回路基板Ｋと半導体基板１との体積膨張率の差に応じて各基板の伸縮量に差が生じるときに、下層バンプ５ｘは半導体基板１に引っ張られ、上層バンプは回路基板Ｋに引っ張られて、下層バンプ５ｘと上層バンプ５ｙとで互いに逆向きの応力、即ち剪断応力を受けることとなっても、下層バンプ５ｘと上層バンプ５ｙとの接合部が括れた形状ではなく柱状となっていることから、下層バンプ５ｘと上層バンプ５ｙの接合部にクラックが入りにくい。

そして、上層バンプ５ｙの柱状部５ｙ_１上には、上層バンプ５ｙのバンプ露出部５ｙ_２が形成されている。このバンプ露出部５ｙ_２はレジスト層７から突出していることにより、半導体素子を外部の回路基板Ｋに搭載する際の回路基板Ｋの回路パターンとの接合を担う役割を果たしている。

一方、上述した半田バンプ５の非形成領域は、下層バンプ５ｘ及び上層バンプ５ｙの柱状部５ｙ _１を囲繞するレジスト層７で被覆されており、レジスト層７と下層バンプ５ｘ及び上層バンプ５ｙの柱状部５ｙ_１とが互いに接触した状態となっている。

レジスト層７は、半導体素子を回路基板Ｋ上に実装して半導体素子実装基板を構成した場合に、半田バンプ５の高さを高くなすために用いられるものであり、これによって半導体素子の接合信頼性を高く維持することができる。

このようなレジスト層７としては、例えば、従来周知の熱硬化型エポキシ樹脂や紫外線硬化型樹脂が好適に用いられる。

次に本発明の半導体素子を製造する方法について図２を用いて説明する。図２の（ａ）〜（ｇ）は半導体素子の製造方法を説明するための各工程の断面図である。

（１）まず、上面に回路配線２や下地金属層３、パッシベーション層４を被着した半導体基板１を準備し、下地金属層３上に半田ペースト５’を塗布する（図２（ａ））。

このとき、塗布された半田ペースト５’の量が多いと球状の下層バンプ５ｘとなり、半田ペーストの量５’が少ないと断面山状の下層バンプ５ｘとなる。

半田ペースト５’の塗布には、例えば従来周知のスクリーン印刷法が採用される。すなわち、半導体基板１上に下地金属層３に対応する開口を有した印刷マスク８を配置させるとともに、該印刷マスク８上に載置させた半田ペースト５’をスキージ等の押圧手段９により押し出すことにより印刷マスク８の開口を介して下地金属層３上に塗布する。

また半田ペースト５’としては、多数の半田粒子にフラックス等を添加・混合して所定の粘度に調整した半田ペーストが好適に用いられる。

（２）次に、下地金属層３上に塗布した半田ペースト５’を、該半田ペースト５’の融点以上の温度で例えば４０秒〜６０秒間、加熱することにより下地金属層３上に下層バンプ５ｘを形成する（図２（ｂ））。このような下層バンプ５ｘは、加熱により溶融し、溶融した半田ペースト５’が球状や断面山状、或いは平板状になっており、その形状を維持したまま固化している。

下層バンプ５ｘの形状は、下地金属層３の開口面積に対して半田ペースト５’の量を多くすると球状にでき、少なくすると山状や平板状にすることができる。

この半田ペースト５’の加熱は、例えば半田ペースト５’が塗布された半導体基板１をリフロー炉内に導入し、該リフロー炉内に設けられるヒーターからの熱によって行われる。

（３）次に、前述のように形成された下層バンプ５ｘを平面視したときにこの下層バンプ５ｘの中央にあたる領域にフラックス６等のレジストに接着しない樹脂を塗布する（図２（ｃ））。この中央に当たる領域は、例えば球状であれば下層バンプ５ｘの最も高さの高い頂点部分にあたる。このレジストに接着しない樹脂とは後述するレジスト層７とは固着しにくい性質を有している必要があり、具体的にはフラックス６が好適に用いられる。

そして、下層バンプ５ｘ上に塗布されたフラックス６の面積が広いほど、レジスト層７から露出する下層バンプ５ｘの面積が広く確保できるため、この下層バンプ５ｘ上に形成される上層バンプ５ｙとの接合部の面積が広くなり括れ度合いが小さくなることから半田バンプ５の接合強度が向上する。従って、半田バンプ５の接合強度を確保したいときは、フラックス６の塗布面積を広くすればよい。

また、フラックス６は、後述するレジスト層７によりフラックス６が被覆されてしまい、下層バンプ５ｘ上に上層バンプ５ｙが形成できなくなってしまうことを防ぐため、フラックス６の上面よりもレジスト層７の上面を低くする必要があるが、このときフラックス６の厚みを厚くすることによりその上面を高くすれば、その分だけレジスト層７の上面を高く位置させることが可能になる。

下層バンプ５ｘの頂部とレジスト層７の上面との高さの差は、上層バンプ５ｙの柱状部５ｙ_１の高さとほぼ一致するが、この柱状部５ｙ_１の高さが高いほど、レジスト層７に埋設されてこのレジスト層７と面当接する柱状部５ｙ _１の側面の面積も広くなることから、熱応力の局所的な集中をより緩和できることとなる。従って、フラックス６の厚みはできるだけ厚いほうが好ましい。

このフラックス６を形成する際に一度の塗布で充分な厚みが得られない場合は、複数回に分けてフラックス６を塗布することにより、複数層のフラックス６を形成してもよい。これは、一層目のフラックス６を塗布した後このフラックス６を乾燥させ、その後２層目のフラックス６を形成するということを繰り返し行うことで容易に達成できる。

尚、ここで用いられるフラックス６は、例えばペースト状のものが用いられ、その粘度が、下層バンプ５ｘ上に転写された後に流れ出さない程度の粘度、例えば０．５Ｐａ・Ｓ〜５０Ｐａ・Ｓ程度であることが望ましい。

また、後述するレジスト層７を形成する工程において、レジスト材料７’を加熱して流動化させ更に熱硬化させることが行われるが、このときにレジスト材料７’と混合してしまうことのない性質を有していることが求められる。このようなフラックスとしては、ロジン系のものが用いられる。

（４）続いて、フラックス領域以外の領域に、フラックスの上面よりも高さの低いレジスト層を構成するためのレジスト材料７’を塗布する（図２（ｄ））。

レジスト材料７’の塗布には、例えば従来周知のスクリーン印刷法やディスペンサ法が採用される。本実施形態においてはスクリーン印刷法を採用している。すなわち、スクリーン印刷に使用される印刷マスク８を、その開口部が下層バンプ５ｘの存在しない領域に、非開口部が下層バンプ５ｘ上に、それぞれ位置するように基板上に配置するとともに、レジスト材料７’を印刷マスク８上に載置し、しかる後、スキージ等の押圧手段９を移動させることにより、レジスト材料７’を開口部を介して半導体基板１上に塗布する。なお、本実施形態においては、レジスト材料７’として紫外線硬化型樹脂を用いている。

（５）次に、常温で流動化したレジスト材料７’塗布し、しかる後、これを常温（２５℃程度）で硬化させることにより、レジスト層７を形成する（図２（ｅ））。

この流動化したレジスト材料７’は半導体基板１上で広がって下層バンプ５ｘを被覆する。このときレジスト層７の上面の高さが、フラックス６の上面の高さよりも低く設定されていれば、レジスト層７がフラックス６を被覆してしまうことはない。これによりレジスト層７の塗布後もフラックス６が上面に露出した状態を維持でき、下層バンプ5上に上層バンプ５ｙを形成することが可能となる。

（６）続いて、下層バンプ５ｘ上に半田ペースト５”を塗布する（図２（ｆ））。

半田ペースト５”の塗布には、例えば、従来周知のスクリーン印刷法が採用される。すなわち、半導体基板１上に下地金属層３に対応する開口を有した印刷マスク８を配置させるとともに、該印刷マスク８上に載置させた半田ペースト５”を印刷マスク８の開口を介して下地金属層３上に塗布する。

（７）最後に、工程（６）で塗布した半田ペースト５”を、該半田ペースト５”の融点以上の温度で４０秒〜６０秒間、加熱することにより上層バンプ５ｙを形成し、下層バンプ５ｘと上層バンプ５ｙとからなる半田バンプ５を有する半導体素子が完成する（図２（ｇ））。

次に上述の半導体素子を搭載した半導体素子実装基板について説明する。

この半導体素子実装基板は、図３に示すように、主として上述の半導体素子と回路基板Ｋとから構成される。回路基板Ｋはその上面に回路パターンｓ及び回路パターンｓの所定域に設けられたパッド部ｐを有している。そしてこのパッド部ｐに半導体素子の半田バンプ５が接続される。さらに、半導体素子の実装後、半導体素子と回路基板Ｋとの間に封止樹脂ｆが充填される。

半導体素子実装基板の回路基板Ｋは、たとえば合成樹脂製やセラミック製のものが用いられる。そして、その内部や上面にアルミニウムや金、銅等の金属材料で回路パターンｓが形成されており、更には種々の電子部品や機能素子が搭載されている。この回路基板Ｋに形成される回路パターンｓは、例えばアルミニウム等の金属配線を所定パターンに加工することにより形成される。

また回路基板Ｋの上面には回路パターンｓと接続されるパッド部ｐが、形成される。

このパッド部ｐは、半導体素子の半田バンプ５と接続するためのものであり、基本的には半導体素子側の下地電極層３と同様のニッケル等からなるバリアメタル層が形成される。

そして半導体素子の実装は、まず回路基板Ｋのパッド部ｐ形成面と半導体素子の半田バンプ５形成面とを対向させて、回路基板Ｋのパッド部ｐ上に半田バンプ５の上層バンプ５ｙが位置するように配置される。その後、上層バンプ５ｙをリフローすることにより上層バンプ５ｙのバンプ露出部が溶融して、パッド部ｐに被着することにより接続される。その後、回路基板Ｋと半導体基板１との間に封止樹脂ｆを充填することにより、この半田接合部が被覆される。

この封止樹脂ｆは、例えばエポキシ樹脂等の従来周知のものが用いられるが、回路基板Ｋと半導体素子のレジスト層７とで形成される１０μｍ〜１００μｍ程度のせまい間隙に充填する必要があるため、その粘性は低く設定される。

ところで、この封止樹脂ｆはレジスト層７と当接していることから、レジスト層７との界面が存在することとなる。このレジスト層７と封止樹脂ｆとは、半導体素子実装基板の環境温度が変化した場合、両者の体積膨張率の差により前述の当接界面に剪断応力が生じてしまう。

このとき、従来構造の半田バンプでは、下層バンプ５ｘと上層バンプ５ｙとの接合部が、この当接界面と高さ方向に一致していることから実質的に同一面内に存在していると、この接合部に当接界面で生じている剪断応力が直接に印加されてしまい、この接合部にクラックが発生することがある。

ところが、下層バンプ５ｘと上層バンプ５ｙとの接合部とは、上述のレジスト層７と封止樹脂ｆとの当接界面と高さ方向においてずれている。したがって、レジスト層７と封止樹脂ｆとの当接界面に生じる剪断応力が直接に下層バンプ５ｘと上層バンプ５ｙとの接合部に印加されることがなく、これにより下層バンプ５ｘと上層バンプ５ｙの接合部にクラックが入ることを抑制できる。

この実施例では、レジスト層７と封止樹脂ｆとの当接界面は、高さ方向において上層バンプ５ｙの中腹あたり、具体的には、柱状部５ｙ_１とバンプ露出部５ｙ_２との間に位置している。

なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。

例えば、上述の実施例では、レジスト層７と封止樹脂ｆとが異なる体積膨張率を有する場合について述べたが、これに代えてレジスト層７と封止樹脂ｆとで体積膨張率をほぼ一致させてもよく、これにより両者の当接界面において生じる剪断応力を小さくできる。

更に本発明においては、回路基板のパッド部ｐ上にあらかじめ半田バンプや半田めっき層を形成しておいてもよい。これにより半田接続部全体の高さが高くでき、半導体基板と回路基板との間に生じる種々の熱応力を良好に緩和できる。

本発明の一実施形態に係る製造方法により製造された半導体素子の断面図である。（ａ）〜（ｇ）は、図１の半導体素子の製造方法を説明するための各工程の断面図である。本発明の半導体素子を搭載した半導体素子実装基板の断面図である。従来の半導体素子の断面図である。

符号の説明

１・・・半導体基板
２・・・回路配線
３・・・下地金属層
４・・・パッシベーション層
５・・・半田バンプ
５ｘ・・・下層バンプ
５ｙ・・・上層バンプ
５ｙ_１・・・上層バンプの柱状部
５ｙ_２・・・上層バンプのバンプ露出部
５’，５”・・・半田ペースト
６・・・レジスト層
６’・・・レジスト材料
７・・・フラックス
８・・・印刷マスク
９・・・押圧手段（スキージ）
Ｋ・・・回路基板
ｆ・・・封止樹脂
ｐ・・・パッド部
ｓ・・・回路パターン

Claims

半導体基板上に形成された下地金属層と、
該下地金属層上に形成された下層バンプと、
該下層バンプ上に接合された柱状部及び該柱状部上に該柱状部と一体で形成されたバンプ露出部からなる上層バンプと、
前記半導体基板上に形成されたレジスト層とを備え、
前記下層バンプは、山状の断面形状を有しており、
前記上層バンプの前記柱状部及び前記下層バンプが前記レジスト層に埋設されているとともに、前記上層バンプの前記バンプ露出部が前記レジスト層から突出していることを特徴とする半導体素子。
前記レジスト層は、前記上層バンプの前記柱状部の側面及び前記下層バンプの側面に当接していることを特徴とする請求項１に記載の半導体素子。
回路基板上に、請求項１又は２に記載の半導体素子を実装するためのパッド部が設けられており、
該パッド部と前記半導体素子の上層バンプとが接合されることにより、前記半導体素子が前記回路基板上に実装されていることを特徴とする半導体素子実装基板。
前記回路基板と前記半導体素子との間隙に封止樹脂が充填されていることを特徴とする請求項３に記載の半導体素子実装基板。