JP4454233B2 - 光パッケージ及びそれを用いた光モジュール - Google Patents
光パッケージ及びそれを用いた光モジュール Download PDFInfo
- Publication number
- JP4454233B2 JP4454233B2 JP2003021243A JP2003021243A JP4454233B2 JP 4454233 B2 JP4454233 B2 JP 4454233B2 JP 2003021243 A JP2003021243 A JP 2003021243A JP 2003021243 A JP2003021243 A JP 2003021243A JP 4454233 B2 JP4454233 B2 JP 4454233B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- conductor
- conductor pattern
- mounting
- optical package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、面発光型レーザ(以下、VCSEL)、PINフォトダイオード(以下、PIN−PD)、アバランシェフォトダイオード(以下、APD)、等の面受発光型光半導体素子の実装に係る技術に関し、例えば、このような面受発光型光半導体素子の実装、もしくは、さらにそれを作動させるための電子部品をそれに加えた実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い組み立てが可能な光パッケージ及びそれを用いた光モジュールに関する。
【0002】
【従来の技術】
近年、公衆通信や構内通信(LAN)の分野において、大容量光ファイバ通信が広く普及し発展してきている。それにともない伝送速度が高速化され、光ファイバを用いた高速光伝送が必要とされ、従来から使用されてきた数キロメートル〜数百キロメートルといった距離の光伝送に加えて、超近距離(Very Short Reach;VSR)の光伝送や、ギガビットイーサネット(R)(GbE)と呼ばれる用途の重要性が高まってきている。これらVSRやGbEの用途では、毎秒10ギガビットの光伝送速度が必要とされつつあり、このような伝送では、不特定多数、多種多様な使用が想定され、従来と比較して大幅な装置の小型化や量産性の向上が産業上重要であると考えられている。
【0003】
上記光通信システムでは、量産性に優れ、特性が安定でしかも高速光伝送可能な新しい光半導体デバイスとして、0.85μm帯のVCSELと呼ばれる面型光発光素子が頻繁に用いられている。また、1.31μm帯や1.55μm帯のVCSEL素子についても開発中であり、製品化が期待されている。
【0004】
また、受光素子においては、従来と同じように高速光信号を電気変換するためPIN−PD、さらには、APD等の面受光素子が使用されている。
【0005】
発明者らは、VCSEL素子を配設しこれに通電するための配線を形成した基体に、面型光半導体素子に光接続する光導波体を取り付けて成り、基体の面型光半導体素子の配設面とその背面とを除く面を、面型光半導体素子に通電するための外部配線が形成された外部回路基板に固定し、この外部回路基板に形成された外部配線と前記基体に形成した配線とを電気的に接続できるようにした光モジュールを既に提案している(特許文献1を参照)。この提案は、光モジュールを単純な構成とすることができ、組み立てが簡便となり、しかも良好な光接続を効率よく行えるというものである。
【0006】
ギガビットイーサネット(R)が用いられるLAN等においては、例えば送信機と受信機が1つにパッケージング搭載された光トランシーバの形態が一般的であり、大きさも規格化されている(特許文献2を参照)。
【0007】
近年では、装置全体を小型化するために、光トランシーバの小型化が進められて、従来の約半分の大きさであるSFF(Small Form Factor)とよばれる形態に変わってきた。
【0008】
従来、これら光半導体素子は、図11に示すような従来型の光パッケージに実装されるのが一般的であった。図11に示す従来型の光パッケージはTO−CANパッケージと呼ばれ、金属から成る円柱状のステム30とステム30に設けられた円柱状のグラスフィードスルー33とグラスフィードスルー33を通して外部から光半導体素子に通電するための円柱状のリードピン32とステム30に取付けて光半導体素子を気密封止するためのキャップ31とから構成される。光半導体素子であるVCSEL素子40はステム30に実装され、金ワイヤ41によってリードピン32に電気的に接続される。その後、ステム30にキャップ31が固定されるとともにシールされてVCSELモジュールが完成する。キャップ31の上部には透明窓31aが取り付けられており、その透明窓31aを通してVCSEL素子40は外部の光導波体と光接続される。VCSELモジュールは外部電子回路基板に実装固定されて使用される。
【0009】
〔特許文献1〕
特願2002−204682号
〔特許文献2〕
特開2000−214351号公報
【0010】
【発明が解決しようとする課題】
しかしながら、上記TO−CANパッケージを用いた光モジュールでは、光モジュールをリードピン32で電子回路が搭載される電子回路基板に固定する際に、パッケージと電子回路基板との間において、リードピン32が空中配線されるので、配線の特性インピーダンスの不連続が大きく生じ高周波特性の劣化を招く。
【0011】
この問題を解決するために、リードピン32が空気中にさらされないように、リードピン32を極力短くして電子回路基板に実装することも考えられるが、短いリードピン32のみで長期間にわたり光モジュールを支持し、長期間信頼性を確保することは困難である上に、リードピン32の長さのばらつきや光モジュールの実装固定時におけるはんだ量のばらつきにより、高周波特性が安定せず、量産性に乏しい。また、TO−CANパッケージは例えばφ5.6ミリメートルのようにサイズが規格化されているが、これ以上小型化した場合、グラスフィードスルー33の特性インピーダンスを一定に保つために必要なグラフィードスルー33及びリードピン32のサイズのばらつきを小さくしより厳密に管理する必要があり、製作が困難となる。
【0012】
また、パッケージ内において、リードピン32と金ワイヤ41との接続部において、信号線路の折れ曲がりが生じるため、パッケージ単体の特性としても、十分ではない。図12,13はTO−CANパッケージ単体の電気配線の周波数応答特性を示している。すなわち、リードピン31の入力端がステム30から全く飛び出さない状態とし、金ワイヤ41の一端にVCSEL素子9に入力する端子として出力端をとり、リードピン31と金ワイヤ41で信号線モデルを構成したときの、周波数応答の反射特性(図12)及び透過特性(図13)を示す。グラスフィードスルー33の特性インピーダンスに整合するように、VCSEL素子9の近傍で抵抗終端した場合である破線で示す特性においても、図12に示すように高周波での信号の反射が大きく、図13に示すようにほとんど信号が透過しないため、例えば10Gbpsといった信号伝送に用いることは困難である。
【0013】
また、金ワイヤ41の替わりに特性インピーダンスが制御されたマイクロストリップ線路等の基板を用いた場合においても、リードピン32とマイクロストリップ線路基板との接続部における折れ曲がり部で高周波信号の劣化が生じる問題がある。
【0014】
さらに、リードピン32はパッケージの中心から同心円上に配置されているので、電子回路基板に実装するためには、リードピン32の途中でピンを折り曲げ、電子回路基板に穴をあけてリードピン32を挿入しはんだづけを行うといった、電子部品実装プロセスには向かない量産性に乏しい構造であった。
【0015】
そこで、本発明は、上述の諸問題に鑑み提案されたものであり、特に面受発光型の光半導体素子の実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い光パッケージ及びそれを用いた光モジュールを提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するために、本発明の光パッケージは、表面に光半導体素子を実装する基体であって、複数の誘電体層からなる積層構造を備え、外部回路基板の側端部に実装するための実装面を有し、この実装面にキャスタレーションが設けられた基体と、
前記積層構造の表面及び裏面に形成した導体パターンであって、前記表面側の導体パターンから前記光半導体素子に電気信号を入出力するようにした、導体パターンと、
前記積層構造の内部に形成され、導体パターン及びスルーホール導体から成り、互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記裏面側の導体パターンから前記表面側の導体パターンに近づくに従って次第に狭くした階段状導体と、
前記実装面上で外部回路基板上の外部配線と接続するためのリード導体であって、一端が前記キャスタレーションの内部に収容されるとともに、前記裏面側の導体パターンに接続されて、前記階段状導体を介して前記表面側の導体パターンと電気的に接続されるリード導体と、を具備したことを特徴とする。
【0017】
また、前記構成において、互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記電気信号の波長の1/4以下にしたことを特徴とする。
【0018】
また、前記階段状導体をコプレーナ線路で構成し、前記互いに隣合うスルーホール導体の間隔を、前記積層構造の表面に形成した導体パターンに近づくに従って次第に狭くしたことを特徴とする。
【0019】
前記キャスタレーション内において、前記リード導体を少なくとも3面で保持したことを特徴とする。
【0020】
また、前記積層構造の一部にキャパシタを構成したことを特徴とする。
【0021】
また、前記積層構造の表面もしくは裏面に、前記光半導体素子を駆動するための電子素子を実装したことを特徴とする。
【0022】
また、前記積層構造の表面を除く面に放熱フィンを取付けたことを特徴とする。
【0023】
また、前記電子素子もしくは前記光半導体素子を実装するための導体パターンの一部として、放熱用導体パターンを設け、この放熱用導体パターンに前記放熱フィンを接続したことを特徴とする。
【0024】
また、本発明の光モジュールは、上記いずれかの光パッケージに、少なくとも光半導体素子を実装して成る。具体的には、光パッケージに光半導体素子のみ、又は光半導体素子及び電子素子を実装し、該光半導体素子の上方に光導波体を固定し、前記凹部の側面及び前記リード導体を、外部電子回路基板の側端部に固定し、該外部電子回路基板上の電気信号を光信号に変換し、前記導波体を通して前記側端部に該光信号を取り出すか、又は前記側端部に向かって前記導波体を通して導波された光信号を電気信号に変換し、前記外部電子回路基板上に該電気信号を取り出すようにした構成とする。
【0025】
【発明の実施の形態】
以下、本発明の光パッケージ及びそれを用いた光モジュールの実施形態を模式的に示した図面に基づき詳細に説明する。
【0026】
図1〜図4は本発明に係る光パッケージP1を説明する図であり、図1は光パッケージP1の表面側の斜視図、図2は光パッケージP1の裏面側の斜視図、図3は図2の別の角度からの斜視図、図4は図3における内部の配線構造を示す透視図である。図5,6は光パッケージP1にVCSELを実装したときの様子を説明する図であり、図5は光パッケージP1の表面側の斜視図、図6は図5の断面図である。図7は光パッケージP1に放熱フィンを取付けたときの様子を説明する断面図(電気配線用の導体パターン及びスルーホール導体は図から省略してある)である。図8は本発明に係る光モジュールM1を説明する斜視図である。図9は光M1を受信用モジュールやその他の電子部品と共に外部電子回路基板上に実装し、光トランシーバアセンブリA1を構成したときの様子を説明する側面図である。
【0027】
本発明の光パッケージP1は複数の誘電体層からなる積層構造を備えた基体1、基体1の表面16に形成された導体パターン11、基体1の内層に形成された導体パターン12(12a、12b、12c)及び基体裏面の凹部18に形成された導体パターン13とそれらを接続するスルーホール導体10、後記する光モジュールの外部電子回路基板への実装面19(基体裏面の凹部18の側面)に取付けたリード導体であり、少なくとも3面で保持された外部電極リード14、ならびに表面16に接合された金属金具2とから構成しており、表面16に形成したキャビティ15にVCSEL素子9、その他VCSELドライバー23等を実装し、金リボン20で導体パターン10の一端と電気的に接続できるようにしている。ここで、導体パターン12及びスルーホール導体10とで階段状導体を構成しており、外部電極リード14と前記積層構造の表面に形成された導体パターン11とを前記階段状導体を介して電気的に接続して、前記積層構造の表面に形成された導体パターン11から基体1の表面に実装された光半導体素子に電気信号を入出力できるようにしている。
【0028】
また、本発明の光モジュールM1は光パッケージP1のキャビティ15にVCSEL素子9、その他VCSELドライバー23等を実装し、金リボン20で光パッケージP1の導体パターン10の一端と電気的に接続し、表面16の上方に、VCSEL素子9に光接続する光導波体(主に光ファイバ22とこれを収容したフェルール21、レンズ等(不図示))を支持体である金属金具2、透明窓金具3、第1の金属保護体4、及び第2の金属保護体5によって取り付けて構成しており、光モジュールの外部電子回路基板への実装面19を実装基体8の実装面に固定し、実装基体8に形成された外部配線と外部電極リード14を電気的に接続できるようにしている。
【0029】
まず、光パッケージP1の構成について詳細に説明する。
【0030】
光パッケージP1の電気配線はVCSEL素子9の光変調に用いる高周波信号線路とVCSEL素子9のバイアス電圧印加に用いる直流線路とからなり、それぞれ、スルーホール導体10、導体パターン11、12、13及び外部電極リード14の一部を用いて構成する。
【0031】
光パッケージP1の電気配線のうち高周波信号線路は信号導体10c,11c,12c,13c,14cを接地導体10a,11a,12a,13a,14aと接地導体10b,11b,12b,13b,14bで挟むように配置し、コプレーナ型電極を構成する。高周波信号線路は、外部回路基板に形成された外部配線の特性インピーダンス(例えば25Ωもしくは50Ω等)に整合するように信号導体の寸法及び信号導体と接地導体の距離を調整する。
【0032】
ここに示す実装方式では、小型化のためにVCSEL素子9はその背面後方から入射する高周波信号をその表面に形成された電極へ伝送するように実装されるため、高周波信号線路は複数の折り曲げ部が必要である。しかしながら、この折り曲げ部はインピーダンスの不整合等の理由で高周波信号の伝送特性である反射特性、透過特性及び透過特性における群遅延特性を劣化させる原因となる。
【0033】
そこで、導体パターン12及びスルーホール導体10を階段状に配置し、導体パターン11と導体パターン13との間を滑らかに接続する。また、VCSEL素子9の表面に形成された不図示の電極と導体パターン10の一端を短く電気配線できるように、信号導体と接地導体との間隔を、導体パターン13から導体パターン11へ向かって徐々に狭めるように配置する。
【0034】
導体パターン12とスルーホール導体10との接続点は折れ曲がり部(屈曲部)を構成するが、接続点の間隔、すなわち互いに隣合うスルーホール導体10の中心から中心までの間隔を伝送する高周波信号の波長の1/4(λ/4)よりも短くすることにより、高周波信号に作用する高周波信号線路の特性インピーダンス変化を小さくすることができる。
【0035】
実際には、λ/4間隔での特性インピーダンス変化においても、少なからず高周波信号の伝送特性に劣化を及ぼすため、接続点の間隔をλ/4の更に1/4以下とすることが好ましい。
【0036】
例えば、帯域幅15GHzの高周波信号を比誘電率9の誘電体中に伝送する場合、高周波信号の最高周波数は15GHzであり、その波長λ15Gは約6.7mmである。この場合、スルーホール導体10、導体パターン11、12、13の長さを、λ15G/16である約0.42mmよりも短くし、各接点が導体パターン11から導体パターン13まで滑らかに接続されるように配置する。
【0037】
このように光パッケージP1の高周波信号線路を構成することにより、VCSEL素子9の表面に垂直に、その背面後方から高周波電気信号を入射させ、その表面前方に光信号を出射するところのVCSEL素子9の実装構造を小型かつ広帯域に構成でき、例えば、側端部に光モジュールが実装され、スロットに差し込む薄型カード式等の形態の光モジュールアセンブリ等に好適に用いることが可能となる。また、基体1が誘電体であるために微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【0038】
光パッケージP1の電気配線のうち直流線路は、スルーホール導体10、導体パターン11、12、13及び外部電極リード14のそれぞれ一部で構成する。直流線路の一部はキャパシタを構成する櫛状平行平板導体12dに接続する。
【0039】
このように光パッケージP1の直流線路を構成することにより、簡便な構造でVCSEL素子9に印加する直流電圧の変動を小さくし、VCSEL素子9の動作を安定化させることができる。また、基体1が誘電体であるために微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【0040】
スルーホール導体10と導体パターン12の一部には、VCSEL素子9又はVCSELドライバー23等の放熱用として、さらに放熱用スルーホール導体10e、放熱用導体パターン12eを形成し、放熱フィン24を設ける。放熱用スルーホール導体10e、放熱用導体パターン12e及び放熱フィン24は熱的に接続され、放熱経路を確保する。
【0041】
このように光パッケージP1の放熱構造を構成することにより、基体1の表面16以外の面に簡便に放熱面を広く確保し、光パッケージP1に実装されたVCSEL素子9、VCSELドライバー23等を冷却し、それらを安定に動作させる効果がある。
【0042】
次に、光パッケージP1における他の構成について詳細に説明する。
【0043】
基体1に使用する誘電体材料としては、アルミナ、窒化アルミニウム、ガラスセラミック等のセラミック材料を用いることができる。
【0044】
導体パターン11,12,13は、Au、Ni、Cu、W、Mo等のいずれかを含む導体膜が印刷により形成され、それらはCu、W等からなるスルーホール導体10で接続される。
【0045】
外部電極リード14は光モジュールの外部電子回路基板への実装面19に設けたキャスタレーションと呼ばれる凹部に、その一端を収容して銀ろう付けされ、その接合部は3面で保持される。
【0046】
これにより、外部電極リード14の一端の3面で外部電極リード14は基体1に固定されるので、基体1を実装基体8に強固に固定できる。また、光モジュールの外部電子回路基板への実装面19を実装基体8に隙間なく、或いは隙間を小さく密着させることができるため、高周波信号の伝送特性が安定な実装を行うことができる。
【0047】
本実施形態において、実装基体8との接続端子として、外部電極リード14を用いたが、これら外部電極リード14の代わりに、グリッド状の複数の端子電極から成る端子電極群を、少なくとも3つの領域に形成してもよい。
【0050】
また、表面16の垂直上方に光路を確保する手段を講じることにより、ファブリーペローレーザダイオード(FP−LD)、分布帰還型レーザダイオード(DFB−LD)等の端面発光型光半導体素子、導波路型フォトダイオード(WG−PD)等の端面受光型光半導体素子にも用いることができ、以上に述べた同様な効果を奏することができる。
【0051】
なお、VCSEL及びVCSELドライバーとその周辺回路用電子素子を実装する際、全てをキャビティ15に実装する以外、それらの一部を裏面17に形成した別のキャビティに実装してもよい。
【0052】
また、VCSELの実装と同様にPIN−PDもしくはAPD及び前置増幅器としてトランスインピーダンスとその周辺回路用電子素子を実装する際、全てをキャビティ15に実装する以外、それらの一部を裏面17に形成した別のキャビティに実装してもよい。
【0053】
また、FP−LD、DFB−LD又はWG−PDの実装についても上記と同様である。
【0054】
このように実装することにより、同じ光パッケージの大きさで実装面積を広くとり、多くの素子を実装でき、光半導体素子とその駆動用の周辺回路を集積化できる。これにより、小型で複雑な処理ができる高機能な光モジュールを実現できる。また、光半導体素子とその駆動用の周辺回路とが近接するため、それらの間を接続する電気配線での電気信号の劣化が少ない。
【0055】
次に、光パッケージP1を用い、VCSEL素子9をモジュールとして組み立てた光モジュールM1の構成について詳細に説明する。
【0056】
光モジュールM1は、VCSEL素子9をVCSELドライバー23等とともに光パッケージP1に実装し電気配線を行った後、VCSEL素子9と光導波体との光学的な位置合わせを行い、光導波体を支持体によって光パッケージP1に固定して完成する。
【0057】
具体的には、まず、VCSEL素子9を実装用の基体である基体1のキャビティ15に、VCSELドライバー23等とともに実装し、VCSEL素子9又はVCSELドライバー23の不図示の電極と導体パターン11の一端を金リボン20で電気的に接続する。
【0058】
次に、基体1の金属金具2にVCSEL素子9を覆うように透明窓金具3を配設する。この透明窓金具3の上部開口には不図示の透明サファイア窓が配設してある。そして透明窓金具3上に、円筒状で鍔部4aが一端側に形成された第1の金属保護体4を、鍔部4aが基体1側になるように配設する。この第1の金属保護体4の内部に、不図示のレンズを収容し、透明接着剤にて接着固定する。さらに、第1の金属保護体4と同様にして円筒の第2の金属保護体5内に、LDに光接続させる光ファイバ22が内部配置された円柱状のフェルール21を収容して、この第2の金属保護体5を第1の金属保護体4内に収容する。このように、第1及び第2の金属保護体4、5において鍔部4a、5aを備えることにより、不図示の光コネクタレセプタクルを嵌合できるようにしている。
【0059】
なお、必要に応じて、金属保護体4の内部に光ファイバ22中を伝播してきた反射戻り光を取り除くための光アイソレータを配設する。
【0060】
金属金具2はコバール等から成り、これを基体1にろうづけされている。さらに、この上にコバールやステンレス等から成り、サファイア窓を設けた金属環状体の透明窓金具3を、VCSEL素子9を実装した後、金属金具2に対してシーム溶接し、VCSEL素子9を気密封止している。これにより、VCSEL素子9を長寿命に保護することができる。
【0061】
また、第1の金属保護体4及び第2の金属保護体5はコバールやステンレスで構成する。
【0062】
最後に、光モジュールM1の外部電子回路基板への実装について、説明する。
【0063】
光モジュールM1は外部電子回路基板である実装基体8の側端部8aに搭載される。また、同時に、光モジュールM1を駆動するためのIC6及びその周辺回路を構成するコンデンサや抵抗等の電子素子7も実装基体8に実装され光モジュールアセンブリA1が完成する。
【0064】
光モジュールの外部電子回路基板への実装面19に外部電極リード14を取付けた構造とすることにより、実装基体の実装電極に予めクリームはんだ等のはんだを実装基体8の表面に塗布し、光モジュールM1、IC6及び電子素子7を、260℃程度のはんだリフロー工程に通し、一括実装することが可能となる。
【0065】
以上のように、本実施形態によれば、光モジュールを外部電子回路基板に周辺回路を構成する部品とともにはんだリフロー等により自動化された一括したアセンブルを行うことができ、実装性に優れる。
【0066】
かくして、光パッケージP1及びそれを用いた光モジュールM1によれば、例えばVCSEL等、面受発光型の光半導体素子の実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い光パッケージ及びそれを用いた光モジュールを提供することができる。
【0067】
【実施例】
以下に、本発明をより具体化した光パッケージP1の実施例を説明する。
【0068】
基体1は、3.9mm□、厚み0.25mm、比誘電率が9.4であるシート状のアルミナセラミックを6層、積層し構成した。各層には導体パターン11、12、13を形成し、各層の導体パターン11、12、13の層間を直径0.1mmのスルーホール導体10で接続し電気配線を形成した。このとき、導体パターン13とスルーホール導体10を階段状に配置し導体パターン11と導体パターン13の間を滑らかに接続した。
【0069】
また、基体1の表面16に表面16の1層に孔を形成することによってキャビティ15を形成した。また、基体1の裏面17にも同様の方法によって基体裏面の凹部18を形成し、光モジュールの外部電子回路基板への実装面19(基体裏面の凹部18の側面)に幅0.3mm、深さ0.2mmのキャスタレーションを形成した。
【0070】
さらに、そのキャスタレーションに、幅0.2mm、厚み0.15mm、長さ1.98mmの外部電極リード14を銀ろうで固定した。キャスタレーションと外部電極リード14との隙間0.05mmを外部電極リード14の長さ方向に0.48mmにわたって銀ろうで埋め、外部電極リード14の3面が銀ろうと接するようにした。
【0071】
最後に、基体1の表面16に幅0.4mm、厚さ0.5mmのFeNiCo合金からなる金属金具2を銀ろう付けして、光パッケージP1が完成した。
【0072】
光パッケージP1を特性インピーダンスが50Ωであるコプレーナ線路が形成された実装基体8の側端部8aに実装し、実装基体8上のコプレーナ線路と外部電極リード14とを電気的に接続し、実装基体8上のコプレーナ線路の一端から導体パターン11の一端までの間に電気信号を入出力して周波数応答特性を測定した結果、図10に示す特性が得られた。この結果により、導体パターン13とスルーホール導体10を階段状に配置し、導体パターン11と導体パターン13を滑らかに接続することによって反射特性が大幅に向上することが確認された。
【0073】
【発明の効果】
本発明の光パッケージ及びそれを用いた光モジュールによれば、以下に示す顕著な効果を奏することができる。
【0074】
請求項1の光パッケージによれば、光モジュールを小型かつ広帯域に構成でき、例えば、端部に光モジュールが実装され、スロットに差し込む薄型カード式等の形態の光電変換モジュールアセンブリに好適に用いることが可能となる。また、微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【0075】
請求項2の光パッケージによれば、光パッケージの電気配線をさらに広帯域にできる。
【0077】
請求項3の光パッケージによれば、基体を外部電子回路基板に強固に固定できる。また、光モジュールの実装面を外部電子回路基板に隙間なく、或いは隙間を小さく密着させることができるため、高周波信号の伝送特性が安定な実装を行うことができる。
【0078】
請求項4の光パッケージによれば、簡便な構造で光半導体素子又は電子素子に印加する直流電圧の変動を小さくし、光パッケージに実装した光半導体素子又は電子素子の動作を安定化させることができる。
【0079】
請求項5の光パッケージによれば、光半導体素子を動作させるための信号の劣化が少ない。また、光半導体素子を動作させるための電子回路も含めたモジュールを小型にできる。
【0080】
請求項6の光パッケージによれば、基体の表面以外の面に簡便に放熱面を広く確保し、前記光パッケージに実装された光半導体素子又は電子素子を冷却し、それらを安定に動作させることができる。
【0081】
請求項7の光パッケージによれば、前記電子素子もしくは前記光半導体素子を実装するための導体パターンに前記放熱フィンを接続したため、さらに前記冷却の効果を高めることができる。
【0082】
請求項8の光モジュールによれば、外部電子回路基板への実装性に優れ、小型化、広帯域化、高信頼化、量産性向上に優れた効果を発揮する。
【図面の簡単な説明】
【図1】本発明に係る光パッケージの実施形態を模式的に説明する表面側の斜視図である。
【図2】本発明に係る光パッケージの実施形態を模式的に説明する裏面側の斜視図である。
【図3】本発明に係る光パッケージの実施形態を模式的に説明する裏面側の別の角度からの斜視図である。
【図4】本発明に係る光パッケージの実施形態を模式的に説明する内部の様子を示す透視図である。
【図5】本発明に係る光パッケージの実施形態を模式的に説明する図であり、光パッケージに面発光レーザ(VCSEL)を実装したときの様子を示す斜視図である。
【図6】本発明に係る光パッケージの実施形態を模式的に説明する図であり、光パッケージに面発光レーザ(VCSEL)を実装したときの様子を示す断面図である。
【図7】本発明に係る光パッケージの別の実施形態を模式的に説明する図であり、光パッケージの内部に放熱用の導体パターンを形成し、それを外部に取付けた放熱フィンに熱的に接続するようにしたときの構造を示す断面図である。
【図8】本発明に係る光モジュールの実施形態を模式的に説明する斜視図である。
【図9】本発明に係る光モジュールを外部電子回路基板に実装したときの様子を模式的に説明する側面図である。
【図10】本発明に係る光パッケージの電気配線の周波数応答特性を説明するグラフである。
【図11】従来技術に係る光パッケージ及びそれを用いた光モジュールの一例を模式的に説明する断面図である。
【図12】従来技術に係る光パッケージの電気配線の周波数応答特性を説明する図であり、反射特性(S11)を示すグラフである。
【図13】従来技術に係る光パッケージの電気配線の周波数応答特性を説明する図であり、透過特性(S21)を示すグラフである。
【符号の説明】
1:基体
2:金属金具(支持体を構成)
3:透明窓金具(支持体を構成)
4:第1の金属保護体(支持体を構成)
5:第2の金属保護体(支持体を構成)
6:IC
7:電子素子
8:実装基体(外部電子回路基板)
8a:側端部(外部電子回路基板)
9:VCSEL素子(面発光レーザ素子;光半導体素子)
10:スルーホール導体(接地導体10a,10b、信号導体10cにより構成)
10e:放熱用スルーホール導体
11:導体パターン(基体表面に形成された接地導体11a,11b、信号導体11cにより構成)
12:導体パターン(基体内層に形成された接地導体12a,12b、信号導体12cにより構成)
12d:櫛状平行平板導体(キャパシタを構成)
12e:放熱用導体パターン
13:導体パターン(基体裏面に形成された接地導体13a,13b、信号導体13cにより構成)
14:外部電極リード(リード導体)
15:キャビティ
16:基体の表面
17:基体の裏面
18:基体裏面の凹部
19:光モジュールの外部電子回路基板への実装面(18の側面)
20:Auワイヤ
21:フェルール(光導波体を構成)
22:光ファイバ(光導波体を構成)
23:VCSELドライバ(電子素子)
24:放熱フィン
30:ステム(TO−CANパッケージを構成)
31:キャップ(TO−CANパッケージを構成)
31a:透明窓
32:リードピン
33:グラスフィードスルー
40:VCSEL素子(面発光レーザ素子)
41:金ワイヤ
P1:光パッケージ
M1:光モジュール
A1:光モジュールアセンブリ
Claims (8)
- 表面に光半導体素子を実装する基体であって、複数の誘電体層からなる積層構造を備え、外部回路基板の側端部に実装するための実装面を有し、この実装面にキャスタレーションが設けられた基体と、
前記積層構造の表面及び裏面に形成した導体パターンであって、前記表面側の導体パターンから前記光半導体素子に電気信号を入出力するようにした、導体パターンと、
前記積層構造の内部に形成され、導体パターン及びスルーホール導体から成り、互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記裏面側の導体パターンから前記表面側の導体パターンに近づくに従って次第に狭くし、かつ前記電気信号の波長の1/4よりも短くした階段状導体と、
前記実装面上で外部回路基板上の外部配線と接続するためのリード導体であって、一端が前記キャスタレーションの内部に収容されるとともに、前記裏面側の導体パターンに接続されて、前記階段状導体を介して前記表面側の導体パターンと電気的に接続されるリード導体と、を具備したことを特徴とする光パッケージ。 - 互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記電気信号の波長の1/16以下にしたことを特徴とする請求項1に記載の光パッケージ。
- 前記キャスタレーション内において、前記リード導体を少なくとも3面で保持したことを特徴とする請求項1または2に記載の光パッケージ。
- 前記積層構造の一部にキャパシタを構成したことを特徴とする請求項1乃至3のいずれかに記載の光パッケージ。
- 前記積層構造の表面もしくは裏面に、前記光半導体素子を駆動するための電子素子を実装したことを特徴とする請求項1乃至4のいずれかに記載の光パッケージ。
- 前記積層構造の表面を除く面に放熱フィンを取付けたことを特徴とする請求項1乃至5のいずれかに記載の光パッケージ。
- 前記電子素子もしくは前記光半導体素子を実装するための導体パターンの一部として、放熱用導体パターンを設け、この放熱用導体パターンに前記放熱フィンを接続したことを特徴とする請求項6に記載の光パッケージ。
- 請求項1乃至7のいずれかに記載の光パッケージに、少なくとも光半導体素子を実装して成る光モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003021243A JP4454233B2 (ja) | 2003-01-30 | 2003-01-30 | 光パッケージ及びそれを用いた光モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003021243A JP4454233B2 (ja) | 2003-01-30 | 2003-01-30 | 光パッケージ及びそれを用いた光モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235379A JP2004235379A (ja) | 2004-08-19 |
JP4454233B2 true JP4454233B2 (ja) | 2010-04-21 |
Family
ID=32950631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003021243A Expired - Fee Related JP4454233B2 (ja) | 2003-01-30 | 2003-01-30 | 光パッケージ及びそれを用いた光モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4454233B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103617968A (zh) * | 2013-12-06 | 2014-03-05 | 中国电子科技集团公司第四十四研究所 | Apd焦平面的封装装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5549104B2 (ja) * | 2008-05-29 | 2014-07-16 | 株式会社リコー | 発光装置、光走査装置及び画像形成装置 |
US8280203B2 (en) * | 2009-07-07 | 2012-10-02 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Parallel optical communications device having weldable inserts |
JP5462010B2 (ja) * | 2010-01-27 | 2014-04-02 | 日本オクラロ株式会社 | 光モジュール |
CN104834167A (zh) * | 2015-05-12 | 2015-08-12 | 苏州佳世达光电有限公司 | 投影装置 |
-
2003
- 2003-01-30 JP JP2003021243A patent/JP4454233B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103617968A (zh) * | 2013-12-06 | 2014-03-05 | 中国电子科技集团公司第四十四研究所 | Apd焦平面的封装装置 |
CN103617968B (zh) * | 2013-12-06 | 2016-01-20 | 中国电子科技集团公司第四十四研究所 | Apd焦平面陈列芯片的封装装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2004235379A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841733B2 (en) | Laser monitoring and control in a transmitter optical subassembly having a ceramic feedthrough header assembly | |
JP4687133B2 (ja) | 光送信アセンブリ | |
JP3978188B2 (ja) | 光素子モジュールパッケージ及びその製造方法 | |
JP5180176B2 (ja) | To−can型tosaモジュール | |
JP5144628B2 (ja) | To−can型tosaモジュール | |
JP4015440B2 (ja) | 光通信モジュール | |
US7039083B2 (en) | High speed optical transmission assembly | |
JP2003273278A (ja) | パッケージ型半導体装置 | |
JP2005167189A (ja) | 光−電気変換モジュール及びそれを用いた光トランシーバ | |
JP4587218B2 (ja) | パッケージ型半導体装置 | |
US7412120B2 (en) | Optical module and optical transmission apparatus | |
JP2003229629A (ja) | 光モジュール | |
WO2021014568A1 (ja) | To-can型光送信モジュール | |
JP2011100785A (ja) | To−can形光モジュール用パッケージおよびto−can形光モジュール | |
JP4940628B2 (ja) | 光送信モジュール、光送受信モジュール及び光通信装置 | |
KR102343073B1 (ko) | 광 반도체 장치 | |
JP4454233B2 (ja) | 光パッケージ及びそれを用いた光モジュール | |
US7255494B2 (en) | Low-profile package for housing an optoelectronic assembly | |
US20050135443A1 (en) | Support structure for an optical device | |
JP2008103774A (ja) | 高周波光伝送モジュールおよび光伝送器 | |
JP4105647B2 (ja) | 半導体レーザモジュール及び光伝送器 | |
JP2016181542A (ja) | 高周波伝送線路および光回路 | |
JP2004179559A (ja) | 光モジュール及びそれを用いた光モジュールアセンブリ | |
JP4163909B2 (ja) | 光モジュール及びそれを用いた光モジュールアセンブリ | |
US11177887B2 (en) | Substrate with stepped profile for mounting transmitter optical subassemblies and an optical transmitter or transceiver implementing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |