JP4454233B2 - 光パッケージ及びそれを用いた光モジュール - Google Patents
光パッケージ及びそれを用いた光モジュール Download PDFInfo
- Publication number
- JP4454233B2 JP4454233B2 JP2003021243A JP2003021243A JP4454233B2 JP 4454233 B2 JP4454233 B2 JP 4454233B2 JP 2003021243 A JP2003021243 A JP 2003021243A JP 2003021243 A JP2003021243 A JP 2003021243A JP 4454233 B2 JP4454233 B2 JP 4454233B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- conductor
- conductor pattern
- mounting
- optical package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、面発光型レーザ（以下、ＶＣＳＥＬ）、ＰＩＮフォトダイオード（以下、ＰＩＮ−ＰＤ）、アバランシェフォトダイオード（以下、ＡＰＤ）、等の面受発光型光半導体素子の実装に係る技術に関し、例えば、このような面受発光型光半導体素子の実装、もしくは、さらにそれを作動させるための電子部品をそれに加えた実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い組み立てが可能な光パッケージ及びそれを用いた光モジュールに関する。
【０００２】
【従来の技術】
近年、公衆通信や構内通信（ＬＡＮ）の分野において、大容量光ファイバ通信が広く普及し発展してきている。それにともない伝送速度が高速化され、光ファイバを用いた高速光伝送が必要とされ、従来から使用されてきた数キロメートル〜数百キロメートルといった距離の光伝送に加えて、超近距離（Ｖｅｒｙ Ｓｈｏｒｔ Ｒｅａｃｈ；ＶＳＲ）の光伝送や、ギガビットイーサネット（Ｒ）（ＧｂＥ）と呼ばれる用途の重要性が高まってきている。これらＶＳＲやＧｂＥの用途では、毎秒１０ギガビットの光伝送速度が必要とされつつあり、このような伝送では、不特定多数、多種多様な使用が想定され、従来と比較して大幅な装置の小型化や量産性の向上が産業上重要であると考えられている。
【０００３】
上記光通信システムでは、量産性に優れ、特性が安定でしかも高速光伝送可能な新しい光半導体デバイスとして、０．８５μｍ帯のＶＣＳＥＬと呼ばれる面型光発光素子が頻繁に用いられている。また、１．３１μｍ帯や１．５５μｍ帯のＶＣＳＥＬ素子についても開発中であり、製品化が期待されている。
【０００４】
また、受光素子においては、従来と同じように高速光信号を電気変換するためＰＩＮ−ＰＤ、さらには、ＡＰＤ等の面受光素子が使用されている。
【０００５】
発明者らは、ＶＣＳＥＬ素子を配設しこれに通電するための配線を形成した基体に、面型光半導体素子に光接続する光導波体を取り付けて成り、基体の面型光半導体素子の配設面とその背面とを除く面を、面型光半導体素子に通電するための外部配線が形成された外部回路基板に固定し、この外部回路基板に形成された外部配線と前記基体に形成した配線とを電気的に接続できるようにした光モジュールを既に提案している（特許文献１を参照）。この提案は、光モジュールを単純な構成とすることができ、組み立てが簡便となり、しかも良好な光接続を効率よく行えるというものである。
【０００６】
ギガビットイーサネット（Ｒ）が用いられるＬＡＮ等においては、例えば送信機と受信機が１つにパッケージング搭載された光トランシーバの形態が一般的であり、大きさも規格化されている（特許文献２を参照）。
【０００７】
近年では、装置全体を小型化するために、光トランシーバの小型化が進められて、従来の約半分の大きさであるＳＦＦ（Ｓｍａｌｌ Ｆｏｒｍ Ｆａｃｔｏｒ）とよばれる形態に変わってきた。
【０００８】
従来、これら光半導体素子は、図１１に示すような従来型の光パッケージに実装されるのが一般的であった。図１１に示す従来型の光パッケージはＴＯ−ＣＡＮパッケージと呼ばれ、金属から成る円柱状のステム３０とステム３０に設けられた円柱状のグラスフィードスルー３３とグラスフィードスルー３３を通して外部から光半導体素子に通電するための円柱状のリードピン３２とステム３０に取付けて光半導体素子を気密封止するためのキャップ３１とから構成される。光半導体素子であるＶＣＳＥＬ素子４０はステム３０に実装され、金ワイヤ４１によってリードピン３２に電気的に接続される。その後、ステム３０にキャップ３１が固定されるとともにシールされてＶＣＳＥＬモジュールが完成する。キャップ３１の上部には透明窓３１ａが取り付けられており、その透明窓３１ａを通してＶＣＳＥＬ素子４０は外部の光導波体と光接続される。ＶＣＳＥＬモジュールは外部電子回路基板に実装固定されて使用される。
【０００９】
〔特許文献１〕
特願２００２−２０４６８２号
〔特許文献２〕
特開２０００−２１４３５１号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上記ＴＯ−ＣＡＮパッケージを用いた光モジュールでは、光モジュールをリードピン３２で電子回路が搭載される電子回路基板に固定する際に、パッケージと電子回路基板との間において、リードピン３２が空中配線されるので、配線の特性インピーダンスの不連続が大きく生じ高周波特性の劣化を招く。
【００１１】
この問題を解決するために、リードピン３２が空気中にさらされないように、リードピン３２を極力短くして電子回路基板に実装することも考えられるが、短いリードピン３２のみで長期間にわたり光モジュールを支持し、長期間信頼性を確保することは困難である上に、リードピン３２の長さのばらつきや光モジュールの実装固定時におけるはんだ量のばらつきにより、高周波特性が安定せず、量産性に乏しい。また、ＴＯ−ＣＡＮパッケージは例えばφ５．６ミリメートルのようにサイズが規格化されているが、これ以上小型化した場合、グラスフィードスルー３３の特性インピーダンスを一定に保つために必要なグラフィードスルー３３及びリードピン３２のサイズのばらつきを小さくしより厳密に管理する必要があり、製作が困難となる。
【００１２】
また、パッケージ内において、リードピン３２と金ワイヤ４１との接続部において、信号線路の折れ曲がりが生じるため、パッケージ単体の特性としても、十分ではない。図１２，１３はＴＯ−ＣＡＮパッケージ単体の電気配線の周波数応答特性を示している。すなわち、リードピン３１の入力端がステム３０から全く飛び出さない状態とし、金ワイヤ４１の一端にＶＣＳＥＬ素子９に入力する端子として出力端をとり、リードピン３１と金ワイヤ４１で信号線モデルを構成したときの、周波数応答の反射特性（図１２）及び透過特性（図１３）を示す。グラスフィードスルー３３の特性インピーダンスに整合するように、ＶＣＳＥＬ素子９の近傍で抵抗終端した場合である破線で示す特性においても、図１２に示すように高周波での信号の反射が大きく、図１３に示すようにほとんど信号が透過しないため、例えば１０Ｇｂｐｓといった信号伝送に用いることは困難である。
【００１３】
また、金ワイヤ４１の替わりに特性インピーダンスが制御されたマイクロストリップ線路等の基板を用いた場合においても、リードピン３２とマイクロストリップ線路基板との接続部における折れ曲がり部で高周波信号の劣化が生じる問題がある。
【００１４】
さらに、リードピン３２はパッケージの中心から同心円上に配置されているので、電子回路基板に実装するためには、リードピン３２の途中でピンを折り曲げ、電子回路基板に穴をあけてリードピン３２を挿入しはんだづけを行うといった、電子部品実装プロセスには向かない量産性に乏しい構造であった。
【００１５】
そこで、本発明は、上述の諸問題に鑑み提案されたものであり、特に面受発光型の光半導体素子の実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い光パッケージ及びそれを用いた光モジュールを提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の光パッケージは、表面に光半導体素子を実装する基体であって、複数の誘電体層からなる積層構造を備え、外部回路基板の側端部に実装するための実装面を有し、この実装面にキャスタレーションが設けられた基体と、
前記積層構造の表面及び裏面に形成した導体パターンであって、前記表面側の導体パターンから前記光半導体素子に電気信号を入出力するようにした、導体パターンと、
前記積層構造の内部に形成され、導体パターン及びスルーホール導体から成り、互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記裏面側の導体パターンから前記表面側の導体パターンに近づくに従って次第に狭くした階段状導体と、
前記実装面上で外部回路基板上の外部配線と接続するためのリード導体であって、一端が前記キャスタレーションの内部に収容されるとともに、前記裏面側の導体パターンに接続されて、前記階段状導体を介して前記表面側の導体パターンと電気的に接続されるリード導体と、を具備したことを特徴とする。
【００１７】
また、前記構成において、互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記電気信号の波長の１／４以下にしたことを特徴とする。
【００１８】
また、前記階段状導体をコプレーナ線路で構成し、前記互いに隣合うスルーホール導体の間隔を、前記積層構造の表面に形成した導体パターンに近づくに従って次第に狭くしたことを特徴とする。
【００１９】
前記キャスタレーション内において、前記リード導体を少なくとも３面で保持したことを特徴とする。
【００２０】
また、前記積層構造の一部にキャパシタを構成したことを特徴とする。
【００２１】
また、前記積層構造の表面もしくは裏面に、前記光半導体素子を駆動するための電子素子を実装したことを特徴とする。
【００２２】
また、前記積層構造の表面を除く面に放熱フィンを取付けたことを特徴とする。
【００２３】
また、前記電子素子もしくは前記光半導体素子を実装するための導体パターンの一部として、放熱用導体パターンを設け、この放熱用導体パターンに前記放熱フィンを接続したことを特徴とする。
【００２４】
また、本発明の光モジュールは、上記いずれかの光パッケージに、少なくとも光半導体素子を実装して成る。具体的には、光パッケージに光半導体素子のみ、又は光半導体素子及び電子素子を実装し、該光半導体素子の上方に光導波体を固定し、前記凹部の側面及び前記リード導体を、外部電子回路基板の側端部に固定し、該外部電子回路基板上の電気信号を光信号に変換し、前記導波体を通して前記側端部に該光信号を取り出すか、又は前記側端部に向かって前記導波体を通して導波された光信号を電気信号に変換し、前記外部電子回路基板上に該電気信号を取り出すようにした構成とする。
【００２５】
【発明の実施の形態】
以下、本発明の光パッケージ及びそれを用いた光モジュールの実施形態を模式的に示した図面に基づき詳細に説明する。
【００２６】
図１〜図４は本発明に係る光パッケージＰ１を説明する図であり、図１は光パッケージＰ１の表面側の斜視図、図２は光パッケージＰ１の裏面側の斜視図、図３は図２の別の角度からの斜視図、図４は図３における内部の配線構造を示す透視図である。図５，６は光パッケージＰ１にＶＣＳＥＬを実装したときの様子を説明する図であり、図５は光パッケージＰ１の表面側の斜視図、図６は図５の断面図である。図７は光パッケージＰ１に放熱フィンを取付けたときの様子を説明する断面図（電気配線用の導体パターン及びスルーホール導体は図から省略してある）である。図８は本発明に係る光モジュールＭ１を説明する斜視図である。図９は光Ｍ１を受信用モジュールやその他の電子部品と共に外部電子回路基板上に実装し、光トランシーバアセンブリＡ１を構成したときの様子を説明する側面図である。
【００２７】
本発明の光パッケージＰ１は複数の誘電体層からなる積層構造を備えた基体１、基体１の表面１６に形成された導体パターン１１、基体１の内層に形成された導体パターン１２（１２ａ、１２ｂ、１２ｃ）及び基体裏面の凹部１８に形成された導体パターン１３とそれらを接続するスルーホール導体１０、後記する光モジュールの外部電子回路基板への実装面１９（基体裏面の凹部１８の側面）に取付けたリード導体であり、少なくとも３面で保持された外部電極リード１４、ならびに表面１６に接合された金属金具２とから構成しており、表面１６に形成したキャビティ１５にＶＣＳＥＬ素子９、その他ＶＣＳＥＬドライバー２３等を実装し、金リボン２０で導体パターン１０の一端と電気的に接続できるようにしている。ここで、導体パターン１２及びスルーホール導体１０とで階段状導体を構成しており、外部電極リード１４と前記積層構造の表面に形成された導体パターン１１とを前記階段状導体を介して電気的に接続して、前記積層構造の表面に形成された導体パターン１１から基体１の表面に実装された光半導体素子に電気信号を入出力できるようにしている。
【００２８】
また、本発明の光モジュールＭ１は光パッケージＰ１のキャビティ１５にＶＣＳＥＬ素子９、その他ＶＣＳＥＬドライバー２３等を実装し、金リボン２０で光パッケージＰ１の導体パターン１０の一端と電気的に接続し、表面１６の上方に、ＶＣＳＥＬ素子９に光接続する光導波体（主に光ファイバ２２とこれを収容したフェルール２１、レンズ等（不図示））を支持体である金属金具２、透明窓金具３、第１の金属保護体４、及び第２の金属保護体５によって取り付けて構成しており、光モジュールの外部電子回路基板への実装面１９を実装基体８の実装面に固定し、実装基体８に形成された外部配線と外部電極リード１４を電気的に接続できるようにしている。
【００２９】
まず、光パッケージＰ１の構成について詳細に説明する。
【００３０】
光パッケージＰ１の電気配線はＶＣＳＥＬ素子９の光変調に用いる高周波信号線路とＶＣＳＥＬ素子９のバイアス電圧印加に用いる直流線路とからなり、それぞれ、スルーホール導体１０、導体パターン１１、１２、１３及び外部電極リード１４の一部を用いて構成する。
【００３１】
光パッケージＰ１の電気配線のうち高周波信号線路は信号導体１０ｃ，１１ｃ，１２ｃ，１３ｃ，１４ｃを接地導体１０ａ，１１ａ，１２ａ，１３ａ，１４ａと接地導体１０ｂ，１１ｂ，１２ｂ，１３ｂ，１４ｂで挟むように配置し、コプレーナ型電極を構成する。高周波信号線路は、外部回路基板に形成された外部配線の特性インピーダンス（例えば２５Ωもしくは５０Ω等）に整合するように信号導体の寸法及び信号導体と接地導体の距離を調整する。
【００３２】
ここに示す実装方式では、小型化のためにＶＣＳＥＬ素子９はその背面後方から入射する高周波信号をその表面に形成された電極へ伝送するように実装されるため、高周波信号線路は複数の折り曲げ部が必要である。しかしながら、この折り曲げ部はインピーダンスの不整合等の理由で高周波信号の伝送特性である反射特性、透過特性及び透過特性における群遅延特性を劣化させる原因となる。
【００３３】
そこで、導体パターン１２及びスルーホール導体１０を階段状に配置し、導体パターン１１と導体パターン１３との間を滑らかに接続する。また、ＶＣＳＥＬ素子９の表面に形成された不図示の電極と導体パターン１０の一端を短く電気配線できるように、信号導体と接地導体との間隔を、導体パターン１３から導体パターン１１へ向かって徐々に狭めるように配置する。
【００３４】
導体パターン１２とスルーホール導体１０との接続点は折れ曲がり部（屈曲部）を構成するが、接続点の間隔、すなわち互いに隣合うスルーホール導体１０の中心から中心までの間隔を伝送する高周波信号の波長の１／４（λ／４）よりも短くすることにより、高周波信号に作用する高周波信号線路の特性インピーダンス変化を小さくすることができる。
【００３５】
実際には、λ／４間隔での特性インピーダンス変化においても、少なからず高周波信号の伝送特性に劣化を及ぼすため、接続点の間隔をλ／４の更に１／４以下とすることが好ましい。
【００３６】
例えば、帯域幅１５ＧＨｚの高周波信号を比誘電率９の誘電体中に伝送する場合、高周波信号の最高周波数は１５ＧＨｚであり、その波長λ15Gは約６．７ｍｍである。この場合、スルーホール導体１０、導体パターン１１、１２、１３の長さを、λ15G／１６である約０．４２ｍｍよりも短くし、各接点が導体パターン１１から導体パターン１３まで滑らかに接続されるように配置する。
【００３７】
このように光パッケージＰ１の高周波信号線路を構成することにより、ＶＣＳＥＬ素子９の表面に垂直に、その背面後方から高周波電気信号を入射させ、その表面前方に光信号を出射するところのＶＣＳＥＬ素子９の実装構造を小型かつ広帯域に構成でき、例えば、側端部に光モジュールが実装され、スロットに差し込む薄型カード式等の形態の光モジュールアセンブリ等に好適に用いることが可能となる。また、基体１が誘電体であるために微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【００３８】
光パッケージＰ１の電気配線のうち直流線路は、スルーホール導体１０、導体パターン１１、１２、１３及び外部電極リード１４のそれぞれ一部で構成する。直流線路の一部はキャパシタを構成する櫛状平行平板導体１２ｄに接続する。
【００３９】
このように光パッケージＰ１の直流線路を構成することにより、簡便な構造でＶＣＳＥＬ素子９に印加する直流電圧の変動を小さくし、ＶＣＳＥＬ素子９の動作を安定化させることができる。また、基体１が誘電体であるために微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【００４０】
スルーホール導体１０と導体パターン１２の一部には、ＶＣＳＥＬ素子９又はＶＣＳＥＬドライバー２３等の放熱用として、さらに放熱用スルーホール導体１０ｅ、放熱用導体パターン１２ｅを形成し、放熱フィン２４を設ける。放熱用スルーホール導体１０ｅ、放熱用導体パターン１２ｅ及び放熱フィン２４は熱的に接続され、放熱経路を確保する。
【００４１】
このように光パッケージＰ１の放熱構造を構成することにより、基体１の表面１６以外の面に簡便に放熱面を広く確保し、光パッケージＰ１に実装されたＶＣＳＥＬ素子９、ＶＣＳＥＬドライバー２３等を冷却し、それらを安定に動作させる効果がある。
【００４２】
次に、光パッケージＰ１における他の構成について詳細に説明する。
【００４３】
基体１に使用する誘電体材料としては、アルミナ、窒化アルミニウム、ガラスセラミック等のセラミック材料を用いることができる。
【００４４】
導体パターン１１，１２，１３は、Ａｕ、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ等のいずれかを含む導体膜が印刷により形成され、それらはＣｕ、Ｗ等からなるスルーホール導体１０で接続される。
【００４５】
外部電極リード１４は光モジュールの外部電子回路基板への実装面１９に設けたキャスタレーションと呼ばれる凹部に、その一端を収容して銀ろう付けされ、その接合部は３面で保持される。
【００４６】
これにより、外部電極リード１４の一端の３面で外部電極リード１４は基体１に固定されるので、基体１を実装基体８に強固に固定できる。また、光モジュールの外部電子回路基板への実装面１９を実装基体８に隙間なく、或いは隙間を小さく密着させることができるため、高周波信号の伝送特性が安定な実装を行うことができる。
【００４７】
本実施形態において、実装基体８との接続端子として、外部電極リード１４を用いたが、これら外部電極リード１４の代わりに、グリッド状の複数の端子電極から成る端子電極群を、少なくとも３つの領域に形成してもよい。
【００５０】
また、表面１６の垂直上方に光路を確保する手段を講じることにより、ファブリーペローレーザダイオード（ＦＰ−ＬＤ）、分布帰還型レーザダイオード（ＤＦＢ−ＬＤ）等の端面発光型光半導体素子、導波路型フォトダイオード（ＷＧ−ＰＤ）等の端面受光型光半導体素子にも用いることができ、以上に述べた同様な効果を奏することができる。
【００５１】
なお、ＶＣＳＥＬ及びＶＣＳＥＬドライバーとその周辺回路用電子素子を実装する際、全てをキャビティ１５に実装する以外、それらの一部を裏面１７に形成した別のキャビティに実装してもよい。
【００５２】
また、ＶＣＳＥＬの実装と同様にＰＩＮ−ＰＤもしくはＡＰＤ及び前置増幅器としてトランスインピーダンスとその周辺回路用電子素子を実装する際、全てをキャビティ１５に実装する以外、それらの一部を裏面１７に形成した別のキャビティに実装してもよい。
【００５３】
また、ＦＰ−ＬＤ、ＤＦＢ−ＬＤ又はＷＧ−ＰＤの実装についても上記と同様である。
【００５４】
このように実装することにより、同じ光パッケージの大きさで実装面積を広くとり、多くの素子を実装でき、光半導体素子とその駆動用の周辺回路を集積化できる。これにより、小型で複雑な処理ができる高機能な光モジュールを実現できる。また、光半導体素子とその駆動用の周辺回路とが近接するため、それらの間を接続する電気配線での電気信号の劣化が少ない。
【００５５】
次に、光パッケージＰ１を用い、ＶＣＳＥＬ素子９をモジュールとして組み立てた光モジュールＭ１の構成について詳細に説明する。
【００５６】
光モジュールＭ１は、ＶＣＳＥＬ素子９をＶＣＳＥＬドライバー２３等とともに光パッケージＰ１に実装し電気配線を行った後、ＶＣＳＥＬ素子９と光導波体との光学的な位置合わせを行い、光導波体を支持体によって光パッケージＰ１に固定して完成する。
【００５７】
具体的には、まず、ＶＣＳＥＬ素子９を実装用の基体である基体１のキャビティ１５に、ＶＣＳＥＬドライバー２３等とともに実装し、ＶＣＳＥＬ素子９又はＶＣＳＥＬドライバー２３の不図示の電極と導体パターン１１の一端を金リボン２０で電気的に接続する。
【００５８】
次に、基体１の金属金具２にＶＣＳＥＬ素子９を覆うように透明窓金具３を配設する。この透明窓金具３の上部開口には不図示の透明サファイア窓が配設してある。そして透明窓金具３上に、円筒状で鍔部４ａが一端側に形成された第１の金属保護体４を、鍔部４ａが基体１側になるように配設する。この第１の金属保護体４の内部に、不図示のレンズを収容し、透明接着剤にて接着固定する。さらに、第１の金属保護体４と同様にして円筒の第２の金属保護体５内に、ＬＤに光接続させる光ファイバ２２が内部配置された円柱状のフェルール２１を収容して、この第２の金属保護体５を第１の金属保護体４内に収容する。このように、第１及び第２の金属保護体４、５において鍔部４ａ、５ａを備えることにより、不図示の光コネクタレセプタクルを嵌合できるようにしている。
【００５９】
なお、必要に応じて、金属保護体４の内部に光ファイバ２２中を伝播してきた反射戻り光を取り除くための光アイソレータを配設する。
【００６０】
金属金具２はコバール等から成り、これを基体１にろうづけされている。さらに、この上にコバールやステンレス等から成り、サファイア窓を設けた金属環状体の透明窓金具３を、ＶＣＳＥＬ素子９を実装した後、金属金具２に対してシーム溶接し、ＶＣＳＥＬ素子９を気密封止している。これにより、ＶＣＳＥＬ素子９を長寿命に保護することができる。
【００６１】
また、第１の金属保護体４及び第２の金属保護体５はコバールやステンレスで構成する。
【００６２】
最後に、光モジュールＭ１の外部電子回路基板への実装について、説明する。
【００６３】
光モジュールＭ１は外部電子回路基板である実装基体８の側端部８ａに搭載される。また、同時に、光モジュールＭ１を駆動するためのＩＣ６及びその周辺回路を構成するコンデンサや抵抗等の電子素子７も実装基体８に実装され光モジュールアセンブリＡ１が完成する。
【００６４】
光モジュールの外部電子回路基板への実装面１９に外部電極リード１４を取付けた構造とすることにより、実装基体の実装電極に予めクリームはんだ等のはんだを実装基体８の表面に塗布し、光モジュールＭ１、ＩＣ６及び電子素子７を、２６０℃程度のはんだリフロー工程に通し、一括実装することが可能となる。
【００６５】
以上のように、本実施形態によれば、光モジュールを外部電子回路基板に周辺回路を構成する部品とともにはんだリフロー等により自動化された一括したアセンブルを行うことができ、実装性に優れる。
【００６６】
かくして、光パッケージＰ１及びそれを用いた光モジュールＭ１によれば、例えばＶＣＳＥＬ等、面受発光型の光半導体素子の実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い光パッケージ及びそれを用いた光モジュールを提供することができる。
【００６７】
【実施例】
以下に、本発明をより具体化した光パッケージＰ１の実施例を説明する。
【００６８】
基体１は、３．９ｍｍ□、厚み０．２５ｍｍ、比誘電率が９．４であるシート状のアルミナセラミックを６層、積層し構成した。各層には導体パターン１１、１２、１３を形成し、各層の導体パターン１１、１２、１３の層間を直径０．１ｍｍのスルーホール導体１０で接続し電気配線を形成した。このとき、導体パターン１３とスルーホール導体１０を階段状に配置し導体パターン１１と導体パターン１３の間を滑らかに接続した。
【００６９】
また、基体１の表面１６に表面１６の１層に孔を形成することによってキャビティ１５を形成した。また、基体１の裏面１７にも同様の方法によって基体裏面の凹部１８を形成し、光モジュールの外部電子回路基板への実装面１９（基体裏面の凹部１８の側面）に幅０．３mm、深さ０．２ｍｍのキャスタレーションを形成した。
【００７０】
さらに、そのキャスタレーションに、幅０．２ｍｍ、厚み０．１５ｍｍ、長さ１．９８ｍｍの外部電極リード１４を銀ろうで固定した。キャスタレーションと外部電極リード１４との隙間０．０５ｍｍを外部電極リード１４の長さ方向に０．４８ｍｍにわたって銀ろうで埋め、外部電極リード１４の３面が銀ろうと接するようにした。
【００７１】
最後に、基体１の表面１６に幅０．４ｍｍ、厚さ０．５ｍｍのＦｅＮｉＣｏ合金からなる金属金具２を銀ろう付けして、光パッケージＰ１が完成した。
【００７２】
光パッケージＰ１を特性インピーダンスが５０Ωであるコプレーナ線路が形成された実装基体８の側端部８ａに実装し、実装基体８上のコプレーナ線路と外部電極リード１４とを電気的に接続し、実装基体８上のコプレーナ線路の一端から導体パターン１１の一端までの間に電気信号を入出力して周波数応答特性を測定した結果、図１０に示す特性が得られた。この結果により、導体パターン１３とスルーホール導体１０を階段状に配置し、導体パターン１１と導体パターン１３を滑らかに接続することによって反射特性が大幅に向上することが確認された。
【００７３】
【発明の効果】
本発明の光パッケージ及びそれを用いた光モジュールによれば、以下に示す顕著な効果を奏することができる。
【００７４】
請求項１の光パッケージによれば、光モジュールを小型かつ広帯域に構成でき、例えば、端部に光モジュールが実装され、スロットに差し込む薄型カード式等の形態の光電変換モジュールアセンブリに好適に用いることが可能となる。また、微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【００７５】
請求項２の光パッケージによれば、光パッケージの電気配線をさらに広帯域にできる。
【００７７】
請求項３の光パッケージによれば、基体を外部電子回路基板に強固に固定できる。また、光モジュールの実装面を外部電子回路基板に隙間なく、或いは隙間を小さく密着させることができるため、高周波信号の伝送特性が安定な実装を行うことができる。
【００７８】
請求項４の光パッケージによれば、簡便な構造で光半導体素子又は電子素子に印加する直流電圧の変動を小さくし、光パッケージに実装した光半導体素子又は電子素子の動作を安定化させることができる。
【００７９】
請求項５の光パッケージによれば、光半導体素子を動作させるための信号の劣化が少ない。また、光半導体素子を動作させるための電子回路も含めたモジュールを小型にできる。
【００８０】
請求項６の光パッケージによれば、基体の表面以外の面に簡便に放熱面を広く確保し、前記光パッケージに実装された光半導体素子又は電子素子を冷却し、それらを安定に動作させることができる。
【００８１】
請求項７の光パッケージによれば、前記電子素子もしくは前記光半導体素子を実装するための導体パターンに前記放熱フィンを接続したため、さらに前記冷却の効果を高めることができる。
【００８２】
請求項８の光モジュールによれば、外部電子回路基板への実装性に優れ、小型化、広帯域化、高信頼化、量産性向上に優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明に係る光パッケージの実施形態を模式的に説明する表面側の斜視図である。
【図２】本発明に係る光パッケージの実施形態を模式的に説明する裏面側の斜視図である。
【図３】本発明に係る光パッケージの実施形態を模式的に説明する裏面側の別の角度からの斜視図である。
【図４】本発明に係る光パッケージの実施形態を模式的に説明する内部の様子を示す透視図である。
【図５】本発明に係る光パッケージの実施形態を模式的に説明する図であり、光パッケージに面発光レーザ（ＶＣＳＥＬ）を実装したときの様子を示す斜視図である。
【図６】本発明に係る光パッケージの実施形態を模式的に説明する図であり、光パッケージに面発光レーザ（ＶＣＳＥＬ）を実装したときの様子を示す断面図である。
【図７】本発明に係る光パッケージの別の実施形態を模式的に説明する図であり、光パッケージの内部に放熱用の導体パターンを形成し、それを外部に取付けた放熱フィンに熱的に接続するようにしたときの構造を示す断面図である。
【図８】本発明に係る光モジュールの実施形態を模式的に説明する斜視図である。
【図９】本発明に係る光モジュールを外部電子回路基板に実装したときの様子を模式的に説明する側面図である。
【図１０】本発明に係る光パッケージの電気配線の周波数応答特性を説明するグラフである。
【図１１】従来技術に係る光パッケージ及びそれを用いた光モジュールの一例を模式的に説明する断面図である。
【図１２】従来技術に係る光パッケージの電気配線の周波数応答特性を説明する図であり、反射特性（Ｓ11）を示すグラフである。
【図１３】従来技術に係る光パッケージの電気配線の周波数応答特性を説明する図であり、透過特性（Ｓ21）を示すグラフである。
【符号の説明】
１：基体
２：金属金具（支持体を構成）
３：透明窓金具（支持体を構成）
４：第１の金属保護体（支持体を構成）
５：第２の金属保護体（支持体を構成）
６：ＩＣ
７：電子素子
８：実装基体（外部電子回路基板）
８ａ：側端部（外部電子回路基板）
９：ＶＣＳＥＬ素子（面発光レーザ素子；光半導体素子）
１０：スルーホール導体（接地導体１０ａ，１０ｂ、信号導体１０ｃにより構成）
１０ｅ：放熱用スルーホール導体
１１：導体パターン（基体表面に形成された接地導体１１ａ，１１ｂ、信号導体１１ｃにより構成）
１２：導体パターン（基体内層に形成された接地導体１２ａ，１２ｂ、信号導体１２ｃにより構成）
１２ｄ：櫛状平行平板導体（キャパシタを構成）
１２ｅ：放熱用導体パターン
１３：導体パターン（基体裏面に形成された接地導体１３ａ，１３ｂ、信号導体１３ｃにより構成）
１４：外部電極リード（リード導体）
１５：キャビティ
１６：基体の表面
１７：基体の裏面
１８：基体裏面の凹部
１９：光モジュールの外部電子回路基板への実装面（１８の側面）
２０：Ａｕワイヤ
２１：フェルール（光導波体を構成）
２２：光ファイバ（光導波体を構成）
２３：ＶＣＳＥＬドライバ（電子素子）
２４：放熱フィン
３０：ステム（ＴＯ−ＣＡＮパッケージを構成）
３１：キャップ（ＴＯ−ＣＡＮパッケージを構成）
３１ａ：透明窓
３２：リードピン
３３：グラスフィードスルー
４０：ＶＣＳＥＬ素子（面発光レーザ素子）
４１：金ワイヤ
Ｐ１：光パッケージ
Ｍ１：光モジュール
Ａ１：光モジュールアセンブリ
【発明の属する技術分野】
本発明は、面発光型レーザ（以下、ＶＣＳＥＬ）、ＰＩＮフォトダイオード（以下、ＰＩＮ−ＰＤ）、アバランシェフォトダイオード（以下、ＡＰＤ）、等の面受発光型光半導体素子の実装に係る技術に関し、例えば、このような面受発光型光半導体素子の実装、もしくは、さらにそれを作動させるための電子部品をそれに加えた実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い組み立てが可能な光パッケージ及びそれを用いた光モジュールに関する。
【０００２】
【従来の技術】
近年、公衆通信や構内通信（ＬＡＮ）の分野において、大容量光ファイバ通信が広く普及し発展してきている。それにともない伝送速度が高速化され、光ファイバを用いた高速光伝送が必要とされ、従来から使用されてきた数キロメートル〜数百キロメートルといった距離の光伝送に加えて、超近距離（Ｖｅｒｙ Ｓｈｏｒｔ Ｒｅａｃｈ；ＶＳＲ）の光伝送や、ギガビットイーサネット（Ｒ）（ＧｂＥ）と呼ばれる用途の重要性が高まってきている。これらＶＳＲやＧｂＥの用途では、毎秒１０ギガビットの光伝送速度が必要とされつつあり、このような伝送では、不特定多数、多種多様な使用が想定され、従来と比較して大幅な装置の小型化や量産性の向上が産業上重要であると考えられている。
【０００３】
上記光通信システムでは、量産性に優れ、特性が安定でしかも高速光伝送可能な新しい光半導体デバイスとして、０．８５μｍ帯のＶＣＳＥＬと呼ばれる面型光発光素子が頻繁に用いられている。また、１．３１μｍ帯や１．５５μｍ帯のＶＣＳＥＬ素子についても開発中であり、製品化が期待されている。
【０００４】
また、受光素子においては、従来と同じように高速光信号を電気変換するためＰＩＮ−ＰＤ、さらには、ＡＰＤ等の面受光素子が使用されている。
【０００５】
発明者らは、ＶＣＳＥＬ素子を配設しこれに通電するための配線を形成した基体に、面型光半導体素子に光接続する光導波体を取り付けて成り、基体の面型光半導体素子の配設面とその背面とを除く面を、面型光半導体素子に通電するための外部配線が形成された外部回路基板に固定し、この外部回路基板に形成された外部配線と前記基体に形成した配線とを電気的に接続できるようにした光モジュールを既に提案している（特許文献１を参照）。この提案は、光モジュールを単純な構成とすることができ、組み立てが簡便となり、しかも良好な光接続を効率よく行えるというものである。
【０００６】
ギガビットイーサネット（Ｒ）が用いられるＬＡＮ等においては、例えば送信機と受信機が１つにパッケージング搭載された光トランシーバの形態が一般的であり、大きさも規格化されている（特許文献２を参照）。
【０００７】
近年では、装置全体を小型化するために、光トランシーバの小型化が進められて、従来の約半分の大きさであるＳＦＦ（Ｓｍａｌｌ Ｆｏｒｍ Ｆａｃｔｏｒ）とよばれる形態に変わってきた。
【０００８】
従来、これら光半導体素子は、図１１に示すような従来型の光パッケージに実装されるのが一般的であった。図１１に示す従来型の光パッケージはＴＯ−ＣＡＮパッケージと呼ばれ、金属から成る円柱状のステム３０とステム３０に設けられた円柱状のグラスフィードスルー３３とグラスフィードスルー３３を通して外部から光半導体素子に通電するための円柱状のリードピン３２とステム３０に取付けて光半導体素子を気密封止するためのキャップ３１とから構成される。光半導体素子であるＶＣＳＥＬ素子４０はステム３０に実装され、金ワイヤ４１によってリードピン３２に電気的に接続される。その後、ステム３０にキャップ３１が固定されるとともにシールされてＶＣＳＥＬモジュールが完成する。キャップ３１の上部には透明窓３１ａが取り付けられており、その透明窓３１ａを通してＶＣＳＥＬ素子４０は外部の光導波体と光接続される。ＶＣＳＥＬモジュールは外部電子回路基板に実装固定されて使用される。
【０００９】
〔特許文献１〕
特願２００２−２０４６８２号
〔特許文献２〕
特開２０００−２１４３５１号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上記ＴＯ−ＣＡＮパッケージを用いた光モジュールでは、光モジュールをリードピン３２で電子回路が搭載される電子回路基板に固定する際に、パッケージと電子回路基板との間において、リードピン３２が空中配線されるので、配線の特性インピーダンスの不連続が大きく生じ高周波特性の劣化を招く。
【００１１】
この問題を解決するために、リードピン３２が空気中にさらされないように、リードピン３２を極力短くして電子回路基板に実装することも考えられるが、短いリードピン３２のみで長期間にわたり光モジュールを支持し、長期間信頼性を確保することは困難である上に、リードピン３２の長さのばらつきや光モジュールの実装固定時におけるはんだ量のばらつきにより、高周波特性が安定せず、量産性に乏しい。また、ＴＯ−ＣＡＮパッケージは例えばφ５．６ミリメートルのようにサイズが規格化されているが、これ以上小型化した場合、グラスフィードスルー３３の特性インピーダンスを一定に保つために必要なグラフィードスルー３３及びリードピン３２のサイズのばらつきを小さくしより厳密に管理する必要があり、製作が困難となる。
【００１２】
また、パッケージ内において、リードピン３２と金ワイヤ４１との接続部において、信号線路の折れ曲がりが生じるため、パッケージ単体の特性としても、十分ではない。図１２，１３はＴＯ−ＣＡＮパッケージ単体の電気配線の周波数応答特性を示している。すなわち、リードピン３１の入力端がステム３０から全く飛び出さない状態とし、金ワイヤ４１の一端にＶＣＳＥＬ素子９に入力する端子として出力端をとり、リードピン３１と金ワイヤ４１で信号線モデルを構成したときの、周波数応答の反射特性（図１２）及び透過特性（図１３）を示す。グラスフィードスルー３３の特性インピーダンスに整合するように、ＶＣＳＥＬ素子９の近傍で抵抗終端した場合である破線で示す特性においても、図１２に示すように高周波での信号の反射が大きく、図１３に示すようにほとんど信号が透過しないため、例えば１０Ｇｂｐｓといった信号伝送に用いることは困難である。
【００１３】
また、金ワイヤ４１の替わりに特性インピーダンスが制御されたマイクロストリップ線路等の基板を用いた場合においても、リードピン３２とマイクロストリップ線路基板との接続部における折れ曲がり部で高周波信号の劣化が生じる問題がある。
【００１４】
さらに、リードピン３２はパッケージの中心から同心円上に配置されているので、電子回路基板に実装するためには、リードピン３２の途中でピンを折り曲げ、電子回路基板に穴をあけてリードピン３２を挿入しはんだづけを行うといった、電子部品実装プロセスには向かない量産性に乏しい構造であった。
【００１５】
そこで、本発明は、上述の諸問題に鑑み提案されたものであり、特に面受発光型の光半導体素子の実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い光パッケージ及びそれを用いた光モジュールを提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の光パッケージは、表面に光半導体素子を実装する基体であって、複数の誘電体層からなる積層構造を備え、外部回路基板の側端部に実装するための実装面を有し、この実装面にキャスタレーションが設けられた基体と、
前記積層構造の表面及び裏面に形成した導体パターンであって、前記表面側の導体パターンから前記光半導体素子に電気信号を入出力するようにした、導体パターンと、
前記積層構造の内部に形成され、導体パターン及びスルーホール導体から成り、互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記裏面側の導体パターンから前記表面側の導体パターンに近づくに従って次第に狭くした階段状導体と、
前記実装面上で外部回路基板上の外部配線と接続するためのリード導体であって、一端が前記キャスタレーションの内部に収容されるとともに、前記裏面側の導体パターンに接続されて、前記階段状導体を介して前記表面側の導体パターンと電気的に接続されるリード導体と、を具備したことを特徴とする。
【００１７】
また、前記構成において、互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記電気信号の波長の１／４以下にしたことを特徴とする。
【００１８】
また、前記階段状導体をコプレーナ線路で構成し、前記互いに隣合うスルーホール導体の間隔を、前記積層構造の表面に形成した導体パターンに近づくに従って次第に狭くしたことを特徴とする。
【００１９】
前記キャスタレーション内において、前記リード導体を少なくとも３面で保持したことを特徴とする。
【００２０】
また、前記積層構造の一部にキャパシタを構成したことを特徴とする。
【００２１】
また、前記積層構造の表面もしくは裏面に、前記光半導体素子を駆動するための電子素子を実装したことを特徴とする。
【００２２】
また、前記積層構造の表面を除く面に放熱フィンを取付けたことを特徴とする。
【００２３】
また、前記電子素子もしくは前記光半導体素子を実装するための導体パターンの一部として、放熱用導体パターンを設け、この放熱用導体パターンに前記放熱フィンを接続したことを特徴とする。
【００２４】
また、本発明の光モジュールは、上記いずれかの光パッケージに、少なくとも光半導体素子を実装して成る。具体的には、光パッケージに光半導体素子のみ、又は光半導体素子及び電子素子を実装し、該光半導体素子の上方に光導波体を固定し、前記凹部の側面及び前記リード導体を、外部電子回路基板の側端部に固定し、該外部電子回路基板上の電気信号を光信号に変換し、前記導波体を通して前記側端部に該光信号を取り出すか、又は前記側端部に向かって前記導波体を通して導波された光信号を電気信号に変換し、前記外部電子回路基板上に該電気信号を取り出すようにした構成とする。
【００２５】
【発明の実施の形態】
以下、本発明の光パッケージ及びそれを用いた光モジュールの実施形態を模式的に示した図面に基づき詳細に説明する。
【００２６】
図１〜図４は本発明に係る光パッケージＰ１を説明する図であり、図１は光パッケージＰ１の表面側の斜視図、図２は光パッケージＰ１の裏面側の斜視図、図３は図２の別の角度からの斜視図、図４は図３における内部の配線構造を示す透視図である。図５，６は光パッケージＰ１にＶＣＳＥＬを実装したときの様子を説明する図であり、図５は光パッケージＰ１の表面側の斜視図、図６は図５の断面図である。図７は光パッケージＰ１に放熱フィンを取付けたときの様子を説明する断面図（電気配線用の導体パターン及びスルーホール導体は図から省略してある）である。図８は本発明に係る光モジュールＭ１を説明する斜視図である。図９は光Ｍ１を受信用モジュールやその他の電子部品と共に外部電子回路基板上に実装し、光トランシーバアセンブリＡ１を構成したときの様子を説明する側面図である。
【００２７】
本発明の光パッケージＰ１は複数の誘電体層からなる積層構造を備えた基体１、基体１の表面１６に形成された導体パターン１１、基体１の内層に形成された導体パターン１２（１２ａ、１２ｂ、１２ｃ）及び基体裏面の凹部１８に形成された導体パターン１３とそれらを接続するスルーホール導体１０、後記する光モジュールの外部電子回路基板への実装面１９（基体裏面の凹部１８の側面）に取付けたリード導体であり、少なくとも３面で保持された外部電極リード１４、ならびに表面１６に接合された金属金具２とから構成しており、表面１６に形成したキャビティ１５にＶＣＳＥＬ素子９、その他ＶＣＳＥＬドライバー２３等を実装し、金リボン２０で導体パターン１０の一端と電気的に接続できるようにしている。ここで、導体パターン１２及びスルーホール導体１０とで階段状導体を構成しており、外部電極リード１４と前記積層構造の表面に形成された導体パターン１１とを前記階段状導体を介して電気的に接続して、前記積層構造の表面に形成された導体パターン１１から基体１の表面に実装された光半導体素子に電気信号を入出力できるようにしている。
【００２８】
また、本発明の光モジュールＭ１は光パッケージＰ１のキャビティ１５にＶＣＳＥＬ素子９、その他ＶＣＳＥＬドライバー２３等を実装し、金リボン２０で光パッケージＰ１の導体パターン１０の一端と電気的に接続し、表面１６の上方に、ＶＣＳＥＬ素子９に光接続する光導波体（主に光ファイバ２２とこれを収容したフェルール２１、レンズ等（不図示））を支持体である金属金具２、透明窓金具３、第１の金属保護体４、及び第２の金属保護体５によって取り付けて構成しており、光モジュールの外部電子回路基板への実装面１９を実装基体８の実装面に固定し、実装基体８に形成された外部配線と外部電極リード１４を電気的に接続できるようにしている。
【００２９】
まず、光パッケージＰ１の構成について詳細に説明する。
【００３０】
光パッケージＰ１の電気配線はＶＣＳＥＬ素子９の光変調に用いる高周波信号線路とＶＣＳＥＬ素子９のバイアス電圧印加に用いる直流線路とからなり、それぞれ、スルーホール導体１０、導体パターン１１、１２、１３及び外部電極リード１４の一部を用いて構成する。
【００３１】
光パッケージＰ１の電気配線のうち高周波信号線路は信号導体１０ｃ，１１ｃ，１２ｃ，１３ｃ，１４ｃを接地導体１０ａ，１１ａ，１２ａ，１３ａ，１４ａと接地導体１０ｂ，１１ｂ，１２ｂ，１３ｂ，１４ｂで挟むように配置し、コプレーナ型電極を構成する。高周波信号線路は、外部回路基板に形成された外部配線の特性インピーダンス（例えば２５Ωもしくは５０Ω等）に整合するように信号導体の寸法及び信号導体と接地導体の距離を調整する。
【００３２】
ここに示す実装方式では、小型化のためにＶＣＳＥＬ素子９はその背面後方から入射する高周波信号をその表面に形成された電極へ伝送するように実装されるため、高周波信号線路は複数の折り曲げ部が必要である。しかしながら、この折り曲げ部はインピーダンスの不整合等の理由で高周波信号の伝送特性である反射特性、透過特性及び透過特性における群遅延特性を劣化させる原因となる。
【００３３】
そこで、導体パターン１２及びスルーホール導体１０を階段状に配置し、導体パターン１１と導体パターン１３との間を滑らかに接続する。また、ＶＣＳＥＬ素子９の表面に形成された不図示の電極と導体パターン１０の一端を短く電気配線できるように、信号導体と接地導体との間隔を、導体パターン１３から導体パターン１１へ向かって徐々に狭めるように配置する。
【００３４】
導体パターン１２とスルーホール導体１０との接続点は折れ曲がり部（屈曲部）を構成するが、接続点の間隔、すなわち互いに隣合うスルーホール導体１０の中心から中心までの間隔を伝送する高周波信号の波長の１／４（λ／４）よりも短くすることにより、高周波信号に作用する高周波信号線路の特性インピーダンス変化を小さくすることができる。
【００３５】
実際には、λ／４間隔での特性インピーダンス変化においても、少なからず高周波信号の伝送特性に劣化を及ぼすため、接続点の間隔をλ／４の更に１／４以下とすることが好ましい。
【００３６】
例えば、帯域幅１５ＧＨｚの高周波信号を比誘電率９の誘電体中に伝送する場合、高周波信号の最高周波数は１５ＧＨｚであり、その波長λ15Gは約６．７ｍｍである。この場合、スルーホール導体１０、導体パターン１１、１２、１３の長さを、λ15G／１６である約０．４２ｍｍよりも短くし、各接点が導体パターン１１から導体パターン１３まで滑らかに接続されるように配置する。
【００３７】
このように光パッケージＰ１の高周波信号線路を構成することにより、ＶＣＳＥＬ素子９の表面に垂直に、その背面後方から高周波電気信号を入射させ、その表面前方に光信号を出射するところのＶＣＳＥＬ素子９の実装構造を小型かつ広帯域に構成でき、例えば、側端部に光モジュールが実装され、スロットに差し込む薄型カード式等の形態の光モジュールアセンブリ等に好適に用いることが可能となる。また、基体１が誘電体であるために微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【００３８】
光パッケージＰ１の電気配線のうち直流線路は、スルーホール導体１０、導体パターン１１、１２、１３及び外部電極リード１４のそれぞれ一部で構成する。直流線路の一部はキャパシタを構成する櫛状平行平板導体１２ｄに接続する。
【００３９】
このように光パッケージＰ１の直流線路を構成することにより、簡便な構造でＶＣＳＥＬ素子９に印加する直流電圧の変動を小さくし、ＶＣＳＥＬ素子９の動作を安定化させることができる。また、基体１が誘電体であるために微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【００４０】
スルーホール導体１０と導体パターン１２の一部には、ＶＣＳＥＬ素子９又はＶＣＳＥＬドライバー２３等の放熱用として、さらに放熱用スルーホール導体１０ｅ、放熱用導体パターン１２ｅを形成し、放熱フィン２４を設ける。放熱用スルーホール導体１０ｅ、放熱用導体パターン１２ｅ及び放熱フィン２４は熱的に接続され、放熱経路を確保する。
【００４１】
このように光パッケージＰ１の放熱構造を構成することにより、基体１の表面１６以外の面に簡便に放熱面を広く確保し、光パッケージＰ１に実装されたＶＣＳＥＬ素子９、ＶＣＳＥＬドライバー２３等を冷却し、それらを安定に動作させる効果がある。
【００４２】
次に、光パッケージＰ１における他の構成について詳細に説明する。
【００４３】
基体１に使用する誘電体材料としては、アルミナ、窒化アルミニウム、ガラスセラミック等のセラミック材料を用いることができる。
【００４４】
導体パターン１１，１２，１３は、Ａｕ、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ等のいずれかを含む導体膜が印刷により形成され、それらはＣｕ、Ｗ等からなるスルーホール導体１０で接続される。
【００４５】
外部電極リード１４は光モジュールの外部電子回路基板への実装面１９に設けたキャスタレーションと呼ばれる凹部に、その一端を収容して銀ろう付けされ、その接合部は３面で保持される。
【００４６】
これにより、外部電極リード１４の一端の３面で外部電極リード１４は基体１に固定されるので、基体１を実装基体８に強固に固定できる。また、光モジュールの外部電子回路基板への実装面１９を実装基体８に隙間なく、或いは隙間を小さく密着させることができるため、高周波信号の伝送特性が安定な実装を行うことができる。
【００４７】
本実施形態において、実装基体８との接続端子として、外部電極リード１４を用いたが、これら外部電極リード１４の代わりに、グリッド状の複数の端子電極から成る端子電極群を、少なくとも３つの領域に形成してもよい。
【００５０】
また、表面１６の垂直上方に光路を確保する手段を講じることにより、ファブリーペローレーザダイオード（ＦＰ−ＬＤ）、分布帰還型レーザダイオード（ＤＦＢ−ＬＤ）等の端面発光型光半導体素子、導波路型フォトダイオード（ＷＧ−ＰＤ）等の端面受光型光半導体素子にも用いることができ、以上に述べた同様な効果を奏することができる。
【００５１】
なお、ＶＣＳＥＬ及びＶＣＳＥＬドライバーとその周辺回路用電子素子を実装する際、全てをキャビティ１５に実装する以外、それらの一部を裏面１７に形成した別のキャビティに実装してもよい。
【００５２】
また、ＶＣＳＥＬの実装と同様にＰＩＮ−ＰＤもしくはＡＰＤ及び前置増幅器としてトランスインピーダンスとその周辺回路用電子素子を実装する際、全てをキャビティ１５に実装する以外、それらの一部を裏面１７に形成した別のキャビティに実装してもよい。
【００５３】
また、ＦＰ−ＬＤ、ＤＦＢ−ＬＤ又はＷＧ−ＰＤの実装についても上記と同様である。
【００５４】
このように実装することにより、同じ光パッケージの大きさで実装面積を広くとり、多くの素子を実装でき、光半導体素子とその駆動用の周辺回路を集積化できる。これにより、小型で複雑な処理ができる高機能な光モジュールを実現できる。また、光半導体素子とその駆動用の周辺回路とが近接するため、それらの間を接続する電気配線での電気信号の劣化が少ない。
【００５５】
次に、光パッケージＰ１を用い、ＶＣＳＥＬ素子９をモジュールとして組み立てた光モジュールＭ１の構成について詳細に説明する。
【００５６】
光モジュールＭ１は、ＶＣＳＥＬ素子９をＶＣＳＥＬドライバー２３等とともに光パッケージＰ１に実装し電気配線を行った後、ＶＣＳＥＬ素子９と光導波体との光学的な位置合わせを行い、光導波体を支持体によって光パッケージＰ１に固定して完成する。
【００５７】
具体的には、まず、ＶＣＳＥＬ素子９を実装用の基体である基体１のキャビティ１５に、ＶＣＳＥＬドライバー２３等とともに実装し、ＶＣＳＥＬ素子９又はＶＣＳＥＬドライバー２３の不図示の電極と導体パターン１１の一端を金リボン２０で電気的に接続する。
【００５８】
次に、基体１の金属金具２にＶＣＳＥＬ素子９を覆うように透明窓金具３を配設する。この透明窓金具３の上部開口には不図示の透明サファイア窓が配設してある。そして透明窓金具３上に、円筒状で鍔部４ａが一端側に形成された第１の金属保護体４を、鍔部４ａが基体１側になるように配設する。この第１の金属保護体４の内部に、不図示のレンズを収容し、透明接着剤にて接着固定する。さらに、第１の金属保護体４と同様にして円筒の第２の金属保護体５内に、ＬＤに光接続させる光ファイバ２２が内部配置された円柱状のフェルール２１を収容して、この第２の金属保護体５を第１の金属保護体４内に収容する。このように、第１及び第２の金属保護体４、５において鍔部４ａ、５ａを備えることにより、不図示の光コネクタレセプタクルを嵌合できるようにしている。
【００５９】
なお、必要に応じて、金属保護体４の内部に光ファイバ２２中を伝播してきた反射戻り光を取り除くための光アイソレータを配設する。
【００６０】
金属金具２はコバール等から成り、これを基体１にろうづけされている。さらに、この上にコバールやステンレス等から成り、サファイア窓を設けた金属環状体の透明窓金具３を、ＶＣＳＥＬ素子９を実装した後、金属金具２に対してシーム溶接し、ＶＣＳＥＬ素子９を気密封止している。これにより、ＶＣＳＥＬ素子９を長寿命に保護することができる。
【００６１】
また、第１の金属保護体４及び第２の金属保護体５はコバールやステンレスで構成する。
【００６２】
最後に、光モジュールＭ１の外部電子回路基板への実装について、説明する。
【００６３】
光モジュールＭ１は外部電子回路基板である実装基体８の側端部８ａに搭載される。また、同時に、光モジュールＭ１を駆動するためのＩＣ６及びその周辺回路を構成するコンデンサや抵抗等の電子素子７も実装基体８に実装され光モジュールアセンブリＡ１が完成する。
【００６４】
光モジュールの外部電子回路基板への実装面１９に外部電極リード１４を取付けた構造とすることにより、実装基体の実装電極に予めクリームはんだ等のはんだを実装基体８の表面に塗布し、光モジュールＭ１、ＩＣ６及び電子素子７を、２６０℃程度のはんだリフロー工程に通し、一括実装することが可能となる。
【００６５】
以上のように、本実施形態によれば、光モジュールを外部電子回路基板に周辺回路を構成する部品とともにはんだリフロー等により自動化された一括したアセンブルを行うことができ、実装性に優れる。
【００６６】
かくして、光パッケージＰ１及びそれを用いた光モジュールＭ１によれば、例えばＶＣＳＥＬ等、面受発光型の光半導体素子の実装に適し、しかも量産性に優れ、小型で高周波特性に優れ信頼性の高い光パッケージ及びそれを用いた光モジュールを提供することができる。
【００６７】
【実施例】
以下に、本発明をより具体化した光パッケージＰ１の実施例を説明する。
【００６８】
基体１は、３．９ｍｍ□、厚み０．２５ｍｍ、比誘電率が９．４であるシート状のアルミナセラミックを６層、積層し構成した。各層には導体パターン１１、１２、１３を形成し、各層の導体パターン１１、１２、１３の層間を直径０．１ｍｍのスルーホール導体１０で接続し電気配線を形成した。このとき、導体パターン１３とスルーホール導体１０を階段状に配置し導体パターン１１と導体パターン１３の間を滑らかに接続した。
【００６９】
また、基体１の表面１６に表面１６の１層に孔を形成することによってキャビティ１５を形成した。また、基体１の裏面１７にも同様の方法によって基体裏面の凹部１８を形成し、光モジュールの外部電子回路基板への実装面１９（基体裏面の凹部１８の側面）に幅０．３mm、深さ０．２ｍｍのキャスタレーションを形成した。
【００７０】
さらに、そのキャスタレーションに、幅０．２ｍｍ、厚み０．１５ｍｍ、長さ１．９８ｍｍの外部電極リード１４を銀ろうで固定した。キャスタレーションと外部電極リード１４との隙間０．０５ｍｍを外部電極リード１４の長さ方向に０．４８ｍｍにわたって銀ろうで埋め、外部電極リード１４の３面が銀ろうと接するようにした。
【００７１】
最後に、基体１の表面１６に幅０．４ｍｍ、厚さ０．５ｍｍのＦｅＮｉＣｏ合金からなる金属金具２を銀ろう付けして、光パッケージＰ１が完成した。
【００７２】
光パッケージＰ１を特性インピーダンスが５０Ωであるコプレーナ線路が形成された実装基体８の側端部８ａに実装し、実装基体８上のコプレーナ線路と外部電極リード１４とを電気的に接続し、実装基体８上のコプレーナ線路の一端から導体パターン１１の一端までの間に電気信号を入出力して周波数応答特性を測定した結果、図１０に示す特性が得られた。この結果により、導体パターン１３とスルーホール導体１０を階段状に配置し、導体パターン１１と導体パターン１３を滑らかに接続することによって反射特性が大幅に向上することが確認された。
【００７３】
【発明の効果】
本発明の光パッケージ及びそれを用いた光モジュールによれば、以下に示す顕著な効果を奏することができる。
【００７４】
請求項１の光パッケージによれば、光モジュールを小型かつ広帯域に構成でき、例えば、端部に光モジュールが実装され、スロットに差し込む薄型カード式等の形態の光電変換モジュールアセンブリに好適に用いることが可能となる。また、微細な配線を多数形成でき、多数の信号を取り扱う複雑な回路に使用できる。
【００７５】
請求項２の光パッケージによれば、光パッケージの電気配線をさらに広帯域にできる。
【００７７】
請求項３の光パッケージによれば、基体を外部電子回路基板に強固に固定できる。また、光モジュールの実装面を外部電子回路基板に隙間なく、或いは隙間を小さく密着させることができるため、高周波信号の伝送特性が安定な実装を行うことができる。
【００７８】
請求項４の光パッケージによれば、簡便な構造で光半導体素子又は電子素子に印加する直流電圧の変動を小さくし、光パッケージに実装した光半導体素子又は電子素子の動作を安定化させることができる。
【００７９】
請求項５の光パッケージによれば、光半導体素子を動作させるための信号の劣化が少ない。また、光半導体素子を動作させるための電子回路も含めたモジュールを小型にできる。
【００８０】
請求項６の光パッケージによれば、基体の表面以外の面に簡便に放熱面を広く確保し、前記光パッケージに実装された光半導体素子又は電子素子を冷却し、それらを安定に動作させることができる。
【００８１】
請求項７の光パッケージによれば、前記電子素子もしくは前記光半導体素子を実装するための導体パターンに前記放熱フィンを接続したため、さらに前記冷却の効果を高めることができる。
【００８２】
請求項８の光モジュールによれば、外部電子回路基板への実装性に優れ、小型化、広帯域化、高信頼化、量産性向上に優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明に係る光パッケージの実施形態を模式的に説明する表面側の斜視図である。
【図２】本発明に係る光パッケージの実施形態を模式的に説明する裏面側の斜視図である。
【図３】本発明に係る光パッケージの実施形態を模式的に説明する裏面側の別の角度からの斜視図である。
【図４】本発明に係る光パッケージの実施形態を模式的に説明する内部の様子を示す透視図である。
【図５】本発明に係る光パッケージの実施形態を模式的に説明する図であり、光パッケージに面発光レーザ（ＶＣＳＥＬ）を実装したときの様子を示す斜視図である。
【図６】本発明に係る光パッケージの実施形態を模式的に説明する図であり、光パッケージに面発光レーザ（ＶＣＳＥＬ）を実装したときの様子を示す断面図である。
【図７】本発明に係る光パッケージの別の実施形態を模式的に説明する図であり、光パッケージの内部に放熱用の導体パターンを形成し、それを外部に取付けた放熱フィンに熱的に接続するようにしたときの構造を示す断面図である。
【図８】本発明に係る光モジュールの実施形態を模式的に説明する斜視図である。
【図９】本発明に係る光モジュールを外部電子回路基板に実装したときの様子を模式的に説明する側面図である。
【図１０】本発明に係る光パッケージの電気配線の周波数応答特性を説明するグラフである。
【図１１】従来技術に係る光パッケージ及びそれを用いた光モジュールの一例を模式的に説明する断面図である。
【図１２】従来技術に係る光パッケージの電気配線の周波数応答特性を説明する図であり、反射特性（Ｓ11）を示すグラフである。
【図１３】従来技術に係る光パッケージの電気配線の周波数応答特性を説明する図であり、透過特性（Ｓ21）を示すグラフである。
【符号の説明】
１：基体
２：金属金具（支持体を構成）
３：透明窓金具（支持体を構成）
４：第１の金属保護体（支持体を構成）
５：第２の金属保護体（支持体を構成）
６：ＩＣ
７：電子素子
８：実装基体（外部電子回路基板）
８ａ：側端部（外部電子回路基板）
９：ＶＣＳＥＬ素子（面発光レーザ素子；光半導体素子）
１０：スルーホール導体（接地導体１０ａ，１０ｂ、信号導体１０ｃにより構成）
１０ｅ：放熱用スルーホール導体
１１：導体パターン（基体表面に形成された接地導体１１ａ，１１ｂ、信号導体１１ｃにより構成）
１２：導体パターン（基体内層に形成された接地導体１２ａ，１２ｂ、信号導体１２ｃにより構成）
１２ｄ：櫛状平行平板導体（キャパシタを構成）
１２ｅ：放熱用導体パターン
１３：導体パターン（基体裏面に形成された接地導体１３ａ，１３ｂ、信号導体１３ｃにより構成）
１４：外部電極リード（リード導体）
１５：キャビティ
１６：基体の表面
１７：基体の裏面
１８：基体裏面の凹部
１９：光モジュールの外部電子回路基板への実装面（１８の側面）
２０：Ａｕワイヤ
２１：フェルール（光導波体を構成）
２２：光ファイバ（光導波体を構成）
２３：ＶＣＳＥＬドライバ（電子素子）
２４：放熱フィン
３０：ステム（ＴＯ−ＣＡＮパッケージを構成）
３１：キャップ（ＴＯ−ＣＡＮパッケージを構成）
３１ａ：透明窓
３２：リードピン
３３：グラスフィードスルー
４０：ＶＣＳＥＬ素子（面発光レーザ素子）
４１：金ワイヤ
Ｐ１：光パッケージ
Ｍ１：光モジュール
Ａ１：光モジュールアセンブリ
Claims (8)
- 表面に光半導体素子を実装する基体であって、複数の誘電体層からなる積層構造を備え、外部回路基板の側端部に実装するための実装面を有し、この実装面にキャスタレーションが設けられた基体と、
前記積層構造の表面及び裏面に形成した導体パターンであって、前記表面側の導体パターンから前記光半導体素子に電気信号を入出力するようにした、導体パターンと、
前記積層構造の内部に形成され、導体パターン及びスルーホール導体から成り、互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記裏面側の導体パターンから前記表面側の導体パターンに近づくに従って次第に狭くし、かつ前記電気信号の波長の１／４よりも短くした階段状導体と、
前記実装面上で外部回路基板上の外部配線と接続するためのリード導体であって、一端が前記キャスタレーションの内部に収容されるとともに、前記裏面側の導体パターンに接続されて、前記階段状導体を介して前記表面側の導体パターンと電気的に接続されるリード導体と、を具備したことを特徴とする光パッケージ。 - 互いに隣り合う前記誘電体層に形成された前記スルーホール導体の中心から中心までの間隔を、前記電気信号の波長の１／１６以下にしたことを特徴とする請求項１に記載の光パッケージ。
- 前記キャスタレーション内において、前記リード導体を少なくとも３面で保持したことを特徴とする請求項１または２に記載の光パッケージ。
- 前記積層構造の一部にキャパシタを構成したことを特徴とする請求項１乃至３のいずれかに記載の光パッケージ。
- 前記積層構造の表面もしくは裏面に、前記光半導体素子を駆動するための電子素子を実装したことを特徴とする請求項１乃至４のいずれかに記載の光パッケージ。
- 前記積層構造の表面を除く面に放熱フィンを取付けたことを特徴とする請求項１乃至５のいずれかに記載の光パッケージ。
- 前記電子素子もしくは前記光半導体素子を実装するための導体パターンの一部として、放熱用導体パターンを設け、この放熱用導体パターンに前記放熱フィンを接続したことを特徴とする請求項６に記載の光パッケージ。
- 請求項１乃至７のいずれかに記載の光パッケージに、少なくとも光半導体素子を実装して成る光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021243A JP4454233B2 (ja) | 2003-01-30 | 2003-01-30 | 光パッケージ及びそれを用いた光モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021243A JP4454233B2 (ja) | 2003-01-30 | 2003-01-30 | 光パッケージ及びそれを用いた光モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235379A JP2004235379A (ja) | 2004-08-19 |
| JP4454233B2 true JP4454233B2 (ja) | 2010-04-21 |
Family
ID=32950631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003021243A Expired - Fee Related JP4454233B2 (ja) | 2003-01-30 | 2003-01-30 | 光パッケージ及びそれを用いた光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4454233B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103617968A (zh) * | 2013-12-06 | 2014-03-05 | 中国电子科技集团公司第四十四研究所 | Apd焦平面的封装装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5549104B2 (ja) * | 2008-05-29 | 2014-07-16 | 株式会社リコー | 発光装置、光走査装置及び画像形成装置 |
| US8280203B2 (en) * | 2009-07-07 | 2012-10-02 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Parallel optical communications device having weldable inserts |
| JP5462010B2 (ja) * | 2010-01-27 | 2014-04-02 | 日本オクラロ株式会社 | 光モジュール |
| CN104834167A (zh) * | 2015-05-12 | 2015-08-12 | 苏州佳世达光电有限公司 | 投影装置 |
-
2003
- 2003-01-30 JP JP2003021243A patent/JP4454233B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103617968A (zh) * | 2013-12-06 | 2014-03-05 | 中国电子科技集团公司第四十四研究所 | Apd焦平面的封装装置 |
| CN103617968B (zh) * | 2013-12-06 | 2016-01-20 | 中国电子科技集团公司第四十四研究所 | Apd焦平面陈列芯片的封装装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004235379A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841733B2 (en) | Laser monitoring and control in a transmitter optical subassembly having a ceramic feedthrough header assembly | |
| JP4687133B2 (ja) | 光送信アセンブリ | |
| JP3978188B2 (ja) | 光素子モジュールパッケージ及びその製造方法 | |
| JP5180176B2 (ja) | Ｔｏ−ｃａｎ型ｔｏｓａモジュール | |
| JP5144628B2 (ja) | Ｔｏ−ｃａｎ型ｔｏｓａモジュール | |
| JP4015440B2 (ja) | 光通信モジュール | |
| US7039083B2 (en) | High speed optical transmission assembly | |
| JP2003273278A (ja) | パッケージ型半導体装置 | |
| JP2005167189A (ja) | 光−電気変換モジュール及びそれを用いた光トランシーバ | |
| JP4587218B2 (ja) | パッケージ型半導体装置 | |
| US7412120B2 (en) | Optical module and optical transmission apparatus | |
| JP2003229629A (ja) | 光モジュール | |
| WO2021014568A1 (ja) | Ｔｏ－ｃａｎ型光送信モジュール | |
| JP2011100785A (ja) | Ｔｏ−ｃａｎ形光モジュール用パッケージおよびｔｏ−ｃａｎ形光モジュール | |
| JP4940628B2 (ja) | 光送信モジュール、光送受信モジュール及び光通信装置 | |
| KR102343073B1 (ko) | 광 반도체 장치 | |
| JP4454233B2 (ja) | 光パッケージ及びそれを用いた光モジュール | |
| US7255494B2 (en) | Low-profile package for housing an optoelectronic assembly | |
| US20050135443A1 (en) | Support structure for an optical device | |
| JP2008103774A (ja) | 高周波光伝送モジュールおよび光伝送器 | |
| JP4105647B2 (ja) | 半導体レーザモジュール及び光伝送器 | |
| JP2016181542A (ja) | 高周波伝送線路および光回路 | |
| JP2004179559A (ja) | 光モジュール及びそれを用いた光モジュールアセンブリ | |
| JP4163909B2 (ja) | 光モジュール及びそれを用いた光モジュールアセンブリ | |
| US11177887B2 (en) | Substrate with stepped profile for mounting transmitter optical subassemblies and an optical transmitter or transceiver implementing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |