KR100703033B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100703033B1
KR100703033B1 KR1020060026036A KR20060026036A KR100703033B1 KR 100703033 B1 KR100703033 B1 KR 100703033B1 KR 1020060026036 A KR1020060026036 A KR 1020060026036A KR 20060026036 A KR20060026036 A KR 20060026036A KR 100703033 B1 KR100703033 B1 KR 100703033B1
Authority
KR
South Korea
Prior art keywords
single crystal
pattern
crystal silicon
thin film
insulating film
Prior art date
Application number
KR1020060026036A
Other languages
English (en)
Inventor
강성관
신유균
이종욱
손용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060026036A priority Critical patent/KR100703033B1/ko
Priority to US11/716,894 priority patent/US7432173B2/en
Application granted granted Critical
Publication of KR100703033B1 publication Critical patent/KR100703033B1/ko

Links

Images

Classifications

    • H01L21/2026—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

개시된 반도체 장치는 단결정 실리콘 기판, 상기 단결정 실리콘 기판상에 형성되는 하부 절연막 패턴, 상기 하부 절연막 패턴 상에 형성되는 상부 절연막 패턴 및 상기 하부 절연막 패턴의 하부 개구부와 상부 절연막 패턴의 상부 개구부 내에 충분하게 매립되는 단결정 실리콘 패턴을 포함한다. 특히, 상기 하부 절연막 패턴은 상기 단결정 실리콘 기판의 표면을 부분적으로 노출시키는 하부 개구부를 갖고, 상기 상부 절연막 패턴은 상기 하부 개구부와 연통하면서 상기 하부 절연막 패턴을 부분적으로 노출시키는 상부 개구부를 갖는다. 그리고, 상기 단결정 실리콘 패턴은 레이저 빔을 조사하여 그 결정 구조를 비정질 실리콘 또는 다결정 실리콘으로부터 단결정 실리콘으로 변환시켜 획득한다.

Description

반도체 장치 및 그 제조 방법{semiconductor device and method of manufacturing the same}
도 1은 본 발명의 SOI 기판을 포함하는 반도체 장치를 나타내는 개략적인 단면도이다.
도 2a 내지 도 2f는 도 1의 SOI 기판을 포함하는 반도체 장치의 제조 방법 1을 나타내는 단면도들이다.
도 3a 내지 도 3f는 도 1의 SOI 기판을 포함하는 반도체 장치의 제조 방법 2를 나타내는 단면도들이다.
도 4a 내지 도 4f는 도 1의 SOI 기판을 포함하는 반도체 장치의 제조 방법 3을 나타내는 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : SOI 기판 101 : 단결정 실리콘 기판
103 : 하부 절연막 패턴 105 : 상부 절연막 패턴
107 : 하부 개구부 109 : 상부 개구부
110 : 단결정 실리콘 패턴 200 : 모스 트렌지스터
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로써, 보다 상세하게는 실리콘-온-인슐레이터(silicon-on-insulator : 이하, 'SOI'이라 칭함) 기판을 사용하는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 미세 패턴을 갖는 반도체 장치의 제조에서는 벌크(bulk) 실리콘 기판 대신에 기생 용량 등의 감소에 보다 유리한 SOI 기판을 사용하는 추세에 있다. 여기서, 상기 SOI 기판은 단결정 실리콘 기판 내부에 절연막이 매몰된 구조를 갖는다. 아울러, 상기 SOI 기판은 반도체 장치 중에서도 모스 트랜지스터를 포함하는 반도체 메모리 장치 등에 주로 적용된다.
그러나, 상기 SOI 기판을 사용한 반도체 메모리 장치의 경우에는 모스 트렌지스터의 드레인 영역 근처에서 전자의 임팩트 이온화(impact ionization)에 의해 생성된 정공(hole)들이 플로팅된 몸체로부터 쉽게 빠져나가지 못하고 축적되는 상황이 빈번하게 발생한다. 이와 같이, 상기 정공들이 몸체에 축적될 경우에는 몸체 포텐셜을 증가시켜 소스와 몸체 사이의 포텐셜 장벽을 낮추게 되고, 그 결과 모스 트랜지스터의 문턱 전압이 낮아짐과 동시에 드레인 전류가 증가되는 플로팅 몸체 효과(floating body effect)를 유발시킨다. 그리고, 상기 플로팅 몸체 효과가 유발될 경우에는 문턱 전압이 감소하고, 드레인 전류와 차단 전류가 증가되어 킨크 효과(kink effect) 등과 등은 문제점이 발생하게 된다.
본 발명의 일 목적은 플로팅 몸체 효과를 제거함과 아울러 소자 분리막이 동 시에 형성되는 SOI 기판을 갖는 반도체 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 SOI 기판을 갖는 반도체 장치를 용이하게 제조하는 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장치는 단결정 실리콘 기판, 상기 단결정 실리콘 기판 상에 형성되는 하부 절연막 패턴, 상기 하부 절연막 패턴 상에 형성되는 상부 절연막 패턴 및 상기 하부 절연막 패턴의 하부 개구부와 상부 절연막 패턴의 상부 개구부 내에 충분하게 매립되는 단결정 실리콘 패턴을 포함한다. 특히, 상기 하부 절연막 패턴은 상기 단결정 실리콘 기판의 표면을 부분적으로 노출시키는 하부 개구부를 갖고, 상기 상부 절연막 패턴은 상기 하부 개구부와 연통하면서 상기 하부 절연막 패턴을 부분적으로 노출시키는 상부 개구부를 갖는다. 그리고, 상기 단결정 실리콘 패턴은 레이저 빔을 조사하여 그 결정 구조를 비정질 실리콘 또는 다결정 실리콘으로부터 단결정 실리콘으로 변환시켜 획득한다.
상기 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 단결정 실리콘 기판 상에 서로 다른 식각 선택비를 갖는 하부 절연막과 상부 절연막을 순차적으로 형성한다. 이어서, 상기 식각 선택비를 이용한 식각 공정을 수행하여 상기 하부 절연막의 표면을 부분적으로 노출시키는 상부 개구부를 갖는 상부 절연막 패턴을 형성한다. 계속해서, 식각 공정을 수행하여 상기 상부 개구부와 연통하면서 상기 단결정 실리콘 기판의 표면을 부분적으로 노출시키는 하부 개구부를 갖는 하부 절연막 패턴을 형성한다. 그리고, 상기 상부 절연막 패턴과 하부 절연막 패턴을 갖는 결과물 상에 비정질 실리콘 박막 또는 다결정 실리콘 박막을 적층하여 상기 하부 개구부와 상부 개구부를 충분하게 매립시킨 후, 상기 비정질 실리콘 박막 또는 다결정 실리콘 박막에 레이저 빔을 조사하여 그 결정 구조가 단결정으로 변환되는 단결정 실리콘 패턴을 형성한다.
상기 다른 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법은 단결정 실리콘 기판 상에 상기 단결정 실리콘 기판의 표면을 부분적으로 노출시키는 하부 개구부를 갖는 하부 절연막 패턴을 형성한다. 그리고, 상기 하부 개구부 내에 제1 레이저 빔의 조사에 의해 그 결정 구조를 비정질 실리콘 또는 다결정 실리콘으로부터 단결정 실리콘으로 변환시킨 하부 단결정 실리콘 패턴을 충분하게 매립시킨다. 이어서, 상기 하부 단결정 실리콘 패턴을 갖는 결과물 상에 상기 하부 절연막 패턴과 서로 다른 식각 선택비를 갖고, 상기 하부 단결정 실리콘 패턴의 표면과 그 주변의 상기 하부 절연막 패턴을 노출시키는 상부 개구부를 갖는 상부 절연막 패턴을 형성한다. 그리고, 상기 상부 개구부 내에 제2 레이저 빔의 조사에 의해 그 결정 구조를 비정질 실리콘 또는 다결정 실리콘으로부터 단결정 실리콘으로 변환시킨 상부 단결정 실리콘 패턴을 충분하게 매립시킨다.
이와 같이, 본 발명에 의하면 단결정 실리콘 기판과 단결정 실리콘 패턴 및 이들 사이에 개재되는 절연막 패턴을 포함하는 SOI 기판을 용이하게 획득할 수 있다. 특히, 본 발명에서는 상기 단결정 실리콘 패턴을 레이저 빔의 조사에 의한 결정 구조의 변화를 통하여 획득하기 때문에 결정 결함이 거의 발생하지 않는다. 아 울러, 상기 절연막 패턴을 하부 절연막 패턴과 상부 절연막 패턴의 다층 절연막 패턴으로 형성하기 때문에 별도의 공정을 수행하지 않고도 소자 분리막을 획득할 수 있다.
따라서, 본 발명은 플로팅 몸체 효과를 제거함과 아울러 소자 분리막이 동시에 형성되는 SOI 기판을 용이하게 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 박막, 개구부들 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 박막이 다른 박막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 박막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 박막이 개재될 수도 있다.
도 1은 본 발명의 SOI 기판을 포함하는 반도체 장치를 나타내는 개략적인 단면도이다.
도 1을 참조하면, 상기 반도체 장치(10)는 SOI 기판(100)과 상기 SOI 기판(100)에 형성되는 모스 트랜지스터(200)를 포함한다.
먼저, 상기 반도체 장치(10)는 상기 SOI 기판(100)으로서 단결정 실리콘 기 판(101), 하부 절연막 패턴(103), 상부 절연막 패턴(105) 및 단결정 실리콘 패턴(110)을 포함한다. 여기서, 상기 SOI 기판(100)은 단결정 실리콘 기판(101)과 상기 단결정 실리콘 패턴(110) 사이에 하부 절연막 패턴(103)이 개재되는 구조를 갖는다. 아울러, 상기 단결정 실리콘 패턴(110)은 채널 영역의 기능을 갖고, 상기 상부 절연막 패턴(105)은 채널 영역의 기능을 갖는 상기 단결정 실리콘 패턴(110) 사이에 위치하기 때문에 소자 분리막의 기능을 갖는다.
그리고, 상기 하부 절연막 패턴(103)과 상기 상부 절연막 패턴(105) 각각은 하부 개구부(107)와 상부 개구부(109)를 갖는다. 특히, 상기 상부 절연막 패턴(105)의 상부 개구부(109)의 경우에는 식각 선택비를 이용하여 형성한다. 그러므로, 상기 하부 절연막 패턴(103)과 상기 상부 절연막 패턴(105)은 서로 다른 식각 선택비를 갖는 것이 바람직하다. 따라서, 상기 하부 절연막 패턴(103)이 실리콘 질화물을 포함할 경우에는 상기 상부 절연막 패턴(105)은 실리콘 산화물을 포함하는 것이 바람직하고, 상기 하부 절연막 패턴(103)이 실리콘 산화물을 포함할 경우에는 상기 상부 절연막 패턴(105)은 실리콘 질화물을 포함하는 것이 바람직하다. 다만, 본 발명의 실시예에서는 상기 상부 절연막 패턴(105)이 소자 분리막으로 기능하기 때문에 상기 하부 절연막 패턴(103)은 실리콘 질화물을 포함하고, 상기 상부 절연막 패턴(105)은 실리콘 산화물을 포함하는 것이 바람직하다.
아울러, 상기 상부 개구부(105)는 식각 선택비를 이용한 식각 공정을 수행하거나, 포토레지스트 패턴 또는 하드 마스크 등과 같은 식각 마스크를 사용한 사진 식각 공정을 수행하여 획득하는 것이 바람직하다.
그리고, 상기 단결정 실리콘 패턴(110)은 하부 개구부(107)와 상부 개구부(107) 내에 충분하게 매립되는 구조를 갖는다. 만약, 상기 단결정 실리콘 패턴(110)을 선택적 에피택시얼 성장(selective epitaxial growth : SEG)을 수행하여 획득할 경우에는 하부 개구부(107)에 의해 노출되고, 시드로 작용하는 단결정 실리콘 기판(101)의 표면에서 자연 산화막이 성장하여 결함으로 작용하기 때문에 바람직하지 않다. 따라서, 본 발명의 실시예에서는 비정질 실리콘 또는 다결정 실리콘을 포함하는 박막을 상기 하부 개구부(107)와 상부 개구부(105) 내에 충분하게 적층시킨 후, 레이저 빔을 조사하여 그 결정 구조를 단결정 실리콘으로 변환시킴으로써 획득한다. 여기서, 상기 레이저 빔은 상기 비정질 실리콘 또는 다결정 실리콘을 녹일 수 있는 온도로 조사하는 것이 바람직하다.
또한, 상기 단결정 실리콘 패턴(110)에는 불순물이 도핑되는 것이 바람직하다. 상기 불순물의 예로서는 보론(B), 포스포러스(P), 아르제닉(As) 등을 들 수 있고, 이들은 단독으로 사용하는 것이 바람직하다. 여기서, 상기 불순물은 주로 확산, 이온 주입 등을 수행하여 도핑시킬 수 있다.
그리고, 상기 반도체 장치(10)는 상기 단결정 실리콘 패턴(110) 상에 형성되는 게이트 패턴(201)과 상기 게이트 패턴(201)과 인접하는 단결정 실리콘 패턴(110)의 표면 아래에 형성되는 소스/드레인(203a, 203b)을 갖는 모스 트렌지스터(200)를 포함한다. 여기서, 상기 게이트 패턴(201)은 게이트 절연막 패턴(201a)과 게이트 도전막 패턴(201b) 및 상기 게이트 절연막 패턴(201a)과 게이트 도전막 패턴(201b)의 측벽에 형성되는 게이트 스페이서(201c)를 포함한다.
이와 같이, 본 발명에 의하면 상기 SOI 기판(100)의 구조에서 상기 단결정 실리콘 패턴(110)을 레이저 빔의 조사에 의한 결정 구조의 변화를 통하여 획득한다. 그러므로, 결함이 거의 발생하지 않는 단결정 실리콘 패턴(110)을 용이하게 획득할 수 있고, 그 결과 플로팅 몸체 효과 등의 유발을 충분하게 저지할 수 있다. 아울러, 본 발명에서의 상기 SOI 기판(100)은 별도의 공정을 수행하지 않고도 용이하게 소자 분리막을 획득할 수 있다.
이하, 언급한 SOI 기판을 포함하는 반도체 장치를 제조하는 방법들에 대하여 설명하기로 한다.
제조 방법 1
도 2a 내지 도 2f는 도 1의 SOI 기판을 포함하는 반도체 장치의 제조 방법 1을 나타내는 단면도들이다.
도 2a를 참조하면, 단결정 실리콘 기판(101) 상에 서로 다른 식각 선택비를 갖는 하부 절연막(103a)과 상부 절연막(105a)을 적층한다. 여기서, 상기 하부 절연막(103a)은 주로 실리콘 질화물을 포함하고, 상기 상부 절연막(105a)은 실리콘 산화물을 포함하는 것이 바람직하다. 특히, 상기 하부 절연막(103a)과 상기 상부 절연막(105a) 각각은 그 기능에 부합되는 두께를 갖도록 적층하는 것이 바람직하다. 즉, 설계된 회로 패턴에 근거하여 상기 하부 절연막(103a)은 SOI 기판에서의 매몰 절연막의 기능을 원활하게 수행하는 두께로 적층하고, 상기 상부 절연막(105a)은 소자 분리막의 기능을 원활하게 수행하는 두께로 적층한다.
도 2b를 참조하면, 상기 상부 절연막(105a)과 하부 절연막(103a)의 식각 선택비를 이용한 식각 공정을 수행하여 상기 상부 절연막(105a)을 패터닝한다. 이에 따라, 상기 단결정 실리콘 기판(101) 상부에는 상기 하부 절연막(103a)의 표면을 노출시키는 상부 개구부(109)를 갖는 상부 절연막 패턴(105)이 형성된다.
도 2c를 참조하면, 상기 상부 절연막 패턴(105)과 하부 절연막(103a)의 식각 선택비를 이용한 식각 공정을 수행하거나, 포토레지스트 패턴 또는 하드 마스크를 식각 마스크로 사용하는 식각 공정을 수행한다. 이에 따라, 상기 단결정 실리콘 기판(101) 상부에는 상기 단결정 실리콘 기판(101)의 표면을 노출시키는 하부 개구부(107)를 갖는 하부 절연막 패턴(103)이 형성된다. 특히, 상기 하부 절연막 패턴(103)의 하부 개구부(107)는 상기 상부 절연막 패턴(105)의 상부 개구부(109)와 연통하는 구조를 갖도록 형성한다.
계속해서, 도 2d를 참조하면, 상기 상부 개구부(109)와 하부 개구부(107)를 갖는 결과물 상에 비정질 실리콘 또는 다결정 실리콘을 포함하는 박막(110a)을 형성한다. 이와 같이, 상기 결과물 상에 비정질 실리콘 또는 다결정 실리콘의 박막(110a)을 형성함에 따라, 상기 상부 개구부(109)와 하부 개구부(107) 내에 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)이 충분하게 매립된다. 여기서, 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)은 소스 가스로서 SiH4, Si2H6 등을 사용하는 화학기상증착 공정 등을 수행하여 형성한다.
아울러, 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)을 형성할 때, 상기 박막(110a)에 불순물을 도핑시킬 수 있다. 이와 같이, 상기 박막(110a)에 불순물을 인-시튜로 도핑할 경우에는 상기 소스 가스와 함께 불순물 가스를 제공하면 된다. 만약, 상기 박막(110a)에 포스포러스를 도핑시킬 경우에는 상기 불순물 가스로서 PH3 등을 제공하고, 상기 박막(110a)에 보론을 도핑시킬 경우에는 상기 불순물 가스로서 B2H6 등을 제공한다.
도 2e를 참조하면, 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)에 레이저 빔(120)을 조사한다. 그 결과, 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)에는 상변화가 일어난다. 즉, 상기 레이저 빔(120)을 조사하여 상기 박막(110a)을 녹임(melting)으로서 상기 박막(110a)이 고상에서 액상으로 변화하는 것이다. 특히, 상기 박막(110a)의 상부 표면으로부터 하부 개구부(107)의 저부인 상기 단결정 실리콘 기판(101)의 계면까지 액상으로 변화하는 상변화가 일어난다.
그리고, 상기 레이저 빔(120)의 조사에 의해 일어나는 상변화는 상기 박막(110a)을 액상으로 변화시키는 과정을 포함한다. 따라서, 액상으로 변화된 박막(110a)에 상기 단결정 실리콘 기판(101)의 결정 구조인 단결정이 시드로 작용하고, 그 결과 상기 박막(110a)의 결정 구조가 단결정으로 변환된다. 또한, 상기 박막(110a)의 상변화와 결정 구조의 변환은 수 나노초(ns) 동안 진행되기 때문에 상기 박막(110a)이 액상으로 변화하여도 상기 단결정 실리콘 기판(101)으로부터 흘러내리는 상황은 발생하지 않는다.
아울러, 상기 레이저 빔(120)의 조사에서는 상기 박막(110a)을 액상으로 상 변화를 시켜야 하기 때문에 상기 박막을 녹일 수 있는 온도로 조사해야 한다. 그러므로, 상기 박막(110a)이 비정질 실리콘 또는 다결정 실리콘을 포함하기 때문에 상기 레이저 빔(120)의 조사에 의해 조성되는 온도는 약 1,410℃인 것이 바람직하다. 이는, 실리콘의 녹는점(melting point)이 약 1,410℃이기 때문이다.
또한, 상기 레이저 빔(120)을 조사하기 위한 부재로서는 기체 레이저의 일종인 엑시머(excimer) 레이저를 예로 들 수 있다. 또한, 상기 레이저 부재는 스캔이 가능한 방식의 구조를 갖는 것이 바람직하다. 이는, 짧은 시간 내에 상기 레이저 빔(120)의 조사를 달성하기 위함이다.
그리고, 상기 레이저 빔(120)을 조사할 때 상기 단결정 실리콘 기판(101)을 가열하는 것이 바람직하다. 이와 같이, 상기 단결정 실리콘 기판(101)을 가열하는 것은 상기 레이저 빔(120)을 조사하여 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)을 상변화시킬 때 상기 상변화가 일어나는 상기 박막(110a)에서의 온도 구배를 감소시키기 위함이다. 그러므로, 본 실시예에서는 상기 레이저 빔(120)을 조사할 때 상기 단결정 실리콘 기판(101)을 약 400℃로 가열한다.
이와 같이, 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)에 레이저 빔(120)을 조사하여 그 결정 구조를 단결정 실리콘으로 변환시킴으로써 상기 단결정 실리콘 기판(101) 상부에는 단결정 실리콘의 박막(110b)이 형성된다.
도 2f를 참조하면, 상기 단결정 실리콘의 박막(110b)을 상기 상부 절연막 패턴(105)의 표면이 노출될 때까지 평탄화시킨다. 상기 단결정 실리콘의 박막(110b)의 평탄화는 주로 화학기계적 연마를 수행하여 달성한다. 이에 따라, 상기 단결정 실리콘 기판(101) 상부에는 상기 하부 개구부(107)와 상부 개구부(109) 내에 충분하게 매립되는 플러그 구조를 갖는 단결정 실리콘 패턴(110)이 형성된다.
이와 같이, 본 발명에서는 상기 도 2a 내지 도 2f에서 설명한 공정들을 순차적으로 수행함으로써 단결정 실리콘 기판(101)과 단결정 실리콘 패턴(110) 사이에 하부 절연막 패턴(103)이 개재되는 SOI 기판(100)을 획득한다. 아울러, 상기 단결정 실리콘 패턴(110)과 이웃하는 상부 절연막 패턴(105)은 소자 분리막의 기능을 갖는다.
언급한 바와 같이, 본 발명에서는 상기 레이저 빔(120)의 조사에 의해 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)의 결정 구조를 단결정 실리콘으로 변환시키기 때문에 상기 단결정 실리콘 기판(101)과 접하는 계면에서 발생하는 결함을 충분하게 저지할 수 있다. 따라서, 본 발명에서는 상기 단결정 실리콘 기판(101)과 접하는 계면에서 발생하는 결함을 충분하게 저지되는 단결정 실리콘 패턴(110)을 획득할 수 있다. 그러므로, 플로팅 바디 효과의 유발을 충분하게 저지할 수 있는 SOI 기판(100)의 획득이 가능하다. 또한, 별도의 공정을 수행하지 않아도 소자 분리막을 얻을 수 있다.
그리고, 언급한 제조 방법에서는 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)에 불순물을 인-시튜로 도핑하는 방법에 대하여 설명하고 있지만, 다른 예로서 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)을 형성한 이후에 이온 주입을 수행하여 상기 불순물을 도핑할 수도 있다.
또한, 언급한 제조 방법에서는 상기 비정질 실리콘 또는 다결정 실리콘의 박 막(110a)을 단결정 실리콘의 박막(110b)으로 형성한 후, 평탄화를 수행하는 방법에 대하여 설명하고 있지만, 다른 예로서 상기 비정질 실리콘 또는 다결정 실리콘의 박막(110a)을 형성하고, 평탄화를 수행한 후, 평탄화된 박막에 레이저 빔(120)을 조사하여 단결정 실리콘 패턴(110)으로 형성할 수도 있다.
이와 같이, 상기 SOI 기판(100)을 획득한 후, 상기 단결정 실리콘 패턴(110)에 게이트 패턴 및 소스/드레인의 모스 트랜지스터 등을 형성함으로써 상기 SOI 기판(100)을 포함하는 반도체 장치를 제조한다.
제조 방법 2
도 3a 내지 도 3f는 도 1의 SOI 기판을 포함하는 반도체 장치의 제조 방법 2를 나타내는 단면도들이다. 그리고, 제조 방법 2에서의 참조 부호들 중에서 제조 방법 1에서의 참조 부호들과 동일한 참조 부호의 경우에는 서로 동일한 부재를 나타낸다.
도 3a를 참조하면, 단결정 실리콘 기판(101) 상에 하부 절연막을 형성한다. 여기서, 상기 하부 절연막은 언급한 반도체 장치의 SOI 기판에 매몰 절연막으로 사용되는 부재이기 때문에 실리콘 질화막을 포함하는 것이 바람직하다. 그리고, 상기 하부 절연막을 패터닝하여 상기 단결정 실리콘 기판(101)의 표면을 노출시키는 하부 개구부(107)를 갖는 하부 절연막 패턴(103)을 형성한다. 여기서, 상기 하부 절연막의 패터닝은 주로 포토레지스트 패턴을 식각 마스크로 사용하는 사진 식각 공정에 의해 달성된다.
도 3b를 참조하면, 상기 하부 절연막 패턴(103)을 갖는 결과물 상에 비정질 실리콘 또는 다결정 실리콘을 포함하는 박막(130a)을 형성한다. 상기 박막(130a)의 형성은 불순물을 도핑시키는 것을 제외하고는 언급한 제조 방법 1에서의 그것과 동일하다.
이어서, 상기 박막(130a)에 레이저 빔(140)을 조사한다. 그 결과, 상기 비정질 실리콘 또는 다결정 실리콘의 박막(130a)은 그 결정 구조가 단결정 실리콘으로 변환된다. 이와 같이, 상기 레이저 빔(140)을 조사함에 따라 상기 하부 절연막 패턴(103)을 갖는 결과물 상에는 단결정 실리콘을 포함하는 박막이 형성된다. 그리고, 제조 방법 2에서 설명하고 있는 상기 레이저 빔(140)의 조사 또한 제조 방법 1에서 설명하고 있는 레이저 빔의 조사와 동일하다.
도 3c를 참조하면, 상기 단결정 실리콘을 포함하는 박막을 상기 하부 절연막 패턴(103)의 표면이 노출될 때까지 평탄화시킨다. 상기 단결정 실리콘을 포함하는 박막의 평탄화는 주로 화학기계적 연마를 수행하여 달성한다. 이에 따라, 상기 단결정 실리콘 기판(101)의 상부에는 상기 하부 개구부(107) 내에 충분하게 매립되는 플러그 구조를 갖는 하부 단결정 실리콘 패턴(130)이 형성된다.
그리고, 언급한 제조 방법에서는 상기 레이저 빔(140)을 조사하여 비정질 실리콘 또는 다결정 실리콘의 박막(130a)을 단결정 실리콘의 박막으로 형성한 후, 평탄화를 수행하는 방법에 대하여 설명하고 있지만, 다른 예로서는 상기 비정질 실리콘 또는 다결정 실리콘의 박막(130a)을 형성하고, 평탄화를 수행한 후, 레이저 빔(140)을 조사하여 플러그 구조를 갖는 하부 단결정 실리콘 패턴(130)을 형성할 수 도 있다.
도 3d를 참조하면, 상기 하부 단결정 실리콘 패턴(130)을 갖는 결과물 상에 상부 절연막을 형성한다. 여기서, 상기 상부 절연막은 소자 분리막으로 적용되는 부재이고, 패터닝을 원활하게 수행해여 하기 때문에 상기 하부 절연막 패턴(103)과 서로 다른 식각 선택비를 갖는 것이 바람직하다. 따라서, 상기 하부 절연막 패턴(103)이 실리콘 질화물을 포함하기 때문에 상기 상부 절연막은 실리콘 산화물을 포함하는 것이 바람직하다. 계속해서, 상기 상부 절연막을 형성한 후, 상기 상부 절연막을 패터닝하여 상기 하부 절연막 패턴(103)을 노출시키면서 상기 하부 개구부(107)와 연통되는 상부 개구부(109)를 갖는 상부 절연막 패턴(105)을 형성한다.
도 3e를 참조하면, 상기 상부 절연막 패턴(105)을 갖는 결과물 상에 비정질 실리콘 또는 다결정 실리콘을 포함하는 박막(135a)을 형성한다. 상기 박막(135a)의 형성은 언급한 제조 방법 1에서의 그것과 동일한다. 그러므로, 상기 비정질 실리콘 또는 다결정 실리콘의 박막(135a)을 형성할 때, 상기 박막(135a)에 불순물을 도핑시킬 수 있다.
이어서, 상기 박막(135a)에 레이저 빔(150)을 조사한다. 그 결과, 상기 비정질 실리콘 또는 다결정 실리콘의 박막(135a)은 그 결정 구조가 단결정 실리콘으로 변환된다. 이와 같이, 상기 레이저 빔(150)을 조사함에 따라 상기 상부 절연막 패턴(105)을 갖는 결과물 상에는 단결정 실리콘을 포함하는 박막이 형성된다. 그리고, 언급하고 있는 상기 레이저 빔(150)의 조사 또한 제조 방법 1에서 설명하고 있는 레이저 빔의 조사와 동일하다.
도 3f를 참조하면, 상기 단결정 실리콘을 포함하는 박막을 상기 상부 절연막 패턴(105)의 표면이 노출될 때까지 평탄화시킨다. 여기서, 상기 단결정 실리콘을 포함하는 박막의 평탄화는 주로 화학기계적 연마를 수행하여 달성한다. 이에 따라, 상기 단결정 실리콘 기판(101)의 상부에는 상기 상부 개구부(109) 내에 충분하게 매립되는 플러그 구조를 갖는 상부 단결정 실리콘 패턴(135)이 형성된다.
이에 따라, 상기 단결정 실리콘 기판(101) 상부에는 상기 하부 단결정 실리콘 패턴(130)과 상기 상부 단결정 실리콘 패턴(135)을 포함하는 단결정 실리콘 패턴(110)이 형성된다.
그리고, 언급한 제조 방법에서는 상기 레이저 빔(150)을 조사하여 비정질 실리콘 또는 다결정 실리콘의 박막(135a)을 단결정 실리콘의 박막으로 형성한 후, 평탄화를 수행하는 방법에 대하여 설명하고 있지만, 다른 예로서는 상기 비정질 실리콘 또는 다결정 실리콘의 박막(135a)을 형성하고, 평탄화를 수행한 후, 레이저 빔(150)을 조사하여 플러그 구조를 갖는 상부 단결정 실리콘 패턴(135)을 형성할 수도 있다.
또한, 언급한 제조 방법에서는 상기 상부 절연막 패턴(105)을 갖는 결과물 상부에 형성하는 비정질 실리콘 또는 다결정 실리콘의 박막(135a)에 불순물을 인-시튜로 도핑하는 방법에 대하여 설명하고 있지만, 다른 예로서 상기 비정질 실리콘 또는 다결정 실리콘의 박막(135a)을 형성한 이후에 이온 주입을 수행하여 상기 불순물을 도핑할 수도 있다.
이와 같이, 본 발명에서는 상기 도 3a 내지 도 3f에서 설명한 공정들을 순차 적으로 수행함으로써 단결정 실리콘 기판(101)과 단결정 실리콘 패턴(110) 사이에 하부 절연막 패턴(103)이 개재되는 SOI 기판(100)을 획득한다. 아울러, 상기 단결정 실리콘 패턴(110)과 이웃하는 상부 절연막 패턴(105)은 소자 분리막의 기능을 갖는다.
언급한 바와 같이, 본 발명에서는 상기 레이저 빔(140, 150)의 조사에 의해 상기 비정질 실리콘 또는 다결정 실리콘의 박막(130a, 135a)의 결정 구조를 단결정 실리콘으로 변환시키기 때문에 상기 단결정 실리콘 기판(101)과 접하는 계면에서 발생하는 결함을 충분하게 저지할 수 있다. 따라서, 본 발명에서는 상기 단결정 실리콘 기판(101)과 접하는 계면에서 발생하는 결함을 충분하게 저지되는 단결정 실리콘 패턴(110)을 획득할 수 있다. 그러므로, 플로팅 바디 효과의 유발을 충분하게 저지할 수 있는 SOI 기판(100)의 획득이 가능하다. 또한, 별도의 공정을 수행하지 않아도 소자 분리막을 얻을 수 있다.
계속해서, 상기 SOI 기판(100)을 획득한 후, 상기 단결정 실리콘 패턴(110)에 게이트 패턴 및 소스/드레인의 모스 트랜지스터 등을 형성함으로써 상기 SOI 기판(100)을 포함하는 반도체 장치를 제조한다.
제조 방법 3
도 4a 내지 도 4f는 도 1의 SOI 기판을 포함하는 반도체 장치의 제조 방법 3을 나타내는 단면도들이다.
도 4a를 참조하면, 단결정 실리콘 기판(400) 상에 제1 절연막을 형성한 후, 상기 제1 절연막을 패터닝하여 상기 단결정 실리콘 기판(400)의 표면을 부분적으로 노출시키는 개구부(403)를 갖는 제1 절연막 패턴(401)을 형성한다. 여기서, 상기 제1 절연막은 언급한 제조 방법 2에서의 하부 절연막과 동일하다. 따라서, 상기 제1 절연막은 실리콘 질화물을 포함하는 것이 바람직하다. 아울러, 상기 제1 절연막 패턴(401)의 형성을 위한 패터닝 또한 언급한 제조 방법 2에서의 하부 절연막 패턴의 형성을 위한 패터닝과 동일하다.
이어서, 상기 개구부(403) 내에 충분하게 매랩되는 플러그 구조를 갖는 제1 단결정 실리콘 패턴(405)을 형성한다. 상기 제1 단결정 실리콘 패턴(405)의 형성은 제조 방법 2에서 언급한 하부 단결정 실리콘 패턴을 형성하는 방법과 동일하다. 그러므로, 상기 제1 단결정 실리콘 패턴(405)은 상기 하부 절연막 패턴(401)을 갖는 결과물 상에 비정질 실리콘 또는 다결정 실리콘을 포함하는 박막을 형성한 후, 레이저 빔을 조사하여 그 결정 구조를 단결정 실리콘으로 변환시킴으로써 획득한다.
도 4b를 참조하면, 상기 제1 단결정 실리콘 패턴(405)을 갖는 결과물 상에 제2 절연막을 형성한 후, 상기 제2 절연막을 패터닝하여 상기 제1 단결정 실리콘 패턴(405)이 매립된 개구부(403)와 연통하면서 상기 제1 절연막 패턴(401)을 부분적으로 노출시키는 개구부(409)를 갖는 제2 절연막 패턴(407)을 형성한다. 여기서, 상기 제2 절연막은 언급한 제조 방법 2에서의 상부 절연막과 동일하다. 따라서, 상기 제2 절연막은 실리콘 산화물을 포함하는 것이 바람직하다. 아울러, 상기 제2 절연막 패턴(407)의 형성을 위한 패터닝 또한 언급한 제조 방법 2에서의 상부 절연막 패턴의 형성을 위한 패터닝과 동일하다.
계속해서, 상기 제2 절연막 패턴(407)의 개구부(409) 내에 충분하게 매립되는 플러그 구조를 갖는 제2 단결정 실리콘 패턴(411)을 형성한다. 상기 제2 단결정 실리콘 패턴(411)의 형성은 인-시튜로 불순물을 도핑시키는 것을 제외하고는 제조 방법 2에서 언급한 상부 단결정 실리콘 패턴을 형성하는 방법과 동일하다. 그러므로, 상기 제2 단결정 실리콘 패턴(411)은 상기 제2 절연막 패턴(407)을 갖는 결과물 상에 비정질 실리콘 또는 다결정 실리콘을 포함하는 박막을 형성한 후, 레이저 빔을 조사하여 그 결정 구조를 단결정 실리콘으로 변환시킴으로써 획득한다.
그리고, 도 4c 및 도 4d를 참조하면, 상기 제2 단결정 실리콘 패턴(411)을 형성한 후, 상기 제2 단결정 실리콘 패턴(411)에 불순물을 선택적으로 도핑시킨다.
구체적으로, 도 4c에서와 같이 제1 영역의 제2 단결정 실리콘 패턴(411)은 노출시키고, 제2 영역의 제2 단결정 실리콘 패턴(411)은 차단시키는 이온 마스크(413)를 형성한 후, 이온 주입을 수행하여 상기 제1 영역의 제2 단결정 실리콘 패턴(411)을 제1 웰(430)로 형성한다. 여기서, 상기 제1 웰(430)은 피-모스 영역에 해당하기 때문에 상기 이온 주입에서는 엔-타입의 불순물을 도핑시킨다. 아울러, 상기 이온 마스크(413)는 주로 포토레지스트 패턴을 포함한다.
이어서, 도 4d에서와 같이 제1 영역의 제2 단결정 실리콘 패턴(411)은 노출시키고, 상기 제1 웰(430)은 차단시키는 이온 마스크(415)를 형성한 후, 이온 주입을 수행하여 상기 제2 영역의 제2 단결정 실리콘 패턴(411)을 제2 웰(435)로 형성한다. 여기서, 상기 제2 웰(435)은 엔-모스 영역에 해당하기 때문에 상기 이온 주입에서는 피-타입의 불순물을 도핑시킨다. 마찬가지로, 상기 이온 마스크(415)는 주로 포토레지스트 패턴을 포함한다.
이와 같이, 제조 방법 3에서는 제1 영역의 제2 단결정 실리콘 패턴(411)과 제2 영역의 제2 단결정 실리콘 패턴(411) 각각에 엔-타입의 불순물과 피-타입의 불순물을 포함하는 서로 다른 불순물을 선택적으로 도핑시킨다. 그러므로, 제조 방법 3에서는 SOI 기판의 제조 방법을 응용한 결과로서 결함이 거의 발생하지 않는 엔-웰 및 피-웰을 용이하게 형성할 수 있다.
도 4e를 참조하면, 언급한 제1 절연막 패턴(401)과 제1 단결정 실리콘 패턴(405)을 형성하는 방법과 동일한 방법으로 공정을 수행하여 상기 제1 웰(430)과 제2 웰(435)을 갖는 결과물 상부에 제3 절연막 패턴(421)과 제3 단결정 실리콘 패턴(425)을 형성한다. 따라서, 상기 제3 절연막 패턴(421)의 개구부(423) 내에 충분하게 매립되고, 레이저 빔의 조사에 의해 그 결정 구조가 단결정으로 변환된 제3 단결정 실리콘 패턴(425)이 형성된다.
도 4f를 참조하면, 언급한 제2 절연막 패턴(407)과 제2 단결정 실리콘 패턴(411)을 형성하는 방법과 동일한 방법으로 공정을 수행하여 상기 제3 단결정 실리콘 패턴(425)을 갖는 결과물 상부에 제4 절연막 패턴(427)과 제4 단결정 실리콘 패턴(431)을 형성한다. 따라서, 상기 제4 절연막 패턴(427)의 개구부(429) 내에 충분하게 매립되고, 레이저 빔의 조사에 의해 그 결정 구조가 단결정으로 변환된 제4 단결정 실리콘 패턴(431)이 형성된다.
아울러, 상기 제4 단결정 실리콘 패턴(431)은 채널 영역에 해당하고, 상기 제4 절연막 패턴(427)은 소자 분리막에 해당한다.
이어서, 상기 제4 단결정 실리콘 패턴(431)에 게이트 패턴(450)을 포함하는 모스 트렌지스터 등을 형성한다.
또한, 제조 방법 3에서와 다른 예로서 제1 영역에만 단결정 실리콘 패턴을 형성한 후, 상기 제1 영역의 단결정 실리콘 패턴을 제1 웰로 형성하고, 이어서 제2 영역에 단결정 실리콘 패턴을 형성한 후, 상기 제2 영역의 단결정 실리콘 패턴을 제2 웰로 형성하는 방법도 가능하다.
이와 같이, 본 발명에서는 레이저 빔의 조사에 의해 비정질 실리콘 또는 다결정 실리콘의 박막의 결정 구조를 단결정 실리콘으로 변환시킨다. 그러므로, 단결정 실리콘 기판과 접하는 계면에서 발생하는 결함을 충분하게 저지할 수 있기 때문에 단결정 실리콘 기판과 접하는 계면에서 발생하는 결함이 거의 발생하지 않는 단결정 실리콘 패턴을 획득할 수 있다. 따라서, 플로팅 바디 효과의 유발을 충분하게 저지할 수 있는 SOI 기판을 용이하게 수득할 수 있다. 또한, 본 발명에서는 별도의 공정을 수행하지 않아도 소자 분리막을 얻을 수 있다.
그러므로, 본 발명은 반도체 장치의 제조에 따른 신뢰성 및 생산성의 확보를 기대할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 단결정 실리콘 기판;
    상기 단결정 실리콘 기판 상에 형성되고, 상기 단결정 실리콘 기판의 표면을 부분적으로 노출시키는 하부 개구부를 갖는 하부 절연막 패턴;
    상기 하부 절연막 패턴 상에 형성되고, 상기 하부 개구부와 연통하면서 상기 하부 절연막 패턴을 부분적으로 노출시키는 상부 개구부를 갖는 상부 절연막 패턴; 및
    상기 하부 개구부와 상부 개구부에 충분하게 매립되고, 레이저 빔을 조사하여 그 결정 구조를 비정질 실리콘 또는 다결정 실리콘으로부터 단결정 실리콘으로 변환시켜 획득한 단결정 실리콘 패턴을 포함하는 반도체 장치.
  2. 제1 항에 있어서, 상기 하부 절연막 패턴과 상기 상부 절연막 패턴은 서로 다른 식각 선택비를 갖는 것을 특징으로 하는 반도체 장치.
  3. 제1 항에 있어서, 상기 단결정 실리콘 패턴을 획득할 때, 상기 레이저 빔은 상기 비정질 실리콘 또는 다결정 실리콘을 녹일 수 있는 온도로 조사하는 것을 특징으로 하는 반도체 장치.
  4. 제1 항에 있어서, 상기 단결정 실리콘 패턴에 보론, 포스포러스 또는 아르제 닉을 포함하는 불순물이 도핑되어 있는 것을 특징으로 하는 반도체 장치.
  5. 단결정 실리콘 기판 상에 서로 다른 식각 선택비를 갖는 하부 절연막과 상부 절연막을 순차적으로 형성하는 단계;
    상기 식각 선택비를 이용한 식각 공정을 수행하여 상기 하부 절연막의 표면을 부분적으로 노출시키는 상부 개구부를 갖는 상부 절연막 패턴을 형성하는 단계;
    식각 공정을 수행하여 상기 상부 개구부와 연통하면서 상기 단결정 실리콘 기판의 표면을 부분적으로 노출시키는 하부 개구부를 갖는 하부 절연막 패턴을 형성하는 단계;
    상기 상부 절연막 패턴과 하부 절연막 패턴을 갖는 결과물 상에 비정질 실리콘 박막 또는 다결정 실리콘 박막을 적층하여 상기 하부 개구부와 상부 개구부를 충분하게 매립시키는 단계; 및
    상기 비정질 실리콘 박막 또는 다결정 실리콘 박막에 레이저 빔을 조사하여 그 결정 구조가 단결정으로 변환되는 단결정 실리콘 패턴을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  6. 제5 항에 있어서, 상기 비정질 실리콘 박막 또는 다결정 실리콘 박막에 보론, 아르제닉 또는 포스포러스를 포함하는 불순물을 도핑시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6 항에 있어서, 상기 불순물은 상기 비정질 실리콘 박막 또는 다결정 실리콘 박막을 적층할 때 확산에 의해 인-시튜로 도핑시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제6 항에 있어서, 상기 불순물은 상기 비정질 실리콘 박막 또는 다결정 실리콘 박막을 적층한 이후에 이온 주입에 의해 도핑시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제5 항에 있어서, 상기 레이저 빔은 상기 비정질 실리콘 박막 또는 다결정 실리콘 박막을 녹일 수 있는 온도로 조사하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 단결정 실리콘 기판 상에 상기 단결정 실리콘 기판의 표면을 부분적으로 노출시키는 하부 개구부를 갖는 하부 절연막 패턴을 형성하는 단계;
    상기 하부 개구부 내에 제1 레이저 빔의 조사에 의해 그 결정 구조를 비정질 실리콘 또는 다결정 실리콘으로부터 단결정 실리콘으로 변환시킨 하부 단결정 실리콘 패턴을 충분하게 매립시키는 단계;
    상기 하부 단결정 실리콘 패턴을 갖는 결과물 상에 상기 하부 절연막 패턴과 서로 다른 식각 선택비를 갖고, 상기 하부 단결정 실리콘 패턴의 표면과 그 주변의 상기 하부 절연막 패턴을 노출시키는 상부 개구부를 갖는 상부 절연막 패턴을 형성 하는 단계; 및
    상기 상부 개구부 내에 제2 레이저 빔의 조사에 의해 그 결정 구조를 비정질 실리콘 또는 다결정 실리콘으로부터 단결정 실리콘으로 변환시킨 상부 단결정 실리콘 패턴을 충분하게 매립시키는 단계를 포함하는 반도체 장치의 제조 방법.
  11. 제10 항에 있어서, 상기 하부 단결정 실리콘 패턴과 상기 상부 단결정 실리콘 패턴에 보론, 포스포러스 또는 아르제닉을 포함하는 불순물이 도핑되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제10 항에 있어서, 상기 제1 레이저 빔과 제2 레이저 빔 각각은 상기 비정질 실리콘 박막 또는 다결정 실리콘 박막을 녹일 수 있는 온도로 조사하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제10 항에 있어서, 상기 하부 단결정 실리콘 패턴을 충분하게 매립시키는 단계는,
    상기 하부 개구부를 포함하는 상기 하부 절연막 패턴 상에 비정질 실리콘 또는 다결정 실리콘을 포함하는 박막을 적층하는 단계;
    상기 박막에 레이저 빔을 조사하여 상기 박막의 결정 구조를 단결정 실리콘으로 변환시키는 단계; 및
    상기 하부 절연막 패턴의 상부 표면이 노출될 때까지 상기 단결정 실리콘으 로 결정 구조가 변환된 박막을 평탄화시키는 단계를 포함하고,
    상기 상부 단결정 실리콘 패턴을 충분하게 매립시키는 단계는,
    상기 상부 개구부를 포함하는 상기 상부 절연막 패턴 상에 비정질 실리콘 또는 다결정 실리콘을 포함하는 박막을 적층하는 단계;
    상기 박막에 레이저 빔을 조사하여 상기 박막의 결정 구조를 단결정 실리콘으로 변환시키는 단계; 및
    상기 상부 절연막 패턴의 상부 표면이 노출될 때까지 상기 단결정 실리콘으로 결정 구조가 변환된 박막을 평탄화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060026036A 2006-03-22 2006-03-22 반도체 장치 및 그 제조 방법 KR100703033B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060026036A KR100703033B1 (ko) 2006-03-22 2006-03-22 반도체 장치 및 그 제조 방법
US11/716,894 US7432173B2 (en) 2006-03-22 2007-03-12 Methods of fabricating silicon-on-insulator substrates having a laser-formed single crystalline film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060026036A KR100703033B1 (ko) 2006-03-22 2006-03-22 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100703033B1 true KR100703033B1 (ko) 2007-04-09

Family

ID=38160734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060026036A KR100703033B1 (ko) 2006-03-22 2006-03-22 반도체 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7432173B2 (ko)
KR (1) KR100703033B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329352B1 (ko) 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538389B2 (en) 2005-06-08 2009-05-26 Micron Technology, Inc. Capacitorless DRAM on bulk silicon
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
KR100970255B1 (ko) * 2007-04-09 2010-07-16 삼성전자주식회사 반도체 메모리 소자의 제조 방법
KR100869235B1 (ko) * 2007-05-25 2008-11-18 삼성전자주식회사 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법
JP4445524B2 (ja) * 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
US9330959B2 (en) * 2014-04-13 2016-05-03 Texas Instruments Incorporated Isolated semiconductor layer in bulk wafer by localized silicon epitaxial seed formation
US9472571B2 (en) * 2014-04-13 2016-10-18 Texas Instruments Incorporated Isolated semiconductor layer over buried isolation layer
US11107733B2 (en) 2019-08-06 2021-08-31 Tokyo Electron Limited Multi-dimensional planes of logic and memory formation using single crystal silicon orientations

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566444A (en) 1979-06-28 1981-01-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
JPH0281423A (ja) * 1988-09-17 1990-03-22 Fuji Electric Co Ltd Ｓｏｉ基板の製造方法
KR950004453A (ko) * 1993-07-27 1995-02-18 야마자끼 순뻬이 반도체 장치 및 그의 제조 방법
KR20020072183A (ko) * 2001-03-08 2002-09-14 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
KR20020096933A (ko) * 2001-06-15 2002-12-31 에이저 시스템즈 가디언 코포레이션 칩 가공 시스템을 위한 애드온 모듈로서 실리콘 이중막디바이스를 형성하는 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
KR101118810B1 (ko) * 2003-06-12 2012-03-20 시리카 코포레이션 자유 캐리어의 정상 상태 비평형 분포 및 이를 이용한 광자에너지 상승 변환
US6930357B2 (en) * 2003-06-16 2005-08-16 Infineon Technologies Ag Active SOI structure with a body contact through an insulator
JP2005136100A (ja) 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd ウエハの製造方法およびウエハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566444A (en) 1979-06-28 1981-01-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
JPH0281423A (ja) * 1988-09-17 1990-03-22 Fuji Electric Co Ltd Ｓｏｉ基板の製造方法
KR950004453A (ko) * 1993-07-27 1995-02-18 야마자끼 순뻬이 반도체 장치 및 그의 제조 방법
KR20020072183A (ko) * 2001-03-08 2002-09-14 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
KR20020096933A (ko) * 2001-06-15 2002-12-31 에이저 시스템즈 가디언 코포레이션 칩 가공 시스템을 위한 애드온 모듈로서 실리콘 이중막디바이스를 형성하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329352B1 (ko) 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법

Also Published As

Publication number Publication date
US20070224789A1 (en) 2007-09-27
US7432173B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
KR100703033B1 (ko) 반도체 장치 및 그 제조 방법
TWI411059B (zh) 雙面絕緣層上半導體結構及其製造方法
JP4814498B2 (ja) 半導体基板の製造方法
US7393730B2 (en) Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US8008205B2 (en) Methods for producing a semiconductor device having planarization films
US9786606B2 (en) Semiconductor structures with isolated ohmic trenches and stand-alone isolation trenches and related method
US8653598B2 (en) Electrical switch using gated resistor structures and three-dimensional integrated circuits using the same
JP2005514771A (ja) ボディ結合型絶縁膜上シリコン半導体デバイス及びその方法
JP2008042207A (ja) 半導体装置の製造方法
US9136386B2 (en) SOI substrate, method of manufacturing the SOI substrate, semiconductor device, and method of manufacturing the semiconductor device
KR100239414B1 (ko) 반도체 소자의 제조방법
US8419853B2 (en) Stacked semiconductor device and related method
US8063441B2 (en) Vertical type semiconductor device
US7470603B2 (en) Methods of fabricating semiconductor devices having laser-formed single crystalline active structures
KR20080070584A (ko) 반도체 장치의 제조 방법
KR100722768B1 (ko) 반도체 장치의 제조 방법
KR100259593B1 (ko) 반도체장치의 제조 방법
KR100333374B1 (ko) 더블 게이트를 갖는 에스오아이 소자의 제조방법
JP4036341B2 (ja) 半導体装置及びその製造方法
KR20080040824A (ko) 반도체 장치의 소자 분리 방법
KR100803688B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2007266390A (ja) 半導体装置の製造方法
JP2007299977A (ja) 半導体装置の製造方法
JP2007042877A (ja) 半導体装置および半導体装置の製造方法
JP2005276913A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee