KR100577308B1 - 반도체 소자 및 그의 제조 방법 - Google Patents

반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR100577308B1
KR100577308B1 KR1020040114798A KR20040114798A KR100577308B1 KR 100577308 B1 KR100577308 B1 KR 100577308B1 KR 1020040114798 A KR1020040114798 A KR 1020040114798A KR 20040114798 A KR20040114798 A KR 20040114798A KR 100577308 B1 KR100577308 B1 KR 100577308B1
Authority
KR
South Korea
Prior art keywords
conductive layer
passivation layer
layer
passivation
insulating film
Prior art date
Application number
KR1020040114798A
Other languages
English (en)
Inventor
김영필
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114798A priority Critical patent/KR100577308B1/ko
Priority to US11/312,595 priority patent/US7575980B2/en
Application granted granted Critical
Publication of KR100577308B1 publication Critical patent/KR100577308B1/ko
Priority to US12/458,682 priority patent/US7839006B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 구리(Cu) 배선 공정 후 보호막 표면으로 구리가 노출되어 장비 및 공정 환경을 오염시키는 문제를 해결하기 위한 반도체 소자 및 그의 제조 방법에 관한 것으로, 메인 칩 부분과 소자 절단부를 구비하고 복수개의 배선이 형성된 반도체 기판을 준비하는 단계; 상기 반도체 기판상에 절연막을 형성하고, 상기 메인칩 부분의 상기 절연막위에 제 1 도전층 및 상기 소자 절단부의 절연막위에 얼라인 마크를 형성하는 단계; 상기 제 1 도전층 및 얼라인 마크를 포함한 기판 전면에 제 1 보호막 및 제 2 보호막을 형성하는 단계; 상기 메인 칩 부분의 본딩 패드가 될 영역의 상기 제 1, 제 2 보호막을 제거하여 상기 도전층을 노출시키는 단계; 상기 제 1 도전층에 전기적으로 연결되도록 본딩 패드 영역에 제 2 도전층을 형성하는 단계; 상기 제 2 도전층을 포함한 기판 전면에 제 3 보호막을 형성하는 단계; 그리고, 상기 본딩 패드가 될 부분의 제 3 보호막과 상기 소자 절단부의 제 2, 제 3 보호막을 선택적으로 제거하는 단계를 포함하여 이루어진 것이다.
반도체 소자, 구리 배선, 구리 오염

Description

반도체 소자 및 그의 제조 방법{Semiconductor device and method for manufacturing the same}
도 1a 내지 1e는 종래의 반도체 소자 공정 단면도
도 2는 종래의 반도체 소자 제조 공정에 따른 문제점을 설명하기 위한 단면 사진
도 3a 내지 3e는 본 발명의 실시예에 따른 반도체 소자의 공정 단면도.
도면의 주요 부분에 대한 설명
21 : 절연막 22 : 도전층
22a : 얼라인 마크 23 : 제 1 보호막
24 : 제 2 보호막 25 : 제 1 포토 레지스트
26 : 제 2 도전층 27 : 제 3 보호막
28 : 제 2 포토 레지스트
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 구리(Cu) 배선 공정 후 보호막 표면으로 구리가 노출되어 장비 및 공정 환경을 오염시키는 문 제를 해결하기 위한 반도체 소자 및 그의 제조 방법에 관한 것이다.
반도체 소자가 집적화 됨에 따라 배선의 저항이 증가하고, 또한 절연막의 기생 정전용량이 증가하여 반도체 소자의 동작 속도가 저하되는 문제가 발생한다. 이를 극복하기 위하여 일반적으로 저항이 낮은 구리(Cu)를 배선으로 사용하거나 유전율이 낮는 절연막을 층간 절연막으로 사용하고 있는 추세이다.
한편, 구리는 금과 합금을 이룰 수 없으므로 와이어 본딩을 위한 본드 패드로써 사용할 수 없는 문제가 있다. 따라서 이와 같은 문제를 해결하기 위해 마지막 구리 배선을 형성한 후, 본딩 패드가 될 부분은 알루미늄(Al) 금속으로 패드를 형성하는 공정을 일반적으로 사용한다. 이와 같은 이유로 구리배선을 사용하는 공정에서는 두 번의 보호막 형성공정을 진행하게 된다
한편, 보호막의 가장 큰 역할은 반도체 소자에 습기가 침입하는 것을 방지하는 것으로, 크랙과 같은 결함이 없어야 한다. 따라서, 보호막 형성 공정 중에 소자 절단선(scribe lane)부분은 보호막을 제거하여, 소자 절단 시, 스트레스에 의한 결함 생성을 방지하게 된다.
그러나 이 과정에서 소자 절단선(scribe lane) 내의 구리로 형성된 얼라인 키 등이 노출되어, 후속 공정 시 장비나 공정환경에 대해 오염을 발생하게 된다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자 제조 방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조방법을 도시한 공정 단면도이다.
먼저, 반도체 소자의 제조 방법을 보다 용이하게 설명하기 위하여 좌측에는 메인칩(main chip)부를 도시하고, 우측에는 소자 절단(scribe lane)부를 도시하였다.
도 1a에 도시한 바와 같이, 다마신 공법을 이용하여 n개의 배선 공정을 완료한(도시하지 않음) 반도체 기판(도시한 않음)상에 마지막 절연막(1)을 적층한 후, 역시 다마신 공법을 이용하여 마지막 도전층(2)을 형성한다. 그리고, 상기 도전층(2)을 포함한 기판 전면에 제 1 보호막(3)을 적층한다.
이 때, 상기 소자 절단부에는 얼라인 마크(5)가 형성되고, 상기 도전층(2)과 얼라인 마크(5)는 구리(Cu)로 형성한다.
도 1b에 도시한 바와 같이, 상기 제 1 보호막(3)상에 포토 레지스트(4)를 도포한 후, 노광 및 현상 공정으로 본딩 패드가 될 부분과 소자 절단부를 오픈한다. 그리고, 상기 포토 레지스트(4)를 마스크로 이용하여 상기 도전층(2)이 노출되도록 상기 제 1 보호막(3)을 식각한다.
이 때, 상기 소자 절단부의 상기 제 1 보호막(3)도 함께 식각되어 상기 도전층(2)으로 형성된 얼라인 마크(5)도 노출된다.
도 1c에 도시한 바와 같이, 상기 포토 레지스트(4)를 제거한 후, 전면에 제 2 도전층(6)을 적층하고, 사진 및 식각 공정으로 상기 본딩 패드상에만 상기 제 2 도전층(6)이 남도록 패터닝 한다. 여기서, 상기 제 2 도전층(6)은 Al 금속으로 형성한다.
도 1d에 도시한 바와 같이, 상기 제 2 도전층(6)을 포함한 기판 전면에 제 2 보호막(7)을 적층한다. 그리고, 상기 제 2 보호막(7)상에 제 2 포토 레지스트(8)를 도포한 후, 노광 및 현상 공정을 이용하여 상기 본딩 패드가 될 부분과 소자 절단부를 오픈한다.
도 1e에 도시한 바와 같이, 상기 제 2 포토 레지스트(8)를 마스크로 이용한 식각 공정으로 상기 제 2 보호막(7)을 선택적으로 제거하여 상기 제 2 도전층이 노출되도록 한다. 그리고, 상기 제 2 포토 레지스트(8)를 제거한다.
이 때, 상기 소자 절단부(scribe lane)내의 상기 얼라인 마크(5)도 노출되게 된다.
그러나 이와 같은 종래의 반도체 소자의 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
즉, 상술한 바와 같이, 반도체 소자의 제조 공정이 완료되고 최종적으로 칩(chip) 절단 시, 보호막에 스트레스에 의한 결함이 발생하지 않도록 하기 위해 소자 절단부내의 보호막을 제거한다.
이와 같이 소자 절단부의 보호막이 제거되고, 상기 소자 절단부에 구리로 형성된 얼라인 마크 등과 같은 작은 패턴들이 노출되게 되어 장비를 오염시키거나, 패키지등에 치명적인 결함들을 유발시키게 된다.
도 2는 종래의 반도체 소자의 단면을 나타낸 사진이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 소자 절단부에 구리로 형성된 얼라인 마크 등과 같은 작은 패턴들이 노출되지 않도록 하여 구리에 의 해 장비 및 공정 환경을 오염시키게 되는 것을 방지할 수 있는 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자는, 메인 칩 부분과 소자 절단부를 구비하고 복수개의 배선이 형성된 반도체 기판; 상기 반도체 기판상에 형성된 절연막; 상기 메인칩 부분의 상기 절연막위에 형성된 제 1 도전층 및 상기 소자 절단부의 절연막위에 형성된 얼라인 마크; 상기 제 1 도전층을 제외한 상기 반도체 기판 전면에 형성된 제 1 보호막; 상기 소자 절단부 및 상기 제 1 도전층을 제외한 상기 메인 칩 부분의 기판에 형성된 제 2 보호막; 상기 제 1 도전층에 전기적으로 연결되도록 상기 제 2 보호막상에 형성된 제 2 도전층; 그리고 상기 소자 절단부 및 상기 제 2 도전층을 제외한 상기 메인 칩 부분의 기판에 형성된 제 3 보호막을 포함하여 구성됨에 그 특징이 있다.
여기서, 상기 제 1 도전층 및 얼라인 마크는 구리로 형성됨에 특징이 있다.
상기 상기 제 1 보호막과 제 2 보호막은 각각 다른 식각 선택비를 갖음에 특징이 있다.
상기 제 1 보호막은 실리콘 질화막으로 형성되고, 상기 제 2 보호막은 TEOS 산화막으로 형성됨에 특징이 있다.
상기 제 2 도전층은 알루미늄으로 형성됨에 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, 메인 칩 부분과 소자 절단부를 구비하고 복수개의 배선이 형성된 반도 체 기판을 준비하는 단계; 상기 반도체 기판상에 절연막을 형성하고, 상기 메인칩 부분의 상기 절연막위에 제 1 도전층 및 상기 소자 절단부의 절연막위에 얼라인 마크를 형성하는 단계; 상기 제 1 도전층 및 얼라인 마크를 포함한 기판 전면에 제 1 보호막 및 제 2 보호막을 형성하는 단계; 상기 메인 칩 부분의 본딩 패드가 될 영역의 상기 제 1, 제 2 보호막을 제거하여 상기 도전층을 노출시키는 단계; 상기 제 1 도전층에 전기적으로 연결되도록 본딩 패드 영역에 제 2 도전층을 형성하는 단계; 상기 제 2 도전층을 포함한 기판 전면에 제 3 보호막을 형성하는 단계; 그리고, 상기 본딩 패드가 될 부분의 제 3 보호막과 상기 소자 절단부의 제 2, 제 3 보호막을 선택적으로 제거하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 반도체 소자 및 그의 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3a 내지 3e는 본 발명에 따른 반도체 소자의 공정 단면도이다.
먼저, 반도체 소자의 제조 방법을 보다 용이하게 설명하기 위하여 좌측에는 메인칩(main chip)부를 도시하고, 우측에는 소자 절단(scribe lane)부를 도시하였다.
도 3a에 도시한 바와 같이, 다마신 공법을 이용하여 n개의 배선 공정을 완료한(도시하지 않음) 반도체 기판(도시하지 않음)상에 마지막 절연막(21)을 적층한 후, 역시 다마신 공법을 이용하여 상기 절연막(21)위에 마지막 도전층(22)을 형성한다. 이 때, 상기 소자 절단부에는 얼라인 마크(22a)가 형성되고, 상기 도전층(22)과 얼라인 마크(22a)는 구리(Cu)로 형성한다.
그리고, 상기 도전층(22) 및 얼라인 마크(22a)를 포함한 기판 전면에 제 1 보호막(23) 및 제 2 보호막(24)을 차례로 적층한다.
이 때, 상기 제 1 보호막(23) 및 제 2 보호막(24)은 각각 다른 식각 선택비를 갖는 물질로 형성한다. 즉, 상기 제 1 보호막(23)은 실리콘 질화막으로 형성하고, 상기 제 2 보호막(24)은 TEOS 산화막(TEOS Oxide)으로 형성한다.
도 3b에 도시한 바와 같이, 상기 제 2 보호막(24)위에 제 1 포토 레지스트(25)를 도포하고 노광 및 현상 공정으로 본딩 패드가 될 부분을 오픈한다. 그리고, 상기 패터닝된 제 1 포토 레지스트(25)를 마스크로 이용하여 상기 본딩 패드가 될 부분의 상기 제 1, 제 2 보호막(23, 24)을 선택적으로 제거한다. 이 때, 상기 소자 절단부(scribe lane)은 상기 제 1 포토 레지스트(25)를 남겨 놓아 상기 메인 칩 부분의 제 1, 제 2 보호막이 식각되어도 상기 소자 절단부의 얼라인 마크(22a)는 노출되지 않도록 한다.
도 3c에 도시한 바와 같이, 상기 남아있는 제 1 포토 레지스트(25)를 제거한 후, 상기 반도체 기판 전면에 제 2 도전층(26)을 적층한다. 그리고, 사진 및 식각 공정을 통하여 본딩 패드 상에만 도전층이 남도록 패터닝 한다. 여기서, 상기 제 2 도전층(26)은 알루미늄(Al) 금속으로 형성한다.
도 3d에 도시한 바와 같이, 상기 제 2 도전층(26)을 포함한 기판 전면에 제 3 보호막(27)을 적층한다. 그리고, 상기 제 3 보호막(27)위에 제 2 포토 레지스트(28)을 도포하고 노광 및 현상 공정으로 상기 본딩 패드가 될 부분과 상기 소자 절단부를 오픈(open)한다.
도 3e에 도시한 바와 같이, 상기 패터닝된 제 2 포토 레지스트(28)를 마스크로 이용하여 상기 제 3 보호막(27)을 제거한다.
이 때, 충분한 오버 에치(over etch)를 실시하여 상기 소자 절단부(scribe lane) 상에서는 상기 제 3 보호막(27) 및 제 2 보호막(24)이 모두 식각되도록 한다. 그러나, 상기 제 1 보호막(23)은 상기 제 2 보호막(24)과의 식각 선택비 차이에 의해 식각되지 않는다. 따라서, 소자 절단부(scribe lane) 내의 상기 얼라인 마크(22a)는 여전히 노출되지 않는다.
따라서, 상기와 같은 공정에 의해 제조된 본 발명에 따른 반도체 소자는, 도 3e에 도시한 바와 같이, 메인 칩 부분과 소자 절단부를 구비하고 복수개의 배선이 형성된 반도체 기판(도시하지 않음)과, 상기 반도체 기판상에 형성된 절연막(21)과, 상기 메인칩 부분의 상기 절연막(21)위에 형성된 제 1 도전층(22) 및 상기 소자 절단부의 절연막(21)위에 형성된 얼라인 마크(22a)와, 상기 제 1 도전층(21)을 제외한 상기 반도체 기판 전면에 형성된 제 1 보호막(23)과, 상기 소자 절단부 및 상기 제 1 도전층(22)을 제외한 상기 메인 칩 부분의 기판에 형성된 제 2 보호막(24)과, 상기 제 1 도전층(22)에 전기적으로 연결되도록 상기 제 2 보호막(23)상에 형성된 제 2 도전층(26)과, 상기 소자 절단부 및 상기 제 2 도전층(26)을 제외한 상기 메인 칩 부분의 기판에 형성된 제 3 보호막(27)을 포함하여 구성된다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자 및 그의 제조 방법에 있어서는 다음과 같은 효과가 있다.
첫째, 보호막을 식각 선택비가 다른 제 1, 제 2, 제 3 보호막을 적층하여 형성하고, 소자 절단부(scribe lane) 내의 보호막 중 제 2, 제 3 보호막을 제거하여 최종 칩(chip) 절단 시 스트레스에 의한 보호막의 결함이 발생하는 것을 방지한다.
둘째, 보호막을 식각 선택비가 다른 제 1, 제 2, 제 3 보호막을 적층하여 형성하고, 소자 절단부(scribe lane) 내의 보호막 중 제 2, 제 3 보호막만 제거하고 제 1 보호막이 상기 Cu로 형성된 얼라인 마크를 보호하도록 하므로 Cu에 의한 장비의 오염이나 패키지 등에 치명적인 결함이 발생함을 방지할 수 있다.
따라서 반도체 소자의 공정 수율을 향상 시킬 수 있다.

Claims (10)

  1. 메인 칩 부분과 소자 절단부를 구비하고 복수개의 배선이 형성된 반도체 기판;
    상기 반도체 기판상에 형성된 절연막;
    상기 메인칩 부분의 상기 절연막위에 형성된 제 1 도전층 및 상기 소자 절단부의 절연막위에 형성된 얼라인 마크;
    상기 제 1 도전층을 제외한 상기 반도체 기판 전면에 형성된 제 1 보호막;
    상기 소자 절단부 및 상기 제 1 도전층을 제외한 상기 메인 칩 부분의 기판에 형성된 제 2 보호막;
    상기 제 1 도전층에 전기적으로 연결되도록 상기 제 2 보호막상에 형성된 제 2 도전층; 그리고
    상기 소자 절단부 및 상기 제 2 도전층을 제외한 상기 메인 칩 부분의 기판에 형성된 제 3 보호막을 포함하여 구성됨을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제 1 도전층 및 얼라인 마크는 구리로 형성됨을 특징으로 하는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 제 1 보호막과 제 2 보호막은 각각 다른 식각 선택비를 갖음을 특징으로 하는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 제 1 보호막은 실리콘 질화막으로 형성되고, 상기 제 2 보호막은 TEOS 산화막으로 형성됨을 특징으로 하는 반도체 소자.
  5. 제 1 항에 있어서,
    상기 제 2 도전층은 알루미늄으로 형성됨을 특징으로 하는 반도체 소자.
  6. 메인 칩 부분과 소자 절단부를 구비하고 복수개의 배선이 형성된 반도체 기판을 준비하는 단계;
    상기 반도체 기판상에 절연막을 형성하고, 상기 메인칩 부분의 상기 절연막위에 제 1 도전층 및 상기 소자 절단부의 절연막위에 얼라인 마크를 형성하는 단계;
    상기 제 1 도전층 및 얼라인 마크를 포함한 기판 전면에 제 1 보호막 및 제 2 보호막을 형성하는 단계;
    상기 메인 칩 부분의 본딩 패드가 될 영역의 상기 제 1, 제 2 보호막을 제거하여 상기 도전층을 노출시키는 단계;
    상기 제 1 도전층에 전기적으로 연결되도록 본딩 패드 영역에 제 2 도전층을 형성하는 단계;
    상기 제 2 도전층을 포함한 기판 전면에 제 3 보호막을 형성하는 단계; 그리고,
    상기 본딩 패드가 될 부분의 제 3 보호막과 상기 소자 절단부의 제 2, 제 3 보호막을 선택적으로 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 1 도전층 및 얼라인 마크는 구리로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 6 항에 있어서,
    상기 제 1 보호막과 제 2 보호막은 각각 다른 식각 선택비를 갖는 물질로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 6 항에 있어서,
    상기 제 1 보호막은 실리콘 질화막으로 형성하고, 상기 제 2 보호막은 TEOS 산화막으로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 6 항에 있어서,
    상기 제 2 도전층은 알루미늄으로 형성함을 특징으로 하는 반도체 소자의 제 조 방법.
KR1020040114798A 2004-12-29 2004-12-29 반도체 소자 및 그의 제조 방법 KR100577308B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040114798A KR100577308B1 (ko) 2004-12-29 2004-12-29 반도체 소자 및 그의 제조 방법
US11/312,595 US7575980B2 (en) 2004-12-29 2005-12-21 Semiconductor device and method for manufacturing the same
US12/458,682 US7839006B2 (en) 2004-12-29 2009-07-20 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114798A KR100577308B1 (ko) 2004-12-29 2004-12-29 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR100577308B1 true KR100577308B1 (ko) 2006-05-10

Family

ID=36610522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114798A KR100577308B1 (ko) 2004-12-29 2004-12-29 반도체 소자 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US7575980B2 (ko)
KR (1) KR100577308B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620430B1 (ko) 2005-04-29 2006-09-06 삼성전자주식회사 반도체 장치의 얼라인 키 구조물 및 이를 형성하는 방법
KR100731128B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344956B2 (en) * 2004-12-08 2008-03-18 Miradia Inc. Method and device for wafer scale packaging of optical devices using a scribe and break process
KR100660893B1 (ko) * 2005-11-22 2006-12-26 삼성전자주식회사 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US9293388B2 (en) * 2013-10-22 2016-03-22 Globalfoundries Singapore Pte. Ltd. Reliable passivation layers for semiconductor devices
US10290596B2 (en) * 2016-12-14 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a passivation layer and method of making the same
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
CN110587713A (zh) * 2018-06-13 2019-12-20 南昌欧菲显示科技有限公司 保护膜检测方法、保护膜切割方法以及保护膜切割刀模
CN115362549A (zh) * 2020-04-17 2022-11-18 华为技术有限公司 电子设备、半导体晶片、芯片封装结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620430B1 (ko) 2005-04-29 2006-09-06 삼성전자주식회사 반도체 장치의 얼라인 키 구조물 및 이를 형성하는 방법
KR100731128B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법

Also Published As

Publication number Publication date
US7839006B2 (en) 2010-11-23
US20060138673A1 (en) 2006-06-29
US7575980B2 (en) 2009-08-18
US20100019353A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
US7839006B2 (en) Semiconductor device and method for manufacturing the same
US9397054B2 (en) Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop
US7399698B2 (en) Semiconductor device and method of manufacturing the same
US11764164B2 (en) Semiconductor device and method of forming the same
JP3387478B2 (ja) 半導体装置およびその製造方法
US4962061A (en) Method for manufacturing a multilayer wiring structure employing metal fillets at step portions
KR20220005188A (ko) 반도체 다이 형성 방법 및 그의 반도체 소자
US20090108258A1 (en) Semiconductor Device And Method for Fabricating The Same
JP3866710B2 (ja) 半導体ウェーハ及びそのダイシング方法
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR100696762B1 (ko) 반도체 제조 방법
JPH0677315A (ja) 半導体装置
JP3872031B2 (ja) 半導体装置の製造方法
JP2007073808A (ja) 半導体装置の製造方法及び半導体装置
KR100224716B1 (ko) 반도체장치의 제조방법
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법
JP2004342922A (ja) 半導体装置および半導体装置の製造方法
JP2003092353A (ja) 半導体装置及びその製造方法
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
JP5037159B2 (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ
KR20070051088A (ko) 크랙방지용 홈을 구비한 반도체 웨이퍼 및 반도체 웨이퍼절단방법
KR20070051087A (ko) 크랙방지용 홈을 구비한 반도체 웨이퍼 및 반도체 웨이퍼절단방법
JP5165330B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170414

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180413

Year of fee payment: 13