JP3462385B2 - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JP3462385B2 JP3462385B2 JP05915398A JP5915398A JP3462385B2 JP 3462385 B2 JP3462385 B2 JP 3462385B2 JP 05915398 A JP05915398 A JP 05915398A JP 5915398 A JP5915398 A JP 5915398A JP 3462385 B2 JP3462385 B2 JP 3462385B2
- Authority
- JP
- Japan
- Prior art keywords
- lands
- land
- circuit board
- circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
接続電極を有する半導体チップあるいはエリアアレイ状
に外部接続端子が配列された半導体装置等の電子部品を
搭載するための多層回路基板に関する。
の高機能化、高密度化が進み、入出力数が増大して実装
密度がさらに高まっている。このため半導体チップの電
極形成面で格子状に電極を配列して電極を形成するスペ
ースの不足を補う製品が提供されるようになってきた。
図6は通常のフリップチップ接続により半導体チップ4
を回路基板5に搭載した例である。この半導体チップ4
は周縁部に電極6を配列したもので、一つの平面ですべ
ての電極6と回路パターン7とを接続している。
設けたランド8と回路パターン7の形成例である。この
例ではランド8を2列に配列し、内側のランド8に接続
する回路パターン7を外側の隣接するランド8の中間か
ら引き出すことによって一平面ですべてのランド8から
回路パターン7を引き出している。しかしながら、電極
形成面に多数列で電極を配列したような場合には、ラン
ド間隔やランド数にもよるが一つの平面ですべてのラン
ドから配線を引き出すことができなくなる。
導体チップを搭載する回路基板を多層に形成し、積層す
る各回路基板で回路パターンを適宜配置することによっ
て半導体チップのすべての電極に回路パターンを接続す
る方法がある。図8は多層回路基板に格子状に多数個の
電極6を配列した半導体チップ4を搭載した例である。
このような多層回路基板を用いれば格子状に配列された
すべての電極6と回路パターン7、7aとを電気的に接
続して外部接続端子9と電極6とを電気的に接続するこ
とができる。同図で7aは内層の回路パターン、5a〜
5dは第1層〜第4層の回路基板である。
格子状に配列した半導体チップを回路基板に搭載する場
合、電極数がそれほど多くない場合は回路基板を2層程
度積層した多層回路基板ですむのであるが、30×30
ピン、40×40ピンといったきわめて多くの電極を配
列した半導体チップを搭載するような場合には、6〜1
0層といった多くの層数が必要になってくる。
板を積層して多層回路基板を構成する場合は、ビルドア
ップ法等の高密度配線方法が利用される。しかし、多層
回路基板の製造では製品の歩留り、信頼性、製造コスト
の点で大きな問題がある。すなわち、回路基板を多層に
形成する場合は、1層ごとに回路パターンと層間で回路
パターンを電気的に接続するためのビアを形成して順次
積み上げていくようにするから、その製造プロセスには
きわめて高精度が要求され、現在においても必ずしも信
頼性は高くない。そして、多層に形成する場合はすべて
の層で不良がないことが要求されるため、技術的な困難
さが増大するという問題点がある。
造する方法として、配線層の層数を減らすことがきわめ
て有効になる。本発明は実装面側に40×40ピンとい
った多ピンで格子状に電極を配置した半導体チップ、あ
るいは実装面側に格子状に電極を配置した半導体装置等
の電子部品を搭載する多層回路基板に関するものであ
り、これらの半導体チップあるいは半導体装置等を搭載
する多層回路基板として、回路基板の積層数を減らし、
これによって多層回路基板の製造歩留りを向上させ、信
頼性の高い製品として提供できるようにすることを目的
としている。
するため次の構成を備える。すなわち、実装面側に縦横
の格子状配列で多数個の電極が配列された電子部品の前
記電極の配置と同一の配置で形成されたランドと、一端
が前記ランドに接続され他端が前記ランドが配列された
領域内から外側に引き出されて形成された回路パターン
とを有する回路基板を複数枚積層し、層間でランドをビ
アを介して電気的に接続して成る多層回路基板におい
て、前記回路基板のうち特定の回路基板の最外周に配置
されるランドを、当該最外周のランドが接続される、直
上に積層された回路基板に配置されたランドの各々の配
置位置に対して、当該最外周のランドの列方向に直交す
る方向に、一つおきに、外側と内側に向けて偏位したジ
グザグ状に配置し、前記最外周に配置されたランドの隣
接するランド間から少なくとも2本の回路パターンを引
き出したことを特徴とする。
されるランドの、当該回路基板の直上に積層された回路
基板に配置されたランドの配置位置を基準とする偏位量
を、前記特定の回路基板に配置される他のランドが、当
該回路基板の直上に積層された回路基板のランドの配置
位置から各々同一方向に偏位している偏位量と等しくし
たことを特徴とする。また、前記回路基板におけるラン
ドピッチp、回路パターンの線幅w、回路パターンの間
隔s、ランド径c、ランドを偏位させる最小偏位量Δy
min 、最大偏位量Δymax として、前記特定の回路基板
の最外周に配置されるランドの偏位量Δyを以下の式で
表される範囲としたことを特徴とする請求項2記載の多
層回路基板。 Δymin =((w+s+p)2 −p2 )1/2 ÷2 Δymax =p−s−c Δymin ≦Δy≦Δymax
の回路基板の最外周のランドから回路パターンを引き出
すとともに、その内側の1列のランドから前記最外周の
隣接するランド間を通して回路パターンを引き出し、第
2層目の回路基板の最外周のランドを、前記第1層目の
回路基板に形成されたランドの各々の配置位置に対し
て、当該最外周のランドの列方向に直交する方向に、一
つおきに、外側と内側に向けて偏位したジグザグ状に配
置し、当該回路基板の最外周のランドと、その内側の2
列のランドから回路パターンを引き出し、第3層目の回
路基板の最外周のランドとその内側の1列のランドから
回路パターンを引き出したことを特徴とする。また、第
4層以上に積層される各層の回路基板に形成されるラン
ドおよび回路パターンの配置を、前記第2層および第3
層でのランドおよび回路パターンの配置を繰り返した構
成としたことを特徴とする。
の実施形態について、添付図面とともに詳細に説明す
る。本実施形態の多層回路基板は、多層に積層される各
回路基板に配置するランドの配置を工夫することによっ
て効率的に回路パターンを引き出せるようにし、結果と
して多層回路基板で必要とする回路基板の層数を減らす
ことを特徴とする。
る第1層の回路基板でのランド10の配置とランド10
から引き出した回路パターン12の配置例を示す。図で
は回路基板に配置した複数個のランド10のうちの一部
分を示す。なお、第1層のランド10と電気的に接続す
る第2層目以降の受けランドについても本明細書ではラ
ンドと称することにする。第1層の回路基板には格子状
に電極を配置した半導体チップあるいは格子状に電極を
配置した半導体装置等の電子部品を搭載するから、ラン
ド10はこれらの電極配置と同一の格子状に配列され
る。
ンド10から引き出す回路パターン12は、図7に示す
従来例と同様の引き出し方法によるもので、最外列のラ
ンド10aとその内側のランド10bの2列のランドか
ら回路パターン12を引き出す。すなわち、最外列のラ
ンド10aからはそのまま外方に回路パターン12を引
き出し、その内側のランド10bについては最外列で隣
接するランド10aの中間を通して回路パターン12を
引き出す。
のランド10a、10bから回路パターン12を引き出
したとすると、次の第2層の回路基板では第1層の配列
を基準にすると最外列から3列目とその内側のランド1
0について回路パターン12を引き出せばよい。第2層
目の回路基板では第1層での3列目とその内側のすべて
のランド10と電気的に接続してランドを設ける。この
ように多層回路基板の各層に形成するランドは当該層以
前に回路パターン12が接続された以外の残りのもので
あり、図8に示すように、実装面から離れるにしたがっ
て引き出し対象のランドの数は減っていく。
ドを電気的に接続する場合、上下の回路基板でランドを
配置する位置を完全に一致させて接続する方法もある
が、一般的には図2に示すように上層のランド10Aに
対し下層のランド10Bが横に偏位して配列される。こ
れは、はんだボール等の外部接続端子を接合する接合面
積を確保するため、スルーホール20をランド10の周
縁近傍に配置してスルーホール20とランド10とを偏
位させた配置にするからである。上層と下層のランド1
0の偏位量はおよそランド10の直径程度であり、下層
のランド10Bは上層のランド10Aに対してランド1
つ分程度横に平行移動して配列される。なお、ランドは
矩形エリアに配列されるから、ランド10が平行移動す
る方向は、4つの各辺に対応して各々辺方向に直交する
方向となる。
び回路パターン12の配置を示す。上述したように、第
2層の回路基板では第1層の回路基板のランド配置に対
してランド1つ分程度、横に偏位して配列されるが、第
2層のランド14の配列で特徴とする点は、最外列に配
置されるランド14aをすべて同一方向に偏位させるの
ではなく、1つおきに、偏位方向を他のランド14bの
偏位方向とは180°逆向きにすることにある。すなわ
ち、第2層では第1層のランド10の配置に対してラン
ド14を辺方向に直交する向きで内側に向けて偏位させ
るが、最外列で一つおきにとったランド14aについて
は、他のランド14bとは逆に外向きに偏位させる配置
とする。
接続されていないランド10の配置位置を示す。14は
第2層に形成されたランドであるが、図のように、第2
層で最外列で一つおきに配置されるランド14aについ
ては、第2層での他のランド14bの偏位方向とは逆に
外向きに偏位している。最外列のランド14a、14b
をこのように配列したことにより、ランド14a、14
bはジグザグ状の平面配置となる。
ランド14a、14bをジグザグ状に配列するのは、ラ
ンド14a、14bを互いに逆向きに偏位させることに
よって隣接するランド14a、14bの間隔を広げ、こ
れによって隣接するランド14a、14bの間に回路パ
ターン12を2本ずつ通すことができるようにするため
である。ランドが正規の格子状に配列されている場合
で、隣接するランド間には1本の回路パターン12しか
通せない条件の場合であっても、ランド14a、14b
をジグザグ配置とすることで隣接するランド14a、1
4bの間に回路パターン12を2本通すことを可能と
し、これによって、回路パターン12の引き出し効率を
上げることを可能とする。
場合、第1層のランド10の格子配列を保ったまま平行
移動して配列したのでは回路パターン12の引き出し効
率を上げることはできないが、ランド14を本実施形態
のように配列することによって回路パターン12の引き
出し効率を上げることが可能になる。本実施形態では最
外列のランド14a、14bの間隔を広げ、これによっ
て隣接するランド14a、14bの間で2本の回路パタ
ーン12を引き出すことを可能とし、これによって、図
3に示すように、第2層では外周から3列分のランド1
4について回路パターン12を引き出すことが可能とな
った。なお、実施形態では逆向きに偏位させるランド1
4aについての第1層で対応するランドを基準にした偏
位量を通常に偏位する他のランドの偏位量と等しく設定
したが、逆向きに偏位させる際の偏位量は隣接するラン
ド14a、14bの間隔を広げて回路パターン12を通
すスペースを十分に確保することが目的であるから、共
通の偏位量と必ずしも一致させなければならないわけで
はない。
グザグ配置として回路パターン12の引き出し本数を増
やす例を示す。図4(a) はランド全体を単に平行移動さ
せてランド14を配列した場合、図4(b) はランド14
a、14bをジグザグ配列とした場合である。図4(a)
の正規の格子状配列の場合には隣接するランド14の中
間には回路パターン12は1本しか通せないのに対し
て、ジグザグ状に配列したことによって隣接するランド
14a、14bの中間に2本の回路パターン12を通す
ことが可能となる。
路パターンを通すことができる条件は、ランドのピッチ
(中心間距離)p、回路パターンの線幅w、回路パター
ンの間隔s、ランドの径cとして、次式によって与えら
れる。 p> w+2s+c 格子状配列で隣接するランド間に1本のみしか回路パタ
ーンを通すことができない条件は上記条件に次の条件が
付加される。 p< 2w+3s+c
回路パターンを通せないとき、隣接するランドをy方向
で互いに逆方向に偏位させることにより、隣接するラン
ド間に2本の回路パターンを通すことができるために必
要な最小のランド間距離(図4(b) に示すようにジグザ
グ配置したランドの中心間距離をqとする)qmin とy
方向の最小偏位量Δymin は次式で与えられる。 qmin = p+w+s qmin =(p2 +(2Δymin )2 )1/2 であるから、
Δymin について書きかえると、 Δymin =((w+s+p)2 −p2 )1/2 ÷2 となる。また、y方向に偏位させる際に移動可能な最大
偏位量Δymax は、隣接層でのランド位置関係を考慮し
て Δymax =p−s−c となる。この結果、設計可能なΔyは、Δymin ≦Δy
≦Δymax によって与えられる。
ンしか通せない条件の場合でも、最外列のランドをジグ
ザグ状に配列し、そのy方向の偏位量Δyを上記のΔy
min以上とすることにより、最外列のランド間で2本以
上の回路パターンを通すことが可能になる。図3はこの
ような条件を満足する場合で、最外列でジグザグ配列さ
れたランド14a、14b間に2本ずつ回路パターン1
2を通して配置した例である。
グザグ配列された外側のランド14a間に配置される回
路パターン12は5本である。すなわち、外側のランド
14aに挟まれたランド14bから1本の回路パターン
12が引き出され、斜め配置されたランド14aとラン
ド14bとの間から2本の回路パターン12が引き出さ
れることによって、隣接した外側のランド14a間には
5本の回路パターン12が配置される。
たっては、最外列のランド14a間に所要本数の回路パ
ターン12が配置できる条件が満足されることを考慮す
る必要がある。図3に示す例では、基準となる格子配列
から一つおきにランドを選択した場合に、その選択した
ランド間に5本の回路パターンが配置できる条件が満足
できればよい。
で、ランドがn個並んだ配置で、両端のランドを除いて
中間の(n−2)個のランドがないとした場合、両端の
ランドを除いて両端のランド間に配置することができる
配線の数をmとすると、mは次式で与えられる。 m={p×(n−1)−c−s}÷(w+s)
が3個並んだ配置でランド間に5本の回路パターン12
が配置される必要があるから、n=3の場合で、m>5
を満足しなければならない。すなわち、 (2p−c−s)÷(w+s)>5 p>(5w+6s+c)÷2 となる条件を満足するものでなければならない。
14a間に5本の回路パターン12が配置できると内側
のランド14からの回路パターン12の引き出しが最も
効率的になされるが、最外列のランド14a間に少なく
とも4本の回路パターン12が配置できれば、単にラン
ド間に1本の回路パターンを通す場合にくらべて引き出
し効率を高めることが可能である。ランドが3個並んだ
配置では3本しか配置できない回路パターンを、中間の
ランドをなくすことによって回路パターンを4本配置す
ることができれば、上記例よりは引き出し効率が劣るも
のの、従来例にくらべれば引き出し効率を向上させるこ
とができる。
パターン12の配置を示す。14は第2層で回路パター
ン12が引き出されていないランドである。第3層では
第1層目から数えて第6列目とその内側のランド16か
ら回路パターン12を引き出す。この第3層目でのラン
ド16の配列と回路パターン12の配列は第1層目の場
合と同様で、外側の2列のランド16a、16bについ
て回路パターン12を引き出すようにする。第2層目の
ランド14は第1層でのランド10の配置に対して全体
としてランド一つ分程度偏位しているから、第3層では
第2層の配置に対し全体として逆向きに偏位させ、第1
層でのランド配置に略一致する配置に戻すのである。
に、ランド16は格子状配置を保ったまま全体として平
行移動させて配列するから、隣接するランド16a、1
6bの間隔が広がることはなく、ランド16a、16b
の間には1本の回路パターン12を通すことができるの
みである。したがって、第1層の場合と同様に、隣接す
るランド16a、16bの中間に1本の回路パターン1
2を通過させて外側の2列のランド16a、16bから
回路パターン12を引き出す。
れている場合は、上述した方法を繰り返してランドから
回路パターン12を引き出せばよい。すなわち、第3層
でランド16は第1層でのランド10の配列と略同配列
に戻るから、第4層では第2層での配列とまったく同じ
方法で、最外列のランドについては一つおきに、第4層
のランドが全体として偏位する方向とは逆向きに偏位さ
せて配置し、これによって最外列のランド間で2本の回
路パターン12を通せるようにし、外側から3列のラン
ドについて回路パターン12を引き出せばよい。そし
て、さらに内側にランドが残っている場合には、外側の
2列のランドから回路パターンを引き出すようにする。
定して回路パターン12を引き出すことによって、単に
外側の2列のランドから回路パターンを引き出す従来方
法とくらべて効率的な回路パターンの引き出しを行うこ
とが可能となる。実際に、30×30の格子状配列で、
中心部分の12×12の配列部分を除いたロの字形の電
極配置とし、ランド径150μm、回路パターンの線幅
45μm、間隔45μmの場合に、本実施形態と同様な
方法によれば4層ですべての電極から回路パターンを引
き出すことができるのに対して、従来方法によれば5層
必要になる。
導体チップ等の電子部品を実装する面から数えて奇数番
目の層については外側の2列のランドから回路パターン
が引き出され、偶数番目の層については外側の3列のラ
ンドから回路パターンが引き出される。したがって、従
来の引き出し方法と同様にランドが配列されている外側
から順に回路パターンが引き出され、従来の配線順序を
大幅に変えることがなく、かつ引き出し効率を高めるこ
とができるという利点がある。
でランドを作成しつつ多層形成する際に、ランドの配列
を適宜設定することによってなされるが、ビルドアップ
法等でランドをパターニングして形成することは容易で
あり、通常の加工工程がそのまま適用することができ、
とくに工程が増えるといったことがなく、製造上でとく
に制約にならないという点でも有効である。また、もち
ろん回路基板の積層数を減らすことができることから、
多層回路基板の製造を容易にし、歩留りを向上させて、
良品を製造することができ、製造コストを引き下げるこ
とができるという利点がある。
子状配列の場合に隣接するランド間には最大1本の回路
パターンが通過できる条件の場合であったが、本発明は
このような条件の場合に限定されるものではなく、隣接
するランド間に2本、3本といったように複数本の回路
パターンを通すことができる場合についても適用でき
る。たとえば、隣接するランド間に2本の回路パターン
を通すことができる場合に、ランドを前述したようにジ
グザグ状に配列することで隣接するランド間に3本以上
の回路パターンを通すことができるようになれば、その
分だけ回路パターンの引き出し効率を上げることがで
き、より効率的に回路パターンを形成することができ
る。
ように、ランドを配列した領域内から効率的に回路パタ
ーンを引き出すことを可能とし、これによって、多層回
路基板の層数を減らすことができ、多層回路基板の製造
歩留りを向上させるとともに、信頼性の高い多層回路基
板として提供することを可能とする。また、本発明に係
る多層回路基板は、ランドの外側から順次内側に向けて
回路パターンを引き出す方法によるものであり、従来の
配線順序を大きく変えることなく効率的な回路パターン
の引き出しが可能となる等の著効を奏する。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
示す説明図である。
ランドおよび回路パターンの配置を示す説明図である。
説明図である。
ランドおよび回路パターンの配置を示す説明図である。
する方法を示す説明図である。
図である。
示す断面図である。
Claims (5)
- 【請求項1】 実装面側に縦横の格子状配列で多数個の
電極が配列された電子部品の前記電極の配置と同一の配
置で形成されたランドと、一端が前記ランドに接続され
他端が前記ランドが配列された領域内から外側に引き出
されて形成された回路パターンとを有する回路基板を複
数枚積層し、 層間でランドをビアを介して電気的に接続して成る多層
回路基板において、 前記回路基板のうち特定の回路基板の最外周に配置され
るランドを、 当該最外周のランドが接続される、 直上に積層された回
路基板に配置されたランドの各々の配置位置に対して、 当該最外周のランドの 列方向に直交する方向に、一つお
きに、外側と内側に向けて偏位したジグザグ状に配置
し、 前記最外周に配置されたランドの隣接するランド間から
少なくとも2本の回路パターンを引き出したことを特徴
とする多層回路基板。 - 【請求項2】 前記特定の回路基板の最外周に配置され
るランドの、当該回路基板の直上に積層された回路基板
に配置されたランドの配置位置を基準とする偏位量を、前記特定の回路基板に配置される他のランドが、当該回
路基板の 直上に積層された回路基板のランドの配置位置
から各々同一方向に偏位している偏位量と等しくしたこ
とを特徴とする請求項1記載の多層回路基板。 - 【請求項3】 前記回路基板におけるランドピッチp、
回路パターンの線幅w、回路パターンの間隔s、ランド
径c、ランドを偏位させる最小偏位量Δymin 、最大偏
位量Δymax として、前記特定の回路基板の最外周に配
置されるランドの偏位量Δyを以下の式で表される範囲
としたことを特徴とする請求項2記載の多層回路基板。 Δymin =((w+s+p)2 −p2 )1/2 ÷2 Δymax =p−s−c Δymin ≦Δy≦Δymax - 【請求項4】 電子部品が搭載される側の第1層目の回
路基板の最外周のランドから回路パターンを引き出すと
ともに、その内側の1列のランドから前記最外周の隣接
するランド間を通して回路パターンを引き出し、 第2層目の回路基板の最外周のランドを、前記第1層目
の回路基板に形成されたランドの各々の配置位置に対し
て、当該最外周のランドの列方向に直交する方向に、一
つおきに、外側と内側に向けて偏位したジグザグ状に配
置し、当該回路基板の最外周のランドと、その内側の2
列のランドから回路パターンを引き出し、 第3層目の回路基板の最外周のランドとその内側の1列
のランドから回路パターンを引き出したことを特徴とす
る請求項3記載の多層回路基板。 - 【請求項5】 第4層以上に積層される各層の回路基板
に形成されるランドおよび回路パターンの配置を、前記
第2層および第3層でのランドおよび回路パターンの配
置を繰り返した構成としたことを特徴とする請求項4記
載の多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05915398A JP3462385B2 (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05915398A JP3462385B2 (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11260956A JPH11260956A (ja) | 1999-09-24 |
JP3462385B2 true JP3462385B2 (ja) | 2003-11-05 |
Family
ID=13105134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05915398A Expired - Fee Related JP3462385B2 (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3462385B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174153A (ja) * | 1998-12-01 | 2000-06-23 | Shinko Electric Ind Co Ltd | 多層配線基板 |
CN101601129B (zh) | 2007-02-07 | 2011-08-17 | 罗姆股份有限公司 | 安装基板和电子设备 |
JP5589601B2 (ja) * | 2010-06-24 | 2014-09-17 | 日本電気株式会社 | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
-
1998
- 1998-03-11 JP JP05915398A patent/JP3462385B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11260956A (ja) | 1999-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3386977B2 (ja) | 多層回路基板 | |
JP3380151B2 (ja) | 多層回路基板 | |
JP3466443B2 (ja) | 多層回路基板 | |
KR101218011B1 (ko) | 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 | |
JPH07272932A (ja) | プリントインダクタ | |
US6335493B1 (en) | Multilayer wiring board | |
US6407344B1 (en) | Multilayer circuit board | |
US20080251286A1 (en) | Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board | |
US7394026B2 (en) | Multilayer wiring board | |
JP3462385B2 (ja) | 多層回路基板 | |
JP3610262B2 (ja) | 多層回路基板及び半導体装置 | |
JPH11297885A (ja) | 多層回路基板 | |
US8013253B2 (en) | Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip | |
JPH11260955A (ja) | 多層回路基板 | |
CN116936494A (zh) | 一种芯片封装结构及其封装基板及制作方法 | |
JP3664743B2 (ja) | バーンインボード | |
JP2009164294A (ja) | 多層回路基板および半導体装置 | |
JP2003273286A (ja) | 配線基板 | |
JPH0513576A (ja) | 半導体集積回路の配線処理方法 | |
JP2005005601A (ja) | 印刷回路配線板の配線レイアウト構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |