JP4428717B2 - 基板処理方法及び基板処理システム - Google Patents

基板処理方法及び基板処理システム Download PDF

Info

Publication number
JP4428717B2
JP4428717B2 JP2006307387A JP2006307387A JP4428717B2 JP 4428717 B2 JP4428717 B2 JP 4428717B2 JP 2006307387 A JP2006307387 A JP 2006307387A JP 2006307387 A JP2006307387 A JP 2006307387A JP 4428717 B2 JP4428717 B2 JP 4428717B2
Authority
JP
Japan
Prior art keywords
substrate
processing
unit
processing unit
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006307387A
Other languages
English (en)
Other versions
JP2008124290A (ja
Inventor
雄一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006307387A priority Critical patent/JP4428717B2/ja
Priority to TW096142868A priority patent/TWI379343B/zh
Priority to PCT/JP2007/072117 priority patent/WO2008059891A1/ja
Priority to CN2007800423165A priority patent/CN101536151B/zh
Priority to US12/446,289 priority patent/US7972755B2/en
Priority to KR1020097012134A priority patent/KR101316343B1/ko
Publication of JP2008124290A publication Critical patent/JP2008124290A/ja
Application granted granted Critical
Publication of JP4428717B2 publication Critical patent/JP4428717B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

この発明は、例えば半導体ウエハやＬＣＤガラス基板等の基板にリソグラフィ処理を施す基板処理方法及び基板処理システムに関するものである。
一般に、半導体デバイスの製造においては、半導体ウエハやＬＣＤガラス基板等の基板の上にＩＴＯ（Indium Tin Oxide）の薄膜や電極パターンを形成するために、フォトリソグラフィ技術が利用されている。このフォトリソグラフィ技術においては、基板にフォトレジスト（以下にレジストという）を塗布し、これにより形成されたレジスト膜を所定の回路パターンに応じて露光し、この露光パターンを現像処理することによりレジスト膜に所望の回路パターンを形成する、一連のリソグラフィ工程によって行われている。
このような処理は、一般に基板にレジスト液を塗布して処理するレジスト塗布処理ユニット、レジスト塗布処理終了後の基板や露光処理後の基板を加熱処理する加熱処理ユニット、露光処理後の基板に現像液を供給して現像処理する現像処理ユニット等が複数備えられた塗布・現像処理システムによって行われている。
ところで、近年ではデバイスパターンの微細化の要請が高まっている。微細化の方法の一つとして、リソグラフィ工程を複数回用いるいわゆるマルチパターニング技術が検討されている。このマルチパターニング技術においては、複数回のリソグラフィ工程の他に、レジストの形成微細加工を行うエッチング処理が必要となる。
従来、リソグラフィ処理を行う複数の処理装置やエッチング装置に基板を搬送して、リソグラフィ処理やエッチング処理を施す装置が知られており、この装置においては、リソグラフィ工程を繰り返し行うことができるように構成されている（例えば、特許文献１参照）。
特開平７−６６２６５号公報（特許請求の範囲、図１）
しかしながら、特開平７−６６２６５号公報に記載の技術においては、リソグラフィ工程を繰り返し行うことができるので、基板にマルチパターンを形成することは可能であるが、１回目のリソグラフィ処理と２回目以降のリソグラフィ処理の間には、リソグラフィ処理領域以外のエッチング処理が必要となるため、１回目のリソグラフィ処理によるパターニングと２回目以降のリソグラフィ処理によるパターニングの位置合せや寸法精度にバラツキが生じ、微細化におけるパターニング寸法の精度が十分に得られないという問題がある。
この発明は、上記事情に鑑みてなされたもので、デバイスの微細化におけるパターニング寸法精度の向上を図れるようにした基板処理方法及び基板処理システムを提供することを目的とする。
上記課題を解決するために、請求項１記載の発明は、複数種の処理ユニットがそれぞれ複数備えられている基板処理システムによって被処理基板に、少なくともレジスト塗布処理，露光処理，露光後の加熱処理及び現像処理等のリソグラフィ処理を施して所定のパターンを形成するリソグラフィ工程と、上記現像処理後のパターンをマスクとするエッチング工程と、を繰り返し行う基板処理方法であって、 処理が施される被処理基板の処理が１回目かｎ回目すなわち２回目以降かを判別し、 １回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいて上記リソグラフィ工程の所定の処理ユニットによる処理を行い、 ２回目以降の処理と判別された場合は、前回すなわち（ｎ−１）回目の被処理基板の搬送履歴のリソグラフィ工程で用いた処理ユニットを使用する基板搬送スケジュールに基づいて被処理基板にリソグラフィ工程の処理を行う、ことを特徴とする。
請求項２記載の発明は、請求項１記載の発明にエッチング処理を加えたもので、 １回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいて上記リソグラフィ工程及びエッチング工程の所定の処理ユニットによる処理を行い、 ２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程及びエッチング工程で用いた処理ユニットを使用する基板搬送スケジュールに基づいて被処理基板にリソグラフィ工程及びエッチング工程の処理を行う、ことを特徴とする。
請求項３記載の発明は、請求項１又は２記載の基板処理方法において、上記２回目以降のリソグラフィ工程によって形成されるパターンを前回のリソグラフィ工程によって形成されたパターンの間に形成する、ことを特徴とする。
また、請求項４記載の発明は、請求項１記載の基板処理方法において、上記２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット及び／又は現像処理ユニットを用いた処理を行う、ことを特徴とする。
また、請求項５記載の発明は、請求項２記載の基板処理方法において、上記２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット，現像処理ユニット及び／又はエッチング処理ユニットを用いた処理を行う、ことを特徴とする。
請求項６記載の発明は、請求項１記載の基板処理方法を具現化するもので、 被処理基板の搬入・搬出部と、 それぞれ複数の処理ユニットを備えるレジスト塗布装置，露光後加熱装置及び現像装置を有する塗布・現像処理部と、 上記塗布・現像処理部と露光装置との間に配置され、塗布・現像処理部と露光装置間で被処理基板の受け渡しを司るインターフェース部と、 上記搬入・搬出部，塗布現像処理部及びインターフェース部間、並びに塗布・現像処理部内で被処理基板を搬送する基板搬送手段と、 処理が施される被処理基板の処理が１回目か２回目以降かを判別する検知手段と、 上記検知手段からの検知信号を受けて１回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいて上記リソグラフィ工程の所定の処理ユニットによる処理を行い、２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程で用いた処理ユニットを使用する基板搬送スケジュールに基づいて被処理基板にリソグラフィ工程の処理を行うように上記処理ユニット及び基板搬送手段に制御信号を伝達する制御手段と、を具備することを特徴とする。この場合、上記制御手段は、２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット及び／又は現像処理ユニットを用いた処理を行うように上記処理ユニット及び基板搬送手段に制御信号を伝達する方が好ましい（請求項８）。
また、請求項７記載の発明は、請求項２記載の基板処理方法を具現化するもので、請求項６記載の発明に、 現像処理後の被処理基板に形成されたパターンをマスクとしてエッチング処理を行うエッチング装置を有するエッチング処理部と、 上記搬入・搬出部，塗布現像処理部，インターフェース部及びエッチング処理部間、並びに塗布・現像処理部内で被処理基板を搬送する基板搬送手段と、 処理が施される被処理基板の処理が１回目か２回目以降かを判別する検知手段と、 上記検知手段からの検知信号を受けて１回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいて上記リソグラフィ工程及びエッチング工程の所定の処理ユニットによる処理を行い、２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程及びエッチング工程で用いた処理ユニットを使用する基板搬送スケジュールに基づいて被処理基板にリソグラフィ工程及びエッチング工程の処理を行うように上記処理ユニット及び基板搬送手段に制御信号を伝達する制御手段と、を更に具備することを特徴とする。この場合、上記制御手段は、２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット，現像処理ユニット及び／又はエッチング処理ユニットを用いた処理を行うように上記処理ユニット及び基板搬送手段に制御信号を伝達する方が好ましい（請求項９）。
請求項１，６記載の発明によれば、基板搬送手段によって搬入・搬出部から取り出されて塗布・現像処理部に搬送される被処理基板は、処理が１回目か２回目以降かが判別され、１回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいてリソグラフィ工程及びエッチング工程の所定の処理ユニットによる処理が行われ、２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程で用いた処理ユニットを使用する基板搬送スケジュールに同調して被処理基板にリソグラフィ工程の処理が施される。
請求項２，７記載の発明によれば、基板搬送手段によって搬入・搬出部から取り出されて塗布・現像処理部に搬送される被処理基板は、処理が１回目か２回目以降かが判別され、１回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいてリソグラフィ工程及びエッチング工程の所定の処理ユニットによる処理が行われ、２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程及びエッチング工程で用いた処理ユニットを使用する基板搬送スケジュールに同調して被処理基板にリソグラフィ工程及びエッチング工程の処理が施される。
また、請求項３記載の発明によれば、２回目以降のリソグラフィ工程によって形成されるパターンを前回のリソグラフィ工程によって形成されたパターンの間に形成することで、１回のリソグラフィ工程では不可能なパターンの微細化を図ることができる。
また、請求項４，８記載の発明によれば、２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット及び／又は現像処理ユニットを用いた処理を行うことで、レジスト塗布処理ユニットにおいてはレジスト膜厚のバラツキを防止することができ、また、露光後加熱処理ユニットにおいては例えば化学増幅型レジストの酸触媒反応に影響を与える処理時間や面内温度を一定にすることができ、また、現像処理ユニットにおいては現像時間，現像液の供給量・濃度を一定にすることができる。
また、請求項５，９記載の発明によれば、２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット，現像処理ユニット及び／又はエッチング処理ユニットを用いた処理を行うことで、レジスト塗布処理ユニットにおいてはレジスト膜厚のバラツキを防止することができ、また、露光後加熱処理ユニットにおいては例えば化学増幅型レジストの酸触媒反応に影響を与える処理時間や面内温度を一定にすることができ、また、現像処理ユニットにおいては現像時間，現像液の供給量・濃度を一定にすることができ、更にまた、エッチング処理ユニットにおいてはエッチングの均一性を維持することができる。
以上に説明したように、この発明の基板処理方法及び基板処理システムは、上記のように構成されているので、以下のような顕著な効果が得られる。
（１）請求項１，６記載の発明によれば、被処理基板のリソグラフィ工程（処理）を繰り返し行い、かつ、２回目以降のリソグラフィ工程（処理）を、前回の被処理基板の搬送履歴のリソグラフィ工程で用いた処理ユニットを使用する基板搬送スケジュールに同調して行うので、１回目のリソグラフィ処理によるパターニングと２回目以降のリソグラフィ処理によるパターニングの位置合せを正確にすることができると共に、寸法精度の向上が図れる。したがって、微細化におけるパターニング寸法の精度の向上が図れる。
（２）請求項２，７記載の発明によれば、被処理基板のリソグラフィ工程（処理）及びエッチング工程（処理）を繰り返し行い、かつ、２回目以降のリソグラフィ工程（処理）及びエッチング工程（処理）を、前回の被処理基板の搬送履歴のリソグラフィ工程及びエッチング工程で用いた処理ユニットを使用する基板搬送スケジュールに同調して行うので、１回目のリソグラフィ処理及びエッチング処理によるパターニングと２回目以降のリソグラフィ処理及びエッチング処理によるパターニングの位置合せを正確にすることができると共に、寸法精度の向上が図れる。したがって、微細化におけるパターニング寸法の精度の向上が図れる。
（３）請求項３記載の発明によれば、２回目以降のリソグラフィ工程によって形成されるパターンを前回のリソグラフィ工程によって形成されたパターンの間に形成することで、１回のリソグラフィ工程では不可能なパターンの微細化を図ることができるので、上記（１），（２）に加えて、更に微細化におけるパターニング寸法の精度の向上が図れる。
（４）請求項４，８記載の発明によれば、上記（１）〜（３）に加えて、更にレジスト塗布処理ユニットにおいてはレジスト膜厚のバラツキを防止することができ、また、露光後加熱処理ユニットにおいては例えば化学増幅型レジストの酸触媒反応に影響を与える処理時間や面内温度を一定にすることができ、また、現像処理ユニットにおいては現像時間，現像液の供給量・濃度を一定にすることができる。
（５）請求項５，９記載の発明によれば、上記（１）〜（３）に加えて、更にレジスト塗布処理ユニットにおいてはレジスト膜厚のバラツキを防止することができ、また、露光後加熱処理ユニットにおいては例えば化学増幅型レジストの酸触媒反応に影響を与える処理時間や面内温度を一定にすることができ、また、現像処理ユニットにおいては現像時間，現像液の供給量・濃度を一定にすることができ、更にまた、エッチング処理ユニットにおいてはエッチングの均一性を維持することができる。
以下に、この発明の最良の実施形態を添付図面に基づいて詳細に説明する。ここでは、この発明に係る基板処理システムを半導体ウエハのレジスト塗布・現像処理システムに適用した場合について説明する。
図１は、上記レジスト塗布・現像処理システムの第１実施形態を示す概略平面図、図２は、同概略斜視図、図３は、同概略正面図、図４は、同概略背面図である。
上記レジスト塗布・現像処理システムは、被処理基板である半導体ウエハＷ（以下にウエハＷという）が例えば２５枚密閉収容されたキャリア２０を搬入出するための搬入・搬出部であるキャリアブロックＳ１と、複数個例えば４個の単位ブロックＢ１〜Ｂ４を縦に配列して構成された塗布・現像処理部である塗布・現像処理ブロックＳ２（以下に処理ブロックＳ２という）と、インターフェース部であるインターフェースブロックＳ３と、露光装置Ｓ４と、を具備すると共に、キャリアブロックＳ１と処理ブロックＳ２との間に配置され、処理ブロックＳ２側に配置されるエッチング処理部であるエッチングブロックＳ５と、キャリアブロックＳ１側に配置される測定部である測定ブロックＳ６と、を具備している。また、レジスト塗布・現像処理システムには、各ブロックＳ１〜Ｓ６間，ブロック内の処理ユニットとの間及びエッチングブロックＳ５の処理ユニットとの間で、ウエハＷを搬送する搬送手段として後述するアームＡ１，Ａ２，Ｃ，Ｄ，Ｅが備えられている。
上記キャリアブロックＳ１には、複数個（例えば４個）のキャリア２０を載置可能な載置台２１と、この載置台２１から見て前方の壁面に設けられる開閉部２２と、開閉部２２を介してキャリア２０からウエハＷを取り出すためのトランスファーアームＣとが設けられている。このトランスファーアームＣは、測定ブロックＳ６に設けられた受渡しステージＴＲＳ４との間でウエハＷの受け渡しを行うように、水平のＸ，Ｙ方向及び鉛直のＺ方向に移動自在、並びに鉛直軸回りに回転自在に移動自在に構成されている。
また、キャリアブロックＳ１の例えば開閉部２２の近傍位置には、キャリア２０に付された識別表示例えばＩＤ表示（図示せず）を読み取って、キャリア２０内に収納されているウエハＷの処理状態、すなわち未処理（１回目）の処理か２回目以降のｎ回目の処理か否かを認識する検知手段２３が設けられている。
この検知手段２３は、制御手段である制御部６０に電気的に接続されており、検知手段２３によって検知された信号が制御部６０に伝達されるようになっている。これにより、処理に供されるウエハＷが未処理（１回目）の処理か２回目以降のｎ回目の処理かが判別される。
制御部６０は、コンピュータからなる格納部を有しており、ポログラム格納部には、ウエハＷの１回目のリソグラフィ工程（処理）及びエッチング工程（処理）の搬送スケジュールや搬送スケジュールに応じた処理の履歴に基づいて搬送手段Ａ１，Ａ２，Ｃ，Ｄ，Ｅや後述する処理ユニットの制御が実施されるように命令が組み込まれた例えばソフトウエアからなるプログラムが格納されている。そして、このプログラムが制御部６０に読み出されることにより、制御部６０は、搬送手段Ａ１，Ａ２，Ｃ，Ｄ，Ｅや処理ユニットの作用を制御する。なお、このプログラムは、例えばハードディスク，コンパクトディスク，マグネットオプティカルディスク，メモリーカード等の記録媒体に収納された状態でプログラム格納部に格納されている。
キャリアブロックＳ１の奥側には測定ブロックＳ６，エッチングブロックＳ５を介して接続され、筐体７０にて周囲を囲まれる処理ブロックＳ２が接続されている。処理ブロックＳ２は、この例では、下方側から、レジスト液や現像液等の薬液容器類を収納する第１の単位ブロック（ＣＨＭ）Ｂ１、現像処理を行うための第２の単位ブロック（ＤＥＶ層）Ｂ２、２段のレジスト液の塗布処理を行うための塗布膜形成用単位ブロック及び洗浄処理を行う洗浄単位ブロックである第３，第４の単位ブロック（ＣＯＴ層）Ｂ３，Ｂ４として割り当てられている。なお、この場合、塗布膜形成用単位ブロックの一つ例えば第３の単位ブロック（ＣＯＴ層）Ｂ３を、レジスト膜の下層側に形成される反射防止膜の形成処理を行うための単位ブロック（ＢＣＴ層）としてもよい。また、更に第４の単位ブロック（ＣＯＴ層）Ｂ４の上段に、レジスト膜の上層側に形成される反射防止膜の形成処理を行うための反射防止膜形成用単位ブロックを設けるようにしてもよい。
第１〜第４の単位ブロックＢ１〜Ｂ４は、前面側に配設され、ウエハＷに対して薬液を塗布するための液処理ユニットと、背面側に配設され、上記液処理ユニットにて行なわれる処理の前処理及び後処理を行なうための各種の加熱処理ユニット等の処理ユニットと、前面側に配設される上記液処理ユニットと背面側に配設される加熱処理ユニット等の処理ユニットとの間、具体的には下段に現像処理部を配置し、上段にレジスト処理部を配置した液処理ユニットと加熱処理ユニット等の処理ユニットとの間でウエハＷの受け渡しを行うための専用の基板搬送手段であるメインアームＡ１，Ａ２とを備えている。
これら単位ブロックＢ１〜Ｂ４は、この例では、各単位ブロックＢ１〜Ｂ４の間で、上記液処理ユニットと、加熱処理ユニット等の処理ユニットと、搬送手段との配置レイアウトが同じに形成されている。ここで、配置レイアウトが同じであるとは、各処理ユニットにおけるウエハＷを載置する中心つまり液処理ユニットにおけるウエハＷの保持手段であるスピンチャックの中心や、加熱処理ユニットにおける加熱プレートや冷却プレートの中心が同じという意味である。
上記ＤＥＶ層Ｂ２は、図１に示すように、ＤＥＶ層Ｂ２のほぼ中央には、ＤＥＶ層Ｂ２の長さ方向（図中Ｙ方向）に、キャリアブロックＳ１側のエッチングブロックＳ５とインターフェースブロックＳ３とを接続するためのウエハＷの搬送領域Ｒ１（メインアームＡ１の水平移動領域）が形成されている。また、ＣＯＴ層Ｂ３，Ｂ４は、図示しないが、ＤＥＶ層Ｂ２と同様に、ＣＯＴ層Ｂ３，Ｂ４のほぼ中央には、ＣＯＴ層Ｂ３，Ｂ４の長さ方向（図中Ｙ方向）に、キャリアブロックＳ１とインターフェースブロックＳ３とを接続するためのウエハＷの搬送領域Ｒ２（メインアームＡ２の水平移動領域）が形成されている。
上記搬送領域Ｒ１（Ｒ２）のキャリアブロックＳ１側から見た両側には、手前側（キャリアブロックＳ１側）から奥側に向かって右側に、上記液処理ユニットとして、現像処理を行うための複数個例えば３個の現像処理ユニット３１ａ，３１ｂ，３１ｃと、２段の塗布処理ユニット３２ａ，３２ｂ及び洗浄ユニット（ＳＣＲ）が設けられている。
この場合、現像処理ユニット３１ａ，３１ｂ，３１ｃ及び塗布処理ユニット３２ａ，３２ｂには、処理の履歴が判別できるように識別表示が割り当てられている。例えば、図３に示すように、ＤＥＶ層Ｂ２の現像処理ユニット３１ａ，３１ｂ，３１ｃは、それぞれＤＥＶ１−１，ＤＥＶ１−２，ＤＥＶ１−３の識別表示が割り当てられている。一方、２段のＣＯＴ層Ｂ３，Ｂ４の塗布処理ユニット３２ａ，３２ｂは、ＣＯＴ２−１，ＣＯＴ２−２，ＣＯＴ３−１，ＣＯＴ３−２の識別表示が割り当てられている。そして、これら識別表示ＤＥＶ１−１〜１−３、ＣＯＴ２−１，２−２，ＣＯＴ３−１，３−２は、制御部６０の記憶部（格納部）に記憶されている。
各単位ブロックは、手前側から奥側に向かって左側に、順に加熱系のユニットを多段化した例えば４個の棚ユニットＵ１，Ｕ２，Ｕ３，Ｕ４が設けられており、ＤＥＶ層Ｂ２においては現像処理ユニット３１ａ〜３１ｃにて行なわれる処理の前処理及び後処理を行なうための各種処理ユニットを複数段、例えば３段ずつに積層した構成とされている。このようにして上記搬送領域Ｒ１によって現像処理ユニット３１ａ〜３１ｃと棚ユニットＵ１〜Ｕ４が区画されており、搬送領域Ｒ１に洗浄エアを噴出させて排気することにより、当該領域内のパーティクルの浮遊を抑制するようになっている。
上述の前処理及び後処理を行うための各種ユニットの中には、例えば図４に示すように、露光後のウエハＷを加熱処理するポストエクスポージャーベーキングユニットなどと呼ばれている加熱処理ユニット（ＰＥＢ）や、現像処理後のウエハＷの水分を飛ばすために加熱処理するポストベーキングユニット等と呼ばれている加熱処理ユニット（ＰＯＳＴ）等が含まれている。これら加熱処理ユニット（ＰＥＢ，ＰＯＳＴ）等の各処理ユニットは、それぞれ処理容器４０内に収容されており、棚ユニットＵ１〜Ｕ４は、上記処理容器４０が３段ずつ積層されて構成され、各処理容器４０の搬送領域Ｒ１に臨む面にはウエハ搬出入口４１が形成されている。なお、加熱処理ユニット（ＰＥＢ，ＰＯＳＴ）は、制御部６０に電気的に接続されており、制御部６０からの制御信号に基づいて加熱温度や加熱時間が調整可能に形成されている。
この場合、加熱処理ユニット（ＰＥＢ，ＰＯＳＴ）には、処理の履歴が判別できるように識別表示が割り当てられている。例えば、図４に示すように、棚ユニットＵ１では、下段から上段に向かってＰＯＳＴ１−１，ＰＯＳＴ１−２，ＰＯＳＴ１−３の識別表示が割り当てられ、棚ユニットＵ２では、同様にＰＯＳＴ２−１，ＰＯＳＴ２−２，ＰＯＳＴ２−３の識別表示が割り当てられ、棚ユニットＵ３では、同様にＰＥＢ３−１，ＰＥＢ３−２，ＰＥＢ３−３の識別表示が割り当てられ、棚ユニットＵ４では、同様にＰＥＢ４−１，ＰＥＢ４−２，ＰＥＢ４−３の識別表示が割り当てられている。そして、これら識別表示ＰＯＳＴ１−１〜１−３，ＰＯＳＴ２−１〜２−３，ＰＥＢ３−１〜３−３，ＰＥＢ４−１〜４−３は、制御部６０の記憶部（格納部）に記憶されている。
上記搬送領域Ｒ１には上記メインアームＡ１が設けられている。このメインアームＡ１は、ＤＥＶ層Ｂ２内の全てのモジュール（ウエハＷが置かれる場所）、例えば棚ユニットＵ１〜Ｕ４の各処理ユニット、現像処理ユニット３１ａ〜３１ｃの各部との間でウエハの受け渡しを行うように構成されており、このために水平のＸ，Ｙ方向及び鉛直のＺ方向に移動自在、鉛直軸回りに回転自在に構成されている。
なお、メインアームＡ１（Ａ２）は、同様に構成されており、メインアームＡ１を代表して説明すると、例えば図１に示すように、ウエハＷの裏面側周縁領域を支持するための２本の湾曲アーム片５１を有するアーム本体５０を備えており、これら湾曲アーム片５１は図示しない基台に沿って互いに独立して進退自在に構成されている。またこの基台は鉛直軸回りに回転自在に構成されると共に、Ｙ方向に移動自在、かつ昇降自在に構成されている。このようにして湾曲アーム片５１は、Ｘ方向に進退自在，Ｙ方向に移動自在，昇降自在及び鉛直軸回りに回転自在に構成され、棚ユニットＵ１〜Ｕ４の各ユニットやキャリアブロックＳ１側に配置された棚ユニットＵ５の受渡しステージＴＲＳ１、液処理ユニットとの間でウエハＷの受け渡しを行うことができるようになっている。このようなメインアームＡ１は、制御手段である制御部６０からの指令に基づいて図示しないコントローラにより駆動が制御される。また、メインアームＡ１（Ａ２）の加熱処理ユニットでの蓄熱を防止するために、ウエハＷの受け取り順番をプログラムで任意に制御できるようになっている。
また、上記塗布膜形成用の単位ブロックＢ３，Ｂ４は、いずれも同様に構成されており、上述の現像処理用の単位ブロックＢ２と同様に構成されている。具体的には、液処理ユニットとしてウエハＷに対してレジスト液の塗布処理を行うための塗布処理ユニット３２ａ，３２ｂが設けられ、ＣＯＴ層Ｂ３，Ｂ４の棚ユニットＵ１〜Ｕ４には、レジスト液塗布後のウエハＷを加熱処理する加熱処理ユニット（ＣＬＨＰ）や、レジスト液とウエハＷとの密着性を向上させるための疎水化処理ユニット（ＡＤＨ）を備えており、ＤＥＶ層Ｂ２と同様に構成されている。すなわち、塗布ユニットと加熱処理ユニット（ＣＬＨＰ）及び疎水化処理ユニット（ＡＤＨ）とをメインアームＡ２の搬送領域Ｒ２（メインアームＡ２の水平移動領域）によって区画するように構成されている。そして、このＣＯＴ層Ｂ３，Ｂ４では、メインアームＡ２により、棚ユニットＵ５の受渡しステージＴＲＳ１と、塗布処理ユニット３２ａ，３２ｂと、棚ユニットＵ１〜Ｕ４の各処理ユニットと、に対してそれぞれウエハＷの受け渡しが行われるようになっている。なお、上記疎水化処理ユニット（ＡＤＨ）は、ＨＭＤＳ雰囲気内でガス処理を行なうものであるが、塗布膜形成用の単位ブロックＢ３，Ｂ４のいずれかに設けられればよい。
この場合、加熱処理ユニット（ＣＬＨＰ）には、処理の履歴が判別できるように識別表示が割り当てられている。例えば、図４に示すように、棚ユニットＵ１では、下段から上段に向かってＣＬＨＰ１−４，ＣＬＨＰ１−５，ＣＬＨＰ１−６，ＣＬＨＰ１−７の識別表示が割り当てられ、棚ユニットＵ２では、同様にＣＬＨＰ２−４，ＣＬＨＰ２−５，ＣＬＨＰ２−６，ＣＬＨＰ２−７の識別表示が割り当てられ、棚ユニットＵ３では、同様にＣＬＨＰ３−４，ＣＬＨＰ３−５，ＣＬＨＰ３−６，ＣＬＨＰ３−７の識別表示が割り当てられ、棚ユニットＵ４では、同様にＣＬＨＰ４−４，ＣＬＨＰ４−５の識別表示が割り当てられている。なお、棚ユニットＵ４の上２段には、ＡＤＨ４−６，ＡＤＨ４−７の識別表示が割り当てられている。そして、これら識別表示ＣＬＨＰ１−４〜１−７，ＣＬＨＰ２−４〜２−７，ＣＬＨＰ３−４〜３−７，ＣＬＨＰ４−４，４−５，ＡＤＨ４−６，４−７は、制御部６０の記憶部（格納部）に記憶されている。
また、処理ブロックＳ２に隣接して配置されるエッチングブロックＳ５は、処理ブロックＳ２の筐体７０に接続する筐体７０ａを備え、この筐体７０ａ内に、多段例えば４段に積層されたドライエッチング装置であるエッチング処理ユニット８０（以下にエッチングユニット８０という）が配置されると共に、各エッチングユニット８０に対してウエハＷを搬入・搬出する搬送アームＤと受渡しステージＴＲＳ２が配設されている。この場合、搬送アームＤは、処理ブロックＳ２の棚ユニットＵ５の受渡しステージＴＲＳ１との間、及びエッチングブロックＳ５内の受渡しステージＴＲＳ２との間で、ウエハＷの受け渡しを行う、水平のＸ，Ｙ方向及び鉛直方向に移動自在、かつ、回転自在に形成されている。なお、エッチングユニット８０は、例えば真空雰囲気内で、印加される高周波数，高周波電圧やガス圧力等のエッチングプロセス条件を調整してエッチングレートを制御できるように形成されている。また、エッチングユニット８０には、処理の履歴が判別できるように識別表示が割り当てられている。例えば、図４に示すように、下段から上段に向かってＥＴ−１，ＥＴ−２，ＥＴ−３，ＥＴ−４の識別表示が割り当てられている。そして、これら識別表示ＥＴ−１〜ＥＴ−４は、制御部６０の記憶部（格納部）に記憶されている。
上記のように構成されるエッチングブロックＳ５は、ドライエッチング処理の際に、エッチングユニット８０から生じる電磁波が外部に影響を与えないように筐体７０ａには電磁波遮断用のシールドが施されている。このシールドとしては、導電性を有する金属や合成樹脂製の遮蔽板であれば任意のものでよいが、本実施形態では、例えばアルミニウム合金製の遮蔽板８１を使用して筐体７０ａを構成している。
このようにエッチングブロックＳ５の筐体７０ａを電磁波の遮蔽板８１にて構成することにより、ドライエッチング処理の際に、エッチングユニット８０から生じる電磁波が外部に漏洩するのを遮断することができる。
また、キャリアブロックＳ１とエッチングブロックＳ５との間に配置される測定ブロックＳ６は、キャリアブロックＳ１とエッチングブロックＳ５の筐体７０ａに接続する筐体７０ｂを備え、この筐体７０ｂ内には、測定装置である線幅測定装置９０と、この線幅測定装置９０に対してウエハＷを搬入・搬出する搬送アームＥと受渡しステージＴＲＳ３が配設されている。この場合、搬送アームＥは、測定ブロックＳ６内の受渡しステージＴＲＳ３との間、エッチングブロックＳ５の受渡しステージＴＲＳ２との間、及び線幅測定装置９０との間で、ウエハＷの受け渡しを行う、水平のＸ，Ｙ方向及び鉛直方向に移動自在、かつ、回転自在に形成されている。
上記線幅測定装置９０は、図５に示すように、ウエハＷを水平に載置する載置台９１を備えている。載置台９１は、例えばＸ−Ｙステージを構成しており、水平方向のＸ方向とＹ方向に移動自在に形成されている。載置台９１の上方には、載置台９１上に載置されたウエハＷに対して斜方向から光を照射する光照射部９２と、光照射部９２から照射されウエハＷで反射した光を検出する受光部９３が配設されている。受光部９３で検出した光の情報は、検出部９４に出力でき、また、検出部９４は、取得した光の情報に基づいて、ウエハＷ上に形成されている所定のパターンから反射した反射光の光強度分布を測定することができる。なお、線幅測定装置９０において、パターンの線幅の測定以外にウエハＷ上に付着する不純物やパーティクル等の検出も可能になっている。
検出部９４からの情報は制御部６０に伝達されて、例えば線幅を測定するための情報の処理が行われるようになっている。制御部６０は、例えば算出部６１，記憶部６２及び解析部６３を有している。算出部６１は、例えばレジスト膜の光学定数やレジスト膜のパターン形状，構造等の既知の情報に基づいて、線幅の異なる複数の仮想パターンから反射する反射光の計算上の各光強度分布を算出できる。記憶部６２は、算出部６１で算出されている仮想パターンに対する計算上の各光強度分布を記憶してそのライブラリを作成できる。
検出部９４で測定されたウエハＷ上の実際のパターンに対する光強度分布は、解析部６３に出力され、解析部６３では、検出部９４から出力された実際のパターンの光強度分布と記憶部６２のライブラリ内に記憶されている仮想パターンの光強度分布とを照合し、光強度分布が適合する仮想パターンを選択し、その仮想パターンの線幅を実際のパターンの線幅と推定して線幅を測定できる。
上記のようにして測定された線幅の情報は、露光装置Ｓ４，加熱処理ユニット（ＰＥＢ）及びエッチングユニット８０に伝達される。この場合、露光装置Ｓ４は、露光制御部（図示せず）を有し、露光制御部によって予め設定されている例えば光学系のウエハＷに対する露光位置，露光量及び露光焦点等の露光条件に従って露光処理が制御可能に形成されている。
したがって、制御部６０からの制御信号を露光装置Ｓ４，加熱処理ユニット（ＰＥＢ）及びエッチングユニット８０に伝達することにより、パターンの線幅の測定情報に基づいて、２回目以降のリソグラフィ工程の露光処理における露光位置，露光量及び露光焦点等の露光補正，露光後の加熱処理ユニット（ＰＥＢ）の加熱処理における加熱温度や加熱時間等の温度補正，エッチング工程における印加される高周波数，高周波電圧やガス圧力等のエッチングプロセス条件の調整によるエッチングレート等のエッチング補正を行うことができる。
また、上記処理ブロックＳ２とインターフェースブロックＳ３の隣接する領域には、図１に示すように、メインアームＡ１がアクセスできる位置に棚ユニットＵ６が設けられている。この棚ユニットＵ６は、ＤＥＶ層Ｂ２のメインアームＡ１との間でウエハＷの受け渡しを行うように、受渡しステージＴＲＳ４と、ウエハＷの受け渡しを行う冷却機能を有する受渡しステージ（図示せず）を備えている。また、処理ブロックＳ２とインターフェースブロックＳ３の隣接する領域には、図１及び図４に示すように、周縁露光装置（ＷＥＥ）が２段配置されている。
一方、処理ブロックＳ２における棚ユニットＵ６の奥側には、インターフェースブロックＳ３を介して露光装置Ｓ４が接続されている。インターフェースブロックＳ３には、処理ブロックＳ２のＤＥＶ層Ｂ２の棚ユニットＵ６の各部と露光装置Ｓ４とに対してウエハＷの受け渡しを行うためのインターフェースアームＦを備えている。このインターフェースアームＦは、処理ブロックＳ２と露光装置Ｓ４との間に介在するウエハＷの搬送手段をなすものであり、この例では、上記ＤＥＶ層Ｂ２の受渡しステージＴＲＳ４等に対してウエハＷの受け渡しを行うように、水平のＸ，Ｙ方向及び鉛直のＺ方向に移動自在、鉛直軸回りに回転自在に構成されている。
次に、上記のように構成される塗布・現像処理システムにおけるウエハＷの処理について、図６及び図７に示すフローチャートを参照して説明する。
まず、キャリアブロックＳ１の載置台２１に処理に供されるウエハＷを収納したキャリア２０を開閉部２２に載置する（ロット投入：ステップ６−１）。この状態で、検知手段２３によってキャリア２０に付された識別表示が検知されて、検知信号が制御部６０に伝達され、処理に供されるウエハＷが１回目かｎ回目（２回目以降）かが判別される（ステップ６−２）。処理に供されるウエハＷが１回目と判別された場合は、ステップ６−３に進み、１回目の搬送スケジュールが作成、あるいは予め作成された搬送スケジュールに基づいて１回目のリソグラフィ処理が施される（ステップ６−４）。以下に、１回目のリソグラフィ処理について、図７（ａ）を参照して、レジスト塗布以降の手順について説明する。
疎水化処理された後に棚ユニットＵ５に一時収納されたウエハＷは、メインアームＡ２によって棚ユニットＵ５から取り出され、塗布処理ユニット３２ａ，３２ｂの一方例えばＣＯＴ２−１に搬送されて、レジスト膜が形成される（Ｓ−１）。レジスト膜が形成されたウエハＷは、メインアームＡ２によって加熱処理ユニット（ＣＬＨＰ）に搬送されて、溶剤をレジスト膜から蒸発させるためのプリベーク（ＰＡＢ）が施される（Ｓ−２）。その後、ウエハＷは周縁露光装置（ＷＥＥ）に搬送されて、周辺露光処理（Ｓ−３）が施された後、加熱処理が施される（Ｓ−４）。次いで、ウエハＷは、インターフェースアームＦにより露光装置Ｓ４に搬送され、ここで所定の露光処理が行われる（Ｓ−５）。
露光処理後のウエハＷは、インターフェースアームＦにより、ＤＥＶ層Ｂ２にウエハＷを受け渡すために、棚ユニットＵ６の受渡しステージＴＲＳ４に搬送され、このステージＴＲＳ４上のウエハＷは、ＤＥＶ層Ｂ２のメインアームＡ１に受け取られ、当該ＤＥＶ層Ｂ２にて、まず、加熱処理ユニット（例えば、ＰＥＢ３−１）でポストエクスポージャーベーク処理（Ｓ−６）された後、メインアームＡ１によって棚ユニットＵ６の冷却プレート（図示せず）に搬送されて、所定温度に調整される。次いで、ウエハＷは、メインアームＡ１によって棚ユニットＵ６から取り出されて現像処理ユニット３１ａ〜３１ｃの一つ例えばＤＥＶ１−１に搬送されて、現像液が塗布される（Ｓ−７）。その後、メインアームＡ１によって加熱処理ユニット（ＰＯＳＴ）に搬送され、所定の現像処理が行われる。
現像処理後のウエハＷは、棚ユニットＵ５の受渡しステージＴＲＳ１に搬送され、このステージＴＲＳ１上のウエハＷは、エッチングブロックＳ５の搬送アームＤに受け取られ、エッチングブロックＳ５のエッチングユニット８０例えばＥＴ−４に搬送されて、現像処理後のパターンをマスクとするエッチング処理が施される（Ｓ−８）。
エッチング処理が行われた後のウエハＷは、搬送アームＤによってエッチングユニット８０から取り出されて、エッチングブロックＳ５の受渡しステージＴＲＳ２に搬送され、このステージＴＲＳ２上のウエハＷは、測定ブロックＳ６の搬送アームＥに受け取られ、測定ブロックＳ６の線幅測定装置９０に搬送されて、ウエハＷ上に形成されたパターンの線幅が測定される（Ｓ−９）。この線幅の測定情報は制御部６０に伝達されて、制御部６０に記憶される。
線幅の測定が行われたウエハＷは、搬送アームＥによって線幅測定装置９０から取り出された後、エッチングブロックＳ５の受渡しステージＴＲＳ２，搬送アームＤ，処理ブロックＳ２の受渡しステージＴＲＳ１に搬送され、ステージＴＲＳ１のウエハＷは、処理ブロックＳ２のメインアームＡ２に受け取られ、洗浄ユニット（ＳＣＲ）に搬送されて、洗浄処理が施される（Ｓ−１０）。これにより、一連のリソグラフィ工程（処理）及びエッチング工程（処理）が終了する。この状態において、ウエハＷの表面には、図８（ａ）に示すように、１回のリソグラフィ処理において、レジストＰＲが崩れない範囲内の臨界寸法までのピッチＰのパターンが形成される。なお、図８において、符号ＣＤは線幅、ＨＭはハードマスクである。
１回目のリソグラフィ工程（処理）及びエッチング工程（処理）が行われたウエハＷは、キャリアブロックＳ１の載置台２１に載置された空のキャリア２０内に収納される。
一方、図６に戻って、キャリアブロックＳ１の載置台２１に投入されたキャリア２０に付された識別表示が検知手段２３によって検知し、２回目以降例えば２回目と判別された場合は、その検知信号によって制御部６０は前回（１回目）の搬送履歴を確認する（ステップ６−５）。前回の搬送履歴が確認されると、ステップ６−６に進んで、制御部６０は、前回（１回目）の搬送スケジュールに基づいてリソグラフィ工程の所定の処理に用いた処理ユニットを使用する同調搬送スケジュールを作成し、ｎ回目（２回目）のリソグラフィ処理が施される（ステップ６−７）。以下に、２回目のリソグラフィ処理について、図７（ｂ）を参照して、レジスト塗布以降の手順について説明する。
１回目のリソグラフィ工程（処理）及びエッチング工程（処理）が行われたウエハＷを収納するキャリア２０が投入されると、１回目の処理と同様に、１回目の処理に用いた処理ユニットＣＯＴ２−１を使用してレジスト塗布処理が施され、レジスト膜が形成される（Ｓ−１１）。このように、１回目の処理に用いた処理ユニットＣＯＴ２−１を使用してレジスト塗布処理を施すことによって、レジスト膜厚のバラツキを防止することができる。
レジスト膜が形成されたウエハＷは、１回目の処理と同様に、プリベーク（ＰＡＢ）（Ｓ−１２）→周辺露光処理（ＷＥＥ）（Ｓ−１３）→加熱処理（ＢＡＫＥ）（Ｓ−１４）→露光処理（ＥＸＰ）（Ｓ−１５）された後、１回目の処理に用いた処理ユニットＰＥＢ３−１を使用してポストエクスポージャーベーク処理が施される（Ｓ−１６）。このように、１回目の処理に用いた処理ユニットＰＥＢ３−１を使用してポストエクスポージャーベーク処理を施すことによって、例えば化学増幅型レジストにおいては、酸触媒反応に影響を与える処理時間や面内温度を一定にすることができる。
ポストエクスポージャーベーク処理が行われたウエハＷは、１回目の処理に用いた処理ユニットＤＥＶ１−１に搬送されて現像処理が施される（Ｓ−１７）。このように、１回目の処理に用いた処理ユニットＤＥＶ１−１を使用して現像処理を施すことによって、現像時間，現像液の供給量・濃度を一定にすることができる。
現像処理が施されたウエハＷは、次に１回目の処理に用いたエッチングユニットＥＴ−４に搬送されてエッチング処理が施される（Ｓ−１８）。これにより、図８（ｂ）に示すように、１回のリソグラフィ処理によって形成されたパターンのピッチＰ間にパターンを追加形成して、ピッチ１／Ｐのパターンを形成することができる。また、１回目の処理に用いた処理ユニットＥＴ−４を使用してエッチング処理を施すことによって、エッチングの均一性を維持することができる。
なお、２回目のリソグラフィ工程（処理）及びエッチング工程（処理）において、１回目のエッチング処理後に線幅測定装置９０によって測定された測定情報を、制御部６０から露光装置Ｓ４，加熱処理ユニット（ＰＥＢ）及びエッチングユニット８０に伝達することにより、パターンの線幅の測定情報に基づいて、２回目以降のリソグラフィ工程の露光処理における露光位置，露光量及び露光焦点等の露光補正，露光後の加熱処理ユニット（ＰＥＢ）の加熱処理における加熱温度や加熱時間等の温度補正，エッチング工程における印加される高周波数，高周波電圧やガス圧力等のエッチングプロセス条件の調整によるエッチングレート等のエッチング補正を行うことができる。これら露光補正，温度補正，エッチング補正は全て行ってもよく、あるいは、少なくとも一つを行うようにしてもよい。これにより、ウエハＷに形成されるパターンの微細化が図れる。
２回目のリソグラフィ工程（処理）及びエッチング工程（処理）が行われたウエハＷは、測定ブロックＳ６の線幅測定装置９０に搬送されて、パターンの線幅が測定されると共にウエハＷ表面に付着する不純物やパーティクル等が測定される（ＣＤＭ／ＭＣＲＯ）（Ｓ−１９）。この測定情報も制御部６０に伝達されて、ウエハＷに形成された線幅の形状やピッチ１／Ｐ，ウエハＷに付着する不純物やパーティクル等の状態を確認することができる。
上記のようにして２回目のリソグラフィ工程（処理）及びエッチング工程（処理）が行われたウエハＷは、トランスファーアームＣにより、キャリアブロックＳ１に載置されている空のキャリア２０内に収納されて処理が終了する。
なお、上記説明は、リソグラフィ工程（処理）及びエッチング工程（処理）を２回行う場合について説明したが、これらリソグラフィ工程（処理），エッチング工程（処理）を３回以上行う場合についても前回の搬送履歴と同調させた搬送履歴に基づいてリソグラフィ処理及びエッチング処理を施すことにより、同様に微細化に伴うパターニングの寸法精度の向上を図ることができる。
また、上記第１実施形態では、レジスト塗布・現像処理システムにエッチングユニット８０を組み込んで、リソグラフィ工程（処理）及びエッチング工程（処理）を同一システム内で行う場合について説明したが、この発明は、エッチング工程（処理）をレジスト塗布・現像処理システムと別に設けられたエッチングユニット（エッチング装置）によって１回目のリソグラフィ工程（処理）後のエッチング処理を行った場合の２回目以降のリソグラフィ処理にも適用できる。
すなわち、図９に示すように、第１実施形態のレジスト塗布・現像処理システムからエッチングブロック８０を独立したレジスト塗布・現像処理システムを用いてウエハＷのリソグラフィ処理を繰り返し行うことができ、かつ、２回目以降のリソグラフィ処理を前回のリソグラフィ処理の搬送スケジュールに同調させた搬送スケジュールに基づいて行うことができる。なお、図９に示す第２実施形態のレジスト塗布・現像処理システムおいて、図１に示す第１実施形態のレジスト塗布・現像処理システムとは、エッチングブロックＳ５を独立して設けた点以外は同じである。
すなわち、第２実施形態のレジスト塗布・現像処理システムは、図９に示すように、第１実施形態と同様に構成されたキャリアブロックＳ１とエッチングユニット８０を備えたエッチングブロックＳ５とからなるエッチング装置を別途に設けている。なお、第２実施形態において、第１実施形態と同じ部分は同一符号を付して説明は省略する。
また、第２実施形態において、レジスト塗布・現像処理システムとエッチング装置間は、図９中に矢印で示すように、ウエハＷが搬送可能に形成されている。この場合、ウエハＷの搬送制御は、例えばウエハＷを２５枚収容するキャリア２０単位で搬送してもよく、あるいは、枚葉（ウエハ１枚単位）にて搬送してもよい。
次に、第２実施形態の基板処理方法について、図６及び図１０に示すフローチャートを参照して説明する。
まず、キャリアブロックＳ１の載置台２１に処理に供されるウエハＷを収納したキャリア２０を開閉部２２に載置する（ロット投入：ステップ６−１）。この状態で、検知手段２３によってキャリア２０に付された識別表示が検知されて、検知信号が制御部６０に伝達され、処理に供されるウエハＷが１回目かｎ回目（２回目以降）かが判別される（ステップ６−２）。処理に供されるウエハＷが１回目と判別された場合は、ステップ６−３に進み、１回目の搬送スケジュールが作成、あるいは予め作成された搬送スケジュールに基づいて１回目のリソグラフィ処理が施される（ステップ６−４）。以下に、１回目のリソグラフィ処理について、図１０（ａ）を参照して、レジスト塗布以降の手順について説明する。
疎水化処理された後に棚ユニットＵ５に一時収納されたウエハＷは、メインアームＡ２によって棚ユニットＵ５から取り出され、塗布処理ユニット３２ａ，３２ｂの一方例えばＣＯＴ２−２に搬送されて、レジスト膜が形成される（２Ｓ−１）。レジスト膜が形成されたウエハＷは、メインアームＡ２によって加熱処理ユニット（ＣＬＨＰ）に搬送されて、溶剤をレジスト膜から蒸発させるためのプリベーク（ＰＡＢ）が施される（２Ｓ−２）。その後、ウエハＷは周縁露光装置（ＷＥＥ）に搬送されて、周辺露光処理（２Ｓ−３）が施された後、加熱処理が施される（２Ｓ−４）。次いで、ウエハＷは、インターフェースアームＦにより露光装置Ｓ４に搬送され、ここで所定の露光処理が行われる（２Ｓ−５）。
露光処理後のウエハＷは、インターフェースアームＦにより、ＤＥＶ層Ｂ２にウエハＷを受け渡すために、棚ユニットＵ６の受渡しステージＴＲＳ４に搬送され、このステージＴＲＳ４上のウエハＷは、ＤＥＶ層Ｂ２のメインアームＡ１に受け取られ、当該ＤＥＶ層Ｂ２にて、まず、加熱処理ユニット（例えば、ＰＥＢ３−２）でポストエクスポージャーベーク処理（２Ｓ−６）された後、メインアームＡ１によって棚ユニットＵ６の冷却プレート（図示せず）に搬送されて、所定温度に調整される。次いで、ウエハＷは、メインアームＡ１によって棚ユニットＵ６から取り出されて現像処理ユニット３１ａ〜３１ｃの一つ例えばＤＥＶ１−２に搬送されて、現像液が塗布される（２Ｓ−７）。その後、メインアームＡ１によって加熱処理ユニット（ＰＯＳＴ）に搬送され、所定の現像処理が行われた後、冷却（クーリング）される（２Ｓ−８，２Ｓ−９）。
現像処理後のウエハＷは、キャリアブロックＳ１の載置台２１に載置された空のキャリア２０内に収納されて搬出される。
レジスト塗布・現像処理システムによって１回目のリソグラフィ処理が施されたウエハＷは、エッチング装置に搬送されて、現像処理後のパターンをマスクとするエッチング処理が施された後、キャリア２０内に収納されて、再びレジスト塗布・現像処理システムのキャリアブロックＳ１に搬入される。
１回目のリソグラフィ工程（処理）及びエッチング工程（処理）が行われたウエハＷを収納するキャリア２０が、キャリアブロックＳ１の載置台２１に投入されると、キャリア２０に付された識別表示が検知手段２３によって検知され、２回目以降例えば２回目と判別された場合は、その検知信号によって制御部６０は前回（１回目）の搬送履歴を確認する（ステップ６−５）。前回の搬送履歴が確認されると、ステップ６−６に進んで、制御部６０は、前回（１回目）の搬送スケジュールに基づいてリソグラフィ工程の所定の処理に用いた処理ユニットを使用する同調搬送スケジュールを作成し、ｎ回目（２回目）のリソグラフィ処理が施される（ステップ６−７）。以下に、２回目のリソグラフィ処理について、図１０（ｂ）を参照して、レジスト塗布以降の手順について説明する。
１回目のリソグラフィ工程（処理）及びエッチング工程（処理）が行われたウエハＷを収納するキャリア２０が投入されると、１回目の処理と同様に、１回目の処理に用いた処理ユニットＣＯＴ２−２を使用してレジスト塗布処理が施され、レジスト膜が形成される（２Ｓ−１０）。このように、１回目の処理に用いた処理ユニットＣＯＴ２−２を使用してレジスト塗布処理を施すことによって、レジスト膜厚のバラツキを防止することができる。
レジスト膜が形成されたウエハＷは、１回目の処理と同様に、プリベーク（ＰＡＢ）（２Ｓ−１１）→周辺露光処理（ＷＥＥ）（２Ｓ−１２）→加熱処理（ＢＡＫＥ）（２Ｓ−１３）→露光処理（ＥＸＰ）（２Ｓ−１４）された後、１回目の処理に用いた処理ユニットＰＥＢ３−２を使用してポストエクスポージャーベーク処理が施される（２Ｓ−１５）。このように、１回目の処理に用いた処理ユニットＰＥＢ３−２を使用してポストエクスポージャーベーク処理を施すことによって、例えば化学増幅型レジストにおいては、酸触媒反応に影響を与える処理時間や面内温度を一定にすることができる。
ポストエクスポージャーベーク処理が行われたウエハＷは、１回目の処理に用いた処理ユニットＤＥＶ１−２に搬送されて現像処理が施される（２Ｓ−１６）。このように、１回目の処理に用いた処理ユニットＤＥＶ１−２を使用して現像処理を施すことによって、現像時間，現像液の供給量・濃度を一定にすることができる。
現像処理が施されたウエハＷは、その後、メインアームＡ１によって加熱処理ユニット（ＰＯＳＴ）に搬送され、所定の現像処理が行われた後、冷却（クーリング）される（２２Ｓ−１７，２Ｓ−１８）。その後、ウエハＷは、測定ブロックＳ６の線幅測定装置９０に搬送されて、パターンの線幅が測定されると共にウエハＷ表面に付着する不純物やパーティクル等が測定される（ＣＤＭ／ＭＣＲＯ）（２Ｓ−１９）。この測定情報は制御部６０に伝達されて、ウエハＷに形成された線幅の形状やピッチ１／Ｐ，ウエハＷに付着する不純物やパーティクル等の状態を確認することができる。
上記のようにして２回目のリソグラフィ工程（処理）が行われたウエハＷは、トランスファーアームＣにより、キャリアブロックＳ１に載置されている空のキャリア２０内に収納されて２回目のリソグラフィ処理が施される。
２回目のリソグラフィ処理が施されたウエハＷを収納したキャリア２０は、エッチング装置に搬送されて、現像処理後のパターンをマスクとするエッチング処理が施される。これにより、図８（ｂ）に示すように、１回のリソグラフィ処理によって形成されたパターンのピッチＰ間にパターンを追加形成して、ピッチ１／Ｐのパターンを形成することができる。また、１回目の処理に用いた処理ユニットＥＴ−４を使用してエッチング処理を施すことによって、エッチングの均一性を維持することができる。
２回目のエッチング処理が施されたウエハＷは、キャリア２０内に収納されて処理が終了する。
なお、上記実施形態では、反射防止膜を形成しない場合について説明したが、レジスト膜の下側や上側に反射防止膜を形成する場合においても、この発明に係る基板処理方法（システム）を同様に適用することができる。
この発明に係る基板処理システムを適用したレジスト塗布・現像処理システムの第１実施形態を示す概略平面図である。 上記レジスト塗布・現像処理システムの概略斜視図である。 上記レジスト塗布・現像処理システムの概略正面図である。 上記レジスト塗布・現像処理システムの概略背面図である。 線幅測定装置を示す概略側面図である。 この発明に係る基板処理方法による被処理基板の搬送スケジュールに基づく処理を示すフローチャートである。 この発明に係る基板処理方法による被処理基板のリソグラフィ工程（処理）及びエッチング工程（処理）を示すフローチャートである。 １回目のパターン形成を示す拡大断面図（ａ）及び２回目のパターン形成を示す拡大断面図（ｂ）である。 この発明に係る基板処理システムを適用したレジスト塗布・現像処理システムの第２実施形態を示す概略平面図である。 第２実施形態における基板処理方法による被処理基板のリソグラフィ工程（処理）及びエッチング工程（処理）を示すフローチャートである。
符号の説明
Ｗ 半導体ウエハ（被処理基板）
Ａ１，Ａ２ メインアーム（搬送手段）
Ｃ トランスファーアーム（搬送手段）
Ｄ，Ｅ 搬送アーム（搬送手段）
Ｆ インターフェースアーム（搬送手段）
Ｂ２ 第２の単位ブロック（ＤＥＶ層）
Ｂ３ 第３の単位ブロック（ＣＯＴ層）
Ｂ４ 第４の単位ブロック（ＣＯＴ層）
Ｓ１ キャリアブロック
Ｓ２ 処理ブロック
Ｓ３ インターフェースブロック
Ｓ４ 露光装置
Ｓ５ エッチングブロック
Ｓ６ 測定ブロック
３１ 現像ユニット（処理ユニット）
３２ 塗布ユニット（処理ユニット）
２３ 検知手段
６０ 制御部（制御手段）
８０ エッチングユニット（ドライエッチング装置）

Claims (9)

  1. 複数種の処理ユニットがそれぞれ複数備えられている基板処理システムによって被処理基板に、少なくともレジスト塗布処理，露光処理，露光後の加熱処理及び現像処理等のリソグラフィ処理を施して所定のパターンを形成するリソグラフィ工程と、上記現像処理後のパターンをマスクとするエッチング工程と、を繰り返し行う基板処理方法であって、
    処理が施される被処理基板の処理が１回目か２回目以降かを判別し、
    １回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいて上記リソグラフィ工程の所定の処理ユニットによる処理を行い、
    ２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程で用いた処理ユニットを使用する基板搬送スケジュールに基づいて被処理基板にリソグラフィ工程の処理を行う、
    ことを特徴とする基板処理方法。
  2. 複数種の処理ユニットがそれぞれ複数備えられている基板処理システムによって被処理基板に、少なくともレジスト塗布処理，露光処理，露光後の加熱処理及び現像処理等のリソグラフィ処理を施して所定のパターンを形成するリソグラフィ工程と、上記現像処理後のパターンをマスクとするエッチング工程と、を繰り返し行う基板処理方法であって、
    処理が施される被処理基板の処理が１回目か２回目以降かを判別し、
    １回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいて上記リソグラフィ工程及びエッチング工程の所定の処理ユニットによる処理を行い、
    ２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程及びエッチング工程で用いた処理ユニットを使用する基板搬送スケジュールに基づいて被処理基板にリソグラフィ工程及びエッチング工程の処理を行う、
    ことを特徴とする基板処理方法。
  3. 請求項１又は２記載の基板処理方法において、
    上記２回目以降のリソグラフィ工程によって形成されるパターンを前回のリソグラフィ工程によって形成されたパターンの間に形成する、ことを特徴とする基板処理方法。
  4. 請求項１記載の基板処理方法において、
    上記２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット及び／又は現像処理ユニットを用いた処理を行う、ことを特徴とする基板処理方法。
  5. 請求項２記載の基板処理方法において、
    上記２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット，現像処理ユニット及び／又はエッチング処理ユニットを用いた処理を行う、ことを特徴とする基板処理方法。
  6. 被処理基板の搬入・搬出部と、
    それぞれ複数の処理ユニットを備えるレジスト塗布装置，露光後加熱装置及び現像装置を有する塗布・現像処理部と、
    上記塗布・現像処理部と露光装置との間に配置され、塗布・現像処理部と露光装置間で被処理基板の受け渡しを司るインターフェース部と、
    上記搬入・搬出部，塗布現像処理部及びインターフェース部間、並びに塗布・現像処理部内で被処理基板を搬送する基板搬送手段と、
    処理が施される被処理基板の処理が１回目か２回目以降かを判別する検知手段と、
    上記検知手段からの検知信号を受けて１回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいて上記リソグラフィ工程の所定の処理ユニットによる処理を行い、２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程で用いた処理ユニットを使用する基板搬送スケジュールに基づいて被処理基板にリソグラフィ工程の処理を行うように上記処理ユニット及び基板搬送手段に制御信号を伝達する制御手段と、
    を具備することを特徴とする基板処理システム。
  7. 被処理基板の搬入・搬出部と、
    それぞれ複数の処理ユニットを備えるレジスト塗布装置，露光後加熱装置及び現像装置を有する塗布・現像処理部と、
    上記塗布・現像処理部と露光装置との間に配置され、塗布・現像処理部と露光装置間で被処理基板の受け渡しを司るインターフェース部と、
    現像処理後の被処理基板に形成されたパターンをマスクとしてエッチング処理を行うエッチング装置を有するエッチング処理部と、
    上記搬入・搬出部，塗布現像処理部，インターフェース部及びエッチング処理部間、並びに塗布・現像処理部内で被処理基板を搬送する基板搬送手段と、
    処理が施される被処理基板の処理が１回目か２回目以降かを判別する検知手段と、
    上記検知手段からの検知信号を受けて１回目の処理と判別された場合は、１回目の被処理基板の搬送スケジュールに基づいて上記リソグラフィ工程及びエッチング工程の所定の処理ユニットによる処理を行い、２回目以降の処理と判別された場合は、前回の被処理基板の搬送履歴のリソグラフィ工程及びエッチング工程で用いた処理ユニットを使用する基板搬送スケジュールに基づいて被処理基板にリソグラフィ工程及びエッチング工程の処理を行うように上記処理ユニット及び基板搬送手段に制御信号を伝達する制御手段と、
    を具備することを特徴とする基板処理システム。
  8. 請求項６記載の基板処理システムにおいて、
    上記制御手段は、２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット及び／又は現像処理ユニットを用いた処理を行うように上記処理ユニット及び基板搬送手段に制御信号を伝達する、ことを特徴とする基板処理システム。
  9. 請求項７記載の基板処理システムにおいて、
    上記制御手段は、２回目以降の処理と判別された場合、少なくとも前回の被処理基板の搬送履歴と同じレジスト塗布処理ユニット，露光後加熱処理ユニット，現像処理ユニット及び／又はエッチング処理ユニットを用いた処理を行うように上記処理ユニット及び基板搬送手段に制御信号を伝達する、ことを特徴とする基板処理システム。
JP2006307387A 2006-11-14 2006-11-14 基板処理方法及び基板処理システム Expired - Fee Related JP4428717B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006307387A JP4428717B2 (ja) 2006-11-14 2006-11-14 基板処理方法及び基板処理システム
TW096142868A TWI379343B (en) 2006-11-14 2007-11-13 Substrate processing method and substrate processing system
PCT/JP2007/072117 WO2008059891A1 (fr) 2006-11-14 2007-11-14 Procédé de traitement de substrat et système de traitement de substrat
CN2007800423165A CN101536151B (zh) 2006-11-14 2007-11-14 衬底处理方法和衬底处理***
US12/446,289 US7972755B2 (en) 2006-11-14 2007-11-14 Substrate processing method and substrate processing system
KR1020097012134A KR101316343B1 (ko) 2006-11-14 2007-11-14 기판 처리 방법 및 기판 처리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006307387A JP4428717B2 (ja) 2006-11-14 2006-11-14 基板処理方法及び基板処理システム

Publications (2)

Publication Number Publication Date
JP2008124290A JP2008124290A (ja) 2008-05-29
JP4428717B2 true JP4428717B2 (ja) 2010-03-10

Family

ID=39401695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307387A Expired - Fee Related JP4428717B2 (ja) 2006-11-14 2006-11-14 基板処理方法及び基板処理システム

Country Status (6)

Country Link
US (1) US7972755B2 (ja)
JP (1) JP4428717B2 (ja)
KR (1) KR101316343B1 (ja)
CN (1) CN101536151B (ja)
TW (1) TWI379343B (ja)
WO (1) WO2008059891A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879537B1 (en) * 2007-08-27 2011-02-01 Cadence Design Systems, Inc. Reticle and technique for multiple and single patterning
JP5000627B2 (ja) * 2008-11-27 2012-08-15 東京エレクトロン株式会社 基板処理システム
US8127713B2 (en) * 2008-12-12 2012-03-06 Sokudo Co., Ltd. Multi-channel developer system
TW201039057A (en) * 2009-03-12 2010-11-01 Sumitomo Chemical Co Method for producing resist pattern
JP5449239B2 (ja) * 2010-05-12 2014-03-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及びプログラムを記録した記憶媒体
JP6351948B2 (ja) * 2012-10-12 2018-07-04 ラム・リサーチ・アーゲーＬａｍ Ｒｅｓｅａｒｃｈ Ａｇ 円板状物品の液体処理装置およびかかる装置で用いる加熱システム
US10095114B2 (en) 2014-11-14 2018-10-09 Applied Materials, Inc. Process chamber for field guided exposure and method for implementing the process chamber
US9964863B1 (en) 2016-12-20 2018-05-08 Applied Materials, Inc. Post exposure processing apparatus
CN109581816A (zh) * 2017-09-29 2019-04-05 长鑫存储技术有限公司 一种离线光刻方法及***
JP6981918B2 (ja) * 2018-05-11 2021-12-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、基板処理装置、およびコンピュータプログラム
US11092889B2 (en) 2018-07-31 2021-08-17 Samsung Sdi Co., Ltd. Semiconductor resist composition, and method of forming patterns using the composition
US11092890B2 (en) 2018-07-31 2021-08-17 Samsung Sdi Co., Ltd. Semiconductor resist composition, and method of forming patterns using the composition
KR102678588B1 (ko) 2018-11-14 2024-06-27 램 리써치 코포레이션 차세대 리소그래피에서 유용한 하드 마스크들을 제조하기 위한 방법들
US11650506B2 (en) 2019-01-18 2023-05-16 Applied Materials Inc. Film structure for electric field guided photoresist patterning process
KR102180468B1 (ko) * 2019-07-08 2020-11-18 세메스 주식회사 반송 로봇의 운행 제어 방법 및 운행 제어 시스템
CN114200776A (zh) 2020-01-15 2022-03-18 朗姆研究公司 用于光刻胶粘附和剂量减少的底层
US11429026B2 (en) 2020-03-20 2022-08-30 Applied Materials, Inc. Lithography process window enhancement for photoresist patterning
US20230045336A1 (en) * 2020-07-07 2023-02-09 Lam Research Corporation Integrated dry processes for patterning radiation photoresist patterning

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766265A (ja) 1993-08-30 1995-03-10 Hitachi Ltd 製造装置
KR100792828B1 (ko) * 2000-06-06 2008-01-14 동경 엘렉트론 주식회사 기판처리장치 및 기판처리방법
JP3732388B2 (ja) 2000-06-06 2006-01-05 東京エレクトロン株式会社 処理装置および処理方法
JP3679690B2 (ja) 2000-07-12 2005-08-03 東京エレクトロン株式会社 基板処理装置
SG94851A1 (en) 2000-07-12 2003-03-18 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
JP3711237B2 (ja) 2000-12-27 2005-11-02 東京エレクトロン株式会社 基板処理装置
US6990380B2 (en) 2000-12-27 2006-01-24 Tokyo Electron Limited Substrate processing apparatus and information storage apparatus and method

Also Published As

Publication number Publication date
WO2008059891A1 (fr) 2008-05-22
CN101536151A (zh) 2009-09-16
JP2008124290A (ja) 2008-05-29
TWI379343B (en) 2012-12-11
US20100009274A1 (en) 2010-01-14
TW200830060A (en) 2008-07-16
KR20090092804A (ko) 2009-09-01
KR101316343B1 (ko) 2013-10-08
CN101536151B (zh) 2011-06-08
US7972755B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
JP4428717B2 (ja) 基板処理方法及び基板処理システム
KR101433391B1 (ko) 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템
JP4861893B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
JP5025231B2 (ja) 基板搬送処理装置
JP5296022B2 (ja) 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置
KR101207046B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템
JP2009123816A (ja) 熱処理装置および熱処理方法
JP2012038970A (ja) 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置
JP5072380B2 (ja) 基板処理システム
WO2007135834A1 (ja) 基板処理装置、装置検査方法、装置検査プログラム、及びそのプログラムを記録した記録媒体
JP4486410B2 (ja) 熱処理装置及び熱処理方法
TWI471906B (zh) 基板處理方法
JP2012132865A (ja) 物理量計測装置及び物理量計測方法
JP2002043208A (ja) 塗布現像処理方法
JP4548735B2 (ja) 基板処理システム
JP2002353292A (ja) 基板処理装置、基板処理システム及び判別方法並びに基板処理方法
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5501086B2 (ja) 現像処理方法
WO2007132758A1 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記憶媒体、及び基板処理システム
JP2003197499A (ja) 膜質評価方法及びその装置、線幅変動評価方法及びその装置並びに線幅変動評価機能を有する処理方法及びその装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4428717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151225

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees