JP4424313B2 - 画像処理装置および画像形成装置 - Google Patents

画像処理装置および画像形成装置 Download PDF

Info

Publication number
JP4424313B2
JP4424313B2 JP2006020990A JP2006020990A JP4424313B2 JP 4424313 B2 JP4424313 B2 JP 4424313B2 JP 2006020990 A JP2006020990 A JP 2006020990A JP 2006020990 A JP2006020990 A JP 2006020990A JP 4424313 B2 JP4424313 B2 JP 4424313B2
Authority
JP
Japan
Prior art keywords
image
image processing
image data
processing unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006020990A
Other languages
English (en)
Other versions
JP2007200232A (ja
Inventor
武典 出原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Business Technologies Inc
Original Assignee
Konica Minolta Business Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Business Technologies Inc filed Critical Konica Minolta Business Technologies Inc
Priority to JP2006020990A priority Critical patent/JP4424313B2/ja
Priority to US11/438,350 priority patent/US8089641B2/en
Publication of JP2007200232A publication Critical patent/JP2007200232A/ja
Application granted granted Critical
Publication of JP4424313B2 publication Critical patent/JP4424313B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration using local operators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Record Information Processing For Printing (AREA)
  • Facsimiles In General (AREA)
  • Bus Control (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)

Description

本発明は、画像処理装置または画像形成装置に関し、特に、汎用バスに画像処理部が接続されている画像処理装置または画像形成装置に関する。
画像処理装置または画像形成装置において、ＣＰＵに対しては高速なローカルバスを設けておき、それとは別に、ＰＣＩバスなどの汎用バスを用いることにより、多くのインターフェース制御の実現と比較的高速なデータ転送を実現している。
図１７は従来の画像形成装置の構成を示すブロック図である。この図１７において、制御部としてのＣＰＵ１０１と、各種設定データを保持しておく記憶部としてのＲＯＭ１０２、画像データなどのための書き換え可能な記憶部（画像メモリ）としてのＲＡＭ１０３、外部と通信するためのＵＡＲＴ部やＬＡＮインタフェースなどのＩ／Ｆ部１０５が、ＣＰＵ１０１の外部バスをそのまま使用するローカルバス１００Ａに接続されている。
また、ＵＳＢＩ／Ｆ部１１１，ＩＤＥインタフェース部１１２，ＵＡＲＴ１１３が、上述したローカルバス１００Ａとは別の、汎用バスとしてあるいは拡張バスとしてのＰＣＩバス＃０（以下、ＰＣＩバス１００Ｂ）に接続されている。なお、このＰＣＩバス１００Ｂは、ＰＣＩブリッジ＃０（以下、ＰＣＩブリッジ１０７）を介して、前述したローカルバス１００Ａに接続されている。
また、画像データに対して画像処理を施す画像処理部１２０が、上述したローカルバス１００Ａとは別の、汎用バスとしてあるいは拡張バスとしてのＰＣＩバス＃１（以下、ＰＣＩバス１００Ｃ）に接続されている。なお、このＰＣＩバス１００Ｃは、ＰＣＩブリッジ＃１（以下、ＰＣＩブリッジ１０８）を介して、前述したローカルバス１００Ａに接続されている。また、この画像処理部１２０には、記録紙上に画像を形成するプリンタエンジン１４０が接続されている。
すなわち、このような画像処理装置または画像形成装置においては、ＣＰＵや画像メモリは、ＣＰＵの外部バスと略同等のローカルバスに接続されているのに対し、画像処理部は他のデバイスと共に汎用バスに接続されている。そして、ブリッジを介してローカルバスと汎用バスとが接続された構成になっているものが多い。
近年、画像形成装置では印刷性能向上や印刷方式の変更などのため、画像処理の一部をハードウェアの画像処理部で行っている。また、現在、印刷速度の大幅な向上のため、画像処理性能の向上を行うことが必要とされているが、画像処理部を接続する汎用バスのデータ転送の帯域がボトルネックとなり高速化の障害となっている。
これらの問題を解決するには、高速な専用バスを備えたノースチップを設計して画像処理ハードウェアを接続した高速なハードウェアの開発を行う、もしくは最新かつ高速な汎用バスを備えたノースチップを使用したコントローラの開発を行うと言った方法が考えられる。
高速な専用バスを備えたハードウェアの開発には多大な時間と工数がかかるため、短期開発の製品には向かない。また、高速汎用バスをノースチップは、最も普及している汎用バスをサポートしたノースチップに比べてコスト高である。また、最もコストの安いセグメントのプリンタは、コストの関係上最新の高速汎用バスを備えたノースチップの採用が難しく上に印刷速度が低いため高速バスは不要である。このため、高速汎用バスの画像処理ハードウェアの開発を行った場合は、最もコストの安いセグメントのプリンタに対して別途画像処理ハードウエアの開発を行う必要が発生する。
なお、このような画像形成装置については、以下の特許文献１や特許文献２などに関連技術が記載されている。
特開平9-251439号公報（第１頁、図１） 特開2002-264400号公報（第１頁、図１）
以上の特許文献１記載の技術では、同一ＰＣＩバスに、複数のターゲットデバイスを接続しマルチキャスト回路を用いて複数のターゲットに対して一回の転送で同一データを転送して効率を上げる方法を行っている。この場合は、データ転送の限界はあくまでもＰＣＩの転送速度の限界を超えられない問題を有している。また、２つのターゲットに対して同じデータしか送信することはできない。このため、ＰＣＩバスに接続された画像処理部で画像処理を行う場合に、ＰＣＩバスのデータ転送の帯域がボトルネックとなり高速化の障害となる問題を解決することはできない。
また、以上の特許文献２記載の技術では、スキャン画像データをメモリに格納し、格納したメモリをプリンタに出力することをＰＣＩ経由で行っているが、スキャン、プリント共にＰＣＩの手前にバッファを設けることによってＰＣＩバスの占有時間を減らしＰＣＩバスを効率よく制御している。あくまでも、１つのＰＣＩバスをいかに効率よく制御するかの発明である。このため、ＰＣＩバスに接続された画像処理部で画像処理を行う場合に、ＰＣＩバスのデータ転送の帯域がボトルネックとなり高速化の障害となる問題を解決することはできない。
ここで、図１７のブロック図を更に詳細に示した図１８と図１９以降のフローチャートを参照して、画像データの流れと、ＰＣＩバスの帯域がボトルネックとなって高速化の障害となる原因について、詳しく説明する。
図示されない外部機器から各種フォーマットの画像データを受けたＣＰＵ１０１は、インタープリターとして動作し、展開されたビットマップ形式の画像データを生成する。なお、ここでＣＰＵ１０１は、画像処理に関して各部での処理を迅速に行うため、１頁分の画像データを複数バンドに分割したバンド単位でビットマップ形式の画像データを生成する。
まず、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空きを確認する（図１９中のステップＳ１）。空きがあれば（図１９中のステップＳ１でＹｅｓ）、ＣＰＵ１０１は、このバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１９中のステップＳ２、図１８中の（ａ））。
ここで、ＣＰＵ１０１は画像処理部１２０の動作状態を調べる（図１９中のステップＳ３）。なお、画像処理部１２０は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。
画像処理部１２０が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば（図１９中のステップＳ３でＹｅｓ）、ＣＰＵ１０１は、画像処理部１２０に対して画像変換処理Ａの開始を要求する（図１９中のステップＳ４）。
ここで、画像処理部１２０は、画像変換処理実行中状態に移行する（図２０中のステップＳ１）。そして、画像処理部１２０は、バンド単位のビットマップ形式の画像データをＲＡＭ１０３から読み出す（図２０中のステップＳ２）。すなわち、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０８，ＰＣＩバス１００Ｃを経由して、ＲＡＭ１０３から画像処理部１２０に対してＤＭＡ転送される（図１８中の（ｂ））。
そして、画像処理部１２０は、バンド単位のビットマップ形式の画像データに対して所定の画像処理（図２０中のステップＳ３）と圧縮処理（図２０中のステップＳ４）とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する。
ここで、画像処理部１２０は、バンド単位のビットマップ形式の画像データから生成された圧縮ビットマップ画像データを、ＲＡＭ１０３の圧縮ビットマップ画像データ用の領域に格納する（図２０中のステップＳ５）。すなわち、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｃ，ＰＣＩブリッジ１０８，ローカルバス１００Ａを経由して、画像処理部１２０からＲＡＭ１０３に対してＤＭＡ転送される（図１８中の（ｃ））。そして、画像処理部１２０は、画像変換処理完了状態に移行する（図２０中のステップＳ６）。
また、以上のＤＭＡ転送（図２０中のステップＳ２）が実行された後、ＣＰＵ１０１は、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。あるいは、画像処理部１２０が読み出す際に、画像データのコピーではなくムーブとして、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。
そして、ＣＰＵ１０１は、１頁分の画像データを複数のバンド毎に展開されたビットマップ形式の画像データを生成しているが、１頁分全てのバンド分のビットマップ形式の画像データを生成したかを調べる（図１９中のステップＳ５）。
１頁分全てのバンド分のビットマップ形式の画像データを生成が完了していなければ（図１９中のステップＳ５でＮｏ）、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空き確認（図１９中のステップＳ１）をして、空きがあれば（図１９中のステップＳ１でＹｅｓ）、次のバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１９中のステップＳ２、図１８中の（ａ））。
そして、ＣＰＵ１０１による画像処理部１２０の動作状態を調査（図１９中のステップＳ３）、ＣＰＵ１０１による画像処理部１２０に対する画像変換処理Ａの開始要求（図１９中のステップＳ４）、画像処理部１２０での画像変換処理（図２０中のステップＳ１〜中のステップＳ６）、を１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位で繰り返す。
そして、ＣＰＵ１０１は、１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位での画像変換処理が完了したら（図１９中のステップＳ５でＹ、中のステップＳ６でＹｅｓ）、画像出力処理１の開始要求を画像処理部１２０に対して与える（図１９中のステップＳ７）。また、ここで、画像処理部１２０は、上述した画像変換処理（圧縮ビットマップ画像データの生成）の他に、圧縮ビットマップ画像データをＲＡＭ１０３からプリンタエンジン１４０に転送する機能も有している。
ここで、ＣＰＵ１０１は画像処理部１２０の動作状態を調べる（図２１中のステップＳ１）。そして、ＣＰＵ１０１は、画像処理部１２０が画像出力処理完了状態でなければ画像出力処理の開始を待機し（図２１中のステップＳ１でＮｏ）、画像処出力理完了状態であれば（図２１中のステップＳ１でＹｅｓ）画像処理部１２０に対して画像出力処理Ｂの開始要求を行う（図２１中のステップＳ２）。なお、ＣＰＵ１０１は、次の画像出力処理の要求があれば（図２１中のステップＳ３でＹｅｓ）ステップＳ１に戻り画像処理部１２０の動作状態を調べ、次の画像出力処理の要求がなければ（図２１中のステップＳ３でＮｏ）この画像出力処理１を終了する。
ここで、画像処理部１２０は、画像出力処理実行中状態に移行する（図２２中のステップＳ１）。そして、画像処理部１２０は、圧縮ビットマップ画像データをＲＡＭ１０３から読み出す（図２２中のステップＳ２）。
そして、この画像処理部１２０は、プリンタエンジン１４０の画像形成にあわせて、ページ単位で色別に、圧縮ビットマップ画像データをビデオポートからプリンタエンジン１４０に対して転送する（図２２中のステップＳ３）。そして、画像処理部１２０は、１頁分の圧縮ビットマップ画像データの転送が完了すれば、画像出力処理完了状態に移行する（図２０中のステップＳ４）。
そして、ＣＰＵ１０１は、１頁分全ての画像データの画像形成が完了した時点で、次の画像データが存在するかを調べる（図１９中のステップＳ８）。ここで、次の画像データが存在すれば（図１９中のステップＳ８でＹｅｓ）、ＣＰＵ１０１は図１９のステップ１からの処理を繰り返す。また、次の画像データが存在しなければ（図１９中のステップＳ８でＮｏ）、ＣＰＵ１０１は全ての処理を終了し完了状態になる。
以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に画像処理部１２０での圧縮ビットマップ画像データの生成が並行して行われる。
すなわち、ＰＣＩブリッジ１０８とＰＣＩバス１００Ｃとを、ビットマップ画像データのＲＡＭ１０３からの読み出し（図１８中の（ｂ））、圧縮ビットマップ画像データのＲＡＭ１０３への書き込み（図１８中の（ｃ））、圧縮ビットマップ画像データのＲＡＭ１０３からの読み出し（図１８中の（ｅ））、の３系統のデータ転送がほぼ同時に行われる。
このため、ＰＣＩブリッジ１０８とＰＣＩバス１００Ｃとのデータ転送速度（帯域）がボトルネックとなって高速化の障害となることが本件出願の発明者の研究により判明した。
この結果、このＰＣＩブリッジ１０８とＰＣＩバス１００Ｃとのデータ転送速度（帯域）によって、画像形成の生産性（単位時間あたりの画像形成出力枚数）が制限されてしまうことも明らかになった。
本発明は上記に鑑みてなされものであって、汎用バスに接続された画像処理部を備えた装置において、高性能な汎用バスに交換することなく、画像処理速度を向上させることが可能な画像処理装置および画像形成装置を実現することを目的とする。
以上の課題を解決する本発明は、以下に記載するようなものである。
（１）請求項１記載の発明は、展開された画像データを生成する制御部と、前記制御部が接続されるローカルバスと、複数の独立したバスであって、各々が前記ローカルバスよりデータ転送速度が低い汎用バスと、前記複数の汎用バスのそれぞれに接続され前記展開された画像データに画像処理を施して処理済み画像データを生成する複数の画像処理部と、前記ローカルバスと前記複数の汎用バスとを接続する複数のブリッジと、前記ローカルバスに接続され、前記展開された画像データ及び前記処理済み画像データを記憶する記憶部と、を備え、前記複数の画像処理部のいずれかに画像形成部が接続されており、前記制御部は、前記制御部で展開された前記画像データを前記記憶部に記憶させ、当該記憶された画像データを、前記複数の画像処理部で分担して読み出して画像処理を実行して前記記憶部に処理済み画像データを記憶させるにあたり、前記複数のブリッジと前記複数の汎用バスとのそれぞれにおいて前記分担に合わせて交互に使用するよう制御し、前記画像形成部が接続された画像処理部において前記画像形成部に対して処理済み画像データを出力する画像出力処理と、前記画像形成部が接続されていない画像処理部において前記処理済み画像データを生成する画像変換処理とを、並行して実行するよう制御する、ことを特徴とする画像処理装置である。
（２）請求項２記載の発明は、前記制御部が作成し、前記複数の画像処理部が分担して画像データを処理する単位は、１頁を複数バンドに分割したバンド単位である、ことを特徴とする請求項１記載の画像処理装置である。
（３）請求項３記載の発明は、前記複数の画像処理部は処理タイミングを分担して画像データを処理する、ことを特徴とする請求項１または請求項２に記載の画像処理装置である。
（４）請求項４記載の発明は、前記複数の画像処理部は、バンド単位の画像データを分担した画像処理を、１頁分の前記処理済み画像データを前記記憶部に記憶させるまで繰り返す、ことを特徴とする請求項２または請求項３に記載の画像処理装置である。
（５）請求項５記載の発明は、前記複数の画像処理部は、処理タイミングを分担して前記処理済み画像データを前記記憶部から読み出す、ことを特徴とする請求項１乃至請求項４のいずれかに記載の画像処理装置である。
（６）請求項６記載の発明は、展開された画像データを生成する制御部と、前記制御部が接続されるローカルバスと、複数の独立したバスであって、各々が前記ローカルバスよりデータ転送速度が低い汎用バスと、前記複数の汎用バスのそれぞれに接続され前記展開された画像データに画像処理を施して処理済み画像データを生成する複数の画像処理部と、前記ローカルバスと前記複数の汎用バスとを接続する複数のブリッジと、前記ローカルバスに接続され、前記展開された画像データ及び前記処理済み画像データを記憶する記憶部と、前記複数の画像処理部のいずれかに接続された画像形成部と、を備え、前記制御部は、前記制御部で展開された前記画像データを前記記憶部に記憶させ、当該記憶された画像データを、前記複数の画像処理部で分担して読み出して画像処理を実行して前記記憶部に処理済み画像データを記憶させるにあたり、前記複数のブリッジと前記複数の汎用バスとのそれぞれにおいて前記分担に合わせて交互に使用するよう制御し、前記画像形成部が接続された画像処理部において前記画像形成部に対して処理済み画像データを出力する画像出力処理と、前記画像形成部が接続されていない画像処理部において前記処理済み画像データを生成する画像変換処理とを、並行して実行するよう制御する、ことを特徴とする画像形成装置である。
（７）請求項７記載の発明は、前記制御部が作成し、前記複数の画像処理部が分担して画像データを処理する単位は、１頁を複数バンドに分割したバンド単位である、ことを特徴とする請求項６記載の画像形成装置である。
（８）請求項８記載の発明は、前記複数の画像処理部は処理タイミングを分担して画像データを処理する、ことを特徴とする請求項６または請求項７に記載の画像形成装置である。
（９）請求項９記載の発明は、前記複数の画像処理部は、バンド単位の画像データを分担した画像処理を、１頁分の前記処理済み画像データを前記記憶部に記憶させるまで繰り返す、ことを特徴とする請求項７または請求項８に記載の画像形成装置である。
（１０）請求項１０記載の発明は、前記複数の画像処理部は、処理タイミングを分担して前記処理済み画像データを前記画像形成部に転送する、ことを特徴とする請求項６乃至請求項９のいずれかに記載の画像形成装置である。
本発明によると以下のような効果が得られる。
この発明の画像処理装置あるいは画像形成装置では、複数の独立した汎用バスのそれぞれに複数の画像処理部が接続され、複数の汎用バスは複数のブリッジによりローカルバスに接続されており、複数の画像処理部で分担して画像処理が実行され、記憶部に処理済み画像データが記憶される。
ここで、制御部が作成し、複数の画像処理部が分担して画像データを処理する単位は、１頁を複数バンドに分割したバンド単位である。また、複数の画像処理部は処理タイミングを分担して画像データを処理する。また、複数の画像処理部は、バンド単位の画像データを分担した画像処理を、１頁分の処理済み画像データを記憶部に記憶させるまで繰り返す。
この結果、バンド単位で処理タイミングを分担しつつ、複数の画像処理部が画像処理を実行するため、複数のブリッジと複数の汎用バスが交互に使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
また、画像形成部は、複数の画像処理部のいずれかに接続されることにより、画像形成部が接続されていない画像処理部で処理済み画像データを生成し、画像形成部が接続されている画像処理部で処理済み画像データを画像形成部に転送することで、複数のブリッジと複数の汎用バスがそれぞれ別の用途に並行して使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
さらに、複数の画像処理部が専用バスで接続されることで、バンド単位で処理タイミングを分担しつつ複数の画像処理部が画像処理を実行する際に、画像処理を実行していない側の画像処理部に画像形成部が接続されていなくても、処理済み画像データを記憶部から読み出し、専用バスを介して画像形成部が接続された側の画像形成部に処理済み画像データを転送することができるため、複数のブリッジと複数の汎用バスがそれぞれ別の用途に並行して使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
以下、図面を参照して本発明を実施するための最良の形態（以下、実施形態）を詳細に説明する。
なお、以下、画像処理装置および画像形成装置の構成および動作について実施形態の説明をするが、画像処理装置および画像形成装置の動作が画像処理方法および画像形成方法となっている。
また、画像処理を行う画像処理装置に画像形成を行う画像形成部を付加したものが画像形成装置であり、以下、画像形成装置の具体例を用いて本願発明の実施形態の説明を行う。
〈第１実施形態〉
図１は、本発明の第１実施形態の画像形成装置の構成を示すブロック図である。
この図１において、制御部としてのＣＰＵ１０１、各種設定データを保持しておく記憶部としてのＲＯＭ１０２、画像データなどのための書き換え可能な記憶部（画像メモリ）としてのＲＡＭ１０３、外部と通信するためのＵＡＲＴ部やＬＡＮインタフェースなどのＩ／Ｆ部１０５が、ＣＰＵ１０１の外部バスをそのまま使用するローカルバス１００Ａに接続されている。
また、ＩＤＥインタフェース部１１２，シリアル通信のためのＵＡＲＴ１１３，画像データに対して画像処理を施す画像処理ハードウェア＃２としての画像処理部１２２が、上述したローカルバス１００Ａとは別の、汎用バスとしてあるいは拡張バスとしてのＰＣＩバス＃０（以下、ＰＣＩバス１００Ｂ）に接続されている。なお、このＰＣＩバス１００Ｂは、ＰＣＩブリッジ＃０（以下、ＰＣＩブリッジ１０７）を介して、前述したローカルバス１００Ａに接続されている。
また、画像データに対して画像処理を施す画像処理ハードウェア＃１としての画像処理部１２１が、上述したローカルバス１００ＡやＰＣＩバス１００Ｂとは別の、汎用バスとしてあるいは拡張バスとしてのＰＣＩバス＃１（以下、ＰＣＩバス１００Ｃ）に接続されている。なお、このＰＣＩバス１００Ｃは、ＰＣＩブリッジ＃１（以下、ＰＣＩブリッジ１０８）を介して、前述したローカルバス１００Ａに接続されている。また、この画像処理部１２１には、記録紙上に画像を形成するプリンタエンジン１４０が接続されている。
なお、ＣＰＵ１０１に対しては高速なローカルバス１００Ａを設けておき、それとは別に、ＰＣＩバスなどの汎用バスを用いることにより、多くのインターフェース制御の実現と比較的高速なデータ転送を実現している。一般的には、ローカルバス１００Ａは、ＰＣＩバス１００Ｂ，１００Ｃに比較して、数倍のデータ転送能力を有している。
すなわち、この第１実施形態では、複数の独立した汎用バス１００Ｂと１００Ｃとのそれぞれに複数の画像処理部１２１と１２２とが接続されている。また、この複数の画像処理部１２１と１２２とは、共に、少なくともバンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する機能を有している。
ここで、図１のブロック図を更に詳細に示した図２のブロック図と図３以降のフローチャートを参照して、画像データの流れと、ＰＣＩバスの帯域がボトルネックとならずに高速化を実現できるかについて、詳しく説明する。
図示されない外部機器から各種フォーマットの画像データを受けたＣＰＵ１０１は、インタープリターとして動作し、展開されたビットマップ形式の画像データを生成する。なお、ここでＣＰＵ１０１は、画像処理に関して各部での処理を迅速に行うため、１頁分の画像データを複数バンドに分割したバンド単位でビットマップ形式の画像データを生成する。
まず、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空きを確認する（図３中のステップＳ１）。空きがあれば（図３中のステップＳ１でＹｅｓ）、ＣＰＵ１０１は、このバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図３中のステップＳ２、図２中の（ａ））。
ここで、ＣＰＵ１０１は画像処理部１２１の動作状態を調べる（図３中のステップＳ３Ａ）。なお、画像処理部１２１は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。
画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば（図３中のステップＳ３ＡでＹｅｓ）、ＣＰＵ１０１は、画像処理部１２１に対して画像変換処理Ａの開始を要求する（図３中のステップＳ４Ａ）。
なお、画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）になければ（図３中のステップＳ３ＡでＮｏ）、ＣＰＵ１０１は画像処理部１２２の動作状態を調べる（図３中のステップＳ３Ｂ）。なお、画像処理部１２２は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。
画像処理部１２２が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば（図３中のステップＳ３ＢでＹｅｓ）、ＣＰＵ１０１は、画像処理部１２２に対して画像変換処理Ａの開始を要求する（図３中のステップＳ４Ｂ）。
ここで、画像変換処理Ａの開始が要求された画像処理部１２１または画像処理部１２２のいずれかは、画像変換処理実行中状態に移行する（図４中のステップＳ１）。そして、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データをＲＡＭ１０３から読み出す（図４中のステップＳ２）。
すなわち、ＣＰＵ１０１によって画像処理部１２１に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０８，ＰＣＩバス１００Ｃを経由して、ＲＡＭ１０３から画像処理部１２１に対してＤＭＡ転送される（図２中の（ｂ））。
また、ＣＰＵ１０１によって画像処理部１２２に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０７，ＰＣＩバス１００Ｂを経由して、ＲＡＭ１０３から画像処理部１２２に対してＤＭＡ転送される（図２中の（ｄ））。
そして、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データに対して所定の画像処理（図４中のステップＳ３）と圧縮処理（図４中のステップＳ４）とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する。
ここで、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データから生成された圧縮ビットマップ画像データを、ＲＡＭ１０３の圧縮ビットマップ画像データ用の領域に格納する（図４中のステップＳ５）。
すなわち、画像処理部１２１が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｃ，ＰＣＩブリッジ１０８，ローカルバス１００Ａを経由して、画像処理部１２１からＲＡＭ１０３に対してＤＭＡ転送される（図２中の（ｃ））。そして、画像処理部１２１は、画像変換処理完了状態に移行する（図４中のステップＳ６）。
また、画像処理部１２２が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｂ，ＰＣＩブリッジ１０７，ローカルバス１００Ａを経由して、画像処理部１２２からＲＡＭ１０３に対してＤＭＡ転送される（図２中の（ｅ））。そして、画像処理部１２２は、画像変換処理完了状態に移行する（図４中のステップＳ６）。
また、以上のＤＭＡ転送（図４中のステップＳ２）が実行された後、ＣＰＵ１０１は、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。あるいは、画像処理部１２１または１２２が読み出す際に、画像データのコピーではなくムーブとして、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。
そして、ＣＰＵ１０１は、１頁分の画像データを複数のバンド毎に展開されたビットマップ形式の画像データを生成しているが、１頁分全てのバンド分のビットマップ形式の画像データを生成したかを調べる（図３中のステップＳ５）。
１頁分全てのバンド分のビットマップ形式の画像データを生成が完了していなければ（図３中のステップＳ５でＮｏ）、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空き確認（図３中のステップＳ１）をして、空きがあれば（図３中のステップＳ１でＹｅｓ）、次のバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図３中のステップＳ２、図２中の（ａ））。
そして、ＣＰＵ１０１による画像処理部１２１または１２２の動作状態を調査（図３中のステップＳ３Ａ、ステップＳ３Ｂ）、ＣＰＵ１０１による画像処理部１２１または１２２に対する画像変換処理Ａの開始要求（図３中のステップＳ４Ａ、ステップＳ４Ｂ）、画像処理部１２１または１２２での画像変換処理（図４中のステップＳ１〜Ｓ６）、を１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位で繰り返す。
なお、この第１実施形態では、画像処理部１２１と１２２とのいずれか一方が画像変換処理中であれば、画像変換処理完了となった他方の画像処理部が選択されて画像変換処理が開始されるため、バンド単位で処理タイミングを分担しつつ、複数の画像処理部が交互に画像変換処理を実行することになる。
そして、ＣＰＵ１０１は、１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位での画像変換処理が完了したら（図３中のステップＳ５でＹ、ステップＳ６でＹｅｓ）、画像出力処理１の開始要求を、プリンタエンジン１４０が接続された画像処理部１２１に対して与える（図３中のステップＳ７）。
また、ここで、画像処理部１２１は、上述した画像変換処理（圧縮ビットマップ画像データの生成）の他に、圧縮ビットマップ画像データをＲＡＭ１０３からプリンタエンジン１４０に転送する機能も有している。
ここで、ＣＰＵ１０１は画像処理部１２１の動作状態を調べる（図５中のステップＳ１）。そして、ＣＰＵ１０１は、画像処理部１２１が画像出力処理完了状態でなければ画像出力処理の開始を待機し（図５中のステップＳ１でＮｏ）、画像処出力理完了状態であれば（図５中のステップＳ１でＹｅｓ）画像処理部１２１に対して画像出力処理Ｂの開始要求を行う（図５中のステップＳ２）。なお、ＣＰＵ１０１は、次の画像出力処理の要求があれば（図５中のステップＳ３でＹｅｓ）ステップＳ１に戻り画像処理部１２１の動作状態を調べ、次の画像出力処理の要求がなければ（図５中のステップＳ３でＮｏ）この画像出力処理１を終了する。
ここで、画像処理部１２１は、画像出力処理実行中状態に移行する（図６中のステップＳ１）。そして、画像処理部１２１は、圧縮ビットマップ画像データをＲＡＭ１０３から読み出す（図６中のステップＳ２）。
そして、この画像処理部１２１は、プリンタエンジン１４０の画像形成にあわせて、ページ単位で色別に、圧縮ビットマップ画像データをビデオポートからプリンタエンジン１４０に対して転送する（図６中のステップＳ３）。そして、画像処理部１２１は、１頁分の圧縮ビットマップ画像データの転送が完了すれば、画像出力処理完了状態に移行する（図６中のステップＳ４）。
そして、ＣＰＵ１０１は、１頁分全ての画像データの画像形成が完了した時点で、次の画像データが存在するかを調べる（図３中のステップＳ８）。ここで、次の画像データが存在すれば（図３中のステップＳ８でＹｅｓ）、ＣＰＵ１０１は図３のステップ１からの処理を繰り返す。また、次の画像データが存在しなければ（図３中のステップＳ８でＮｏ）、ＣＰＵ１０１は全ての処理を終了し完了状態になる。
以上の構成と動作において、画像処理部１２１と画像処理部１２２とで圧縮ビットマップ画像データの生成が交互に並行して行われる。この結果、バンド単位で処理タイミングを分担しつつ、複数の画像処理部１２１と１２２とが画像処理を実行するため、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃとが交互に使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
また、以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に、画像処理部１２１が画像出力処理を実行していれば、画像処理部１２２にて圧縮ビットマップ画像データの生成が並行して行われる。
すなわち、プリンタエンジン１４０が接続されていない画像処理部１２２で圧縮ビットマップ画像データを生成し、プリンタエンジン１４０が接続されている画像処理部１２１で圧縮ビットマップ画像データをプリンタエンジン１４０に転送することで、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃがそれぞれ別の用途に並行して使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
従って、ＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）がボトルネックとなって高速化の障害となるといった従来の問題点は、この第１実施形態では解消される。この結果、このＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）によって、画像形成の生産性（単位時間あたりの画像形成出力枚数）が制限されてしまう問題も解消される。
〈第２実施形態〉
図７は、本発明の第２実施形態の画像形成装置の構成を示すブロック図である。この図７において、第１実施形態で用いた図１と同一物には同一番号を付すことで、重複した説明を省略する。
図７に示される第２実施形態では、画像処理ハードウェア＃１としての画像処理部１２１と、画像処理ハードウェア＃２としての画像処理部１２２とは、専用バス１００Ｄにより互いに接続されている。この場合の専用バス１００ＤはＰＣＩバス程度のデータ転送速度を有していればよい。また、この第２実施形態では、プリンタエンジン１４０が画像処理部１２２の出力に接続されている。
すなわち、この第２実施形態では、複数の独立した汎用バス１００Ｂと１００Ｃとのそれぞれに複数の画像処理部１２１と１２２とが接続されている。また、この複数の画像処理部１２１と１２２とは、共に、少なくともバンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する機能を有している。なお、画像処理部１２１と１２２とは、全く同一の機能を有していなくてもよく、後述する処理を実行できる最低限の機能を備えていればよい。
ここで、図７のブロック図を更に詳細に示した図８のブロック図と図９以降のフローチャートを参照して、画像データの流れと、ＰＣＩバスの帯域がボトルネックとならずに高速化を実現できるかについて、詳しく説明する。
図示されない外部機器から各種フォーマットの画像データを受けたＣＰＵ１０１は、インタープリターとして動作し、展開されたビットマップ形式の画像データを生成する。なお、ここでＣＰＵ１０１は、画像処理に関して各部での処理を迅速に行うため、１頁分の画像データを複数バンドに分割したバンド単位でビットマップ形式の画像データを生成する。
まず、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空きを確認する（図９中のステップＳ１）。空きがあれば（図９中のステップＳ１でＹｅｓ）、ＣＰＵ１０１は、このバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図９中のステップＳ２、図８中の（ａ））。
ここで、ＣＰＵ１０１は画像処理部１２１の動作状態を調べる（図９中のステップＳ３）。なお、画像処理部１２１は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａを実行する機能を有している。
画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば（図９中のステップＳ３でＹｅｓ）、ＣＰＵ１０１は、画像処理部１２１に対して画像変換処理Ａの開始を要求する（図９中のステップＳ４）。
なお、画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）になければ（図９中のステップＳ３でＮｏ）、ＣＰＵ１０１は、画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）になるまで待機する。
ここで、画像変換処理Ａの開始が要求された画像処理部１２１は、画像変換処理実行中状態に移行する（図１０中のステップＳ１）。そして、画像処理部１２１は、バンド単位のビットマップ形式の画像データをＲＡＭ１０３から読み出す（図１０中のステップＳ２）。
すなわち、ＣＰＵ１０１によって画像処理部１２１に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０８，ＰＣＩバス１００Ｃを経由して、ＲＡＭ１０３から画像処理部１２１に対してＤＭＡ転送される（図８中の（ｂ））。
そして、画像処理部１２１は、バンド単位のビットマップ形式の画像データに対して所定の画像処理（図１０中のステップＳ３）と圧縮処理（図１０中のステップＳ４）とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する。
ここで、画像処理部１２１は、バンド単位のビットマップ形式の画像データから生成された圧縮ビットマップ画像データ用を、専用バス１００Ｄを介して画像処理部１２２に転送する（図１０中のステップＳ５）。そして、圧縮ビットマップ画像データの転送を受けた画像処理部１２２が、ＲＡＭ１０３の圧縮ビットマップ画像データ用の領域に格納する（図１０中のステップＳ６）。
すなわち、画像処理部１２１が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、画像処理部１２２，ＰＣＩバス１００Ｂ，ＰＣＩブリッジ１０７，ローカルバス１００Ａを経由して、画像処理部１２１からＲＡＭ１０３に対してＰＣＩＯ転送される（図８中の（ｃ））。そして、画像処理部１２１は、画像変換処理完了状態に移行する（図１０中のステップＳ７）。
また、以上のＤＭＡ転送（図１０中のステップＳ２）が実行された後、ＣＰＵ１０１は、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。あるいは、画像処理部１２１が読み出す際に、画像データのコピーではなくムーブとして、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。
そして、ＣＰＵ１０１は、１頁分の画像データを複数のバンド毎に展開されたビットマップ形式の画像データを生成しているが、１頁分全てのバンド分のビットマップ形式の画像データを生成したかを調べる（図９中のステップＳ５）。
１頁分全てのバンド分のビットマップ形式の画像データを生成が完了していなければ（図９中のステップＳ５でＮｏ）、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空き確認（図９中のステップＳ１）をして、空きがあれば（図９中のステップＳ１でＹｅｓ）、次のバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図９中のステップＳ２、図８中の（ａ））。
そして、ＣＰＵ１０１による画像処理部１２１の動作状態を調査（図９中のステップＳ３）、ＣＰＵ１０１による画像処理部１２１に対する画像変換処理Ａの開始要求（図９中のステップＳ４）、画像処理部１２１での画像変換処理（図１０中のステップＳ１〜Ｓ４）、画像処理部１２１から画像処理部１２２経由でのＲＡＭ１０３への圧縮ビットマップ画像データの転送、を１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位で繰り返す。
そして、ＣＰＵ１０１は、１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位での画像変換処理が完了したら（図９中のステップＳ５でＹ、ステップＳ６でＹｅｓ）、画像出力処理１の開始要求を、プリンタエンジン１４０が接続された画像処理部１２２に対して与える（図９中のステップＳ７）。
また、ここで、画像処理部１２２は、前述したＲＡＭ１０３への圧縮ビットマップ画像データの転送機能の他に、少なくとも、圧縮ビットマップ画像データをＲＡＭ１０３からプリンタエンジン１４０に転送する機能を有していればよい。
ここで、ＣＰＵ１０１は画像処理部１２２の動作状態を調べる（図１１中のステップＳ１）。そして、ＣＰＵ１０１は、画像処理部１２２が画像出力処理完了状態でなければ画像出力処理の開始を待機し（図１１中のステップＳ１でＮｏ）、画像処出力理完了状態であれば（図１１中のステップＳ１でＹｅｓ）画像処理部１２２に対して画像出力処理Ｂの開始要求を行う（図１１中のステップＳ２）。なお、ＣＰＵ１０１は、次の画像出力処理の要求があれば（図１１中のステップＳ３でＹｅｓ）ステップＳ１に戻り画像処理部１２２の動作状態を調べ、次の画像出力処理の要求がなければ（図１１中のステップＳ３でＮｏ）この画像出力処理１を終了する。
ここで、画像処理部１２２は、画像出力処理実行中状態に移行する（図１２中のステップＳ１）。そして、画像処理部１２２は、圧縮ビットマップ画像データをＲＡＭ１０３から読み出す（図１２中のステップＳ２）。
そして、この画像処理部１２２は、プリンタエンジン１４０の画像形成にあわせて、ページ単位で色別に、圧縮ビットマップ画像データをビデオポートからプリンタエンジン１４０に対して転送する（図１２中のステップＳ３）。そして、画像処理部１２２は、１頁分の圧縮ビットマップ画像データの転送が完了すれば、画像出力処理完了状態に移行する（図１２中のステップＳ４）。
そして、ＣＰＵ１０１は、１頁分全ての画像データの画像形成が完了した時点で、次の画像データが存在するかを調べる（図９中のステップＳ８）。ここで、次の画像データが存在すれば（図９中のステップＳ８でＹｅｓ）、ＣＰＵ１０１は図９のステップ１からの処理を繰り返す。また、次の画像データが存在しなければ（図９中のステップＳ８でＮｏ）、ＣＰＵ１０１は全ての処理を終了し完了状態になる。
以上の構成と動作において、画像処理部１２１と画像処理部１２２とで圧縮ビットマップ画像データの生成とＲＡＭ１０３への格納が分担して行われる。この結果、バンド単位で処理タイミングを分担しつつ、複数の画像処理部１２１と１２２とが画像処理とその後のＲＡＭ１０３への格納を実行するため、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃとが交互に使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
また、以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に、画像処理部１２２が画像出力処理を実行していれば、画像処理部１２１にてバンド単位のビットマップ形式の画像データの読み出しと圧縮ビットマップ画像データの生成が並行して行われる。
すなわち、プリンタエンジン１４０が接続されていない画像処理部１２１でバンド単位のビットマップ形式の画像データをＲＡＭ１０３からの読み出して圧縮ビットマップ画像データを生成し、プリンタエンジン１４０が接続されている画像処理部１２１で圧縮ビットマップ画像データをＲＡＭ１０３に保存すると共にプリンタエンジン１４０に転送することで、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃがそれぞれ別の用途に並行して使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
従って、ＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）がボトルネックとなって高速化の障害となるといった従来の問題点は、第２実施形態では解消される。この結果、このＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）によって、画像形成の生産性（単位時間あたりの画像形成出力枚数）が制限されてしまう問題も解消される。
〈第３実施形態〉
図１３は、本発明の第３実施形態の画像形成装置の構成を示すブロック図である。この図１３において、第１実施形態で用いた図１と同一物には同一番号を付すことで、重複した説明を省略する。
図１３に示される第３実施形態では、画像処理ハードウェア＃１としての画像処理部１２１と、画像処理ハードウェア＃２としての画像処理部１２２とは、専用バス１００Ｄにより互いに接続されている。この場合の専用バス１００ＤはＰＣＩバス程度のデータ転送速度を有していればよい。また、この第３実施形態では、プリンタエンジン１４０が画像処理部１２１の出力に接続されている。
すなわち、この第３実施形態では、複数の独立した汎用バス１００Ｂと１００Ｃとのそれぞれに複数の画像処理部１２１と１２２とが接続されている。また、この複数の画像処理部１２１と１２２とは、共に、少なくともバンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する機能を有している。なお、画像処理部１２１と１２２とは、全く同一の機能を有していなくてもよく、後述する処理を実行できる最低限の機能を備えていればよい。
図示されない外部機器から各種フォーマットの画像データを受けたＣＰＵ１０１は、インタープリターとして動作し、展開されたビットマップ形式の画像データを生成する。なお、ここでＣＰＵ１０１は、画像処理に関して各部での処理を迅速に行うため、１頁分の画像データを複数バンドに分割したバンド単位でビットマップ形式の画像データを生成する。
まず、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空きを確認する。空きがあれば、ＣＰＵ１０１は、このバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１３中の（ａ））。
ここで、ＣＰＵ１０１は画像処理部１２１の動作状態を調べる。なお、画像処理部１２１は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば、ＣＰＵ１０１は、画像処理部１２１に対して画像変換処理Ａの開始を要求する。
なお、画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）になければ、ＣＰＵ１０１は画像処理部１２２の動作状態を調べる。ここで、画像処理部１２２は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。画像処理部１２２が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば、ＣＰＵ１０１は、画像処理部１２２に対して画像変換処理Ａの開始を要求する。
ここで、画像変換処理Ａの開始が要求された画像処理部１２１または画像処理部１２２のいずれかは、画像変換処理実行中状態に移行する。そして、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データをＲＡＭ１０３から読み出す。
すなわち、ＣＰＵ１０１によって画像処理部１２１に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０８，ＰＣＩバス１００Ｃを経由して、ＲＡＭ１０３から画像処理部１２１に対してＤＭＡ転送される（図１３中の（ｂ））。
また、ＣＰＵ１０１によって画像処理部１２２に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０７，ＰＣＩバス１００Ｂを経由して、ＲＡＭ１０３から画像処理部１２２に対してＤＭＡ転送される（図１３中の（ｄ））。
そして、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する。ここで、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データから生成された圧縮ビットマップ画像データを、ＲＡＭ１０３の圧縮ビットマップ画像データ用の領域に格納する。
すなわち、画像処理部１２１が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｃ，ＰＣＩブリッジ１０８，ローカルバス１００Ａを経由して、画像処理部１２１からＲＡＭ１０３に対してＤＭＡ転送される（図１３中の（ｃ））。そして、画像処理部１２１は、画像変換処理完了状態に移行する。
また、画像処理部１２２が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｂ，ＰＣＩブリッジ１０７，ローカルバス１００Ａを経由して、画像処理部１２２からＲＡＭ１０３に対してＤＭＡ転送される（図１３中の（ｅ））。そして、画像処理部１２２は、画像変換処理完了状態に移行する。
また、以上のＤＭＡ転送が実行された後、ＣＰＵ１０１は、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。あるいは、画像処理部１２１または１２２が読み出す際に、画像データのコピーではなくムーブとして、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。
そして、ＣＰＵ１０１は、１頁分の画像データを複数のバンド毎に展開されたビットマップ形式の画像データを生成しているが、１頁分全てのバンド分のビットマップ形式の画像データを生成したかを調べる。１頁分全てのバンド分のビットマップ形式の画像データを生成が完了していなければ、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空き確認をして、空きがあれば次のバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１３中の（ａ））。
そして、ＣＰＵ１０１による画像処理部１２１または１２２の動作状態を調査、ＣＰＵ１０１による画像処理部１２１または１２２に対する画像変換処理Ａの開始要求、画像処理部１２１または１２２での画像変換処理、画像処理部１２１または１２２からＲＡＭ１０３への圧縮ビットマップ画像データの転送、を１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位で繰り返す。
なお、この第３実施形態では、画像処理部１２１と１２２とのいずれか一方が画像変換処理中であれば、画像変換処理完了となった他方の画像処理部が選択されて画像変換処理が開始されるため、バンド単位で処理タイミングを分担しつつ、複数の画像処理部が交互に画像変換処理を実行することになる。
そして、ＣＰＵ１０１は、１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位での画像変換処理が完了したら、画像出力処理１の開始要求を、プリンタエンジン１４０が接続された画像処理部１２１と、プリンタエンジン１４０が接続されていない画像処理部１２２との両方に対して与える。
ここで、ＣＰＵ１０１は画像処理部１２１と１２２の動作状態を調べる。そして、ＣＰＵ１０１は、画像処理部１２１と１２２のいずれかが画像出力処理完了状態であれば、画像出力処理完了状態になっている画像処理部１２１または１２２に対して画像出力処理Ｂの開始要求を行う。なお、ＣＰＵ１０１は、次の画像出力処理の要求があれば、画像処理部１２１と１２２の動作状態を調べ、次の画像出力処理の要求がなければ画像出力処理１を終了する。
ここで、ＣＰＵ１０１から画像出力処理Ｂの開始要求を受けた画像処理部１２１または１２２は、画像出力処理実行中状態に移行する。そして、画像処理部１２１または１２２は、圧縮ビットマップ画像データをＲＡＭ１０３から読み出す。
そして、この画像処理部１２１または１２２は、プリンタエンジン１４０の画像形成にあわせて、ページ単位で色別に、圧縮ビットマップ画像データをビデオポートからプリンタエンジン１４０に対して転送する。そして、画像処理部１２２は、１頁分の圧縮ビットマップ画像データの転送が完了すれば、画像出力処理完了状態に移行する。
そして、ＣＰＵ１０１は、１頁分全ての画像データの画像形成が完了した時点で、次の画像データが存在するかを調べる。ここで、次の画像データが存在すれば、ＣＰＵ１０１は処理を繰り返す。また、次の画像データが存在しなければ、ＣＰＵ１０１は全ての処理を終了し完了状態になる。
なお、この第３実施形態では、画像処理部１２１と１２２とが専用バス１００Ｄで接続されていることにより、画像処理部１２１と１２２とのいずれか一方が画像出力処理中であれば、画像出力処理完了となった他方の画像処理部が選択されて画像出力処理が開始されるため、処理タイミングを分担しつつ、複数の画像処理部が交互に画像出力処理を実行することになる（図１３中の（ｇ），（ｇ’））。
すなわち、プリンタエンジン１４０が接続された画像処理部１２１が何らかの処理を実行中であれば、プリンタエンジン１４０が接続されていない画像処理部１２２が画像出力処理を実行して、出力用画像データを専用バス１００Ｄと画像処理部１２１を介してプリンタエンジン１４０に送ることが可能である。
以上の構成と動作において、画像処理部１２１と画像処理部１２２とで画像変換処理や画像出力処理が交互に並行して行われる。この結果、バンド単位で処理タイミングを分担しつつ、また、画像変換処理と画像出力処理との処理タイミングを分担しつつ、複数の画像処理部１２１と１２２とが画像処理を実行するため、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃとが交互に使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
また、以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に、画像処理部１２２が画像出力処理を実行していれば、画像処理部１２１にてバンド単位のビットマップ形式の画像データの読み出しと圧縮ビットマップ画像データの生成が並行して行われる。また、以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に、画像処理部１２１が画像出力処理を実行していれば、画像処理部１２２にてバンド単位のビットマップ形式の画像データの読み出しと圧縮ビットマップ画像データの生成が並行して行われる。
すなわち、画像処理部１２１と画像処理部１２２とを専用バス１００Ｄで接続したことにより、画像変換処理の処理タイミングを分担するだけではなく、画像出力処理をも分担することが可能になる。そして、画像変換処理と画像出力処理との間でも処理タイミングを分担することが可能になる。
このように、画像変換処理と画像出力処理とで、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃがそれぞれ別の用途に並行して使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
従って、ＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）がボトルネックとなって高速化の障害となるといった従来の問題点は、第３実施形態では解消される。この結果、このＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）によって、画像形成の生産性（単位時間あたりの画像形成出力枚数）が制限されてしまう問題も解消される。
〈第４実施形態〉
図１４は、本発明の第４実施形態の画像形成装置の構成を示すブロック図である。この図１４において、第１実施形態で用いた図１と同一物には同一番号を付すことで、重複した説明を省略する。
図１４に示される第４実施形態では、画像処理ハードウェア＃１としての画像処理部１２１と、画像処理ハードウェア＃２としての画像処理部１２２とは、専用バス１００Ｄにより互いに接続されている。この場合の専用バス１００ＤはＰＣＩバス程度のデータ転送速度を有していればよい。また、この第４実施形態では、プリンタエンジン１４０が画像処理部１２１の出力に接続されている。
すなわち、この第４実施形態では、複数の独立した汎用バス１００Ｂと１００Ｃとのそれぞれに複数の画像処理部１２１と１２２とが接続されている。また、この複数の画像処理部１２１と１２２とは、共に、少なくともバンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する機能を有している。なお、画像処理部１２１と１２２とは、全く同一の機能を有していなくてもよく、後述する処理を実行できる最低限の機能を備えていればよい。
図示されない外部機器から各種フォーマットの画像データを受けたＣＰＵ１０１は、インタープリターとして動作し、展開されたビットマップ形式の画像データを生成する。なお、ここでＣＰＵ１０１は、画像処理に関して各部での処理を迅速に行うため、１頁分の画像データを複数バンドに分割したバンド単位でビットマップ形式の画像データを生成する。
まず、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空きを確認する。空きがあれば、ＣＰＵ１０１は、このバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１４中の（ａ））。
ここで、ＣＰＵ１０１は画像処理部１２１の動作状態を調べる。なお、画像処理部１２１は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａを実行する機能を有している。
画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば、ＣＰＵ１０１は、画像処理部１２１に対して画像変換処理Ａの開始を要求する。
なお、画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）になければ、ＣＰＵ１０１は、画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）になるまで待機する。
ここで、画像変換処理Ａの開始が要求された画像処理部１２１は、画像変換処理実行中状態に移行する。そして、画像処理部１２１は、バンド単位のビットマップ形式の画像データをＲＡＭ１０３から読み出す。
すなわち、ＣＰＵ１０１によって画像処理部１２１に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０８，ＰＣＩバス１００Ｃを経由して、ＲＡＭ１０３から画像処理部１２１に対してＤＭＡ転送される（図１４中の（ｂ））。
そして、画像処理部１２１は、バンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する。
ここで、画像処理部１２１は、バンド単位のビットマップ形式の画像データから生成された圧縮ビットマップ画像データ用を、専用バス１００Ｄを介して画像処理部１２２に転送する。そして、圧縮ビットマップ画像データの転送を受けた画像処理部１２２が、ＲＡＭ１０３の圧縮ビットマップ画像データ用の領域に格納する。
すなわち、画像処理部１２１が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、画像処理部１２２，ＰＣＩバス１００Ｂ，ＰＣＩブリッジ１０７，ローカルバス１００Ａを経由して、画像処理部１２１からＲＡＭ１０３に対してＰＣＩＯ転送される（図１４中の（ｃ））。そして、画像処理部１２１は、画像変換処理完了状態に移行する。
また、以上のＤＭＡ転送が実行された後、ＣＰＵ１０１は、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。あるいは、画像処理部１２１が読み出す際に、画像データのコピーではなくムーブとして、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。
そして、ＣＰＵ１０１は、１頁分の画像データを複数のバンド毎に展開されたビットマップ形式の画像データを生成しているが、１頁分全てのバンド分のビットマップ形式の画像データを生成したかを調べる。
１頁分全てのバンド分のビットマップ形式の画像データを生成が完了していなければ、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空き確認をして、空きがあれば、次のバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１４中の（ａ））。
そして、ＣＰＵ１０１による画像処理部１２１の動作状態を調査、ＣＰＵ１０１による画像処理部１２１に対する画像変換処理Ａの開始要求、画像処理部１２１での画像変換処理、画像処理部１２１から画像処理部１２２経由でのＲＡＭ１０３への圧縮ビットマップ画像データの転送、を１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位で繰り返す。
以上の構成と動作において、画像処理部１２１と画像処理部１２２とで圧縮ビットマップ画像データの生成とＲＡＭ１０３への格納が分担して行われる。この結果、バンド単位で処理タイミングを分担しつつ、複数の画像処理部１２１と１２２とが画像処理とその後のＲＡＭ１０３への格納を実行するため、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃとが交互に使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
そして、ＣＰＵ１０１は、１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位での画像変換処理が完了したら、画像出力処理１の開始要求を、プリンタエンジン１４０が接続された画像処理部１２１と、プリンタエンジン１４０が接続されていない画像処理部１２２との両方に対して与える。
ここで、ＣＰＵ１０１は画像処理部１２１と１２２の動作状態を調べる。そして、ＣＰＵ１０１は、画像処理部１２１と１２２のいずれかが画像出力処理完了状態であれば、画像出力処理完了状態になっている画像処理部１２１または１２２に対して画像出力処理Ｂの開始要求を行う。なお、ＣＰＵ１０１は、次の画像出力処理の要求があれば、画像処理部１２１と１２２の動作状態を調べ、次の画像出力処理の要求がなければ画像出力処理１を終了する。
ここで、ＣＰＵ１０１から画像出力処理Ｂの開始要求を受けた画像処理部１２１または１２２は、画像出力処理実行中状態に移行する。そして、画像処理部１２１または１２２は、圧縮ビットマップ画像データをＲＡＭ１０３から読み出す。
そして、この画像処理部１２１または１２２は、プリンタエンジン１４０の画像形成にあわせて、ページ単位で色別に、圧縮ビットマップ画像データをビデオポートからプリンタエンジン１４０に対して転送する。そして、画像処理部１２２は、１頁分の圧縮ビットマップ画像データの転送が完了すれば、画像出力処理完了状態に移行する。
そして、ＣＰＵ１０１は、１頁分全ての画像データの画像形成が完了した時点で、次の画像データが存在するかを調べる。ここで、次の画像データが存在すれば、ＣＰＵ１０１は処理を繰り返す。また、次の画像データが存在しなければ、ＣＰＵ１０１は全ての処理を終了し完了状態になる。
なお、この第４実施形態では、画像処理部１２１と１２２とが専用バス１００Ｄで接続されていることにより、画像処理部１２１と１２２とのいずれか一方が画像出力処理中であれば、画像出力処理完了となった他方の画像処理部が選択されて画像出力処理が開始されるため、処理タイミングを分担しつつ、複数の画像処理部が交互に画像出力処理を実行することになる（図１４中の（ｅ），（ｆ））。
すなわち、プリンタエンジン１４０が接続された画像処理部１２１が何らかの処理を実行中であれば、プリンタエンジン１４０が接続されていない画像処理部１２２が画像出力処理を実行して、出力用画像データを専用バス１００Ｄと画像処理部１２１を介してプリンタエンジン１４０に送ることが可能である。
以上の構成と動作において、画像処理部１２１と画像処理部１２２とで画像変換処理や画像変換処理後のＲＡＭ１０３への転送や画像出力処理が分担あるいは交互に並行して行われる。この結果、バンド単位で処理タイミングを分担しつつ、また、画像変換処理と画像出力処理との処理タイミングを分担しつつ、複数の画像処理部１２１と１２２とが画像処理を実行するため、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃとが交互に使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
すなわち、画像処理部１２１と画像処理部１２２とを専用バス１００Ｄで接続したことにより、画像変換処理の処理や転送のタイミングを分担するだけではなく、画像出力処理をも分担することが可能になる。そして、画像変換処理と画像出力処理との間でも処理タイミングを分担することが可能になる。
このように、画像変換処理と画像出力処理とで、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃがそれぞれ別の用途に並行して使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
従って、ＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）がボトルネックとなって高速化の障害となるといった従来の問題点は、第４実施形態では解消される。この結果、このＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）によって、画像形成の生産性（単位時間あたりの画像形成出力枚数）が制限されてしまう問題も解消される。
〈第５実施形態〉
図１５は、本発明の第５実施形態の画像形成装置の構成を示すブロック図である。この図１５において、第１実施形態で用いた図１と同一物には同一番号を付すことで、重複した説明を省略する。
図１５に示される第５実施形態では、画像処理ハードウェア＃１としての画像処理部１２１と、画像処理ハードウェア＃２としての画像処理部１２２とは、それぞれがビデオポートからプリンタエンジン１４０の入力ポートに接続されている。この場合、プリンタエンジン１４０は、２つの入力ポートを有していればよい。
すなわち、この第５実施形態では、複数の独立した汎用バス１００Ｂと１００Ｃとのそれぞれに複数の画像処理部１２１と１２２とが接続されている。また、この複数の画像処理部１２１と１２２とは、共に、少なくともバンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する機能を有している。なお、画像処理部１２１と１２２とは、全く同一の機能を有していなくてもよく、後述する処理を実行できる最低限の機能を備えていればよい。
図示されない外部機器から各種フォーマットの画像データを受けたＣＰＵ１０１は、インタープリターとして動作し、展開されたビットマップ形式の画像データを生成する。なお、ここでＣＰＵ１０１は、画像処理に関して各部での処理を迅速に行うため、１頁分の画像データを複数バンドに分割したバンド単位でビットマップ形式の画像データを生成する。
まず、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空きを確認する。空きがあれば、ＣＰＵ１０１は、このバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１５中の（ａ））。
ここで、ＣＰＵ１０１は画像処理部１２１の動作状態を調べる。なお、画像処理部１２１は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば、ＣＰＵ１０１は、画像処理部１２１に対して画像変換処理Ａの開始を要求する。
なお、画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）になければ、ＣＰＵ１０１は画像処理部１２２の動作状態を調べる。ここで、画像処理部１２２は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。画像処理部１２２が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば、ＣＰＵ１０１は、画像処理部１２２に対して画像変換処理Ａの開始を要求する。
ここで、画像変換処理Ａの開始が要求された画像処理部１２１または画像処理部１２２のいずれかは、画像変換処理実行中状態に移行する。そして、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データをＲＡＭ１０３から読み出す。
すなわち、ＣＰＵ１０１によって画像処理部１２１に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０８，ＰＣＩバス１００Ｃを経由して、ＲＡＭ１０３から画像処理部１２１に対してＤＭＡ転送される（図１５中の（ｂ））。
また、ＣＰＵ１０１によって画像処理部１２２に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０７，ＰＣＩバス１００Ｂを経由して、ＲＡＭ１０３から画像処理部１２２に対してＤＭＡ転送される（図１５中の（ｄ））。
そして、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する。ここで、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データから生成された圧縮ビットマップ画像データを、ＲＡＭ１０３の圧縮ビットマップ画像データ用の領域に格納する。
すなわち、画像処理部１２１が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｃ，ＰＣＩブリッジ１０８，ローカルバス１００Ａを経由して、画像処理部１２１からＲＡＭ１０３に対してＤＭＡ転送される（図１５中の（ｃ））。そして、画像処理部１２１は、画像変換処理完了状態に移行する。
また、画像処理部１２２が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｂ，ＰＣＩブリッジ１０７，ローカルバス１００Ａを経由して、画像処理部１２２からＲＡＭ１０３に対してＤＭＡ転送される（図１５中の（ｅ））。そして、画像処理部１２２は、画像変換処理完了状態に移行する。
また、以上のＤＭＡ転送が実行された後、ＣＰＵ１０１は、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。あるいは、画像処理部１２１または１２２が読み出す際に、画像データのコピーではなくムーブとして、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。
そして、ＣＰＵ１０１は、１頁分の画像データを複数のバンド毎に展開されたビットマップ形式の画像データを生成しているが、１頁分全てのバンド分のビットマップ形式の画像データを生成したかを調べる。１頁分全てのバンド分のビットマップ形式の画像データを生成が完了していなければ、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空き確認をして、空きがあれば次のバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１５中の（ａ））。
そして、ＣＰＵ１０１による画像処理部１２１または１２２の動作状態を調査、ＣＰＵ１０１による画像処理部１２１または１２２に対する画像変換処理Ａの開始要求、画像処理部１２１または１２２での画像変換処理、画像処理部１２１または１２２からＲＡＭ１０３への圧縮ビットマップ画像データの転送、を１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位で繰り返す。
なお、この第５実施形態では、画像処理部１２１と１２２とのいずれか一方が画像変換処理中であれば、画像変換処理完了となった他方の画像処理部が選択されて画像変換処理が開始されるため、バンド単位で処理タイミングを分担しつつ、複数の画像処理部が交互に画像変換処理を実行することになる。
そして、ＣＰＵ１０１は、１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位での画像変換処理が完了したら、画像出力処理１の開始要求を、プリンタエンジン１４０の画像形成色に応じて、画像処理部１２１と画像処理部１２２とに対して与える。
ここで、ＣＰＵ１０１は、プリンタエンジン１４０の画像形成色がＣ（シアン）あるいはＭ（マゼンタ）であれば、画像処理部１２１に対して画像出力処理Ｂの開始要求を行う。また、ＣＰＵ１０１は、プリンタエンジン１４０の画像形成色がＹ（イエロー）あるいはＫ（黒）であれば、画像処理部１２２に対して画像出力処理Ｂの開始要求を行う。
ここで、ＣＰＵ１０１から画像出力処理Ｂの開始要求を受けた画像処理部１２１は、画像出力処理実行中状態に移行し、ＣあるいはＭの圧縮ビットマップ画像データをＲＡＭ１０３から読み出す。また、ＣＰＵ１０１から画像出力処理Ｂの開始要求を受けた画像処理部１２２は、画像出力処理実行中状態に移行し、ＹあるいはＫの圧縮ビットマップ画像データをＲＡＭ１０３から読み出す。
すなわち、この画像処理部１２１または１２２は、プリンタエンジン１４０の画像形成色順にあわせて、ページ単位で色別に、圧縮ビットマップ画像データをビデオポートからプリンタエンジン１４０に対して転送する。
そして、ＣＰＵ１０１は、１頁分全ての画像データの画像形成が完了した時点で、次の画像データが存在するかを調べる。ここで、次の画像データが存在すれば、ＣＰＵ１０１は処理を繰り返す。また、次の画像データが存在しなければ、ＣＰＵ１０１は全ての処理を終了し完了状態になる。
なお、この第５実施形態では、画像処理部１２１と１２２とが、それぞれのビデオポートを介してプリンタエンジン１４０と接続されていることにより、処理タイミングを分担しつつ、複数の画像処理部が交互に画像出力処理を実行することになる（図１５中の（ｇ），（ｇ’））。
以上の構成と動作において、画像処理部１２１と画像処理部１２２とで画像変換処理や画像出力処理が交互に並行して行われる。この結果、バンド単位で処理タイミングを分担しつつ、また、画像変換処理と画像出力処理との処理タイミングを分担しつつ、更に、画像出力処理を色毎に分担しつつ、複数の画像処理部１２１と１２２とが画像処理を実行するため、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃとが交互に使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
また、以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に、画像処理部１２２が画像出力処理を実行していれば、画像処理部１２１にてバンド単位のビットマップ形式の画像データの読み出しと圧縮ビットマップ画像データの生成が並行して行われる。また、以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に、画像処理部１２１が画像出力処理を実行していれば、画像処理部１２２にてバンド単位のビットマップ形式の画像データの読み出しと圧縮ビットマップ画像データの生成が並行して行われる。
すなわち、画像処理部１２１と画像処理部１２２との双方をプリンタエンジン１４０に接続したことにより、画像変換処理の処理タイミングを分担するだけではなく、画像出力処理をも分担することが可能になる。そして、画像変換処理と画像出力処理との間でも処理タイミングを分担することが可能になる。
このように、画像変換処理と画像出力処理とで、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃがそれぞれ別の用途に並行して使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
従って、ＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）がボトルネックとなって高速化の障害となるといった従来の問題点は、第５実施形態では解消される。この結果、このＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）によって、画像形成の生産性（単位時間あたりの画像形成出力枚数）が制限されてしまう問題も解消される。
〈第６実施形態〉
図１６は、本発明の第６実施形態の画像形成装置の構成を示すブロック図である。この図１６において、第１実施形態で用いた図１と同一物には同一番号を付すことで、重複した説明を省略する。
図１６に示される第６実施形態では、画像処理ハードウェア＃１としての画像処理部１２１と、画像処理ハードウェア＃２としての画像処理部１２２とは、それぞれがビデオポートからプリンタエンジン１４０の入力ポートに接続されている。この場合、プリンタエンジン１４０は、２つの入力ポートを有していればよい。
また、図１６に示される第６実施形態では、画像処理ハードウェア＃１としての画像処理部１２１と、画像処理ハードウェア＃２としての画像処理部１２２とは、専用バス１００Ｄにより互いに接続されている。この場合の専用バス１００ＤはＰＣＩバス程度のデータ転送速度を有していればよい。
すなわち、この第６実施形態では、複数の独立した汎用バス１００Ｂと１００Ｃとのそれぞれに複数の画像処理部１２１と１２２とが接続されている。また、この複数の画像処理部１２１と１２２とは、共に、少なくともバンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する機能を有している。なお、画像処理部１２１と１２２とは、全く同一の機能を有していなくてもよく、後述する処理を実行できる最低限の機能を備えていればよい。
図示されない外部機器から各種フォーマットの画像データを受けたＣＰＵ１０１は、インタープリターとして動作し、展開されたビットマップ形式の画像データを生成する。なお、ここでＣＰＵ１０１は、画像処理に関して各部での処理を迅速に行うため、１頁分の画像データを複数バンドに分割したバンド単位でビットマップ形式の画像データを生成する。
まず、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空きを確認する。空きがあれば、ＣＰＵ１０１は、このバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１６中の（ａ））。
ここで、ＣＰＵ１０１は画像処理部１２１の動作状態を調べる。なお、画像処理部１２１は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば、ＣＰＵ１０１は、画像処理部１２１に対して画像変換処理Ａの開始を要求する。
なお、画像処理部１２１が画像変換処理Ａを完了した状態（画像変換処理完了状態）になければ、ＣＰＵ１０１は画像処理部１２２の動作状態を調べる。ここで、画像処理部１２２は、展開されたビットマップ形式の画像データを圧縮して圧縮ビットマップ形式の処理済み画像データを生成する画像変換処理Ａと、圧縮された処理済み画像データから出力用画像データを生成する画像出力処理Ｂと、を実行する機能を有している。画像処理部１２２が画像変換処理Ａを完了した状態（画像変換処理完了状態）にあれば、ＣＰＵ１０１は、画像処理部１２２に対して画像変換処理Ａの開始を要求する。
ここで、画像変換処理Ａの開始が要求された画像処理部１２１または画像処理部１２２のいずれかは、画像変換処理実行中状態に移行する。そして、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データをＲＡＭ１０３から読み出す。
すなわち、ＣＰＵ１０１によって画像処理部１２１に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０８，ＰＣＩバス１００Ｃを経由して、ＲＡＭ１０３から画像処理部１２１に対してＤＭＡ転送される（図１６中の（ｂ））。
また、ＣＰＵ１０１によって画像処理部１２２に画像変換処理Ａが要求された場合には、バンド単位のビットマップ形式の画像データは、ローカルバス１００Ａ，ＰＣＩブリッジ１０７，ＰＣＩバス１００Ｂを経由して、ＲＡＭ１０３から画像処理部１２２に対してＤＭＡ転送される（図１６中の（ｄ））。
そして、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データに対して所定の画像処理と圧縮処理とを施して、処理済み画像データとしての圧縮ビットマップ画像データを生成する。ここで、画像処理部１２１または１２２は、バンド単位のビットマップ形式の画像データから生成された圧縮ビットマップ画像データを、ＲＡＭ１０３の圧縮ビットマップ画像データ用の領域に格納する。
すなわち、画像処理部１２１が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｃ，ＰＣＩブリッジ１０８，ローカルバス１００Ａを経由して、画像処理部１２１からＲＡＭ１０３に対してＤＭＡ転送される（図１６中の（ｃ））。そして、画像処理部１２１は、画像変換処理完了状態に移行する。
また、画像処理部１２２が画像処理と圧縮処理とを施した場合には、バンド単位の圧縮ビットマップ画像データは、ＰＣＩバス１００Ｂ，ＰＣＩブリッジ１０７，ローカルバス１００Ａを経由して、画像処理部１２２からＲＡＭ１０３に対してＤＭＡ転送される（図１６中の（ｅ））。そして、画像処理部１２２は、画像変換処理完了状態に移行する。
また、以上のＤＭＡ転送が実行された後、ＣＰＵ１０１は、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。あるいは、画像処理部１２１または１２２が読み出す際に、画像データのコピーではなくムーブとして、ＲＡＭ１０３において転送済みとなったバンド単位のビットマップ形式の画像データを消去する。
そして、ＣＰＵ１０１は、１頁分の画像データを複数のバンド毎に展開されたビットマップ形式の画像データを生成しているが、１頁分全てのバンド分のビットマップ形式の画像データを生成したかを調べる。１頁分全てのバンド分のビットマップ形式の画像データを生成が完了していなければ、ＣＰＵ１０１は、ＲＡＭ１０３のビットマップ形式の画像データを格納する展開バンド領域の空き確認をして、空きがあれば次のバンド単位のビットマップ形式の画像データを、ＲＡＭ１０３に記憶させる（図１６中の（ａ））。
そして、ＣＰＵ１０１による画像処理部１２１または１２２の動作状態を調査、ＣＰＵ１０１による画像処理部１２１または１２２に対する画像変換処理Ａの開始要求、画像処理部１２１または１２２での画像変換処理、画像処理部１２１または１２２からＲＡＭ１０３への圧縮ビットマップ画像データの転送、を１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位で繰り返す。
なお、この第６実施形態では、画像処理部１２１と１２２とのいずれか一方が画像変換処理中であれば、画像変換処理完了となった他方の画像処理部が選択されて画像変換処理が開始されるため、バンド単位で処理タイミングを分担しつつ、複数の画像処理部が交互に画像変換処理を実行することになる。
そして、ＣＰＵ１０１は、１頁分全てのバンド分のビットマップ形式の画像データについてバンド単位での画像変換処理が完了したら、画像出力処理１の開始要求を、プリンタエンジン１４０の画像形成色に応じて、画像処理部１２１と画像処理部１２２とに対して与える。
ここで、ＣＰＵ１０１は、プリンタエンジン１４０の画像形成色がＣ（シアン）あるいはＭ（マゼンタ）であれば、画像処理部１２１に対して画像出力処理Ｂの開始要求を行う。また、ＣＰＵ１０１は、プリンタエンジン１４０の画像形成色がＹ（イエロー）あるいはＫ（黒）であれば、画像処理部１２２に対して画像出力処理Ｂの開始要求を行う。
ここで、ＣＰＵ１０１から画像出力処理Ｂの開始要求を受けた画像処理部１２１は、画像出力処理実行中状態に移行し、ＣあるいはＭの圧縮ビットマップ画像データをＲＡＭ１０３から読み出す。また、ＣＰＵ１０１から画像出力処理Ｂの開始要求を受けた画像処理部１２２は、画像出力処理実行中状態に移行し、ＹあるいはＫの圧縮ビットマップ画像データをＲＡＭ１０３から読み出す。
すなわち、この画像処理部１２１または１２２は、プリンタエンジン１４０の画像形成色順にあわせて、ページ単位で色別に、圧縮ビットマップ画像データをビデオポートからプリンタエンジン１４０に対して転送する。
そして、ＣＰＵ１０１は、１頁分全ての画像データの画像形成が完了した時点で、次の画像データが存在するかを調べる。ここで、次の画像データが存在すれば、ＣＰＵ１０１は処理を繰り返す。また、次の画像データが存在しなければ、ＣＰＵ１０１は全ての処理を終了し完了状態になる。
なお、この第６実施形態では、画像処理部１２１と１２２とが専用バス１００Ｄで接続されていることにより、
画像出力処理完了となった他方の画像処理部が選択されて画像出力処理が開始されるため、処理タイミングを分担しつつ、複数の画像処理部が交互に画像出力処理を実行することになる（図１６中の（ｇ），（ｇ’））。
なお、この第６実施形態では、画像処理部１２１と１２２とが、専用バス１００Ｄで接続されおり、かつ、それぞれのビデオポートを介してプリンタエンジン１４０と接続されていることにより、ＰＣＩバスやＰＣＩブリッジ、または、画像処理部１２１と１２２のいずれか一方が処理中であれば、処理タイミングを分担しつつ、複数の画像処理部が交互に画像出力処理を実行することになる（図１６中の（ｇ），（ｇ’），（ｈ），（ｈ’））。
すなわち、画像形成色がＣあるいはＭのタイミングで画像処理部１２１あるいはＰＣＩブリッジ１０８もしくはＰＣＩバス１００Ｃが何らかの処理を実行中であれば、ＰＣＩブリッジ１０７とＰＣＩバス１００Ｂと画像処理部１２２経由で画像出力処理を実行して、出力用画像データを画像処理部１２２から専用バス１００Ｄを介して画像処理部１２１からプリンタエンジン１４０に送ることが可能である（図１６中の（ｈ））。
また、画像形成色がＹあるいはＫのタイミングで画像処理部１２２あるいはＰＣＩブリッジ１０７もしくはＰＣＩバス１００Ｂが何らかの処理を実行中であれば、ＰＣＩブリッジ１０８とＰＣＩバス１００Ｃと画像処理部１２１経由で画像出力処理を実行して、出力用画像データを画像処理部１２１から専用バス１００Ｄを介して画像処理部１２２からプリンタエンジン１４０に送ることが可能である（図１６中の（ｈ’））。
以上の構成と動作において、画像処理部１２１と画像処理部１２２とで画像変換処理や画像出力処理が交互に並行して行われる。この結果、バンド単位で処理タイミングを分担しつつ、また、画像変換処理と画像出力処理との処理タイミングを分担しつつ、更に、画像出力処理を色毎に分担しつつ、複数の画像処理部１２１と１２２とが画像処理を実行するため、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃとが交互に使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
また、以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に、画像処理部１２２が画像出力処理を実行していれば、画像処理部１２１にてバンド単位のビットマップ形式の画像データの読み出しと圧縮ビットマップ画像データの生成が並行して行われる。また、以上の構成と動作において、複数頁の画像形成を実行する場合には、プリンタエンジン１４０での画像形成実行中に、画像処理部１２１が画像出力処理を実行していれば、画像処理部１２２にてバンド単位のビットマップ形式の画像データの読み出しと圧縮ビットマップ画像データの生成が並行して行われる。
すなわち、画像処理部１２１と画像処理部１２２との双方を、専用バス１００Ｄで接続すると共に、プリンタエンジン１４０に接続したことにより、画像変換処理の処理タイミングを分担するだけではなく、画像出力処理をも分担することが可能になる。そして、画像変換処理と画像出力処理との間でも処理タイミングを分担することが可能になる。
このように、画像変換処理と画像出力処理とで、複数のブリッジ１０７／１０８と複数の汎用バス１００Ｂ／１００Ｃがそれぞれ別の用途に並行して使用されることになり、高性能な汎用バスに交換することなく画像処理速度を向上させることが可能になる。
従って、ＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）がボトルネックとなって高速化の障害となるといった従来の問題点は、第６実施形態では解消される。この結果、このＰＣＩブリッジとＰＣＩバスとのデータ転送速度（帯域）によって、画像形成の生産性（単位時間あたりの画像形成出力枚数）が制限されてしまう問題も解消される。
〈その他の実施形態〉
以上の実施形態では、汎用バスとしてＰＣＩバスを具体例として用いたが、これに限定されるものではなく、各種の規格のバスを用いることが可能である。
本発明の第１実施形態の画像形成装置の構成を示すブロック図である。 本発明の第１実施形態の画像形成装置の構成と動作を示すブロック図である。 本発明の第１実施形態の画像形成装置の動作を示すフローチャートである。 本発明の第１実施形態の画像形成装置の動作を示すフローチャートである。 本発明の第１実施形態の画像形成装置の動作を示すフローチャートである。 本発明の第１実施形態の画像形成装置の動作を示すフローチャートである。 本発明の第２実施形態の画像形成装置の構成を示すブロック図である。 本発明の第２実施形態の画像形成装置の構成と動作を示すブロック図である。 本発明の第２実施形態の画像形成装置の動作を示すフローチャートである。 本発明の第２実施形態の画像形成装置の動作を示すフローチャートである。 本発明の第２実施形態の画像形成装置の動作を示すフローチャートである。 本発明の第２実施形態の画像形成装置の動作を示すフローチャートである。 本発明の第３実施形態の画像形成装置の構成と動作を示すブロック図である。 本発明の第４実施形態の画像形成装置の構成と動作を示すブロック図である。 本発明の第５実施形態の画像形成装置の構成と動作を示すブロック図である。 本発明の第６実施形態の画像形成装置の構成と動作を示すブロック図である。 従来の画像形成装置の構成と動作を示すブロック図である。 従来の画像形成装置の構成と動作を示すブロック図である。 従来の画像形成装置の構成と動作を示すブロック図である。 従来の画像形成装置の動作を示すフローチャートである。 従来の画像形成装置の動作を示すフローチャートである。 従来の画像形成装置の動作を示すフローチャートである。
符号の説明
１００ 画像形成装置
１００Ａ ローカルバス
１００Ｂ PCIバス＃０
１００Ｃ PCIバス＃１
１００Ｄ 専用バス
１０１ ＣＰＵ
１０２ ＲＯＭ
１０３ ＲＡＭ
１０５ インタフェース部
１０７ PCIブリッジ＃０
１０８ PCIブリッジ＃１
１２１ 画像処理部（画像処理ハードウェア＃１）
１２２ 画像処理部（画像処理ハードウェア＃２）
１４０ プリンタエンジン

Claims (10)

  1. 展開された画像データを生成する制御部と、
    前記制御部が接続されるローカルバスと、
    複数の独立したバスであって、各々が前記ローカルバスよりデータ転送速度が低い汎用バスと、
    前記複数の汎用バスのそれぞれに接続され前記展開された画像データに画像処理を施して処理済み画像データを生成する複数の画像処理部と、
    前記ローカルバスと前記複数の汎用バスとを接続する複数のブリッジと、
    前記ローカルバスに接続され、前記展開された画像データ及び前記処理済み画像データを記憶する記憶部と、を備え、
    前記複数の画像処理部のいずれかに画像形成部が接続されており、
    前記制御部は、
    前記制御部で展開された前記画像データを前記記憶部に記憶させ、当該記憶された画像データを、前記複数の画像処理部で分担して読み出して画像処理を実行して前記記憶部に処理済み画像データを記憶させるにあたり、前記複数のブリッジと前記複数の汎用バスとのそれぞれにおいて前記分担に合わせて交互に使用するよう制御し、
    前記画像形成部が接続された画像処理部において前記画像形成部に対して処理済み画像データを出力する画像出力処理と、前記画像形成部が接続されていない画像処理部において前記処理済み画像データを生成する画像変換処理とを、並行して実行するよう制御する、
    ことを特徴とする画像処理装置。
  2. 前記制御部が作成し、前記複数の画像処理部が分担して画像データを処理する単位は、１頁を複数バンドに分割したバンド単位である、
    ことを特徴とする請求項１記載の画像処理装置。
  3. 前記複数の画像処理部は処理タイミングを分担して画像データを処理する、
    ことを特徴とする請求項１または請求項２に記載の画像処理装置。
  4. 前記複数の画像処理部は、バンド単位の画像データを分担した画像処理を、１頁分の前記処理済み画像データを前記記憶部に記憶させるまで繰り返す、
    ことを特徴とする請求項２または請求項３に記載の画像処理装置。
  5. 前記複数の画像処理部は、処理タイミングを分担して前記処理済み画像データを前記記憶部から読み出す、
    ことを特徴とする請求項１乃至請求項４のいずれかに記載の画像処理装置。
  6. 展開された画像データを生成する制御部と、
    前記制御部が接続されるローカルバスと、
    複数の独立したバスであって、各々が前記ローカルバスよりデータ転送速度が低い汎用バスと、
    前記複数の汎用バスのそれぞれに接続され前記展開された画像データに画像処理を施して処理済み画像データを生成する複数の画像処理部と、
    前記ローカルバスと前記複数の汎用バスとを接続する複数のブリッジと、
    前記ローカルバスに接続され、前記展開された画像データ及び前記処理済み画像データを記憶する記憶部と、
    前記複数の画像処理部のいずれかに接続された画像形成部と、を備え、
    前記制御部は、
    前記制御部で展開された前記画像データを前記記憶部に記憶させ、当該記憶された画像データを、前記複数の画像処理部で分担して読み出して画像処理を実行して前記記憶部に処理済み画像データを記憶させるにあたり、前記複数のブリッジと前記複数の汎用バスとのそれぞれにおいて前記分担に合わせて交互に使用するよう制御し、
    前記画像形成部が接続された画像処理部において前記画像形成部に対して処理済み画像データを出力する画像出力処理と、前記画像形成部が接続されていない画像処理部において前記処理済み画像データを生成する画像変換処理とを、並行して実行するよう制御する、
    ことを特徴とする画像形成装置。
  7. 前記制御部が作成し、前記複数の画像処理部が分担して画像データを処理する単位は、１頁を複数バンドに分割したバンド単位である、
    ことを特徴とする請求項６記載の画像形成装置。
  8. 前記複数の画像処理部は処理タイミングを分担して画像データを処理する、
    ことを特徴とする請求項６または請求項７に記載の画像形成装置。
  9. 前記複数の画像処理部は、バンド単位の画像データを分担した画像処理を、１頁分の前記処理済み画像データを前記記憶部に記憶させるまで繰り返す、
    ことを特徴とする請求項７または請求項８に記載の画像形成装置。
  10. 前記複数の画像処理部は、処理タイミングを分担して前記処理済み画像データを前記画像形成部に転送する、
    ことを特徴とする請求項６乃至請求項９のいずれかに記載の画像形成装置。
JP2006020990A 2006-01-30 2006-01-30 画像処理装置および画像形成装置 Active JP4424313B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006020990A JP4424313B2 (ja) 2006-01-30 2006-01-30 画像処理装置および画像形成装置
US11/438,350 US8089641B2 (en) 2006-01-30 2006-05-23 Image processing apparatus and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006020990A JP4424313B2 (ja) 2006-01-30 2006-01-30 画像処理装置および画像形成装置

Publications (2)

Publication Number Publication Date
JP2007200232A JP2007200232A (ja) 2007-08-09
JP4424313B2 true JP4424313B2 (ja) 2010-03-03

Family

ID=38322172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020990A Active JP4424313B2 (ja) 2006-01-30 2006-01-30 画像処理装置および画像形成装置

Country Status (2)

Country Link
US (1) US8089641B2 (ja)
JP (1) JP4424313B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5173578B2 (ja) * 2008-05-15 2013-04-03 キヤノン株式会社 画像処理方法及び印刷装置とその制御方法
JP5499902B2 (ja) * 2010-05-26 2014-05-21 セイコーエプソン株式会社 プロセッサーシステム

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386081A (ja) 1986-09-30 1988-04-16 Toshiba Corp 画像処理装置
US4998213A (en) * 1987-06-15 1991-03-05 Fuji Xerox Co., Ltd. Recording apparatus
JPH02126372A (ja) 1988-11-07 1990-05-15 Mitsubishi Electric Corp 画像処理装置
US5237655A (en) * 1990-07-05 1993-08-17 Eastman Kodak Company Raster image processor for all points addressable printer
US5509115A (en) * 1990-08-08 1996-04-16 Peerless Systems Corporation Method and apparatus for displaying a page with graphics information on a continuous synchronous raster output device
US5574834A (en) * 1992-01-09 1996-11-12 Matsushita Graphic Communications Systems, Inc. Image communication system for following a communication procedure to simultaneously transmit image code data
JPH09251439A (ja) 1996-03-14 1997-09-22 Matsushita Electric Ind Co Ltd 配信型データ転送システム
JPH10177533A (ja) * 1996-12-17 1998-06-30 Canon Inc 情報入出力装置、情報入出力装置管理システム、情報入出力装置の位置設定方法、及び情報入出力装置の管理方法
US6289138B1 (en) * 1997-04-30 2001-09-11 Canon Kabushiki Kaisha General image processor
US6674536B2 (en) * 1997-04-30 2004-01-06 Canon Kabushiki Kaisha Multi-instruction stream processor
US6222636B1 (en) * 1998-08-13 2001-04-24 Nek Press Solutions Llc Disk-based image storage system invention disclosure
JP2000158724A (ja) * 1998-11-30 2000-06-13 Fuji Xerox Co Ltd 画像処理装置、画像処理方法および記録媒体
JP2000242249A (ja) * 1999-02-22 2000-09-08 Fuji Xerox Co Ltd 画像処理装置
US7031003B2 (en) * 1999-12-27 2006-04-18 Canon Kabushiki Kaisha Image processing apparatus, control method of image processing apparatus, and storage medium
JP3880277B2 (ja) * 2000-03-03 2007-02-14 キヤノン株式会社 画像処理装置およびその制御方法
JP3711871B2 (ja) * 2001-01-23 2005-11-02 日本電気株式会社 Ｐｃｉバスの障害解析容易化方式
US7315388B2 (en) * 2001-01-24 2008-01-01 Canon Kabushiki Kaisha Image input/output control apparatus, image processing apparatus, image processing method, data communication apparatus, and data communication method
JP2002264400A (ja) 2001-03-09 2002-09-18 Ricoh Co Ltd カラー画像制御装置
JP3836332B2 (ja) 2001-05-28 2006-10-25 シャープ株式会社 バス構造及び電子機器
JP3862605B2 (ja) * 2001-07-19 2006-12-27 キヤノン株式会社 画像処理装置
EP1286256A3 (en) * 2001-07-31 2005-08-17 Ricoh Company, Ltd. Method and apparatus for image data processing capable of performing a high speed processing using a risc and an AGP
US7130072B2 (en) * 2002-02-08 2006-10-31 Canon Kabushiki Kaisha Multifunction system, image processing method, computer program and memory medium
JP4027133B2 (ja) * 2002-03-22 2007-12-26 キヤノン株式会社 画像処理装置
JP2003281078A (ja) * 2002-03-22 2003-10-03 Ricoh Co Ltd Ｄｍａコントローラ
JP2004122376A (ja) * 2002-09-30 2004-04-22 Canon Inc 画像形成制御装置および画像形成制御装置の画像形成制御方法およびプログラムおよび記憶媒体
JP4345055B2 (ja) 2003-10-21 2009-10-14 セイコーエプソン株式会社 画像処理装置及びその方法、プリンタシステム
US7580151B2 (en) * 2003-10-01 2009-08-25 Seiko Epson Corporation Image processing system and method, printing system
JP4120874B2 (ja) * 2003-11-28 2008-07-16 コニカミノルタビジネステクノロジーズ株式会社 画像処理装置
US7107384B1 (en) * 2004-03-01 2006-09-12 Pericom Semiconductor Corp. Dynamic PCI-bus pre-fetch with separate counters for commands of commands of different data-transfer lengths
JP4494866B2 (ja) 2004-05-21 2010-06-30 株式会社リコー 情報処理装置、情報処理方法、情報処理プログラム及び記録媒体
JP3989472B2 (ja) * 2004-07-30 2007-10-10 シャープ株式会社 画像データ処理回路およびそれを備えてなる画像処理装置

Also Published As

Publication number Publication date
US8089641B2 (en) 2012-01-03
US20070177821A1 (en) 2007-08-02
JP2007200232A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
JP4543340B2 (ja) 画像処理装置および画像形成システムとプログラム
JPH10124268A (ja) 印字制御装置
JP4424313B2 (ja) 画像処理装置および画像形成装置
KR102197764B1 (ko) 링 버스 시스템을 구비한 정보처리장치 및 반도체 집적회로
JP6904697B2 (ja) 情報処理装置及び通信制御方法
JP6772020B2 (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム
JP6544905B2 (ja) 画像処理装置、画像処理方法、プログラム
JP4065550B2 (ja) 画像入出力制御装置、画像処理装置、画像入出力制御装置における画像処理方法、及び画像処理装置における画像処理方法
JP7040058B2 (ja) 符号化装置
US8514441B2 (en) Image processing apparatus and control method thereof, in which an address for image data depends on whether the image data is input via a detachable image processing device
JP5093576B2 (ja) 印刷制御装置と画像形成システム
JP2001238019A (ja) データ転送方法とデータ転送制御装置と画像処理装置及び画像形成装置
US20080112011A1 (en) Output processing apparatus and data structure for executing its processing
JP5205317B2 (ja) 画像処理装置
JP2020090075A (ja) 画像形成装置および、画像形成方法
US10755150B2 (en) Image processing apparatus that performs pixel synthesis processing and image processing method
JP4389199B2 (ja) プリンタシステム
JP2005333676A (ja) 画像データ処理方法と画像データ処理装置及び画像形成装置
JP5841902B2 (ja) 画像形成装置
JP2000047976A (ja) プリンタ制御装置
JP2008097142A (ja) プリンタおよびプリンタシステム
JP3214617B2 (ja) 多値画像プリンタ
JP2011120115A (ja) 画像処理装置及びその制御方法
JP2005327044A (ja) 画像処理装置および画像処理方法
JP2004229066A (ja) 画像形成装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Ref document number: 4424313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350