JP4423285B2 - 電子部品内蔵基板および電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板および電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP4423285B2
JP4423285B2 JP2006341004A JP2006341004A JP4423285B2 JP 4423285 B2 JP4423285 B2 JP 4423285B2 JP 2006341004 A JP2006341004 A JP 2006341004A JP 2006341004 A JP2006341004 A JP 2006341004A JP 4423285 B2 JP4423285 B2 JP 4423285B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
wiring board
wiring
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006341004A
Other languages
English (en)
Other versions
JP2008153492A (ja
Inventor
明宣 井上
東夫 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006341004A priority Critical patent/JP4423285B2/ja
Priority to US12/000,729 priority patent/US8355262B2/en
Priority to KR1020070133317A priority patent/KR101302640B1/ko
Priority to CNA2007103006828A priority patent/CN101207970A/zh
Priority to TW96148667A priority patent/TWI419300B/zh
Publication of JP2008153492A publication Critical patent/JP2008153492A/ja
Application granted granted Critical
Publication of JP4423285B2 publication Critical patent/JP4423285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は電子部品内蔵基板および電子部品内蔵基板の製造方法に関し、より詳細には、電子部品内蔵基板の高さおよび平面積を縮小すると共に、電子部品と基板の電気的接続信頼性を向上させることが可能な電子部品内蔵基板および電子部品内蔵基板の製造方法に関する。
電子機器の高性能化に伴い、電子部品を高密度に実装した電子部品内蔵基板が開発されている。このような電子部品内蔵基板においては、図１２に示すような配線基板間に電子部品を搭載し、配線基板間を樹脂により封止した構成のものがある（例えば、特許文献１の図１）。
特開２００３−３４７７２２号公報
図１２に示す電子部品内蔵基板は、上下の配線基板間の接続にはんだボールを用いているため、上下の配線基板を接続する前に既に搭載されている半導体素子等の電子部品がフラックス塗布、はんだボールリフロー、洗浄等の工程を経ることになり、電子部品に悪影響が及ぶ場合がある。
特に、半導体素子等の電子部品をワイヤボンディングにより電子部品内蔵基板に搭載しようとすると、半導体素子のボンディングパッド（アルミニウム製の電極）やボンディングワイヤが外部環境に晒されることになる。
加えて、外力によりボンディングワイヤに変形や断線が生じるおそれや、リフロー後の洗浄工程に酸性の薬品を用いた場合においては、半導体素子のボンディングパッドに腐食が生じるという課題があり、電子部品内蔵基板に半導体素子をワイヤボンディングによって搭載することが困難であるといった課題があった。
そこで、本発明者は、半導体素子等の電子部品をワイヤボンディングにより配線基板に搭載する第１の改良方法として、図１３，図１４に示すような構成に想到した。
図１３，図１４に示すように、配線基板１０にワイヤボンディング接続した電子部品３０のボンディングパッドである電極３２とボンディングワイヤ６０との接続部分をトランスファーモールド等によって樹脂７０で封止することにより、第１の配線基板１０に積層した第２の配線基板２０をはんだボール４０で電気的に接続する処理を行っても、電子部品３０の電極３２とボンディングワイヤ６０の接続部分の電気的接続の信頼性の確保やボンディングワイヤ６０を保護することが可能になった。この電子部品内蔵基板では、はんだボール４０による第１の配線基板１０と第２の配線基板の接続後、２つの基板１０，２０間に、封止樹脂５０を充填する。
しかしながら、電子部品３０全体を樹脂７０によりトランスファーモールドすると、図１３，図１４に示すように、電子部品３０の外周部および電子部品３０の上部に樹脂７０の封止部分が形成されることになり、上下の基板１０，２０間の間隔が増加し、電子部品内蔵基板１００の小型化（薄型化）を阻害する原因になるといった課題がある。また、上下の配線基板１０，２０間の離間距離が増えるため、上下の配線基板１０，２０間を接続する際に用いるはんだボール４０の径寸法を大きくしなければならず、はんだボール４０の設置エリアの増大により、電子部品内蔵基板１００の小型化（平面積の縮小）が困難になるといった課題もある。
そこで本発明は、電子部品のワイヤボンディング部（接続部）の保護材の被覆範囲を最小限に留めることにより、電子部品側の接続部を確実に保護しつつも、平面寸法（平面積）や高さ寸法を大幅に縮小することが可能な電子部品内蔵基板および電子部品内蔵基板の製造方法の提供を目的としている。
本発明は、上面に配線パターン及びボンディングパッドが形成された第１の配線基板と、前記第１の配線基板の上面側に積層され、下面に配線パターンが形成された第２の配線基板と、前記第１の配線基板の上面側に搭載され、ボンディングワイヤにより前記ボンディングパッドと電極とが電気的に接続された電子部品と、前記第１の配線基板の上面と前記第２の配線基板の下面との間に配設され、前記第１の配線基板の上面側の配線パターンと前記第２の配線基板の下面側の配線パターンとを電気的に接続するはんだボールとを有し、前記はんだボールの径寸法が、前記第１の配線基板の上面から前記ボンディングワイヤのワイヤループの頂点位置までの高さ寸法よりも大きく形成されていて、前記ボンディングワイヤの前記ボンディングパッドとの接続部と、前記ワイヤループの頂点部分が露出するよう、前記電子部品の電極と前記ボンディングワイヤとの接続部が保護材により被覆されていて、前記第１の配線基板と前記第２の配線基板との間に充填された樹脂により、前記電子部品、前記ボンディングワイヤ、及び前記はんだボールが封止されていることを特徴とする電子部品内蔵基板である。
また、前記電子部品は、前記電極がアルミパッドにより形成された半導体素子であることを特徴とする。
また、前記第１の配線基板の上面には、回路部品が搭載されていることを特徴とする。
また、前記はんだボールは、コアとなる導体からなる球状体の外表面にはんだを被覆することにより形成されたコア入りはんだボールであることを特徴とする。
また、前記第１の配線基板の上面の配線パターンの接続部には、フリップチップ接続により他の電子部品が電気的に接続されていて、前記他の電子部品の上面には、前記ボンディングワイヤにより前記ボンディングパッドと電極とが電気的に接続された電子部品が接着剤を介して搭載されていることを特徴とする。
また、他の発明は、上面に配線パターン及びボンディングパッドが形成された第１の配線基板の該上面側に電子部品を搭載する工程と、前記ボンディングパッドと前記電子部品の電極をボンディングワイヤによって電気的に接続するワイヤボンディング工程と、前記ボンディングワイヤの前記ボンディングパッドとの接続部と、前記ボンディングワイヤにより形成されるワイヤループの頂点部分を露出させた状態で、前記電子部品の電極と前記ボンディングワイヤとの接続部を保護材により被覆する工程と、下面に配線パターンを有し、前記第１の配線基板とは別体に形成された第２の配線基板の下側面を、前記電子部品を搭載した前記第１の配線基板の上面側に対向させた状態にして、前記第１の配線基板と前記第２の配線基板とをはんだボールを介して積層させると共に、前記両配線基板の対向する配線パターン同士を前記はんだボールをリフローさせることによって電気的に接続する工程と、前記はんだボールをリフローさせた後、前記第１の配線基板と前記第２の配線基板の間を洗浄する工程と、前記第１の配線基板と前記第２の配線基板の間に樹脂を充填し、前記電子部品、前記ボンディングワイヤ及び前記はんだボールを樹脂封止する工程を有することを特徴とする電子部品内蔵基板の製造方法とすることができる。
また、前記電子部品の搭載工程においては、前記第１の配線基板の上面に形成された配線パターンに、他の電子部品をフリップチップ接続により電気的に接続する工程と、前記他の電子部品の上面に、接着剤を介して前記電子部品を積層させ、前記ボンディングパッドと前記電子部品の電極とをボンディングワイヤによって電気的に接続するワイヤボンディング工程とを有し、前記樹脂封止工程においては、前記第１の配線基板と前記第２の配線基板の間に樹脂を充填し、前記電子部品、前記他の電子部品、前記ボンディングワイヤ、及び前記はんだボールを樹脂封止する工程を有することを特徴とする。
また、前記電子部品は、前記電極がアルミパッドにより形成された半導体素子であることを特徴とする。
また、前記第１の配線基板と前記第２の配線基板とをはんだボールを介して積層させる工程の前に、前記第１の配線基板の上面に、回路部品を搭載する工程を有していることを特徴とする。
また、前記はんだボールは、コアとなる導体からなる球状体の外表面にはんだを被覆することにより形成されたコア入りはんだボールであることを特徴とする。
本発明にかかる電子部品内蔵基板および電子部品内蔵基板の製造方法によれば、電子部品のワイヤボンディング部（接続部）の保護材の被覆範囲を最小限にとどめることができ、電子部品側の接続部を確実に保護しつつも、平面寸法（平面積）や高さ寸法を大幅に縮小させることができる。
（第１実施形態）
以下、本発明にかかる電子部品内蔵基板の実施の形態について、図面に基づいて説明する。図１は、本実施形態における電子部品内蔵基板の横断面図である。図２は、電子部品と配線基板のワイヤボンディング部分の状態を示す模式図である。
本実施の形態における電子部品内蔵基板１００は、２枚の配線基板１０，２０の間に電子部品３０を搭載し、第１の配線基板である下層側配線基板１０と第２の配線基板である上層側配線基板２０がはんだボール４０により電気的に接続されている。また、下層側配線基板１０と上層側配線基板２０の間には封止樹脂５０が注入されている。下層側配線基板１０に形成されたボンディングパッド１２と電子部品３０に形成された電極３２はボンディングワイヤ６０により電気的に接続されている。本図面においては、配線基板１０，２０の表面に形成されている配線の表示を省略している。
下層側配線基板１０の下面側にははんだなどに代表されるバンプ１４が接合されている。一方下層側配線基板１０の上面側にはチップキャパシタやチップレジスタ、インダクタ等といった回路部品１６の他、半導体チップ等の電子部品３０が載置されている。回路部品１６は下層側配線基板１０の配線（図示せず）にはんだ付けにより取り付けられている。電子部品３０は接着剤により下層側配線基板１０に取り付けられた後、金ワイヤからなるボンディングワイヤ６０により電極３２と下層側配線基板１０のボンディングパッド１２にワイヤボンディングされている。
下層側配線基板１０に設けられているボンディングパッド１２は通常、銅からなるパッドに金メッキを施すことにより形成されている。また、電子部品３０に設けられている接続部である電極３２はアルミパッドにより形成されている。
下層側配線基板１０には、上層側配線基板２０が載置され、下層側配線基板１０と上層側配線基板２０はそれぞれの表面に形成された配線パターン（図示せず）と、はんだボール４０により電気的に接続されている。本実施形態においては、導体である銅材からなる球状体に形成された銅コア４２の外表面をはんだ４４で被覆した銅コア入りのはんだボール４０が用いられている。はんだボール４０のはんだ４４をリフローさせることにより、下層側配線基板１０と上層側配線基板２０が銅コア４２により電気的に接続されるのである。下層側配線基板１０と上層側配線基板２０は少なくとも銅コア４２の径寸法離間した状態で接続されることになる。
また、ここでは、銅コア４２を有するはんだボール４０をリフローさせた後であっても、説明の便宜上、銅コア４２の外周がはんだ４４に覆われている状態で示しているが、実際の銅コア４２を有するはんだボール４０をリフローさせると、銅コア４２とはんだ４４は同心球状にはならないのは言うまでもない。
はんだボール４０のはんだ４４が溶融すると、下層側配線基板１０の上面と電子部品３０の上面および側面と、上層側配線基板２０の下面がはんだ４４に含まれていたフラックス等により汚染されてしまう。また、下層側配線基板１０と上層側配線基板２０の間には、電子部品内蔵基板１００の機械的強度を具備させるためと、電子部品３０や回路部品１６の保護のために封止樹脂５０を注入する必要がある。ここで、下層側配線基板１０と電子部品３０と上層側配線基板２０に封止樹脂５０を確実に接着させるため、はんだボール４０のリフロー後に、下層側配線基板１０と上層側配線基板２０間の洗浄を行う必要がある。この際、フラックス等の除去には酸が用いられることがあるため、半導体チップなどの電子部品３０に設けられている電極３２のアルミニウムが侵されてしまうおそれがある。そこで電子部品３０の電極３２を保護する必要がある。
本実施形態においては、電子部品３０の電極３２と、下層側配線基板１０のボンディングパッド１２と、のワイヤボンディングが完了した後、下層側配線基板１０に上層側配線基板２０を積層する前に、電子部品３０の電極３２を保護材である樹脂７０で被覆することを特徴としている。
樹脂７０は、図１、図２に示すように、電子部品３０の上面側（電極３２の形成面）において、少なくとも電極３２部分を含む領域を被覆している。樹脂７０による被覆部分の形成はエポキシ等の樹脂のポッティングにより行われる。樹脂７０で被覆部分を形成する際に、ボンディングワイヤ６０により形成されたワイヤループの上端部（頂点）を含む所定部分および下層側配線基板１０のボンディングパッド１２との接続部分を樹脂７０から露出させた状態にすると好適である。これにより、樹脂７０の被覆部分の高さ寸法および平面寸法を小さくすることができ、電子部品内蔵基板１００の小型化に好都合である。また、下層側配線基板１０のボンディングパッド１２およびボンディングワイヤ６０は金により形成されているため、外部環境に晒されることによる接続部分の劣化や、洗浄に酸等の薬品を用いた場合であっても、ワイヤボンディング部分が侵されるおそれが無いからである。
このように、電子部品３０の電極３２を、薬品に耐性を有する樹脂７０からなる保護材で被覆しているので、酸等の強力な洗浄液を用いて配線基板間の洗浄処理を行ったとしても、電極３２とボンディングワイヤ６０との電気的接続の信頼性を維持することができる。
また、電極３２とボンディングワイヤ６０との接続の機械的強度も向上できる。保護材である樹脂７０は電子部品３０の電極３２を含む最小限の範囲（高さ方向および幅方向）を被覆しているだけであるので、従来のトランスファーモールドにより形成された樹脂の高さ方向や平面方向の大きさに比べて大幅に高さ寸法および幅寸法を小さくすることができる。
同様の理由により、下層側配線基板１０と上層側配線基板２０の対向面どうしの離間距離をワイヤループの高さで規定することができるので、はんだボール４０の径寸法を小さくすることができる。このように小径のはんだボール４０を用いることにより、電子部品内蔵基板１００の厚さ寸法を薄くすることができると共に、はんだボール４０の配設ピッチを狭くすることができるため面積を小さくすることができる。
さらには、樹脂７０の幅寸法（平面積）が小さくなることにより、はんだボール４０を電子部品３０に近い位置に配設することができるので、電子部品内蔵基板１００全体としての面積をさらに小さくすることができる。
また、ボンディングワイヤ６０の全体を保護材である樹脂７０により被覆すれば、電子部品内蔵基板１００の板厚寸法や平面寸法の小型化が若干阻害されるものの、下層側基板１０と上層側基板２０の間を封止樹脂５０で封止するまでの間に、ボンディングワイヤ６０の変形や断線等の事故から保護することができ、ワイヤボンディングによる電気的接続の信頼性を向上させることができる。
このように、電子部品内蔵基板１００において電子部品３０の電極３２を含む最小限範囲を樹脂７０により保護することで、第１の配線基板である下層側配線基板１０と電子部品３０との電気的接続の信頼性を低下させることなく、第２の配線基板である上層側配線基板２０を積層することができる。また、電子部品内蔵基板１００の板厚や面積を大幅に小さくすることができる。本実施の形態においては、ボンディングワイヤ６０のほとんどの部分が樹脂７０からはみ出した状態になっているが、下層側配線基板１０と上層側配線基板２０との間には封止樹脂５０が注入されるので、ボンディングワイヤ６０は封止樹脂５０により封止され、ボンディングワイヤ６０を充分に保護することができる。
（第２実施形態）
図３は本発明にかかる第２実施形態における電子部品内蔵基板の構造を示す横断面図である。本実施形態は、３枚の配線基板１０ａ，１０ｂ，１０ｃを板厚方向に積層し、各配線基板間１０ａ，１０ｂおよび１０ｂ，１０ｃの間に電子部品である半導体素子３０ａ，３０ｂを搭載すると共に、ワイヤボンディング接続し、各配線基板間１０ａ，１０ｂおよび１０ｂ，１０ｃの間をはんだボール４０により電気的に接続し、各配線基板間１０ａ，１０ｂおよび１０ｂ，１０ｃの間に封止樹脂５０を封止した電子部品内蔵基板１００である。図示するように、電子部品内蔵基板１００の最上部に配設された配線基板１０ｃの上面には、半導体素子３０ｃを搭載し、回路部品１６を配設することもできる。図３においては、半導体素子３０ｃは配線基板１０ｃの上面にフリップチップ接続されているが、フリップチップ接続に替えてワイヤボンディング接続を採用しても良い。
半導体素子３０ａ，３０ｂはそれぞれ配線基板１０ａ，１０ｂにワイヤボンディング接続することにより配線基板１０ａ，１０ｂに電気的に接続されている。少なくとも電子部品３０ａ，３０ｂの電極３２とボンディングワイヤ６０の接続部分は、保護材である樹脂７０をポッティングすることにより被覆されている。
配線基板１０ｃの上面に配設された回路部品１６ははんだにより接続されている。フリップチップ接続された半導体素子３０ｃと回路基板１０ｃの間には、アンダーフィル樹脂８０が注入されている。
（第３実施形態）
図４は本発明にかかる第３実施形態における電子部品内蔵基板の構造を示す横断面図である。
本実施形態は、第１実施形態で説明した電子部品内蔵基板１００の上層側配線基板２０の上面に半導体素子３０ｂを搭載し、半導体素子３０ｂを上層側配線基板２０にワイヤボンディング接続し、封止樹脂５０により半導体素子３０ｂを封止したものである。
本形態を採用する場合には、上層側基板２０上面に半導体素子３０ｂを搭載し、ワイヤボンディングした後、封止樹脂５０により封止し、上層側配線基板２０の下面にはんだボール４０を予め接合した状態としておくことができる（換言すれば、既存のＢＧＡタイプの半導体装置を利用することができる）。半導体素子３０ａがワイヤボンディング接続され、半導体素子３０ａの電極３２部分を樹脂７０により保護した状態とした下層側配線基板１０の上面に、ＢＧＡタイプの半導体装置に造りこんでおいた上層側配線基板２０を積層すれば良い。はんだボール４０をリフローし、下層側配線基板１０と上層側配線基板２０との電気的接続を取った後、下層側基板１０と上層側配線基板２０の間にエポキシ等の封止樹脂５０を注入し封止すれば、図４に示す電子部品内蔵基板１００が完成する。
本実施形態によれば、既に提供されているＢＧＡタイプの半導体装置の基板を上層側配線基板２０として利用することができ、高密度の電子部品内蔵基板１００を提供することが可能である。
（第４実施形態）
図５は本発明にかかる第４実施形態における電子部品内蔵基板の構造を示す横断面図である。より具体的には、図１４の電子部品内蔵基板に本発明を適用した電子部品内蔵基板の状態を示した模式図である。本実施形態においては、第１実施形態ですでに説明した各部材番号を用いることにより詳細な説明は省略する。
本実施形態における電子部品内蔵基板１００は、下層側配線基板１０に第１の半導体素子３０ａがフリップチップ接続され、第１の半導体素子３０ａの上面に第２の半導体素子３０ｂをスタックし、第２の半導体素子３０ｂの電極３２ｂと下層側配線基板１０のボンディングパッド１２とがワイヤボンディング接続されている。第１の半導体素子３０ａと第２の半導体素子３０ｂとは接着剤により接続されている。
図５に示すように、第１の半導体素子３０ａは下層側配線基板１０に、はんだ等のバンプ３６によりフリップチップ接続させた後にアンダーフィル樹脂８０が注入されているので、はんだボール４０により配線基板１０，２０間の接続をした後の洗浄工程を経ても下層側配線基板１０と第１の半導体素子３０ａの接続部の電気的信頼性が低下することはない。第２の半導体素子３０ｂの電極３２ｂ部分がアルミニウムパッド等の薬品耐性の低い材料である場合には、先の実施形態と同様に薬品耐性を有する樹脂７０で電極３２ｂ部分を被覆する必要がある。本実施形態においては、保護材である樹脂７０をポッティングすることにより、第２の半導体素子３０ｂの電極３２ｂとボンディングワイヤ６０の接続部分を含む第２の半導体素子３０ｂの上面部分の一部を被覆している。樹脂７０のポッティング量によっては、図５に示すように、樹脂７０が半導体素子３０ｂの上面だけでなく、側面も被覆することがある。
この場合においても、第２の半導体素子３０ｂの電極３２ｂに接続されているボンディングワイヤ６０により形成されるワイヤループの頂点部分と下層側配線基板１０のボンディングパッド１２部分を樹脂７０から露出させた状態としておけば、樹脂７０の高さ方向の寸法を小さくすることができ、電子部品内蔵基板１００の薄型化に貢献することは先の実施形態と同様である。
（第５実施形態）
以上の実施形態は、電子部品内蔵基板１００について説明しているが、本発明は、電子部品内蔵基板１００以外にも、電子部品を内蔵したＰＯＰ構造の電子部品パッケージ２００にも適用することができる。図６は本発明にかかる電子部品内蔵基板を用いたＰＯＰ構造の電子部品パッケージの構造を示す横断面図である。このようなＰＯＰ構造の電子部品パッケージ２００は、第４実施形態で説明した電子部品内蔵基板（半導体パッケージ）１００Ａ，１００Ｂを板厚方向に積層することにより形成したものである。
本実施形態を採用することにより、板厚方向の寸法および平面寸法が大幅に小型化され、電気的接続の信頼性の高いＰＯＰ構造の電子部品パッケージ２００を提供することができる。
（電子部品内蔵基板の製造方法）
次に、第１実施形態における電子部品内蔵基板１００の製造方法について説明する。図７〜図１１は、電子部品内蔵基板を製造する際の各工程における状態を示した説明断面図である。ここで、下層側配線基板１０と上層側配線基板２０の配線パターンの形成方法については、公知の方法を採用することができるため、ここでは詳細な説明を省略している。
図７に示すように、第１の配線基板である下層側配線基板１０に電子部品である半導体素子３０を位置決めして載置する。半導体素子３０は接着剤を介して下層側配線基板１０に接着されている。半導体素子３０を載置した後、半導体素子３０の電極３２と下層側配線基板１０のボンディングパッド１２との間をボンディングワイヤ６０により接続し、半導体素子３０と下層側配線基板１０の配線パターンとを電気的に接続する。半導体素子３０の電極３２の部分にエポキシ等の樹脂７０をポッティングして、電極３２を樹脂７０により被覆する。樹脂７０はこの時点で硬化させる。
次に、図８に示すように、回路部品１６は下層側配線基板１０の配線パターンの露出部分にはんだにより接合される。下層側配線基板１０にはすでに半導体素子３０がワイヤボンディング接続により搭載されているが、電極３２が保護材である樹脂７０により被覆されているので、下層側配線基板１０に回路部品１６を搭載する際に、フラックスやはんだにより電極３２が侵されてしまうことがない。すなわち下層側配線基板１０と半導体素子３０の電気的接続の信頼性を維持することができる。
次に、図９に示すように、下面側に銅コア４２を有するはんだボール４０が接合された第２の配線基板である上層側配線基板２０を位置決めして下層側配線基板１０の上面に対向させた状態で載置する。はんだボール４０の径寸法は、はんだボール４０を構成する銅コア４２の径寸法が下層側配線基板１０の上面の高さ位置からボンディングワイヤ６０のワイヤループの上端面（頂点）の高さ位置までの離間距離より大きい径寸法を有するものが用いられる。
上層側配線基板２０が下層側配線基板１０に位置決めされて載置した後、はんだボール４０をリフローし、銅コア４２の外周を被覆しているはんだ４４を溶融させて、下層側配線基板１０と上層側配線基板２０を電気的に接続する。はんだボール４０のリフローが終わった後、下層側配線基板１０と上層側配線基板２０の間の空間に残留したフラックス等を除去するための洗浄を行う。洗浄の薬品には酸等を用いることがあるが、半導体チップ３０の電極３２には保護材である樹脂７０が被覆されているので、半導体チップ３０の電極３２（アルミニウム製）とボンディングワイヤ６０との電気的接続の信頼性は、電極３２にボンディングワイヤ６０を接続した時と同レベルに維持するこができる。
次に、図１０に示すように、下層側配線基板１０と上層側配線基板２０との間にエポキシ等の封止樹脂５０を注入する。封止樹脂５０の注入は、トランスファーモールドや毛細管現象を利用した流し込み方法により行うことができる。
このように、下層側配線基板１０と上層側配線基板２０の間は封止樹脂５０により満たされることになるので、保護材である樹脂７０により被覆されていなかったボンディングワイヤ６０は、封止樹脂５０により保護されることになる。
封止樹脂５０の注入が完了した後、図１１に示すように、下層側配線基板１０の下面側にはんだ等のバンプ１４を接合して、電子部品内蔵基板１００が完成する。
以上に、本発明にかかる電子部品内蔵基板１００およびこれを用いたＰＯＰ構造のパッケージについて、実施形態に基づいて詳細に説明してきたが、本願発明は以上の実施形態に限定されるものではなく、発明の要旨を変更しない範囲で各種の改変を行っても本願発明の技術的範囲に属することはいうまでもない。
例えば、以上の実施形態においては、電子部品３０として半導体素子を用いて説明しているが、電子部品３０は半導体素子に限定されるものではなく、他の電子部品を用いてもよいものはもちろんである。
また、第４実施形態に示したように、第１の配線基板である下層側配線基板１０と第２の配線基板である上層側配線基板２０間に複数の電子部品３０ａ，３０ｂを上下に積層させる際には、下方側の電子部品（半導体素子）３０ａと下層側配線基板１０の接続をフリップチップ接続に替えてワイヤボンディング接続にすることもできる。
本実施形態における電子部品内蔵基板の横断面図である。 電子部品と基板のワイヤボンディング部分の状態を示す模式図である。 第２実施形態における電子部品内蔵基板の構造を示す横断面図である。 第３実施形態における電子部品内蔵基板の構造を示す横断面図である。 第４実施形態における電子部品内蔵基板の構造を示す横断面図である。 本発明にかかる電子部品内蔵基板を用いたＰＯＰ構造の電子部品パッケージの構造を示す横断面図である。 電子部品内蔵基板を製造する際の各工程における状態を示した説明断面図である。 電子部品内蔵基板を製造する際の各工程における状態を示した説明断面図である。 電子部品内蔵基板を製造する際の各工程における状態を示した説明断面図である。 電子部品内蔵基板を製造する際の各工程における状態を示した説明断面図である。 電子部品内蔵基板を製造する際の各工程における状態を示した説明断面図である。 配線基板間に電子部品を搭載し、配線基板間を樹脂により封止した電子部品内蔵基板の従来構造を示す横断面図である。 電子部品をワイヤボンディングにより配線基板に搭載した電子部品内蔵基板の第１の改良構造を示す横断面図である。 電子部品をワイヤボンディングにより配線基板に搭載した電子部品内蔵基板の第１の改良構造を示す横断面図である。
符号の説明
１０ 下方側配線基板
１２ ボンディングパッド
１４ バンプ
１６ 回路部品
２０ 上層側配線基板
３０，３０ａ，３０ｂ，３０ｃ 電子部品（半導体素子）
３２，３２ｂ 電極
４０ はんだボール
４２ 銅コア
４４ はんだ
５０ 封止樹脂
６０ ボンディングワイヤ
７０ 樹脂（保護材）
８０ アンダーフィル樹脂
１００ 電子部品内蔵基板
２００ ＰＯＰ構造パッケージ

Claims (10)

  1. 上面に配線パターン及びボンディングパッドが形成された第１の配線基板と、
    前記第１の配線基板の上面側に積層され、下面に配線パターンが形成された第２の配線基板と、
    前記第１の配線基板の上面側に搭載され、ボンディングワイヤにより前記ボンディングパッドと電極とが電気的に接続された電子部品と、
    前記第１の配線基板の上面と前記第２の配線基板の下面との間に配設され、前記第１の配線基板の上面側の配線パターンと前記第２の配線基板の下面側の配線パターンとを電気的に接続するはんだボールとを有し、
    前記はんだボールの径寸法が、前記第１の配線基板の上面から前記ボンディングワイヤのワイヤループの頂点位置までの高さ寸法よりも大きく形成されていて、
    前記ボンディングワイヤの前記ボンディングパッドとの接続部と、前記ワイヤループの頂点部分が露出するよう、前記電子部品の電極と前記ボンディングワイヤとの接続部が保護材により被覆されていて、
    前記第１の配線基板と前記第２の配線基板との間に充填された樹脂により、前記電子部品、前記ボンディングワイヤ、及び前記はんだボールが封止されていることを特徴とする電子部品内蔵基板。
  2. 前記電子部品は、前記電極がアルミパッドにより形成された半導体素子であることを特徴とする請求項１記載の電子部品内蔵基板。
  3. 前記第１の配線基板の上面の配線パターンの接続部には、フリップチップ接続により他の電子部品が電気的に接続されていて、
    前記他の電子部品の上面には、前記ボンディングワイヤにより前記ボンディングパッドと電極とが電気的に接続された電子部品が接着剤を介して搭載されていることを特徴とする請求項１または２記載の電子部品内蔵基板。
  4. 前記第１の配線基板の上面には、回路部品が搭載されていることを特徴とする請求項１〜３のうちのいずれか一項に記載の電子部品内蔵基板。
  5. 前記はんだボールは、コアとなる導体からなる球状体の外表面にはんだを被覆することにより形成されたコア入りはんだボールであることを特徴とする請求項１〜４のうちのいずれか一項に記載の電子部品内蔵基板。
  6. 上面に配線パターン及びボンディングパッドが形成された第１の配線基板の該上面側に電子部品を搭載する工程と、
    前記ボンディングパッドと前記電子部品の電極をボンディングワイヤによって電気的に接続するワイヤボンディング工程と、
    前記ボンディングワイヤの前記ボンディングパッドとの接続部と、前記ボンディングワイヤにより形成されるワイヤループの頂点部分を露出させた状態で、前記電子部品の電極と前記ボンディングワイヤとの接続部を保護材により被覆する工程と、
    下面に配線パターンを有し、前記第１の配線基板とは別体に形成された第２の配線基板の下側面を、前記電子部品を搭載した前記第１の配線基板の上面側に対向させた状態にして、前記第１の配線基板と前記第２の配線基板とをはんだボールを介して積層させると共に、前記両配線基板の対向する配線パターン同士を前記はんだボールをリフローさせることによって電気的に接続する工程と、
    前記はんだボールをリフローさせた後、前記第１の配線基板と前記第２の配線基板の間を洗浄する工程と、
    前記第１の配線基板と前記第２の配線基板の間に樹脂を充填し、前記電子部品、前記ボンディングワイヤ及び前記はんだボールを樹脂封止する工程を有することを特徴とする電子部品内蔵基板の製造方法。
  7. 前記電子部品は、前記電極がアルミパッドにより形成された半導体素子であることを特徴とする請求項６記載の電子部品内蔵基板の製造方法。
  8. 前記電子部品の搭載工程においては、
    前記第１の配線基板の上面に形成された配線パターンに、他の電子部品をフリップチップ接続により電気的に接続する工程と、
    前記他の電子部品の上面に、接着剤を介して前記電子部品を積層させ、前記ボンディングパッドと前記電子部品の電極とをボンディングワイヤによって電気的に接続するワイヤボンディング工程とを有し、
    前記樹脂封止工程においては、前記第１の配線基板と前記第２の配線基板の間に樹脂を充填し、前記電子部品、前記他の電子部品、前記ボンディングワイヤ、及び前記はんだボールを樹脂封止する工程を有することを特徴とする請求項６または７記載の電子部品内蔵基板の製造方法。
  9. 前記第１の配線基板と前記第２の配線基板とをはんだボールを介して積層させる工程の前に、前記第１の配線基板の上面に、回路部品を搭載する工程を有していることを特徴とする請求項６〜８のうちいずれか一項に記載の電子部品内蔵基板の製造方法。
  10. 前記はんだボールは、コアとなる導体からなる球状体の外表面にはんだを被覆することにより形成されたコア入りはんだボールであることを特徴とする請求項６〜９のうちのいずれか一項に記載の電子部品内蔵基板の製造方法。
JP2006341004A 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法 Active JP4423285B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006341004A JP4423285B2 (ja) 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法
US12/000,729 US8355262B2 (en) 2006-12-19 2007-12-17 Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
KR1020070133317A KR101302640B1 (ko) 2006-12-19 2007-12-18 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
CNA2007103006828A CN101207970A (zh) 2006-12-19 2007-12-19 电子元件内置基底和制造电子元件内置基底的方法
TW96148667A TWI419300B (zh) 2006-12-19 2007-12-19 內建電子零件之基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341004A JP4423285B2 (ja) 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008153492A JP2008153492A (ja) 2008-07-03
JP4423285B2 true JP4423285B2 (ja) 2010-03-03

Family

ID=39567740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341004A Active JP4423285B2 (ja) 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法

Country Status (5)

Country Link
US (1) US8355262B2 (ja)
JP (1) JP4423285B2 (ja)
KR (1) KR101302640B1 (ja)
CN (1) CN101207970A (ja)
TW (1) TWI419300B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115380B2 (en) * 2008-08-14 2012-02-14 Global Oled Technology Llc Display device with chiplets
JP5352437B2 (ja) 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5589462B2 (ja) * 2010-03-16 2014-09-17 カシオ計算機株式会社 半導体装置及び半導体装置の製造方法
WO2012015085A1 (en) * 2010-07-30 2012-02-02 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
JP6124513B2 (ja) 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
US9299650B1 (en) * 2013-09-25 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
WO2015154233A1 (en) * 2014-04-09 2015-10-15 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
KR102381428B1 (ko) * 2015-03-02 2022-04-01 삼성디스플레이 주식회사 표시 장치
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
KR20170138644A (ko) * 2016-06-08 2017-12-18 삼성전자주식회사 Pop 구조의 반도체 어셈블리 및 이를 포함하는 전자 장치
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11664300B2 (en) * 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295266A (ja) 1990-04-12 1991-12-26 Hitachi Ltd 高集積半導体装置
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
JP2000286380A (ja) 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP3938071B2 (ja) 2003-02-27 2007-06-27 富士電機デバイステクノロジー株式会社 混成集積回路装置
JP2005311019A (ja) 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
TWI316274B (en) * 2006-07-14 2009-10-21 Au Optronics Corp Method for fabricating thin film transistor

Also Published As

Publication number Publication date
JP2008153492A (ja) 2008-07-03
TW200828560A (en) 2008-07-01
US8355262B2 (en) 2013-01-15
CN101207970A (zh) 2008-06-25
KR101302640B1 (ko) 2013-09-05
US20080174978A1 (en) 2008-07-24
KR20080057174A (ko) 2008-06-24
TWI419300B (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
JP4423285B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP5068990B2 (ja) 電子部品内蔵基板
JP4901458B2 (ja) 電子部品内蔵基板
US7242081B1 (en) Stacked package structure
JP5185062B2 (ja) 積層型半導体装置及び電子機器
US7579690B2 (en) Semiconductor package structure
KR20080020069A (ko) 반도체 패키지 및 그 제조방법
US8710642B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2009094434A (ja) 半導体装置およびその製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP2009054684A (ja) 半導体ｐｏｐ装置
JP4324773B2 (ja) 半導体装置の製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007180593A (ja) 半導体装置の製造方法
KR20070019361A (ko) 적층 인쇄회로기판을 이용한 멀티 칩 패키지 및 그의 제조방법
KR20080044519A (ko) 적층 반도체 패키지 및 그 제조 방법
JP2009088110A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090703

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090703

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4423285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4