JP4414191B2 - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレーム Download PDFInfo
- Publication number
- JP4414191B2 JP4414191B2 JP2003366230A JP2003366230A JP4414191B2 JP 4414191 B2 JP4414191 B2 JP 4414191B2 JP 2003366230 A JP2003366230 A JP 2003366230A JP 2003366230 A JP2003366230 A JP 2003366230A JP 4414191 B2 JP4414191 B2 JP 4414191B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- pad
- pads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
ここで、TSOP(Thin Small Outline Package)タイプの半導体装置用リードフレームとは、高さ、端子間隔が共に1.27mm以下で、2辺から端子がでている表面実装型ICパッケージに使用するリードフレームを指す。
TSOPタイプのリードフレームでは、実装状態でパッド上に搭載される半導体素子の上面と各インナーリードの先端とが同一平面上に位置するようにするため、パッドを支えるサポートバーの一部を押し曲げて各インナーリードの先端に対してパッドを所定の距離だけ下方へ変位させるためのディプレスが行われている。
これによって、高集積化のため厚みの増した半導体素子を搭載した場合でも、パッケージの厚みの増加を最小限に抑えることができる。また、半導体素子の接続端子とリードフレームとをできる限り同一平面内でワイヤ接続することができるようになるため、半導体素子周縁にワイヤが接触する、いわゆるエッジショートなどの接続不良を防止することが可能になる。
そのため、接着剤の塗布作業では、接着剤をパッドのほぼ全面に広げるために、半導体素子1個当たり、例えば、15〜25秒という長い時間を要するという問題が生じていた。また、接着剤の使用量もそれだけ多くなるという問題があった。
このような構成とすることにより、従来のように半導体素子88の裏面とほぼ同じ面積を有するパッドの全面にわたって接着剤を塗布する場合に比べて、パッド81の接着剤塗布面積が極めて小さくなって、接着剤の塗布作業の時間短縮を行うと共に、接着剤の使用量を節減できる。なお、符号89は、第1の搭載部82と第2の搭載部83にそれぞれ設けられている貫通孔である。
しかし、半導体素子88のサイズが大きくなるのに応じてリードフレーム87の枠体80のサイズを大きくすることには限界があるので、サイズの大きな半導体素子88では枠体80のサイズと半導体素子88のサイズとの間に生じる余裕が小さくなる。このため、枠体80の各サイドバー86に第1の搭載部82及び第2の搭載部83を固定するサポートバー85の長さが短くなる。
その結果、サポートバー85内にディプレスにより十分な長さの折り曲げ部を確保することができず、各インナーリード部84の先端に対して第1の搭載部82及び第2の搭載部83を所定の距離だけ下方へ変位させることが困難になるという問題が生じる。
前記各サポートバーは、前記リード群と前記パッドの隙間の前後部にそれぞれ形成され、更に、前記複数のパッドを一体化する連結部が設けられており、
しかも、前記各サポートバーには折り曲げ部が設けられ、前記複数のパッドの表面が前記各インナーリードの表面に対して下位置にある。
更に、複数のパッドを一体化する連結部が設けられているので、各パッドが変形しにくくなって、半導体素子を搭載する際のパッドの安定性を向上することが可能になる。
また、連結部はX字状に形成され、その端部がそれぞれパッドに連結しているので、分散配置された各パッドを一体化することができ、半導体素子を搭載する際のパッドの安定性を維持することが可能になる。
ここで、図1(A)は本発明の第1の実施の形態に係る半導体装置用リードフレームの平面図、(B)は(A)のP−P矢視断面図、図2は本発明の第2の実施の形態に係る半導体装置用リードフレームの平面図、図3は本発明の第3の実施の形態に係る半導体装置用リードフレームの平面図、図4は本発明の第4の実施の形態に係る半導体装置用リードフレームの平面図である。
ここで、左右とは、図1(A)に示す半導体装置用リードフレーム10を見た際の左右を指す。また、前後とは、図1(A)に示す半導体装置用リードフレーム10を見た際の上下を指す。
このように、枠体11の内側に空間部21を形成することにより、空間部21の一方側から半導体素子をモールドする封止樹脂を流入させることができ、これに伴って空間部21内にあった空気や封止樹脂から排出される溶剤ガスを空間部21の他方側から排出させることができる。その結果、封止樹脂のモールドの際に高温に加熱されても空気の熱膨張による亀裂などが発生することが防止できる。
また、半導体素子を固定する接着剤を塗布する面積は、従来例のように半導体素子の裏面の全面積に塗布する場合に比べて、例えば、1/3〜1/4程度にすることができ、塗布時間及び接着剤の量も1/3〜1/4程度にすることができる。更に、半導体素子の裏面側で露出する面積を十分に確保することができ、半導体素子と封止樹脂との間の接着性を向上させることができる。
このように、L字状のサポートバー17を用いて各パッド18、19をサイドレール12、13で支持するようにすると、各パッドのサイドレールに対向する辺とサイドレールとの間に各サポートバーを設ける従来の構成と比較して、サポートバー17の長さを長くすることができ、特に、L字状のサポートバー17の長片25に折り曲げ部26を設けるようにすると、十分な長さの折り曲げ部26を確保することができる。
その結果、各インナーリード14の表面に対して各パッド18、19の表面を必要とする距離だけ下方へ変位させることができる。そして、各パッド18、19のリード群15、16に対向する辺に短片24を接続するようにしても、短片24を各インナーリード14の先端に対して下方へ変位させて、半導体素子の接続端子とインナーリード14とのワイヤ接続を支障なく行うことができる。
ここで、連結部27は、各パッド18、19の肉厚より薄くなって(例えば、30〜50%減じられて)、しかも、連結部27の表面は各パッド18、19の表面より下位置にある。このようにすることにより、半導体素子を各パッド18、19に搭載した際に、半導体素子の裏面側と連結部27の上表面との間に隙間を形成することができる。その結果、封止樹脂をこの隙間に入り込ませて、封止樹脂と半導体素子及び各パッド18、19とのロック効果を高めることができる。
半導体装置用リードフレーム10は、例えば、エッチング加工により製造することができる。ここで、エッチング加工は、例えば、前処理工程、コーティング工程、焼付け工程、現像工程、エッチング工程、及び剥膜工程を有している。
前処理工程は、例えば、厚みが0.1〜0.2mm、幅が30〜80mmの銅合金の金属短冊の両面を、アルカリ(例えば、水酸化ナトリウム)を用いて洗浄し、表面に付着している油脂を除去するアルカリ脱脂処理と、酸(例えば、塩酸)及びアルカリ(例えば、水酸化ナトリウム)を用いて、金属短冊の表面に生成している酸化皮膜を除去する酸化膜除去処理を有している。これによって、金属短冊の両面は非常に活性化される。このため、コーティング工程における不良率を低下させることができる。なお、アルカリ脱脂処理の代りに、電解質溶液中で金属短冊を電極として電気分解を行う電解脱脂処理を行ってもよい。
焼付け工程は、枠体11の一部であって前後一対のサイドレール12、13間に配置され、それぞれ複数のインナーリード14を有して左右に対向配置された一対のリード群15、16と、一対のリード群15、16の間にあって、前後のサイドレール12、13にそれぞれサポートバー17によって連結される2つのパッド18、19を備える半導体素子搭載部20と、各パッド18、19の中央部を連結する連結部27を備えたワーキングパターンを、紫外線を用いて金属短冊の上下表面に形成された各レジスト皮膜に焼き付ける工程である。これによって、紫外線が露光した部分(焼き付けられた部分)のレジスト皮膜を硬化させることができる。
なお、連結部27のパターンを焼き付ける際には、一面側には紫外線が当らないようにマスクを設けて露光を行う。
エッチング工程は、エッチング剤(例えば、塩化第2鉄)を金属短冊の両面と接触させて、金属表面が露出している部分(未露光部分)を腐食させて除去する工程である。これによって、金属短冊からワーキングパターンに相当する形状を形成することができる。
ここで、連結部27は、一面側から腐食を受けるので、各パッド18、19に対してその厚みが、例えば、30〜50%減じられて形成される。なお、連結部27の厚みは、例えば、エッチング剤の濃度や接触の状態等を調整することにより調整できる。
剥膜工程は、エッチング工程終了後の金属短冊を、例えば、アルカリ溶液中に浸漬して硬化したレジスト皮膜を除去する工程である。これによって、金属短冊から半導体装置用リードフレーム10を取り出すことができる。
各パッド30、31は、例えば、厚みが0.1〜0.2mmの銅合金から形成され、左右のリード群15、16にそれぞれ接近して配置されている。そして、各パッド30、31の前後両側にはそれぞれ連結部32、33が設けられている。ここで、前後とは、図2に示す半導体装置用リードフレーム28を見た際の上下を指す。また、左右とは、図2に示す半導体装置用リードフレーム28を見た際の左右を指す。
このため、各パッド30、31を更に強固に一体化することができ、各パッド30、31の剛性を更に高めて変形し難くすることができる。その結果、半導体素子を各パッド30、31に搭載した際に更に各パッド30、31安定性を高めることができる。
また、半導体装置用リードフレーム28は、半導体装置用リードフレーム10と同様にエッチング加工により製造することができるので、半導体装置用リードフレーム28の製造方法についての説明は省略する。
各パッド36、37は、例えば、厚みが0.1〜0.2mmの銅合金から形成され、左右のリード群15、16にそれぞれ接近して配置されている。そして、連結部38はX字状に形成されてその端部がそれぞれ各パッド36、37の前後両側に連結している。また、連結部38は、その中央部と空間部21の中央部とが一致するように配置されている。
ここで、前後とは、図3に示す半導体装置用リードフレーム34を見た際の上下を指す。また、左右とは、図3に示す半導体装置用リードフレーム34を見た際の左右を指す。
このため、各パッド36、37を更に強固に一体化することができ、各パッド36、37の剛性を更に高めて変形し難くすることができる。その結果、半導体素子を各パッド36、37に搭載した際に各パッド36、37の安定性を更に高めることができる。
また、半導体装置用リードフレーム34は、半導体装置用リードフレーム10と同様にエッチング加工により製造することができるので、半導体装置用リードフレーム34の製造方法についての説明は省略する。
各パッド41〜44は、例えば、厚みが0.1〜0.2mmの銅合金から形成され、左右のリード群15、16及び前後のサイドレール12、13にそれぞれ近接して配置されている。そして、連結部45がX字状に形成されてその端部がそれぞれ各パッド41〜44に連結している。また、連結部45は、その中央部と空間部21の中央部とが一致するように配置されている。ここで、前後とは、図4に示す半導体装置用リードフレーム39を見た際の上下を指す。また、左右とは、図4に示す半導体装置用リードフレーム39を見た際の左右を指す。
このため、分散配置された各パッド41〜44を強固に一体化することができ、各パッド41〜44の剛性を更に高めて変形し難くすることができる。その結果、半導体素子を各パッド41〜44に搭載した際に各パッド41〜44の安定性を高めることができる。
また、連結部45は各パッド41〜44に対してその厚みが、例えば、30〜50%減じられて形成されている。このようにすることにより、半導体素子を各パッド41〜44に搭載した際に、半導体素子の裏面側と連結部45の上表面との間に隙間を形成することができる。その結果、封止樹脂をこの隙間に入り込ませて、封止樹脂と半導体素子及び各パッド41〜44とのロック効果を更に高めることができる。
例えば、各パッドの面積は、全て同一の面積としてもよいし、配置される位置によりそれぞれ面積を変えるようにしてもよい。
2つのパッドを左右のリード群にそれぞれ接近して配置した場合、連結部を各パッドの中央部に1つ、又は各パッドの前後両側にそれぞれ1つずつ設けたが、パッドの大きさに応じて隙間を開けて3つ以上設けるようにしてもよい。また、複数の連結部を設けた場合、隣り合う連結部同士を別の連結部で連結するようにしてもよい。これによって、各パッドの剛性を更に高めることができる。
左右のリード群及び前後のサイドレールにそれぞれ近接させて4つのパッドを配置する場合、隣り合う各パッド間にすべて連結部を設けてもよい。これによって、分散配置される各パッドの剛性をより高めることができる。
Claims (7)
- 枠体の一部であって前後一対のサイドレール間に配置され、それぞれ複数のインナーリードを有して左右に対向配置された一対のリード群と、該一対のリード群の間にあって、前後の前記サイドレールにそれぞれサポートバーによって連結される複数のパッドを備える半導体素子搭載部とを備えた半導体装置用リードフレームにおいて、
前記各サポートバーは、前記リード群と前記パッドの隙間の前後部にそれぞれ形成され、更に、前記複数のパッドを一体化する連結部が設けられており、
しかも、前記各サポートバーには折り曲げ部が設けられ、前記複数のパッドの表面が前記各インナーリードの表面に対して下位置にあることを特徴とする半導体装置用リードフレーム。 - 請求項1記載の半導体装置用リードフレームにおいて、前記サポートバーは、L字状に形成され、前記サイドレールに接続される長片に前記折り曲げ部が形成されていることを特徴とする半導体装置用リードフレーム。
- 請求項1及び2のいずれか1項に記載の半導体装置用リードフレームにおいて、前記連結部は、前記パッドの肉厚より薄くなって、しかも、該連結部の表面は前記パッドの表面より下位置にあることを特徴とする半導体装置用リードフレーム。
- 請求項1〜3のいずれか1項に記載の半導体装置用リードフレームにおいて、前記半導体素子搭載部は、左右の前記リード群にそれぞれ接近して配置される2つの前記パッドを有し、前記連結部は前記パッドの中央部を連結していることを特徴とする半導体装置用リードフレーム。
- 請求項1〜3のいずれか1項に記載の半導体装置用リードフレームにおいて、前記半導体素子搭載部は、左右の前記リード群にそれぞれ接近して配置される2つの前記パッドを有し、前記連結部は前記パッドの前後両側をそれぞれ連結していることを特徴とする半導体装置用リードフレーム。
- 請求項1〜3のいずれか1項に記載の半導体装置用リードフレームにおいて、前記半導体素子搭載部は、左右の前記リード群にそれぞれ接近して配置される2つの前記パッドを有し、前記連結部はX字状に形成され、その端部がそれぞれ前記パッドの前後両側に連結していることを特徴とする半導体装置用リードフレーム。
- 請求項1〜3のいずれか1項に記載の半導体装置用リードフレームにおいて、前記半導体素子搭載部は、左右の前記リード群及び前記前後のサイドレールにそれぞれ近接して配置される4つの前記パッドを有し、前記連結部はX字状に形成され、その端部がそれぞれ前記パッドに連結していることを特徴とする半導体装置用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003366230A JP4414191B2 (ja) | 2003-10-27 | 2003-10-27 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003366230A JP4414191B2 (ja) | 2003-10-27 | 2003-10-27 | 半導体装置用リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005129853A JP2005129853A (ja) | 2005-05-19 |
JP4414191B2 true JP4414191B2 (ja) | 2010-02-10 |
Family
ID=34644641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003366230A Expired - Fee Related JP4414191B2 (ja) | 2003-10-27 | 2003-10-27 | 半導体装置用リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4414191B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6143726B2 (ja) * | 2008-08-29 | 2017-06-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 樹脂封止型半導体装置とその製造方法、リードフレーム |
JP5634033B2 (ja) | 2008-08-29 | 2014-12-03 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 樹脂封止型半導体装置とその製造方法 |
CN102376587A (zh) * | 2010-08-24 | 2012-03-14 | 旭德科技股份有限公司 | 封装载板的制作方法 |
-
2003
- 2003-10-27 JP JP2003366230A patent/JP4414191B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005129853A (ja) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101773260B1 (ko) | 리드 프레임의 제조 방법 | |
CN102265394B (zh) | 多行引线框架的结构及其半导体封装及制造方法 | |
CN1272234C (zh) | 在一基体上形成微电子弹簧结构的方法 | |
US20060139902A1 (en) | Double-sided component-mounted circuit board and method for manufacturing the same | |
TWI745539B (zh) | 導線架 | |
JP4414191B2 (ja) | 半導体装置用リードフレーム | |
JP5834647B2 (ja) | リードフレームおよびその製造方法 | |
JP2020053420A (ja) | リードフレーム及びリードフレームの製造方法 | |
JP5531172B2 (ja) | リードフレーム及びその製造方法 | |
JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
JP2015162656A (ja) | Led用リードフレーム | |
JP5954871B2 (ja) | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 | |
JP2021150462A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP2001007274A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 | |
JP3013135B2 (ja) | 半導体装置用リードフレームの製造方法 | |
JP6156745B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JP5618285B2 (ja) | リードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板 | |
KR102564558B1 (ko) | 프리 몰드 기판 및 프리 몰드 기판의 제조 방법 | |
JPH08316392A (ja) | リードフレームの製造方法とリードフレーム | |
CN212211520U (zh) | 一种电路板多截式金手指的制造结构 | |
JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP2001007269A (ja) | リードフレームの部分めっき装置および部分めっき方法 | |
JP2006253399A (ja) | リードフレームの製造方法 | |
JPH0213433B2 (ja) | ||
JPH09129800A (ja) | リードフレームのエッチング加工装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |