JP4401401B2

JP4401401B2 - 駆動装置およびそれを備えた交流電力供給装置

Info

Publication number: JP4401401B2
Application number: JP2007148314A
Authority: JP
Inventors: 一明日山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-06-04
Filing date: 2007-06-04
Publication date: 2010-01-20
Anticipated expiration: 2027-06-04
Also published as: JP2008301681A; US7547992B2; US20080297964A1

Description

本発明は、駆動装置およびそれを備えた交流電力供給装置に関し、特に、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を駆動する駆動装置およびそれを備えた交流電力供給装置に関する。

半導体素子を駆動する駆動装置において、たとえば複数個の半導体素子が並列結合されている場合、各半導体素子間の配線には寄生インダクタンスが存在する。このため、半導体素子がスイッチング動作を行なって出力電流を断続させると、寄生インダクタンスに誘導起電力が発生する。

ここで、一般的なパワー半導体素子のスイッチング時の電流変化率は３０００Ａ／μｓ程度である。したがって、寄生インダクタンスが１０ｎＨ（ヘンリー）である場合、誘導起電力は１０ｎ×３０００／１μ＝３０［Ｖ］となる。このような誘導起電力により、半導体素子が破壊され、また、回路の誤動作が生じてしまう。

特許文献１〜６には、半導体素子を駆動する構成において、誘導起電力等の瞬間的に発生する大電圧を抑制し、回路の破壊および誤動作を防止する構成が開示されている。

たとえば、特許文献１には、以下のような構成が開示されている。すなわち、直流を交流等に変換して負荷に電力を供給する電力変換装置において、サージ電圧による誤動作および破壊を防止することを目的とする。主回路を構成するスイッチング半導体素子に対応して設けられ、出力側の基準電位をスイッチング半導体素子の基準電位の変動に追従可能にレベルシフトするレベルシフト回路を備える。レベルシフト回路を介してスイッチング半導体素子に制御信号が伝達される。また、レベルシフト回路に給電する直流制御電源とスイッチング半導体素子の負極とをインダクタおよび抵抗の少なくともいずれか一方を介して接続する。

また、特許文献２には、以下のような構成が開示されている。すなわち、ブリッジ駆動回路の出力端子とＨブリッジ回路における４つのＭＯＳトランジスタのゲート端子とが抵抗を介して接続される。４つのＭＯＳトランジスタ駆動回路のうち少なくとも１つは、出力端子と負極側基準電位となる配線との間がコンデンサを介して接続される。このような構成により、抵抗とコンデンサとで構成される積分回路がフィルタとして作用し、ＭＯＳトランジスタ駆動回路に高電圧が印加されることを防ぐことができる。
国際公開第０１／００１５５５号パンフレット特開２００１−４３９９０号公報特開２００６−２２９４５４号公報特開２００３−３３９１５２号公報特開２００１−４５７４０号公報国際公開第０１／０８９０９０号パンフレット

しかしながら、特許文献１〜６には、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動する駆動装置において、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減する構成は開示されていない。

それゆえに、本発明の目的は、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動するとともに、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減することが可能な駆動装置およびそれを備えた交流電力供給装置を提供することである。

上記課題を解決するために、この発明のある局面に係わる駆動装置は、各々の基準電位電極が主電極部を介して結合される第１の半導体素子および第２の半導体素子を駆動する駆動装置であって、駆動制御信号を受ける入力バッファと、第１ノードおよび第２ノードを含み、入力バッファの出力信号を受けて第１ノードから信号を出力する第１のバイパス回路と、入力バッファの基準電位端子と第１のバイパス回路の第２ノードと第１の半導体素子の基準電位電極とに結合される基準電位端子と、第１のバイパス回路の第１ノードからの出力信号を受ける信号入力端子とを含み、第１の半導体素子の制御電極に電圧を供給する第１の駆動回路と、第１のバイパス回路の第２ノードおよび第２の半導体素子の基準電位電極に結合される基準電位端子と、第１のバイパス回路の第１ノードからの出力信号を受ける信号入力端子とを含み、第２の半導体素子の制御電極に電圧を供給する第２の駆動回路と、第１のバイパス回路の第１ノードおよび第２の駆動回路の信号入力端子間に接続される第１の負荷回路と、第１の負荷回路と略同じインピーダンスを有し、第１のバイパス回路の第２ノードおよび第２の駆動回路の基準電位端子間に接続される第２の負荷回路と、第１の負荷回路および第２の駆動回路の信号入力端子間の電流経路と第２の負荷回路および第２の駆動回路の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる第２のバイパス回路とを備え、第１のバイパス回路は、第１ノードおよび第２ノード間で所定周波数以上の信号を通過させる。

上記課題を解決するために、この発明のある局面に係わる交流電力供給装置は、主電極部と、各々の基準電位電極が主電極部を介して結合される第１の半導体素子および第２の半導体素子と、駆動制御信号を受ける入力バッファと、第１ノードおよび第２ノードを含み、入力バッファの出力信号を受けて第１ノードから信号を出力する第１のバイパス回路と、入力バッファの基準電位端子と第１のバイパス回路の第２ノードと第１の半導体素子の基準電位電極とに結合される基準電位端子と、第１のバイパス回路の第１ノードからの出力信号を受ける信号入力端子とを含み、第１の半導体素子の制御電極に電圧を供給する第１の駆動回路と、第１のバイパス回路の第２ノードおよび第２の半導体素子の基準電位電極に結合される基準電位端子と、第１のバイパス回路の第１ノードからの出力信号を受ける信号入力端子とを含み、第２の半導体素子の制御電極に電圧を供給する第２の駆動回路と、第１のバイパス回路の第１ノードおよび第２の駆動回路の信号入力端子間に接続される第１の負荷回路と、第１の負荷回路と略同じインピーダンスを有し、第１のバイパス回路の第２ノードおよび第２の駆動回路の基準電位端子間に接続される第２の負荷回路と、第１の負荷回路および第２の駆動回路の信号入力端子間の電流経路と第２の負荷回路および第２の駆動回路の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる第２のバイパス回路とを備え、第１のバイパス回路は、第１ノードおよび第２ノード間で所定周波数以上の信号を通過させる。

本発明によれば、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動するとともに、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減することができる。

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る交流電力供給装置２０１の構成を示す回路図である。

図１を参照して、交流電力供給装置２０１は、駆動装置１０１と、スイッチ素子（第１〜第３の半導体素子）１１〜１３と、ダイオードＤ１１〜Ｄ１３と、コレクタ主電極端子ＴＣと、エミッタ主電極端子ＴＥとを備える。駆動装置１０１は、ローパスフィルタ１〜３と、駆動回路（第１の駆動回路）５と、駆動回路（第２の駆動回路）６と、駆動回路（第２の駆動回路）７と、入力バッファ８と、バイパス回路（第１のバイパス回路）９と、電源ＶＤ１と、コモンモードインダクタＬ１およびＬ２と、コンデンサＣ１，Ｃ４，Ｃ６，Ｃ８とを備える。バイパス回路９は、ローパスフィルタ４を含む。ローパスフィルタ（第１のローパスフィルタ）１は、抵抗Ｒ４と、コンデンサＣ７とを含む。ローパスフィルタ（第２のローパスフィルタ）２は、抵抗（第１の負荷回路）Ｒ１と、抵抗（第２の負荷回路）Ｒ２と、コンデンサ（第２のバイパス回路）Ｃ３とを含む。ローパスフィルタ３は、抵抗（第１の負荷回路）Ｒ５と、抵抗（第２の負荷回路）Ｒ６と、コンデンサ（第２のバイパス回路）Ｃ９とを含む。ローパスフィルタ４は、抵抗Ｒ３と、コンデンサＣ５とを含む。また、バイパス回路９は、抵抗Ｒ３の第２端およびコンデンサＣ５の第１端の接続ノードに対応するノードＮ１と、コンデンサＣ５の第２端に対応するノードＮ２とを有する。

スイッチ素子１１〜１３は、後述する図２で示すようにコントロールエミッタＣＥと、電流出力用エミッタＩＥとを有する。ここで、スイッチ素子のコントロールエミッタＣＥは、スイッチ素子のゲート電極に供給する電圧を制御するためのエミッタであり、電流出力用エミッタＩＥは、大電流を流すためのエミッタである。以下、コントロールエミッタＣＥおよび電流出力用エミッタＩＥを総称してエミッタと称する場合がある。

抵抗Ｒ３の第１端が入力バッファ８の出力端子に接続され、第２端がコンデンサＣ５の第１端と、抵抗Ｒ４の第１端と、抵抗Ｒ１の第１端と、抵抗Ｒ５の第１端とに接続される。抵抗Ｒ１の第２端がコンデンサＣ３の第１端と、駆動回路６の信号入力端子とに接続される。駆動回路６の基準電位端子ＴＲＥＦがスイッチ素子１１〜１３のエミッタと、コンデンサＣ１の第２端と、コンデンサＣ３の第２端と、抵抗Ｒ２の第２端とに接続される。抵抗Ｒ４の第２端がコンデンサＣ７の第１端と、駆動回路５の信号入力端子とに接続される。駆動回路５の基準電位端子ＴＲＥＦがスイッチ素子１１〜１３のエミッタと、コンデンサＣ４の第２端と、コンデンサＣ５の第２端と、コンデンサＣ７の第２端と、入力バッファ８の基準電位端子ＴＲＥＦと、抵抗Ｒ２の第１端と、抵抗Ｒ６の第１端と、コンデンサＣ６の第２端と、電源ＶＤ１の負電極とに接続される。抵抗Ｒ５の第２端がコンデンサＣ９の第１端と、駆動回路７の信号入力端子とに接続される。駆動回路７の基準電位端子ＴＲＥＦがスイッチ素子１１〜１３のエミッタと、コンデンサＣ８の第２端と、コンデンサＣ９の第２端と、抵抗Ｒ６の第２端とに接続される。

スイッチ素子１１〜１３のコレクタと、ダイオードＤ１１〜Ｄ１３のカソードとがそれぞれ接続される。スイッチ素子１１〜１３のエミッタと、ダイオードＤ１１〜Ｄ１３のアノードとがそれぞれ接続される。

駆動回路５の電源端子ＴＰと、コンデンサＣ４の第１端と、入力バッファ８の電源端子ＴＰと、コンデンサＣ６の第１端とが電源ＶＤ１の正電極に接続される。駆動回路６の電源端子ＴＰと、コンデンサＣ１の第１端とがコモンモードインダクタＬ１を介して電源ＶＤ１の正電極に接続される。駆動回路６の基準電位端子ＴＲＥＦと、コンデンサＣ１の第２端とがコモンモードインダクタＬ１を介して電源ＶＤ１の負電極に接続される。駆動回路７の電源端子ＴＰと、コンデンサＣ８の第１端とがコモンモードインダクタＬ２を介して電源ＶＤ１の正電極に接続される。駆動回路７の基準電位端子ＴＲＥＦと、コンデンサＣ８の第２端とがコモンモードインダクタＬ２を介して電源ＶＤ１の負電極に接続される。すなわち、電源ＶＤ１および駆動回路６間にコモンモードインダクタＬ１が配置される。電源ＶＤ１および駆動回路７間にコモンモードインダクタＬ２が配置される。そして、駆動回路５，６，７の出力端子は、スイッチング素子１１，１２，１３のゲート（制御電極）にそれぞれ接続される。なお、駆動装置１０１は、コモンモードインダクタＬ１およびＬ２を備える構成であるとしたが、これに限定するものではない。駆動装置１０１において、コモンモードインダクタＬ１およびＬ２の代わりにそれぞれ２個のインダクタが個別に設けられる構成であってもよい。

駆動装置１０１は、外部から受けた駆動制御信号ＤＲＶに基づいて、スイッチ素子１１〜１３を駆動する。

入力バッファ８は、外部から駆動制御信号ＤＲＶを受けて、駆動制御信号ＤＲＶの電圧振幅がスイッチ素子１１〜１３を駆動するために必要な値となるように駆動制御信号ＤＲＶを増幅する。

バイパス回路９内のローパスフィルタ４は、入力バッファ８の出力信号である駆動制御信号ＤＲＶの周波数成分のうち、所定の周波数以上の成分を減衰させる。バイパス回路９は、ローパスフィルタ４を通過した駆動制御信号ＤＲＶをノードＮ１からローパスフィルタ１〜３へ分配する。

ローパスフィルタ１は、バイパス回路９のノードＮ１および駆動回路５の信号入力端子間に接続される。ローパスフィルタ２は、バイパス回路９のノードＮ１および駆動回路６の信号入力端子間に接続される。ローパスフィルタ３は、バイパス回路９のノードＮ１および駆動回路７の信号入力端子間に接続される。ローパスフィルタ１〜３は、バイパス回路９から受けた駆動制御信号ＤＲＶの周波数成分のうち、所定の周波数以上の成分を減衰させる。

なお、ローパスフィルタ１〜４は、抵抗の代わりにインダクタンスを含む構成であってもよい。

駆動回路５〜７は、ローパスフィルタ１〜３を通過した駆動制御信号ＤＲＶを受けてスイッチ素子１１〜１３のゲートへ電圧を出力する。駆動回路５〜７は、たとえば入力バッファ８とは異なり駆動制御信号ＤＲＶの電圧増幅を行なわない。すなわち駆動回路５〜７の電圧利得は１である。また、駆動回路５〜７は、たとえば出力抵抗が小さいことから低インピーダンスの負荷を駆動できる。

スイッチ素子１１〜１３は並列に接続される。すなわち、各々のコレクタがコレクタ主電極端子ＴＣに接続され、かつ各々のエミッタ（基準電位電極）がエミッタ主電極端子ＴＥに接続される。スイッチ素子１１〜１３は、駆動回路５〜７からそれぞれ受けた駆動制御信号ＤＲＶに基づいてオン状態およびオフ状態を切り替える。

バイパス回路９は、抵抗Ｒ２を介して駆動回路５の基準電位端子ＴＲＥＦおよび駆動回路６の基準電位端子ＴＲＥＦを結合する。

抵抗Ｒ１は、バイパス回路９のノードＮ１および駆動回路６の信号入力端子間に接続される。抵抗Ｒ２は、抵抗Ｒ１と略同じインピーダンスを有し、バイパス回路９のノードＮ２および駆動回路６の基準電位端子間に接続される。

コンデンサＣ３は、抵抗Ｒ１の第２端すなわち駆動回路６側の端と抵抗Ｒ２の第２端すなわち駆動回路６側の端との間で所定周波数以上の信号を通過させる。すなわち、コンデンサＣ３は、抵抗Ｒ１および駆動回路６の信号入力端子間の電流経路と抵抗Ｒ２および駆動回路６の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる。

抵抗Ｒ４は、バイパス回路９のノードＮ１および駆動回路５の信号入力端子間に接続される。

バイパス回路９は、抵抗Ｒ１の第１端すなわちバイパス回路９側の端と抵抗Ｒ２の第１端すなわちバイパス回路９側の端との間で所定周波数以上の信号を通過させる。すなわち、バイパス回路９は、ノードＮ１およびノードＮ２間で所定周波数以上の信号を通過させる。

バイパス回路９は、抵抗Ｒ６を介して駆動回路５の基準電位端子ＴＲＥＦおよび駆動回路７の基準電位端子ＴＲＥＦを結合する。

抵抗Ｒ５は、バイパス回路９のノードＮ１および駆動回路７の信号入力端子間に接続される。抵抗Ｒ６は、抵抗Ｒ５と略同じインピーダンスを有し、バイパス回路９のノードＮ２および駆動回路７の基準電位端子間に接続される。

コンデンサＣ９は、抵抗Ｒ５の第２端すなわち駆動回路７側の端と抵抗Ｒ６の第２端すなわち駆動回路７側の端との間で所定周波数以上の信号を通過させる。すなわち、コンデンサＣ９は、抵抗Ｒ５および駆動回路７の信号入力端子間の電流経路と抵抗Ｒ６および駆動回路７の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる。

バイパス回路９は、抵抗Ｒ５の第１端すなわちバイパス回路９側の端と抵抗Ｒ６の第１端すなわちバイパス回路９側の端との間で所定周波数以上の信号を通過させる。すなわち、バイパス回路９は、ノードＮ１およびノードＮ２間で所定周波数以上の信号を通過させる。

図２は、本発明の第１の実施の形態に係る交流電力供給装置２０１の構成を示す図である。

図２を参照して、交流電力供給装置２０１は、駆動装置１０１と、絶縁回路基板ＳＵＢ２とを備える。

駆動装置１０１は、回路基板ＳＵＢ１を備える。すなわち、ローパスフィルタ１〜３と、駆動回路５と、駆動回路６と、駆動回路７と、入力バッファ８と、バイパス回路９と、電源ＶＤ１と、コモンモードインダクタＬ１およびＬ２と、コンデンサＣ１，Ｃ４，Ｃ６，Ｃ８とが回路基板ＳＵＢ１において設けられる。

絶縁回路基板ＳＵＢ２は、たとえばセラミック基板の両面に金属パターンが形成されたものである。より詳細には、絶縁回路基板ＳＵＢ２の一方の主表面に金属パターンＰ１およびＰ２が形成される。スイッチ素子１１〜１３を形成する半導体チップと、ダイオードＤ１１〜Ｄ１３を形成する半導体チップと、コレクタ主電極端子ＴＣとが、金属パターンＰ１において設けられる。エミッタ主電極端子ＴＥが、金属パターンＰ２において設けられる。

駆動回路５の出力端子と、スイッチ素子１１のゲートＧとがたとえばアルミワイヤＷ１１を介して接続される。また、駆動回路５の基準電位端子ＴＲＥＦと、スイッチ素子１１のコントロールエミッタＣＥとがたとえばアルミワイヤＷ２１を介して接続される。

また、スイッチ素子１１の電流出力用エミッタＩＥと、ダイオードＤ１１のアノードと、金属パターンＰ２とがたとえば３本のアルミワイヤＷ１Ａ，Ｗ１Ｂ，Ｗ１Ｃを介して接続される。

同様に、駆動回路６の出力端子と、スイッチ素子１２のゲートＧとがたとえばアルミワイヤＷ１２を介して接続される。また、駆動回路６の基準電位端子ＴＲＥＦと、スイッチ素子１２のコントロールエミッタＣＥとがたとえばアルミワイヤＷ２２を介してそれぞれ接続される。

また、スイッチ素子１２の電流出力用エミッタＩＥと、ダイオードＤ１２のアノードと、金属パターンＰ２とがたとえば３本のアルミワイヤＷ２Ａ，Ｗ２Ｂ，Ｗ２Ｃを介してそれぞれ接続される。

同様に、駆動回路７の出力端子と、スイッチ素子１３のゲートＧとがたとえばアルミワイヤＷ１３を介して接続される。また、駆動回路７の基準電位端子ＴＲＥＦと、スイッチ素子１３のコントロールエミッタＣＥとがたとえばアルミワイヤＷ２３を介してそれぞれ接続される。

また、スイッチ素子１３の電流出力用エミッタＩＥと、ダイオードＤ１３のアノードと、金属パターンＰ２とがたとえば３本のアルミワイヤＷ３Ａ，Ｗ３Ｂ，Ｗ３Ｃを介してそれぞれ接続される。

ここで、スイッチ素子の電流出力用エミッタＩＥ、ダイオードのアノード、および金属パターンＥを接続するアルミワイヤの本数は、電流量等に応じて適宜決定される。

エミッタ主電極端子ＴＥ、アルミワイヤＷ１Ａ，Ｗ１Ｂ，Ｗ１Ｃ，Ｗ２Ａ，Ｗ２Ｂ，Ｗ２Ｃ，Ｗ３Ａ，Ｗ３Ｂ，Ｗ３Ｃおよび金属パターンＰ２は交流電力供給装置２０１のエミッタ主電極部ＭＥＵを構成する。すなわち、スイッチ素子１１，１２，１３の電流出力用エミッタＩＥは、エミッタ主電極部ＭＥＵを介して接続される。

また、スイッチ素子１１，１２，１３のコレクタと、ダイオードＤ１１，Ｄ１２，Ｄ１３のカソードと、コレクタ主電極端子ＴＣとが金属パターンＰ１を介して接続される。

ここで、アルミワイヤＷ１Ａ，Ｗ１Ｂ，Ｗ１Ｃ，Ｗ２Ａ，Ｗ２Ｂ，Ｗ２Ｃ，Ｗ３Ａ，Ｗ３Ｂ，Ｗ３Ｃにおける寄生容量ＬＰ１，ＬＰ２，ＬＰ３には、大電流が流れる。このため、前述のように寄生容量ＬＰ１，ＬＰ２，ＬＰ３に発生する誘導起電力が問題となる。

［動作］
次に、本発明の第１の実施の形態に係る交流電力供給装置２０１において寄生インダクタンスＬＰ１に誘導起電力が発生した場合の動作について説明する。

以下、寄生インダクタンスＬＰ１において発生する誘導起電力の角周波数をωとし、抵抗Ｒ１〜Ｒ６の抵抗値をそれぞれＲ１〜Ｒ６とし、コンデンサＣ１〜Ｃ９の容量値をそれぞれＣ１〜Ｃ９として説明する。

駆動回路６の基準電位端子ＴＲＥＦはスイッチ素子１２のコントロールエミッタＣＥと接続されている。このため、寄生インダクタンスＬＰ１において誘導起電力が発生すると、駆動回路６の基準電位および入力バッファ８の基準電位との間に誘導起電力に対応する電位差ＶＳが生じる。この電位差ＶＳによって、駆動回路６の基準電位および入力バッファ８の基準電位間にサージ電流ＩＳが流れる。寄生インダクタンスＬＰ１において発生した誘導起電力によるサージ電流ＩＳは、図１に示すようにスイッチ素子１２、駆動回路６、ローパスフィルタ２、ローパスフィルタ１、駆動回路５、スイッチ素子１１の順番で結ばれる経路を流れる。

駆動装置１０１においては、たとえばＲ１＝Ｒ２、（１／ωＣ３）≪Ｒ１、（１／ωＣ５）≪Ｒ１を満たすように抵抗Ｒ１およびＲ２の抵抗値ならびにコンデンサＣ３およびＣ５の容量値が設定される。そうすると、抵抗Ｒ１およびＲ２の各々に流れるサージ電流値がほぼ等しくなり、また、サージ電流ＩＳによる抵抗Ｒ１およびＲ２の各々における電圧降下値がほぼ等しくなる。

このような構成により、寄生インダクタンスＬＰ１において誘導起電力が発生しても駆動回路６が受ける駆動制御信号ＤＲＶは変動せず、スイッチ素子１２のスイッチング動作が誘導起電力の影響を受けることを防ぐことができる。

また、抵抗Ｒ１およびＲ２の抵抗値をサージ電流ＩＳが流れる経路の配線抵抗値よりも十分に大きくすることで、誘導起電力によって生じる入力バッファ８の基準電位と駆動回路６の基準電位との間の電位差ＶＳに対応する電圧をほぼすべて抵抗Ｒ１およびＲ２に印加することができる。したがって、スイッチ素子１２、駆動回路６および入力バッファ８の誤動作および破壊を防ぐことができる。

次に、本発明の第１の実施の形態に係る交流電力供給装置２０１において寄生インダクタンスＬＰ２に誘導起電力が発生した場合の動作について説明する。以下、寄生インダクタンスＬＰ２において発生する誘導起電力の角周波数をωとして説明する。

駆動回路７の基準電位端子ＴＲＥＦはスイッチ素子１３のコントロールエミッタＣＥと接続されている。このため、寄生インダクタンスＬＰ２において誘導起電力が発生すると、駆動回路７の基準電位および入力バッファ８の基準電位との間に誘導起電力に対応する電位差ＶＳが生じる。この電位差ＶＳによって、駆動回路７の基準電位および入力バッファ８の基準電位間にサージ電流ＩＳが流れる。寄生インダクタンスＬＰ２において発生した誘導起電力によるサージ電流ＩＳは、スイッチ素子１３、駆動回路７、ローパスフィルタ３、ローパスフィルタ１、駆動回路５、スイッチ素子１１の順番で結ばれる経路を流れる。

駆動装置１０１のローパスフィルタ４においては、たとえばＲ５＝Ｒ６、（１／ωＣ９）≪Ｒ５、（１／ωＣ５）≪Ｒ５を満たすように抵抗Ｒ５およびＲ６の抵抗値ならびにコンデンサＣ９およびＣ５の容量値が設定される。そうすると、抵抗Ｒ５およびＲ６の各々に流れるサージ電流値がほぼ等しくなり、また、サージ電流ＩＳによる抵抗Ｒ５およびＲ６の各々における電圧降下値がほぼ等しくなる。

このような構成により、寄生インダクタンスＬＰ２において誘導起電力が発生しても駆動回路７が受ける駆動制御信号ＤＲＶは変動せず、スイッチ素子１３のスイッチング動作が誘導起電力の影響を受けることを防ぐことができる。

また、抵抗Ｒ５およびＲ６の抵抗値をサージ電流ＩＳが流れる経路の配線抵抗値よりも十分に大きくすることで、誘導起電力によって生じる入力バッファ８の基準電位と駆動回路７の基準電位との間の電位差ＶＳに対応する電圧をほぼすべて抵抗Ｒ５およびＲ６に印加することができる。したがって、スイッチ素子１３、駆動回路７および入力バッファ８の誤動作および破壊を防ぐことができる。

ここで、特許文献１〜６には、複数個の並列接続された半導体素子のスイッチング動作タイミングすなわちオン状態およびオフ状態の切り替えタイミングを一致させる構成は開示されていない。

しかしながら、駆動装置１０１においては、たとえば（Ｒ１＋Ｒ２）×Ｃ３＝Ｒ４×Ｃ７＝（Ｒ５＋Ｒ６）×Ｃ９を満たすように抵抗値および容量値が設定される。すなわち、ローパスフィルタ１〜３の時定数が等しく設定される。このような構成により、バイパス回路９の出力から駆動回路５〜７の信号入力端子までの駆動制御信号ＤＲＶの遅延時間が等しくなり、駆動制御信号ＤＲＶに基づくスイッチ素子１１〜１３のスイッチング動作タイミングを一致させることができる。

また、駆動装置１０１のローパスフィルタ４においては、たとえば（１／ωＣ５）≪Ｒ３を満たすように抵抗値および容量値が設定される。このような構成により、サージ電流ＩＳが入力バッファ８の出力端子へ流れることを防ぐことができ、入力バッファ８の誤動作および破壊を防ぐことができる。

また、駆動回路５の基準電位は入力バッファ８の基準電位と共通である。このような構成により、寄生インダクタンスＬＰ３に誘導起電力が発生しても駆動回路５が入力バッファ８から受ける駆動制御信号ＤＲＶは変動せず、スイッチ素子１１のスイッチング動作が誘導起電力の影響を受けることを防ぐことができる。

ところで、特許文献１〜６には、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動する駆動装置において、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減する構成は開示されていない。

しかしながら、本発明の第１の実施の形態に係る駆動装置では、たとえば寄生インダクタンスＬＰ１に発生する誘導起電力について、コンデンサＣ３は、抵抗Ｒ１および駆動回路６の信号入力端子間の電流経路と抵抗Ｒ２および駆動回路６の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる。また、バイパス回路９は、ノードＮ１およびノードＮ２との間で所定周波数以上の信号を通過させる。また、抵抗Ｒ２は、抵抗Ｒ１と略同じインピーダンスを有する。

このように、寄生インダクタンスＬＰ１に発生する誘導起電力によるサージ電流をバイパス回路９のノードＮ１および駆動回路６の信号入力端子間の電流経路と、この電流経路と略同じインピーダンスを有するバイパス回路９のノードＮ２および駆動回路６の基準電位端子間の電流経路とに流すことにより、駆動回路６が受ける駆動制御信号が変動することを防ぐことができる。

また、本発明の第１の実施の形態に係る駆動装置では、駆動回路５の基準電位は入力バッファ８の基準電位と共通である。このような構成により、寄生インダクタンスＬＰ３に誘導起電力が発生しても駆動回路５が入力バッファ８から受ける駆動制御信号が変動することを防ぐことができる。したがって、本発明の第１の実施の形態に係る駆動装置では、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動するとともに、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減することができる。そして、これにより、各スイッチ素子の配置および配線の自由度を高めることができる。

また、特許文献１〜６には、駆動制御信号を受ける入力バッファと、各々の基準電位電極が結合された複数個の半導体素子を入力バッファの出力信号に基づいて駆動する複数個の駆動回路とを備え、複数個の駆動回路のいずれか１個の共通電位が入力バッファの基準電位と同じである構成は開示されていない。

たとえば、駆動装置において、半導体素子に電流検出用の素子を内蔵し、半導体素子に流れる電流を検出回路で監視する場合を考える。一般的に、検出回路の監視結果は駆動装置の外部へ出力されるため、検出回路の基準電位は入力バッファの基準電位と同じにする必要がある。ここで、入力バッファの基準電位と駆動回路の基準電位とが異なると、半導体素子の基準電位と検出回路の基準電位とが異なることになる。この半導体素子および検出回路の基準電位の差により、電流検出結果に誤差が生じてしまう。

しかしながら、本発明の第１の実施の形態に係る駆動装置では、前述のように駆動回路５の基準電位は入力バッファ８の基準電位と共通である。このような構成により、半導体素子を通して流れる電流等の測定を駆動装置の外部において正確に行なうことができる。

また、たとえば駆動装置１０１がコモンモードインダクタＬ１およびＬ２を備えない構成であると仮定した場合であって寄生インダクタンスＬＰ１に誘導起電力が発生したときには、スイッチ素子１２のエミッタ、駆動回路６の基準電位端子ＴＲＥＦ、電源ＶＤ１およびコンデンサＣ６、駆動回路５の基準電位端子ＴＲＥＦ、スイッチ素子１１のエミッタの順番で結ばれる経路に誘導起電力によるサージ電流が流れる。このサージ電流により、駆動装置１０１においてクロストークおよび電圧降下に起因する回路の誤動作および回路の破壊等の問題が発生する。

しかしながら、本発明の第１の実施の形態に係る駆動装置１０１では、コモンモードインダクタＬ１およびＬ２を備える構成により、誘導起電力による電流が上記のような経路を流れることを防ぐことができる。すなわち、駆動回路５〜７が１個の電源ＶＤ１を共用することができるとともに、寄生インダクタンスにおいて発生する誘導起電力の影響を防ぐことができる。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る駆動装置と比べて駆動回路の入力端子にサージ電流が流れ込むことを防ぐ回路を追加した駆動装置に関する。

図３は、本発明の第２の実施の形態に係る交流電力供給装置２０２の構成を示す回路図である。

図３を参照して、本発明の第２の実施の形態に係る駆動装置１０２は、本発明の第１の実施の形態に係る駆動装置１０１と比べて、さらに、抵抗Ｒ１１〜Ｒ１３を備える。

抵抗（第３の負荷回路）Ｒ１１は、コンデンサＣ３の第１端および駆動回路６の信号入力端子間に接続される。抵抗（第４の負荷回路）Ｒ１２は、コンデンサＣ７の第１端および駆動回路５の信号入力端子間に接続される。抵抗（第３の負荷回路）Ｒ１３は、コンデンサＣ９の第１端および駆動回路７の信号入力端子間に接続される。

高周波領域においては、駆動回路の入力インピーダンスは駆動回路の入力容量によって低下する。駆動装置１０２においては、寄生インダクタンスＬＰ１において誘導起電力が発生すると、駆動回路６の入力インピーダンスＺ１を介してサージ電流が駆動回路６内部へ流れることにより、駆動回路６が誤動作したり、破壊されたりする場合がある。また、寄生インダクタンスＬＰ２において誘導起電力が発生すると、駆動回路７の入力インピーダンスＺ２を介してサージ電流が駆動回路７内部へ流れることにより、駆動回路７が誤動作したり、破壊されたりする場合がある。また、寄生インダクタンスＬＰ３において誘導起電力が発生すると、駆動回路５の入力インピーダンスＺ３を介してサージ電流が駆動回路５内部へ流れることにより、駆動回路５が誤動作したり、破壊されたりする場合がある。

ここで、抵抗Ｒ１１〜Ｒ１３の抵抗値をそれぞれＲ１１〜Ｒ１３とし、コンデンサＣ３、Ｃ７、Ｃ９の容量値をそれぞれＣ３、Ｃ７、Ｃ９とする。駆動装置１０２においては、たとえば（１／ωＣ３）≪Ｒ１１、（１／ωＣ７）≪Ｒ１２、（１／ωＣ９）≪Ｒ１３を満たすように抵抗値および容量値が設定される。

このような構成により、サージ電流が駆動回路５〜７の入力端子へ流れ込むことを防ぐことができるため、駆動回路５〜７の誤動作および破壊を防ぐことができる。

その他の構成および動作は第１の実施の形態に係る駆動装置と同様であるため、ここでは詳細な説明を繰り返さない。

したがって、本発明の第２の実施の形態に係る駆動装置では、本発明の第１の実施の形態に係る駆動装置と同様に、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動するとともに、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減することができる。

＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る駆動装置と比べてバイパス回路９および駆動回路５〜７間の回路構成をそれぞれ変更した駆動装置に関する。

［構成および基本動作］
図４は、本発明の第３の実施の形態に係る交流電力供給装置２０３の構成を示す回路図である。

図４を参照して、本発明の第３の実施の形態に係る交流電力供給装置２０３は、駆動装置１０３と、スイッチ素子（第１〜第３の半導体素子）１１〜１３と、コレクタ主電極端子ＴＣと、エミッタ主電極端子ＴＥとを備える。駆動装置１０３は、コモンモードチョークコイルＬ３およびＬ４と、駆動回路５〜７と、入力バッファ８と、バイパス回路（第１のバイパス回路）９と、電源ＶＤ１と、コモンモードインダクタＬ１およびＬ２と、コンデンサ（第２のバイパス回路）Ｃ３と、コンデンサ（第２のバイパス回路）Ｃ９と、コンデンサＣ１，Ｃ４，Ｃ６，Ｃ８とを備える。コモンモードチョークコイルＬ３は、チョークコイルＬ１１およびＬ１２を含む。コモンモードチョークコイルＬ４は、チョークコイルＬ１３およびＬ１４を含む。また、バイパス回路９は、抵抗Ｒ３の第２端およびコンデンサＣ５の第１端の接続ノードに対応するノードＮ１と、コンデンサＣ５の第２端に対応するノードＮ２とを有する。

抵抗Ｒ３の第１端が入力バッファ８の出力端子に接続され、第２端がコンデンサＣ５の第１端と、駆動回路５の信号入力端子と、チョークコイルＬ１１の第１端と、チョークコイルＬ１３の第１端とに接続される。チョークコイルＬ１１の第２端がコンデンサＣ３の第１端と、駆動回路６の信号入力端子とに接続される。駆動回路６の基準電位端子ＴＲＥＦがスイッチ素子１１〜１３のエミッタと、コンデンサＣ１の第２端と、コンデンサＣ３の第２端と、チョークコイルＬ１２の第２端とに接続される。駆動回路５の基準電位端子ＴＲＥＦがスイッチ素子１１〜１３のエミッタと、コンデンサＣ４の第２端と、コンデンサＣ５の第２端と、入力バッファ８の基準電位端子ＴＲＥＦと、チョークコイルＬ１２の第１端と、チョークコイルＬ１４の第１端と、コンデンサＣ６の第２端と、電源ＶＤ１の負電極とに接続される。チョークコイルＬ１３の第２端がコンデンサＣ９の第１端と、駆動回路７の信号入力端子とに接続される。駆動回路７の基準電位端子ＴＲＥＦがスイッチ素子１１〜１３のエミッタと、コンデンサＣ８の第２端と、コンデンサＣ９の第２端と、チョークコイルＬ１４の第２端とに接続される。

駆動装置１０３は、外部から受けた駆動制御信号ＤＲＶに基づいて、スイッチ素子１１〜１３を駆動する。

バイパス回路９内のローパスフィルタ４は、入力バッファ８の出力信号である駆動制御信号ＤＲＶの周波数成分のうち、所定の周波数以上の成分を減衰させる。バイパス回路９は、ローパスフィルタ４を通過した駆動制御信号ＤＲＶをノードＮ１からコモンモードチョークコイルＬ３およびＬ４、ならびに駆動回路５へ分配する。

なお、ローパスフィルタ４は、抵抗の代わりにインダクタンスを含む構成であってもよい。

駆動回路５〜７は、バイパス回路９から受けた駆動制御信号ＤＲＶ、ならびにコモンモードチョークコイルＬ３およびＬ４を通過した駆動制御信号ＤＲＶをそれぞれ受けてスイッチ素子１１〜１３のゲートへ電圧を出力する。駆動回路５〜７は、たとえば入力バッファ８とは異なり駆動制御信号ＤＲＶの電圧増幅を行なわない。すなわち電圧利得は１である。また、駆動回路５〜７は、たとえば出力抵抗が小さいことから低インピーダンスの負荷を駆動できる。

バイパス回路９は、チョークコイルＬ１２を介して駆動回路５の基準電位端子ＴＲＥＦおよび駆動回路６の基準電位端子ＴＲＥＦを結合する。

チョークコイルＬ１１は、バイパス回路９のノードＮ１および駆動回路６の信号入力端子間に接続される。チョークコイルＬ１２は、チョークコイルＬ１１と略同じインピーダンスを有し、バイパス回路９のノードＮ２および駆動回路６の基準電位端子間に接続される。

コンデンサＣ３は、チョークコイルＬ１１の第２端すなわち駆動回路６側の端とチョークコイルＬ１２の第２端すなわち駆動回路６側の端との間で所定周波数以上の信号を通過させる。すなわち、コンデンサＣ３は、チョークコイルＬ１１および駆動回路６の信号入力端子間の電流経路とチョークコイルＬ１２および駆動回路６の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる。

バイパス回路９は、チョークコイルＬ１１の第１端すなわちバイパス回路９側の端とチョークコイルＬ１２の第１端すなわちバイパス回路９側の端との間で所定周波数以上の信号を通過させる。すなわち、バイパス回路９は、ノードＮ１およびノードＮ２間で所定周波数以上の信号を通過させる。

バイパス回路９は、チョークコイルＬ１４を介して駆動回路５の基準電位端子ＴＲＥＦおよび駆動回路７の基準電位端子ＴＲＥＦを結合する。

チョークコイルＬ１３は、バイパス回路９のノードＮ１および駆動回路７の信号入力端子間に接続される。チョークコイルＬ１４は、チョークコイルＬ１３と略同じインピーダンスを有し、バイパス回路９のノードＮ２および駆動回路７の基準電位端子間に接続される。

コンデンサＣ９は、チョークコイルＬ１３の第２端すなわち駆動回路７側の端とチョークコイルＬ１４の第２端すなわち駆動回路７側の端との間で所定周波数以上の信号を通過させる。すなわち、コンデンサＣ９は、チョークコイルＬ１３および駆動回路７の信号入力端子間の電流経路とチョークコイルＬ１４および駆動回路７の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる。

バイパス回路９は、チョークコイルＬ１３の第１端すなわちバイパス回路９側の端とチョークコイルＬ１４の第１端すなわちバイパス回路９側の端との間で所定周波数以上の信号を通過させる。すなわち、バイパス回路９は、ノードＮ１およびノードＮ２間で所定周波数以上の信号を通過させる。

［動作］
次に、本発明の第３の実施の形態に係る交流電力供給装置２０３において寄生インダクタンスＬＰ１に誘導起電力が発生した場合の動作について説明する。

駆動回路６の基準電位端子ＴＲＥＦはスイッチ素子１２のコントロールエミッタＣＥと接続されている。このため、寄生インダクタンスＬＰ１において誘導起電力が発生すると、駆動回路６の基準電位および入力バッファ８の基準電位との間に誘導起電力に対応する電位差ＶＳが生じる。この電位差ＶＳによって、駆動回路６の基準電位および入力バッファ８の基準電位間にサージ電流ＩＳが流れる。寄生インダクタンスＬＰ１において発生した誘導起電力によるサージ電流ＩＳは、図４に示すようにスイッチ素子１２、駆動回路６、コモンモードチョークコイルＬ３、駆動回路５、スイッチ素子１１の順番で結ばれる経路を流れる。

ここで、駆動装置１０３では、電流値のほぼ等しいサージ電流ＩＳがチョークコイルＬ１１およびＬ１２を通してバイパス回路９へ流れる。このため、サージ電流ＩＳによるチョークコイルＬ１１およびＬ１２の各々における電圧降下値がほぼ等しくなる。

このような構成により、駆動回路６の基準電位および入力バッファ８の基準電位間の電位差ＶＳによってコモンモードチョークコイルＬ３のノーマルモード電圧が変動することを防ぐことができる。したがって、駆動回路６が受ける駆動制御信号ＤＲＶが変動することを防ぐことができ、スイッチ素子１２のスイッチング動作が誘導起電力の影響を受けることを防ぐことができる。

また、サージ電流ＩＳはチョークコイルＬ１１およびＬ１２を通してそれぞれ同じ方向にすなわちバイパス回路９へ流れる。このため、コモンモードチョークコイルＬ３はサージ電流ＩＳに対して大きなインピーダンス値を有することになり、誘導起電力によって生じる入力バッファ８の基準電位と駆動回路６の基準電位との間の電位差ＶＳに対応する電圧をほぼすべてコモンモードチョークコイルＬ３に印加することができる。したがって、スイッチ素子１２、駆動回路６および入力バッファ８の誤動作および破壊を防ぐことができる。

次に、本発明の第３の実施の形態に係る交流電力供給装置２０３において寄生インダクタンスＬＰ２に誘導起電力が発生した場合の動作について説明する。

駆動回路７の基準電位端子ＴＲＥＦはスイッチ素子１３のコントロールエミッタＣＥと接続されている。このため、寄生インダクタンスＬＰ２において誘導起電力が発生すると、駆動回路７の基準電位および入力バッファ８の基準電位との間に誘導起電力に対応する電位差ＶＳが生じる。この電位差ＶＳによって、駆動回路７の基準電位および入力バッファ８の基準電位間にサージ電流ＩＳが流れる。寄生インダクタンスＬＰ２において発生した誘導起電力によるサージ電流ＩＳは、スイッチ素子１３、駆動回路７、コモンモードチョークコイルＬ４、駆動回路５、スイッチ素子１１の順番で結ばれる経路を流れる。

ここで、駆動装置１０３では、電流値のほぼ等しいサージ電流ＩＳがチョークコイルＬ１３およびＬ１４を通してバイパス回路９へ流れる。このため、サージ電流ＩＳによるチョークコイルＬ１３およびＬ１４の各々における電圧降下値がほぼ等しくなる。

このような構成により、駆動回路７の基準電位および入力バッファ８の基準電位間の電位差ＶＳによってコモンモードチョークコイルＬ４のノーマルモード電圧が変動することを防ぐことができる。したがって、駆動回路７が受ける駆動制御信号ＤＲＶが変動することを防ぐことができ、スイッチ素子１３のスイッチング動作が誘導起電力の影響を受けることを防ぐことができる。

また、サージ電流ＩＳはチョークコイル１３および１４を通してそれぞれ同じ方向にすなわちバイパス回路９へ流れる。このため、コモンモードチョークコイルＬ４はサージ電流ＩＳに対して大きなインピーダンス値を有することになり、誘導起電力によって生じる入力バッファ８の基準電位と駆動回路７の基準電位との間の電位差ＶＳに対応する電圧をほぼすべてコモンモードチョークコイルＬ４に印加することができる。したがって、スイッチ素子１３、駆動回路７および入力バッファ８の誤動作および破壊を防ぐことができる。

また、コモンモードチョークコイルＬ３およびＬ４は、ノーマルモード信号である駆動制御信号ＤＲＶに対するインピーダンスがほぼ０であるため、バイパス回路９の出力から駆動回路６および７の信号入力端子までの駆動制御信号ＤＲＶの遅延時間はほぼ０である。したがって、コモンモードチョークコイルが配置されていないバイパス回路９から駆動回路５までの駆動制御信号ＤＲＶの遅延時間とバイパス回路９から駆動回路６および７までの駆動制御信号ＤＲＶの遅延時間とが等しくなるため、駆動制御信号ＤＲＶに基づくスイッチ素子１１〜１３のスイッチング動作タイミングを一致させることができる。

したがって、本発明の第３の実施の形態に係る駆動装置では、本発明の第１の実施の形態に係る駆動装置と同様に、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動するとともに、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減することができる。

＜第４の実施の形態＞
本実施の形態は、第３の実施の形態に係る駆動装置と比べて駆動回路の入力端子にサージ電流が流れ込むことを防ぐ回路を追加した駆動装置に関する。

図５は、本発明の第４の実施の形態に係る交流電力供給装置２０４の構成を示す回路図である。

図５を参照して、本発明の第４の実施の形態に係る駆動装置１０４は、本発明の第３の実施の形態に係る駆動装置と比べて、さらに、抵抗Ｒ２１およびＲ２２を備える。

抵抗（第３の負荷回路）Ｒ２１は、コモンモードチョークコイルＬ３の第１端および駆動回路６の信号入力端子間に接続される。抵抗（第３の負荷回路）Ｒ２２は、コモンモードチョークコイルＬ４の第１端および駆動回路７の信号入力端子間に接続される。

高周波領域においては、駆動回路の入力インピーダンスは駆動回路の入力容量によって低下する。駆動装置１０４においては、寄生インダクタンスＬＰ１において誘導起電力が発生すると、駆動回路６の入力インピーダンスＺ１を介してサージ電流が駆動回路６内部へ流れることにより、駆動回路６が誤動作したり、破壊されたりする場合がある。また、寄生インダクタンスＬＰ２において誘導起電力が発生すると、駆動回路７の入力インピーダンスＺ２を介してサージ電流が駆動回路７内部へ流れることにより、駆動回路７が誤動作したり、破壊されたりする場合がある。

ここで、抵抗Ｒ２１およびＲ２２の抵抗値をそれぞれＲ２１およびＲ２２とし、コンデンサＣ３、Ｃ９の容量値をそれぞれＣ３、Ｃ９とする。駆動装置１０４においては、たとえば（１／ωＣ３）≪Ｒ２１、（１／ωＣ９）≪Ｒ２２を満たすように抵抗値および容量値が設定される。

このような構成により、サージ電流が駆動回路６および７の入力端子へ流れ込むことを防ぐことができ、駆動回路６および７の誤動作および破壊を防ぐことができる。

その他の構成および動作は第３の実施の形態に係る駆動装置と同様であるため、ここでは詳細な説明を繰り返さない。

したがって、本発明の第４の実施の形態に係る駆動装置では、本発明の第３の実施の形態に係る駆動装置と同様に、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動するとともに、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減することができる。

＜第５の実施の形態＞
本実施の形態は、第４の実施の形態に係る駆動装置と比べて、各駆動制御信号の遅延時間を等しくした駆動装置に関する。

図６は、本発明の第５の実施の形態に係る交流電力供給装置２０５の構成を示す回路図である。

図６を参照して、本発明の第５の実施の形態に係る駆動装置１０５は、本発明の第５の実施の形態に係る駆動装置と比べて、さらに、抵抗（第４の負荷回路）Ｒ２３を備える。

抵抗（第４の負荷回路）Ｒ２３は、ノードＮ１および駆動回路５の信号入力端子間に接続される。

抵抗Ｒ２１〜Ｒ２３は、略同じインピーダンスを有する。このような構成により、バイパス回路９の出力から駆動回路５〜７の信号入力端子までの駆動制御信号ＤＲＶの遅延時間が等しくなり、駆動制御信号ＤＲＶに基づくスイッチ素子１１〜１３のスイッチング動作タイミングを一致させることができる。

その他の構成および動作は第４の実施の形態に係る駆動装置と同様であるため、ここでは詳細な説明を繰り返さない。

したがって、本発明の第５の実施の形態に係る駆動装置では、本発明の第４の実施の形態に係る駆動装置と同様に、各々の基準電位電極が主電極部を介して結合された複数個の半導体素子を共通の駆動制御信号に基づいて駆動するとともに、半導体素子のスイッチング動作によって発生する誘導起電力の影響を低減することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の第１の実施の形態に係る交流電力供給装置２０１の構成を示す回路図である。本発明の第１の実施の形態に係る交流電力供給装置２０１の構成を示す図である。本発明の第２の実施の形態に係る交流電力供給装置２０２の構成を示す回路図である。本発明の第３の実施の形態に係る交流電力供給装置２０３の構成を示す回路図である。本発明の第４の実施の形態に係る交流電力供給装置２０４の構成を示す回路図である。本発明の第５の実施の形態に係る交流電力供給装置２０５の構成を示す回路図である。

符号の説明

１ローパスフィルタ（第１のローパスフィルタ）、２，３ローパスフィルタ（第２のローパスフィルタ）、４ローパスフィルタ、５駆動回路（第１の駆動回路）、６，７駆動回路（第２の駆動回路）、８入力バッファ、９バイパス回路（第１のバイパス回路）、１１〜１３スイッチ素子（第１〜第３の半導体素子）、ＶＤ１電源、Ｌ１，Ｌ２コモンモードインダクタ、Ｒ１，Ｒ５抵抗（第１の負荷回路）、Ｒ２，Ｒ６抵抗（第２の負荷回路）、Ｒ３，Ｒ４，Ｒ１３抵抗、Ｒ１１，Ｒ２１，Ｒ２２抵抗（第３の負荷回路）、Ｒ１２，Ｒ２３抵抗（第４の負荷回路）、Ｃ１，Ｃ２，Ｃ４〜Ｃ８コンデンサ、Ｃ３，Ｃ９コンデンサ（第２のバイパス回路）、Ｄ１１〜Ｄ１３ダイオード、Ｌ３，Ｌ４コモンモードチョークコイル、Ｌ１１〜Ｌ１４チョークコイル、ＴＣコレクタ主電極端子、ＴＥエミッタ主電極端子、ＭＥＵエミッタ主電極部、ＳＵＢ１回路基板、ＳＵＢ２絶縁回路基板、Ｐ１，Ｐ２金属パターン、Ｗ１１，Ｗ１２，Ｗ１３，Ｗ２１，Ｗ２２，Ｗ２３，Ｗ１Ａ，Ｗ１Ｂ，Ｗ１Ｃ，Ｗ２Ａ，Ｗ２Ｂ，Ｗ２Ｃ，Ｗ３Ａ，Ｗ３Ｂ，Ｗ３Ｃアルミワイヤ、１０１〜１０５駆動装置、２０１〜２０５交流電力供給装置。

Claims

各々の基準電位電極が主電極部を介して結合される第１の半導体素子および第２の半導体素子を駆動する駆動装置であって、
駆動制御信号を受ける入力バッファと、
第１ノードおよび第２ノードを含み、前記入力バッファの出力信号を受けて前記第１ノードから信号を出力する第１のバイパス回路と、
前記入力バッファの基準電位端子と前記第１のバイパス回路の第２ノードと前記第１の半導体素子の基準電位電極とに結合される基準電位端子と、前記第１のバイパス回路の第１ノードからの出力信号を受ける信号入力端子とを含み、前記第１の半導体素子の制御電極に電圧を供給する第１の駆動回路と、
前記第１のバイパス回路の第２ノードおよび前記第２の半導体素子の基準電位電極に結合される基準電位端子と、前記第１のバイパス回路の第１ノードからの出力信号を受ける信号入力端子とを含み、前記第２の半導体素子の制御電極に電圧を供給する第２の駆動回路と、
前記第１のバイパス回路の第１ノードおよび前記第２の駆動回路の信号入力端子間に接続される第１の負荷回路と、
前記第１の負荷回路と略同じインピーダンスを有し、前記第１のバイパス回路の第２ノードおよび前記第２の駆動回路の基準電位端子間に接続される第２の負荷回路と、
前記第１の負荷回路および前記第２の駆動回路の信号入力端子間の電流経路と前記第２の負荷回路および前記第２の駆動回路の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる第２のバイパス回路とを備え、
前記第１のバイパス回路は、前記第１ノードおよび前記第２ノード間で所定周波数以上の信号を通過させる駆動装置。
前記駆動装置は、さらに、
前記第１のバイパス回路の第１ノードおよび前記第１の駆動回路の信号入力端子間に接続され、前記第１のバイパス回路の第１ノードからの出力信号の周波数成分のうち、所定周波数以上の成分を減衰させる第１のローパスフィルタを備え、
前記第１の負荷回路、前記第２の負荷回路および前記第２のバイパス回路は、前記第１のバイパス回路の第１ノードからの出力信号の周波数成分のうち、所定周波数以上の成分を減衰させる第２のローパスフィルタを構成し、
前記第１のローパスフィルタの時定数および前記第２のローパスフィルタの時定数は略同じである請求項１記載の駆動装置。
前記駆動装置は、さらに、
前記第２のローパスフィルタおよび前記第２の駆動回路の信号入力端子間に接続される第３の負荷回路と、
前記第１のローパスフィルタおよび前記第１の駆動回路の信号入力端子間に接続される第４の負荷回路とを備える請求項２記載の駆動装置。
前記第１のバイパス回路は、前記入力バッファの出力信号の周波数成分のうち、所定周波数以上の成分を減衰させるローパスフィルタを含む請求項１記載の駆動装置。
前記第１の負荷回路および前記第２の負荷回路は、コモンモードチョークコイルを構成する請求項１記載の駆動装置。
前記駆動装置は、さらに、
前記第２のバイパス回路および前記第２の駆動回路の信号入力端子間に接続される第３の負荷回路を備える請求項５記載の駆動装置。
前記駆動装置は、さらに、
前記第１のバイパス回路および前記第１の駆動回路の信号入力端子間に接続される第４の負荷回路を備える請求項６記載の駆動装置。
主電極部と、
各々の基準電位電極が前記主電極部を介して結合される第１の半導体素子および第２の半導体素子と、
駆動制御信号を受ける入力バッファと、
第１ノードおよび第２ノードを含み、前記入力バッファの出力信号を受けて前記第１ノードから信号を出力する第１のバイパス回路と、
前記入力バッファの基準電位端子と前記第１のバイパス回路の第２ノードと前記第１の半導体素子の基準電位電極とに結合される基準電位端子と、前記第１のバイパス回路の第１ノードからの出力信号を受ける信号入力端子とを含み、前記第１の半導体素子の制御電極に電圧を供給する第１の駆動回路と、
前記第１のバイパス回路の第２ノードおよび前記第２の半導体素子の基準電位電極に結合される基準電位端子と、前記第１のバイパス回路の第１ノードからの出力信号を受ける信号入力端子とを含み、前記第２の半導体素子の制御電極に電圧を供給する第２の駆動回路と、
前記第１のバイパス回路の第１ノードおよび前記第２の駆動回路の信号入力端子間に接続される第１の負荷回路と、
前記第１の負荷回路と略同じインピーダンスを有し、前記第１のバイパス回路の第２ノードおよび前記第２の駆動回路の基準電位端子間に接続される第２の負荷回路と、
前記第１の負荷回路および前記第２の駆動回路の信号入力端子間の電流経路と前記第２の負荷回路および前記第２の駆動回路の基準電位端子間の電流経路との間で所定周波数以上の信号を通過させる第２のバイパス回路とを備え、
前記第１のバイパス回路は、前記第１ノードおよび前記第２ノード間で所定周波数以上の信号を通過させる交流電力供給装置。