JP4397363B2 - Frequency synthesizer - Google Patents

Frequency synthesizer Download PDF

Info

Publication number
JP4397363B2
JP4397363B2 JP2005258330A JP2005258330A JP4397363B2 JP 4397363 B2 JP4397363 B2 JP 4397363B2 JP 2005258330 A JP2005258330 A JP 2005258330A JP 2005258330 A JP2005258330 A JP 2005258330A JP 4397363 B2 JP4397363 B2 JP 4397363B2
Authority
JP
Japan
Prior art keywords
frequency
rotation vector
signal
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005258330A
Other languages
Japanese (ja)
Other versions
JP2007074291A (en
JP2007074291A5 (en
Inventor
信夫 塚本
和男 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2005258330A priority Critical patent/JP4397363B2/en
Publication of JP2007074291A publication Critical patent/JP2007074291A/en
Publication of JP2007074291A5 publication Critical patent/JP2007074291A5/ja
Application granted granted Critical
Publication of JP4397363B2 publication Critical patent/JP4397363B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、所望の周波数の発振出力が得られる周波数シンセサイザに関する。   The present invention relates to a frequency synthesizer that can obtain an oscillation output of a desired frequency.

標準信号発生器の一つとしてＰＬＬ（Phase Locked Loop）を応用した周波数シンセサイザがある。周波数シンセサイザは図１２に示すように、電圧制御発振器１０１を分周器１０２により１／Ｎに分周してその分周出力を位相比較器１０３の一方の入力端に入力すると共に、基準信号発生器である例えば水晶発振器１０４の発振出力を分周器１００にて１／Ｍに分周してその分周出力を位相比較器１０３の他方の入力端に入力し、その比較信号をループフィルタ１０５を介して電圧制御発振器１０１にフィードバックし、こうしてＰＬＬを構成している（例えば特許文献１）。ＰＬＬがロックすると電圧制御発振器１０１の発振出力の周波数ｆvcoと水晶発振器１０４の発振出力の周波数ｆ0とは、ｆvco／Ｎ＝ｆ0／Ｍの関係にあるので、ｆvco＝（Ｎ／Ｍ）ｆ0となる。分周器１０２はプログラマブルカウンタにより構成されていて外部よりディジタルデータで分周比Ｎを設定できることから、ｆvcoの周波数を自由に設定できることになる。   As one of standard signal generators, there is a frequency synthesizer applying a PLL (Phase Locked Loop). As shown in FIG. 12, the frequency synthesizer divides the voltage-controlled oscillator 101 into 1 / N by the frequency divider 102 and inputs the divided output to one input terminal of the phase comparator 103 and generates a reference signal. For example, the oscillation output of the crystal oscillator 104 is divided into 1 / M by the frequency divider 100, and the divided output is input to the other input terminal of the phase comparator 103, and the comparison signal is input to the loop filter 105. Is fed back to the voltage controlled oscillator 101, thus configuring a PLL (for example, Patent Document 1). When the PLL is locked, the frequency fvco of the oscillation output of the voltage controlled oscillator 101 and the frequency f0 of the oscillation output of the crystal oscillator 104 are in a relationship of fvco / N = f0 / M, and thus fvco = (N / M) f0. . The frequency divider 102 is composed of a programmable counter, and the frequency division ratio N can be set by digital data from the outside. Therefore, the frequency of fvco can be set freely.

周波数シンセサイザの応用としては、例えば移動局における局発振部として用いられる。即ち、基地局では所定の周波数帯域を移動局に割り当てるため、移動局側では、割り当てられた周波数帯域の発振出力を生成する必要があり、そのため局発振部に対し周波数を調整できる機能を持たせることが要請される。また無線通信機器の試験用信号源や放送機器などにも使用されている。   As an application of the frequency synthesizer, for example, it is used as a local oscillation unit in a mobile station. In other words, since the base station assigns a predetermined frequency band to the mobile station, the mobile station needs to generate an oscillation output of the assigned frequency band, so that the station oscillator has a function of adjusting the frequency. Is required. It is also used as a test signal source for radio communication equipment and broadcast equipment.

このように例えば通信分野において周波数シンセサイザを適用する場合には、他のチャネルとの混信を避けるためにノイズが少ないことが要求され、また電波が過密化していることから、周波数をできるだけ細かく設定できることが望ましい。周波数を細かく設定するためには、上記の分周比Ｎを大きくすればよいが、あまり大きくすると、ループに生じる遅延が長くなってノイズが大きくなり、実際にはＮは１０００程度が上限である。   In this way, for example, when applying a frequency synthesizer in the communication field, it is required to have low noise in order to avoid interference with other channels, and because radio waves are overcrowded, the frequency can be set as fine as possible Is desirable. In order to finely set the frequency, the above-described frequency division ratio N may be increased. However, if the frequency division ratio is increased too much, the delay occurring in the loop becomes longer and the noise becomes larger. .

このため説明の便宜上例えば１０００ＭＨｚ程度の周波数を１Ｈｚ単位で調整できる周波数シンセサイザを設計しようとすると、図１２の装置を多段化する必要がある。即ち、Ｎの上限が１０００であるとすると、位相比較器に入る基準信号の周波数（Ｍ／ｆ0）を１ＭＨｚとすることで、１ＭＨｚきざみで設定できる１ＭＨｚ〜１０００ＭＨｚの周波数シンセサイザを制作できる。同様にして基準信号の周波数を１ｋＨｚとすることにより、１ｋＨｚきざみで設定できる１ｋＨｚ〜１ＭＨｚの周波数シンセサイザを制作し、同様にして基準信号の周波数を１Ｈｚとすることにより、１Ｈｚきざみで設定できる１Ｈｚ〜１ｋＨｚの周波数シンセサイザを制作する。そして各周波数シンセサイザを段階的に合成することにより、１Ｈｚきざみで１０００Ｍヘルツまで設定できる周波数シンセサイザが得られることになる。   For this reason, if it is intended to design a frequency synthesizer that can adjust, for example, a frequency of about 1000 MHz in units of 1 Hz, the apparatus shown in FIG. 12 needs to be multistaged. That is, if the upper limit of N is 1000, a frequency synthesizer of 1 MHz to 1000 MHz that can be set in 1 MHz increments can be produced by setting the frequency (M / f0) of the reference signal entering the phase comparator to 1 MHz. Similarly, by setting the frequency of the reference signal to 1 kHz, a frequency synthesizer of 1 kHz to 1 MHz that can be set in steps of 1 kHz is produced. Similarly, by setting the frequency of the reference signal to 1 Hz, it can be set in steps of 1 Hz to 1 Hz. Produces a 1kHz frequency synthesizer. Then, by synthesizing each frequency synthesizer stepwise, a frequency synthesizer that can be set up to 1000 MHz in 1 Hz increments is obtained.

しかしながらこのようにすると、周波数を合成する各合成回路についてＰＬＬを組まなければならないこともあって、回路構成が複雑で部品点数が多くなり、ノイズが多くなるという課題がある。   However, if this is done, a PLL must be assembled for each synthesis circuit that synthesizes the frequency, and there is a problem that the circuit configuration is complicated, the number of parts increases, and noise increases.

特開平２００４−２７４６７３号公報Japanese Patent Laid-Open No. 2004-274673

本発明は、従来の周波数シンセサイザとは原理が全く異なる新規な構成を採用することにより、広い帯域に亘って細かく周波数を設定することができ、しかも低ノイズな周波数信号が得られる周波数シンセサイザを提供することにある。   The present invention provides a frequency synthesizer capable of finely setting a frequency over a wide band and obtaining a low-noise frequency signal by adopting a novel configuration whose principle is completely different from that of a conventional frequency synthesizer. There is to do.

本発明の周波数シンセサイザは、供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて１／Ｎ（Ｎは整数）に分周する分周手段と、
前記電圧制御発振部の出力周波数の１／Ｎに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0／２πとの周波数差に相当する周波数で回転する回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す回転ベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数を計算し、この計算された周波数に基づいて粗い周波数刻みで設定した粗調整のための周波数と細かい周波数刻みで設定した微調整のための周波数とを求めるパラメータ出力部と、
前記パラメータ出力部にて計算された前記粗調整のための周波数で前記回転ベクトルに対して逆回転する逆回転ベクトルを乗算して、前記回転ベクトルとの差分周波数で回転する微速回転ベクトルを得る手段と、
この手段で求められた微速回転ベクトルの周波数と、前記微調整のための周波数との差分に対応する値を積分する手段と、
この手段で求められた積分値に相当する電圧信号を前記電圧制御発振部に帰還する手段と、を備え、
電圧制御発振部、回転ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする。

The frequency synthesizer of the present invention includes a voltage controlled oscillation unit that oscillates a frequency signal having a frequency according to a supplied voltage,
Frequency dividing means for dividing the frequency signal into 1 / N (N is an integer) according to the set frequency of the voltage controlled oscillation unit;
An analog / digital converter that samples a sine wave signal having a frequency corresponding to 1 / N of the output frequency of the voltage-controlled oscillator based on a reference clock signal and outputs the sampled value as a digital signal;
The frequency signal corresponding to the output signal from the analog / digital conversion unit is subjected to quadrature detection using a digital signal of a sine wave signal having a frequency of ω0 / 2π, and the frequency difference between the frequency of the frequency signal and ω0 / 2π is detected. Rotation vector extraction means for extracting a real part and an imaginary part when a rotation vector rotating at a frequency corresponding to
Calculate the frequency of the rotation vector when the output frequency of the voltage-controlled oscillator reaches a set value, and use the coarse adjustment frequency and fine frequency increments set in coarse frequency increments based on the calculated frequency. a parameter output portion for obtaining a frequency for fine adjustment setting,
Means for multiplying a reverse rotation vector that reversely rotates with respect to the rotation vector by the frequency for the coarse adjustment calculated by the parameter output unit to obtain a slow speed rotation vector that rotates at a difference frequency from the rotation vector. When,
Means for integrating a value corresponding to the difference between the frequency of the slow rotation vector determined by this means and the frequency for fine adjustment;
Means for feeding back a voltage signal corresponding to the integral value obtained by this means to the voltage-controlled oscillator,
A PLL is formed by the voltage controlled oscillation unit, the rotation vector extracting means, and the means for feeding back the voltage signal to the voltage controlled oscillation unit, and the output frequency of the voltage controlled oscillation unit is adjusted to the set frequency when the PLL is locked. It is characterized by that.

他の発明の周波数シンセサイザは、 供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて１／Ｎ（Ｎは整数）に分周する分周手段と、
前記電圧制御発振部の出力周波数の１／Ｎに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0／２πとの周波数差に相当する周波数で回転する回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す回転ベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数を計算するパラメータ出力部と、
前記回転ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に相当する信号を積分して前記電圧制御発振部に帰還する手段と、を備え、
前記パラメータ出力部は、粗調整のための周波数刻みｆａの整数倍の周波数のうち、電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）と、前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂの整数倍のうち、電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数と前記周波数ｎ・ｆａとの差に最も近い周波数ｍ・ｆｂ（ｍは整数）と、を計算し、
前記周波数差取り出し手段は、前記回転ベクトル取り出し手段により得られた前記回転ベクトルに、周波数ｎ・ｆａで逆回転する逆回転ベクトルを乗算して、前記回転ベクトルの周波数から逆回転ベクトルの周波数を差し引いた周波数の微速回転ベクトルを取り出す手段と、前記微速回転ベクトルの周波数を、当該微速回転ベクトルの各サンプリング時の実数部分及び虚数部分の値から求める微速回転ベクトルの微速検出手段と、この微速検出手段で検出された微速回転ベクトルの周波数と周波数ｍ・ｆｂとの差に相当する信号を出力する手段と、を備え、
電圧制御発振部、回転ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする。 A frequency synthesizer according to another invention includes a voltage controlled oscillator that oscillates a frequency signal having a frequency corresponding to a supplied voltage,
Frequency dividing means for dividing the frequency signal into 1 / N (N is an integer) according to the set frequency of the voltage controlled oscillation unit;
An analog / digital converter that samples a sine wave signal having a frequency corresponding to 1 / N of the output frequency of the voltage-controlled oscillator based on a reference clock signal and outputs the sampled value as a digital signal;
The frequency signal corresponding to the output signal from the analog / digital conversion unit is subjected to quadrature detection using a digital signal of a sine wave signal having a frequency of ω0 / 2π, and the frequency difference between the frequency of the frequency signal and ω0 / 2π. Rotation vector extraction means for extracting a real part and an imaginary part when a rotation vector rotating at a frequency corresponding to
A parameter output unit for calculating the frequency of the rotation vector when the output frequency of the voltage controlled oscillation unit reaches a set value;
A frequency difference extracting means for extracting a difference between the frequency of the rotation vector and the frequency calculated by the parameter output unit;
Means for integrating a signal corresponding to the frequency difference extracted by the frequency difference extracting means and feeding back to the voltage controlled oscillation unit,
The parameter output unit has a frequency n · fa () that is closest to the frequency of the rotation vector when the output frequency of the voltage-controlled oscillation unit reaches a set value among frequencies that are integral multiples of the frequency increment fa for coarse adjustment. n is an integer) and an integer multiple of the frequency increment fb for fine adjustment smaller than the frequency increment fa, and the frequency of the rotation vector and the frequency when the output frequency of the voltage controlled oscillation unit becomes a set value. a frequency m · fb (m is an integer) closest to the difference from n · fa;
The frequency difference extraction unit multiplies the rotation vector obtained by the rotation vector extraction unit by a reverse rotation vector that rotates in reverse at a frequency of n · fa, and subtracts the frequency of the reverse rotation vector from the frequency of the rotation vector. Means for taking out the slow rotation vector of the slow speed, the slow speed detection means for the slow speed rotation vector for obtaining the frequency of the slow speed rotation vector from the values of the real part and the imaginary part at the time of each sampling of the slow speed rotation vector, and this slow speed detection means And a means for outputting a signal corresponding to the difference between the frequency of the slow rotation vector detected in step 1 and the frequency m · fb,
A PLL is formed by the voltage controlled oscillation unit, the rotation vector extracting means, and the means for feeding back the voltage signal to the voltage controlled oscillation unit, and the output frequency of the voltage controlled oscillation unit is adjusted to the set frequency when the PLL is locked. It is characterized by that.

本発明の好ましい態様としては、例えば前記パラメータ出力部は、電圧制御発振部の出力周波数の設定値をＮで割ったときに、アナログ／ディジタル変換部で用いる基準クロック信号の周波数と回転ベクトル取り出し手段で用いられるω0／２πとの差に最も近い周波数となるＮの値を計算し、分周手段は、この値を用いて電圧制御発振部からの周波数信号を分周する例をあげることができる。   As a preferred aspect of the present invention, for example, the parameter output unit is configured to extract the reference clock signal frequency and rotation vector used in the analog / digital conversion unit when the output frequency setting value of the voltage controlled oscillation unit is divided by N. The value of N that is the frequency closest to the difference from ω0 / 2π used in the above calculation is calculated, and the frequency dividing means can use this value to divide the frequency signal from the voltage controlled oscillation unit. .

この場合、微速回転ベクトルの周波数は、回転ベクトルを表す複素平面上の位相θをｓｉｎθとみなすことができて、その周波数を近似計算により求めることができる程度に低いことが好ましい。
また微速回転ベクトルの微速検出手段は、あるサンプリング時における微速回転ベクトルの実数部分及び虚数部分で決まる複素平面上の位置と、次のサンプリング時における微速回転ベクトルの実数部分及び虚数部分で決まる複素平面上の位置と、の距離を演算して、その演算値を両サンプリング時における微速回転ベクトルの位相差とみなす手段を含む構成とすることができる。 In this case, the frequency of the slow rotation vector is preferably low enough that the phase θ on the complex plane representing the rotation vector can be regarded as sin θ and the frequency can be obtained by approximate calculation.
Further, the slow detection means for the slow rotation vector includes a position on the complex plane determined by the real part and the imaginary part of the slow rotation vector at a certain sampling, and a complex plane determined by the real part and the imaginary part of the slow rotation vector at the next sampling. It can be configured to include means for calculating the distance from the upper position and regarding the calculated value as the phase difference of the slow rotation vector at the time of both samplings.

また逆回転ベクトルは、複素表面上における逆回転ベクトルの位置を規定する実数部分及び虚数部分の組を回転方向に沿って順番に配列したデータテーブルと、逆回転ベクトルの回転方向及び周波数に対応するインクリメント数またはデクリメント数により前記データテーブルのアドレスを発生させる手段とにより生成することができる。 The reverse rotation vector corresponds to a data table in which a set of a real part and an imaginary part defining the position of the reverse rotation vector on the complex surface is arranged in order along the rotation direction, and the rotation direction and frequency of the reverse rotation vector. It can be generated by means for generating the address of the data table by the increment number or the decrement number.

本発明の周波数シンセサイザは、従来のように周波数の調整単位（いくつ刻みで周波数を調整できるかということ）を分周器の分周比に任せる手法とは全く異なる手法である。即ち、
イ．電圧制御発振部の出力周波数の正弦波信号を直交検波して、検波に用いた周波数信号の周波数との差分の周波数（速度）で回転する回転ベクトルを作成し、
ロ．電圧制御発振部の出力周波数が設定値になったときの回転ベクトルの周波数を予め計算しておいて、
ハ．電圧制御発振部を駆動したときに回転ベクトルの周波数と前記計算された周波数との差分に相当する電圧信号を電圧制御発振部にフィードバックして、その差分がゼロになるようにＰＬＬを形成している。
従ってＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることになるが、電圧制御発振部の出力周波数が設定値になったときの回転ベクトルの周波数を予め計算しておくだけで、そしていわば１段のＰＬＬでありながら、出力周波数を設定できるので、ノイズが小さくしかも広い帯域に亘って細かく周波数を設定することができる。例えば数百ＭＨｚの電圧制御発振器を例えば１Ｈｚ単位あるいはそれ以下の単位で設定することができ、極めて画期的な周波数シンセサイザが得られる。 The frequency synthesizer of the present invention is a completely different method from the conventional method in which the frequency adjustment unit (how many frequencies can be adjusted) is left to the frequency divider ratio. That is,
I. Create a rotation vector that rotates at the frequency (speed) of the difference from the frequency of the frequency signal used for detection by quadrature detection of the sine wave signal of the output frequency of the voltage controlled oscillator.
B. Calculate in advance the frequency of the rotation vector when the output frequency of the voltage-controlled oscillator reaches the set value,
C. A voltage signal corresponding to the difference between the rotation vector frequency and the calculated frequency when the voltage controlled oscillator is driven is fed back to the voltage controlled oscillator, and a PLL is formed so that the difference becomes zero. Yes.
Therefore, when the PLL is locked, the output frequency of the voltage controlled oscillator is adjusted to the set frequency, but the rotation vector frequency when the output frequency of the voltage controlled oscillator reaches the set value is calculated in advance. However, since the output frequency can be set even though it is a single-stage PLL, the frequency can be set finely over a wide band with less noise. For example, a voltage controlled oscillator of several hundred MHz can be set in units of, for example, 1 Hz or less, and a very innovative frequency synthesizer can be obtained.

また電圧制御発振部を駆動したときに回転ベクトルの周波数と前記計算された周波数との差分を取り出すにあたって、回転ベクトルに対してその周波数に近い周波数で逆回転する逆回転ベクトルを作成してこの逆回転ベクトルで前記回転ベクトルにブレーキをかけて減速させ、そして減速した回転ベクトルについて周波数の近似計算を行って前記差分を求めるようにすれば、逆回転ベクトルの作成に必要なデータ量を少なくすることができ、そして減速した回転ベクトルについては周波数について近似計算を行うことが可能であるから（低速の場合には、θをｓｉｎθで近似できることから、ｎ番目のサンプリング時と（ｎ＋１）番目のサンプリング時の回転ベクトルの位相差を、ベクトルを結ぶ直線で近似できるから）、演算の負担が少なくて済む。   Further, when extracting the difference between the frequency of the rotation vector and the calculated frequency when the voltage controlled oscillator is driven, a reverse rotation vector that reversely rotates at a frequency close to the rotation vector is created. If the rotation vector is braked and decelerated with the rotation vector, and the difference is obtained by performing an approximate calculation of the frequency of the decelerated rotation vector, the amount of data necessary to create the reverse rotation vector is reduced. Since it is possible to perform approximate calculation with respect to the frequency of the decelerated rotation vector (in the case of low speed, θ can be approximated by sin θ, so at the n-th sampling time and (n + 1) -th sampling time) The phase difference of the rotation vector can be approximated by a straight line connecting the vectors) I'll do it.

本発明の周波数シンセサイザは、新規な原理に基づいて動作するものであることから、先ず図１を参照しながら本発明の動作原理について簡単に概略的な説明をしておく。図１中１は、電圧制御発振部である電圧制御発振器であり、電圧出力部１１から第１の加算部１２を経て供給電圧に応じた周波数の矩形波である周波数信号を出力する。電圧制御発振器１からの周波数信号は分周手段２にて１／Ｎ（Ｎは整数）に分周され、更に正弦波に変換され、ディジタル信号に変換されるのであるが、ここでは回転ベクトル取り出し手段２０により、前記周波数信号の周波数に応じた周波数（速度）で回転する回転ベクトルが取り出されるという説明にとどめる。   Since the frequency synthesizer of the present invention operates based on a novel principle, first, an outline of the operation principle of the present invention will be briefly described with reference to FIG. In FIG. 1, reference numeral 1 denotes a voltage controlled oscillator which is a voltage controlled oscillator, and outputs a frequency signal which is a rectangular wave having a frequency corresponding to the supply voltage from the voltage output unit 11 via the first addition unit 12. The frequency signal from the voltage controlled oscillator 1 is frequency-divided to 1 / N (N is an integer) by the frequency dividing means 2, further converted into a sine wave, and converted into a digital signal. Only the explanation that the rotation vector rotating at the frequency (speed) corresponding to the frequency of the frequency signal is extracted by the means 20 will be described.

回転ベクトル取り出し手段２０の後段の周波数差取り出し手段３０は、前記回転ベクトルの周波数と、電圧制御発振器１の出力周波数が設定周波数になったときの回転ベクトルの周波数ｆｒと、の差を取り出す。周波数差を取り出す手法としては、例えば電圧制御発振器１の出力周波数が設定周波数になったときに回転ベクトル取り出し手段２０にて取り出される回転ベクトルの回転方向とは逆方向に周波数ｆｒで回転する逆回転ベクトルを作成し、前記回転ベクトルと逆回転ベクトルとを乗算してその周波数差を取り出す手法が挙げられる。   The frequency difference extraction means 30 following the rotation vector extraction means 20 extracts the difference between the frequency of the rotation vector and the frequency fr of the rotation vector when the output frequency of the voltage controlled oscillator 1 reaches the set frequency. As a method of extracting the frequency difference, for example, when the output frequency of the voltage controlled oscillator 1 reaches the set frequency, reverse rotation that rotates at the frequency fr in the direction opposite to the rotation direction of the rotation vector extracted by the rotation vector extraction means 20 is performed. There is a method of creating a vector and multiplying the rotation vector and the reverse rotation vector to extract the frequency difference.

また逆回転ベクトルで回転ベクトルの周波数をある程度落としておいて、残りの周波数差分を例えば回転ベクトルの速度を近似式で検出するようにしてもよい。このような例をより具体化した例を挙げると、回転ベクトルの周波数をｆｒに一致させる調整（周波数差取り出し手段３０により周波数差を取り出す調整工程）を、粗調整と微調整とに分ける。そして粗調整のための周波数刻みｆａの整数倍の周波数のうち、電圧制御発振器１の出力周波数が設定値になったときの前記回転ベクトルの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）を予め計算して、周波数ｎ・ｆａで逆回転する逆回転ベクトルを前記回転ベクトルに乗算して、前記回転ベクトルの周波数から逆回転ベクトルの周波数を差し引いた周波数の微速回転ベクトルを取り出す。そして前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂの整数倍のうち、ｆｒと前記周波数ｎ・ｆａとの差に最も近い周波数ｍ・ｆｂ（ｍは整数）と、を計算し、前記微速回転ベクトルの周波数と周波数ｍ・ｆｂとの差を取り出し、こうして回転ベクトル取り出し手段により得られた回転ベクトルの周波数とｆｒとの差が求められる。   Alternatively, the rotation vector frequency may be reduced to some extent by the reverse rotation vector, and the remaining frequency difference may be detected by, for example, an approximate expression of the rotation vector speed. As a more specific example, such an adjustment that adjusts the frequency of the rotation vector to fr (adjustment step for extracting the frequency difference by the frequency difference extracting means 30) is divided into rough adjustment and fine adjustment. The frequency n · fa (n is an integer) that is closest to the frequency of the rotation vector when the output frequency of the voltage controlled oscillator 1 reaches a set value among the frequencies that are integral multiples of the frequency increment fa for coarse adjustment. By calculating in advance and multiplying the rotation vector by a reverse rotation vector that reversely rotates at the frequency n · fa, a slow rotation vector having a frequency obtained by subtracting the frequency of the reverse rotation vector from the frequency of the rotation vector is extracted. Of the integer multiples of the frequency step fb for fine adjustment smaller than the frequency step fa, the frequency m · fb (m is an integer) closest to the difference between fr and the frequency n · fa is calculated. The difference between the frequency of the slow rotation vector and the frequency m · fb is extracted, and thus the difference between the frequency of the rotation vector obtained by the rotation vector extracting means and fr is obtained.

以上の一連の計算は、図示しないパラメータ出力部にて計算される。なおこのように周波数差を取り出す調整工程を粗調整と微調整とに分ける場合には、回転ベクトルの周波数がｆｒに近付いてきたときに正確な周波数差を得ることができる利点や、周波数の検出の演算が簡単になるという利点などがある。この点は後述の図２の具体例により明らかにされる。   The above series of calculations is performed by a parameter output unit (not shown). When the adjustment process for extracting the frequency difference is divided into rough adjustment and fine adjustment in this way, there is an advantage that an accurate frequency difference can be obtained when the frequency of the rotation vector approaches fr, and the frequency detection. There is an advantage such that the calculation of is simplified. This point will be clarified by a specific example of FIG. 2 described later.

図１のループはＰＬＬを形成しており、前記周波数差がゼロになったときにＰＬＬがロックされ、電圧制御発振器１の出力周波数が設定周波数にロックされることになる。 The loop of FIG. 1 forms a PLL, and when the frequency difference becomes zero, the PLL is locked, and the output frequency of the voltage controlled oscillator 1 is locked to the set frequency.

即ち、電圧制御発振器１のスタート時には入力電圧が例えば時間に対して直線的に上昇し、それに伴って出力周波数が上昇し、回転ベクトル取り出し手段２０にて取り出された回転ベクトルの周波数が高くなっていく。そしてこの周波数がＰＬＬの制御範囲に入ってくると、予め計算された、電圧制御発振器１の出力周波数が設定周波数になったときの回転ベクトルの周波数ｆｒと回転ベクトルの周波数との差が小さくなってくる。この結果、フィードバック量の増加分が少なくなっていくので、電圧制御発振器１の出力周波数の上昇が抑えられ、前記周波数差がゼロに収束しようとし、この結果電圧制御発振器１の出力周波数は、設定周波数に収束しようとする。こうしてＰＬＬがロックされると、電圧制御発振器１の出力周波数が設定周波数にロックされることになる。 That is, when the voltage controlled oscillator 1 is started, the input voltage rises linearly with respect to time, for example, the output frequency rises, and the frequency of the rotation vector extracted by the rotation vector extraction means 20 increases. Go. When this frequency enters the PLL control range, the difference between the rotation vector frequency fr and the rotation vector frequency when the output frequency of the voltage controlled oscillator 1 reaches the set frequency becomes small. Come. As a result, the increase in the feedback amount is reduced, so that the increase in the output frequency of the voltage controlled oscillator 1 is suppressed, and the frequency difference tries to converge to zero. As a result, the output frequency of the voltage controlled oscillator 1 is set. Try to converge to frequency. When the PLL is locked in this way, the output frequency of the voltage controlled oscillator 1 is locked to the set frequency.

実際には、設定周波数の大きさに応じて分周比を選択すればよいことから、回転ベクトルという発想を取り入れることにより、このように１段のＰＬＬでありながら、広い周波数帯域に亘って細かな周波数設定を行うことができるのである。   Actually, it is only necessary to select a frequency division ratio according to the size of the set frequency. Therefore, by adopting the idea of a rotation vector, it is possible to finely cover a wide frequency band while being a single-stage PLL in this way. Therefore, it is possible to set a proper frequency.

以下に本発明の周波数シンセサイザを具体化した例を図２以降にて説明する。 電圧出力部１１は、出力電圧が例えば時間の経過と共に直線的に所定の電圧まで上昇するように構成されている。所定の電圧とは、電圧制御発振器１から得ようとする設定周波数に応じた電圧に近い電圧であり、後述のパラメータ出力部により指定される。
電圧制御発振器１の後段に設けられた手段について順番に説明すると、２は例えばプログラマブルカウンタからなる分周器であり、この分周器２の分周比Ｎ（Ｎは整数）は後述のパラメータ出力部により決定される。分周器２の後段には、分周器２からの周波数信号である矩形波信号を正弦波信号に変換するための手段としてローパスフィルタ２１が設けられている。
３はＡ／Ｄ（アナログ／ディジタル）変換器であり、ローパスフィルタ２１からの周が数信号である正弦波信号を基準クロック発生部３１からのクロック信号によりサンプリングしてそのサンプリング値をディジタル信号として出力する。基準クロック発生部３１は、前記周波数信号をサンプリングするために周波数の安定性が極めて高い周波数信号であるクロック信号を出力する。 An example in which the frequency synthesizer of the present invention is embodied will be described below with reference to FIG. The voltage output unit 11 is configured such that the output voltage rises linearly to a predetermined voltage with time, for example. The predetermined voltage is a voltage close to a voltage corresponding to a set frequency to be obtained from the voltage controlled oscillator 1, and is specified by a parameter output unit described later.
The means provided in the subsequent stage of the voltage-controlled oscillator 1 will be described in order. Reference numeral 2 denotes a frequency divider composed of, for example, a programmable counter, and the frequency division ratio N (N is an integer) of the frequency divider 2 is a parameter output described later. Determined by the department. A low-pass filter 21 is provided at a subsequent stage of the frequency divider 2 as means for converting a rectangular wave signal that is a frequency signal from the frequency divider 2 into a sine wave signal.
Reference numeral 3 denotes an A / D (analog / digital) converter, which samples a sine wave signal whose frequency is a few signals from the low-pass filter 21 with a clock signal from the reference clock generator 31 and uses the sampled value as a digital signal. Output. The reference clock generator 31 outputs a clock signal that is a frequency signal with extremely high frequency stability in order to sample the frequency signal.

Ａ／Ｄ変換器３で得られるディジタル信号で特定される高周波信号は基本波の他に高調波も含まれている。即ち高調波ひずみを有する正弦波をサンプリングする場合、その高調波成分が折り返しの影響を受けて、場合によっては周波数スペクトルにおける周波数軸上で基本波周波数と高調波の周波数とが重なる場合が想定される。そこでこのような重なりを避けて、電圧制御発振器１の出力周波数に正確に対応する回転ベクトルを後で取り出す必要がある。   The high frequency signal specified by the digital signal obtained by the A / D converter 3 includes harmonics in addition to the fundamental wave. That is, when sampling a sine wave with harmonic distortion, the harmonic component is affected by aliasing, and in some cases, the fundamental frequency and the harmonic frequency may overlap on the frequency axis in the frequency spectrum. The Thus, it is necessary to avoid such an overlap and later extract a rotation vector that accurately corresponds to the output frequency of the voltage controlled oscillator 1.

一般に周波数ｆ１の正弦波信号を周波数ｆｓのクロック信号でサンプリングした場合、その取り込み結果の周波数ｆ２は（１）式で表される。ただしmod（，）はmodulo関数を表している。   In general, when a sine wave signal having a frequency f1 is sampled with a clock signal having a frequency fs, the frequency f2 obtained as a result of the capture is expressed by equation (1). However, mod (,) represents a modulo function.

ｆ２＝｜mod（ｆ１＋ｆｓ／２，ｆｓ）−ｆｓ／２｜ ……（１）
この取り込み結果において、基本波周波数に対してｎ次の高調波の周波数はｎ×（基本波周波数）として表されるので、これをｆ２と置いて上記の（１）式に代入すれば、高調波がどのような周波数として取り込まれるかを計算することができる。この計算を用いることにより基本波の周波数と高調波の周波数とが重ならないように、分周器２からの高周波信号の周波数ｆｃとサンプリング周波数（クロック信号の周波数）ｆｓとを設定することができ、例えば回転ベクトルが停止するときのｆｃが３６ＭＨzとなるように分周比Ｎを設定し、ｆｓを４０ＭＨｚに設定する。この場合、Ａ／Ｄ変換器３からのディジタル信号である出力信号で特定される周波数信号の基本波は４ＭＨｚの正弦波となる。なおｆｃ／ｆｓを９／１０にすれば、基本波の周波数と高調波の周波数とが重ならないが、ｆｃ／ｆｓはこの値に限られるものではない。 f2 = | mod (f1 + fs / 2, fs) −fs / 2 | (1)
In this acquisition result, the frequency of the nth-order harmonic with respect to the fundamental frequency is expressed as n × (fundamental frequency). If this is set as f2 and substituted into the above equation (1), the harmonic It can be calculated as to what frequency the wave is captured. By using this calculation, the frequency fc of the high frequency signal from the frequency divider 2 and the sampling frequency (frequency of the clock signal) fs can be set so that the frequency of the fundamental wave and the frequency of the harmonic do not overlap. For example, the frequency division ratio N is set so that fc when the rotation vector stops is 36 MHz, and fs is set to 40 MHz. In this case, the fundamental wave of the frequency signal specified by the output signal which is a digital signal from the A / D converter 3 is a 4 MHz sine wave. If fc / fs is 9/10, the fundamental frequency and the harmonic frequency do not overlap, but fc / fs is not limited to this value.

Ａ／Ｄ変換器３の後段には、キャリアリムーブ４が設けられている。このキャリアリムーブ４は、Ａ／Ｄ変換器３からのディジタル信号により特定される正弦波信号に対して周波数がω0ｔ／２π（角速度がω0ｔ）の正弦波信号により直交検波を行い、Ａ／Ｄ変換器３のディジタル信号により特定される周波数信号の周波数と検波に用いる正弦波信号の周波数との差の周波数で回転する回転ベクトルを取り出す手段、より詳しくはこの回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す手段に相当する。   A carrier remove 4 is provided at the subsequent stage of the A / D converter 3. This carrier remove 4 performs quadrature detection on the sine wave signal specified by the digital signal from the A / D converter 3 by a sine wave signal having a frequency of ω0t / 2π (angular velocity is ω0t), and performs A / D conversion. Means for extracting a rotation vector rotating at a frequency difference between the frequency of the frequency signal specified by the digital signal of the detector 3 and the frequency of the sine wave signal used for detection; more specifically, the real part when the rotation vector is displayed in complex And a means for extracting the imaginary part.

キャリアリムーブ４に関して詳述すると、キャリアリムーブ４は、図３に示すように前記正弦波信号に対してcos（ω0ｔ）を掛け算する掛け算部４１ａと前記正弦波信号に対して−sin（ω0ｔ）を掛け算する掛け算部４１ｂと、掛け算部４１ａ、４１ｂの後段に夫々設けられたローパスフィルタ４２ａ及び４２ｂと、を備えている。従ってＡ／Ｄ変換器３で得られた正弦波信号をＡcos（ω0ｔ＋θ）としたとき、掛け算部４１ａの出力及び掛け算部４１ｂの出力は夫々（２）式及び（３）式により表される。   The carrier remove 4 will be described in detail. The carrier remove 4 has a multiplier 41a for multiplying the sine wave signal by cos (ω0t) and −sin (ω0t) for the sine wave signal as shown in FIG. A multiplication unit 41b that performs multiplication and low-pass filters 42a and 42b that are provided in the subsequent stages of the multiplication units 41a and 41b are provided. Accordingly, when the sine wave signal obtained by the A / D converter 3 is Acos (ω0t + θ), the output of the multiplier 41a and the output of the multiplier 41b are expressed by the equations (2) and (3), respectively.

Ａcos（ω0ｔ＋θ）・cos（ω0ｔ）
＝１／２・Ａcosθ＋１／２｛cos（２ω0ｔ）・cosθ＋sin（２ω0ｔ）・sinθ｝……（２）
Ａcos（ω0ｔ＋θ）・−sin（ω0ｔ）
＝１／２・Ａsinθ−１／２｛sin（２ω0ｔ）・cosθ＋cos（２ω0ｔ）・sinθ｝……（３）
そこで掛け算部４１ａの出力及び掛け算部４１ｂの出力を夫々ローパスフィルタ４２ａ及び４２ｂを通すことにより、２ω0ｔの周波数信号は除去されるので、結局ローパスフィルタ４２ａ、４２ｂからは夫々１／２・Ａcosθと１／２・Ａsinθとが取り出される。ローパスフィルタ４２ａ、４２ｂにおける実際のディジタル処理は、掛け算部４１ａ、４１ｂから出力される時系列データについて連続する複数個のデータ例えば６個のデータの移動平均を演算している。 Acos (ω0t + θ) ・ cos (ω0t)
= 1/2 · Acosθ + 1/2 {cos (2ω0t) · cosθ + sin (2ω0t) · sinθ} (2)
Acos (ω0t + θ) ・ -sin (ω0t)
= 1/2 · Asinθ-1/2 {sin (2ω0t) · cosθ + cos (2ω0t) · sinθ} (3)
Therefore, by passing the output of the multiplication unit 41a and the output of the multiplication unit 41b through the low-pass filters 42a and 42b, the frequency signal of 2ω0t is removed. / 2 · Asinθ is taken out. In actual digital processing in the low-pass filters 42a and 42b, a moving average of a plurality of continuous data, for example, six data, is calculated for the time-series data output from the multiplication units 41a and 41b.

以上のことは、Ａ／Ｄ変換器３で得られた正弦波信号の周波数と直交検波に用いる正弦波信号の周波数が等しいときには、出力に時間関数が含まれないので、キャリアリムーブ４にて得られる回転ベクトルは停止していることになる。一方Ａcos（ω0ｔ＋θ）で表される正弦波信号の周波数が変化すると、Ａcos（ω0ｔ＋θ）はＡcos（ω0ｔ＋θ＋ω1ｔ）となる。従って１／２・Ａcosθは１／２・Ａcos（θ＋ω1ｔ）となり、１／２・Ａsinθは１／２・Ａsin（θ＋ω1ｔ）となる。即ち、ローパスフィルタ４２ａ、４２ｂから得られた出力は、正弦波信号［Ａcos（ω0ｔ＋θ）］の周波数の変化分（ω1ｔ）に対応する信号、つまりＡ／Ｄ変換器３で得られた正弦波信号の周波数と直交検波に用いた正弦波信号の周波数との差分（ω1ｔ／２π）の速度で回転するベクトルを複素表示したときの実数部分（Ｉ）及び虚数部分（Ｑ）である。なお、この明細書では周波数と角速度とを使い分ける意義はないことから、両者を混在して用いることがある。   As described above, when the frequency of the sine wave signal obtained by the A / D converter 3 is equal to the frequency of the sine wave signal used for quadrature detection, the output does not include a time function. The rotation vector to be stopped is stopped. On the other hand, when the frequency of the sine wave signal represented by Acos (ω0t + θ) changes, Acos (ω0t + θ) becomes Acos (ω0t + θ + ω1t). Accordingly, 1/2 · Acosθ is 1/2 · Acos (θ + ω1t), and 1/2 · Asinθ is 1/2 · Asin (θ + ω1t). That is, the output obtained from the low-pass filters 42a and 42b is a signal corresponding to the frequency change (ω1t) of the sine wave signal [Acos (ω0t + θ)], that is, the sine wave signal obtained by the A / D converter 3. These are the real part (I) and imaginary part (Q) when the vector rotating at the speed of the difference (ω1t / 2π) between the frequency of and the frequency of the sine wave signal used for quadrature detection is displayed in a complex manner. In this specification, since there is no significance in using the frequency and the angular velocity separately, both may be used together.

図４はこの回転ベクトルＶを表した図であり、この回転ベクトルＶは長さがＡであり、回転速度がω1ｔ（＝φ）である（周波数がω1ｔ／２π）。この例では直交検波に用いた周波数は４ＭＨｚであり、Ａ／Ｄ変換器３で得られた正弦波信号の周波数が４ＭＨｚであれば回転ベクトルの回転速度はゼロであるが、４ＭＨｚからずれていれば、そのずれた周波数差に応じた周波数（回転速度）で回転することになる。   FIG. 4 is a diagram showing the rotation vector V. The rotation vector V has a length A and a rotation speed ω1t (= φ) (frequency is ω1t / 2π). In this example, the frequency used for quadrature detection is 4 MHz. If the frequency of the sine wave signal obtained by the A / D converter 3 is 4 MHz, the rotation speed of the rotation vector is zero, but it may deviate from 4 MHz. For example, it rotates at a frequency (rotational speed) corresponding to the shifted frequency difference.

キャリアリムーブ４の後段には、逆回転ベクトル乗算部５が設けられている。この逆回転ベクトル乗算部５は、キャリアリムーブ４にて得られた回転ベクトルＶに対して、パラメータ出力部６にて作成された逆回転ベクトルＶ｀を乗算するものである。この乗算は、直感的な表現を使えば回転ベクトルＶの速度を逆回転ベクトルＶ｀の速度分だけ減速することになり、言い換えれば、回転ベクトルＶの周波数と逆回転ベクトルＶ｀の周波数との差で回転する回転ベクトルを得ることになる。   A reverse rotation vector multiplication unit 5 is provided following the carrier remove 4. The reverse rotation vector multiplication unit 5 multiplies the rotation vector V obtained by the carrier remove 4 by the reverse rotation vector V ｀ created by the parameter output unit 6. If this multiplication is used intuitively, the speed of the rotation vector V is reduced by the speed of the reverse rotation vector V ｀, in other words, the frequency of the rotation vector V and the frequency of the reverse rotation vector V ｀. A rotation vector that rotates by the difference is obtained.

逆回転ベクトル乗算部５における演算について説明すると、キャリアリムーブ４及び逆回転ベクトル乗算部５は、コンピュータの演算により実行されるものであり、その演算のサンプリングにおいてあるタイミングのサンプリング例えばｎ回目の回転ベクトルＶのサンプリング値がＩ（ｎ）＋ｊＱ（ｎ）であったとすると、ｎ回目の逆回転ベクトルＶ｀のサンプリング値はＩ`（ｎ）＋ｊＱ`（ｎ）である。両ベクトルを乗算したベクトルＩ＋ｊＱは、｛Ｉ（ｎ）＋ｊＱ（ｎ）｝×｛Ｉ`（ｎ）＋ｊＱ`（ｎ）｝となる。この式を整理すると、（４）式となる。
Ｉ＋ｊＱ＝｛Ｉ(ｎ)・Ｉ`(ｎ)−Ｑ(ｎ)・Ｑ`(ｎ)｝＋ｊ｛Ｉ(ｎ)・Ｑ`(ｎ)＋Ｉ`(ｎ)・Ｑ(ｎ)｝ ……（４）
図５は、逆回転ベクトル乗算部５の構成を示しており、（４）式の演算を行っている。
逆回転ベクトルＶ｀を発生するとは、実際には複素平面上におけるベクトルが逆回転するように当該ベクトルの実数部分及び虚数部分の値つまり逆回転ベクトルＶ｀の位相をφ｀とすると、cosφ｀とsinφ｀との値を発生させることである。図６は、ベクトルのcosφ｀とsinφ｀との組がベクトルの回転方向に沿って順番には配列されたＩ／Ｑテーブル６０を示しており、パラメータ出力部６は、この例では前記Ｉ／Ｑテーブル６０を備えていて、指示された電圧制御発振器１の設定周波数に応じて決定されるインクリメント数またはデクリメント数でＩ／Ｑテーブル６０のアドレスを読み出し、逆回転ベクトル乗算部５に出力している。例えばアドレスを「０」から「１１」までクロックの読み出しのタイミングにより１個づつ読み出し、再び「０」に戻ると、１２クロックでベクトルが複素平面にて時計回りで１回転することになり、インクリメント数を２にして１個おきにアドレスを読み出すと、ベクトルの速度が倍速になる。インクリメントして読み出すかデクリメントして読み出すかは、キャリアリムーブ４にて取り出された回転ベクトルＶの回転方向により決めることができる。こうして回転ベクトルＶに対して逆回転する逆回転ベクトルＶ｀を生成することができる。なお図６のＩ／Ｑテーブル６０は、本発明の理解を容易にするために模式的に作成されたものであり、実際のテーブルの好ましい作成例を挙げたものではない。 The calculation in the reverse rotation vector multiplication unit 5 will be described. The carrier remove 4 and the reverse rotation vector multiplication unit 5 are executed by computer calculation, and sampling at a certain timing in the sampling of the calculation, for example, the nth rotation vector If the sampling value of V is I (n) + jQ (n), the sampling value of the nth reverse rotation vector V ｀ is I` (n) + jQ` (n). A vector I + jQ obtained by multiplying both vectors is {I (n) + jQ (n)} × {I` (n) + jQ` (n)}. When this formula is arranged, the formula (4) is obtained.
I + jQ = {I (n) .I` (n) -Q (n) .Q` (n)} + j {I (n) .Q` (n) + I` (n) .Q (n)} (4)
FIG. 5 shows the configuration of the reverse rotation vector multiplication unit 5, which performs the calculation of equation (4).
The generation of the reverse rotation vector V ｀ means that the value of the real part and the imaginary part of the vector, that is, the phase of the reverse rotation vector V ｀ is φ ｀ so that the vector on the complex plane is actually reversely rotated. And sinφ ｀ are generated. FIG. 6 shows an I / Q table 60 in which pairs of vector cosφ ｀ and sinφ ｀ are arranged in order along the rotation direction of the vector, and the parameter output unit 6 in this example uses the I / Q table 60 shown in FIG. A Q table 60 is provided, and the address of the I / Q table 60 is read with the increment number or the decrement number determined in accordance with the designated set frequency of the voltage controlled oscillator 1, and output to the reverse rotation vector multiplication unit 5. Yes. For example, when the addresses are read one by one at the clock read timing from “0” to “11” and returned to “0” again, the vector rotates once in the clockwise direction on the complex plane at 12 clocks, and increments. If the number is set to 2 and every other address is read, the vector speed is doubled. Whether to read by increment or decrement can be determined by the rotation direction of the rotation vector V extracted by the carrier remove 4. In this way, the reverse rotation vector V ｀ that rotates reversely with respect to the rotation vector V can be generated. Note that the I / Q table 60 in FIG. 6 is schematically created to facilitate understanding of the present invention, and is not a preferable example of creating an actual table.

図２におけるここまでのブロックについて、具体的な一連の演算に関して述べておく。電圧制御発振器１の出力周波数をｆvcoとすると、分周器２にて分周された周波数はｆvco／Ｎとなる。Ａ／Ｄ変換部３では、周波数がｆｓのクロック信号によりサンプリングされるため、Ａ／Ｄ変換部３にて得られたディジタル信号により特定される周波数信号の周波数は、ｆｓ−（ｆvco／Ｎ）となる。この例ではｆｓは４０ＭＨｚであるから、４０ＭＨｚ−（ｆvco／Ｎ）となる。そしてキャリアリムーブ４における検波に用いられる正弦波信号の周波数（ω0ｔ／２π）は４ＭＨｚとしているので、キャリアリムーブ４から取り出される回転ベクトルＶの周波数は、４０ＭＨｚ−（ｆvco／Ｎ）−４ＭＨｚとなる。   With respect to the blocks so far in FIG. 2, a specific series of operations will be described. If the output frequency of the voltage controlled oscillator 1 is fvco, the frequency divided by the frequency divider 2 is fvco / N. Since the A / D converter 3 is sampled by the clock signal having the frequency fs, the frequency of the frequency signal specified by the digital signal obtained by the A / D converter 3 is fs− (fvco / N). It becomes. In this example, since fs is 40 MHz, 40 MHz- (fvco / N). Since the frequency (ω0t / 2π) of the sine wave signal used for detection in the carrier remove 4 is 4 MHz, the frequency of the rotation vector V extracted from the carrier remove 4 is 40 MHz− (fvco / N) −4 MHz.

ところでこの発明は、電圧制御発振器１の出力周波数ｆvcoが設定周波数になったときに回転ベクトルＶの周波数と前記周波数ｆｒとの周波数差がゼロになるように制御される。もし（ｆvco／Ｎ）が３６ＭＨｚであれば、回転ベクトルＶは停止いるので（周波数がゼロであるので）、この場合は、逆回転ベクトルＶ｀の周波数をゼロに設定することで、ＰＬＬがロックされ、電圧制御発振器１の出力周波数ｆvcoが設定周波数になる。しかしこのようなケースは１点しかないので、実際にはキャリアリムーブ４から取り出される回転ベクトルＶはある速度で回転している。このため、回転ベクトルＶを止めるための逆回転ベクトルＶ｀を発生させることが必要になるのであるが、一連の計算はソフトウエアで行われることから、逆回転ベクトルＶ｀を発生させるためのデータを格納するメモリ容量はできるだけ小さくしたいというのが、設計上の要請である。   By the way, the present invention is controlled so that the frequency difference between the frequency of the rotation vector V and the frequency fr becomes zero when the output frequency fvco of the voltage controlled oscillator 1 reaches the set frequency. If (fvco / N) is 36 MHz, the rotation vector V is stopped (since the frequency is zero). In this case, the PLL is locked by setting the frequency of the reverse rotation vector V ｀ to zero. Thus, the output frequency fvco of the voltage controlled oscillator 1 becomes the set frequency. However, since there is only one such case, the rotation vector V extracted from the carrier remove 4 actually rotates at a certain speed. For this reason, it is necessary to generate a reverse rotation vector V ｀ for stopping the rotation vector V. However, since a series of calculations are performed by software, data for generating the reverse rotation vector V ｀ is obtained. It is a design requirement to reduce the memory capacity for storing as much as possible.

この観点からすると、電圧制御発振器１の設定周波数をｆsetとすると、ｆset／Ｎができる限り３６ＭＨｚに近い方が好ましく、この例では、パラメータ出力部６において、ユーザにより設定された所望の設定周波数ｆsetに対し、ｆset／Ｎが３６ＭＨｚに最も近くなる整数を演算し、その整数を分周器２の分周比Ｎとしている。こうすることによってキャリアリムーブ４から取り出された回転ベクトルＶを止めるための逆回転ベクトルＶ｀の周波数は、４ＭＨｚよりも小さい値になり、逆回転ベクトルＶ｀を発生させるためのデータ量が少なくて済む。   From this point of view, assuming that the set frequency of the voltage controlled oscillator 1 is fset, fset / N is preferably as close to 36 MHz as possible. In this example, the parameter output unit 6 sets a desired set frequency fset set by the user. On the other hand, an integer whose fset / N is closest to 36 MHz is calculated, and the integer is used as the frequency division ratio N of the frequency divider 2. As a result, the frequency of the reverse rotation vector V ｀ for stopping the rotation vector V taken out from the carrier remove 4 becomes a value smaller than 4 MHz, and the amount of data for generating the reverse rotation vector V ｀ is small. That's it.

ここで周波数の具体例を挙げると、電圧制御発振器１の設定周波数ｆsetを例えば５２０．０００１ＭＨｚとすると、分周比Ｎは、例えばｆset／３６ＭＨｚに最も近い整数であるとした場合、Ｎ＝１４となる。この場合、電圧制御発振器の出力周波数が設定周波数ｆsetであるときの分周後の周波数は、ｆset／１４＝３７．１４２８６４２８５７１４３ＭＨｚである。既述のように分周後の周波数が３６ＭＨｚのときに、Ａ／Ｄ変換部３にて得られるディジタル値により特定される周波数信号の周波数は、４０ＭＨｚ−３６ＭＨｚ＝４ＭＨｚであり、４ＭＨｚの正弦波信号で直交検波を行うキャリアリムーブ４を通して得られる回転ベクトルＶの周波数は４ＭＨｚ−４ＭＨｚ＝０、つまり回転ベクトルＶは停止することになる。従ってｆset／１４＝３７．１４２８６４２８５７１４３ＭＨｚの周波数信号がＡ／Ｄ変換部３にてディジタル化され、その周波数信号がキャリアリムーブ４に入力されて得られる回転ベクトルＶの周波数は、３７．１４２８６４２８５７１４３ＭＨｚ−３６ＭＨｚ＝１．１４２８６４２８５７１４３ＭＨｚとなる。
このような演算は、周波数シンセサイザに対して設定周波数を入力することにより、電圧制御発振器１を動作させる以前にパラメータ出力部６にて行われる。またパラメータ出力部６は、図示しないメモリを参照して、設定周波数に近い周波数が得られる電圧値を選択し、これにより電圧出力部１１の出力電圧がその電圧値に向かって上昇することになる。そして分周比Ｎを１４に設定し、また逆回転ベクトルＶ｀の周波数を１．１４２８６４２８５７１４３ＭＨｚに設定すれば
Ａ／Ｄ変換部３にて得られる周波数信号の周波数が１．１４２８６４２８５７１４３ＭＨｚとなるまで、電圧制御発振器１の出力周波数ｆvcoが上昇し、やがて回転ベクトルＶの周波数と逆回転ベクトルＶ｀の周波数とが一致したときにＰＬＬがロックされ、ｆvcoがｆsetに収束する。
図７は、回転ベクトルＶが逆回転ベクトルＶ｀により逆回し処理が行われて停止した状態をイメージ的に示す図である。 As a specific example of the frequency, if the set frequency fset of the voltage controlled oscillator 1 is 520.0001 MHz, for example, if the division ratio N is an integer closest to, for example, fset / 36 MHz, N = 14. Become. In this case, the frequency after frequency division when the output frequency of the voltage controlled oscillator is the set frequency fset is fset / 14 = 37.1428428857143 MHz. As described above, when the frequency after frequency division is 36 MHz, the frequency of the frequency signal specified by the digital value obtained by the A / D converter 3 is 40 MHz−36 MHz = 4 MHz, and a 4 MHz sine wave. The frequency of the rotation vector V obtained through the carrier remove 4 that performs quadrature detection with the signal is 4 MHz-4 MHz = 0, that is, the rotation vector V stops. Therefore, the frequency signal of fset / 14 = 37.1428428257143 MHz is digitized by the A / D converter 3 and the frequency signal is input to the carrier remove 4 to obtain the frequency of the rotation vector V of 37.1426428857143 MHz−36 MHz = It is 1.1284284857143 MHz.
Such calculation is performed by the parameter output unit 6 before the voltage controlled oscillator 1 is operated by inputting a set frequency to the frequency synthesizer. The parameter output unit 6 refers to a memory (not shown) and selects a voltage value that can obtain a frequency close to the set frequency, whereby the output voltage of the voltage output unit 11 increases toward the voltage value. . Then, if the frequency division ratio N is set to 14 and the frequency of the reverse rotation vector V is set to 1.14284428257143 MHz, the voltage until the frequency of the frequency signal obtained by the A / D converter 3 becomes 1.14284428257143 MHz. When the output frequency fvco of the controlled oscillator 1 rises and the frequency of the rotation vector V and the frequency of the reverse rotation vector V ｀ coincide with each other, the PLL is locked, and fvco converges to fset.
FIG. 7 is a diagram conceptually illustrating a state in which the rotation vector V is stopped by being reversely rotated by the reverse rotation vector V ｀.

ところで上述の動作は、逆回転ベクトルＶ｀だけに頼って回転ベクトルＶを止める方式の場合の動作であり、この場合には、逆回転ベクトル乗算部５で得られた回転ベクトルの周波数に対応する信号をループフィルタ８に入力すればよい。しかしながら、このような構成では逆回転ベクトルＶ｀を発生させるためのデータ量がかなり多くなってしまう。このため図２に示す実施の形態では、逆回転ベクトルＶ｀により回転ベクトルＶの周波数をある程度まで減速し、残りの減速を後段の位相の時間差検出部７１、加算部７２及び位相差の累積加算部７３の動作に任せている。言い換えれば、逆回転ベクトル乗算部５では回転ベクトルＶの周波数の粗調整を行い、後段部位において回転ベクトルＶの微調整を行うことで、回転ベクトルＶを停止させている。   By the way, the above-described operation is an operation in the case of a method of stopping the rotation vector V by relying only on the reverse rotation vector V ｀. In this case, the operation corresponds to the frequency of the rotation vector obtained by the reverse rotation vector multiplication unit 5. A signal may be input to the loop filter 8. However, in such a configuration, the amount of data for generating the reverse rotation vector V ｀ is considerably increased. For this reason, in the embodiment shown in FIG. 2, the frequency of the rotation vector V is decelerated to some extent by the reverse rotation vector V を, and the remaining deceleration is added to the subsequent phase time difference detection unit 71, the addition unit 72, and the cumulative addition of the phase difference. The operation of the unit 73 is entrusted. In other words, the reverse rotation vector multiplication unit 5 performs the coarse adjustment of the frequency of the rotation vector V, and finely adjusts the rotation vector V in the subsequent part, thereby stopping the rotation vector V.

回転ベクトルＶの周波数の粗調整を行う逆回転ベクトルＶ｀の周波数は、例えば１５２．５８７８９０６２５Ｈｚ刻みで設定できるようになっている。その理由は、４０ＭＨｚにてデータをサンプリングする場合、逆回転ベクトルＶ｀の位相のポイント数を２の18乗に設定すると、４０ＭＨｚ／２の18乗＝１５２．５８７８９０６２５Ｈｚとなるからである。つまりパラメータ出力部６では、最小租調周波数（周波数刻みｆａ）が１５２．５８７８９０６２５Ｈｚであり、上記の回転ベクトルＶの周波数である１１４２８６４．２８５７１４３Ｈｚ（１．１４２８６４２８５７１４３ＭＨｚ）に対して周波数刻みｆａを何倍したら最も近くなるかを計算する。
１１４２８６４．２８５７１４３Ｈｚ／１５２．５８７８９０６２５Ｈｚに最も近い整数は７４９０であり、パラメータ出力部６はこの整数を求めることにより、電圧制御発振部１の出力周波数が設定値になったときの前記回転ベクトルＶの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）＝７４９０・１５２．５８７８９０６２５Ｈｚ＝１１４２８８３．３００７８１２５Ｈｚを求める。 The frequency of the reverse rotation vector V ｀ for performing rough adjustment of the frequency of the rotation vector V can be set, for example, in increments of 152.5878890625 Hz. The reason is that, when sampling data at 40 MHz, if the number of points of the phase of the reverse rotation vector V 設定 is set to 2 to the 18th power, the 18th power of 40 MHz / 2 = 152.5878890625 Hz. In other words, in the parameter output unit 6, the minimum adjustment frequency (frequency step fa) is 152.5878890625 Hz, and how many times the frequency step fa is multiplied with respect to 1142868.428557143 Hz (1.14282862857143 MHz) which is the frequency of the rotation vector V described above. Calculate what is closest.
The integer closest to 11286264.2857143 Hz / 152.5878890625 Hz is 7490, and the parameter output unit 6 obtains this integer, whereby the frequency of the rotation vector V when the output frequency of the voltage controlled oscillation unit 1 becomes a set value. The frequency n · fa (n is an integer) = 7490 · 152.5878890625 Hz = 1142883.30078125 Hz that is the closest to N is calculated.

そしてパラメータ出力部６は、次の計算を行う。先ず回転ベクトルＶの周波数から、逆回転ベクトルＶ｀により調整される周波数を差し引き、１４２８６４．２８５７１４３Ｈｚ−１１４２８８３．３００７８１２５Ｈｚ＝１９．０１５０６６９６６４１４５Ｈｚを求める。
更に粗調整用の前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂこの例では周波数刻み１Ｈｚの整数倍のうち、電圧制御発振部１の出力周波数が設定値になったときの前記回転ベクトルＶの周波数と前記周波数ｎ・ｆａとの差である１９．０１５０６６９６６４１４５Ｈｚに最も近い周波数ｍ・ｆｂ（ｍは整数）を計算する。この場合、ｆｂは１Ｈｚであるから、ｍは１９となり、１９Ｈｚ分の調整が逆回転ベクトル乗算部５の後段の部分により行われることになる。 Then, the parameter output unit 6 performs the following calculation. First, the frequency adjusted by the reverse rotation vector V ｀ is subtracted from the frequency of the rotation vector V to obtain 142864.2857143 Hz-1142883.30078125 Hz = 19.01506669664145 Hz.
Further, the frequency increment fb for fine adjustment which is smaller than the frequency increment fa for coarse adjustment. In this example, the rotation when the output frequency of the voltage controlled oscillator 1 becomes a set value out of an integer multiple of the frequency increment 1 Hz. The frequency m · fb (m is an integer) closest to 19.01506669664145 Hz, which is the difference between the frequency of the vector V and the frequency n · fa, is calculated. In this case, since fb is 1 Hz, m is 19, and adjustment for 19 Hz is performed by the subsequent stage of the reverse rotation vector multiplication unit 5.

図２に戻って７１は位相の時間差検出部、７２は第２の加算部、７３は位相差の累積加算部、８はループフィルタ、８０はＤ／Ａ（ディジタル／アナログ）変換部である。
回転ベクトルＶの回転は逆回転ベクトルＶ｀により減速されているので、回転ベクトルＶの周波数（速度）を簡単な近似式で求めることができる。図８に示すように複素平面上において、（ｎ−１）番目のサンプリングにより求めた回転ベクトルＶ（ｎ−１）とｎ番目のサンプリングにより求めた回転ベクトルＶ（ｎ）＝Ｖ（ｎ−１）＋ΔＶとのなす角度Δφ、即ち両サンプリング時の回転ベクトルＶの位相差Δφは、回転ベクトルＶの周波数がサンプリング周波数よりも十分に小さくかつθ＝ｓｉｎθとみなせる程度であれば、ΔＶの長さとみなすことができる。 Returning to FIG. 2, reference numeral 71 denotes a phase time difference detection unit, 72 denotes a second addition unit, 73 denotes a phase difference cumulative addition unit, 8 denotes a loop filter, and 80 denotes a D / A (digital / analog) conversion unit.
Since the rotation of the rotation vector V is decelerated by the reverse rotation vector V ｀, the frequency (speed) of the rotation vector V can be obtained by a simple approximate expression. As shown in FIG. 8, on the complex plane, the rotation vector V (n-1) obtained by the (n-1) th sampling and the rotation vector V (n) = V (n-1) obtained by the nth sampling. ) The angle Δφ formed by + ΔV, that is, the phase difference Δφ of the rotation vector V at the time of both samplings is the length of ΔV if the frequency of the rotation vector V is sufficiently smaller than the sampling frequency and θ = sin θ. Can be considered.

ΔＶを求める近似式について説明すると、先ず位相差Δφは（５）式で表される。なおimagは虚数部分、conj｛Ｖ（ｎ）｝はＶ（ｎ）の共役ベクトル、Ｋは常数である。   The approximate expression for obtaining ΔV will be described. First, the phase difference Δφ is expressed by the equation (5). Note that imag is an imaginary part, conj {V (n)} is a conjugate vector of V (n), and K is a constant.

Δφ＝Ｋ・imag［ΔＶ・conj｛Ｖ（ｎ）｝］ ……（５）
ここでＩ値（回転ベクトルＶの実数部分）及びＱ値（回転ベクトルＶの虚数部分）についてｎ番目のサンプリングに対応する値を夫々Ｉ（ｎ）及びＱ（ｎ）とすれば、ΔＶ及びconj｛Ｖ（ｎ）｝は複素表示すると夫々（６）式及び（７）式で表される。 Δφ = K · imag [ΔV · conj {V (n)}] (5)
Here, if the values corresponding to the n-th sampling for the I value (real part of the rotation vector V) and the Q value (imaginary part of the rotation vector V) are I (n) and Q (n), respectively, ΔV and conj {V (n)} is expressed by the equations (6) and (7), respectively, in complex display.

ΔＶ＝ΔＩ＋ｊΔＱ ……（６）
conj｛Ｖ（ｎ）｝＝Ｉ（ｎ）−ｊＱ（ｎ） ……（７）
ただしΔＩはＩ（ｎ）−Ｉ（ｎ−１）であり、ΔＱはＱ（ｎ）−Ｑ（ｎ−１）である。（６）式及び（７）式を（５）式に代入して整理すると、Δφは（８）式で表されることになる。 ΔV = ΔI + jΔQ (6)
conj {V (n)} = I (n) -jQ (n) (7)
However, ΔI is I (n) −I (n−1), and ΔQ is Q (n) −Q (n−1). If the expressions (6) and (7) are substituted into the expression (5) and rearranged, Δφ is expressed by the expression (8).

Δφ＝ΔＱ・Ｉ（ｎ）−ΔＩ・Ｑ（ｎ） ……（８）
前記位相の時間差検出部７１は、このように近似式を用いてΔφを求める機能を備えている。このΔφは、逆回転ベクトル乗算部５にて減速された回転ベクトルＶの周波数に対応する値であるから、位相の時間差検出部７１は、減速された回転ベクトルＶの周波数を出力する手段（微速ベクトル検出手段）であるといえる。 Δφ = ΔQ · I (n) −ΔI · Q (n) (8)
The phase time difference detection unit 71 has a function of obtaining Δφ using the approximate expression in this way. Since Δφ is a value corresponding to the frequency of the rotation vector V decelerated by the reverse rotation vector multiplication unit 5, the phase time difference detection unit 71 outputs means for outputting the frequency of the decelerated rotation vector V (slow speed). Vector detection means).

なお回転ベクトルＶ（ｎ−１）とＶ（ｎ）とが求まればこの間の角度Δφを求める手法は種々の数学的手法を使うことができ、その一例として（５）式の近似式を挙げたに過ぎない。その数式としてはＶ（ｎ）とＶ（ｎ−１）の各終点を結ぶ線の中点と原点とを結ぶベクトルＶOである｛Ｖ（ｎ）＋Ｖ（ｎ−１）｝／２を用い、（５）式においてＶ（ｎ）に代えてこのベクトルＶOを代入してもよい。このような（５）式が近似できる理由は、ＶOとΔＶとが直交しているとみなすことができ、このためΔＶの長さは、ＶOを実軸と見たてたときのΔＶの虚数値に相当すると取り扱えることができるからである。   If the rotation vectors V (n−1) and V (n) are obtained, various mathematical methods can be used as a method for obtaining the angle Δφ between them. As an example, the approximate expression (5) is given. It's just that. As the mathematical formula, {V (n) + V (n-1)} / 2 which is a vector VO connecting the midpoint of the line connecting the end points of V (n) and V (n-1) and the origin is used. In the equation (5), this vector VO may be substituted for V (n). The reason why the equation (5) can be approximated can be considered that VO and ΔV are orthogonal to each other. Therefore, the length of ΔV is the imaginary value of ΔV when VO is regarded as a real axis. This is because it can be handled if it corresponds to a numerical value.

一方パラメータ出力部６は、回転ベクトルＶの周波数微調整分である１９Ｈｚの値を計算により求めているため、位相の時間差検出部７１にて検出された回転ベクトルＶの周波数と微調整分の１９Ｈｚとが加算部７２にて突合されて、回転ベクトルＶの周波数と微調整分の１９Ｈｚとの差分が取り出され、位相差の累積加算部７３に入力される。そして位相差の累積加算部７３からの出力値はループフィルタ８に入力される。   On the other hand, since the parameter output unit 6 obtains a value of 19 Hz, which is a fine frequency adjustment of the rotation vector V, by calculation, the frequency of the rotation vector V detected by the phase time difference detection unit 71 and the fine adjustment of 19 Hz. Are added together by the adder 72, and the difference between the frequency of the rotation vector V and the finely adjusted 19 Hz is extracted and input to the phase difference cumulative adder 73. The output value from the phase difference accumulating unit 73 is input to the loop filter 8.

本発明は、図１に示したように回転ベクトルＶを止める処理を行うが、この処理は図２の例ではいわば逆回しすることによるラフな停止処理と微速になった回転ベクトルＶを正確に止める処理とに分けており、後半の処理を位相の時間差検出部７１と加算部７２とに受け持たせていることになる。そして逆回転ベクトル乗算部５、位相の時間差検出部７１及び第２の加算部７２は、周波数差取り出し手段に相当する。   The present invention performs the process of stopping the rotation vector V as shown in FIG. 1. In this example of FIG. 2, this process is a rough stop process by reverse rotation, and the rotation vector V at a very low speed is accurately detected. The processing in the latter half is assigned to the phase time difference detection unit 71 and the addition unit 72. The reverse rotation vector multiplication unit 5, the phase time difference detection unit 71, and the second addition unit 72 correspond to frequency difference extraction means.

位相差の累積加算部７３は、図９（ａ）に示すようにあるサンプリング時における入力値をレジスタ７３ａに保持し、次のサンプリング時にそれまで保持されていた値を出力すると共に加算部７３ｂに戻して入力値と加算し、その加算値をレジスタ７３ａに入力するように構成されている。
またループフィルタ８は、入力値を累積加算部８ａにて累積加算すると共に、加算部８ｂにてその累積加算値に入力値を加算するように構成されている。入力値を加算部８ｂに入力する理由は、ループフィルタ８の出力が安定化するためである。このループフィルタ８の出力電圧は、Ｄ／Ａ変換部８０にてアナログ電圧とされて電圧出力部１１の出力電圧から当該出力電圧を差し引くように第１の加算部１２に入力される。 As shown in FIG. 9A, the phase difference accumulating unit 73 holds the input value at a certain sampling time in the register 73a, outputs the value held so far at the next sampling time, and outputs it to the adding unit 73b. It is configured to return and add to the input value, and to input the added value to the register 73a.
The loop filter 8 is configured to cumulatively add an input value by the cumulative addition unit 8a and to add the input value to the cumulative addition value by the addition unit 8b. The reason why the input value is input to the adder 8b is that the output of the loop filter 8 is stabilized. The output voltage of the loop filter 8 is converted to an analog voltage by the D / A converter 80 and is input to the first adder 12 so as to subtract the output voltage from the output voltage of the voltage output unit 11.

この例では、電圧制御発振部１から周波数差取り出し手段及びループフィルタ８を経て電圧制御発振部１に戻るループはＰＬＬを形成している。またＡ／Ｄ変換器３からループフィルタ８に至るまでの各部位の演算処理はソフトウエアにより行っている。   In this example, a loop returning from the voltage controlled oscillator 1 to the voltage controlled oscillator 1 via the frequency difference extracting means and the loop filter 8 forms a PLL. In addition, calculation processing of each part from the A / D converter 3 to the loop filter 8 is performed by software.

次に図２に示す実施の形態の全体の動作について図１０及び図１１に記載したタイムチャートを参照しながら説明する。なお信号量の変化パターンについては、概略的に記載してあるが、シミュレーションにより得られた信号量の変化パターンは図１０、図１１のパターンよりも複雑なパターンになっている。今、上述の具体例で挙げたように、電圧制御発振器１の設定周波数ｆsetを例えば５２０．０００１ＭＨｚとして図示しない入力部から入力したとする。パラメータ出力部６は、電圧制御発振器１の設定周波数と供給電圧との関係を書き込んだテーブルを備えていて、このテーブルにおける５２０．０００１ＭＨｚに最も近い設定周波数を選択する。   Next, the overall operation of the embodiment shown in FIG. 2 will be described with reference to the time charts shown in FIGS. The change pattern of the signal amount is schematically described, but the change pattern of the signal amount obtained by the simulation is a more complicated pattern than the patterns of FIGS. Now, as described in the above specific example, it is assumed that the set frequency fset of the voltage controlled oscillator 1 is, for example, 520.0001 MHz and input from an input unit (not shown). The parameter output unit 6 includes a table in which the relationship between the set frequency of the voltage controlled oscillator 1 and the supply voltage is written, and selects the set frequency closest to 520.0001 MHz in this table.

また既述のようにしてｆset／３６ＭＨｚに最も近い整数である分周比Ｎ＝１４と、設定周波数が得られるときの回転ベクトルＶの周波数を租調整量と微調整量とに分けたときの夫々の量と、を計算する。この場合、周波数の租調整量つまり逆回転ベクトルの周波数である１１４２８８３．３００７８１２５Ｈｚと第２の加算器７２に入力する微調整量である逆回し処理後の回転ベクトルの周波数１９Ｈｚとを計算する。   Further, as described above, the frequency division ratio N = 14 which is the integer closest to fset / 36 MHz and the frequency of the rotation vector V when the set frequency is obtained are divided into the adjustment amount and the fine adjustment amount. Calculate the amount of each. In this case, the frequency adjustment amount, that is, 1142883.30078125 Hz which is the frequency of the reverse rotation vector, and the frequency 19 Hz of the rotation vector after the reverse rotation which is a fine adjustment amount input to the second adder 72 are calculated.

そして入力部からスタートの指示を入力すると、電圧出力部１１から設定周波数に対応する電圧を例えば時間に対して直線的に上昇するように出力する。電圧制御発振器１は電圧が供給されるので、周波数信号を出力しその周波数が上昇していく。初めのうちは電圧制御発振器１の出力周波数が低いので、Ａ／Ｄ変換部３にて取り出される周波数[４０ＭＨｚ−（出力周波数／Ｎ）]が大きく、このためキャリアリムーブ４にて取り出される回転ベクトルＶの周波数が負の大きな値になっており、時刻ｔ１に至るまでは、キャリアリムーブ４以降の各部の出力は負の下限レベルに維持されている。電圧制御発振器１の出力周波数がある値まで上昇すると、キャリアリムーブ４からの回転ベクトルＶの取り出し演算が有効になって回転ベクトルＶの周波数（速度）が落ち始める（図１０（ａ）参照）。   When a start instruction is input from the input unit, a voltage corresponding to the set frequency is output from the voltage output unit 11 so as to rise linearly with respect to time, for example. Since voltage is supplied to the voltage controlled oscillator 1, a frequency signal is output and its frequency rises. Initially, since the output frequency of the voltage controlled oscillator 1 is low, the frequency [40 MHz− (output frequency / N)] extracted by the A / D converter 3 is large. Therefore, the rotation vector extracted by the carrier remove 4 The frequency of V is a negative large value, and the output of each part after the carrier remove 4 is maintained at the negative lower limit level until time t1. When the output frequency of the voltage controlled oscillator 1 rises to a certain value, the extraction operation of the rotation vector V from the carrier remove 4 becomes effective, and the frequency (speed) of the rotation vector V begins to drop (see FIG. 10A).

この説明では、４０ＭＨｚ−（出力周波数／Ｎ）の値が４ＭＨｚよりも小さいとき、つまり出力周波数／Ｎが３６ＭＨｚよりも大きいときの回転ベクトルＶの回転方向を正の方向と呼ぶとすると、負の方向に回転している回転ベクトルＶの周波数が低くなってきたということである。このとき図１０（ｂ）に示すように逆回転ベクトル乗算部５の出力である、逆回転分が加算された回転ベクトルＶの周波数も低くなってくる。従って図１０（ｃ）に示すように位相の時間差検出部７１の出力も小さくなり（負の速度が小さくなり）、図１１（ａ）に示すように前記出力（位相差）と周波数の微調整量とを加算した第２の加算部７２の加算値も小さくなっていく。これらの変化は図１０及び図１１では、各値が上昇に転じていることである。   In this description, when the value of 40 MHz− (output frequency / N) is smaller than 4 MHz, that is, when the rotation direction of the rotation vector V when the output frequency / N is larger than 36 MHz is referred to as a positive direction, it is negative. This means that the frequency of the rotation vector V rotating in the direction has become lower. At this time, as shown in FIG. 10B, the frequency of the rotation vector V added with the reverse rotation, which is the output of the reverse rotation vector multiplication unit 5, is also lowered. Accordingly, as shown in FIG. 10C, the output of the phase time difference detection unit 71 is also reduced (negative speed is reduced), and the output (phase difference) and frequency are finely adjusted as shown in FIG. The addition value of the second addition unit 72 that adds the amount also decreases. These changes are that each value starts to increase in FIGS. 10 and 11.

更に第２の加算部７２の出力つまり位相差の累積加算部７３の入力が上昇していることから、位相差の累積加算部７３の出力が時刻ｔ１に遅れた時刻ｔ２にて上昇し始める。更に電圧制御発振器１の出力周波数が上昇して、分周後の周波数が３６ＭＨｚになり、キャリアリムーブ４から取り出される回転ベクトルＶの速度が停止するタイミングとなる。ここで租調整周波数をΔＦ（ｎ・ｆａ）とし、微調整周波数をΔｆ（ｍ・ｆｂ）とすると、キャリアリムーブ４から取り出される回転ベクトルＶの周波数が周波数の調整分ΔＦ＋Δｆよりも未だ小さく、その周波数差（第２の加算部７２の出力）が負の値であることから、回転ベクトルＶの周波数は上昇する。やがて回転ベクトルＶの周波数は時刻ｔ３にて前記周波数の調整分ΔＦ＋Δｆと同じになるが、それまでのＰＬＬの履歴により更に上昇する。   Further, since the output of the second adder 72, that is, the input of the phase difference cumulative adder 73 is rising, the output of the phase difference cumulative adder 73 starts to rise at time t2, which is delayed from time t1. Further, the output frequency of the voltage controlled oscillator 1 increases, the frequency after frequency division becomes 36 MHz, and the speed of the rotation vector V taken out from the carrier remove 4 comes to a stop timing. Here, if the adjustment frequency is ΔF (n · fa) and the fine adjustment frequency is Δf (m · fb), the frequency of the rotation vector V extracted from the carrier remove 4 is still smaller than the frequency adjustment ΔF + Δf, Since the frequency difference (output of the second adder 72) is a negative value, the frequency of the rotation vector V increases. Eventually, the frequency of the rotation vector V becomes the same as the frequency adjustment ΔF + Δf at time t3, but further increases due to the history of the PLL thus far.

しかし図１１（ｂ）に示すように位相差の累積加算部７３の出力が上昇して時刻ｔ４にて「正」に転じると、図１１（ｃ）に示すようにループフィルタ８の出力が上昇し始める。ループフィルタ８の出力が負の電圧から正の電圧になったところで電圧出力部１１からの出力電圧がループフィルタ８の出力電圧分だけ低くなって電圧制御発振器１に供給されることになるので、図１１（ｄ）に示すように電圧制御発振器１の出力周波数が低くなろうとする。このため回転ベクトルＶの速度が落ち始め、これにより第２の加算部７２の出力が小さくなろうとするので、位相差の累積加算部７３の出力が低くなろうとする。こうしてやがて位相の時間差検出部７１の出力がΔｆ（上述の具体例では１９Ｈｚ）に収束し（図１０（ｃ））、第２の加算部７２の出力、即ち周波数差取り出し手段で取り出された周波数差がゼロになる。これによりＰＬＬがロックされ、電圧制御発振器１の出力周波数が設定周波数である５２０．０００１ＭＨｚにロックされる。なおループフィルタ８はこの例では完全積分機能を持たせているため、正の直流電圧に収束することになる。またシミュレーションでは、電圧制御発振器１の動作をスタートさせてから、ＰＬＬがロックされるに至るまでの時間はおよそ１５０ｍｓｅｃであった。   However, when the output of the phase difference accumulating unit 73 rises as shown in FIG. 11B and turns to “positive” at time t4, the output of the loop filter 8 rises as shown in FIG. 11C. Begin to. When the output of the loop filter 8 changes from a negative voltage to a positive voltage, the output voltage from the voltage output unit 11 is lowered by the output voltage of the loop filter 8 and is supplied to the voltage controlled oscillator 1. As shown in FIG. 11D, the output frequency of the voltage controlled oscillator 1 tends to be lowered. For this reason, the speed of the rotation vector V starts to drop, and thereby the output of the second adder 72 tends to decrease, so the output of the cumulative adder 73 for phase difference tends to decrease. In this way, the output of the phase time difference detection unit 71 eventually converges to Δf (19 Hz in the above specific example) (FIG. 10C), and the output of the second addition unit 72, that is, the frequency extracted by the frequency difference extraction means. The difference is zero. As a result, the PLL is locked, and the output frequency of the voltage controlled oscillator 1 is locked to the set frequency of 520.0001 MHz. Since the loop filter 8 has a complete integration function in this example, the loop filter 8 converges to a positive DC voltage. In the simulation, the time from when the operation of the voltage controlled oscillator 1 was started until the PLL was locked was about 150 msec.

上述の実施の形態では、電圧制御発振器１の出力周波数に応じた速度（周波数）で回転する回転ベクトルを取り出し、この回転ベクトルの周波数と出力周波数が設定周波数になったときの回転ベクトルの周波数との差分を取り出して電圧制御発振器１にフィードバックしてＰＬＬを形成しているので、広い周波数帯域に亘って細かな周波数設定を低ノイズで行うことができる。そして周波数差を取り出すにあたって、粗い周波数設定で逆回転する逆回転ベクトルを用いて回転ベクトルの速度を落とし込み、その微速回転ベクトルの速度を検出してその検出値と予め計算しておいて微調整分とを付き合わせてその差分を取り出すようにしている。従って既述のようにデータ量を抑えかつ簡単な演算により回転ベクトルの周波数を検出することができ、従ってメモリ容量が小さくかつ演算の負荷が小さい周波数シンセサイザを提供できる。   In the above-described embodiment, the rotation vector that rotates at a speed (frequency) corresponding to the output frequency of the voltage controlled oscillator 1 is extracted, and the frequency of the rotation vector and the frequency of the rotation vector when the output frequency becomes the set frequency Since the PLL is formed by taking out the difference between them and feeding back to the voltage controlled oscillator 1, fine frequency setting can be performed with low noise over a wide frequency band. When extracting the frequency difference, the speed of the rotation vector is reduced using a reverse rotation vector that rotates in reverse with a rough frequency setting, the speed of the fine rotation vector is detected, and the detected value is calculated in advance and finely adjusted. And the difference is taken out. Therefore, as described above, it is possible to detect the frequency of the rotation vector by suppressing the amount of data and performing a simple calculation, and therefore it is possible to provide a frequency synthesizer with a small memory capacity and a small calculation load.

なお分周比Ｎの決め方は、電圧制御発振器１の出力周波数の設定値をＮで割ったときに、Ａ／Ｄ変換部３で用いる基準クロック信号の周波数と回転ベクトル取り出し手段で用いられるω0／２πとの差に最も近い周波数となるように決めることに限定されるものではない。   The frequency division ratio N is determined by dividing the set value of the output frequency of the voltage controlled oscillator 1 by N and the frequency of the reference clock signal used in the A / D converter 3 and the ω0 / It is not limited to determining the frequency closest to the difference from 2π.

本発明に係る周波数シンセサイザの基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the frequency synthesizer which concerns on this invention. 本発明に係る周波数シンセサイザの実施の形態を示すブロック図である。1 is a block diagram showing an embodiment of a frequency synthesizer according to the present invention. 上記の実施の形態に用いられるキャリアリムーブを示す構成図である。It is a block diagram which shows the carrier remove used for said embodiment. キャリアリムーブにて得られる回転ベクトルを示す説明図である。It is explanatory drawing which shows the rotation vector obtained by a carrier remove. 逆回転ベクトル乗算部の構成を示す構成図である。It is a block diagram which shows the structure of a reverse rotation vector multiplication part. パラメータ発生部において逆回転ベクトルを発生させるためのデータテーブルを示す説明図であるIt is explanatory drawing which shows the data table for generating a reverse rotation vector in a parameter generation part. キャリアリムーブで得られた回転ベクトルと逆回転ベクトルとを周波数差取り出し手段により互いに乗算する様子を示す説明図である。It is explanatory drawing which shows a mode that the rotation vector and reverse rotation vector obtained by carrier removal are mutually multiplied by a frequency difference extraction means. 相前後するタイミングでサンプリングした回転ベクトルの位相差を示す説明図である。It is explanatory drawing which shows the phase difference of the rotation vector sampled at the timing which precedes and follows. 図１のブロック図における位相差の累積加算部及びループフィルタの構成を示す構成図であるFIG. 2 is a configuration diagram illustrating a configuration of a phase difference accumulation unit and a loop filter in the block diagram of FIG. 1. 上記の実施の形態におけるキャリアリムーブ、周波数差取り出し手段及び位相の時間差検出部の各出力レベルを示すタイムチャート図The time chart figure which shows each output level of the carrier remove in said embodiment, a frequency difference extraction means, and the time difference detection part of a phase 位相差の累積加算部及びループフィルタの各入力レベルと、ループフィルタ及び電圧制御発振器の各出力レベルとを示すタイムチャートである。It is a time chart which shows each input level of the accumulation addition part of a phase difference and a loop filter, and each output level of a loop filter and a voltage controlled oscillator. 従来の周波数シンセサイザの構成を示すブロック図である。It is a block diagram which shows the structure of the conventional frequency synthesizer.

符号の説明Explanation of symbols

１ 電圧制御発振器
１１ 電圧出力部
２ 分周器
３ Ａ／Ｄ変換部
３１ 基準クロック発生部
４ キャリアリムーブ
５ 逆回転ベクトル演算部
６ パラメータ出力部
７１ 位相の時間差検出部
７２ 加算部
７３ 位相差の累積加算部
８ ループフィルタ

DESCRIPTION OF SYMBOLS 1 Voltage control oscillator 11 Voltage output part 2 Frequency divider 3 A / D conversion part 31 Reference clock generation part 4 Carrier removal 5 Reverse rotation vector calculation part 6 Parameter output part 71 Phase time difference detection part 72 Addition part 73 Accumulation of phase difference Adder 8 Loop filter

Claims (7)

供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて１／Ｎ（Ｎは整数）に分周する分周手段と、
前記電圧制御発振部の出力周波数の１／Ｎに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0／２πとの周波数差に相当する周波数で回転する回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す回転ベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数を計算し、この計算された周波数に基づいて粗い周波数刻みで設定した粗調整のための周波数と細かい周波数刻みで設定した微調整のための周波数とを求めるパラメータ出力部と、
前記パラメータ出力部にて計算された前記粗調整のための周波数で前記回転ベクトルに対して逆回転する逆回転ベクトルを乗算して、前記回転ベクトルとの差分周波数で回転する微速回転ベクトルを得る手段と、
この手段で求められた微速回転ベクトルの周波数と、前記微調整のための周波数との差分に対応する値を積分する手段と、
この手段で求められた積分値に相当する電圧信号を前記電圧制御発振部に帰還する手段と、を備え、
電圧制御発振部、回転ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする周波数シンセサイザ。 A voltage-controlled oscillator that oscillates a frequency signal having a frequency according to the supplied voltage;
Frequency dividing means for dividing the frequency signal into 1 / N (N is an integer) according to the set frequency of the voltage controlled oscillation unit;
An analog / digital converter that samples a sine wave signal having a frequency corresponding to 1 / N of the output frequency of the voltage-controlled oscillator based on a reference clock signal and outputs the sampled value as a digital signal;
The frequency signal corresponding to the output signal from the analog / digital conversion unit is subjected to quadrature detection using a digital signal of a sine wave signal having a frequency of ω0 / 2π, and the frequency difference between the frequency of the frequency signal and ω0 / 2π is detected. Rotation vector extraction means for extracting a real part and an imaginary part when a rotation vector rotating at a frequency corresponding to
Calculate the frequency of the rotation vector when the output frequency of the voltage-controlled oscillator reaches a set value, and use the coarse adjustment frequency and fine frequency increments set in coarse frequency increments based on the calculated frequency. a parameter output portion for obtaining a frequency for fine adjustment setting,
Means for multiplying a reverse rotation vector that reversely rotates with respect to the rotation vector by the frequency for the coarse adjustment calculated by the parameter output unit to obtain a slow speed rotation vector that rotates at a difference frequency from the rotation vector. When,
Means for integrating a value corresponding to the difference between the frequency of the slow rotation vector determined by this means and the frequency for fine adjustment;
Means for feeding back a voltage signal corresponding to the integral value obtained by this means to the voltage-controlled oscillator,
A PLL is formed by the voltage controlled oscillation unit, the rotation vector extracting means, and the means for feeding back the voltage signal to the voltage controlled oscillation unit, and the output frequency of the voltage controlled oscillation unit is adjusted to the set frequency when the PLL is locked. This is a frequency synthesizer. 微速回転ベクトルの周波数は、回転ベクトルを表す複素平面上の位相θをｓｉｎθとみなすことができて、その周波数を近似計算により求めることができる程度に低いことを特徴とする請求項１記載の周波数シンセサイザ。 Frequency of Fine speed rotation vector, a phase θ on the complex plane representing a rotational vector can be regarded as sin [theta, frequency of claim 1 wherein the low to the extent that can be obtained by approximate calculation its frequency Synthesizer. 供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて１／Ｎ（Ｎは整数）に分周する分周手段と、
前記電圧制御発振部の出力周波数の１／Ｎに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0／２πとの周波数差に相当する周波数で回転する回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す回転ベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数を計算するパラメータ出力部と、
前記回転ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に相当する信号を積分して前記電圧制御発振部に帰還する手段と、を備え、
前記パラメータ出力部は、粗調整のための周波数刻みｆａの整数倍の周波数のうち、電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）と、前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂの整数倍のうち、電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数と前記周波数ｎ・ｆａとの差に最も近い周波数ｍ・ｆｂ（ｍは整数）と、を計算し、
前記周波数差取り出し手段は、前記回転ベクトル取り出し手段により得られた前記回転ベクトルに、周波数ｎ・ｆａで逆回転する逆回転ベクトルを乗算して、前記回転ベクトルの周波数から逆回転ベクトルの周波数を差し引いた周波数の微速回転ベクトルを取り出す手段と、前記微速回転ベクトルの周波数を、当該微速回転ベクトルの各サンプリング時の実数部分及び虚数部分の値から求める微速回転ベクトルの微速検出手段と、この微速検出手段で検出された微速回転ベクトルの周波数と周波数ｍ・ｆｂとの差に相当する信号を出力する手段と、を備え、
電圧制御発振部、回転ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする周波数シンセサイザ。 A voltage-controlled oscillator that oscillates a frequency signal having a frequency according to the supplied voltage;
Frequency dividing means for dividing the frequency signal into 1 / N (N is an integer) according to the set frequency of the voltage controlled oscillation unit;
An analog / digital converter that samples a sine wave signal having a frequency corresponding to 1 / N of the output frequency of the voltage-controlled oscillator based on a reference clock signal and outputs the sampled value as a digital signal;
The frequency signal corresponding to the output signal from the analog / digital conversion unit is subjected to quadrature detection using a digital signal of a sine wave signal having a frequency of ω0 / 2π, and the frequency difference between the frequency of the frequency signal and ω0 / 2π is detected. Rotation vector extraction means for extracting a real part and an imaginary part when a rotation vector rotating at a frequency corresponding to
A parameter output unit for calculating the frequency of the rotation vector when the output frequency of the voltage controlled oscillation unit reaches a set value;
A frequency difference extracting means for extracting a difference between the frequency of the rotation vector and the frequency calculated by the parameter output unit;
Means for integrating a signal corresponding to the frequency difference extracted by the frequency difference extracting means and feeding back to the voltage controlled oscillation unit,
The parameter output unit has a frequency n · fa () that is closest to the frequency of the rotation vector when the output frequency of the voltage-controlled oscillation unit reaches a set value among frequencies that are integral multiples of the frequency increment fa for coarse adjustment. n is an integer) and an integer multiple of the frequency increment fb for fine adjustment smaller than the frequency increment fa, and the frequency of the rotation vector and the frequency when the output frequency of the voltage controlled oscillation unit becomes a set value. a frequency m · fb (m is an integer) closest to the difference from n · fa;
The frequency difference extraction unit multiplies the rotation vector obtained by the rotation vector extraction unit by a reverse rotation vector that rotates in reverse at a frequency of n · fa, and subtracts the frequency of the reverse rotation vector from the frequency of the rotation vector. Means for taking out the slow rotation vector of the slow speed, the slow speed detection means for the slow speed rotation vector for obtaining the frequency of the slow speed rotation vector from the values of the real part and the imaginary part at the time of each sampling of the slow speed rotation vector, and this slow speed detection means And a means for outputting a signal corresponding to the difference between the frequency of the slow rotation vector detected in step 1 and the frequency m · fb,
A PLL is formed by the voltage controlled oscillation unit, the rotation vector extracting means, and the means for feeding back the voltage signal to the voltage controlled oscillation unit, and the output frequency of the voltage controlled oscillation unit is adjusted to the set frequency when the PLL is locked. This is a frequency synthesizer. 周波数差に相当する信号を積分して前記電圧制御発振部に帰還する手段は、微速回転ベクトルの周波数と周波数ｍ・ｆｂとの差に相当する信号を累積する手段を含むことを特徴とする請求項３記載の周波数シンセサイザ。 Billing means for feeding back to said voltage controlled oscillator by integrating the signal corresponding to the frequency difference, characterized in that it comprises a means for accumulating a signal corresponding to the difference between the frequency and the frequency m · fb very small speed rotation vector Item 4. A frequency synthesizer according to Item 3 . 微速回転ベクトルの周波数は、回転ベクトルを表す複素平面上の位相θをｓｉｎθとみなすことができて、その周波数を近似計算により求めることができる程度に低いことを特徴とする請求項３または４記載の周波数シンセサイザ。 Frequency of Fine speed rotation vector, a phase θ on the complex plane representing a rotational vector can be regarded as sin [theta, claim 3 or 4, wherein the low to the extent that can be obtained by approximate calculation its frequency Frequency synthesizer. 前記パラメータ出力部は、電圧制御発振部の出力周波数の設定値をＮで割ったときに、アナログ／ディジタル変換部で用いる基準クロック信号の周波数と回転ベクトル取り出し手段で用いられるω0／２πとの差に最も近い周波数となるＮの値を計算し、分周手段は、この値を用いて電圧制御発振部からの周波数信号を分周することを特徴とする請求項１ないし６のいずれか一つに記載の周波数シンセサイザ。 The parameter output unit calculates the difference between the frequency of the reference clock signal used in the analog / digital conversion unit and ω0 / 2π used in the rotation vector extraction means when the set value of the output frequency of the voltage controlled oscillation unit is divided by N. nearest the value of the frequency and becomes N calculated, dividing means is any one of claims 1 to 6, characterized in that dividing the frequency signal from the voltage controlled oscillator using this value The frequency synthesizer described in 1. 逆回転ベクトルは、複素表面上における逆回転ベクトルの位置を規定する実数部分及び虚数部分の組を回転方向に沿って順番に配列したデータテーブルと、逆回転ベクトルの回転方向及び周波数に対応するインクリメント数またはデクリメント数により前記データテーブルのアドレスを発生させる手段とにより生成されることを特徴とする請求項１ないし６のいずれか一つに記載の周波数シンセサイザ。 The reverse rotation vector is a data table in which a pair of a real part and an imaginary part defining the position of the reverse rotation vector on the complex surface is arranged in order along the rotation direction, and an increment corresponding to the rotation direction and frequency of the reverse rotation vector. the number or frequency synthesizer according to any one of claims 1 to 6, characterized in that it is produced by the means for generating the address of the data table by decrementing the number.
JP2005258330A 2005-09-06 2005-09-06 Frequency synthesizer Active JP4397363B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005258330A JP4397363B2 (en) 2005-09-06 2005-09-06 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005258330A JP4397363B2 (en) 2005-09-06 2005-09-06 Frequency synthesizer

Publications (3)

Publication Number Publication Date
JP2007074291A JP2007074291A (en) 2007-03-22
JP2007074291A5 JP2007074291A5 (en) 2009-07-23
JP4397363B2 true JP4397363B2 (en) 2010-01-13

Family

ID=37935375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005258330A Active JP4397363B2 (en) 2005-09-06 2005-09-06 Frequency synthesizer

Country Status (1)

Country Link
JP (1) JP4397363B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843704B2 (en) * 2009-09-30 2011-12-21 日本電波工業株式会社 Frequency synthesizer
US8395429B2 (en) 2011-03-31 2013-03-12 Nihon Dempa Kogyo Co., Ltd. Signal generating device and frequency synthesizer
US8653860B2 (en) 2011-05-20 2014-02-18 Nihon Dempa Kogyo Co., Ltd. Frequency synthesizer
JP7261077B2 (en) 2019-04-23 2023-04-19 日本電波工業株式会社 PLL device

Also Published As

Publication number Publication date
JP2007074291A (en) 2007-03-22

Similar Documents

Publication Publication Date Title
KR100990612B1 (en) Frequency synthesizer
JP4397363B2 (en) Frequency synthesizer
JP5066466B2 (en) Frequency synthesizer
JP4299352B2 (en) Digital processing equipment
EP3758235A1 (en) Device and method for synchronizing a high frequency power signal and an external reference signal
JP2007074291A5 (en)
US20050271180A1 (en) Phase-locked circuit
JP4713525B2 (en) Frequency synthesizer
CN101416395B (en) Digital processing apparatus
JP4874151B2 (en) Digital processing apparatus and frequency synthesizer
JP5624571B2 (en) Mobile communication device test signal generator and frequency control method thereof
WO2017129824A1 (en) A detector circuit
EP2003779A9 (en) Pll device
JP5189436B2 (en) Frequency synthesizer
WO2008126168A1 (en) Frequency synthesizer
JP2010230439A (en) Control circuit
Krieger et al. Frequency locked phase estimation under harmonically distorted conditions
JP2007295537A5 (en)
JPH03240317A (en) Digital pll circuit
LOOPS THE UNIVERSITY OF HULL DEPARTMENT OF ENGINEERING
WO2008123542A1 (en) Pll circuit device and control device
JP2013009365A (en) Frequency synthesizer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090605

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4397363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250