JP2007074291A - Frequency synthesizer - Google Patents
Frequency synthesizer Download PDFInfo
- Publication number
- JP2007074291A JP2007074291A JP2005258330A JP2005258330A JP2007074291A JP 2007074291 A JP2007074291 A JP 2007074291A JP 2005258330 A JP2005258330 A JP 2005258330A JP 2005258330 A JP2005258330 A JP 2005258330A JP 2007074291 A JP2007074291 A JP 2007074291A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- rotation vector
- voltage
- output
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、所望の周波数の発振出力が得られる周波数シンセサイザに関する。 The present invention relates to a frequency synthesizer that can obtain an oscillation output of a desired frequency.
標準信号発生器の一つとしてPLL(Phase Locked Loop)を応用した周波数シンセサイザがある。周波数シンセサイザは図12に示すように、電圧制御発振器101を分周器102により1/Nに分周してその分周出力を位相比較器103の一方の入力端に入力すると共に、基準信号発生器である例えば水晶発振器104の発振出力を分周器100にて1/Mに分周してその分周出力を位相比較器103の他方の入力端に入力し、その比較信号をループフィルタ105を介して電圧制御発振器101にフィードバックし、こうしてPLLを構成している(例えば特許文献1)。PLLがロックすると電圧制御発振器101の発振出力の周波数fvcoと水晶発振器104の発振出力の周波数f0とは、fvco/N=f0/Mの関係にあるので、fvco=(N/M)f0となる。分周器102はプログラマブルカウンタにより構成されていて外部よりディジタルデータで分周比Nを設定できることから、fvcoの周波数を自由に設定できることになる。
As one of standard signal generators, there is a frequency synthesizer applying a PLL (Phase Locked Loop). As shown in FIG. 12, the frequency synthesizer divides the voltage-controlled
周波数シンセサイザの応用としては、例えば移動局における局発振部として用いられる。即ち、基地局では所定の周波数帯域を移動局に割り当てるため、移動局側では、割り当てられた周波数帯域の発振出力を生成する必要があり、そのため局発振部に対し周波数を調整できる機能を持たせることが要請される。また無線通信機器の試験用信号源や放送機器などにも使用されている。 As an application of the frequency synthesizer, for example, it is used as a local oscillation unit in a mobile station. In other words, since the base station assigns a predetermined frequency band to the mobile station, the mobile station needs to generate an oscillation output of the assigned frequency band, so that the station oscillator has a function of adjusting the frequency. Is required. It is also used as a test signal source for radio communication equipment and broadcast equipment.
このように例えば通信分野において周波数シンセサイザを適用する場合には、他のチャネルとの混信を避けるためにノイズが少ないことが要求され、また電波が過密化していることから、周波数をできるだけ細かく設定できることが望ましい。周波数を細かく設定するためには、上記の分周比Nを大きくすればよいが、あまり大きくすると、ループに生じる遅延が長くなってノイズが大きくなり、実際にはNは1000程度が上限である。 In this way, for example, when applying a frequency synthesizer in the communication field, it is required to have low noise in order to avoid interference with other channels, and because radio waves are overcrowded, the frequency can be set as fine as possible Is desirable. In order to finely set the frequency, the above-described frequency division ratio N may be increased. However, if the frequency division ratio is increased too much, the delay occurring in the loop becomes longer and the noise becomes larger. .
このため説明の便宜上例えば1000MHz程度の周波数を1Hz単位で調整できる周波数シンセサイザを設計しようとすると、図12の装置を多段化する必要がある。即ち、Nの上限が1000であるとすると、位相比較器に入る基準信号の周波数(M/f0)を1MHzとすることで、1MHzきざみで設定できる1MHz〜1000MHzの周波数シンセサイザを制作できる。同様にして基準信号の周波数を1kHzとすることにより、1kHzきざみで設定できる1kHz〜1MHzの周波数シンセサイザを制作し、同様にして基準信号の周波数を1Hzとすることにより、1Hzきざみで設定できる1Hz〜1kHzの周波数シンセサイザを制作する。そして各周波数シンセサイザを段階的に合成することにより、1Hzきざみで1000Mヘルツまで設定できる周波数シンセサイザが得られることになる。 For this reason, if it is intended to design a frequency synthesizer that can adjust, for example, a frequency of about 1000 MHz in units of 1 Hz, the apparatus shown in FIG. 12 needs to be multistaged. That is, if the upper limit of N is 1000, a frequency synthesizer of 1 MHz to 1000 MHz that can be set in 1 MHz increments can be produced by setting the frequency (M / f0) of the reference signal entering the phase comparator to 1 MHz. Similarly, by setting the frequency of the reference signal to 1 kHz, a frequency synthesizer of 1 kHz to 1 MHz that can be set in steps of 1 kHz is produced. Similarly, by setting the frequency of the reference signal to 1 Hz, it can be set in steps of 1 Hz to 1 Hz. Produces a 1kHz frequency synthesizer. Then, by synthesizing each frequency synthesizer stepwise, a frequency synthesizer that can be set up to 1000 MHz in 1 Hz increments is obtained.
しかしながらこのようにすると、周波数を合成する各合成回路についてPLLを組まなければならないこともあって、回路構成が複雑で部品点数が多くなり、ノイズが多くなるという課題がある。 However, if this is done, a PLL must be assembled for each synthesis circuit that synthesizes the frequency, and there is a problem that the circuit configuration is complicated, the number of parts increases, and noise increases.
本発明は、従来の周波数シンセサイザとは原理が全く異なる新規な構成を採用することにより、広い帯域に亘って細かく周波数を設定することができ、しかも低ノイズな周波数信号が得られる周波数シンセサイザを提供することにある。 The present invention provides a frequency synthesizer capable of finely setting a frequency over a wide band and obtaining a low-noise frequency signal by adopting a novel configuration whose principle is completely different from that of a conventional frequency synthesizer. There is to do.
本発明の周波数シンセサイザは、 供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて1/N(Nは整数)に分周する分周手段と、
前記電圧制御発振部の出力周波数の1/Nに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ/ディジタル変換部と、
このアナログ/ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0/2πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0/2πとの周波数差に相当する周波数で回転する回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す回転ベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数を計算するパラメータ出力部と、
前記回転ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に相当する電圧信号を前記電圧制御発振部に帰還する手段と、を備え、
電圧制御発振部、回転ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する手段によりPLLが形成され、PLLがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする。
The frequency synthesizer of the present invention includes a voltage controlled oscillation unit that oscillates a frequency signal having a frequency corresponding to a supplied voltage,
Frequency dividing means for dividing the frequency signal into 1 / N (N is an integer) according to the set frequency of the voltage controlled oscillation unit;
An analog / digital converter that samples a sine wave signal having a frequency corresponding to 1 / N of the output frequency of the voltage-controlled oscillator based on a reference clock signal and outputs the sampled value as a digital signal;
The frequency signal corresponding to the output signal from the analog / digital conversion unit is subjected to quadrature detection using a digital signal of a sine wave signal having a frequency of ω0 / 2π, and the frequency difference between the frequency of the frequency signal and ω0 / 2π is detected. Rotation vector extraction means for extracting a real part and an imaginary part when a rotation vector rotating at a frequency corresponding to
A parameter output unit for calculating the frequency of the rotation vector when the output frequency of the voltage controlled oscillation unit reaches a set value;
A frequency difference extracting means for extracting a difference between the frequency of the rotation vector and the frequency calculated by the parameter output unit;
Means for feeding back a voltage signal corresponding to the frequency difference extracted by the frequency difference extracting means to the voltage-controlled oscillator,
A PLL is formed by the voltage controlled oscillation unit, the rotation vector extracting means, and the means for feeding back the voltage signal to the voltage controlled oscillation unit, and the output frequency of the voltage controlled oscillation unit is adjusted to the set frequency when the PLL is locked. It is characterized by that.
この発明のより具体的な態様の一例を挙げると、電圧制御発振部を駆動するための電圧を出力する電圧出力部を備え、
電圧制御発振部を駆動するための電圧を出力する電圧出力部を備え、
前記電圧信号を電圧制御発振部に帰還する手段は、周波数差取り出し手段の後段に設けられたループフィルタと、このループフィルタの出力電圧を前記電圧出力部からの出力電圧から差し引いて電圧制御発振部に供給する手段と、を含む。
An example of a more specific aspect of the present invention includes a voltage output unit that outputs a voltage for driving the voltage controlled oscillation unit,
A voltage output unit that outputs a voltage for driving the voltage controlled oscillation unit;
The means for feeding back the voltage signal to the voltage controlled oscillator includes a loop filter provided at a subsequent stage of the frequency difference extracting means, and a voltage controlled oscillator by subtracting the output voltage of the loop filter from the output voltage from the voltage output unit. Means for supplying to.
本発明の好ましい態様としては、例えば前記パラメータ出力部は、電圧制御発振部の出力周波数の設定値をNで割ったときに、アナログ/ディジタル変換部で用いる基準クロック信号の周波数と回転ベクトル取り出し手段で用いられるω0/2πとの差に最も近い周波数となるNの値を計算し、分周手段は、この値を用いて電圧制御発振部からの周波数信号を分周する例をあげることができる。 As a preferred aspect of the present invention, for example, the parameter output unit is configured to extract the reference clock signal frequency and rotation vector used in the analog / digital conversion unit when the output frequency setting value of the voltage controlled oscillation unit is divided by N. The value of N that is the frequency closest to the difference from ω0 / 2π used in the above calculation is calculated, and the frequency dividing means can use this value to divide the frequency signal from the voltage controlled oscillation unit. .
更に本発明の好ましい態様を示すと、前記パラメータ出力部は、粗調整のための周波数刻みfaの整数倍の周波数のうち、電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数に最も近い周波数n・fa(nは整数)と、前記周波数刻みfaよりも小さい微調整のための周波数刻みfbの整数倍のうち、電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数と前記周波数n・faとの差に最も近い周波数m・fb(mは整数)と、を計算し、
前記周波数差取り出し手段は、前記回転ベクトル取り出し手段により得られた前記回転ベクトルに、周波数n・faで逆回転する逆回転ベクトルを乗算して、前記回転ベクトルの周波数から逆回転ベクトルの周波数を差し引いた周波数の微速回転ベクトルを取り出す手段と、前記微速回転ベクトルの周波数を、当該微速回転ベクトルの各サンプリング時の実数部分及び虚数部分の値から求める微速回転ベクトルの微速検出手段と、この微速検出手段で検出された微速回転ベクトルの周波数と周波数m・fbとの差に相当する信号を出力する手段と、を備えている。
According to still another preferred aspect of the present invention, the parameter output unit includes the rotation vector when the output frequency of the voltage controlled oscillation unit becomes a set value out of the frequency that is an integral multiple of the frequency increment fa for coarse adjustment. The frequency n · fa (n is an integer) closest to the frequency and an integer multiple of the frequency step fb for fine adjustment smaller than the frequency step fa, the output frequency of the voltage controlled oscillation unit has become the set value A frequency m · fb (m is an integer) that is closest to the difference between the frequency of the rotation vector and the frequency n · fa;
The frequency difference extraction unit multiplies the rotation vector obtained by the rotation vector extraction unit by a reverse rotation vector that rotates in reverse at a frequency of n · fa, and subtracts the frequency of the reverse rotation vector from the frequency of the rotation vector. Means for taking out the slow rotation vector of the slow speed, the slow speed detection means for the slow speed rotation vector for obtaining the frequency of the slow speed rotation vector from the values of the real part and the imaginary part at the time of each sampling of the slow speed rotation vector, and this slow speed detection means And a means for outputting a signal corresponding to the difference between the frequency of the slow rotation vector detected in
この場合、微速回転ベクトルの周波数は、回転ベクトルを表す複素平面上の位相θをsinθとみなすことができて、その周波数を近似計算により求めることができる程度に低いことが好ましい。
また微速回転ベクトルの微速検出手段は、あるサンプリング時における微速回転ベクトルの実数部分及び虚数部分で決まる複素平面上の位置と、次のサンプリング時における微速回転ベクトルの実数部分及び虚数部分で決まる複素平面上の位置と、の距離を演算して、その演算値を両サンプリング時における微速回転ベクトルの位相差とみなす手段を含む構成とすることができる。
In this case, the frequency of the slow rotation vector is preferably low enough that the phase θ on the complex plane representing the rotation vector can be regarded as sin θ and the frequency can be obtained by approximate calculation.
Further, the slow detection means for the slow rotation vector includes a position on the complex plane determined by the real part and the imaginary part of the slow rotation vector at a certain sampling, and a complex plane determined by the real part and the imaginary part of the slow rotation vector at the next sampling. It can be configured to include means for calculating the distance from the upper position and regarding the calculated value as the phase difference of the slow rotation vector at the time of both samplings.
周波数差に相当する電圧信号を前記電圧制御発振部に帰還する手段は、例えば微速回転ベクトルの周波数と周波数m・fbとの差に相当する信号を累積する手段を含む。
また逆回転ベクトルは、複素表面上における逆回転ベクトルの位置を規定する実数部分及び虚数部分の組を回転方向に沿って順番に配列したデータテーブルと、逆回転ベクトルの回転方向及び周波数に対応するインクリメント数またはデクリメント数により前記データテーブルのアドレスを発生させる手段とにより生成することができる。
The means for feeding back the voltage signal corresponding to the frequency difference to the voltage controlled oscillator includes, for example, means for accumulating a signal corresponding to the difference between the frequency of the slow rotation vector and the frequency m · fb.
The reverse rotation vector corresponds to a data table in which a set of a real part and an imaginary part defining the position of the reverse rotation vector on the complex surface is arranged in order along the rotation direction, and the rotation direction and frequency of the reverse rotation vector. It can be generated by means for generating the address of the data table by the increment number or the decrement number.
本発明の周波数シンセサイザは、従来のように周波数の調整単位(いくつ刻みで周波数を調整できるかということ)を分周器の分周比に任せる手法とは全く異なる手法である。即ち、
イ.電圧制御発振部の出力周波数の正弦波信号を直交検波して、検波に用いた周波数信号の周波数との差分の周波数(速度)で回転する回転ベクトルを作成し、
ロ.電圧制御発振部の出力周波数が設定値になったときの回転ベクトルの周波数を予め計算しておいて、
ハ.電圧制御発振部を駆動したときに回転ベクトルの周波数と前記計算された周波数との差分に相当する電圧信号を電圧制御発振部にフィードバックして、その差分がゼロになるようにPLLを形成している。
従ってPLLがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることになるが、電圧制御発振部の出力周波数が設定値になったときの回転ベクトルの周波数を予め計算しておくだけで、そしていわば1段のPLLでありながら、出力周波数を設定できるので、ノイズが小さくしかも広い帯域に亘って細かく周波数を設定することができる。例えば数百MHzの電圧制御発振器を例えば1Hz単位あるいはそれ以下の単位で設定することができ、極めて画期的な周波数シンセサイザが得られる。
The frequency synthesizer of the present invention is a completely different method from the conventional method in which the frequency adjustment unit (how many frequencies can be adjusted) is left to the frequency divider ratio. That is,
I. Create a rotation vector that rotates at the frequency (speed) of the difference from the frequency of the frequency signal used for detection by quadrature detection of the sine wave signal of the output frequency of the voltage controlled oscillator.
B. Calculate in advance the frequency of the rotation vector when the output frequency of the voltage-controlled oscillator reaches the set value,
C. A voltage signal corresponding to the difference between the rotation vector frequency and the calculated frequency when the voltage controlled oscillator is driven is fed back to the voltage controlled oscillator, and a PLL is formed so that the difference becomes zero. Yes.
Therefore, when the PLL is locked, the output frequency of the voltage controlled oscillator is adjusted to the set frequency, but the rotation vector frequency when the output frequency of the voltage controlled oscillator reaches the set value is calculated in advance. However, since the output frequency can be set even though it is a single-stage PLL, the frequency can be set finely over a wide band with less noise. For example, a voltage controlled oscillator of several hundred MHz can be set in units of, for example, 1 Hz or less, and a very innovative frequency synthesizer can be obtained.
また電圧制御発振部を駆動したときに回転ベクトルの周波数と前記計算された周波数との差分を取り出すにあたって、回転ベクトルに対してその周波数に近い周波数で逆回転する逆回転ベクトルを作成してこの逆回転ベクトルで前記回転ベクトルにブレーキをかけて減速させ、そして減速した回転ベクトルについて周波数の近似計算を行って前記差分を求めるようにすれば、逆回転ベクトルの作成に必要なデータ量を少なくすることができ、そして減速した回転ベクトルについては周波数について近似計算を行うことが可能であるから(低速の場合には、θをsinθで近似できることから、n番目のサンプリング時と(n+1)番目のサンプリング時の回転ベクトルの位相差を、ベクトルを結ぶ直線で近似できるから)、演算の負担が少なくて済む。 Further, when extracting the difference between the frequency of the rotation vector and the calculated frequency when the voltage controlled oscillator is driven, a reverse rotation vector that reversely rotates at a frequency close to the rotation vector is created. If the rotation vector is braked and decelerated with the rotation vector, and the difference is obtained by performing an approximate calculation of the frequency of the decelerated rotation vector, the amount of data necessary to create the reverse rotation vector is reduced. Since it is possible to perform approximate calculation with respect to the frequency of the decelerated rotation vector (in the case of low speed, θ can be approximated by sin θ, so at the n-th sampling time and (n + 1) -th sampling time) The phase difference of the rotation vector can be approximated by a straight line connecting the vectors) I'll do it.
本発明の周波数シンセサイザは、新規な原理に基づいて動作するものであることから、先ず図1を参照しながら本発明の動作原理について簡単に概略的な説明をしておく。図1中1は、電圧制御発振部である電圧制御発振器であり、電圧出力部11から第1の加算部12を経て供給電圧に応じた周波数の矩形波である周波数信号を出力する。電圧制御発振器1からの周波数信号は分周手段2にて1/N(Nは整数)に分周され、更に正弦波に変換され、ディジタル信号に変換されるのであるが、ここでは回転ベクトル取り出し手段20により、前記周波数信号の周波数に応じた周波数(速度)で回転する回転ベクトルが取り出されるという説明にとどめる。
Since the frequency synthesizer of the present invention operates based on a novel principle, first, an outline of the operation principle of the present invention will be briefly described with reference to FIG. In FIG. 1,
回転ベクトル取り出し手段20の後段の周波数差取り出し手段30は、前記回転ベクトルの周波数と、電圧制御発振器1の出力周波数が設定周波数になったときの回転ベクトルの周波数frと、の差を取り出す。周波数差を取り出す手法としては、例えば電圧制御発振器1の出力周波数が設定周波数になったときに回転ベクトル取り出し手段20にて取り出される回転ベクトルの回転方向とは逆方向に周波数frで回転する逆回転ベクトルを作成し、前記回転ベクトルと逆回転ベクトルとを乗算してその周波数差を取り出す手法が挙げられる。
The frequency difference extraction means 30 following the rotation vector extraction means 20 extracts the difference between the frequency of the rotation vector and the frequency fr of the rotation vector when the output frequency of the voltage controlled
また逆回転ベクトルで回転ベクトルの周波数をある程度落としておいて、残りの周波数差分を例えば回転ベクトルの速度を近似式で検出するようにしてもよい。このような例をより具体化した例を挙げると、回転ベクトルの周波数をfrに一致させる調整(周波数差取り出し手段30により周波数差を取り出す調整工程)を、粗調整と微調整とに分ける。そして粗調整のための周波数刻みfaの整数倍の周波数のうち、電圧制御発振器1の出力周波数が設定値になったときの前記回転ベクトルの周波数に最も近い周波数n・fa(nは整数)を予め計算して、周波数n・faで逆回転する逆回転ベクトルを前記回転ベクトルに乗算して、前記回転ベクトルの周波数から逆回転ベクトルの周波数を差し引いた周波数の微速回転ベクトルを取り出す。そして前記周波数刻みfaよりも小さい微調整のための周波数刻みfbの整数倍のうち、frと前記周波数n・faとの差に最も近い周波数m・fb(mは整数)と、を計算し、前記微速回転ベクトルの周波数と周波数m・fbとの差を取り出し、こうして回転ベクトル取り出し手段により得られた回転ベクトルの周波数とfrとの差が求められる。
Alternatively, the rotation vector frequency may be reduced to some extent by the reverse rotation vector, and the remaining frequency difference may be detected by, for example, an approximate expression of the rotation vector speed. As a more specific example, such an adjustment that adjusts the frequency of the rotation vector to fr (adjustment step for extracting the frequency difference by the frequency difference extracting means 30) is divided into rough adjustment and fine adjustment. The frequency n · fa (n is an integer) that is closest to the frequency of the rotation vector when the output frequency of the voltage controlled
以上の一連の計算は、図示しないパラメータ出力部にて計算される。なおこのように周波数差を取り出す調整工程を粗調整と微調整とに分ける場合には、回転ベクトルの周波数がfrに近付いてきたときに正確な周波数差を得ることができる利点や、周波数の検出の演算が簡単になるという利点などがある。この点は後述の図2の具体例により明らかにされる。 The above series of calculations is performed by a parameter output unit (not shown). When the adjustment process for extracting the frequency difference is divided into rough adjustment and fine adjustment in this way, there is an advantage that an accurate frequency difference can be obtained when the frequency of the rotation vector approaches fr, and the frequency detection. There is an advantage such that the calculation of is simplified. This point will be clarified by a specific example of FIG. 2 described later.
そして周波数差取り出し手段30により取り出された周波数差に対応する電圧はループフィルタ40から電圧制御発振器1の入力側に負帰還され、この電圧分だけ電圧制御発振器1の入力電圧が差し引かれる。従って図1のループはPLLを形成しており、前記周波数差がゼロになったときにPLLがロックされ、電圧制御発振器1の出力周波数が設定周波数にロックされることになる。
The voltage corresponding to the frequency difference extracted by the frequency
即ち、電圧制御発振器1のスタート時には入力電圧が例えば時間に対して直線的に上昇し、それに伴って出力周波数が上昇し、回転ベクトル取り出し手段20にて取り出された回転ベクトルの周波数が高くなっていく。そしてこの周波数がPLLの制御範囲に入ってくると、予め計算された、電圧制御発振器1の出力周波数が設定周波数になったときの回転ベクトルの周波数frと回転ベクトルの周波数との差が小さくなってくる。この結果、フィードバック量が少なくなっていくので、電圧制御発振器1の出力周波数の上昇が抑えられ、前記周波数差がゼロに収束しようとし、この結果電圧制御発振器1の出力周波数は、設定周波数に収束しようとする。こうしてPLLがロックされると、電圧制御発振器1の出力周波数が設定周波数にロックされることになる。
That is, when the voltage controlled
実際には、設定周波数の大きさに応じて分周比を選択すればよいことから、回転ベクトルという発想を取り入れることにより、このように1段のPLLでありながら、広い周波数帯域に亘って細かな周波数設定を行うことができるのである。 Actually, it is only necessary to select a frequency division ratio according to the size of the set frequency. Therefore, by adopting the idea of a rotation vector, it is possible to finely cover a wide frequency band while being a single-stage PLL in this way. Therefore, it is possible to set a proper frequency.
以下に本発明の周波数シンセサイザを具体化した例を図2以降にて説明する。 電圧出力部11は、出力電圧が例えば時間の経過と共に直線的に所定の電圧まで上昇するように構成されている。所定の電圧とは、電圧制御発振器1から得ようとする設定周波数に応じた電圧に近い電圧であり、後述のパラメータ出力部により指定される。
電圧制御発振器1の後段に設けられた手段について順番に説明すると、2は例えばプログラマブルカウンタからなる分周器であり、この分周器2の分周比N(Nは整数)は後述のパラメータ出力部により決定される。分周器2の後段には、分周器2からの周波数信号である矩形波信号を正弦波信号に変換するための手段としてローパスフィルタ21が設けられている。
3はA/D(アナログ/ディジタル)変換器であり、ローパスフィルタ21からの周が数信号である正弦波信号を基準クロック発生部31からのクロック信号によりサンプリングしてそのサンプリング値をディジタル信号として出力する。基準クロック発生部31は、前記周波数信号をサンプリングするために周波数の安定性が極めて高い周波数信号であるクロック信号を出力する。
An example in which the frequency synthesizer of the present invention is embodied will be described below with reference to FIG. The
The means provided in the subsequent stage of the voltage-controlled
A/D変換器3で得られるディジタル信号で特定される高周波信号は基本波の他に高調波も含まれている。即ち高調波ひずみを有する正弦波をサンプリングする場合、その高調波成分が折り返しの影響を受けて、場合によっては周波数スペクトルにおける周波数軸上で基本波周波数と高調波の周波数とが重なる場合が想定される。そこでこのような重なりを避けて、電圧制御発振器1の出力周波数に正確に対応する回転ベクトルを後で取り出す必要がある。
The high frequency signal specified by the digital signal obtained by the A /
一般に周波数f1の正弦波信号を周波数fsのクロック信号でサンプリングした場合、その取り込み結果の周波数f2は(1)式で表される。ただしmod(,)はmodulo関数を表している。 In general, when a sine wave signal having a frequency f1 is sampled with a clock signal having a frequency fs, the frequency f2 obtained as a result of the capture is expressed by equation (1). However, mod (,) represents a modulo function.
f2=|mod(f1+fs/2,fs)−fs/2| ……(1)
この取り込み結果において、基本波周波数に対してn次の高調波の周波数はn×(基本波周波数)として表されるので、これをf2と置いて上記の(1)式に代入すれば、高調波がどのような周波数として取り込まれるかを計算することができる。この計算を用いることにより基本波の周波数と高調波の周波数とが重ならないように、分周器2からの高周波信号の周波数fcとサンプリング周波数(クロック信号の周波数)fsとを設定することができ、例えば回転ベクトルが停止するときのfcが36MHzとなるように分周比Nを設定し、fsを40MHzに設定する。この場合、A/D変換器3からのディジタル信号である出力信号で特定される周波数信号の基本波は4MHzの正弦波となる。なおfc/fsを9/10にすれば、基本波の周波数と高調波の周波数とが重ならないが、fc/fsはこの値に限られるものではない。
f2 = | mod (f1 + fs / 2, fs) −fs / 2 | (1)
In this acquisition result, the frequency of the nth-order harmonic with respect to the fundamental frequency is expressed as n × (fundamental frequency). If this is set as f2 and substituted into the above equation (1), the harmonic It can be calculated as to what frequency the wave is captured. By using this calculation, the frequency fc of the high frequency signal from the
A/D変換器3の後段には、キャリアリムーブ4が設けられている。このキャリアリムーブ4は、A/D変換器3からのディジタル信号により特定される正弦波信号に対して周波数がω0t/2π(角速度がω0t)の正弦波信号により直交検波を行い、A/D変換器3のディジタル信号により特定される周波数信号の周波数と検波に用いる正弦波信号の周波数との差の周波数で回転する回転ベクトルを取り出す手段、より詳しくはこの回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す手段に相当する。
A carrier remove 4 is provided at the subsequent stage of the A /
キャリアリムーブ4に関して詳述すると、キャリアリムーブ4は、図3に示すように前記正弦波信号に対してcos(ω0t)を掛け算する掛け算部41aと前記正弦波信号に対して−sin(ω0t)を掛け算する掛け算部41bと、掛け算部41a、41bの後段に夫々設けられたローパスフィルタ42a及び42bと、を備えている。従ってA/D変換器3で得られた正弦波信号をAcos(ω0t+θ)としたとき、掛け算部41aの出力及び掛け算部41bの出力は夫々(2)式及び(3)式により表される。
The carrier remove 4 will be described in detail. The carrier remove 4 has a
Acos(ω0t+θ)・cos(ω0t)
=1/2・Acosθ+1/2{cos(2ω0t)・cosθ+sin(2ω0t)・sinθ}……(2)
Acos(ω0t+θ)・−sin(ω0t)
=1/2・Asinθ−1/2{sin(2ω0t)・cosθ+cos(2ω0t)・sinθ}……(3)
そこで掛け算部41aの出力及び掛け算部41bの出力を夫々ローパスフィルタ42a及び42bを通すことにより、2ω0tの周波数信号は除去されるので、結局ローパスフィルタ42a、42bからは夫々1/2・Acosθと1/2・Asinθとが取り出される。ローパスフィルタ42a、42bにおける実際のディジタル処理は、掛け算部41a、41bから出力される時系列データについて連続する複数個のデータ例えば6個のデータの移動平均を演算している。
Acos (ω0t + θ) ・ cos (ω0t)
= 1/2 · Acosθ + 1/2 {cos (2ω0t) · cosθ + sin (2ω0t) · sinθ} (2)
Acos (ω0t + θ) ・ -sin (ω0t)
= 1/2 · Asinθ-1/2 {sin (2ω0t) · cosθ + cos (2ω0t) · sinθ} (3)
Therefore, by passing the output of the
以上のことは、A/D変換器3で得られた正弦波信号の周波数と直交検波に用いる正弦波信号の周波数が等しいときには、出力に時間関数が含まれないので、キャリアリムーブ4にて得られる回転ベクトルは停止していることになる。一方Acos(ω0t+θ)で表される正弦波信号の周波数が変化すると、Acos(ω0t+θ)はAcos(ω0t+θ+ω1t)となる。従って1/2・Acosθは1/2・Acos(θ+ω1t)となり、1/2・Asinθは1/2・Asin(θ+ω1t)となる。即ち、ローパスフィルタ42a、42bから得られた出力は、正弦波信号[Acos(ω0t+θ)]の周波数の変化分(ω1t)に対応する信号、つまりA/D変換器3で得られた正弦波信号の周波数と直交検波に用いた正弦波信号の周波数との差分(ω1t/2π)の速度で回転するベクトルを複素表示したときの実数部分(I)及び虚数部分(Q)である。なお、この明細書では周波数と角速度とを使い分ける意義はないことから、両者を混在して用いることがある。
As described above, when the frequency of the sine wave signal obtained by the A /
図4はこの回転ベクトルVを表した図であり、この回転ベクトルVは長さがAであり、回転速度がω1t(=φ)である(周波数がω1t/2π)。この例では直交検波に用いた周波数は4MHzであり、A/D変換器3で得られた正弦波信号の周波数が4MHzであれば回転ベクトルの回転速度はゼロであるが、4MHzからずれていれば、そのずれた周波数差に応じた周波数(回転速度)で回転することになる。
FIG. 4 is a diagram showing the rotation vector V. The rotation vector V has a length A and a rotation speed ω1t (= φ) (frequency is ω1t / 2π). In this example, the frequency used for quadrature detection is 4 MHz. If the frequency of the sine wave signal obtained by the A /
キャリアリムーブ4の後段には、逆回転ベクトル乗算部5が設けられている。この逆回転ベクトル乗算部5は、キャリアリムーブ4にて得られた回転ベクトルVに対して、パラメータ出力部6にて作成された逆回転ベクトルV`を乗算するものである。この乗算は、直感的な表現を使えば回転ベクトルVの速度を逆回転ベクトルV`の速度分だけ減速することになり、言い換えれば、回転ベクトルVの周波数と逆回転ベクトルV`の周波数との差で回転する回転ベクトルを得ることになる。
A reverse rotation
逆回転ベクトル乗算部5における演算について説明すると、キャリアリムーブ4及び逆回転ベクトル乗算部5は、コンピュータの演算により実行されるものであり、その演算のサンプリングにおいてあるタイミングのサンプリング例えばn回目の回転ベクトルVのサンプリング値がI(n)+jQ(n)であったとすると、n回目の逆回転ベクトルV`のサンプリング値はI`(n)+jQ`(n)である。両ベクトルを乗算したベクトルI+jQは、{I(n)+jQ(n)}×{I`(n)+jQ`(n)}となる。この式を整理すると、(4)式となる。
I+jQ={I(n)・I`(n)−Q(n)・Q`(n)}+j{I(n)・Q`(n)+I`(n)・Q(n)} ……(4)
図5は、逆回転ベクトル乗算部5の構成を示しており、(4)式の演算を行っている。
逆回転ベクトルV`を発生するとは、実際には複素平面上におけるベクトルが逆回転するように当該ベクトルの実数部分及び虚数部分の値つまり逆回転ベクトルV`の位相をφ`とすると、cosφ`とsinφ`との値を発生させることである。図6は、ベクトルのcosφ`とsinφ`との組がベクトルの回転方向に沿って順番には配列されたI/Qテーブル60を示しており、パラメータ出力部6は、この例では前記I/Qテーブル60を備えていて、指示された電圧制御発振器1の設定周波数に応じて決定されるインクリメント数またはデクリメント数でI/Qテーブル60のアドレスを読み出し、逆回転ベクトル乗算部5に出力している。例えばアドレスを「0」から「11」までクロックの読み出しのタイミングにより1個づつ読み出し、再び「0」に戻ると、12クロックでベクトルが複素平面にて時計回りで1回転することになり、インクリメント数を2にして1個おきにアドレスを読み出すと、ベクトルの速度が倍速になる。インクリメントして読み出すかデクリメントして読み出すかは、キャリアリムーブ4にて取り出された回転ベクトルVの回転方向により決めることができる。こうして回転ベクトルVに対して逆回転する逆回転ベクトルV`を生成することができる。なお図6のI/Qテーブル60は、本発明の理解を容易にするために模式的に作成されたものであり、実際のテーブルの好ましい作成例を挙げたものではない。
The calculation in the reverse rotation
I + jQ = {I (n) .I` (n) -Q (n) .Q` (n)} + j {I (n) .Q` (n) + I` (n) .Q (n)} (4)
FIG. 5 shows the configuration of the reverse rotation
The generation of the reverse rotation vector V ` means that the value of the real part and the imaginary part of the vector, that is, the phase of the reverse rotation vector V ` is φ ` so that the vector on the complex plane is actually reversely rotated. And sinφ ` are generated. FIG. 6 shows an I / Q table 60 in which pairs of vector cosφ ` and sinφ ` are arranged in order along the rotation direction of the vector, and the
図2におけるここまでのブロックについて、具体的な一連の演算に関して述べておく。電圧制御発振器1の出力周波数をfvcoとすると、分周器2にて分周された周波数はfvco/Nとなる。A/D変換部3では、周波数がfsのクロック信号によりサンプリングされるため、A/D変換部3にて得られたディジタル信号により特定される周波数信号の周波数は、fs−(fvco/N)となる。この例ではfsは40MHzであるから、40MHz−(fvco/N)となる。そしてキャリアリムーブ4における検波に用いられる正弦波信号の周波数(ω0t/2π)は4MHzとしているので、キャリアリムーブ4から取り出される回転ベクトルVの周波数は、40MHz−(fvco/N)−4MHzとなる。
With respect to the blocks so far in FIG. 2, a specific series of operations will be described. If the output frequency of the voltage controlled
ところでこの発明は、電圧制御発振器1の出力周波数fvcoが設定周波数になったときに回転ベクトルVの周波数と前記周波数frとの周波数差がゼロになるように制御される。もし(fvco/N)が36MHzであれば、回転ベクトルVは停止いるので(周波数がゼロであるので)、この場合は、逆回転ベクトルV`の周波数をゼロに設定することで、PLLがロックされ、電圧制御発振器1の出力周波数fvcoが設定周波数になる。しかしこのようなケースは1点しかないので、実際にはキャリアリムーブ4から取り出される回転ベクトルVはある速度で回転している。このため、回転ベクトルVを止めるための逆回転ベクトルV`を発生させることが必要になるのであるが、一連の計算はソフトウエアで行われることから、逆回転ベクトルV`を発生させるためのデータを格納するメモリ容量はできるだけ小さくしたいというのが、設計上の要請である。
By the way, the present invention is controlled so that the frequency difference between the frequency of the rotation vector V and the frequency fr becomes zero when the output frequency fvco of the voltage controlled
この観点からすると、電圧制御発振器1の設定周波数をfsetとすると、fset/Nができる限り36MHzに近い方が好ましく、この例では、パラメータ出力部6において、ユーザにより設定された所望の設定周波数fsetに対し、fset/Nが36MHzに最も近くなる整数を演算し、その整数を分周器2の分周比Nとしている。こうすることによってキャリアリムーブ4から取り出された回転ベクトルVを止めるための逆回転ベクトルV`の周波数は、4MHzよりも小さい値になり、逆回転ベクトルV`を発生させるためのデータ量が少なくて済む。
From this point of view, assuming that the set frequency of the voltage controlled
ここで周波数の具体例を挙げると、電圧制御発振器1の設定周波数fsetを例えば520.0001MHzとすると、分周比Nは、例えばfset/36MHzに最も近い整数であるとした場合、N=14となる。この場合、電圧制御発振器の出力周波数が設定周波数fsetであるときの分周後の周波数は、fset/14=37.1428642857143MHzである。既述のように分周後の周波数が36MHzのときに、A/D変換部3にて得られるディジタル値により特定される周波数信号の周波数は、40MHz−36MHz=4MHzであり、4MHzの正弦波信号で直交検波を行うキャリアリムーブ4を通して得られる回転ベクトルVの周波数は4MHz−4MHz=0、つまり回転ベクトルVは停止することになる。従ってfset/14=37.1428642857143MHzの周波数信号がA/D変換部3にてディジタル化され、その周波数信号がキャリアリムーブ4に入力されて得られる回転ベクトルVの周波数は、37.1428642857143MHz−36MHz=1.1428642857143MHzとなる。
このような演算は、周波数シンセサイザに対して設定周波数を入力することにより、電圧制御発振器1を動作させる以前にパラメータ出力部6にて行われる。またパラメータ出力部6は、図示しないメモリを参照して、設定周波数に近い周波数が得られる電圧値を選択し、これにより電圧出力部11の出力電圧がその電圧値に向かって上昇することになる。そして分周比Nを14に設定し、また逆回転ベクトルV`の周波数を1.1428642857143MHzに設定すれば
A/D変換部3にて得られる周波数信号の周波数が1.1428642857143MHzとなるまで、電圧制御発振器1の出力周波数fvcoが上昇し、やがて回転ベクトルVの周波数と逆回転ベクトルV`の周波数とが一致したときにPLLがロックされ、fvcoがfsetに収束する。
図7は、回転ベクトルVが逆回転ベクトルV`により逆回し処理が行われて停止した状態をイメージ的に示す図である。
As a specific example of the frequency, if the set frequency fset of the voltage controlled
Such calculation is performed by the
FIG. 7 is a diagram conceptually illustrating a state in which the rotation vector V is stopped by being reversely rotated by the reverse rotation vector V `.
ところで上述の動作は、逆回転ベクトルV`だけに頼って回転ベクトルVを止める方式の場合の動作であり、この場合には、逆回転ベクトル乗算部5で得られた回転ベクトルの周波数に対応する信号をループフィルタ8に入力すればよい。しかしながら、このような構成では逆回転ベクトルV`を発生させるためのデータ量がかなり多くなってしまう。このため図2に示す実施の形態では、逆回転ベクトルV`により回転ベクトルVの周波数をある程度まで減速し、残りの減速を後段の位相の時間差検出部71、加算部72及び位相差の累積加算部73の動作に任せている。言い換えれば、逆回転ベクトル乗算部5では回転ベクトルVの周波数の粗調整を行い、後段部位において回転ベクトルVの微調整を行うことで、回転ベクトルVを停止させている。
By the way, the above-described operation is an operation in the case of a method of stopping the rotation vector V by relying only on the reverse rotation vector V `. In this case, the operation corresponds to the frequency of the rotation vector obtained by the reverse rotation
回転ベクトルVの周波数の粗調整を行う逆回転ベクトルV`の周波数は、例えば152.587890625Hz刻みで設定できるようになっている。その理由は、40MHzにてデータをサンプリングする場合、逆回転ベクトルV`の位相のポイント数を2の18乗に設定すると、40MHz/2の18乗=152.587890625Hzとなるからである。つまりパラメータ出力部6では、最小租調周波数(周波数刻みfa)が152.587890625Hzであり、上記の回転ベクトルVの周波数である1142864.2857143Hz(1.1428642857143MHz)に対して周波数刻みfaを何倍したら最も近くなるかを計算する。
1142864.2857143Hz/152.587890625Hzに最も近い整数は7490であり、パラメータ出力部6はこの整数を求めることにより、電圧制御発振部1の出力周波数が設定値になったときの前記回転ベクトルVの周波数に最も近い周波数n・fa(nは整数)=7490・152.587890625Hz=1142883.30078125Hzを求める。
The frequency of the reverse rotation vector V ` for roughly adjusting the frequency of the rotation vector V can be set in increments of 152.5878890625 Hz, for example. The reason is that, when sampling data at 40 MHz, if the number of points of the phase of the reverse rotation vector V 設定 is set to 2 to the 18th power, the 18th power of 40 MHz / 2 = 152.5878890625 Hz. That is, in the
The integer closest to 11286264.2857143 Hz / 152.5878890625 Hz is 7490, and the
そしてパラメータ出力部6は、次の計算を行う。先ず回転ベクトルVの周波数から、逆回転ベクトルV`により調整される周波数を差し引き、142864.2857143Hz−1142883.30078125Hz=19.0150669664145Hzを求める。
更に粗調整用の前記周波数刻みfaよりも小さい微調整のための周波数刻みfbこの例では周波数刻み1Hzの整数倍のうち、電圧制御発振部1の出力周波数が設定値になったときの前記回転ベクトルVの周波数と前記周波数n・faとの差である19.0150669664145Hzに最も近い周波数m・fb(mは整数)を計算する。この場合、fbは1Hzであるから、mは19となり、19Hz分の調整が逆回転ベクトル乗算部5の後段の部分により行われることになる。
Then, the
Further, the frequency increment fb for fine adjustment which is smaller than the frequency increment fa for coarse adjustment. In this example, the rotation when the output frequency of the voltage controlled
図2に戻って71は位相の時間差検出部、72は第2の加算部、73は位相差の累積加算部、8はループフィルタ、80はD/A(ディジタル/アナログ)変換部である。
回転ベクトルVの回転は逆回転ベクトルV`により減速されているので、回転ベクトルVの周波数(速度)を簡単な近似式で求めることができる。図8に示すように複素平面上において、(n−1)番目のサンプリングにより求めた回転ベクトルV(n−1)とn番目のサンプリングにより求めた回転ベクトルV(n)=V(n−1)+ΔVとのなす角度Δφ、即ち両サンプリング時の回転ベクトルVの位相差Δφは、回転ベクトルVの周波数がサンプリング周波数よりも十分に小さくかつθ=sinθとみなせる程度であれば、ΔVの長さとみなすことができる。
Returning to FIG. 2,
Since the rotation of the rotation vector V is decelerated by the reverse rotation vector V `, the frequency (speed) of the rotation vector V can be obtained by a simple approximate expression. As shown in FIG. 8, on the complex plane, the rotation vector V (n-1) obtained by the (n-1) th sampling and the rotation vector V (n) = V (n-1) obtained by the nth sampling. ) The angle Δφ formed by + ΔV, that is, the phase difference Δφ of the rotation vector V at the time of both samplings is the length of ΔV if the frequency of the rotation vector V is sufficiently smaller than the sampling frequency and θ = sin θ. Can be considered.
ΔVを求める近似式について説明すると、先ず位相差Δφは(5)式で表される。なおimagは虚数部分、conj{V(n)}はV(n)の共役ベクトル、Kは常数である。 The approximate expression for obtaining ΔV will be described. First, the phase difference Δφ is expressed by the equation (5). Here, imag is an imaginary part, conj {V (n)} is a conjugate vector of V (n), and K is a constant.
Δφ=K・imag[ΔV・conj{V(n)}] ……(5)
ここでI値(回転ベクトルVの実数部分)及びQ値(回転ベクトルVの虚数部分)についてn番目のサンプリングに対応する値を夫々I(n)及びQ(n)とすれば、ΔV及びconj{V(n)}は複素表示すると夫々(6)式及び(7)式で表される。
Δφ = K · imag [ΔV · conj {V (n)}] (5)
Here, if the values corresponding to the n-th sampling for the I value (real part of the rotation vector V) and the Q value (imaginary part of the rotation vector V) are I (n) and Q (n), respectively, ΔV and conj {V (n)} is expressed by the equations (6) and (7), respectively, in complex display.
ΔV=ΔI+jΔQ ……(6)
conj{V(n)}=I(n)−jQ(n) ……(7)
ただしΔIはI(n)−I(n−1)であり、ΔQはQ(n)−Q(n−1)である。(6)式及び(7)式を(5)式に代入して整理すると、Δφは(8)式で表されることになる。
ΔV = ΔI + jΔQ (6)
conj {V (n)} = I (n) -jQ (n) (7)
However, ΔI is I (n) −I (n−1), and ΔQ is Q (n) −Q (n−1). If the expressions (6) and (7) are substituted into the expression (5) and rearranged, Δφ is expressed by the expression (8).
Δφ=ΔQ・I(n)−ΔI・Q(n) ……(8)
前記位相の時間差検出部71は、このように近似式を用いてΔφを求める機能を備えている。このΔφは、逆回転ベクトル乗算部5にて減速された回転ベクトルVの周波数に対応する値であるから、位相の時間差検出部71は、減速された回転ベクトルVの周波数を出力する手段(微速ベクトル検出手段)であるといえる。
Δφ = ΔQ · I (n) −ΔI · Q (n) (8)
The phase time
なお回転ベクトルV(n−1)とV(n)とが求まればこの間の角度Δφを求める手法は種々の数学的手法を使うことができ、その一例として(5)式の近似式を挙げたに過ぎない。その数式としてはV(n)とV(n−1)の各終点を結ぶ線の中点と原点とを結ぶベクトルVOである{V(n)+V(n−1)}/2を用い、(5)式においてV(n)に代えてこのベクトルVOを代入してもよい。このような(5)式が近似できる理由は、VOとΔVとが直交しているとみなすことができ、このためΔVの長さは、VOを実軸と見たてたときのΔVの虚数値に相当すると取り扱えることができるからである。 If the rotation vectors V (n−1) and V (n) are obtained, various mathematical methods can be used as a method for obtaining the angle Δφ between them. As an example, the approximate expression (5) is given. It's just that. As the mathematical formula, {V (n) + V (n-1)} / 2 which is a vector VO connecting the midpoint of the line connecting the end points of V (n) and V (n-1) and the origin is used. In the equation (5), this vector VO may be substituted for V (n). The reason why the equation (5) can be approximated can be considered that VO and ΔV are orthogonal to each other. Therefore, the length of ΔV is the imaginary value of ΔV when VO is regarded as a real axis. This is because it can be handled if it corresponds to a numerical value.
一方パラメータ出力部6は、回転ベクトルVの周波数微調整分である19Hzの値を計算により求めているため、位相の時間差検出部71にて検出された回転ベクトルVの周波数と微調整分の19Hzとが加算部72にて突合されて、回転ベクトルVの周波数と微調整分の19Hzとの差分が取り出され、位相差の累積加算部73に入力される。そして位相差の累積加算部73からの出力値はループフィルタ8に入力される。
On the other hand, since the
本発明は、図1に示したように回転ベクトルVを止める処理を行うが、この処理は図2の例ではいわば逆回しすることによるラフな停止処理と微速になった回転ベクトルVを正確に止める処理とに分けており、後半の処理を位相の時間差検出部71と加算部72とに受け持たせていることになる。そして逆回転ベクトル乗算部5、位相の時間差検出部71及び第2の加算部72は、周波数差取り出し手段に相当する。
The present invention performs the process of stopping the rotation vector V as shown in FIG. 1. In this example of FIG. 2, this process is a rough stop process by reverse rotation, and the rotation vector V at a very low speed is accurately detected. The processing in the latter half is assigned to the phase time
位相差の累積加算部73は、図9(a)に示すようにあるサンプリング時における入力値をレジスタ73aに保持し、次のサンプリング時にそれまで保持されていた値を出力すると共に加算部73bに戻して入力値と加算し、その加算値をレジスタ73aに入力するように構成されている。
またループフィルタ8は、入力値を累積加算部8aにて累積加算すると共に、加算部8bにてその累積加算値に入力値を加算するように構成されている。入力値を加算部8bに入力する理由は、ループフィルタ8の出力が安定化するためである。このループフィルタ8の出力電圧は、D/A変換部80にてアナログ電圧とされて電圧出力部11の出力電圧から当該出力電圧を差し引くように第1の加算部12に入力される。
As shown in FIG. 9A, the phase
The
この例では、電圧制御発振部1から周波数差取り出し手段及びループフィルタ8を経て電圧制御発振部1に戻るループはPLLを形成している。またA/D変換器3からループフィルタ8に至るまでの各部位の演算処理はソフトウエアにより行っている。
In this example, a loop returning from the voltage controlled
次に図2に示す実施の形態の全体の動作について図10及び図11に記載したタイムチャートを参照しながら説明する。なお信号量の変化パターンについては、概略的に記載してあるが、シミュレーションにより得られた信号量の変化パターンは図10、図11のパターンよりも複雑なパターンになっている。今、上述の具体例で挙げたように、電圧制御発振器1の設定周波数fsetを例えば520.0001MHzとして図示しない入力部から入力したとする。パラメータ出力部6は、電圧制御発振器1の設定周波数と供給電圧との関係を書き込んだテーブルを備えていて、このテーブルにおける520.0001MHzに最も近い設定周波数を選択する。
Next, the overall operation of the embodiment shown in FIG. 2 will be described with reference to the time charts shown in FIGS. The change pattern of the signal amount is schematically described, but the change pattern of the signal amount obtained by the simulation is a more complicated pattern than the patterns of FIGS. Now, as described in the above specific example, it is assumed that the set frequency fset of the voltage controlled
また既述のようにしてfset/36MHzに最も近い整数である分周比N=14と、設定周波数が得られるときの回転ベクトルVの周波数を租調整量と微調整量とに分けたときの夫々の量と、を計算する。この場合、周波数の租調整量つまり逆回転ベクトルの周波数である1142883.30078125Hzと第2の加算器72に入力する微調整量である逆回し処理後の回転ベクトルの周波数19Hzとを計算する。
Further, as described above, the frequency division ratio N = 14 which is the integer closest to fset / 36 MHz and the frequency of the rotation vector V when the set frequency is obtained are divided into the adjustment amount and the fine adjustment amount. Calculate the amount of each. In this case, the frequency adjustment amount, that is, 1142883.30078125 Hz which is the frequency of the reverse rotation vector, and the frequency 19 Hz of the rotation vector after the reverse rotation which is a fine adjustment amount input to the
そして入力部からスタートの指示を入力すると、電圧出力部11から設定周波数に対応する電圧を例えば時間に対して直線的に上昇するように出力する。電圧制御発振器1は電圧が供給されるので、周波数信号を出力しその周波数が上昇していく。初めのうちは電圧制御発振器1の出力周波数が低いので、A/D変換部3にて取り出される周波数[40MHz−(出力周波数/N)]が大きく、このためキャリアリムーブ4にて取り出される回転ベクトルVの周波数が負の大きな値になっており、時刻t1に至るまでは、キャリアリムーブ4以降の各部の出力は負の下限レベルに維持されている。電圧制御発振器1の出力周波数がある値まで上昇すると、キャリアリムーブ4からの回転ベクトルVの取り出し演算が有効になって回転ベクトルVの周波数(速度)が落ち始める(図10(a)参照)。
When a start instruction is input from the input unit, a voltage corresponding to the set frequency is output from the
この説明では、40MHz−(出力周波数/N)の値が4MHzよりも小さいとき、つまり出力周波数/Nが36MHzよりも大きいときの回転ベクトルVの回転方向を正の方向と呼ぶとすると、負の方向に回転している回転ベクトルVの周波数が低くなってきたということである。このとき図10(b)に示すように逆回転ベクトル乗算部5の出力である、逆回転分が加算された回転ベクトルVの周波数も低くなってくる。従って図10(c)に示すように位相の時間差検出部71の出力も小さくなり(負の速度が小さくなり)、図11(a)に示すように前記出力(位相差)と周波数の微調整量とを加算した第2の加算部72の加算値も小さくなっていく。これらの変化は図10及び図11では、各値が上昇に転じていることである。
In this description, when the value of 40 MHz− (output frequency / N) is smaller than 4 MHz, that is, when the rotation direction of the rotation vector V when the output frequency / N is larger than 36 MHz is referred to as a positive direction, it is negative. This means that the frequency of the rotation vector V rotating in the direction has become lower. At this time, as shown in FIG. 10B, the frequency of the rotation vector V added with the reverse rotation, which is the output of the reverse rotation
更に第2の加算部72の出力つまり位相差の累積加算部73の入力が上昇していることから、位相差の累積加算部73の出力が時刻t1に遅れた時刻t2にて上昇し始める。更に電圧制御発振器1の出力周波数が上昇して、分周後の周波数が36MHzになり、キャリアリムーブ4から取り出される回転ベクトルVの速度が停止するタイミングとなる。ここで租調整周波数をΔF(n・fa)とし、微調整周波数をΔf(m・fb)とすると、キャリアリムーブ4から取り出される回転ベクトルVの周波数が周波数の調整分ΔF+Δfよりも未だ小さく、その周波数差(第2の加算部72の出力)が負の値であることから、回転ベクトルVの周波数は上昇する。やがて回転ベクトルVの周波数は時刻t3にて前記周波数の調整分ΔF+Δfと同じになるが、それまでのPLLの履歴により更に上昇する。
Further, since the output of the
しかし図11(b)に示すように位相差の累積加算部73の出力が上昇して時刻t4にて「正」に転じると、図11(c)に示すようにループフィルタ8の出力が上昇し始める。ループフィルタ8の出力が負の電圧から正の電圧になったところで電圧出力部11からの出力電圧がループフィルタ8の出力電圧分だけ低くなって電圧制御発振器1に供給されることになるので、図11(d)に示すように電圧制御発振器1の出力周波数が低くなろうとする。このため回転ベクトルVの速度が落ち始め、これにより第2の加算部72の出力が小さくなろうとするので、位相差の累積加算部73の出力が低くなろうとする。こうしてやがて位相の時間差検出部71の出力がΔf(上述の具体例では19Hz)に収束し(図10(c))、第2の加算部72の出力、即ち周波数差取り出し手段で取り出された周波数差がゼロになる。これによりPLLがロックされ、電圧制御発振器1の出力周波数が設定周波数である520.0001MHzにロックされる。なおループフィルタ8はこの例では完全積分機能を持たせているため、正の直流電圧に収束することになる。またシミュレーションでは、電圧制御発振器1の動作をスタートさせてから、PLLがロックされるに至るまでの時間はおよそ150msecであった。
However, when the output of the phase
上述の実施の形態では、電圧制御発振器1の出力周波数に応じた速度(周波数)で回転する回転ベクトルを取り出し、この回転ベクトルの周波数と出力周波数が設定周波数になったときの回転ベクトルの周波数との差分を取り出して電圧制御発振器1にフィードバックしてPLLを形成しているので、広い周波数帯域に亘って細かな周波数設定を低ノイズで行うことができる。そして周波数差を取り出すにあたって、粗い周波数設定で逆回転する逆回転ベクトルを用いて回転ベクトルの速度を落とし込み、その微速回転ベクトルの速度を検出してその検出値と予め計算しておいて微調整分とを付き合わせてその差分を取り出すようにしている。従って既述のようにデータ量を抑えかつ簡単な演算により回転ベクトルの周波数を検出することができ、従ってメモリ容量が小さくかつ演算の負荷が小さい周波数シンセサイザを提供できる。
In the above-described embodiment, the rotation vector that rotates at a speed (frequency) corresponding to the output frequency of the voltage controlled
なお分周比Nの決め方は、電圧制御発振器1の出力周波数の設定値をNで割ったときに、A/D変換部3で用いる基準クロック信号の周波数と回転ベクトル取り出し手段で用いられるω0/2πとの差に最も近い周波数となるように決めることに限定されるものではない。
The frequency division ratio N is determined by dividing the set value of the output frequency of the voltage controlled
1 電圧制御発振器
11 電圧出力部
2 分周器
3 A/D変換部
31 基準クロック発生部
4 キャリアリムーブ
5 逆回転ベクトル演算部
6 パラメータ出力部
71 位相の時間差検出部
72 加算部
73 位相差の累積加算部
8 ループフィルタ
DESCRIPTION OF
Claims (8)
前記周波数信号を電圧制御発振部の設定周波数に応じて1/N(Nは整数)に分周する分周手段と、
前記電圧制御発振部の出力周波数の1/Nに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ/ディジタル変換部と、
このアナログ/ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0/2πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0/2πとの周波数差に相当する周波数で回転する回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す回転ベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数を計算するパラメータ出力部と、
前記回転ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に相当する電圧信号を前記電圧制御発振部に帰還する手段と、を備え、
電圧制御発振部、回転ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する手段によりPLLが形成され、PLLがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする周波数シンセサイザ。 A voltage-controlled oscillator that oscillates a frequency signal having a frequency corresponding to the supplied voltage;
Frequency dividing means for dividing the frequency signal into 1 / N (N is an integer) according to the set frequency of the voltage controlled oscillation unit;
An analog / digital converter that samples a sine wave signal having a frequency corresponding to 1 / N of the output frequency of the voltage-controlled oscillator based on a reference clock signal and outputs the sampled value as a digital signal;
The frequency signal corresponding to the output signal from the analog / digital conversion unit is subjected to quadrature detection using a digital signal of a sine wave signal having a frequency of ω0 / 2π, and the frequency difference between the frequency of the frequency signal and ω0 / 2π is detected. Rotation vector extraction means for extracting a real part and an imaginary part when a rotation vector rotating at a frequency corresponding to
A parameter output unit for calculating the frequency of the rotation vector when the output frequency of the voltage controlled oscillation unit reaches a set value;
A frequency difference extracting means for extracting a difference between the frequency of the rotation vector and the frequency calculated by the parameter output unit;
Means for feeding back a voltage signal corresponding to the frequency difference extracted by the frequency difference extracting means to the voltage-controlled oscillator,
A PLL is formed by the voltage controlled oscillation unit, the rotation vector extracting means, and the means for feeding back the voltage signal to the voltage controlled oscillation unit, and the output frequency of the voltage controlled oscillation unit is adjusted to the set frequency when the PLL is locked. This is a frequency synthesizer.
前記電圧信号を電圧制御発振部に帰還する手段は、周波数差取り出し手段の後段に設けられたループフィルタと、このループフィルタの出力電圧を前記電圧出力部からの出力電圧から差し引いて電圧制御発振部に供給する手段と、を含むことを特徴とする請求項1記載の周波数シンセサイザ。 A voltage output unit that outputs a voltage for driving the voltage controlled oscillation unit;
The means for feeding back the voltage signal to the voltage controlled oscillator includes a loop filter provided at a subsequent stage of the frequency difference extracting means, and a voltage controlled oscillator by subtracting the output voltage of the loop filter from the output voltage from the voltage output unit. Means for supplying to the frequency synthesizer.
前記周波数差取り出し手段は、前記回転ベクトル取り出し手段により得られた前記回転ベクトルに、周波数n・faで逆回転する逆回転ベクトルを乗算して、前記回転ベクトルの周波数から逆回転ベクトルの周波数を差し引いた周波数の微速回転ベクトルを取り出す手段と、前記微速回転ベクトルの周波数を、当該微速回転ベクトルの各サンプリング時の実数部分及び虚数部分の値から求める微速回転ベクトルの微速検出手段と、この微速検出手段で検出された微速回転ベクトルの周波数と周波数m・fbとの差に相当する信号を出力する手段と、を備えていることを特徴とする請求項1ないし3のいずれか一つに記載の周波数シンセサイザ。 The parameter output unit has a frequency n · fa () that is closest to the frequency of the rotation vector when the output frequency of the voltage-controlled oscillation unit reaches a set value among frequencies that are integral multiples of the frequency increment fa for coarse adjustment. n is an integer) and an integer multiple of the frequency increment fb for fine adjustment smaller than the frequency increment fa, and the frequency of the rotation vector and the frequency when the output frequency of the voltage controlled oscillation unit becomes a set value. a frequency m · fb (m is an integer) closest to the difference from n · fa;
The frequency difference extraction unit multiplies the rotation vector obtained by the rotation vector extraction unit by a reverse rotation vector that rotates in reverse at a frequency of n · fa, and subtracts the frequency of the reverse rotation vector from the frequency of the rotation vector. Means for taking out the slow rotation vector of the slow speed, the slow speed detection means for the slow speed rotation vector for obtaining the frequency of the slow speed rotation vector from the values of the real part and the imaginary part at the time of each sampling of the slow speed rotation vector, and this slow speed detection means And a means for outputting a signal corresponding to the difference between the frequency of the slow-speed rotation vector detected in step (b) and the frequency m · fb. 5. The frequency according to claim 1, Synthesizer.
The reverse rotation vector is a data table in which a pair of a real part and an imaginary part defining the position of the reverse rotation vector on the complex surface is arranged in order along the rotation direction, and an increment corresponding to the rotation direction and frequency of the reverse rotation vector. 5. The frequency synthesizer according to claim 4, wherein the frequency synthesizer is generated by means for generating an address of the data table by a number or a decrement number.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005258330A JP4397363B2 (en) | 2005-09-06 | 2005-09-06 | Frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005258330A JP4397363B2 (en) | 2005-09-06 | 2005-09-06 | Frequency synthesizer |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007074291A true JP2007074291A (en) | 2007-03-22 |
JP2007074291A5 JP2007074291A5 (en) | 2009-07-23 |
JP4397363B2 JP4397363B2 (en) | 2010-01-13 |
Family
ID=37935375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005258330A Active JP4397363B2 (en) | 2005-09-06 | 2005-09-06 | Frequency synthesizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4397363B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077910A (en) * | 2009-09-30 | 2011-04-14 | Nippon Dempa Kogyo Co Ltd | Frequency synthesizer |
CN102739249A (en) * | 2011-03-31 | 2012-10-17 | 日本电波工业株式会社 | Signal generating device and frequency synthesizer |
CN102801417A (en) * | 2011-05-20 | 2012-11-28 | 日本电波工业株式会社 | Frequency synthesizer |
JP2020182031A (en) * | 2019-04-23 | 2020-11-05 | 日本電波工業株式会社 | PLL device |
-
2005
- 2005-09-06 JP JP2005258330A patent/JP4397363B2/en active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077910A (en) * | 2009-09-30 | 2011-04-14 | Nippon Dempa Kogyo Co Ltd | Frequency synthesizer |
US8648625B2 (en) | 2009-09-30 | 2014-02-11 | Nihon Dempa Kogyo Co., Ltd. | Frequency synthesizer |
CN102739249A (en) * | 2011-03-31 | 2012-10-17 | 日本电波工业株式会社 | Signal generating device and frequency synthesizer |
US8395429B2 (en) | 2011-03-31 | 2013-03-12 | Nihon Dempa Kogyo Co., Ltd. | Signal generating device and frequency synthesizer |
CN102801417A (en) * | 2011-05-20 | 2012-11-28 | 日本电波工业株式会社 | Frequency synthesizer |
US8653860B2 (en) | 2011-05-20 | 2014-02-18 | Nihon Dempa Kogyo Co., Ltd. | Frequency synthesizer |
JP2020182031A (en) * | 2019-04-23 | 2020-11-05 | 日本電波工業株式会社 | PLL device |
US10868548B2 (en) | 2019-04-23 | 2020-12-15 | Nihon Dempa Kogyo Co., Ltd. | PLL device |
Also Published As
Publication number | Publication date |
---|---|
JP4397363B2 (en) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100990612B1 (en) | Frequency synthesizer | |
JP4397363B2 (en) | Frequency synthesizer | |
US11777508B2 (en) | Device and method for synchronizing a high frequency power signal and an external reference signal | |
JP5066466B2 (en) | Frequency synthesizer | |
JP2007074291A5 (en) | ||
JP4299352B2 (en) | Digital processing equipment | |
JP4713525B2 (en) | Frequency synthesizer | |
CN101416395B (en) | Digital processing apparatus | |
JP4874151B2 (en) | Digital processing apparatus and frequency synthesizer | |
EP2003779A9 (en) | Pll device | |
JP5624571B2 (en) | Mobile communication device test signal generator and frequency control method thereof | |
WO2008126168A1 (en) | Frequency synthesizer | |
JP5189436B2 (en) | Frequency synthesizer | |
JP2008098790A (en) | Oscillation device and frequency detection device | |
JP2010230439A (en) | Control circuit | |
JP2007295537A5 (en) | ||
Krieger et al. | Frequency locked phase estimation under harmonically distorted conditions | |
JP2013009365A (en) | Frequency synthesizer | |
JPH03240317A (en) | Digital pll circuit | |
JPS63142406A (en) | Speed arithmetic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090605 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4397363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |