JP4393343B2

JP4393343B2 - 半導体装置の製造方法

Info

Publication number: JP4393343B2
Application number: JP2004308394A
Authority: JP
Inventors: 浩山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-10-22
Filing date: 2004-10-22
Publication date: 2010-01-06
Anticipated expiration: 2024-10-22
Also published as: JP2006120931A

Description

本発明は、半導体装置の製造方法に関する。

フリップチップ実装技術は、高密度で実装できる半導体チップ実装技術として知られており、さらに、ＢＧＡとＣＳＰはその半導体チップを高密度にパッケージングする技術として現在の高密度実装における主流技術となっている。しかしながら、こうした実装技術は、一般的には半導体チップを回路配線基板上またはパッケージ基板上に平面的に二次元的に実装する方法であるため、半導体チップを高密度に実装する面積には限界があった。したがって、平面方向のみならず空間領域も実装領域として半導体チップを高密度実装する要求から、最近では３次元実装技術の開発が多く行なわれている。

３次元実装技術の例として、半導体チップのＡｌボンディングパッドに対応する位置に貫通孔を形成し、この内部に金属を充填して半導体チップ間を相互接続する方法が提案されている。（例えば、特許文献１参照）。この技術は、ボンディングパッド用のＡｌ薄膜が露出される位置で、選択的にシリコン酸化膜エッチングを完了させなければならない。しかも、貫通孔を金属で完全に充填する必要があり、プロセスが煩雑であるという問題があった。したがって、ベアチップの半導体デバイスを３次元積層する場合、半導体素子上で再配列配線を形成し、ダイシングラインなどのボンディングパッド以外の部分に貫通孔を新たに形成して、この部分に金属を充填することが行なわれていた（例えば、特許文献２参照）。

しかしながら、この方法では、半導体素子のＡｌボンディングパッド部分以外の領域に新たに貫通孔を形成しなければならないため、貫通孔を形成する領域が律速となって、半導体装置としての実装密度を向上することには限界があった。

また、３次元半導体装置の寸法を小さくするため、積層される半導体素子を研削加工して薄型化することが一般的に行なわれている。しかしながら、研削加工により薄型化された半導体素子が、半導体素子上の再配列薄膜配線の熱膨張係数の相違に起因する応力歪によって、凹または凸に反るという現象が生じている。また、再配列配線を形成することにより、平面的に非対称なＡｌボンディングパッド部分における薄膜配線の端部に応力歪が集中して、その再配列配線が剥離するという問題が発生していた。
特開平６−２９１２５０号公報超高密度３次元ＬＳＩ積層実装技術研究開発”第５回電子ＳＩ研究報告会ｐｐ１１−７５，平成１６年２月２６日

本発明は上記問題を鑑みてなされたものであり、３次元積層により高密度実装が可能な接続信頼性の高い半導体装置の製造方法を提供することを目的とする。

本発明の一態様にかかる半導体装置の製造方法は、第１の絶縁膜を介して半導体素子およびＡｌボンディングパッドが設けられ、前記Ａｌボンディングパッド以外の表面にパッシベーション膜が形成された半導体基板の前記Ａｌボンディングパッドおよび前記第１の絶縁膜に第１の径を有する開口部を設ける工程と、
前記開口部が設けられたＡｌボンディングパッドのＡｌをマスクとして、前記半導体基板に第１の径を有する貫通孔を形成する工程と、
前記Ａｌボンディングパッドの前記開口部の径を、前記第１の径より大きな第２の径に拡大する工程と、
前記貫通孔の内周面に、前記第１の絶縁膜と連続するように第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を含む前記半導体基板の表面に、接着性金属膜を形成する工程と、
前記Ａｌボンディングパッドを覆うことなく、前記接着性金属膜の上に電気めっきレジストを形成する工程と、
前記接着性金属膜をカソードメタルとして、前記接着性金属膜および前記電気めっきレジストで囲まれた領域を電気めっき法により金属で充填する工程と、
前記電気めっきレジストおよびその下の前記接着性金属膜を除去して、前記パッシベーション膜を露出する工程と、
前記第１の金属の上面および側面に、無電解めっき液を用いて第２の金属膜を形成する工程とを具備することを特徴とする。

本発明の一態様によれば、３次元積層により高密度実装が可能であるとともに、接続信頼性の高い半導体装置の製造方法が提供される。

図１乃至図１３を参照して、本発明の実施形態にかかる半導体装置の製造方法を説明する。

まず、図１に示すように、絶縁膜としてのＳｉＯ₂膜１１が堆積され、その上に１００μｍ四方のＡｌボンディングパッド１２が形成された半導体ウェハー１０を用意する。図示するように、この半導体ウェハー１０においては、ボンディングパッド１２部分を除いて、ＰＳＧ（リン・シリカ・ガラス）とＳｉＮ（窒化シリコン）との積層構造からなるパッシベーション膜１３が形成されている。

図には示されていないが、この半導体ウェハー１０にはその表面領域部分に素子群が必要な回路を形成して配置されており、Ａｌボンディングパッド１２は、この素子の周囲に添って２５６個配置されている。なお、半導体素子とは、キャパシタなどを回路として構成するトランジスタ素子をさす。半導体ウェハーは、最終的には、ダイシングにより１２ｍｍ四方の寸法を有する半導体チップに製造され、半導体チップ上のＡｌボンディングパッドは、チップのエッジ部分から内側１．５ｍｍの位置に配置される。なお、半導体ウェハーは、ＢＳＧにより６２５μｍあった初期ウェハー厚が１００μｍのウェハー厚に研削加工されている。

さらに必要に応じて、この半導体ウェハー１０の裏面にＳｉ₃Ｎ₄を２０００Å厚で全面堆積させた後、例えばＯＦＰＲ−８００（東京応化社製）をスピンコート法によりウェハーの表面に全面塗布する。これを、露光現像によりパターンニングして、図２に示すようなレジスト１４を形成する。レジストのパターンニングは、素子のボンディングパッド１２が配置されている位置を中心にして、３０μｍφの開口部１５が形成されるように行なう。

この半導体ウェハーをリン酸／酢酸／硝酸から構成される混酸に浸漬して、Ａｌボンディングパッド１２のレジストにより開口されている部分をエッチング除去する。さらに、フッ酸溶液中に浸漬して図３に示すようにＡｌボンディングパッド下のＳｉＯ₂膜１１をエッチング除去する。

アセトン／剥離１０（東京応化社製）でレジスト１４を除去した後、ＲＩＥを用いて半導体ウェハー１０のＡｌボンディングパッド１２部分に、図４に示すように貫通孔１６を形成する。ここで形成される貫通孔１６の径（第１の径）は、レジスト１４の開口部１５のサイズに相当する３０μｍである。なお、この貫通孔１６は、例えばＫＯＨ４４ｇ、Ｈ₂Ｏ４００ｍＬ、Ｉｓｏｐｒｏｐｙｌａｌｃｏｈｏｌ５０ｍＬの混合溶液８５℃中に浸漬して、異方性エッチング技術により形成することもできる。Ｓｉ₃Ｎ₄とＳｉとの選択性が高くないエッチングガスを用いる場合は、必要に応じてレジスト１４は、ＲＩＥによるエッチングプロセス中において、半導体ウェハー表面に形成して剥離しない状態にしておくことも可能である。

次いで、例えばＯＦＰＲ−８００を半導体ウェハー主面にスピンコート法で塗布した後、５０μｍφの開口１８が形成されるように露光現像を行ない、図５に示すようなレジスト１７を形成する。この後、この半導体ウェハーをリン酸／酢酸／硝酸から構成される混酸に浸漬して、ボンディングパッドを構成するＡｌ薄膜を、図６に示すように５０μｍφの開口寸法でエッチングする。こうして、Ａｌボンディングパッドは、第１の径（３０μｍφ）より大きな第２の径（５０μｍφ）で、半導体ウェハー１０に設けられた貫通孔１６を包囲することになる。

その後、半導体ウェハー１０に形成された貫通孔１６の壁面に、ＣＶＤ法により選択的に側壁絶縁膜としてのＳｉＯ₂膜１９を１０００Åの膜厚で形成して、図７に示すように表面絶縁膜としてのＳｉＯ₂膜１１と連続して半導体ウェハー１０の表面を覆う。この後、レジスト１７をアセトン／剥離１０（東京応化社製）により除去して、図８に示すようにパッシベーション膜１３を露出した後、図９に示すようにスパッタ法によりＣｕ／Ｔｉ膜２０を１００００Å／１０００Åの膜厚で、貫通孔１６を含む半導体ウェハー１０の裏面を除く全面に堆積する。このＣｕ／Ｔｉ膜２０は、後の工程における電気めっきプロセスにおけるカソード金属としての役割と、このＣｕ／Ｔｉ膜上に形成される充填金属との接着性を高める作用を有する接着性金属膜となる。

次いで、電気めっき法で貫通孔１６部分に充填金属を配置させるため、３０μｍφ貫通孔の形成された１００μｍ四方のボンディングパッドに、図１０に示すように、膜厚５０μｍのめっきレジスト膜２１を形成する。具体的には、まず、厚膜レジストＡＺ４９０３（ヘキストジャパン社製）をスピンコート法により５０μｍの膜厚で形成する。さらに、露光現像を行ない、３０μｍφの開口寸法、および５０μｍφのボンディングパッド除去部分よりも外形寸法の大きい、ボンディングパッドと同一寸法の１００μｍの開口部を形成する。露光は、レジスト厚みが厚くても充分な量のエネルギーを照射して、現像はＡＺ４００Ｋデベロッパー（ヘキストジャパン社製）で行なうことが好ましい。

めっきレジスト膜２１の開口部および貫通孔１６内部には、金属を充填する。本実施形態では充填金属としてＣｕを選択し、以下に示す組成のめっき液を用いて、図１１に示すように貫通孔１６内部とボンディングパッド部分を充填するＣｕ膜２２を形成した。詳細には、下記の混合溶液からなる硫酸銅めっき液に浸漬して、浴温度２５℃でＣｕ／Ｔｉを陰極として、リン含有（０．０３ｗｔ％〜０．０８ｗｔ％）高純度銅板を陽極として電流密度１〜５（Ａ／ｄｍ²）で緩やかに撹拌しながらＣｕ膜を１５μｍ電気めっきする。したがって、ボンディングパッド部分には貫通孔部分に充填するＣｕと同析出量の、１５μｍ厚のＣｕが形成されることになる。なお、このＣｕ膜は必ずしも１５μｍ厚さに電気めっきする必要はなく、貫通孔１６が充填される膜厚であれば問題ない。

硫酸銅５水和物１５ｇ／Ｌ
硫酸２２５ｇ／Ｌ
塩酸１０ｐｐｍ
チオキサンテート−Ｓ−プロパンスルホン酸
（またはチオキサンテートスルホン酸）２０ｐｐｍ
ポリエチレングリコール（分子量：４００，０００）４０ｐｐｍ
ポリエチレンイミン（分子量：６００）と塩化ベンジルとの反応生成物
２ｐｐｍ
または
硫酸銅５水和物２２５ｇ／Ｌ
硫酸６０ｇ／Ｌ
塩酸３０ｐｐｍ
ジチオカルバメート−Ｓ−プロパンスルホン酸３０ｐｐｍ
ポリプロピレングリコール（分子量：７００）１０ｐｐｍ
ポリエチレンイミンと臭化アリルまたは
ジメチル硫酸との反応生成物０．３ｐｐｍ。

なお、貫通孔１６の内部に均一に電気めっきを行なうには、差圧式電気めっき装置を使用した。これは、半導体ウェハーを隔壁として電気めっき液に圧力差を発生させるもので、その圧力差により貫通孔１６内部の電気めっき液が循環される特徴を有している。その結果、貫通孔１６内部におけるイオン濃度の低下した電気めっき液が、貫通孔外部のイオン濃度の高い電気めっき液と十分に交換されて、一般的には困難である貫通孔内部における均一なめっきが実現できるものである。

次いで、めっきレジスト膜２１をアセトンで除去して、図１２に示すようにＣｕ／Ｔｉ膜２０と露出した。さらに、クエン酸／過酸化水素水から構成される溶液に半導体ウェハーを浸漬してＣｕ膜をエッチング除去した後、連続して、エチレンジアミン４酢酸／アンモニア／過酸化水素水／純水から構成される混合溶液に半導体ウェハーを浸漬してＴｉ膜をエッチング除去することで、図１３に示すような、充填金属としてのＣｕ膜２２と接する領域のみにＣｕ／Ｔｉ膜２０を残置した。

さらに必要に応じて、以下のような組成の無電解めっき液を用いて、Ｃｕ膜２２の表面にＮｉ薄膜２３を形成することも可能である。

（無電解ニッケルめっき液の例）
硫酸ニッケル２０〜３０ｇ／Ｌ
次亜リン酸ナトリウム２５〜３５ｇ／Ｌ
グリコール酸２５〜３５ｇ／Ｌ
酢酸ナトリウム１５〜２５ｇ／Ｌ
安定剤（チオ尿素）３〜５ｐｐｍ
鉛１〜２ｍＬ／Ｌ
（無電解ニッケルめっき液の例）
酢酸ニッケル３０ｇ／Ｌ
ジメチルアミノボラン２．５ｇ／Ｌ
乳酸２５ｇ／Ｌ
クエン酸ナトリウム２５ｇ／Ｌ
チオグリコール酸１．５ｇ／Ｌ。

このように、Ｃｕ膜２２の上にＮｉを配置した場合には、半導体チップを積層する場合に必要となるバンプ電極と、充填金属のＣｕ膜２２との間に発生する金属間化合物の生成を抑制することが可能になる。その結果、ボンディングパッド部分における充填金属の信頼性が著しく高められる。

また、めっきレジスト膜２１を除去する前に、次のような操作を行なうことで、半導体チップ上にバンプ電極を配置することも可能である。具体的には、ボンディングパッドに対応する部分のめっきレジスト膜２１が開口されている半導体ウェハーを、下記に示すＰｂ／Ｓｎめっき液に浸漬する。詳細には、カソードメタルとして形成したＣｕ／Ｔｉを陰極として、さらに、以下の電気めっき液に組成に対応する、例えば高純度共晶はんだ板を陽極としてめっきを行なう。電流密度は１〜４（Ａ／ｄｍ²）として、浴温度２５℃で緩やかに攪拌しつつ、共晶組成にほぼ等しいＰｂ／Ｓｎはんだ合金をＣｕ／Ｔｉ上に析出させる。この際の膜厚は、５０μｍ程度とすることができ、はんだ組成はＰｂ側またはＳｎ側にわずかに移行していてもよい。

（スルホン酸はんだめっき液の組成）
錫イオン（Ｓｎ²⁺）１２ｖｏｌ％
鉛イオン（Ｐｂ²⁺）３０ｖｏｌ％
脂肪族スルホン酸４１ｖｏｌ％
ノニオン系界面活性剤５ｖｏｌ％
カチオン系界面活性剤５ｖｏｌ％
イソプロピルアルコール７ｖｏｌ％。

上述したようにパッド部分が完成した後、半導体ウェハーをダイシングして１２ｍｍ×１２ｍｍの半導体チップを得た。この半導体チップは半導体装置とも称され、１００μｍ四方の素子と、この周囲に配置された２５６個のＡｌボンディングパッドとを有し、Ａｌボンディングパッド中央部分には、上述したような手法によって金属が充填されている。この充填金属とはんだボールとを用いて複数の半導体チップを積層し、高密度に３次元実装を行なうことができる。

したがって、従来のように貫通孔を形成するための再配列配線と貫通孔を形成するための領域を、半導体素子とボンディングパッド周辺領域に形成する必要はない。その結果、積層される半導体チップの小型化が可能になり、結果的に３次元半導体装置としての高密度化が可能になる。さらに、本発明の実施形態にかかる構成により、ボンディングパッド部分には、再配列配線をボンディングパッド上に配置することに起因する応力歪を防止するように平均的に接着性金属が形成されている。このようにボンディングパッド部分に平均的に金属が積層されることにより、これまで課題となっていた、ボンディングパッド部分における薄膜金属の応力破壊を効果的に防止することができる。また、Ａｌの溶解を防止するといった効果も有する。

ここで、図１７を参照して従来の３次元積層半導体装置における応力破壊の問題を説明する。図示するように、半導体装置（半導体チップ）３１を積層して３次元半導体装置３０を構成する場合、半導体装置３１の裏面から貫通孔３６を開口して、Ａｌボンディングパッド３４との接続を行なっていた。具体的には、ウェハー上でパッシベーション膜３２上に再配列配線３３を形成して、Ａｌボンディングパッド３４以外の部分に貫通孔３６を形成していた。このため、この貫通孔３６を配置する領域の確保により、半導体装置３１の実装密度の向上には限界があった。さらに、半導体装置３０の積層寸法を小さくするために３次元積層厚を薄くすると、熱膨張係数の相違に起因する反りにより再配列配線３３に応力ひずみが集中して、Ａｌボンディングパッド３４の端部で応力剥離３５が生じるという問題があった。

本発明の実施形態においては、ボンディングパッド部分に金属を充填するにあたって、まず、ボンディングパッドのＡｌをエッチングマスクとして、半導体ウェハーに貫通孔を形成する。その後、パッシベーション開口よりも小さなＳｉＯ₂露出領域を形成して、ボンディングパッド部分に残したＡｌ膜をバリアメタルで完全に被覆している。このため、貫通孔の形成に伴なうＡｌボンディングパッド領域におけるＡｌ溶解に起因した配線の断線を、防止することができる。したがって、接続信頼性の高い金属充填された貫通孔を、ボンディングパッド部分に直接形成することが可能となった。

こうして製造された半導体装置は、以下のように積層して３次元積層半導体装置を作製することができる。

まず、積層される２層目となる半導体装置の主面に、半導体装置接続用のバンプ電極を配置する。次いで、ハーフミラーを有して位置合わせを行なうフリップチップボンダーを用いて、１層目の半導体装置裏面の貫通孔と、２層目の半導体装置の主面上のバンプ電極が形成された部分の位置合わせを行なう。なお、１層目の半導体装置は加熱機構を有するコレットに保持され、２層目の半導体装置は第１層目の半導体装置と共に、３５０℃の窒素雰囲気中で予備加熱されている。

さらに、１層目の半導体装置裏面の貫通孔露出部分と２層目の半導体装置主面のバンプ電極とが接触された状態で、コレットをさらに下方移動して、圧力３０ｋｇ／ｍｍ²を加え、貫通孔を充填する金属露出部分と、バンプ電極とを機械的な圧力が加わった状態で接触させる。この状態で温度を３７０℃まで上昇させてはんだを溶融させ、１層目の半導体装置の貫通孔金属と２層目の半導体装置のバンプ電極とを接続する。

こうした工程を少なくとも複数回繰り返すことにより、３次元積層された半導体装置が作製される。得られた３次元半導体装置の一例の断面図を、図１４に示す。図示する３次元半導体装置２５においては、半導体装置が３層に積層されており、各半導体装置の構造の詳細は図１３に示したものと同様である。それぞれの半導体装置は、ボンディングパッド部に設けた貫通孔に充填された金属２２と、バンプ電極２４とによって接続されているため、高い接続信頼性を確保することができている。

また、図１４には明確に示していないが、最下層の半導体装置は、裏面に設けられたボール電極により、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）として回路配線基板に実装されている。このボール電極の配置には、例えば、はんだペースト印刷法、はんだボール配置法などを採用することができる。このボール電極は、回路配線基板との電気的・機械的な接続を行なうため、最下層の半導体装置に配置するボール電極の代替接続方法として、最上層の半導体装置上にバンプ電極として配置して、このバンプ電極を用いて回路配線基板と接続する電極とすることも可能である。なお、この回路配線基板としては、任意のものを用いることができる。例えば、米国特許４８１１０８２号公報に記載されている基板、あるいは、ガラスエポキシ基板上に絶縁層と導体層を相互にビルドアップさせた方式のプリント基板ＳＬＣ（ＳｕｒｆａｃｅＬａｍｉｎａｒＣｉｒｃｕｉｔ）基板などが挙げられる。さらに、例えばポリイミド樹脂を基板主材として表面に銅配線が形成されているフレキシブル基板を用いることも可能である。

さらに必要に応じて、積層された半導体装置の隙間部分に封止樹脂を配置してもよい。この場合には、積層される半導体装置の熱膨張係数差に起因するバンプ電極の変形による応力歪を緩和することができるため、半導体装置の信頼性を向上させることが可能となる。封止に用いる樹脂は特に限定されるものではないが、例えば、ビスフェノール系エポキシとイミダゾール効果触媒、酸無水物硬化剤と球状の石英フィラを重量比で４５ｗｔ％含有するエポキシ樹脂などを用いることができる。

また、積層用樹脂を配置して熱硬化させることによって、３次元半導体装置を構成する半導体チップ間の接続信頼性を高めることもできる。積層用絶縁樹脂としては、特に限定されず、例えば、クレゾールノボラックタイプのエポキシ樹脂（ＥＣＯＮ１９５−ＸＬ；住友化学社製）１００重量部、硬化剤としてのフェノール樹脂５４重量部、充填剤としての熔融シリカ１００重量部、触媒としてのベンジルジメチルアミン０．５重量部、その他添加剤としてカーボンブラック３重量部、シランカップリング剤３重量部を粉砕し、混合、溶融したエポキシ樹脂溶融体、または、ビスフェノール系エポキシとイミダゾール硬化触媒、酸無水物硬化剤と球状の石英フィラを重量比で４５ｗｔ％含有するエポキシ樹脂等を用いることができ、その材料は限定されるものではない。

得られた３次元半導体装置について温度サイクル試験を行い、その接続信頼性を評価した。温度サイクル条件は（−５５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜１２５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ））で行ない、２５６ピンの中で１箇所でも接続がオープンになった場合を不良として評価した。

いずれの場合も、１０００個のサンプルについて温度サイクル試験を行なった。得られた結果を図１５のグラフに示す。図１５のグラフ中、曲線ａおよびｂは、本発明の実施形態にかかる方法により製造された３次元半導体装置についての結果であり、特に曲線ｂは半導体装置の隙間部分に封止樹脂を配置した半導体装置についての結果である。また、曲線ｃは、従来の手法により３次元化された半導体装置についての結果であり、具体的には、半導体素子のボンディングパッド裏面から貫通孔を形成した構造を有している。さらに、曲線ｄは、従来の手法により３次元積層された半導体装置において、半導体装置の隙間部分に封止樹脂を配置した構造を有する３次元半導体装置についての結果である。

曲線ｃに示されるように、従来構造の３次元半導体装置は、１５００サイクルで接続不良が発生して、２０００サイクルで接続不良が１００％になった。この接続不良は、主として半導体装置のボンディングパッドと半導体装置裏面から貫通孔に充填される金属との接続不良と、半導体装置間を相互接続するバンプ電極の接続不良に起因するものであった。

曲線ｄに示されるように、封止樹脂を配置した従来の３次元半導体装置は、２５００サイクルまでは接続不良が発生せず、接続信頼性は幾分向上したものの、３０００サイクルで５０％が不良となった。この接続不良は、半導体素子上における再配列薄膜配線が応力歪により破壊されたことに起因するものであった。

これに対し、本発明の実施形態にかかる方法により製造された３次元半導体装置では、曲線ａに示されるように３０００サイクルまでは不良が発生せず、接続信頼性が高められた。さらに、封止樹脂を配置した場合には、曲線ｂに示されるように、接続不良の発生は３５００サイクルまで発生せず、その接続信頼性が極めて向上することが確認された。

図１６には、３次元半導体装置における貫通孔の接続率の評価結果を示す。貫通孔の接続率は、半導体装置主面上のボンディングパッドと半導体装置裏面から貫通孔に充填される金属との接続率を、温度サイクル試験などの接続信頼性試験を行わない初期状態で評価した。曲線ｅは本発明の実施形態にかかる方法により製造された３次元半導体装置についての結果を表わし、曲線ｆは、従来の３次元半導体装置についての結果である。従来の３次元半導体装置は、半導体装置のボンディングパッドに対応する位置の裏面からエッチングによりウェハーに貫通孔を形成し、この貫通孔に金属充填することにより製造したものである。

曲線ｆに示されるように、従来の３次元半導体装置では、ボンディングパッド数が増加するにしたがって、貫通孔の接続率も低下している。この接続率の低下は、裏面からのエッチングをアルミニウム薄膜部分で正確に完了できないことに起因するアルミニウム薄膜溶解と、凹部分の底部に形成されるアルミニウム薄膜部分まで電気めっき法で金属を完全充填できないことに起因する充填金属の接続不良であった。

一方、本発明の実施形態にかかる方法により製造された３次元半導体装置では、曲線ｅに示されるように、ボンディングパッドが１０００ピンを超える超多ピンの半導体素子に対しても接続率１００％を実現できており、極めて接続信頼性が向上できていることが確認された。

以上の結果から、本発明の実施形態にかかる方法により製造された半導体装置の接続信頼性は、これまでの半導体装置と比較して極めて向上できることが明らかになり、有効性の高いものであることが確認された。

なお、本発明は上述した具体例に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更することが可能である。例えば、半導体素子は、その外形寸法、ボンディングパッド形状などに関して特に限定されるものではなく、当然ながら貫通孔寸法も限定されるものではない。さらに、積層化される半導体装置数についても特に限定されるものではなく、厚み方向に複数の半導体装置が積層されている構造であればよい。当然ながら、半導体装置間に配置する封止樹脂、回路配線基板と接続するバンプ電極についても限定されるものではない。

本発明に係る半導体装置の製造方法の工程を表わす工程面図図１に続く工程を表わす断面図。図２に続く工程を表わす断面図。図３に続く工程を表わす断面図。図４に続く工程を表わす断面図。図５に続く工程を表わす断面図。図６に続く工程を表わす断面図。図７に続く工程を表わす断面図。図８に続く工程を表わす断面図。図９に続く工程を表わす断面図。図１０に続く工程を表わす断面図。図１１に続く工程を表わす断面図。図１２に続く工程を表わす断面図。本発明の実施形態にかかる方法により製造された３次元半導体装置の断面図。温度サイクル数と累積不良率との関係を表わすグラフ図。３次元半導体装置における貫通孔接続率の評価結果を示すグラフ図。従来の３次元半導体装置の断面図。

符号の説明

１０…半導体ウェハー；１１…ＳｉＯ₂膜；１２…Ａｌボンディングパッド
１３…パッシベーション膜；１４…レジスト；１５…開口部
１６…貫通孔；１７…レジスト；１８…開口；１９…ＳｉＯ₂膜
２０…Ｃｕ／Ｔｉ膜；２１…めっきレジスト膜；２２…Ｃｕめっき膜
２４…バンプ電極；２５…３次元半導体装置；３０…従来の３次元半導体装置
３１…半導体装置；３２…パッシベーション膜；３３…再配列配線
３４…ボンディングパッド；３５…応力剥離。

Claims

第１の絶縁膜を介して半導体素子およびＡｌボンディングパッドが設けられ、前記Ａｌボンディングパッド以外の表面にパッシベーション膜が形成された半導体基板の前記Ａｌボンディングパッドおよび前記第１の絶縁膜に第１の径を有する開口部を設ける工程と、
前記開口部が設けられたＡｌボンディングパッドのＡｌをマスクとして、前記半導体基板に第１の径を有する貫通孔を形成する工程と、
前記Ａｌボンディングパッドの前記開口部の径を、前記第１の径より大きな第２の径に拡大する工程と、
前記貫通孔の内周面に、前記第１の絶縁膜と連続するように第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を含む前記半導体基板の表面に、接着性金属膜を形成する工程と、
前記Ａｌボンディングパッドを覆うことなく、前記接着性金属膜の上に電気めっきレジストを形成する工程と、
前記接着性金属膜をカソードメタルとして、前記接着性金属膜および前記電気めっきレジストで囲まれた領域を電気めっき法により第１の金属で充填する工程と、
前記電気めっきレジストおよびその下の前記接着性金属膜を除去して、前記パッシベーション膜を露出する工程と、
前記第１の金属の上面および側面に、無電解めっき液を用いて第２の金属膜を形成する工程と
を具備することを特徴とする半導体装置の製造方法。