JP4380878B2 - 超電導素子およびその製造方法 - Google Patents
超電導素子およびその製造方法 Download PDFInfo
- Publication number
- JP4380878B2 JP4380878B2 JP2000069236A JP2000069236A JP4380878B2 JP 4380878 B2 JP4380878 B2 JP 4380878B2 JP 2000069236 A JP2000069236 A JP 2000069236A JP 2000069236 A JP2000069236 A JP 2000069236A JP 4380878 B2 JP4380878 B2 JP 4380878B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- superconducting electrode
- electrode
- interlayer insulating
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、超電導素子およびその製造方法に関し、特に超電導体として酸化物超電導体を用いたジョセフソン接合を含む超電導集積回路に適用されるものである。
【０００２】
【従来の技術】
超電導集積回路に用いられる基本素子であるジョセフソン接合は、２つの超電導電極の間に絶縁体または常伝導体からなる薄いバリア層を挟んだものである。従来のＰｂやＮｂ等の金属超電導体を用いた超電導回路の場合、積層型のジョセフソン接合が一般的に用いられている。図２に積層型のジョセフソン接合の構造を示す。図２に示すように、基板１上に形成された超電導グランドプレーン２上に、第１の層間絶縁層７を介して下部超電導電極３、バリア層６、および上部超電導電極４を順次形成することによりジョセフソン接合が作製されている。下部の超電導配線としては下部超電導電極３をそのまま用いる。上部の超電導配線としては、接合部を作製した後、その周辺に絶縁層を設け、上部超電導電極と接続するように形成された超電導配線層５を用いる。このジョセフソン接合は積層型の構造であるため、上下の配線層のクロスオーバーが可能な二層配線を実現できる。最初にグランドプレーン２を設けた理由は、上下の超電導配線をマイクロストリップ線路の構造とするためである。なお、この図には示していないが、グランドプレーン２と下部超電導電極３との間に超電導コンタクトを設けて、下部超電導電極３を接地することがしばしば行われる。
【０００３】
一方、酸化物超電導体を用いたジョセフソン接合では、例えば文献Applied Physics Letters, Volume 59, 1991, page 2754に開示されているランプエッジ接合構造が一般的に用いられる。図３（ａ）および（ｂ）に従来のランプエッジ型ジョセフソン接合の一例を示す。図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＡ−Ａ’線に沿う断面図である。図３に示すように、基板１上に形成された超電導グランドプレーン２上に第１の層間絶縁層７が形成され、この第１の層間絶縁層７の一部をエッチングすることによりコンタクトホールが形成されている。第１の層間絶縁層７上に下部超電導電極３および第２の層間絶縁層８が順次積層されている。グランドプレーン２と下部超電導電極３はコンタクトホールの底部で超電導コンタクト１１をなしている。下部超電導電極３および第２の層間絶縁層８はその一部がエッチングされ、基板１面に対して傾斜した端面を有する。下部超電導電極３の端面にバリア層６が形成され、このバリア層６を介して上部超電導電極５を形成することにより、ランプエッジ型ジョセフソン接合が作製されている。なお、図３では、基板１上に形成したグランドプレーン２の上に層間絶縁層７を介して接合を作製しているが、逆に接合の上部に層間絶縁層を設けてその上にグランドプレーンを形成してもよい。
【０００４】
図４（ａ）〜（ｄ）を参照して従来のランプエッジ接合の作製プロセスを説明する。この図では簡単のために、超電導グランドプレーンを省略している。最初に図４（ａ）に示すように、基板１の上に下部超電導電極３と層間絶縁層７を積層した二層膜を作製する。次に図４（ｂ）に示すように、下部超電導電極３と層間絶縁層７の二層膜の一部をエッチングして基板面からある傾斜角を持つような端面を形成する。この傾斜角を持つ端面のことをランプエッジ１３と呼ぶ。続いて図４（ｃ）に示すように、ランプエッジ１３の上にバリア層６を介して上部超電導電極１４を形成する。最後に図４（ｄ）に示すように、上部超電導電極４を加工して接合の幅および上部超電導配線を規定する。
【０００５】
傾斜角が急なランプエッジの上に酸化物超電導体を堆積した場合、例えば文献Journal of Applied Physics, Volume 78,1995,page 1131に示されるように、平坦な部分の上ではｃ軸配向膜が成長するのに対して、急な傾斜面の上ではａ軸またはｂ軸配向膜が成長する。その結果、上部超電導電極の折れ曲がりの位置に結晶粒界が形成され、この部分が意図しないジョセフソン接合として機能する。このことを避けるために、ランプエッジは傾斜角が通常４５゜未満になるように加工される。
【０００６】
図３および図４において、下部超電導電極および上部超電導電極は超電導配線層としても用いられる。したがって、積層型のように新たな配線層の形成を必要とせず、プロセスが簡単になる点はランプエッジ接合の利点である。しかし、図３および図４は下部超電導電極および上部超電導電極が実質的に同一平面上に存在する平面型の構造であるため、上下の配線層のクロスオーバーができない１層配線となるという欠点がある。
【０００７】
積層型のジョセフソン接合に対するランプエッジ接合の利点は、積層型では接合の縦横の寸法が光リソグラフィーの精度で決まるのに対し、ランプエッジ型では接合寸法の１つが下部超電導電極の厚さで決まるため非常に小さい面積の接合を作製することができる点にある。ここで、超電導ギャップの大きい酸化物超電導体の場合、接合の臨界電流密度Ｊｃも大きくなり１０5Ａ／ｃｍ2以上のＪｃが普通に観測される。しかし、超電導回路を動作させるためには、後述する理由により接合の臨界電流Ｉｃの大きさをそれほど大きくできない。したがって、酸化物超電導体を用いた接合の場合には、ランプエッジ構造を採用して接合面積を小さくすることが必須であるといえる。
【０００８】
次に、ジョセフソン接合を実際の超電導集積回路に応用する場合の制約について述べる。近年、超電導集積回路の分野において盛んに研究されている回路は、文献IEEE Transactions on Applied Superconductivity, Volume 1, 1991, page 3に記載されているように、１個の磁束量子（ＳＦＱ：Single Flux Quantum）を情報担体として用いるものである。このような回路では、ジョセフソン接合を超電導線路でつないだ閉ループ構造の中にＳＦＱを蓄え、ジョセフソン接合を通り抜けて閉ループ間でＳＦＱを転送させる。したがって、ＳＦＱ回路の動作条件は、閉ループの中にＳＦＱが全く存在できないか、あっても１個だけとなる条件である。言い換えると、閉ループのインダクタンスＬ1とジョセフソン接合の臨界電流Ｉｃの積はＳＦＱと同程度である必要がある。このことは、下記（１）式の関係を満足しなければならないことを意味している。
【０００９】
【数１】
【００１０】
回路が正常に動作するためのＩｃの下限は熱雑音で決まるため、熱雑音に打ち勝つ程度の大きさのＩｃが必要となる。一方、Ｉｃの上限は、（１）式の関係に基づいて閉ループのインダクタンスＬ1の下限によって決まる。
【００１１】
ここで、超電導配線の単位長さあたりのインダクタンスＬは下記（２）式で与えられる。
【００１２】
【数２】
【００１３】
式中、μ0は真空の透磁率、Ｗは超電導配線の幅、ｈは超電導配線とグランドプレーンの間の層間絶縁層の厚さ、λ1，λ2はそれぞれ超電導配線およびグランドプレーンの磁場侵入長、ｂ1、ｂ2はそれぞれ超電導配線およびグランドプレーンの膜厚である。また、κはＷとｈから計算される係数であり、通常０．７から１の間の値をとる。（２）式から明らかなように、線幅Ｗを路線の長さに比べて小さくするのはインダクタンスを増加させることになり好ましくない。逆に線幅Ｗを大きくすればインダクタンスは減少するが、このことは回路パターンを大きくするのに加えて浮遊容量も大きくするので限界がある。
【００１４】
酸化物超電導体でよく使われるラップエッジ接合の場合、以下に述べる事情により超電導配線の線幅Ｗの大きさが制限されているために回路設計の上で特に問題となっている。図３（ａ）に示すように、ランプエッジ接合の幅は接合近傍の上部超電導電極４の線幅ａ1によって決まる。ランプエッジ接合の面積はこの線幅ａ1と下部超電導電極３の膜厚ｂ1の積で表される。酸化物超電導体を用いた場合には臨界電流密度Ｊｃが大きいので、所望の値のＩｃを得るためには接合面積を小さくしなければならない。しかし、下部超電導電極３の膜厚ｂ1は磁場侵入長よりも小さくできないので、接合面積を小さくするには接合の幅ａ1の方を小さくしなればならない。この結果、接合近傍の上部超電導配線４の幅が狭くなり、インダクタンスが大きくなる。線幅ａ1の部分の長さａ2を短くすればこの部分のインダクタンスを小さくできるが、この長さａ2は光リソグラフィーの合わせ精度で制限されるため、無制限に小さくすることはできない。結果として、ランプエッジ接合の近傍には余分なインダクタンスが必ず付随することになり、回路設計を困難にしている。しかも、酸化物超電導体は金属超電導体よりも本質的に磁場侵入長が大きいため、単位長さあたりのインダクタンスが大きくなる傾向がある。
【００１５】
ランプエッジ接合を集積回路で使う場合のもう一つの問題点は、前述したように従来の構造のままでは１層配線となり、配線のクロスオーバーができないという点である。一定規模以上の集積回路を作製するには配線同士のクロスオーバーは不可欠である。なお、酸化物超電導体を用いて積層型のジョセフソン接合を作製し、配線のクロスオーバーを実現することは現実的ではない。これは、積層型ではリソグラフィーの限界から接合面積を小さくするのが困難なことに加えて、酸化物超電導体を用いて積層型の接合を作製するにはプロセス上の困難も大きいことによる。具体的には、酸化物超電導体では全ての膜をエピタキシャル成長が可能な温度で製膜しなければならないので、金属超電導体のプロセスでしばしば用いられているレジストを用いたリフトオフは使えない。また、前述したように急な段差の上に酸化物超電導薄膜を製膜すると、その折れ曲がりの位置に結晶粒界を生じて超電導配線の臨界電流密度を低減させてしまうので、積層型でも全てのパターンの端面を緩やかな傾斜を持つように作製しなければならない。上記の理由により、これまで試験的に小規模の回路を酸化物超電導体で作製する場合には、上下の配線を簡単に形成できる従来のランプエッジ構造が採用されており、配線のクロスオーバーができないという問題は解決できていない。
【００１６】
【発明が解決しようとする課題】
上述したように、超電導ギャップの大きい酸化物超電導体を用いたジョセフソン接合では臨界電流密度が大きいために、接合面積を小さくすることが必要である。ランプエッジ接合は接合面積を小さくできるという利点があるが、金属超電導体でよく用いられている積層型接合に比べると、集積回路を作製するうえでの構造上の制約が多い。制約の一つは上部超電導配線の幅で接合の幅を規定するために接合の近くの配線のインダクタンスが大きくなることであり、もう一つはランプエッジ接合が準平面型の構造であるため集積回路に不可欠な配線のクロスオーバーができないことである。
【００１７】
本発明の目的は、ランプエッジ型の利点を生かして接合面積を小さくし、しかも接合近傍の余分なインダクタンスを小さくするとともに、配線のクロスオーバーも可能な接合構造を有する超電導素子およびその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係る第１の超電導素子は、基板と、前記基板上に形成され基板面に対して傾斜した端面を有する下部超電導電極および層間絶縁膜と、少なくとも前記下部超電導電極の端面に形成されたバリア層と、前記バリア層を介して前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように形成された上部超電導電極と、前記上部超電導電極に接続された超電導配線層とを具備した超電導素子において、前記上部超電導電極と前記超電導配線層とのコンタクト部が前記下部超電導電極上に形成された前記層間絶縁膜の上面と実質的に同じ平面にあることを特徴とする。
【００１９】
本発明に係る上記の超電導素子の製造方法は、基板上に直接、または基板上に形成された超電導グランドプレーンおよび層間絶縁層を介して、下部超電導電極および層間絶縁膜を形成する工程と、前記下部超電導電極および層間絶縁膜の一部をエッチングして基板面に対して傾斜した端面を形成する工程と、前記傾斜した端面のうち少なくとも下部超電導電極を覆うようにバリア層を形成する工程と、前記バリア層上に前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように上部超電導電極を形成する工程と、前記下部超電導電極、層間絶縁膜および上部超電導電極の全面を平坦化膜で覆う工程と、前記平坦化膜とともに前記上部超電導電極を平坦化して、前記下部超電導電極上の層間絶縁膜上面で前記上部超電導電極の一部を露出させる工程と、前記上部超電導電極の露出部と接続する超電導配線層を形成する工程とを具備したことを特徴とする。
【００２０】
従来のランプエッジ接合の構造では、図３に示したように、光リソグラフィーの合わせ精度の関係上、第２の層間絶縁膜８上にも上部超電導電極４が必ず存在している。以下、この部分はオーバーハング部１０と呼ぶ。従来は、上部超電導電極４のうちオーバーハング部１０と反対側の部分が配線層として使用されており、オーバーハング部１０自体は余分な部分であった。
【００２１】
これに対して本発明に係る第１の超電導素子は、図１に示すように、上部超電導電極４と超電導配線層５との超電導コンタクト１２を下部超電導電極３上の層間絶縁膜８上面と実質的に同一平面で形成し、オーバーハング部１０の上端に超電導配線層５を超電導接続した構造を有する。この場合、ジョセフソン接合と超電導配線層１０との間の距離は第２の層間絶縁層８の膜厚で決まるので、この距離を短くすることができ、従来のランプエッジ構造で問題となっていた接合近傍のインダクタンスを小さくすることができる。
【００２２】
図５（ａ）〜（ｄ）を参照して、本発明に係る第１の超電導素子の製造方法を概略的に説明する。最初に図５（ａ）に示すように、従来と同様の構造のランプエッジ接合を作製する。上部超電導電極４の端面も緩やかな傾斜を持つように作製している。これは、この後のプロセスで上部超電導電極４の上部に層間絶縁層を介して超電導配線層を積層したときに、上部超電導電極４の段差部において結晶粒界が生じないようにするためである。次に図５（ｂ）のように、全体を第３の層間絶縁層９で覆う。その後、図５（ｃ）に示すように、化学的機械研磨法またはエッチバック法により表面を平坦化する。この平坦化プロセスが本発明の製造方法の骨子であり、平坦化によって上部超電導電極４のオーバーハング部１０の上端を平坦化面１４と同じ平面で表面に露出させることができる。最後に図５（ｄ）に示すように、平坦化によって露出したオーバーハング部１０の上端に超電導配線層５を接続する。以上の工程により、配線のクロスオーバーを可能にするとともに接合近傍のインダクタンスを低減するという２つの課題を同時に解決できる。
【００２３】
本発明に係る第２の超電導素子は、基板と、前記基板上に形成された超電導グランドプレーンと、前記超電導グランドプレーン上に形成され基板面に対して傾斜した端面を有する第1の層間絶縁膜、下部超電導電極および第２の層間絶縁膜と、少なくとも前記下部超電導電極の端面に形成されたバリア層と、前記バリア層を介して前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように形成され、かつ前記第1の層間絶縁膜の端面から露出した前記超電導グランドプレーンと接続された上部超電導電極とを具備したことを特徴とする。
【００２４】
従来のランプエッジ接合では、図３に示すように、グランドプレーン２上に層間絶縁層７を介して上部超電導電極４が形成されており、上部超電導電極４とグランドプレーン２とが直接接続されることはなかった。超電導素子のアースをとるには、グランドプレーン２上の層間絶縁層７にコンタクトホールを開け、下部超電導電極３を製膜してグランドプレーン２との超電導コンタクトをとる方法が通常用いられていた。
【００２５】
これに対して本発明に係る第２の超電導素子では、図６に示すように、下部超電導電極３およびその上の第２の層間絶縁膜８をエッチングして傾斜した端面を形成する際に、さらにグランドプレーン２上の第１の層間絶縁層７もエッチングして傾斜した端面を形成する。その後、傾斜した端面にバリア層６を介して上部超電導電極４を形成することにより、ランプエッジ型ジョセフソン接合を形成するとともに、上部超電導電極６と超電導グランドプレーン２との超電導コンタクトをとる。この場合、ジョセフソン接合とグランドプレーン２との距離は、グランドプレーン２上の層間絶縁層７の膜厚で決まるので、その距離を短くすることができ、従来のランプエッジ構造で問題となっていた接合近傍のインダクタンスを小さくすることができる。そして、図６のランプエッジ接合の構造と図３（ｂ）の従来のランプエッジ接合の構造とを組み合わせて使用することにより、超電導回路のレイアウト上の制約を軽減することが可能になる。
【００２６】
また、本発明の第１の超電導素子の構造および第２の超電導素子の構造を併用し、上部超電導電極の上端に超電導配線層を接続するとともに、上部超電導電極をグランドプレーンに接続してもよい。
【００２７】
【発明の実施の形態】
以下に本発明を詳細に説明する。まず、本発明において使用される材料について説明する。
【００２８】
超電導薄膜としてはＹＢａ2Ｃｕ3Ｏ7-x（ＹＢＣＯ）、Ｂｉ2Ｓｒ2ＣａＣｕ2Ｏxなど、全ての酸化物超電導体を使用できる。
【００２９】
基板としては超電導薄膜と擬似的に格子整合して化学反応を起こさない材料が使用される。代表的にはＳｒＴｉＯ3（１００）基板が挙げられるが、その他にもＬａＡｌＯ3、ＮｄＧａＯ3などを使用できる。また、ＣｅＯ2などの適当なバッファ層を挿入したＳｉ基板も用いることができる。
【００３０】
層間絶縁層にも超電導薄膜と擬似的に格子整合する材料が使用され、代表的にはＳｒＴｉＯ3（ＳＴＯ）が挙げられる。層間絶縁層は比誘電率が小さいことが望ましいので、ＳＴＯよりも比誘電率が小さい材料であるＣｅＯ2、Ｓｒ2ＡｌＴａＯ6、Ｓｒ2ＡｌＮｂＯ6などが代替材料の候補として挙げられる。ただし、ＣｅＯ2は島状成長しやすく表面の平滑な薄膜を得るためには成長条件の最適化が必要になる。また、文献IEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 1990に記載されているように、Ｓｒ2ＡｌＴａＯ6およびＳｒ2ＡｌＮｂＯ6は酸素を拡散させにくいため、ヴィアホールを開けて酸素拡散を容易にするなどの工夫が必要になる。このように製膜の容易さという観点ではＳＴＯが有利であるが、実用的な集積回路の性能を考慮すればプロセスを最適化してこれらの代替材料を用いることが望ましい。
【００３１】
バリア層の材料の代表例としては超電導特性を示さない層状ペロブスカイト酸化物であるＰｒＢａ2Ｃｕ3Ｏ7-y（ＰＢＣＯ）が挙げられるが、Ｃｏなどの不純物元素をドーピングして超電導性を弱めたＹＢＣＯ、または酸化物超電導体との格子整合性の良好なＳＴＯ、ＮｄＧａＯ3などの材料も使用できる。また、バリア層として、文献Applied Physics Letters, Volume 71, 1997, page 2526またはIEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 3141に記載されているように、下部超電導電極ＹＢＣＯの表面改質層を利用することも可能である。この場合、バリア層の製膜プロセスを省略することができる。
【００３２】
上記の各層の製膜法としては、オフアクシススパッタ法、レーザー蒸着法、化学気相成長法などの方法を使用できる。
【００３３】
なお、本発明は特に酸化物超電導体の応用を意図しているが、Ｎｂ系の金属超電導体において微小面積のジョセフソン接合を形成して超電導集積回路を作製する場合にも適用できる。
【００３４】
（実施形態１）
本発明に係る第１の超電導素子の構造およびその製造方法を、図７〜図１１の（ａ）〜（ｎ）を参照して詳細に説明する。なお、実際の回路においては多数個のジョセフソン接合が集積されるが、ここでは発明の骨子を説明するのが目的であるので、１個の接合で代表している。また、通常の超電導回路においては負荷抵抗が用いられる場合が多いが、負荷抵抗は本発明に直接関係ないので省略している。一方、超電導グランドプレーンと超電導下部電極との間の超電導コンタクト１１も本発明の構造には直接関係ないが、本発明に直接関係している上部超電導電極と超電導配線層との超電導コンタクト１２の製造方法と対比させるために説明に含めている。
【００３５】
まず、製膜チャンバー内にＳＴＯ（１００）基板、ＹＢＣＯターゲットおよびＳＴＯターゲットを設置してオフアクシススパッタを行い、図７（ａ）に示すように、ＳＴＯ（１００）基板１上に超電導グランドプレーン２および第１の層間絶縁膜７を形成する。具体的には、基板温度を７９０℃に設定し、製膜チャンバーにＡｒ（７０％）／Ｏ2（３０％）を導入して圧力を２００ｍＴｏｒｒに設定し、ＹＢＣＯターゲットをスパッタし、ＳＴＯ（１００）基板１上に厚さ約２００ｎｍのＹＢＣＯ薄膜を製膜してグランドプレーン２を作製する。続いて、同一条件でＳＴＯターゲットをスパッタし、厚さ約２００ｎｍのＳＴＯ薄膜を製膜して第１の層間絶縁層７を作製する。その後、１気圧の酸素中で試料を室温まで冷却する。
【００３６】
この工程において、超電導薄膜の磁場侵入長を小さくしてインダクタンスの小さな超電導配線を実現するためには、完全なｃ軸配向のＹＢＣＯ薄膜を作製することが重要である。上記の製膜条件では基板温度を約７５０℃以上に設定することにより、ａ軸配向粒の混入しない完全なｃ軸配向のＹＢＣＯ薄膜を作製することができる。
【００３７】
試料を製膜チャンバーから取り出し、全面にレジスト（シプレイ社、Ｓ１８０８）を約０．８μｍの厚さにスピンコートする。光リソグラフィーにより露光・現像して、超電導コンタクトを形成すべき領域が開口したレジストパターン１５を作製する。この試料を１２５℃のホットプレート上に置き、２０分間ポストベークを行うことによりレジストをリフローさせ、基板面に対して傾斜角をもったレジスト端面を得る（図７（ｂ）図示）。なお、リフローの最適温度は用いるレジストに応じて適宜設定される。
【００３８】
試料を回転させながら、レジストパターン１５をマスクとしてＡｒイオンミリングを行い、レジストに覆われていない部分のＳＴＯ層間絶縁膜７をエッチングして、ヴィアホール１６を形成し、ＹＢＣＯグランドプレーン２の表面を露出させる。なお、文献Applied Physics Letters, Volume 61, 1992, page 228に記載されているように、２次イオン質量分析器を用いてＳｒ、Ｔｉ、Ｙ、Ｂａ、Ｃｕの信号をモニターすることにより、エッチングの終点を容易に検出できる。このように、予めレジストリフローによってレジストパターンの端面に緩やかな傾斜を持たせておき、次に試料を回転させながらＡｒイオンミリングを用いてエッチングを行うことにより、エッチングされた第１の層間絶縁層７の端面に４５゜以下の緩やかな傾斜を持たせることができる。その後、レジストをアセトンで除去し、さらにプラズマアッシャーで３０分間酸素プラズマを照射してレジストを完全に除去する。図７（ｃ）に緩やかな傾斜を持つヴィアホール１６を示す。
【００３９】
レジスト除去後、プロセスにおける表面の汚染をクリーニングする目的で、Ａｒイオンミリングで表面を軽くエッチングする。その後、ランプエッジ接合を構成する下部超電導電極および層間絶縁層を形成するプロセスに先立ってグランドプレートの表面状態を修復する。このために、試料を製膜チャンバー中に入れ、酸素雰囲気中においてＹＢＣＯの製膜温度である７９０℃まで昇温する。このアニール過程で、最初のＡｒイオンミリング工程でアモルファス化していたＹＢＣＯ膜の表面が再結晶化するとともに、ミリング工程で生じた表面近傍の欠陥が除去される。ヴィアホールにおいてグランドプレーンと下部超電導電極とが十分な臨界電流を持つ良好な超電導コンタクトを形成するためには、アニールによってＹＢＣＯの加工表面を回復させるのに十分な程度の温度に保持し、かつその温度でＹＢＣＯの表面が分解しない酸素圧力を保持する必要がある。我々は種々の基板温度と酸素条件でＹＢＣＯ薄膜を用いて超電導コンタクトを形成した結果、概ね１００ｍＴｏｒｒの酸素雰囲気中で基板温度を７８０℃以上に設定すると、５０Ｋでの臨界電流密度が１×１０6Ａ／ｃｍ2以上の比較的良好な超電導コンタクトが得られることを見出している。ここでは、ＥＣＲプラズマで生じる活性酸素を照射して、ＹＢＣＯ表面における実効的な活性酸素濃度を高めることによってＹＢＣＯの加工表面を十分に回復させ、ＹＢＣＯ表面の安定性を高めている。なお、使用する超電導体の種類に応じて表面の安定性は異なるので、ＹＢＣＯ以外の材料を用いる場合には、それぞれの超電導体に適した基板温度と酸素分圧を設定する。
【００４０】
図７（ｄ）に示すように、厚さ約２００ｎｍのＹＢＣＯ薄膜からなる下部超電導電極３、および厚さ約２００ｎｍのＳＴＯからなる第２の層間絶縁層８を連続して製膜する。その後、１気圧酸素中で冷却し、試料を製膜チャンバーから取り出す。
【００４１】
ランプエッジ形状を形成するために、光リソグラフィーにより図８（ｅ）に示す形状のレジストパターン１９を形成する。レジストパターンの形成条件は図７（ｂ）でヴィアホール開口のために用いたレジストパターンの形成条件と同じであり、リフローによってレジストの端面に傾斜角をもたせている。
【００４２】
試料を回転させながら、レジストパターン１９をマスクとしてＡｒイオンミリングを行い、レジストに覆われていない部分のＳＴＯ層間絶縁膜８とその下のＹＢＣＯ下部超電導電極３をエッチングしてランプエッジ１３の形状を得る。ここで形成されるランプエッジ１３の基板面に対する傾斜角は約２０゜である。その後、アセトンとプラズマアッシャーによりレジストを完全に除去する。図８（ｆ）にランプエッジ１３の形状を示す。この工程で、ランプエッジ１３の基板面に対する傾斜角は、レジストの種類、レジストのポストベーク温度、Ａｒイオンミリングの条件によって調整できる。
【００４３】
ランプエッジ形成後、バリア層および上部超電導電極を製膜してジョセフソン接合を形成するプロセスに先立って下部超電導電極の表面状態を修復する。このために、再び試料を製膜チャンバーに入れ、ＥＣＲプラズマによる活性酸素中においてＹＢＣＯの製膜温度である７９０℃まで昇温する。この場合も、再現性のよいジョセフソン接合を形成するためには、イオンミリングによって生じたＹＢＣＯ表面のダメージ層をアニールによって完全に回復させることが重要である。
【００４４】
基板温度を７９０℃に設定し、製膜チャンバーにＡｒ（７０％）／Ｏ2（３０％）を導入して圧力を２００ｍＴｏｒｒに設定し、図８（ｇ）に示すように、厚さ約５０ｎｍのＰＢＣＯからなるバリア層６、厚さ約３００ｎｍのＹＢＣＯからなる上部超電導電極４、および厚さ約５０ｎｍのＳＴＯからなるプロセス保護層１７を製膜する。その後、１気圧の酸素中で試料を室温まで冷却する。ここでは、超電導特性を示さないＰＢＣＯを堆積してバリア層を形成しているが、前述した文献Applied Physics Letters, Volume 71, 1997, page 2526またはIEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 3141に示されているように、プロセス中に生じるＹＢＣＯランプエッジ表面の改質層をバリア層として用いることもできる。この場合には、ＹＢＣＯ表面のダメージ層をアニール工程で完全に回復させるのではなく、エッチングおよびアニールによってＹＢＣＯ表面を改質してＹＢＣＯとは異なる超電導性を示さない層を形成する。
【００４５】
試料を製膜チャンバーから取り出した後、ジョセフソン接合の幅を規定するために、光リソグラフィーにより図９（ｈ）に示すレジストパターン２０を形成する。レジスト２０の形成条件はこれまでのレジストの形成条件とまったく同様であり、リフローによってレジストの端面に傾斜角をもたせている。従来のランプエッジ接合では、上部超電導電極が上部超電導配線も兼ねているため、オーバーハング部の反対側で第１の層間絶縁膜７上に延長して形成された部分を形成していた。これに対して本発明の第１の超電導素子では、上部超電導電極３の上端で超電導配線に接続するため第１の層間絶縁膜７上に延長して形成する必要はなく、上部超電導電極３のパターンはランプエッジ接合の近傍だけに存在すればよいため、それに応じてレジストパターン２０の形状が規定されている。
【００４６】
試料を回転させながら、レジストパターン２０をマスクとしてＡｒイオンミリングを行い、プロセス保護層１７、上部超電導電極４、バリア層７をエッチングしてこれらの層の端面を傾斜させる。その後、アセトンとプラズマアッシャーによりレジストを除去し、Ａｒイオンミリングにより表面を軽くクリーニングする。こうして図９（ｉ）に示すようにランプエッジ型ジョセフソン接合が完成する。図９（ｉ）に示すランプエッジ接合において、図３（ｂ）に示す従来のランプエッジ接合と構造上異なる点は、上部超電導電極４が接合近傍にのみ形成されていることと、その端面が緩やかな傾斜を持っていることである。
【００４７】
この後、第１の発明の骨子となっている構造、すなわちランプエッジ接合の上部における上部超電導電極のオーバーハング部に超電導配線層を接続した構造を形成する。
【００４８】
図９（ｊ）に示すように、上部超電導電極４とその上に形成される超電導配線層とを絶縁するために、厚さ約２００ｎｍのＳＴＯからなる第３の層間絶縁層９を製膜する。ＳＴＯの製膜条件はこれまで述べたＳＴＯの製膜条件と同様である。
【００４９】
その後、試料全面を平坦化するプロセスを行う。ここで、平坦化の方法としては、文献IEEE Transactions of Applied Superconductivity, Volume 5, 1995, page 3143に記載されているように、平坦化膜としてレジストを形成した後、Ａｒイオンミリングでエッチバックを行う方法を用いる。試料の全面に平坦化用のレジスト（Ｓ１８１８）を約１．８μｍの厚さにスピンコートした後、試料を１２０℃のホットプレート上に置き、２０分間ベーキングすることによりレジストをリフローさせて表面を平坦化する。試料を回転させながらＡｒイオンミリングを行い、試料全面をエッチバックする。このときのエッチングは、第２の層間絶縁層８が現れるまで行う。この結果、図１０（ｋ）に示すように、第２の層間絶縁膜８の上面で上部超電導電極４の一部が露出する。このエッチバックによる平坦化プロセスで表面の平坦性を良好にするには、平坦化膜（レジスト）のエッチングレートとその下の薄膜のエッチングレートがほぼ等しいことが望ましい。ここでは、レジストとＳＴＯのエッチングレートが概ね等しくなるように、Ａｒイオンのビーム電圧を２００Ｖに設定し、Ａｒイオンの入射角度を基板面に対して約６０゜に調整している。この条件では、ＹＢＣＯのエッチングレートは、ＳＴＯおよびレジストのエッチングレートよりも１．５倍ほど速いが、膜厚が薄いためエッチングレートの差はそれほど影響しない。実際に、平坦化後の表面をＳＥＭで観察したところ、表面には顕著な段差が生じていないことが確認されている。ただし、エッチングレートがほぼ等しくなるように平坦化膜の材料およびその下の薄膜材料を選択することが望ましい。
【００５０】
別の平坦化の方法として、文献IEEE Transactions of Applied Superconductivity, Volume 9, 1999, page 3464に記載されている機械的化学研磨法を用いることもできる。この場合は、平坦化膜としてレジストを用いる必要はなく、また機械的研磨であるため材料の違いによらずに均一に平坦化することができる。
【００５１】
上記のエッチング後に、アセトンとプラズマアッシャーによりレジストを除去し、さらにＡｒイオンミリングにより表面を軽くクリーニングする。
【００５２】
超電導配線層を形成するプロセスに先立って上部超電導電極の表面状態を修復する。このために、再び試料を製膜チャンバーに入れ、ＥＣＲプラズマによる活性酸素中おいてＹＢＣＯの製膜温度の７９０℃まで昇温する。この場合も、上部超電導電極と超電導配線層との間で良好な超電導コンタクトを形成するためには、イオンミリングによって生じたＹＢＣＯ表面のダメージ層をアニールによって完全に回復させることが重要である。
【００５３】
基板温度を７９０℃に設定し、製膜チャンバーにＡｒ（７０％）／Ｏ2（３０％）を導入して圧力を２００ｍＴｏｒｒに設定し、図１０（ｌ）に示すように、厚さ約３００ｎｍのＹＢＣＯからなる超電導配線層５を形成する。その後、１気圧の酸素中で試料を室温まで冷却する。次に、スパッタ法により厚さ約２００ｎｍのＡｕからなるプロセス保護層１８を製膜する。
【００５４】
試料を製膜チャンバーから取り出した後、超電導配線層の形状を規定するために、全面に厚さ約１．３μｍのレジスト（Ｓ１８１３）をスピンコートし、光リソグラフィーにより図１０（ｍ）に示すレジストパターン２１を形成する。プロセス保護層１８の上にさらに薄膜を製膜することはないので、ここではパターンの端面に傾斜角をもたせるためのレジストリフローは行わない。
【００５５】
レジストパターン２１をマスクとしてＡｒイオンミリングによりＡｕプロセス保護層１８およびＹＢＣＯ超電導配線層５をエッチングする。その後、アセトンでレジストを除去する。最後に、これまでのプロセスによって酸素が欠損したために生じる超電導薄膜膜のＴｃの劣化を回復するために、１気圧の酸素フロー中において４００℃でアニールを行う。以上の工程により、図１１（ｎ）に示した構造を有する本発明に係る第１の超電導素子が完成する。
【００５６】
なお、以上で説明したプロセスにおいて、ＳＴＯおよびＹＢＣＯをエッチングする際には、レジストをマスクとしてＡｒイオンミリングによりエッチングを行い、レジストを除去した後、プロセスによる表面の汚染の影響を除去するために全面をＡｒイオンミリングで軽くエッチングするという方法を用いている。この方法の代わりに、文献IEEE Transactions on Applied Superconductivity, Volume 7, 1997, page 3001に記載されているように、予め厚めのＳＴＯを堆積し、レジストをマスクとする１回目のエッチングでＳＴＯの表面を薄く残し、レジストを除去した後、２回目のエッチングで残りのＳＴＯおよびＹＢＣＯをエッチングするという方法を用いることもできる。この方法では、レジストを除去する際にＹＢＣＯの表面が有機溶媒に晒されることがないため、Ａｒイオンミリングによるクリーニングの工程が不要になる。
【００５７】
（実施形態２）
本発明に係る第２の超電導素子の構造およびその製造方法を図１２および図１３の（ａ）〜（ｆ）を参照して詳細に説明する。
【００５８】
まず、図１２（ａ）に示すように、ＳＴＯ（１００）基板１上に厚さ約３００ｎｍのＹＢＣＯからなる超電導グランドプレーン２、厚さ約２００ｎｍのＳＴＯからなる第１の層間絶縁層７、厚さ約２００ｎｍのＹＢＣＯからなる下部超電導電極３、および厚さ約２００ｎｍのＳＴＯからなる第２の層間絶縁層８を製膜する。各々の薄膜の製膜方法および製膜条件は実施形態１とまったく同様である。
【００５９】
ランプエッジ形状を形成するために、光リソグラフィーにより図１２（ｂ）に示す形状のレジストパターン２２を形成する。レジストパターン２２の形成方法は、実施形態１において用いた方法とまったく同様であり、リフローによりレジストパターンの端面に傾斜角をもたせる。
【００６０】
試料を回転させながら、Ａｒイオンミリングを行い、第２の層間絶縁層８、下部超電導電極３、および第１の層間絶縁層７をエッチングし、ＹＢＣＯ超電導グランドプレーン２の表面が露出した時点でエッチングを停止することによりランプエッジ１３の形状を得る。これは、従来のプロセスで第２の層間絶縁層８および下部超電導電極３のエッチングを行い、第１の層間絶縁層７の表面でエッチングを停止していたのとは異なる。ランプエッジ形成後、アセトンおよびプラズマアッシャーによりレジストを完全に除去し、さらにＡｒイオンミリングにより表面を軽くクリーニングする。レジスト除去および表面クリーニングの条件は実施形態１と同様である。図１２（ｃ）にランプエッジ１３の形状を示す。
【００６１】
ランプエッジ形成後、バリア層および上部超電導電極を製膜してジョセフソン接合を形成するプロセスに先立って下部超電導電極の表面状態を修復する。このために、試料を製膜チャンバーに入れ、ＥＣＲプラズマによる活性酸素中においてＹＢＣＯの製膜温度である７９０℃まで昇温する。再現性のよいジョセフソン接合を形成するためには、イオンミリングによって生じたＹＢＣＯ表面のダメージ層をアニールによって完全に回復させることが重要である。
【００６２】
基板温度を７９０℃に設定し、製膜チャンバーにＡｒ（７０％）／Ｏ2（３０％）を導入して圧力を２００ｍＴｏｒｒに設定し、厚さ約５０ｎｍのＰＢＣＯからなるバリア層６、および厚さ約２００ｎｍのＹＢＣＯからなる上部超電導電極４を製膜する。その後、１気圧の酸素中で試料を室温まで冷却する。さらに、スパッタ法により厚さ約２００ｎｍのＡｕからなるプロセス保護層１８を製膜して、図１３（ｄ）に示す構造を得る。
【００６３】
試料を製膜チャンバーから取り出した後、ジョセフソン接合の幅を規定するために、全面に厚さ約１．３μｍのレジスト（Ｓ１８１３）をスピンコートし、光リソグラフィーにより図１３（ｅ）に示すレジストパターン２１を形成する。プロセス保護層１８の上にさらに薄膜を製膜することはないので、ここではパターンの端面に傾斜角をもたせるためのレジストリフローは行わない。
【００６４】
レジストパターン２３をマスクとしてＡｒイオンミリングによりプロセス保護層１８、上部超電導電極４、バリア層６をエッチングする。その後、アセトンでレジストを除去する。最後に、上記の一連のプロセスによって生じた各層の超電導薄膜の酸素欠損を補うために１気圧の酸素中において４００℃でアニールを行う。以上の工程により、図１３（ｆ）に示した構造を有する本発明に係る第２の超電導素子が完成する。
【００６５】
この構造では上部超電導電極４とグランドプレーン２との接続部にもバリア層６が存在する。しかし、この接続部分の面積は上下の超電導電極間に形成されるランプエッジ接合の面積に比べてはるかに大きいので、この接続部分での臨界電流はランプエッジ接合の臨界電流に比べて大きくなり、実際上は超電導コンタクトと同様と考えてよい。なお、実施形態１でも説明したように、バリア層を堆積することなく、ＹＢＣＯ下部超電導電極のランプエッジ表面の改質層をバリア層として用いることもできる。
【００６６】
図１３（ｆ）に示されるように、ランプエッジ接合と超電導グランドプレーン２との間の距離は第１の層間絶縁層７の厚さで決まるため、その距離は非常に短くすることができる。したがって、ランプエッジ接合と超電導グランドプレーン２の間のインダクタンスを小さくすることができる。このように、本発明に係る第２の超電導素子では、従来のランプエッジ接合の構造で問題となっていた接合近傍の余分なインダクタンスを小さくすることができる。
【００６７】
本発明に係る第２の超電導素子は単独で用いるよりも、従来のランプエッジ接合の構造と併用することを意図している。すなわち、回路を設計する上でジョセフソン接合に付随するインダクタンスが問題となる個所にこの構造を採用することにより、回路設計の自由度を向上できる。
【００６８】
【発明の効果】
以上詳述したように本発明によれば、ランプエッジ型の利点を生かして接合面積を小さくしながら、ランプエッジ構造の欠点であった接合の近傍の余分なインダクタンスを低減することが可能となる。また、本発明によれば、従来のランプエッジ構造では実現できなかった、上下の配線層のクロスオーバーが可能な構造を容易に実現することができ、回路のレイアウトの自由度を大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る第１の超電導素子を示す断面図。
【図２】従来の積層型のジョセフソン接合を有する超電導素子を示す断面図。
【図３】従来のランプエッジ型のジョセフソン接合を有する超電導素子を示す平面図、および断面図。
【図４】従来のランプエッジ型のジョセフソン接合を有する超電導素子の製造工程を示す断面図。
【図５】本発明に係る第１の超電導素子の製造工程を概略的に説明する断面図。
【図６】本発明に係る第２の超電導素子の断面図。
【図７】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図８】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図９】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図１０】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図１１】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図１２】本発明に係る第２の超電導素子の製造工程を示す断面図。
【図１３】本発明に係る第２の超電導素子の製造工程を示す断面図。
【符号の説明】
１…基板
２…超電導グランドプレーン
３…下部超電導電極
４…上部超電導電極
５…超電導配線層
６…バリア層
７…第１の層間絶縁層
８…第２の層間絶縁層
９…第３の層間絶縁層
１０…オーバーハング部
１１…超電導コンタクト
１２…超電導コンタクト
１３…ランプエッジ
１４…平坦化面
１５…レジスト
１６…ヴィアホール
１７…プロセス保護層
１８…プロセス保護層
１９…レジスト
２０…レジスト
２１…レジスト
２２…レジスト
２３…レジスト
【発明の属する技術分野】
本発明は、超電導素子およびその製造方法に関し、特に超電導体として酸化物超電導体を用いたジョセフソン接合を含む超電導集積回路に適用されるものである。
【０００２】
【従来の技術】
超電導集積回路に用いられる基本素子であるジョセフソン接合は、２つの超電導電極の間に絶縁体または常伝導体からなる薄いバリア層を挟んだものである。従来のＰｂやＮｂ等の金属超電導体を用いた超電導回路の場合、積層型のジョセフソン接合が一般的に用いられている。図２に積層型のジョセフソン接合の構造を示す。図２に示すように、基板１上に形成された超電導グランドプレーン２上に、第１の層間絶縁層７を介して下部超電導電極３、バリア層６、および上部超電導電極４を順次形成することによりジョセフソン接合が作製されている。下部の超電導配線としては下部超電導電極３をそのまま用いる。上部の超電導配線としては、接合部を作製した後、その周辺に絶縁層を設け、上部超電導電極と接続するように形成された超電導配線層５を用いる。このジョセフソン接合は積層型の構造であるため、上下の配線層のクロスオーバーが可能な二層配線を実現できる。最初にグランドプレーン２を設けた理由は、上下の超電導配線をマイクロストリップ線路の構造とするためである。なお、この図には示していないが、グランドプレーン２と下部超電導電極３との間に超電導コンタクトを設けて、下部超電導電極３を接地することがしばしば行われる。
【０００３】
一方、酸化物超電導体を用いたジョセフソン接合では、例えば文献Applied Physics Letters, Volume 59, 1991, page 2754に開示されているランプエッジ接合構造が一般的に用いられる。図３（ａ）および（ｂ）に従来のランプエッジ型ジョセフソン接合の一例を示す。図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＡ−Ａ’線に沿う断面図である。図３に示すように、基板１上に形成された超電導グランドプレーン２上に第１の層間絶縁層７が形成され、この第１の層間絶縁層７の一部をエッチングすることによりコンタクトホールが形成されている。第１の層間絶縁層７上に下部超電導電極３および第２の層間絶縁層８が順次積層されている。グランドプレーン２と下部超電導電極３はコンタクトホールの底部で超電導コンタクト１１をなしている。下部超電導電極３および第２の層間絶縁層８はその一部がエッチングされ、基板１面に対して傾斜した端面を有する。下部超電導電極３の端面にバリア層６が形成され、このバリア層６を介して上部超電導電極５を形成することにより、ランプエッジ型ジョセフソン接合が作製されている。なお、図３では、基板１上に形成したグランドプレーン２の上に層間絶縁層７を介して接合を作製しているが、逆に接合の上部に層間絶縁層を設けてその上にグランドプレーンを形成してもよい。
【０００４】
図４（ａ）〜（ｄ）を参照して従来のランプエッジ接合の作製プロセスを説明する。この図では簡単のために、超電導グランドプレーンを省略している。最初に図４（ａ）に示すように、基板１の上に下部超電導電極３と層間絶縁層７を積層した二層膜を作製する。次に図４（ｂ）に示すように、下部超電導電極３と層間絶縁層７の二層膜の一部をエッチングして基板面からある傾斜角を持つような端面を形成する。この傾斜角を持つ端面のことをランプエッジ１３と呼ぶ。続いて図４（ｃ）に示すように、ランプエッジ１３の上にバリア層６を介して上部超電導電極１４を形成する。最後に図４（ｄ）に示すように、上部超電導電極４を加工して接合の幅および上部超電導配線を規定する。
【０００５】
傾斜角が急なランプエッジの上に酸化物超電導体を堆積した場合、例えば文献Journal of Applied Physics, Volume 78,1995,page 1131に示されるように、平坦な部分の上ではｃ軸配向膜が成長するのに対して、急な傾斜面の上ではａ軸またはｂ軸配向膜が成長する。その結果、上部超電導電極の折れ曲がりの位置に結晶粒界が形成され、この部分が意図しないジョセフソン接合として機能する。このことを避けるために、ランプエッジは傾斜角が通常４５゜未満になるように加工される。
【０００６】
図３および図４において、下部超電導電極および上部超電導電極は超電導配線層としても用いられる。したがって、積層型のように新たな配線層の形成を必要とせず、プロセスが簡単になる点はランプエッジ接合の利点である。しかし、図３および図４は下部超電導電極および上部超電導電極が実質的に同一平面上に存在する平面型の構造であるため、上下の配線層のクロスオーバーができない１層配線となるという欠点がある。
【０００７】
積層型のジョセフソン接合に対するランプエッジ接合の利点は、積層型では接合の縦横の寸法が光リソグラフィーの精度で決まるのに対し、ランプエッジ型では接合寸法の１つが下部超電導電極の厚さで決まるため非常に小さい面積の接合を作製することができる点にある。ここで、超電導ギャップの大きい酸化物超電導体の場合、接合の臨界電流密度Ｊｃも大きくなり１０5Ａ／ｃｍ2以上のＪｃが普通に観測される。しかし、超電導回路を動作させるためには、後述する理由により接合の臨界電流Ｉｃの大きさをそれほど大きくできない。したがって、酸化物超電導体を用いた接合の場合には、ランプエッジ構造を採用して接合面積を小さくすることが必須であるといえる。
【０００８】
次に、ジョセフソン接合を実際の超電導集積回路に応用する場合の制約について述べる。近年、超電導集積回路の分野において盛んに研究されている回路は、文献IEEE Transactions on Applied Superconductivity, Volume 1, 1991, page 3に記載されているように、１個の磁束量子（ＳＦＱ：Single Flux Quantum）を情報担体として用いるものである。このような回路では、ジョセフソン接合を超電導線路でつないだ閉ループ構造の中にＳＦＱを蓄え、ジョセフソン接合を通り抜けて閉ループ間でＳＦＱを転送させる。したがって、ＳＦＱ回路の動作条件は、閉ループの中にＳＦＱが全く存在できないか、あっても１個だけとなる条件である。言い換えると、閉ループのインダクタンスＬ1とジョセフソン接合の臨界電流Ｉｃの積はＳＦＱと同程度である必要がある。このことは、下記（１）式の関係を満足しなければならないことを意味している。
【０００９】
【数１】
回路が正常に動作するためのＩｃの下限は熱雑音で決まるため、熱雑音に打ち勝つ程度の大きさのＩｃが必要となる。一方、Ｉｃの上限は、（１）式の関係に基づいて閉ループのインダクタンスＬ1の下限によって決まる。
【００１１】
ここで、超電導配線の単位長さあたりのインダクタンスＬは下記（２）式で与えられる。
【００１２】
【数２】
式中、μ0は真空の透磁率、Ｗは超電導配線の幅、ｈは超電導配線とグランドプレーンの間の層間絶縁層の厚さ、λ1，λ2はそれぞれ超電導配線およびグランドプレーンの磁場侵入長、ｂ1、ｂ2はそれぞれ超電導配線およびグランドプレーンの膜厚である。また、κはＷとｈから計算される係数であり、通常０．７から１の間の値をとる。（２）式から明らかなように、線幅Ｗを路線の長さに比べて小さくするのはインダクタンスを増加させることになり好ましくない。逆に線幅Ｗを大きくすればインダクタンスは減少するが、このことは回路パターンを大きくするのに加えて浮遊容量も大きくするので限界がある。
【００１４】
酸化物超電導体でよく使われるラップエッジ接合の場合、以下に述べる事情により超電導配線の線幅Ｗの大きさが制限されているために回路設計の上で特に問題となっている。図３（ａ）に示すように、ランプエッジ接合の幅は接合近傍の上部超電導電極４の線幅ａ1によって決まる。ランプエッジ接合の面積はこの線幅ａ1と下部超電導電極３の膜厚ｂ1の積で表される。酸化物超電導体を用いた場合には臨界電流密度Ｊｃが大きいので、所望の値のＩｃを得るためには接合面積を小さくしなければならない。しかし、下部超電導電極３の膜厚ｂ1は磁場侵入長よりも小さくできないので、接合面積を小さくするには接合の幅ａ1の方を小さくしなればならない。この結果、接合近傍の上部超電導配線４の幅が狭くなり、インダクタンスが大きくなる。線幅ａ1の部分の長さａ2を短くすればこの部分のインダクタンスを小さくできるが、この長さａ2は光リソグラフィーの合わせ精度で制限されるため、無制限に小さくすることはできない。結果として、ランプエッジ接合の近傍には余分なインダクタンスが必ず付随することになり、回路設計を困難にしている。しかも、酸化物超電導体は金属超電導体よりも本質的に磁場侵入長が大きいため、単位長さあたりのインダクタンスが大きくなる傾向がある。
【００１５】
ランプエッジ接合を集積回路で使う場合のもう一つの問題点は、前述したように従来の構造のままでは１層配線となり、配線のクロスオーバーができないという点である。一定規模以上の集積回路を作製するには配線同士のクロスオーバーは不可欠である。なお、酸化物超電導体を用いて積層型のジョセフソン接合を作製し、配線のクロスオーバーを実現することは現実的ではない。これは、積層型ではリソグラフィーの限界から接合面積を小さくするのが困難なことに加えて、酸化物超電導体を用いて積層型の接合を作製するにはプロセス上の困難も大きいことによる。具体的には、酸化物超電導体では全ての膜をエピタキシャル成長が可能な温度で製膜しなければならないので、金属超電導体のプロセスでしばしば用いられているレジストを用いたリフトオフは使えない。また、前述したように急な段差の上に酸化物超電導薄膜を製膜すると、その折れ曲がりの位置に結晶粒界を生じて超電導配線の臨界電流密度を低減させてしまうので、積層型でも全てのパターンの端面を緩やかな傾斜を持つように作製しなければならない。上記の理由により、これまで試験的に小規模の回路を酸化物超電導体で作製する場合には、上下の配線を簡単に形成できる従来のランプエッジ構造が採用されており、配線のクロスオーバーができないという問題は解決できていない。
【００１６】
【発明が解決しようとする課題】
上述したように、超電導ギャップの大きい酸化物超電導体を用いたジョセフソン接合では臨界電流密度が大きいために、接合面積を小さくすることが必要である。ランプエッジ接合は接合面積を小さくできるという利点があるが、金属超電導体でよく用いられている積層型接合に比べると、集積回路を作製するうえでの構造上の制約が多い。制約の一つは上部超電導配線の幅で接合の幅を規定するために接合の近くの配線のインダクタンスが大きくなることであり、もう一つはランプエッジ接合が準平面型の構造であるため集積回路に不可欠な配線のクロスオーバーができないことである。
【００１７】
本発明の目的は、ランプエッジ型の利点を生かして接合面積を小さくし、しかも接合近傍の余分なインダクタンスを小さくするとともに、配線のクロスオーバーも可能な接合構造を有する超電導素子およびその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係る第１の超電導素子は、基板と、前記基板上に形成され基板面に対して傾斜した端面を有する下部超電導電極および層間絶縁膜と、少なくとも前記下部超電導電極の端面に形成されたバリア層と、前記バリア層を介して前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように形成された上部超電導電極と、前記上部超電導電極に接続された超電導配線層とを具備した超電導素子において、前記上部超電導電極と前記超電導配線層とのコンタクト部が前記下部超電導電極上に形成された前記層間絶縁膜の上面と実質的に同じ平面にあることを特徴とする。
【００１９】
本発明に係る上記の超電導素子の製造方法は、基板上に直接、または基板上に形成された超電導グランドプレーンおよび層間絶縁層を介して、下部超電導電極および層間絶縁膜を形成する工程と、前記下部超電導電極および層間絶縁膜の一部をエッチングして基板面に対して傾斜した端面を形成する工程と、前記傾斜した端面のうち少なくとも下部超電導電極を覆うようにバリア層を形成する工程と、前記バリア層上に前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように上部超電導電極を形成する工程と、前記下部超電導電極、層間絶縁膜および上部超電導電極の全面を平坦化膜で覆う工程と、前記平坦化膜とともに前記上部超電導電極を平坦化して、前記下部超電導電極上の層間絶縁膜上面で前記上部超電導電極の一部を露出させる工程と、前記上部超電導電極の露出部と接続する超電導配線層を形成する工程とを具備したことを特徴とする。
【００２０】
従来のランプエッジ接合の構造では、図３に示したように、光リソグラフィーの合わせ精度の関係上、第２の層間絶縁膜８上にも上部超電導電極４が必ず存在している。以下、この部分はオーバーハング部１０と呼ぶ。従来は、上部超電導電極４のうちオーバーハング部１０と反対側の部分が配線層として使用されており、オーバーハング部１０自体は余分な部分であった。
【００２１】
これに対して本発明に係る第１の超電導素子は、図１に示すように、上部超電導電極４と超電導配線層５との超電導コンタクト１２を下部超電導電極３上の層間絶縁膜８上面と実質的に同一平面で形成し、オーバーハング部１０の上端に超電導配線層５を超電導接続した構造を有する。この場合、ジョセフソン接合と超電導配線層１０との間の距離は第２の層間絶縁層８の膜厚で決まるので、この距離を短くすることができ、従来のランプエッジ構造で問題となっていた接合近傍のインダクタンスを小さくすることができる。
【００２２】
図５（ａ）〜（ｄ）を参照して、本発明に係る第１の超電導素子の製造方法を概略的に説明する。最初に図５（ａ）に示すように、従来と同様の構造のランプエッジ接合を作製する。上部超電導電極４の端面も緩やかな傾斜を持つように作製している。これは、この後のプロセスで上部超電導電極４の上部に層間絶縁層を介して超電導配線層を積層したときに、上部超電導電極４の段差部において結晶粒界が生じないようにするためである。次に図５（ｂ）のように、全体を第３の層間絶縁層９で覆う。その後、図５（ｃ）に示すように、化学的機械研磨法またはエッチバック法により表面を平坦化する。この平坦化プロセスが本発明の製造方法の骨子であり、平坦化によって上部超電導電極４のオーバーハング部１０の上端を平坦化面１４と同じ平面で表面に露出させることができる。最後に図５（ｄ）に示すように、平坦化によって露出したオーバーハング部１０の上端に超電導配線層５を接続する。以上の工程により、配線のクロスオーバーを可能にするとともに接合近傍のインダクタンスを低減するという２つの課題を同時に解決できる。
【００２３】
本発明に係る第２の超電導素子は、基板と、前記基板上に形成された超電導グランドプレーンと、前記超電導グランドプレーン上に形成され基板面に対して傾斜した端面を有する第1の層間絶縁膜、下部超電導電極および第２の層間絶縁膜と、少なくとも前記下部超電導電極の端面に形成されたバリア層と、前記バリア層を介して前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように形成され、かつ前記第1の層間絶縁膜の端面から露出した前記超電導グランドプレーンと接続された上部超電導電極とを具備したことを特徴とする。
【００２４】
従来のランプエッジ接合では、図３に示すように、グランドプレーン２上に層間絶縁層７を介して上部超電導電極４が形成されており、上部超電導電極４とグランドプレーン２とが直接接続されることはなかった。超電導素子のアースをとるには、グランドプレーン２上の層間絶縁層７にコンタクトホールを開け、下部超電導電極３を製膜してグランドプレーン２との超電導コンタクトをとる方法が通常用いられていた。
【００２５】
これに対して本発明に係る第２の超電導素子では、図６に示すように、下部超電導電極３およびその上の第２の層間絶縁膜８をエッチングして傾斜した端面を形成する際に、さらにグランドプレーン２上の第１の層間絶縁層７もエッチングして傾斜した端面を形成する。その後、傾斜した端面にバリア層６を介して上部超電導電極４を形成することにより、ランプエッジ型ジョセフソン接合を形成するとともに、上部超電導電極６と超電導グランドプレーン２との超電導コンタクトをとる。この場合、ジョセフソン接合とグランドプレーン２との距離は、グランドプレーン２上の層間絶縁層７の膜厚で決まるので、その距離を短くすることができ、従来のランプエッジ構造で問題となっていた接合近傍のインダクタンスを小さくすることができる。そして、図６のランプエッジ接合の構造と図３（ｂ）の従来のランプエッジ接合の構造とを組み合わせて使用することにより、超電導回路のレイアウト上の制約を軽減することが可能になる。
【００２６】
また、本発明の第１の超電導素子の構造および第２の超電導素子の構造を併用し、上部超電導電極の上端に超電導配線層を接続するとともに、上部超電導電極をグランドプレーンに接続してもよい。
【００２７】
【発明の実施の形態】
以下に本発明を詳細に説明する。まず、本発明において使用される材料について説明する。
【００２８】
超電導薄膜としてはＹＢａ2Ｃｕ3Ｏ7-x（ＹＢＣＯ）、Ｂｉ2Ｓｒ2ＣａＣｕ2Ｏxなど、全ての酸化物超電導体を使用できる。
【００２９】
基板としては超電導薄膜と擬似的に格子整合して化学反応を起こさない材料が使用される。代表的にはＳｒＴｉＯ3（１００）基板が挙げられるが、その他にもＬａＡｌＯ3、ＮｄＧａＯ3などを使用できる。また、ＣｅＯ2などの適当なバッファ層を挿入したＳｉ基板も用いることができる。
【００３０】
層間絶縁層にも超電導薄膜と擬似的に格子整合する材料が使用され、代表的にはＳｒＴｉＯ3（ＳＴＯ）が挙げられる。層間絶縁層は比誘電率が小さいことが望ましいので、ＳＴＯよりも比誘電率が小さい材料であるＣｅＯ2、Ｓｒ2ＡｌＴａＯ6、Ｓｒ2ＡｌＮｂＯ6などが代替材料の候補として挙げられる。ただし、ＣｅＯ2は島状成長しやすく表面の平滑な薄膜を得るためには成長条件の最適化が必要になる。また、文献IEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 1990に記載されているように、Ｓｒ2ＡｌＴａＯ6およびＳｒ2ＡｌＮｂＯ6は酸素を拡散させにくいため、ヴィアホールを開けて酸素拡散を容易にするなどの工夫が必要になる。このように製膜の容易さという観点ではＳＴＯが有利であるが、実用的な集積回路の性能を考慮すればプロセスを最適化してこれらの代替材料を用いることが望ましい。
【００３１】
バリア層の材料の代表例としては超電導特性を示さない層状ペロブスカイト酸化物であるＰｒＢａ2Ｃｕ3Ｏ7-y（ＰＢＣＯ）が挙げられるが、Ｃｏなどの不純物元素をドーピングして超電導性を弱めたＹＢＣＯ、または酸化物超電導体との格子整合性の良好なＳＴＯ、ＮｄＧａＯ3などの材料も使用できる。また、バリア層として、文献Applied Physics Letters, Volume 71, 1997, page 2526またはIEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 3141に記載されているように、下部超電導電極ＹＢＣＯの表面改質層を利用することも可能である。この場合、バリア層の製膜プロセスを省略することができる。
【００３２】
上記の各層の製膜法としては、オフアクシススパッタ法、レーザー蒸着法、化学気相成長法などの方法を使用できる。
【００３３】
なお、本発明は特に酸化物超電導体の応用を意図しているが、Ｎｂ系の金属超電導体において微小面積のジョセフソン接合を形成して超電導集積回路を作製する場合にも適用できる。
【００３４】
（実施形態１）
本発明に係る第１の超電導素子の構造およびその製造方法を、図７〜図１１の（ａ）〜（ｎ）を参照して詳細に説明する。なお、実際の回路においては多数個のジョセフソン接合が集積されるが、ここでは発明の骨子を説明するのが目的であるので、１個の接合で代表している。また、通常の超電導回路においては負荷抵抗が用いられる場合が多いが、負荷抵抗は本発明に直接関係ないので省略している。一方、超電導グランドプレーンと超電導下部電極との間の超電導コンタクト１１も本発明の構造には直接関係ないが、本発明に直接関係している上部超電導電極と超電導配線層との超電導コンタクト１２の製造方法と対比させるために説明に含めている。
【００３５】
まず、製膜チャンバー内にＳＴＯ（１００）基板、ＹＢＣＯターゲットおよびＳＴＯターゲットを設置してオフアクシススパッタを行い、図７（ａ）に示すように、ＳＴＯ（１００）基板１上に超電導グランドプレーン２および第１の層間絶縁膜７を形成する。具体的には、基板温度を７９０℃に設定し、製膜チャンバーにＡｒ（７０％）／Ｏ2（３０％）を導入して圧力を２００ｍＴｏｒｒに設定し、ＹＢＣＯターゲットをスパッタし、ＳＴＯ（１００）基板１上に厚さ約２００ｎｍのＹＢＣＯ薄膜を製膜してグランドプレーン２を作製する。続いて、同一条件でＳＴＯターゲットをスパッタし、厚さ約２００ｎｍのＳＴＯ薄膜を製膜して第１の層間絶縁層７を作製する。その後、１気圧の酸素中で試料を室温まで冷却する。
【００３６】
この工程において、超電導薄膜の磁場侵入長を小さくしてインダクタンスの小さな超電導配線を実現するためには、完全なｃ軸配向のＹＢＣＯ薄膜を作製することが重要である。上記の製膜条件では基板温度を約７５０℃以上に設定することにより、ａ軸配向粒の混入しない完全なｃ軸配向のＹＢＣＯ薄膜を作製することができる。
【００３７】
試料を製膜チャンバーから取り出し、全面にレジスト（シプレイ社、Ｓ１８０８）を約０．８μｍの厚さにスピンコートする。光リソグラフィーにより露光・現像して、超電導コンタクトを形成すべき領域が開口したレジストパターン１５を作製する。この試料を１２５℃のホットプレート上に置き、２０分間ポストベークを行うことによりレジストをリフローさせ、基板面に対して傾斜角をもったレジスト端面を得る（図７（ｂ）図示）。なお、リフローの最適温度は用いるレジストに応じて適宜設定される。
【００３８】
試料を回転させながら、レジストパターン１５をマスクとしてＡｒイオンミリングを行い、レジストに覆われていない部分のＳＴＯ層間絶縁膜７をエッチングして、ヴィアホール１６を形成し、ＹＢＣＯグランドプレーン２の表面を露出させる。なお、文献Applied Physics Letters, Volume 61, 1992, page 228に記載されているように、２次イオン質量分析器を用いてＳｒ、Ｔｉ、Ｙ、Ｂａ、Ｃｕの信号をモニターすることにより、エッチングの終点を容易に検出できる。このように、予めレジストリフローによってレジストパターンの端面に緩やかな傾斜を持たせておき、次に試料を回転させながらＡｒイオンミリングを用いてエッチングを行うことにより、エッチングされた第１の層間絶縁層７の端面に４５゜以下の緩やかな傾斜を持たせることができる。その後、レジストをアセトンで除去し、さらにプラズマアッシャーで３０分間酸素プラズマを照射してレジストを完全に除去する。図７（ｃ）に緩やかな傾斜を持つヴィアホール１６を示す。
【００３９】
レジスト除去後、プロセスにおける表面の汚染をクリーニングする目的で、Ａｒイオンミリングで表面を軽くエッチングする。その後、ランプエッジ接合を構成する下部超電導電極および層間絶縁層を形成するプロセスに先立ってグランドプレートの表面状態を修復する。このために、試料を製膜チャンバー中に入れ、酸素雰囲気中においてＹＢＣＯの製膜温度である７９０℃まで昇温する。このアニール過程で、最初のＡｒイオンミリング工程でアモルファス化していたＹＢＣＯ膜の表面が再結晶化するとともに、ミリング工程で生じた表面近傍の欠陥が除去される。ヴィアホールにおいてグランドプレーンと下部超電導電極とが十分な臨界電流を持つ良好な超電導コンタクトを形成するためには、アニールによってＹＢＣＯの加工表面を回復させるのに十分な程度の温度に保持し、かつその温度でＹＢＣＯの表面が分解しない酸素圧力を保持する必要がある。我々は種々の基板温度と酸素条件でＹＢＣＯ薄膜を用いて超電導コンタクトを形成した結果、概ね１００ｍＴｏｒｒの酸素雰囲気中で基板温度を７８０℃以上に設定すると、５０Ｋでの臨界電流密度が１×１０6Ａ／ｃｍ2以上の比較的良好な超電導コンタクトが得られることを見出している。ここでは、ＥＣＲプラズマで生じる活性酸素を照射して、ＹＢＣＯ表面における実効的な活性酸素濃度を高めることによってＹＢＣＯの加工表面を十分に回復させ、ＹＢＣＯ表面の安定性を高めている。なお、使用する超電導体の種類に応じて表面の安定性は異なるので、ＹＢＣＯ以外の材料を用いる場合には、それぞれの超電導体に適した基板温度と酸素分圧を設定する。
【００４０】
図７（ｄ）に示すように、厚さ約２００ｎｍのＹＢＣＯ薄膜からなる下部超電導電極３、および厚さ約２００ｎｍのＳＴＯからなる第２の層間絶縁層８を連続して製膜する。その後、１気圧酸素中で冷却し、試料を製膜チャンバーから取り出す。
【００４１】
ランプエッジ形状を形成するために、光リソグラフィーにより図８（ｅ）に示す形状のレジストパターン１９を形成する。レジストパターンの形成条件は図７（ｂ）でヴィアホール開口のために用いたレジストパターンの形成条件と同じであり、リフローによってレジストの端面に傾斜角をもたせている。
【００４２】
試料を回転させながら、レジストパターン１９をマスクとしてＡｒイオンミリングを行い、レジストに覆われていない部分のＳＴＯ層間絶縁膜８とその下のＹＢＣＯ下部超電導電極３をエッチングしてランプエッジ１３の形状を得る。ここで形成されるランプエッジ１３の基板面に対する傾斜角は約２０゜である。その後、アセトンとプラズマアッシャーによりレジストを完全に除去する。図８（ｆ）にランプエッジ１３の形状を示す。この工程で、ランプエッジ１３の基板面に対する傾斜角は、レジストの種類、レジストのポストベーク温度、Ａｒイオンミリングの条件によって調整できる。
【００４３】
ランプエッジ形成後、バリア層および上部超電導電極を製膜してジョセフソン接合を形成するプロセスに先立って下部超電導電極の表面状態を修復する。このために、再び試料を製膜チャンバーに入れ、ＥＣＲプラズマによる活性酸素中においてＹＢＣＯの製膜温度である７９０℃まで昇温する。この場合も、再現性のよいジョセフソン接合を形成するためには、イオンミリングによって生じたＹＢＣＯ表面のダメージ層をアニールによって完全に回復させることが重要である。
【００４４】
基板温度を７９０℃に設定し、製膜チャンバーにＡｒ（７０％）／Ｏ2（３０％）を導入して圧力を２００ｍＴｏｒｒに設定し、図８（ｇ）に示すように、厚さ約５０ｎｍのＰＢＣＯからなるバリア層６、厚さ約３００ｎｍのＹＢＣＯからなる上部超電導電極４、および厚さ約５０ｎｍのＳＴＯからなるプロセス保護層１７を製膜する。その後、１気圧の酸素中で試料を室温まで冷却する。ここでは、超電導特性を示さないＰＢＣＯを堆積してバリア層を形成しているが、前述した文献Applied Physics Letters, Volume 71, 1997, page 2526またはIEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 3141に示されているように、プロセス中に生じるＹＢＣＯランプエッジ表面の改質層をバリア層として用いることもできる。この場合には、ＹＢＣＯ表面のダメージ層をアニール工程で完全に回復させるのではなく、エッチングおよびアニールによってＹＢＣＯ表面を改質してＹＢＣＯとは異なる超電導性を示さない層を形成する。
【００４５】
試料を製膜チャンバーから取り出した後、ジョセフソン接合の幅を規定するために、光リソグラフィーにより図９（ｈ）に示すレジストパターン２０を形成する。レジスト２０の形成条件はこれまでのレジストの形成条件とまったく同様であり、リフローによってレジストの端面に傾斜角をもたせている。従来のランプエッジ接合では、上部超電導電極が上部超電導配線も兼ねているため、オーバーハング部の反対側で第１の層間絶縁膜７上に延長して形成された部分を形成していた。これに対して本発明の第１の超電導素子では、上部超電導電極３の上端で超電導配線に接続するため第１の層間絶縁膜７上に延長して形成する必要はなく、上部超電導電極３のパターンはランプエッジ接合の近傍だけに存在すればよいため、それに応じてレジストパターン２０の形状が規定されている。
【００４６】
試料を回転させながら、レジストパターン２０をマスクとしてＡｒイオンミリングを行い、プロセス保護層１７、上部超電導電極４、バリア層７をエッチングしてこれらの層の端面を傾斜させる。その後、アセトンとプラズマアッシャーによりレジストを除去し、Ａｒイオンミリングにより表面を軽くクリーニングする。こうして図９（ｉ）に示すようにランプエッジ型ジョセフソン接合が完成する。図９（ｉ）に示すランプエッジ接合において、図３（ｂ）に示す従来のランプエッジ接合と構造上異なる点は、上部超電導電極４が接合近傍にのみ形成されていることと、その端面が緩やかな傾斜を持っていることである。
【００４７】
この後、第１の発明の骨子となっている構造、すなわちランプエッジ接合の上部における上部超電導電極のオーバーハング部に超電導配線層を接続した構造を形成する。
【００４８】
図９（ｊ）に示すように、上部超電導電極４とその上に形成される超電導配線層とを絶縁するために、厚さ約２００ｎｍのＳＴＯからなる第３の層間絶縁層９を製膜する。ＳＴＯの製膜条件はこれまで述べたＳＴＯの製膜条件と同様である。
【００４９】
その後、試料全面を平坦化するプロセスを行う。ここで、平坦化の方法としては、文献IEEE Transactions of Applied Superconductivity, Volume 5, 1995, page 3143に記載されているように、平坦化膜としてレジストを形成した後、Ａｒイオンミリングでエッチバックを行う方法を用いる。試料の全面に平坦化用のレジスト（Ｓ１８１８）を約１．８μｍの厚さにスピンコートした後、試料を１２０℃のホットプレート上に置き、２０分間ベーキングすることによりレジストをリフローさせて表面を平坦化する。試料を回転させながらＡｒイオンミリングを行い、試料全面をエッチバックする。このときのエッチングは、第２の層間絶縁層８が現れるまで行う。この結果、図１０（ｋ）に示すように、第２の層間絶縁膜８の上面で上部超電導電極４の一部が露出する。このエッチバックによる平坦化プロセスで表面の平坦性を良好にするには、平坦化膜（レジスト）のエッチングレートとその下の薄膜のエッチングレートがほぼ等しいことが望ましい。ここでは、レジストとＳＴＯのエッチングレートが概ね等しくなるように、Ａｒイオンのビーム電圧を２００Ｖに設定し、Ａｒイオンの入射角度を基板面に対して約６０゜に調整している。この条件では、ＹＢＣＯのエッチングレートは、ＳＴＯおよびレジストのエッチングレートよりも１．５倍ほど速いが、膜厚が薄いためエッチングレートの差はそれほど影響しない。実際に、平坦化後の表面をＳＥＭで観察したところ、表面には顕著な段差が生じていないことが確認されている。ただし、エッチングレートがほぼ等しくなるように平坦化膜の材料およびその下の薄膜材料を選択することが望ましい。
【００５０】
別の平坦化の方法として、文献IEEE Transactions of Applied Superconductivity, Volume 9, 1999, page 3464に記載されている機械的化学研磨法を用いることもできる。この場合は、平坦化膜としてレジストを用いる必要はなく、また機械的研磨であるため材料の違いによらずに均一に平坦化することができる。
【００５１】
上記のエッチング後に、アセトンとプラズマアッシャーによりレジストを除去し、さらにＡｒイオンミリングにより表面を軽くクリーニングする。
【００５２】
超電導配線層を形成するプロセスに先立って上部超電導電極の表面状態を修復する。このために、再び試料を製膜チャンバーに入れ、ＥＣＲプラズマによる活性酸素中おいてＹＢＣＯの製膜温度の７９０℃まで昇温する。この場合も、上部超電導電極と超電導配線層との間で良好な超電導コンタクトを形成するためには、イオンミリングによって生じたＹＢＣＯ表面のダメージ層をアニールによって完全に回復させることが重要である。
【００５３】
基板温度を７９０℃に設定し、製膜チャンバーにＡｒ（７０％）／Ｏ2（３０％）を導入して圧力を２００ｍＴｏｒｒに設定し、図１０（ｌ）に示すように、厚さ約３００ｎｍのＹＢＣＯからなる超電導配線層５を形成する。その後、１気圧の酸素中で試料を室温まで冷却する。次に、スパッタ法により厚さ約２００ｎｍのＡｕからなるプロセス保護層１８を製膜する。
【００５４】
試料を製膜チャンバーから取り出した後、超電導配線層の形状を規定するために、全面に厚さ約１．３μｍのレジスト（Ｓ１８１３）をスピンコートし、光リソグラフィーにより図１０（ｍ）に示すレジストパターン２１を形成する。プロセス保護層１８の上にさらに薄膜を製膜することはないので、ここではパターンの端面に傾斜角をもたせるためのレジストリフローは行わない。
【００５５】
レジストパターン２１をマスクとしてＡｒイオンミリングによりＡｕプロセス保護層１８およびＹＢＣＯ超電導配線層５をエッチングする。その後、アセトンでレジストを除去する。最後に、これまでのプロセスによって酸素が欠損したために生じる超電導薄膜膜のＴｃの劣化を回復するために、１気圧の酸素フロー中において４００℃でアニールを行う。以上の工程により、図１１（ｎ）に示した構造を有する本発明に係る第１の超電導素子が完成する。
【００５６】
なお、以上で説明したプロセスにおいて、ＳＴＯおよびＹＢＣＯをエッチングする際には、レジストをマスクとしてＡｒイオンミリングによりエッチングを行い、レジストを除去した後、プロセスによる表面の汚染の影響を除去するために全面をＡｒイオンミリングで軽くエッチングするという方法を用いている。この方法の代わりに、文献IEEE Transactions on Applied Superconductivity, Volume 7, 1997, page 3001に記載されているように、予め厚めのＳＴＯを堆積し、レジストをマスクとする１回目のエッチングでＳＴＯの表面を薄く残し、レジストを除去した後、２回目のエッチングで残りのＳＴＯおよびＹＢＣＯをエッチングするという方法を用いることもできる。この方法では、レジストを除去する際にＹＢＣＯの表面が有機溶媒に晒されることがないため、Ａｒイオンミリングによるクリーニングの工程が不要になる。
【００５７】
（実施形態２）
本発明に係る第２の超電導素子の構造およびその製造方法を図１２および図１３の（ａ）〜（ｆ）を参照して詳細に説明する。
【００５８】
まず、図１２（ａ）に示すように、ＳＴＯ（１００）基板１上に厚さ約３００ｎｍのＹＢＣＯからなる超電導グランドプレーン２、厚さ約２００ｎｍのＳＴＯからなる第１の層間絶縁層７、厚さ約２００ｎｍのＹＢＣＯからなる下部超電導電極３、および厚さ約２００ｎｍのＳＴＯからなる第２の層間絶縁層８を製膜する。各々の薄膜の製膜方法および製膜条件は実施形態１とまったく同様である。
【００５９】
ランプエッジ形状を形成するために、光リソグラフィーにより図１２（ｂ）に示す形状のレジストパターン２２を形成する。レジストパターン２２の形成方法は、実施形態１において用いた方法とまったく同様であり、リフローによりレジストパターンの端面に傾斜角をもたせる。
【００６０】
試料を回転させながら、Ａｒイオンミリングを行い、第２の層間絶縁層８、下部超電導電極３、および第１の層間絶縁層７をエッチングし、ＹＢＣＯ超電導グランドプレーン２の表面が露出した時点でエッチングを停止することによりランプエッジ１３の形状を得る。これは、従来のプロセスで第２の層間絶縁層８および下部超電導電極３のエッチングを行い、第１の層間絶縁層７の表面でエッチングを停止していたのとは異なる。ランプエッジ形成後、アセトンおよびプラズマアッシャーによりレジストを完全に除去し、さらにＡｒイオンミリングにより表面を軽くクリーニングする。レジスト除去および表面クリーニングの条件は実施形態１と同様である。図１２（ｃ）にランプエッジ１３の形状を示す。
【００６１】
ランプエッジ形成後、バリア層および上部超電導電極を製膜してジョセフソン接合を形成するプロセスに先立って下部超電導電極の表面状態を修復する。このために、試料を製膜チャンバーに入れ、ＥＣＲプラズマによる活性酸素中においてＹＢＣＯの製膜温度である７９０℃まで昇温する。再現性のよいジョセフソン接合を形成するためには、イオンミリングによって生じたＹＢＣＯ表面のダメージ層をアニールによって完全に回復させることが重要である。
【００６２】
基板温度を７９０℃に設定し、製膜チャンバーにＡｒ（７０％）／Ｏ2（３０％）を導入して圧力を２００ｍＴｏｒｒに設定し、厚さ約５０ｎｍのＰＢＣＯからなるバリア層６、および厚さ約２００ｎｍのＹＢＣＯからなる上部超電導電極４を製膜する。その後、１気圧の酸素中で試料を室温まで冷却する。さらに、スパッタ法により厚さ約２００ｎｍのＡｕからなるプロセス保護層１８を製膜して、図１３（ｄ）に示す構造を得る。
【００６３】
試料を製膜チャンバーから取り出した後、ジョセフソン接合の幅を規定するために、全面に厚さ約１．３μｍのレジスト（Ｓ１８１３）をスピンコートし、光リソグラフィーにより図１３（ｅ）に示すレジストパターン２１を形成する。プロセス保護層１８の上にさらに薄膜を製膜することはないので、ここではパターンの端面に傾斜角をもたせるためのレジストリフローは行わない。
【００６４】
レジストパターン２３をマスクとしてＡｒイオンミリングによりプロセス保護層１８、上部超電導電極４、バリア層６をエッチングする。その後、アセトンでレジストを除去する。最後に、上記の一連のプロセスによって生じた各層の超電導薄膜の酸素欠損を補うために１気圧の酸素中において４００℃でアニールを行う。以上の工程により、図１３（ｆ）に示した構造を有する本発明に係る第２の超電導素子が完成する。
【００６５】
この構造では上部超電導電極４とグランドプレーン２との接続部にもバリア層６が存在する。しかし、この接続部分の面積は上下の超電導電極間に形成されるランプエッジ接合の面積に比べてはるかに大きいので、この接続部分での臨界電流はランプエッジ接合の臨界電流に比べて大きくなり、実際上は超電導コンタクトと同様と考えてよい。なお、実施形態１でも説明したように、バリア層を堆積することなく、ＹＢＣＯ下部超電導電極のランプエッジ表面の改質層をバリア層として用いることもできる。
【００６６】
図１３（ｆ）に示されるように、ランプエッジ接合と超電導グランドプレーン２との間の距離は第１の層間絶縁層７の厚さで決まるため、その距離は非常に短くすることができる。したがって、ランプエッジ接合と超電導グランドプレーン２の間のインダクタンスを小さくすることができる。このように、本発明に係る第２の超電導素子では、従来のランプエッジ接合の構造で問題となっていた接合近傍の余分なインダクタンスを小さくすることができる。
【００６７】
本発明に係る第２の超電導素子は単独で用いるよりも、従来のランプエッジ接合の構造と併用することを意図している。すなわち、回路を設計する上でジョセフソン接合に付随するインダクタンスが問題となる個所にこの構造を採用することにより、回路設計の自由度を向上できる。
【００６８】
【発明の効果】
以上詳述したように本発明によれば、ランプエッジ型の利点を生かして接合面積を小さくしながら、ランプエッジ構造の欠点であった接合の近傍の余分なインダクタンスを低減することが可能となる。また、本発明によれば、従来のランプエッジ構造では実現できなかった、上下の配線層のクロスオーバーが可能な構造を容易に実現することができ、回路のレイアウトの自由度を大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る第１の超電導素子を示す断面図。
【図２】従来の積層型のジョセフソン接合を有する超電導素子を示す断面図。
【図３】従来のランプエッジ型のジョセフソン接合を有する超電導素子を示す平面図、および断面図。
【図４】従来のランプエッジ型のジョセフソン接合を有する超電導素子の製造工程を示す断面図。
【図５】本発明に係る第１の超電導素子の製造工程を概略的に説明する断面図。
【図６】本発明に係る第２の超電導素子の断面図。
【図７】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図８】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図９】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図１０】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図１１】本発明に係る第１の超電導素子の製造工程を示す断面図。
【図１２】本発明に係る第２の超電導素子の製造工程を示す断面図。
【図１３】本発明に係る第２の超電導素子の製造工程を示す断面図。
【符号の説明】
１…基板
２…超電導グランドプレーン
３…下部超電導電極
４…上部超電導電極
５…超電導配線層
６…バリア層
７…第１の層間絶縁層
８…第２の層間絶縁層
９…第３の層間絶縁層
１０…オーバーハング部
１１…超電導コンタクト
１２…超電導コンタクト
１３…ランプエッジ
１４…平坦化面
１５…レジスト
１６…ヴィアホール
１７…プロセス保護層
１８…プロセス保護層
１９…レジスト
２０…レジスト
２１…レジスト
２２…レジスト
２３…レジスト
Claims (2)
- 基板と、前記基板上に形成され基板面に対して傾斜した端面を有する下部超電導電極および層間絶縁膜と、少なくとも前記下部超電導電極の端面に形成されたバリア層と、前記バリア層を介して前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように形成された上部超電導電極と、前記上部超電導電極に接続された超電導配線層とを具備した超電導素子において、前記上部超電導電極と前記超電導配線層とのコンタクト部が前記下部超電導電極上に形成された前記層間絶縁膜の上面と実質的に同じ平面にあることを特徴とする超電導素子。
- 基板上に直接、または基板上に形成された超電導グランドプレーンおよび層間絶縁層を介して、下部超電導電極および層間絶縁膜を形成する工程と、前記下部超電導電極および層間絶縁膜の一部をエッチングして基板面に対して傾斜した端面を形成する工程と、前記傾斜した端面のうち少なくとも下部超電導電極を覆うようにバリア層を形成する工程と、前記バリア層上に前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように上部超電導電極を形成する工程と、前記下部超電導電極、層間絶縁膜および上部超電導電極の全面を平坦化膜で覆う工程と、前記平坦化膜とともに前記上部超電導電極を平坦化して、前記下部超電導電極上の層間絶縁膜上面で前記上部超電導電極の一部を露出させる工程と、前記上部超電導電極の露出部と接続する超電導配線層を形成する工程とを具備したことを特徴とする超電導素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000069236A JP4380878B2 (ja) | 2000-03-13 | 2000-03-13 | 超電導素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000069236A JP4380878B2 (ja) | 2000-03-13 | 2000-03-13 | 超電導素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257392A JP2001257392A (ja) | 2001-09-21 |
| JP4380878B2 true JP4380878B2 (ja) | 2009-12-09 |
Family
ID=18588160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000069236A Expired - Fee Related JP4380878B2 (ja) | 2000-03-13 | 2000-03-13 | 超電導素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4380878B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086851A (ja) * | 2001-09-11 | 2003-03-20 | Fujitsu Ltd | 低インダクタンス超伝導接合及びその製造方法 |
| JP2003101090A (ja) * | 2001-09-20 | 2003-04-04 | Fujitsu Ltd | 高集積超伝導回路の製造方法 |
| JP4768218B2 (ja) * | 2003-07-29 | 2011-09-07 | 富士通株式会社 | 高温超電導装置 |
| JP2009111306A (ja) * | 2007-11-01 | 2009-05-21 | Hitachi Ltd | ジョセフソン接合を備えた電子デバイスとその製造方法 |
| EP2284918A1 (en) * | 2009-08-13 | 2011-02-16 | Nexans | High temperature superconductor, in particular improved coated conductor |
| CN111969102B (zh) * | 2020-09-11 | 2023-10-27 | 中国科学院紫金山天文台 | 一种改善超导钛-铌薄膜接触电极的制备方法 |
-
2000
- 2000-03-13 JP JP2000069236A patent/JP4380878B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257392A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278638B2 (ja) | 高温超伝導ジョセフソン接合およびその製造方法 | |
| US5256636A (en) | Microelectronic superconducting device with multi-layer contact | |
| EP0467777B1 (en) | Method for manufacturing superconducting device composed of oxide superconductor material and superconducting device manufactured thereby | |
| JP4380878B2 (ja) | 超電導素子およびその製造方法 | |
| US5422497A (en) | Superconducting device having layered structure composed of oxide thin film and insulator thin film | |
| JP3120742B2 (ja) | 超伝導回路及びその製造方法 | |
| JPH05251777A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP3425422B2 (ja) | 超電導素子の製造方法 | |
| JP4843772B2 (ja) | 超電導回路装置の製造方法 | |
| JP4768218B2 (ja) | 高温超電導装置 | |
| JP2717094B2 (ja) | 超電導配線の形成方法 | |
| JP2909455B1 (ja) | 超電導素子 | |
| US5607900A (en) | Process for cleaning a surface of thin film of oxide superconductor | |
| JP2544390B2 (ja) | 酸化物超電導集積回路 | |
| JP3739436B2 (ja) | 超伝導デバイス装置及びその製造方法 | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP2517081B2 (ja) | 超伝導素子およびその製造方法 | |
| JP2647277B2 (ja) | 積層膜の作製方法 | |
| JP2647279B2 (ja) | 積層膜の作製方法 | |
| US20040053079A1 (en) | High-temperature superconducting device | |
| JP2989943B2 (ja) | 超電導集積回路の製造方法 | |
| JP2883464B2 (ja) | 酸化物超電導薄膜上に異なる材料の薄膜を積層する方法 | |
| JP2730336B2 (ja) | 超電導装置の作製方法 | |
| JPH06196762A (ja) | 酸化物超伝導体接合及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |