JP3120742B2 - 超伝導回路及びその製造方法 - Google Patents

超伝導回路及びその製造方法

Info

Publication number
JP3120742B2
JP3120742B2 JP08309189A JP30918996A JP3120742B2 JP 3120742 B2 JP3120742 B2 JP 3120742B2 JP 08309189 A JP08309189 A JP 08309189A JP 30918996 A JP30918996 A JP 30918996A JP 3120742 B2 JP3120742 B2 JP 3120742B2
Authority
JP
Japan
Prior art keywords
insulating film
lower electrode
superconducting
ground plane
superconducting circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08309189A
Other languages
English (en)
Other versions
JPH10150228A (ja
Inventor
睦夫 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08309189A priority Critical patent/JP3120742B2/ja
Publication of JPH10150228A publication Critical patent/JPH10150228A/ja
Application granted granted Critical
Publication of JP3120742B2 publication Critical patent/JP3120742B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は超伝導回路及びその
製造方法に係り、特にジョセフソン接合としてエッジ接
合を用いた超伝導回路及びその製造方法に関する。
【0002】
【従来の技術】従来より、ジョセフソン接合としてエッ
ジ接合を用いた超伝導多層集積回路が知られている(例
えば、ジャーナル・オブ・アプライドフィジックス、第
72巻、第575頁(1992年))。図9はこの従来
の超伝導回路の一例の断面図を示す。同図において、基
板10上に下部電極11と絶縁膜12が積層されると共
に、下部電極11と絶縁膜12の一部が傾斜をもって形
成され、その上にトンネルバリア13を介して上部電極
14が形成されている。下部電極11と上部電極14が
トンネルバリア13を介して接するエッジ部分がジョセ
フソン接合となる。
【0003】図10は図9に示す超伝導回路を製造する
従来の製造方法の一例の各工程説明用の素子断面図を示
す。まず、図10(a)に示すように、基板10上に下
部電極となる高温超伝導膜21及び下部電極と上部電極
間の層間絶縁膜となる第1の絶縁膜12を連続成膜す
る。続いて、フォトレジストを用いてパターニングした
後、イオンミリングを用いて第1の高温超伝導膜21と
第1の絶縁膜12を加工する。このとき、イオンビーム
は斜めから入射し、図10(b)に示すように、第1の
高温超伝導膜21は緩い傾斜を有する下部電極11に加
工し、かつ、第1の絶縁膜12も同様に緩い傾斜を有す
るように加工する。
【0004】続いて、図10(c)に示すように、上記
の加工された素子上にトンネルバリア13を介して上部
電極となる第2の高温超伝導膜22を成膜する。そし
て、図10(d)に示すように、トンネルバリア13を
加工すると共に、第2の高温超伝導膜22を上部電極1
4に加工してエッジ接合を完成する。このとき、下部電
極11と上部電極14が、トンネルバリア13を介して
接するエッジ部分がジョセフソン接合となる。
【0005】このエッジ部分によるジョセフソン接合
(エッジ接合)は、ジョセフソン接合の質を表すパラメ
ータである臨界電流値とノーマル抵抗の積(IcRn
積)が大きいことや、本質的に臨界電流などの接合特性
の制御が可能であることから、高温超伝導回路用のジョ
セフソン接合として広く用いられている。
【0006】高温超伝導回路では、第1の文献(アイ・
イー・イー・イー、トランザクション・オン・アプライ
ド・スーパーコンダクティビティ、第5巻、第3401
頁(1995年))に記載されているように、一般に量
子磁束(SFQ:Single Flux Quanta)が情報担体とし
て用いられる。SFQを情報担体とする回路では、情報
の伝わる閉ループのインダクタンスLと、この閉ループ
に含まれるジョセフソン接合の臨界電流Icとの積が、
SFQと同程度でなくてはならない。すなわち、
【0007】
【数1】 の関係をLとIcは満たす必要がある。
【0008】高温超伝導回路を70K程度の比較的高い
温度で動作させることを考慮すると、熱雑音に打ち勝つ
ためにジョセフソン接合の臨界電流Icを一定値以上小
さくすることはできない。従って、閉ループのインダク
タンスLの値を小さく保つためには、単位長さ当りのイ
ンダクタンス値をできるだけ小さくする必要がある。ま
た、高温超伝導体の磁場侵入長は、金属超伝導体の磁場
侵入長に比べて長く、金属超伝導体より単位長さ当りの
インダクタンスが大きくなるため、高温超伝導回路では
単位長さ当りのインダクタンスを小さくする工夫が特に
重要である。
【0009】超伝導配線の単位長さ当りのインダクタン
スを小さくするには、線幅を太くすればよいが、線幅を
太くすると回路も大きくなるため、ここで問題にしてい
る閉ループのインダクタンスLの値は小さくならない。
そこで、超伝導のグランドプレーンを回路と積層し、超
伝導配線に電流が流れることにより発生する磁場をグラ
ンドプレーンとの間の狭い空間に閉じ込め、インダクタ
ンスを低減する方法が有効となる。超伝導グランドプレ
ーンがある場合の超伝導配線の単位長さ当りのインダク
タンスLは、次式により与えられる。
【0010】 L=μ0/W[h+λ1coth(t1/λ1)+λ2coth(t2/λ2)] (2) ここで、(2)式中、μ0は真空の透磁率、Wは配線
幅、hは超伝導グランドプレーンと超伝導配線間の絶縁
膜の膜厚、λ1、λ2は配線及びグランドプレーンを構成
する超伝導体の磁場侵入長、t1、t2は配線及びグラン
ドプレーンの膜厚である。
【0011】図11は第2の文献(応用物理学会学術講
演会講演予稿集、1996年秋、第1分冊、102頁)
に記載されている、高温超伝導回路上に高温超伝導グラ
ンドプレーンを積層した断面構造を示す。図11に示す
ように、図9で示したエッジ接合を含む高温超伝導回路
上に、第2の絶縁膜16を介してグランドプレーン17
が積層されている。
【0012】図12は図11に示した断面構造によるイ
ンダクタンスの低減効果を示す実験結果である。図12
において、黒丸印が超伝導グランドプレーンを積層した
場合の測定値、黒三角印がグランドプレーンがない場合
の測定値をそれぞれ示す。図12から分かるように、配
線に超伝導グランドプレーンを積層した図11の構造の
方が、グランドプレーンがないものに比し、インダクタ
ンスが約50%程度低減されていることがわかる。
【0013】高温超伝導膜の特性は、膜の結晶性に大き
く依存し、特に薄いトンネルバリア13を通して電子が
伝導するエッジ接合の特性が、結晶性及び下地の表面形
状にとりわけ敏感であることから、このグランドプレー
ンを回路上に積層する方法は、グランドプレーン上に回
路を形成する場合に比べて、高品質の接合が得られる。
超伝導回路におけるグランドプレーンの役割は、ここで
述べたように磁界を狭い範囲に閉じ込めインダクタンス
を低減することにあるため、必ずしも超伝導回路の一部
をグランドプレーンに接地する必要はない。
【0014】
【発明が解決しようとする課題】ところで、図9に示し
たエッジ接合では、下部電極11のパターンと上部電極
14のパターンとの目合せマージンをとる必要があるた
め、必然的に上部電極14の一部が下部電極11の一部
と重なる構造となる。この重なり部分はエッジ接合の本
来の動作には必要ない部分ではあるが、第1の絶縁膜1
2の膜厚が薄い場合や絶縁特性が不十分な場合はリーク
電流が流れる可能性がある。また、この重なり部分によ
る寄生容量も発生する。特に第1の絶縁膜12の材料と
して、一般に用いられるチタン酸ストロンチウム(Sr
TiO3、以下STOと記す)を用いた場合、STO薄
膜の誘電率は低温で1000程度に達することもあるた
め、この寄生容量は無視できない大きさになる。一方、
この課題を解決するために、第2の絶縁膜12の膜厚を
厚くすると、以下問題点として説明するエッジ接合部の
突起が増大する。
【0015】前記のエッジ接合の下部電極11と上部電
極14が重なる部分は、図9に14aで示したように、
突起となる。このため、エッジ接合上に絶縁膜を介して
導体を配置した場合、この突起部が絶縁不良や上部の配
線の断線や臨界電流の減少の原因となる。
【0016】また、(2)式から明らかなように、超伝
導グランドプレーンを設けた場合のインダクタンスLの
大きさは、グランドプレーンと配線間の絶縁膜の膜厚h
に大きく依存する。一例として、配線幅Wを4μm、配
線及びグランドプレーンを構成する超伝導体の磁場侵入
長λ1、λ2をそれぞれ200nm、配線の膜厚t1を3
00nm、グランドプレーンの膜厚t2を500nmと
したときの、単位長さ当りのインダクタンスの層間絶縁
膜依存性の計算結果を図13に示す。図13中、縦軸は
超伝導グランドプレーンを設けた場合の単位長さ当りの
インダクタンスL、横軸はグランドプレーンと配線間の
絶縁膜の膜厚hである。図13に示すように、単位長さ
当りのインダクタンスLはグランドプレーンと配線間の
絶縁膜の膜厚hが厚くなるほど大きくなる。
【0017】また、図11に示したように、エッジ接合
を含む超伝導回路上にグランドプレーン17を配置した
従来の超伝導回路の場合、エッジ接合部の突起のために
第2の絶縁膜16を回路表面が平坦な場合に比べて厚く
する必要があり、回路のインダクタンス増加の原因とな
っていた。また、下部電極11上では第1の絶縁膜12
と第2の絶縁膜16とが重なるため、下部電極11を用
いた配線の単位長さ当りのインダクタンスは更に大きく
なっていた。この結果、配線長にインダクタンスの上限
からくる厳しい制約が課せられ、回路設計の自由度が減
少するという問題がある。更に、インダクタンスの値が
大きいため、接合の臨界電流値を小さくせざるを得ず、
回路の安定動作に悪影響を及ぼすことがある。
【0018】本発明は以上の点に鑑みなされたもので、
ジョセフソン接合部以外のエッジ接合の下部電極と上部
電極との重なり部分を除去し、かつ、表面を平坦化する
ことにより、エッジ接合のリーク電流の発生要因と寄生
容量を低減し得る超伝導回路及びその製造方法を提供す
ることを目的とする。
【0019】また、本発明の他の目的は、回路上に絶縁
体を介して導体を配置した場合の絶縁不良や導体の断
線、臨界電流値の減少を改善し得る超伝導回路及びその
製造方法を提供することにある。
【0020】更に、本発明の他の目的は、エッジ接合上
にグランドプレーンを配置した場合のインダクタンスを
低減し得る超伝導回路及びその製造方法を提供すること
にある。
【0021】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の超伝導回路は、超伝導体からなる下部電極
の傾斜を有するエッジ部分で、常伝導体又は絶縁体から
なるトンネルバリアを介して超伝導体からなる上部電極
が結合されたエッジ接合を有する超伝導回路において、
下部電極の上に絶縁膜が積層されると共に、下部電極と
絶縁膜の一部が傾斜をもって形成され、下部電極と絶縁
膜の傾斜部の上にトンネルバリアを介して超伝導体から
なる上部電極が形成され、上部電極の上面と絶縁膜の上
面とが一致する平坦面とされ、表面が平坦化されたエッ
ジ接合を有することを特徴とする。
【0022】本発明では、エッジ接合の下部電極と上部
電極との不必要なオーバーラップ部分やリークが生じや
すかったエッジ接合上の突起部が平坦化により除去され
る。
【0023】また、本発明は、表面が平坦化されたエッ
ジ接合上に絶縁膜を介して超伝導グランドプレーンが形
成されてなる。この発明では、超伝導グランドプレーン
が表面が平坦化されたエッジ接合上に形成されるので、
上記の絶縁膜を十分に薄くでき、かつ、グランドプレー
ン膜厚と超伝導膜の膜厚を十分に厚くできる。
【0024】また、本発明は、フリップチップ法でグラ
ンドプレーンをエッジ接合上に張り合せるか、又はフリ
ップチップ法でグランドプレーンをエッジ接合上に張り
合せる際に、張り合わせ剤をグランドプレーンとエッジ
接合の間に設けて接着することを特徴とする。
【0025】また、本発明の製造方法は、上記の目的を
達成するため、超伝導体からなる下部電極の傾斜を有す
るエッジ部分で、常伝導体又は絶縁体からなるトンネル
バリアを介して超伝導体からなる上部電極が結合され、
下部電極の傾斜部分以外の下部電極と上部電極が絶縁膜
及びトンネルバリアをそれぞれ介して重なる部分を有す
るエッジ接合を基板上に形成する第1の工程と、エッジ
接合上に平坦化膜を設け表面を平坦にする第2の工程
と、平坦化膜と上部電極をそれぞれのエッチングレート
がほぼ等しい第1の入射角でイオンビームを照射して絶
縁膜が露出するまでミリングする第3の工程と、絶縁膜
と下部電極をそれぞれのエッチングレートがほぼ等しい
第2の入射角でイオンビームを照射して絶縁膜が殆ど又
は完全に除去されるまでミリングして、下部電極の傾斜
部分以外の下部電極と上部電極がトンネルバリアを介し
て重なる部分が除去され、表面が平坦化されたエッジ接
合を有する超伝導回路を形成する第4の工程とを含むこ
とを特徴とする。
【0026】この本発明の製造方法では、エッジ接合の
下部電極と上部電極との不必要なオーバーラップ部分や
リークが生じやすかったエッジ接合上の突起部が除去さ
れた超伝導回路を製造できる。
【0027】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【0028】図1は本発明になる超伝導回路の第1の実
施の形態の断面図を示す。同図において、基板10上に
は下部電極11と第1の絶縁膜12が積層されると共
に、下部電極11と第1の絶縁膜12の一部が傾斜をも
って形成され、その上にトンネルバリア13を介して上
部電極14が形成されている。この上部電極14の上面
と第1の絶縁膜12の上面とが一致し、表面が平坦化さ
れている。下部電極11と上部電極14がトンネルバリ
ア13を介して接するエッジ部分がジョセフソン接合と
なる。
【0029】ここで、基板10には、STO、ランタン
・アルミニウム酸化物(LaAlO3:以下、LAOと
記す)、イットリウム安定化ジルコニア(以下、YSZ
と記す)、酸化マグネシウム(MgO)などが用いられ
る。また、酸化イットリウム(Y23)とYSZをバッ
ファーレーヤーとして用いたシリコン基板も使用でき
る。
【0030】下部電極11、上部電極14にはイットリ
ウム・バリウム・銅酸化物(YBa2Cu3x:以下、
YBCOと記す)、YBCOのYの全部又は一部をネオ
ジム(Nd)、ランタン(La)、サマリウム(S
m)、ユウロピウム(Eu)、ガドリニウム(Gd)、
ジスプロシウム(Dy)、ホルミウム(Ho)、エルビ
ウム(Er)、ツリウム(Tm)、イッテルビウム(Y
b)、ルテチウム(Lu)等で置換したもの、ビスマス
・ストロンチウム・カルシウム・銅酸化物(Bi2Sr2
CaCu2x)、タリウム・バリウム・カルシウム・銅
酸化物(Tl2Ba2Ca2Cu3x)、バリウム・カリ
ウム・ビスマス酸化物(Ba1-xxBiO3)、ランタ
ン・ストロンチウム・銅酸化物(La2-xSrxCu
4)等のすべての高温超伝導体を用いることができ
る。
【0031】第1の絶縁膜12としては、STO、LA
O、酸化セリウム(CeO2)、ストロンチウム・アル
ミニウム・ニオブ酸化物(Sr2AlNbO6)等の高温
超伝導材料と格子整合性が高い材料が用いられる。トン
ネルバリア13の材料としては、プラセオジム・バリウ
ム・銅酸化物(PrBa2Cu3x:以下、PBCOと
記す)、ガリウム(Ga)ドープPBCO、コバルト
(Co)ドープYBCO等の常伝導体やSTO等の絶縁
体が用いられる。
【0032】各層の典型的な膜厚は、下部電極11が3
00nm、第1の絶縁膜12が50nm、トンネルバリ
ア13が20nm、上部電極14が330nmである。
下部電極11、上部電極14、第1の絶縁膜12は、レ
ーザー蒸着法、スパッタ法、電子ビーム蒸着法、化学気
相成長(CVD)法等を用いて成膜される。
【0033】図2は図1の超伝導回路を製造する本発明
製造方法の第1の実施の形態の工程説明図であり、エッ
ジ接合形成以降のプロセスが示してある。STOによる
基板10上にエッジ接合を形成する工程は、図10を用
いて説明した従来の製造方法と同じである。すなわち、
基板10上にYBCOからなる下部電極膜とSTOから
なる第1の絶縁膜を連続成膜し、イオンミリング法を用
いて基板10に対して斜めからイオンビームを入射し、
加工することにより、緩やかな傾斜角度のエッジを有す
る下部電極11及び下部電極11上の第1の絶縁膜12
を形成する。第1の絶縁膜12の成膜膜厚は300nm
である。
【0034】次に、PBCOからなるトンネルバリア1
3を薄く成膜した後、連続して上部電極14となる膜厚
650nmのYBCO膜を成膜する。この後、イオンミ
リングの斜め入射加工により、上部電極14とトンネル
バリア13を形成して図2(a)に示す如きエッジ接合
を完成させる。
【0035】続いて、この実施の形態では、図2(b)
に示すように、図2(a)に示されるエッジ接合上に平
坦化膜15を設け、表面を平坦にする。この平坦化膜1
5としては、第3の文献(アイ・イー・イー・イー・ト
ランザクション・オン・アプライド・スーパーコンダク
ティビティー・第5巻、第3143頁(1995年))
に記載されているフォトレジストや、第4の文献(アイ
・イー・イー・イー・エレクトロン・デバイス・レター
ズ、第9巻、第414頁(1988年))に記載されて
いるポリスチレン等が知られているが、ここではフォト
レジストを平坦化膜15として用いた場合について説明
を行う。
【0036】フォトレジストとしてAZ6118(商品
名)を2μmの厚さにスピンコートし、150℃、10
分間のベーキングを行い、AZ6118をリフローさ
せ、表面を平坦にし、図2(b)に示すような平坦化膜
15とする。この構造に対して、イオンミリングを用い
たエッチバック法で加工を行い、図2(c)に示す平坦
化エッジ接合を形成する。
【0037】図3は加速電圧500V、アルゴンガス圧
2×10-4Torrの条件での図2の各部に用いられる
YBCO、STO、AZ6118のイオンミリングにお
けるエッチングレートを示す。図3において、横軸は基
板に対するイオンビームの入射角度を示しており、基板
に対してイオンビームが垂直に当る場合が90°であ
る。また、図3の縦軸は毎分当りのエッチグレートを示
しており、IがYBCO、IIがSTO、IIIがAZ61
18のイオンビーム入射角対エッチングレート特性を示
す。
【0038】まず、図2(b)の構造に対して、AZ6
118とYBCOのエッチングレートが等しくなるビー
ム入射角48°の条件で、平坦化膜15がすべてエッチ
ングされ、第1の絶縁膜12が露出するまでミリングを
行う。このミリング条件では、AZ6118による平坦
化膜15とYBCOによる上部電極14のエッチングレ
ートは等しいため、表面の平坦性は保たれる。なお、ト
ンネルバリア13の材料であるPBCOのミリングにお
けるエッチングレートは、YBCOのエッチングレート
とほぼ等しい。また、第5の文献(アプライド・フィジ
ックス・レターズ、第61巻、第230頁(1992
年))に記載されている二次イオン質量分析を用いたエ
ッチング終点検出法により、このエッチング終点は正確
に制御できる。
【0039】次に、イオンビーム入射角を15°に変
え、第1の絶縁膜12が殆ど除去されるまでミリングを
行う。このとき残される第1の絶縁膜12の厚さは、一
例として図1に示されるように50nmである。このミ
リング条件でも図3に示すように、STOとYBCOの
エッチングレートがほぼ等しいために、表面の平坦性が
保持され、図2(c)の構造の超伝導回路が得られる。
【0040】通常のイオンミリングによる加工では、Y
BCO、STO、フォトレジストすべてのエッチングレ
ートが等しくなる条件が得られない。このため、上記の
プロセスでは、図2(a)に示すように上部電極14の
上端が第1の絶縁膜12の上端より上部に位置するよう
に上部電極膜を厚めに成膜し、途中でイオンビームの入
射角度を変えてエッチバックを行った。しかし、もし、
平坦化膜15、上部電極14、第1の絶縁膜12すべて
のエッチングレートが等しくなる加工条件や材料の組み
合わせが得られれば、同一の加工条件で最後まで加工す
ることができることは勿論である。また、この場合は、
必ずしも上部電極14の上端が第1の絶縁膜12の上端
より上部に位置するように上部電極膜を成膜する必要は
ない。
【0041】図1に示した第1の実施の形態では、エッ
ジ接合の表面が平坦化されているため、その上に絶縁膜
や配線を形成した場合に、絶縁不良による接合と配線間
のショートや配線の段切れによるオープンなどの故障が
発生しにくいという利点を有する。また、エッジ接合に
おける下部電極11と上部電極14の不要なオーバーラ
ップ部分がなくなるため、エッジ接合におけるリークの
可能性や寄生容量が低減するという特長も有する。一
方、下部電極11と上部電極14とがトンネルバリア1
3を介して結合するというエッジ接合に本来必要な部分
は、そのまま残されるため、エッジ接合の動作に本構造
が悪影響を与えることはない。
【0042】図4は本発明になる超伝導回路の第2の実
施の形態の断面図を示す。この第2の実施の形態と図1
に示した第1の実施の形態との違いは、第1の絶縁膜1
2の存在の有無にある。すなわち、この第2の実施の形
態では、エッチバック時に第1の絶縁膜12をすべて除
去することにより、第1の絶縁膜12が存在しない点に
特徴がある。
【0043】この実施の形態では、エッチバックを第1
の絶縁膜12の途中で止める必要がなく、前述した二次
イオン質量分析器を用いて精度の高いエッチバックの終
点検出が行えるため、プロセスの信頼性が高い。その反
面、この実施の形態では、接合部の一部までエッチバッ
クされるため、接合界面が損傷する懸念があるが、ミリ
ングの加速電圧を落とす等の方法でこの損傷は回避する
ことができる。
【0044】図5は本発明になる超伝導回路の第3の実
施の形態の断面図を示す。同図中、図1と同一構成部分
には同一符号を付し、その説明を省略する。この第3の
実施の形態では、第1の実施の形態で示した平坦化エッ
ジ接合上に、厚さ200nmのSTOからなる第2の絶
縁膜16を介して、厚さ600nmのYBCOからなる
グランドプレーン17が配置されている。第2の絶縁膜
16、グランドプレーン17の形成は、レーザー蒸着法
による成膜、フォトレジストによるパターニング、イオ
ンミリングによる加工により行われる。
【0045】図5に示される断面構造の第3の実施の形
態の超伝導回路では、グランドプレーン17により下層
のエッジ接合を含む超伝導回路のインダクタンスが低減
でき、かつ、インダクタンスの制御がより精度良く行わ
れる。また、エッジ接合表面が平坦化されているため、
段差がある場合に比べると、第2の絶縁膜16の膜厚を
十分薄くしても、リーク電流が発生しない。
【0046】前記(2)式からグランドプレーン17と
超伝導配線間の絶縁膜は薄いほど、超伝導配線のインダ
クタンスは小さくできる。また、下部電極11、上部電
極14、グランドプレーン17は厚いほど(2)式から
インダクタンスLは小さくなるが、この構造においては
これらの膜厚に対する本質的な制限はなく、十分厚くで
きる。従って、この実施の形態を用いることにより、高
温超伝導回路のインダクタンスを極限まで小さくするこ
とができる。
【0047】図6は本発明になる超伝導回路の第4の実
施の形態の断面図を示す。同図中、図5と同一構成部分
には同一符号を付し、その説明を省略する。この第4の
実施の形態の超伝導回路は、フリップチップ基板18上
に成膜したグランドプレーン17と第2の絶縁膜16
を、図1に示した平坦化エッジ接合を含む超伝導回路上
にフリップチップ法を用いて重ね合わせ、機械的に押え
つけることで形成される。このフリップチップ法による
グランドプレーン17の形成は、平坦化エッジ接合を含
む超伝導回路の表面が平坦であるために実現できる。な
お、第2の絶縁膜16は予め平坦化エッジ接合上に成膜
しておいてもよいし、平坦化エッジ接合上とグランドプ
レーン17上の両方に成膜してもよい。
【0048】図6に示す第4の実施の形態の超伝導回路
を用いることにより、第3の実施の形態と同様の効果が
得られる。しかも、エッジ接合上にグランドプレーン1
7を成膜するにはエッジ接合の温度を700℃程度に上
昇させる必要があり、下部電極11と上部電極14から
の酸素の抜け等が懸念されるが、この第4の実施の形態
では、エッジ接合上のグランドプレーン17はフリップ
チップ法により形成されるため、そのような温度上昇は
起こらない。更に、本実施の形態においては、第2の絶
縁膜16上にエピタキシャル成長する必要がないため、
第2の絶縁膜16は室温で成膜できる二酸化シリコン
(SiO2)や多結晶のSTO等でもよい。このため、
プロセスが簡便化されるという特長も有する。
【0049】図7は本発明になる超伝導回路の第5の実
施の形態の断面図を示す。同図中、図6と同一構成部分
には同一符号を付し、その説明を省略する。この第5の
実施の形態の超伝導回路は、第4の実施の形態の構造と
ほぼ同じであるが、フリップチップ法で平坦化エッジ接
合とグランドプレーン17を張り合せる際に張り合わせ
剤19を用いた点に特徴がある。張り合わせ剤19とし
ては、薄く塗布でき、しかも比較的低温で硬化する物
質、例えばポリスチレンが用いられる。
【0050】図7の断面構造の超伝導回路を製造するに
は、フリップチップ基板18上に成膜したグランドプレ
ーン17、第2の絶縁膜16上に張り合わせ剤19とし
てポリスチレンを100nmスピン塗布し、平坦化エッ
ジ接合上にフリップチップして重ね合わせた後、180
℃、1時間のベーキングを行い、ポリスチレンを硬化さ
せる。なお、第2の絶縁膜16は、グランドプレーン1
7側に成膜するとして説明したが、エッジ接合側に成膜
してもよいし、両方の側にそれぞれ成膜してもよい。
【0051】この図7に示す第5の実施の形態の超伝導
回路を用いることにより、第4の実施の形態で得られた
特長の他に、エッジ接合を含む高温超伝導回路とグラン
ドプレーン17が張り合わせ剤19で接着してあるた
め、機械的に押えつける必要がないという特長も有す
る。なお、張り合わせ剤19は予め平坦化エッジ接合上
に塗布しておいてもよいし、平坦化エッジ接合上と第2
の絶縁膜16上の両方に塗布してもよい。
【0052】図8は本発明になる超伝導回路の第6の実
施の形態の断面図を示す。同図中、図7と同一構成部分
には同一符号を付し、その説明を省略する。この第6の
実施の形態の超伝導回路は、第5の実施の形態と比べ
て、第2の絶縁膜16を設けることなく、図1と同じ断
面構造の平坦化エッジ接合とグランドプレーン17が張
り合わせ剤19で直接張り合せられている点に特徴があ
る。すなわち、張り合わせ剤19が平坦化エッジ接合と
グランドプレーン17の間の絶縁膜の役割を果たしてい
る。
【0053】図8に示す第6の実施の形態の超伝導回路
を用いることにより、第5の実施の形態に比べて高温超
伝導回路とグランドプレーン17間の絶縁膜の厚さをよ
り薄くでき、配線のインダクタンスを更に低減できると
いう効果がある。
【0054】なお、以上説明した各実施の形態では、超
伝導体として高温超伝導体を使用したが、第1〜第6の
実施の形態中の高温超伝導膜を金属超伝導膜で置き換え
たものも有効である。また、第3〜第6の実施の形態で
は、第1の絶縁膜12が存在するが、図4の第2の実施
の形態のように第1の絶縁膜12が存在しない構造とす
ることもできる。
【0055】
【発明の効果】以上説明したように、本発明によれば、
以下の種々の効果を有するものである。
【0056】 エッジ接合の下部電極と上部電極との
不必要なオーバーラップ部分を除去した構造であるた
め、エッジ接合のリーク可能性や寄生容量を従来に比べ
て減少できる。
【0057】 リークが生じやすかったエッジ接合上
の突起部が平坦化により除去されているため、エッジ接
合とその上部に配置される配線若しくはグランドプレー
ンとのリークを低減できる。
【0058】 断線や電流値減少の原因になっていた
エッジ接合上の突起部が、平坦化により除去されている
ため、エッジ接合上の配線の断線や臨界電流値の減少が
防止できる。
【0059】 エッジ接合の平坦化により超伝導回路
と超伝導グランドプレーン間の絶縁膜を十分に薄くでき
るため、平坦化エッジ接合を含む超伝導回路上に超伝導
グランドプレーンを形成した場合、超伝導回路のインダ
クタンスを小さくできる。
【0060】 平坦化されたエッジ接合上にグランド
プレーンを成膜するのに、フリップチップ法でグランド
プレーンをエッジ接合上に張り合せるようにしたため、
エッジ接合の温度を高温にしなくともエッジ接合上にグ
ランドプレーンを形成でき、高温による超伝導回路の下
部電極や上部電極からの酸素の抜けの可能性を回避でき
る。
【0061】 フリップチップ法でグランドプレーン
をエッジ接合上に張り合せる際に、張り合わせ剤をグラ
ンドプレーンとエッジ接合の間に設けて接着するように
したため、フリップチップ法による機械的な押えつけを
不要にできる。
【図面の簡単な説明】
【図1】本発明の超伝導回路の第1の実施の形態の断面
図である。
【図2】本発明製造方法の一実施の形態の工程説明図で
ある。
【図3】図2の各部のイオンミリングにおけるエッチン
グレートのイオンビーム入射角依存性を示す特性図であ
る。
【図4】本発明の超伝導回路の第2の実施の形態の断面
図である。
【図5】本発明の超伝導回路の第3の実施の形態の断面
図である。
【図6】本発明の超伝導回路の第4の実施の形態の断面
図である。
【図7】本発明の超伝導回路の第5の実施の形態の断面
図である。
【図8】本発明の超伝導回路の第6の実施の形態の断面
図である。
【図9】従来の超伝導回路の一例の断面図である。
【図10】従来の製造方法の一例の工程説明図である。
【図11】従来の超伝導回路の他の例の断面図である。
【図12】図11の構造によるインダクタンスの低減効
果の実験結果を示す特性図である。
【図13】超伝導グランドプレーンを設けた場合の単位
長さ当りのインダクタンスの層間絶縁膜依存性を示す特
性図である。
【符号の説明】
10 基板 11 下部電極 12 第1の絶縁膜 13 トンネルバリア 14 上部電極 15 平坦化膜 16 第2の絶縁膜 17 グランドプレーン 18 フリップチップ基板 19 張り合わせ剤
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 39/22 - 39/24 H01L 39/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 超伝導体からなる下部電極の傾斜を有す
    るエッジ部分で、常伝導体又は絶縁体からなるトンネル
    バリアを介して超伝導体からなる上部電極が結合された
    エッジ接合を有する超伝導回路において、前記下部電極の上に絶縁膜が積層されると共に、該下部
    電極と該絶縁膜の一部が傾斜をもって形成され、該下部
    電極と該絶縁膜の傾斜部の上に前記トンネルバリアを介
    して超伝導体からなる前記上部電極が形成され、該上部
    電極の上面と前記絶縁膜の上面とが一致する平坦面とさ
    れ、 表面が平坦化されたエッジ接合を有することを特徴
    とする超伝導回路。
  2. 【請求項2】 超伝導体からなる下部電極の傾斜を有す
    るエッジ部分で、常伝導体又は絶縁体からなるトンネル
    バリアを介して超伝導体からなる上部電極が結合された
    エッジ接合を有する超伝導回路において、 前記下部電極の傾斜部分以外の該下部電極と前記上部電
    極が前記トンネルバリアを介して重なる部分が除去さ
    れ、表面が平坦化されたエッジ接合を有すると共に、該
    表面が平坦化されたエッジ接合上に絶縁膜を介して超伝
    導グランドプレーンが形成されてなることを特徴とす
    伝導回路。
  3. 【請求項3】 前記超伝導グランドプレーンは、フリッ
    プチップ基板上に成膜されており、前記絶縁膜を介して
    前記表面が平坦化されたエッジ接合上に重ね合わされて
    いることを特徴とする請求項2記載の超伝導回路。
  4. 【請求項4】 前記超伝導グランドプレーンは、フリッ
    プチップ基板上に成膜されており、前記絶縁膜及び張り
    合わせ剤を介して前記表面が平坦化されたエッジ接合上
    に重ね合わされていることを特徴とする請求項2記載の
    超伝導回路。
  5. 【請求項5】 超伝導体からなる下部電極及び該下部電
    極上に積層された第1の絶縁膜のそれぞれの傾斜を有す
    るエッジ部分で、常伝導体又は絶縁体からなるトンネル
    バリアを介して超伝導体からなる上部電極が結合され、
    前記下部電極の傾斜部分以外の該下部電極と前記上部電
    極が前記第1の絶縁膜及び前記トンネルバリアをそれぞ
    れ介して重なる部分を有するエッジ接合を基板上に形成
    する第1の工程と、 前記エッジ接合上に平坦化膜を設け表面を平坦にする第
    2の工程と、 前記平坦化膜と前記上部電極をそれぞれのエッチングレ
    ートがほぼ等しい第1の入射角でイオンビームを照射し
    て前記第1の絶縁膜が露出するまでミリングする第3の
    工程と、 前記第1の絶縁膜と前記下部電極をそれぞれのエッチン
    グレートがほぼ等しい第2の入射角でイオンビームを照
    射して該第1の絶縁膜が殆ど又は完全に除去されるまで
    ミリングして、前記下部電極の傾斜部分以外の該下部電
    極と前記上部電極が前記トンネルバリアを介して重なる
    部分が除去され、表面が平坦化されたエッジ接合を有す
    る超伝導回路を形成する第4の工程とを含むことを特徴
    とする超伝導回路の製造方法。
  6. 【請求項6】 前記第4の工程により表面が平坦化され
    た素子上に、張り合わせ剤及び第2の絶縁膜の少なくと
    も一方を介して超伝導グランドプレーンを形成する第5
    の工程を更に含むことを特徴とする請求項5記載の超伝
    導回路の製造方法。
JP08309189A 1996-11-20 1996-11-20 超伝導回路及びその製造方法 Expired - Fee Related JP3120742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08309189A JP3120742B2 (ja) 1996-11-20 1996-11-20 超伝導回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08309189A JP3120742B2 (ja) 1996-11-20 1996-11-20 超伝導回路及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10150228A JPH10150228A (ja) 1998-06-02
JP3120742B2 true JP3120742B2 (ja) 2000-12-25

Family

ID=17990009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08309189A Expired - Fee Related JP3120742B2 (ja) 1996-11-20 1996-11-20 超伝導回路及びその製造方法

Country Status (1)

Country Link
JP (1) JP3120742B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323663B1 (en) 1993-12-16 2001-11-27 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086851A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 低インダクタンス超伝導接合及びその製造方法
JP2003101090A (ja) * 2001-09-20 2003-04-04 Fujitsu Ltd 高集積超伝導回路の製造方法
JP2005050845A (ja) * 2003-07-29 2005-02-24 Fujitsu Ltd シャント抵抗を有する高温超伝導接合装置
US10312142B2 (en) * 2016-11-28 2019-06-04 Northrop Grumman Systems Corporation Method of forming superconductor structures
US10763419B2 (en) 2017-06-02 2020-09-01 Northrop Grumman Systems Corporation Deposition methodology for superconductor interconnects
US10985059B2 (en) 2018-11-01 2021-04-20 Northrop Grumman Systems Corporation Preclean and dielectric deposition methodology for superconductor interconnect fabrication
CN115050887A (zh) * 2022-04-26 2022-09-13 哈尔滨工程大学 自下而上的新型高温超导弱连接方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323663B1 (en) 1993-12-16 2001-11-27 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method

Also Published As

Publication number Publication date
JPH10150228A (ja) 1998-06-02

Similar Documents

Publication Publication Date Title
JP2907832B2 (ja) 超電導デバイス及びその製造方法
JPH08501416A (ja) 酸化物超伝導体装置及び回路のための改善されたバリア層
CA1314109C (en) Barrier layer superconductive device
JP3120742B2 (ja) 超伝導回路及びその製造方法
JPH05160449A (ja) ジョセフソン接合構造
US5821556A (en) Superconductive junction
JP4380878B2 (ja) 超電導素子およびその製造方法
JPH0714079B2 (ja) 酸化物超電導三端子素子
JP2973950B2 (ja) 超伝導回路
JP2831967B2 (ja) 超電導素子
EP0325408A2 (en) Semiconductor device having an interconnection layer
JPH104223A (ja) 酸化物超電導体ジョセフソン素子
JP2007109717A (ja) 超電導素子および超電導素子の製造方法
JP3425422B2 (ja) 超電導素子の製造方法
JPH0272685A (ja) 超伝導弱結合部の形成方法
JPH04346277A (ja) 層状超伝導体回路とその製造方法
EP0971422A1 (en) Oxide superconducting element and material
JP2909455B1 (ja) 超電導素子
JP2616744B2 (ja) 超伝導層間のコンタクト構造及びその製造方法
JP2544390B2 (ja) 酸化物超電導集積回路
JP3241798B2 (ja) 超電導デバイスの製造方法
US20230051835A1 (en) Method for manufacturing an electronic device comprising at least one superconductive zone and associated device
JP3155558B2 (ja) 酸化物超電導線材
JP2963012B2 (ja) 超電導トランジスタ
JP3379533B2 (ja) 超電導デバイスの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071020

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees