JP4374251B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4374251B2 JP4374251B2 JP2004007294A JP2004007294A JP4374251B2 JP 4374251 B2 JP4374251 B2 JP 4374251B2 JP 2004007294 A JP2004007294 A JP 2004007294A JP 2004007294 A JP2004007294 A JP 2004007294A JP 4374251 B2 JP4374251 B2 JP 4374251B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- electrode
- terminal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Description
この発明は複数の半導体パケージを高密度に実装する半導体装置に関する
電子機器の小型化をはかるためには、半導体素子を高密度に実装することが重要である。その方法として、インターポーザと呼ばれる配線板に複数の半導体素子を実装して1パッケージ化し、または複数個の半導体パッケージをエポキシ樹脂等を用いて接着して積層する実装方法が用いられている。以下に従来装置の一例を示す。
従来装置の第１の例として、特開平１０−１１６９６３号公報（以下特許文献１と称す。）に示されるものがある。この特許文献１に示されるものは、二段重ねされた積層構造の半導体装置は、上段ならびに下段の各々が、表面実装パッケージの１種であるＵＴＳＯＰ形のＤＲＡＭ半導体装置からなるメモリ１（第１の半導体装置）とメモリ２（第２の半導体装置）が2段重ねで構成されている。
各メモリは、例えば、ポリイミドからなるフィルムの上面にリードとなる銅箔の配線が繰り返し形成されたテープキャリアに、半導体チップが搭載された構造となっている。
また、半導体チップおよびインナーリードが、例えば、エポキシ樹脂によって封止されてパッケージが形成され、パッケージから突き出した個々のアウターリードはＪ字状に屈曲形成されている。上段に配置されるパッケージのアウターリードはＬ字状に屈曲形成されている。
下段メモリのアウターリードと上段メモリのアウターリードは実装基板に設けられたランドに直接電気的に接続される構成となっている。
各メモリは、例えば、ポリイミドからなるフィルムの上面にリードとなる銅箔の配線が繰り返し形成されたテープキャリアに、半導体チップが搭載された構造となっている。
また、半導体チップおよびインナーリードが、例えば、エポキシ樹脂によって封止されてパッケージが形成され、パッケージから突き出した個々のアウターリードはＪ字状に屈曲形成されている。上段に配置されるパッケージのアウターリードはＬ字状に屈曲形成されている。
下段メモリのアウターリードと上段メモリのアウターリードは実装基板に設けられたランドに直接電気的に接続される構成となっている。
従来装置の第２の例として、特開平２００１−７７２９４号公報（以下特許文献２と称す。）に示されるものがある。この特許文献２に示されるものは、２個の半導体チップは、ポリイミド樹脂等のような可撓性のある材料からなるＦＰＣ基板の一面に、フリップチップ接続方式で接続されている。すなわち、ＦＰＣ基板の一方の面に、導電薄で構成された電極パッドが形成されており、各半導体チップの電極にそれぞれ設けられている金バンプがそれぞれ電極パッドに接続されている。また、２つの半導体チップが背中合わせになるように、ＦＰＣ基板はほぼ中間位置において厚さ方向にＵ字型に曲げられている。ＦＰＣの曲げられた内側の空間に樹脂が充填されている。
また、従来装置の第３の例として、特開２００３−８６７６１号公報（以下特許文献３と称す。）に示されるものがある。この特許文献３に示されるものは、フレキシブル基板とリジッド基板とから形成されるリジッドフレックス基板を備えている。リジッドフレックス基板は、フレキシブル基板が露出する可撓部で屈曲自在となり、また可撓部を境にして、両側にリジッド基板が上下両面に配設され、４面のリジッド基板を具備する。
そして、可撓部を境にした一方側のリジッド基板が上下両面に配設される部分の一方のリ
ジッド基板には、ウエハレベル構造の半導体チップがフェースダウンによりフリップチップ実装され、他方のリジッド基板には、格子状にはんだボールを配設して外部接続端子が形成される。
こうしてチップ実装および端子形成されたリジッドフレックス基板は、可撓部で屈曲され
ることによって、各半導体チップを積層状態にする。この状態で上下に対向する半導体チップ同士を接着固定してから、リジッド基板との接合部を覆うようにリジッド基板に実装される各半導体チップを封止樹脂にて気密封止する構造を有する。
そして、可撓部を境にした一方側のリジッド基板が上下両面に配設される部分の一方のリ
ジッド基板には、ウエハレベル構造の半導体チップがフェースダウンによりフリップチップ実装され、他方のリジッド基板には、格子状にはんだボールを配設して外部接続端子が形成される。
こうしてチップ実装および端子形成されたリジッドフレックス基板は、可撓部で屈曲され
ることによって、各半導体チップを積層状態にする。この状態で上下に対向する半導体チップ同士を接着固定してから、リジッド基板との接合部を覆うようにリジッド基板に実装される各半導体チップを封止樹脂にて気密封止する構造を有する。
上述した第１の従来装置においては、パッケージ周辺に外部接続用のリードを出す構造であるため、多数のピン数をもつパッケージを積層する場合は、パッケージも大きくなるため実装面積が広くなり、小型化に向かないという問題点があった。
また、第２の従来装置においては、可撓性のある配線基板に2つの半導体チップをフリップチップで接続後、配線基板をＵ字型に曲げ、樹脂を充填して半導体装置を構成するため、組立によって多発する半導体チップ不良や、半導体チップと配線基板との接続不良は組立後に電気的テストを行う必要があり、テスト結果で２つの半導体チップがそれぞれ良品でないと使えず、例えば、1つでも不良半導体チップがあれば不良品として廃棄しなければならないという問題点があった。
また、第３の従来装置においては、下面に外部接続用のはんだボールがついた配線板上に、はんだボールのついた半導体パッケージ（ＣＳＰ：チップ サイズ パッケージ）が搭載された構造であるため、接合部が２箇所あるため、半導体装置が高くなる問題点があった。
この発明は上記のような従来装置の問題点に鑑み成されたもので、実装密度の高密度化あるいは装置の薄型、小型化が可能な半導体装置を得ることを目的とする。
また、多ピンの電子部品の搭載が可能であって、事前にテスト済みの半導体パッケージ
の積層に適した半導体装置を得ることを目的とする。
また、多ピンの電子部品の搭載が可能であって、事前にテスト済みの半導体パッケージ
の積層に適した半導体装置を得ることを目的とする。
（１） この発明に係る半導体装置は、可撓性部材から成り、第１の領域に実装基板上の電極に接続される外部端子が設けられ、第２の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、該電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板の一方を上記第１の半導体装置の周辺に固定し、他方を厚さ方向に折り曲げて、上記第２の領域に実装された電子部品が上記第１の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、該電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板の一方を上記第１の半導体装置の周辺に固定し、他方を厚さ方向に折り曲げて、上記第２の領域に実装された電子部品が上記第１の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
(２) また、この発明に係る半導体装置は、可撓性部材から成り、第１の領域に実装基板上の電極に接続される外部端子が設けられ、第２の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板を耐熱性フィルムの片面に導体を形成した片面配線構造とし、この配線板の一方を上記第１の半導体装置の底面に固着すると共に、他方を厚さ方向に折り曲げて、上記第２の領域に実装された電子部品が上記第１の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板を耐熱性フィルムの片面に導体を形成した片面配線構造とし、この配線板の一方を上記第１の半導体装置の底面に固着すると共に、他方を厚さ方向に折り曲げて、上記第２の領域に実装された電子部品が上記第１の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
（３） また、この発明に係る半導体装置は、可撓性部材から成り、第１の領域に実装基板上の電極に接続される外部端子が設けられ、第２の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板の一方を、上記第１の半導体装置の底面に固着すると共に、他方を、上記第２の領域に実装された電子部品が、実装基板上に実装された高さの低い他の電子部品上に積層されるよう配設し、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板の一方を、上記第１の半導体装置の底面に固着すると共に、他方を、上記第２の領域に実装された電子部品が、実装基板上に実装された高さの低い他の電子部品上に積層されるよう配設し、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
（４） また、この発明に係る半導体装置は、可撓性部材から成り、一方の面に電子部品が実装され、他方の面に接続部が設けられた配線板、
樹脂中に導体配線が施され、一方端に上記配線板の接続部に接続される電極が設けられ、他方端に実装基板上の電極に接続される外部接続端子が設けられた樹脂成型コネクタ、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記樹脂成型コネクタを上記第１の半導体装置の周辺に並設し、樹脂成型コネクタの一方端の電極と、上記配線板の接続部とを接続して、上記配線板上に実装された電子部品が上記第１の半導体装置上に積層される積層構造とし、上記樹脂成型コネクタの外部接続端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
樹脂中に導体配線が施され、一方端に上記配線板の接続部に接続される電極が設けられ、他方端に実装基板上の電極に接続される外部接続端子が設けられた樹脂成型コネクタ、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記樹脂成型コネクタを上記第１の半導体装置の周辺に並設し、樹脂成型コネクタの一方端の電極と、上記配線板の接続部とを接続して、上記配線板上に実装された電子部品が上記第１の半導体装置上に積層される積層構造とし、上記樹脂成型コネクタの外部接続端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
（５） また、この発明に係る半導体装置は、可撓性部材から成り、第１の領域に実装基板上の電極に接続される外部端子が設けられ、第２の領域に電子部品が実装された配線板、
外部リード線によって実装基板に間隙をおいて実装された第２の半導体装置を備え、
上記配線板を厚さ方向に折り曲げて、上記第２の半導体装置に固着すると共に、上記第２の領域に実装された電子部品が上記第２の半導体装置上に積層される構造とし、且つ、上記外部端子が、上記第２の半導体装置と実装基板との間隙に位置するよう構成したものである。
外部リード線によって実装基板に間隙をおいて実装された第２の半導体装置を備え、
上記配線板を厚さ方向に折り曲げて、上記第２の半導体装置に固着すると共に、上記第２の領域に実装された電子部品が上記第２の半導体装置上に積層される構造とし、且つ、上記外部端子が、上記第２の半導体装置と実装基板との間隙に位置するよう構成したものである。
（６） また、この発明に係る半導体装置は、上述した（１）〜（４）の半導体装置において、第１の半導体装置が、試験完了後の半導体装置であることを特徴とするものである。
（７） また、この発明に係る半導体装置は、上述した（５）の半導体装置において、第２の半導体装置が、試験完了後の半導体装置であることを特徴とするものである
この発明によれば、実装密度の高密度化あるいは装置の薄型、小型化が可能な半導体装置を得ることができるものである。
また、この発明によれば、多ピンの電子部品の搭載が可能であって、事前にテスト済みの半導体パッケージの積層に適した半導体装置を得ることができるものである。
さらに、この発明によれば、積層される半導体装置を実装基板上で部品高さの低い領域に配置できるので、部品高さの低い実装基板を実現することができるものである。
実施の形態１．
図１は、この発明の実施の形態１における半導体装置の構成を示す図である。
図１において、１はマザー基板（実装基板）、２ａ、２ｂは可撓性を有する配線板、３は第１の半導体装置、１０、１１は電子部品、１２はモールド樹脂である。
第１の半導体装置３は、配線基板４の表面に設けられた電極に、第１の半導体チップ6を金ワイヤ７で接続し、該電極と接続された外部接続用の第１の端子（以下第１の端子と称す。）８が、配線基板４の裏面に設けられた構造をもつ。第１の端子８は、はんだボールで形成されている。
第１の半導体チップ６と配線基板４との接続は、この実施の形態１においては金ワイヤ７で接続する場合を示しているが、半導体チップ上の電極と配線基板上の電極を直接接続するフリップチップ接続方法でもよい。
図１は、この発明の実施の形態１における半導体装置の構成を示す図である。
図１において、１はマザー基板（実装基板）、２ａ、２ｂは可撓性を有する配線板、３は第１の半導体装置、１０、１１は電子部品、１２はモールド樹脂である。
第１の半導体装置３は、配線基板４の表面に設けられた電極に、第１の半導体チップ6を金ワイヤ７で接続し、該電極と接続された外部接続用の第１の端子（以下第１の端子と称す。）８が、配線基板４の裏面に設けられた構造をもつ。第１の端子８は、はんだボールで形成されている。
第１の半導体チップ６と配線基板４との接続は、この実施の形態１においては金ワイヤ７で接続する場合を示しているが、半導体チップ上の電極と配線基板上の電極を直接接続するフリップチップ接続方法でもよい。
配線板２ａ、２ｂは可撓性の材料で形成されており、一方の面（図の場合裏面）の所定の領域（第１の領域）に外部接続用の端子（以下外部端子と称す。）９が形成され、同一面の他の領域（第２の領域）には、はんだボールで形成された接続端子１６を介して電子部品１０、１１が実装されている。
この配線板２ａ、２ｂの一端は、第１の半導体装置３の周辺に、エポキシ樹脂などの樹脂１3によって固定され、他端が、第１の半導体装置３の上に交互に折り曲げられて、第２の領域に実装された電子部品１０、１１が第１の半導体装置３上に積層される構造となっている。
折り曲げられた配線板２ａは、第1の半導体装置３上にエポキシ樹脂等で接着されて接着剤層１５が形成され、電子部品１０上には、同じく折り曲げられた配線板２ｂがエポキシ樹脂等で接着され接着剤層１４が形成されている。
また、配線板２ａ、２ｂの外部端子９が形成された面と反対側の表面に、ポリイミド等からなる補強板５が設けられている。なお、この補強板５は、基板を取扱い易くするために設けられたものであり、必ずしも必要とするものではない。
そして、第１の半導体装置３の第１の端子８と、配線板２ａ、２ｂの外部端子９は、マザー基板１上の異なる電極に接続するよう構成されている。
この配線板２ａ、２ｂの一端は、第１の半導体装置３の周辺に、エポキシ樹脂などの樹脂１3によって固定され、他端が、第１の半導体装置３の上に交互に折り曲げられて、第２の領域に実装された電子部品１０、１１が第１の半導体装置３上に積層される構造となっている。
折り曲げられた配線板２ａは、第1の半導体装置３上にエポキシ樹脂等で接着されて接着剤層１５が形成され、電子部品１０上には、同じく折り曲げられた配線板２ｂがエポキシ樹脂等で接着され接着剤層１４が形成されている。
また、配線板２ａ、２ｂの外部端子９が形成された面と反対側の表面に、ポリイミド等からなる補強板５が設けられている。なお、この補強板５は、基板を取扱い易くするために設けられたものであり、必ずしも必要とするものではない。
そして、第１の半導体装置３の第１の端子８と、配線板２ａ、２ｂの外部端子９は、マザー基板１上の異なる電極に接続するよう構成されている。
以上の説明においては、配線板２ａ、２ｂは直角に折り曲げられているが、Ｕ字型に交互に曲げて積層してもよい。
また、曲げられた配線板２ａ、２ｂの内側は、例えばエポキシ樹脂等を充填して用いてもよい。
また、電子部品１０、１１は、半導体装置などの能動素子またはチップ抵抗などの受動部品をいう。
配線板２ａ、２ｂは、ポリイミド基板上に配線を形成したもので、可撓性のポリイミド基板をリジッドなプリント基板ではさんだフレックスリジッド基板を用いてもよい。
また、曲げられた配線板２ａ、２ｂの内側は、例えばエポキシ樹脂等を充填して用いてもよい。
また、電子部品１０、１１は、半導体装置などの能動素子またはチップ抵抗などの受動部品をいう。
配線板２ａ、２ｂは、ポリイミド基板上に配線を形成したもので、可撓性のポリイミド基板をリジッドなプリント基板ではさんだフレックスリジッド基板を用いてもよい。
また、上記においては、配線板２ａ、２ｂを第1の半導体装置３の周辺に樹脂により固定する方法を示したが、配線が形成されていないガラスエポキシ基板からなる支持部材を第1の半導体装置３の周辺に樹脂により固定し、この支持部材に配線板２を接着して用いてもよい。
さらに、第１の半導体装置３は、図１においては、半導体素子６が１個搭載されたパッケージで示したが、半導体素子を複数個積層したスタックド型パッケージを用いてもよい。
さらに、第１の半導体装置３は、図１においては、半導体素子６が１個搭載されたパッケージで示したが、半導体素子を複数個積層したスタックド型パッケージを用いてもよい。
以上のように、この発明の実施の形態１の半導体装置によれば、配線板２ａ、２ｂは第１の半導体装置３の周辺に固定されているので、配線板２（２ａ、２ｂ）と外部端子９の厚さ分だけ半導体装置全体の高さを薄くすることが可能となる。
また、配線板２ａ、２ｂと第１の半導体装置３とは、マザー基板１上の異なる電極に各々接続され、直接配線が引き回されていないため、第１の半導体装置３の第１の端子８のピン数に関係なく、配線板２ａ、２ｂの外部端子９を多ピン化できるので、電子部品１０，１１は多ピンのものが選択可能となる。
また、配線板２ａ、２ｂと第１の半導体装置３とは、マザー基板１上の異なる電極に各々接続され、直接配線が引き回されていないため、第１の半導体装置３の第１の端子８のピン数に関係なく、配線板２ａ、２ｂの外部端子９を多ピン化できるので、電子部品１０，１１は多ピンのものが選択可能となる。
実施の形態２．
図２は、この発明の実施の形態２の半導体装置を示す構成図である。なお、図中、図１と同一の符号は、同一または相当部分を示すもので、詳細説明は省略する。
図２において、配線板２は第１の半導体装置３の下面（底面）に、第１の半導体装置３の第１の端子８の部分を除いて接着されている。
配線板２は第１の半導体装置３の下面に接着固定されるため、薄いポリイミド基板を用いる。本実施例の場合、厚さ２５μｍのポリイミドフィルムに導体を片面に形成したものを使用している。第１の半導体装置３と配線板２との接着はエポキシ樹脂を用いる。第１の半導体装置３の第１の端子８と、配線板２の外部端子９は、マザー基板１上の異なる電極に接続されている。
図２は、この発明の実施の形態２の半導体装置を示す構成図である。なお、図中、図１と同一の符号は、同一または相当部分を示すもので、詳細説明は省略する。
図２において、配線板２は第１の半導体装置３の下面（底面）に、第１の半導体装置３の第１の端子８の部分を除いて接着されている。
配線板２は第１の半導体装置３の下面に接着固定されるため、薄いポリイミド基板を用いる。本実施例の場合、厚さ２５μｍのポリイミドフィルムに導体を片面に形成したものを使用している。第１の半導体装置３と配線板２との接着はエポキシ樹脂を用いる。第１の半導体装置３の第１の端子８と、配線板２の外部端子９は、マザー基板１上の異なる電極に接続されている。
図６は、上述した半導体装置の組み立て工程の一例を示す図で、第１の半導体装置３と配線板２を接着し（図６(a))、配線板２を折り曲げて、電子部品１０を第１の半導体装置３上に積層する(図６(b))。次いで、第１の半導体装置３の第１の端子８に、はんだボールを搭載した後（図６(c)）、マザー基板１に搭載して、第１の半導体装置３の第１の端子８と、配線板２の外部端子９を、各々マザー基板１上の異なる電極に接続して組み立てを完了する(図６(d))。ただし、上記工程において、半導体装置３は、図６(c)ではんだボールを搭載する場合を示したが、最初からはんだボールが搭載されたものを用いてもよい。
なお、図７は、配線板２を下面から見た場合の一例図である。
なお、図７は、配線板２を下面から見た場合の一例図である。
この実施の形態２の半導体装置によれば、配線板２に厚さ２５μｍの片面配線の薄いポリイミドフィルムを用いることで、第１の半導体装置３上に積層するときに折り曲げが容易になるという効果が得られる。
また、片面配線基板が使用できるため、配線板２のコストを下げることができる。
また、片面配線基板が使用できるため、配線板２のコストを下げることができる。
実施の形態３．
図３は、この発明の実施の形態３の半導体装置を示す構成図である。なお、図中、図１〜図２と同一の符号は、同一または相当部分を示すもので、説明は省略する。
図３において、１７は、マザー基板１上に実装された高さの低い第２の電子部品、１８ａ、１８ｂはチップコンデンサやチップ抵抗等のチップ部品である。
この実施の形態３の半導体装置は、実施の形態２の変形例を示すもので、第１の半導体装置３の裏面に接着した配線板２を、第１の半導体装置３上に積層せずに、マザー基板１上に実装された他の高さの低い第２の電子部品１７上に配置したものである。
なお、図示の例では、電子部品１７上に電子部品１０はただ置いたままになっているが、電子部品１０と電子部品１７を接着剤で固定しても良い。
図３は、この発明の実施の形態３の半導体装置を示す構成図である。なお、図中、図１〜図２と同一の符号は、同一または相当部分を示すもので、説明は省略する。
図３において、１７は、マザー基板１上に実装された高さの低い第２の電子部品、１８ａ、１８ｂはチップコンデンサやチップ抵抗等のチップ部品である。
この実施の形態３の半導体装置は、実施の形態２の変形例を示すもので、第１の半導体装置３の裏面に接着した配線板２を、第１の半導体装置３上に積層せずに、マザー基板１上に実装された他の高さの低い第２の電子部品１７上に配置したものである。
なお、図示の例では、電子部品１７上に電子部品１０はただ置いたままになっているが、電子部品１０と電子部品１７を接着剤で固定しても良い。
この実施の形態３の半導体装置によれば、マザー基板１に実装される部品の高さを均等にすることが可能になり、効率よく実装基板の薄型化がはかられ、小型の電子機器が容易に得られる効果がある。
実施の形態４.
図４は、この発明の実施の形態４の半導体装置を示す構成図である。なお、図中、図１〜図３と同一の符号は、同一または相当部分を示すもので、説明は省略する。
この実施の形態４に示されるものは、片端面にのみ外部接続用端子のリード２４を持つ第２の半導体装置２３が、リード２４によって、マザー基板の電極２５に接続され、マザー基板１上に間隙をおいて実装されている。そして、この第２の半導体装置２３の厚み方向周囲に、可撓性の配線板２を折り曲げて、エポキシ樹脂等によって接着し、配線板２に実装された電子部品１０が第２の半導体装置２３上に積層されると共に、配線板２の外部端子９が、第２の半導体装置２３とマザー基板１との間隙に位置するよう構成されている。
図４は、この発明の実施の形態４の半導体装置を示す構成図である。なお、図中、図１〜図３と同一の符号は、同一または相当部分を示すもので、説明は省略する。
この実施の形態４に示されるものは、片端面にのみ外部接続用端子のリード２４を持つ第２の半導体装置２３が、リード２４によって、マザー基板の電極２５に接続され、マザー基板１上に間隙をおいて実装されている。そして、この第２の半導体装置２３の厚み方向周囲に、可撓性の配線板２を折り曲げて、エポキシ樹脂等によって接着し、配線板２に実装された電子部品１０が第２の半導体装置２３上に積層されると共に、配線板２の外部端子９が、第２の半導体装置２３とマザー基板１との間隙に位置するよう構成されている。
この実施の形態４の半導体装置によれば、配線板２が、外部接続用のリード２４を持つ第２の半導体装置２３の厚み方向に沿って接着され、前記配線板２の外部端子９が、第２の半導体装置２３の実装された隙間部に設けられることで、実装面積を有効に活用することができ、高密度実装を可能にするという効果がある。
なお、上記の説明では、外部接続用リード２４が片方にのみある第２の半導体装置２３を用いた場合について説明したが、外部接続用のリードを他の辺にも持つ第２の半導体装置を用いても同様の効果が得られるものである。
なお、上記の説明では、外部接続用リード２４が片方にのみある第２の半導体装置２３を用いた場合について説明したが、外部接続用のリードを他の辺にも持つ第２の半導体装置を用いても同様の効果が得られるものである。
上述した実施の形態１〜実施の形態４においては、配線板２（２ａ、２ｂ）は、外部端子９と電子部品１０、１１とが同一平面上に設けられたものについて説明したが、両面に導体が設けられて各面の導体が電気的に接続されている配線板を用いれば、外部端子９と電子部品１０、１１とが異なる平面上に設けられるものであってもよい。
実施の形態５．
図５は、この発明の実施の形態５の半導体装置を示す構成図である。なお、図中、図１〜図４と同一の符号は、同一または相当部分を示すもので、詳細説明は省略する。
図５において、１９は樹脂成型コネクタを示す。
第１の半導体装置３の周辺に、樹脂中に配線電極を形成した樹脂成型コネクタ１９を並設し、エポキシ樹脂２２により固定する。樹脂成型コネクタ１９の一方端には外部接続端子２１が設けられ、他方端に設けられた電極には、可撓性を有する薄い配線板２が接続され、配線板２には電子部品１０、１１が実装されている。
樹脂成コネクタ１９と配線板２との接続は、はんだまたは導電粒子を用いた異方性導電接着剤を用いて接続され、配線板２と電子部品１０、１１とは、はんだボールで形成された接続端子１６で接続されている。
そして、第１の半導体装置３の第１の端子８と、樹脂成形コネクタ１９の外部接続端子２１は、マザー基板１上の異なる電極に接続されている。
図５は、この発明の実施の形態５の半導体装置を示す構成図である。なお、図中、図１〜図４と同一の符号は、同一または相当部分を示すもので、詳細説明は省略する。
図５において、１９は樹脂成型コネクタを示す。
第１の半導体装置３の周辺に、樹脂中に配線電極を形成した樹脂成型コネクタ１９を並設し、エポキシ樹脂２２により固定する。樹脂成型コネクタ１９の一方端には外部接続端子２１が設けられ、他方端に設けられた電極には、可撓性を有する薄い配線板２が接続され、配線板２には電子部品１０、１１が実装されている。
樹脂成コネクタ１９と配線板２との接続は、はんだまたは導電粒子を用いた異方性導電接着剤を用いて接続され、配線板２と電子部品１０、１１とは、はんだボールで形成された接続端子１６で接続されている。
そして、第１の半導体装置３の第１の端子８と、樹脂成形コネクタ１９の外部接続端子２１は、マザー基板１上の異なる電極に接続されている。
樹脂成型コネクタ１９は、例えばＰＰＳ（ポリフェニレンサルファイド）、ＰＡ（ポリアミド樹脂）、ＰＢＴ（ポリブチレンテレフターレート樹脂）などの熱可塑性の樹脂中に、めっきなどで導体配線を形成したものを用いる。ただし、樹脂成型コネクタ１９の樹脂はこれらに限定されるものではなく耐熱性を有する樹脂であればよい。
この実施の形態５の半導体装置によれば、第１の半導体装置３上に積層するために、電子部品１０，１１が接続された配線板２とマザー基板１との外部接続に樹脂成型コネクタ１９を用いることにより、積層された電子部品から外部の端子（コネクタ）にむかう配線本数を多くとれることで、多ピンの入出力をもつ電子部品を搭載できるという効果が得られる。
この発明は、半導体パッケージを高密度に実装する半導体装置に関するもので、電子機器の小型化などに適用できるものである。
１ マザー基板、２、２ａ、２ｂ 配線板、３ 第１の半導体装置、４ 配線基板、
６ 第１の半導体チップ、７ 金ワイヤ、８ 第１の半導体装置の第１の端子、
９ 配線板の外部端子、１０、１１ 電子部品、１２ モールド樹脂、
１３ エポキシ樹脂、１４、１５ 接着剤層、１６ 電子部品接続端子はんだボール、
１７ 第２の電子部品、１９ 樹脂成型コネクタ、２０ 電極、２１ 外部接続端子、
２２ エポキシ樹脂、２３ 第２の半導体装置、２４ リード、
２５ マザー基板の電極。
６ 第１の半導体チップ、７ 金ワイヤ、８ 第１の半導体装置の第１の端子、
９ 配線板の外部端子、１０、１１ 電子部品、１２ モールド樹脂、
１３ エポキシ樹脂、１４、１５ 接着剤層、１６ 電子部品接続端子はんだボール、
１７ 第２の電子部品、１９ 樹脂成型コネクタ、２０ 電極、２１ 外部接続端子、
２２ エポキシ樹脂、２３ 第２の半導体装置、２４ リード、
２５ マザー基板の電極。
Claims (7)
- 可撓性部材から成り、第１の領域に実装基板上の電極に接続される外部端子が設けられ、第２の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、該電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板の一方を上記第１の半導体装置の周辺に固定し、他方を厚さ方向に折り曲げて、上記第２の領域に実装された電子部品が上記第１の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したことを特徴とする半導体装置。 - 可撓性部材から成り、第１の領域に実装基板上の電極に接続される外部端子が設けられ、第２の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板を耐熱性フィルムの片面に導体を形成した片面配線構造とし、この配線板の一方を上記第１の半導体装置の底面に固着すると共に、他方を厚さ方向に折り曲げて、上記第２の領域に実装された電子部品が上記第１の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したことを特徴とする半導体装置。 - 可撓性部材から成り、第１の領域に実装基板上の電極に接続される外部端子が設けられ、第２の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記配線板の一方を、上記第１の半導体装置の底面に固着すると共に、他方を、上記第２の領域に実装された電子部品が、実装基板上に実装された高さの低い他の電子部品上に積層されるよう配設し、上記配線板の外部端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したことを特徴とする半導体装置。 - 可撓性部材から成り、一方の面に電子部品が実装され、他方の面に接続部が設けられた配線板、
樹脂中に導体配線が施され、一方端に上記配線板の接続部に接続される電極が設けられ、他方端に実装基板上の電極に接続される外部接続端子が設けられた樹脂成型コネクタ、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第１の端子が設けられて成る第１の半導体装置を備え、
上記樹脂成型コネクタを上記第１の半導体装置の周辺に並設し、樹脂成型コネクタの一方端の電極と、上記配線板の接続部とを接続して、上記配線板上に実装された電子部品が上記第１の半導体装置上に積層される積層構造とし、上記樹脂成型コネクタの外部接続端子と、上記第１の半導体装置の第１の端子が、実装基板上の異なる電極に接続されるよう構成したことを特徴とする半導体装置。 - 可撓性部材から成り、第１の領域に実装基板上の電極に接続される外部端子が設けられ、第２の領域に電子部品が実装された配線板、
外部リード線によって実装基板に間隙をおいて実装された第２の半導体装置を備え、
上記配線板を厚さ方向に折り曲げて、上記第２の半導体装置に固着すると共に、上記第２の領域に実装された電子部品が上記第２の半導体装置上に積層される構造とし、且つ、上記外部端子が、上記第２の半導体装置と実装基板との間隙に位置するよう構成したことを特徴とする半導体装置。 - 上記第１の半導体装置は、試験完了後の半導体装置であることを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置。
- 上記第２の半導体装置は、試験完了後の半導体装置であることを特徴とする請求項５に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004007294A JP4374251B2 (ja) | 2004-01-14 | 2004-01-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004007294A JP4374251B2 (ja) | 2004-01-14 | 2004-01-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005203518A JP2005203518A (ja) | 2005-07-28 |
| JP4374251B2 true JP4374251B2 (ja) | 2009-12-02 |
Family
ID=34820983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004007294A Expired - Fee Related JP4374251B2 (ja) | 2004-01-14 | 2004-01-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4374251B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9489971B1 (en) * | 2015-01-29 | 2016-11-08 | Seagate Technology Llc | Flexible circuit for concurrently active recording heads |
-
2004
- 2004-01-14 JP JP2004007294A patent/JP4374251B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9489971B1 (en) * | 2015-01-29 | 2016-11-08 | Seagate Technology Llc | Flexible circuit for concurrently active recording heads |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005203518A (ja) | 2005-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7667313B2 (en) | Stacked semiconductor module | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US6867496B1 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
| JP2541487B2 (ja) | 半導体装置パッケ―ジ | |
| JP2003133518A (ja) | 半導体モジュール | |
| US20090152693A1 (en) | Semiconductor device | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JP4965989B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| JP2001077294A (ja) | 半導体装置 | |
| KR100510316B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JP4374251B2 (ja) | 半導体装置 | |
| KR100546359B1 (ko) | 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈 | |
| JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4174008B2 (ja) | 半導体装置 | |
| JP2001223325A (ja) | 半導体装置 | |
| JP2002124628A (ja) | 半導体装置 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JPH0590335A (ja) | 半導体装置 | |
| JP2001085592A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002009226A (ja) | 半導体装置 | |
| JP2001060656A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001223328A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |